lib/Target/Mips/MipsISelLowering.cpp

   1 //===-- MipsISelLowering.cpp - Mips DAG Lowering Implementation -----------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file defines the interfaces that Mips uses to lower LLVM code into a
  11 // selection DAG.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #define DEBUG_TYPE "mips-lower"
  16
  17 #include "MipsISelLowering.h"
  18 #include "MipsMachineFunction.h"
  19 #include "MipsTargetMachine.h"
  20 #include "MipsSubtarget.h"
  21 #include "llvm/DerivedTypes.h"
  22 #include "llvm/Function.h"
  23 #include "llvm/GlobalVariable.h"
  24 #include "llvm/Intrinsics.h"
  25 #include "llvm/CallingConv.h"
  26 #include "llvm/CodeGen/CallingConvLower.h"
  27 #include "llvm/CodeGen/MachineFrameInfo.h"
  28 #include "llvm/CodeGen/MachineFunction.h"
  29 #include "llvm/CodeGen/MachineInstrBuilder.h"
  30 #include "llvm/CodeGen/MachineRegisterInfo.h"
  31 #include "llvm/CodeGen/SelectionDAGISel.h"
  32 #include "llvm/CodeGen/ValueTypes.h"
  33 #include "llvm/Support/Debug.h"
  34 using namespace llvm;
  35
  36 const char *MipsTargetLowering::
  37 getTargetNodeName(unsigned Opcode) const
  38 {
  39   switch (Opcode)
  40   {
  41     case MipsISD::JmpLink    : return "MipsISD::JmpLink";
  42     case MipsISD::Hi         : return "MipsISD::Hi";
  43     case MipsISD::Lo         : return "MipsISD::Lo";
  44     case MipsISD::GPRel      : return "MipsISD::GPRel";
  45     case MipsISD::Ret        : return "MipsISD::Ret";
  46     case MipsISD::CMov       : return "MipsISD::CMov";
  47     case MipsISD::SelectCC   : return "MipsISD::SelectCC";
  48     case MipsISD::FPSelectCC : return "MipsISD::FPSelectCC";
  49     case MipsISD::FPBrcond   : return "MipsISD::FPBrcond";
  50     case MipsISD::FPCmp      : return "MipsISD::FPCmp";
  51     default                  : return NULL;
  52   }
  53 }
  54
  55 MipsTargetLowering::
  56 MipsTargetLowering(MipsTargetMachine &TM): TargetLowering(TM)
  57 {
  58   Subtarget = &TM.getSubtarget<MipsSubtarget>();
  59
  60   // Mips does not have i1 type, so use i32 for
  61   // setcc operations results (slt, sgt, ...).
  62   setBooleanContents(ZeroOrOneBooleanContent);
  63
  64   // JumpTable targets must use GOT when using PIC_
  65   setUsesGlobalOffsetTable(true);
  66
  67   // Set up the register classes
  68   addRegisterClass(MVT::i32, Mips::CPURegsRegisterClass);
  69
  70   // When dealing with single precision only, use libcalls
  71   if (!Subtarget->isSingleFloat()) {
  72     addRegisterClass(MVT::f32, Mips::AFGR32RegisterClass);
  73     if (!Subtarget->isFP64bit())
  74       addRegisterClass(MVT::f64, Mips::AFGR64RegisterClass);
  75   } else
  76     addRegisterClass(MVT::f32, Mips::FGR32RegisterClass);
  77
  78   // Legal fp constants
  79   addLegalFPImmediate(APFloat(+0.0f));
  80
  81   // Load extented operations for i1 types must be promoted
  82   setLoadExtAction(ISD::EXTLOAD,  MVT::i1,  Promote);
  83   setLoadExtAction(ISD::ZEXTLOAD, MVT::i1,  Promote);
  84   setLoadExtAction(ISD::SEXTLOAD, MVT::i1,  Promote);
  85
  86   // Used by legalize types to correctly generate the setcc result.
  87   // Without this, every float setcc comes with a AND/OR with the result,
  88   // we don't want this, since the fpcmp result goes to a flag register,
  89   // which is used implicitly by brcond and select operations.
  90   AddPromotedToType(ISD::SETCC, MVT::i1, MVT::i32);
  91
  92   // Mips Custom Operations
  93   setOperationAction(ISD::GlobalAddress,      MVT::i32,   Custom);
  94   setOperationAction(ISD::GlobalTLSAddress,   MVT::i32,   Custom);
  95   setOperationAction(ISD::RET,                MVT::Other, Custom);
  96   setOperationAction(ISD::JumpTable,          MVT::i32,   Custom);
  97   setOperationAction(ISD::ConstantPool,       MVT::i32,   Custom);
  98   setOperationAction(ISD::SELECT,             MVT::f32,   Custom);
  99   setOperationAction(ISD::SELECT,             MVT::i32,   Custom);
 100   setOperationAction(ISD::SETCC,              MVT::f32,   Custom);
 101   setOperationAction(ISD::BRCOND,             MVT::Other, Custom);
 102   setOperationAction(ISD::DYNAMIC_STACKALLOC, MVT::i32,   Custom);
 103
 104   // We custom lower AND/OR to handle the case where the DAG contain 'ands/ors'
 105   // with operands comming from setcc fp comparions. This is necessary since
 106   // the result from these setcc are in a flag registers (FCR31).
 107   setOperationAction(ISD::AND,              MVT::i32,   Custom);
 108   setOperationAction(ISD::OR,               MVT::i32,   Custom);
 109
 110   // Operations not directly supported by Mips.
 111   setOperationAction(ISD::BR_JT,             MVT::Other, Expand);
 112   setOperationAction(ISD::BR_CC,             MVT::Other, Expand);
 113   setOperationAction(ISD::SELECT_CC,         MVT::Other, Expand);
 114   setOperationAction(ISD::UINT_TO_FP,        MVT::i32,   Expand);
 115   setOperationAction(ISD::FP_TO_UINT,        MVT::i32,   Expand);
 116   setOperationAction(ISD::SIGN_EXTEND_INREG, MVT::i1,    Expand);
 117   setOperationAction(ISD::CTPOP,             MVT::i32,   Expand);
 118   setOperationAction(ISD::CTTZ,              MVT::i32,   Expand);
 119   setOperationAction(ISD::ROTL,              MVT::i32,   Expand);
 120   setOperationAction(ISD::SHL_PARTS,         MVT::i32,   Expand);
 121   setOperationAction(ISD::SRA_PARTS,         MVT::i32,   Expand);
 122   setOperationAction(ISD::SRL_PARTS,         MVT::i32,   Expand);
 123   setOperationAction(ISD::FCOPYSIGN,         MVT::f32,   Expand);
 124
 125   // We don't have line number support yet.
 126   setOperationAction(ISD::DBG_STOPPOINT,     MVT::Other, Expand);
 127   setOperationAction(ISD::DEBUG_LOC,         MVT::Other, Expand);
 128   setOperationAction(ISD::DBG_LABEL,         MVT::Other, Expand);
 129   setOperationAction(ISD::EH_LABEL,          MVT::Other, Expand);
 130
 131   // Use the default for now
 132   setOperationAction(ISD::STACKSAVE,         MVT::Other, Expand);
 133   setOperationAction(ISD::STACKRESTORE,      MVT::Other, Expand);
 134   setOperationAction(ISD::MEMBARRIER,        MVT::Other, Expand);
 135
 136   if (Subtarget->isSingleFloat())
 137     setOperationAction(ISD::SELECT_CC, MVT::f64, Expand);
 138
 139   if (!Subtarget->hasSEInReg()) {
 140     setOperationAction(ISD::SIGN_EXTEND_INREG, MVT::i8,  Expand);
 141     setOperationAction(ISD::SIGN_EXTEND_INREG, MVT::i16, Expand);
 142   }
 143
 144   if (!Subtarget->hasBitCount())
 145     setOperationAction(ISD::CTLZ, MVT::i32, Expand);
 146
 147   if (!Subtarget->hasSwap())
 148     setOperationAction(ISD::BSWAP, MVT::i32, Expand);
 149
 150   setStackPointerRegisterToSaveRestore(Mips::SP);
 151   computeRegisterProperties();
 152 }
 153
 154
 155 MVT MipsTargetLowering::getSetCCResultType(MVT VT) const {
 156   return MVT::i32;
 157 }
 158
 159
 160 SDValue MipsTargetLowering::
 161 LowerOperation(SDValue Op, SelectionDAG &DAG)
 162 {
 163   switch (Op.getOpcode())
 164   {
 165     case ISD::AND:                return LowerANDOR(Op, DAG);
 166     case ISD::BRCOND:             return LowerBRCOND(Op, DAG);
 167     case ISD::CALL:               return LowerCALL(Op, DAG);
 168     case ISD::ConstantPool:       return LowerConstantPool(Op, DAG);
 169     case ISD::DYNAMIC_STACKALLOC: return LowerDYNAMIC_STACKALLOC(Op, DAG);
 170     case ISD::FORMAL_ARGUMENTS:   return LowerFORMAL_ARGUMENTS(Op, DAG);
 171     case ISD::GlobalAddress:      return LowerGlobalAddress(Op, DAG);
 172     case ISD::GlobalTLSAddress:   return LowerGlobalTLSAddress(Op, DAG);
 173     case ISD::JumpTable:          return LowerJumpTable(Op, DAG);
 174     case ISD::OR:                 return LowerANDOR(Op, DAG);
 175     case ISD::RET:                return LowerRET(Op, DAG);
 176     case ISD::SELECT:             return LowerSELECT(Op, DAG);
 177     case ISD::SETCC:              return LowerSETCC(Op, DAG);
 178   }
 179   return SDValue();
 180 }
 181
 182 //===----------------------------------------------------------------------===//
 183 //  Lower helper functions
 184 //===----------------------------------------------------------------------===//
 185
 186 // AddLiveIn - This helper function adds the specified physical register to the
 187 // MachineFunction as a live in value.  It also creates a corresponding
 188 // virtual register for it.
 189 static unsigned
 190 AddLiveIn(MachineFunction &MF, unsigned PReg, TargetRegisterClass *RC)
 191 {
 192   assert(RC->contains(PReg) && "Not the correct regclass!");
 193   unsigned VReg = MF.getRegInfo().createVirtualRegister(RC);
 194   MF.getRegInfo().addLiveIn(PReg, VReg);
 195   return VReg;
 196 }
 197
 198 // A address must be loaded from a small section if its size is less than the
 199 // small section size threshold. Data in this section must be addressed using
 200 // gp_rel operator.
 201 bool MipsTargetLowering::IsInSmallSection(unsigned Size) {
 202   return (Size > 0 && (Size <= Subtarget->getSSectionThreshold()));
 203 }
 204
 205 // Discover if this global address can be placed into small data/bss section.
 206 bool MipsTargetLowering::IsGlobalInSmallSection(GlobalValue *GV)
 207 {
 208   const TargetData *TD = getTargetData();
 209   const GlobalVariable *GVA = dyn_cast<GlobalVariable>(GV);
 210
 211   if (!GVA)
 212     return false;
 213
 214   const Type *Ty = GV->getType()->getElementType();
 215   unsigned Size = TD->getTypePaddedSize(Ty);
 216
 217   // if this is a internal constant string, there is a special
 218   // section for it, but not in small data/bss.
 219   if (GVA->hasInitializer() && GV->hasLocalLinkage()) {
 220     Constant *C = GVA->getInitializer();
 221     const ConstantArray *CVA = dyn_cast<ConstantArray>(C);
 222     if (CVA && CVA->isCString())
 223       return false;
 224   }
 225
 226   return IsInSmallSection(Size);
 227 }
 228
 229 // Get fp branch code (not opcode) from condition code.
 230 static Mips::FPBranchCode GetFPBranchCodeFromCond(Mips::CondCode CC) {
 231   if (CC >= Mips::FCOND_F && CC <= Mips::FCOND_NGT)
 232     return Mips::BRANCH_T;
 233
 234   if (CC >= Mips::FCOND_T && CC <= Mips::FCOND_GT)
 235     return Mips::BRANCH_F;
 236
 237   return Mips::BRANCH_INVALID;
 238 }
 239
 240 static unsigned FPBranchCodeToOpc(Mips::FPBranchCode BC) {
 241   switch(BC) {
 242     default:
 243       assert(0 && "Unknown branch code");
 244     case Mips::BRANCH_T  : return Mips::BC1T;
 245     case Mips::BRANCH_F  : return Mips::BC1F;
 246     case Mips::BRANCH_TL : return Mips::BC1TL;
 247     case Mips::BRANCH_FL : return Mips::BC1FL;
 248   }
 249 }
 250
 251 static Mips::CondCode FPCondCCodeToFCC(ISD::CondCode CC) {
 252   switch (CC) {
 253   default: assert(0 && "Unknown fp condition code!");
 254   case ISD::SETEQ:
 255   case ISD::SETOEQ: return Mips::FCOND_EQ;
 256   case ISD::SETUNE: return Mips::FCOND_OGL;
 257   case ISD::SETLT:
 258   case ISD::SETOLT: return Mips::FCOND_OLT;
 259   case ISD::SETGT:
 260   case ISD::SETOGT: return Mips::FCOND_OGT;
 261   case ISD::SETLE:
 262   case ISD::SETOLE: return Mips::FCOND_OLE;
 263   case ISD::SETGE:
 264   case ISD::SETOGE: return Mips::FCOND_OGE;
 265   case ISD::SETULT: return Mips::FCOND_ULT;
 266   case ISD::SETULE: return Mips::FCOND_ULE;
 267   case ISD::SETUGT: return Mips::FCOND_UGT;
 268   case ISD::SETUGE: return Mips::FCOND_UGE;
 269   case ISD::SETUO:  return Mips::FCOND_UN;
 270   case ISD::SETO:   return Mips::FCOND_OR;
 271   case ISD::SETNE:
 272   case ISD::SETONE: return Mips::FCOND_NEQ;
 273   case ISD::SETUEQ: return Mips::FCOND_UEQ;
 274   }
 275 }
 276
 277 MachineBasicBlock *
 278 MipsTargetLowering::EmitInstrWithCustomInserter(MachineInstr *MI,
 279                                                 MachineBasicBlock *BB)
 280 {
 281   const TargetInstrInfo *TII = getTargetMachine().getInstrInfo();
 282   bool isFPCmp = false;
 283
 284   switch (MI->getOpcode()) {
 285   default: assert(false && "Unexpected instr type to insert");
 286   case Mips::Select_FCC:
 287   case Mips::Select_FCC_SO32:
 288   case Mips::Select_FCC_AS32:
 289   case Mips::Select_FCC_D32:
 290     isFPCmp = true; // FALL THROUGH
 291   case Mips::Select_CC:
 292   case Mips::Select_CC_SO32:
 293   case Mips::Select_CC_AS32:
 294   case Mips::Select_CC_D32: {
 295     // To "insert" a SELECT_CC instruction, we actually have to insert the
 296     // diamond control-flow pattern.  The incoming instruction knows the
 297     // destination vreg to set, the condition code register to branch on, the
 298     // true/false values to select between, and a branch opcode to use.
 299     const BasicBlock *LLVM_BB = BB->getBasicBlock();
 300     MachineFunction::iterator It = BB;
 301     ++It;
 302
 303     //  thisMBB:
 304     //  ...
 305     //   TrueVal = ...
 306     //   setcc r1, r2, r3
 307     //   bNE   r1, r0, copy1MBB
 308     //   fallthrough --> copy0MBB
 309     MachineBasicBlock *thisMBB  = BB;
 310     MachineFunction *F = BB->getParent();
 311     MachineBasicBlock *copy0MBB = F->CreateMachineBasicBlock(LLVM_BB);
 312     MachineBasicBlock *sinkMBB  = F->CreateMachineBasicBlock(LLVM_BB);
 313
 314     // Emit the right instruction according to the type of the operands compared
 315     if (isFPCmp) {
 316       // Find the condiction code present in the setcc operation.
 317       Mips::CondCode CC = (Mips::CondCode)MI->getOperand(4).getImm();
 318       // Get the branch opcode from the branch code.
 319       unsigned Opc = FPBranchCodeToOpc(GetFPBranchCodeFromCond(CC));
 320       BuildMI(BB, TII->get(Opc)).addMBB(sinkMBB);
 321     } else
 322       BuildMI(BB, TII->get(Mips::BNE)).addReg(MI->getOperand(1).getReg())
 323         .addReg(Mips::ZERO).addMBB(sinkMBB);
 324
 325     F->insert(It, copy0MBB);
 326     F->insert(It, sinkMBB);
 327     // Update machine-CFG edges by first adding all successors of the current
 328     // block to the new block which will contain the Phi node for the select.
 329     for(MachineBasicBlock::succ_iterator i = BB->succ_begin(),
 330         e = BB->succ_end(); i != e; ++i)
 331       sinkMBB->addSuccessor(*i);
 332     // Next, remove all successors of the current block, and add the true
 333     // and fallthrough blocks as its successors.
 334     while(!BB->succ_empty())
 335       BB->removeSuccessor(BB->succ_begin());
 336     BB->addSuccessor(copy0MBB);
 337     BB->addSuccessor(sinkMBB);
 338
 339     //  copy0MBB:
 340     //   %FalseValue = ...
 341     //   # fallthrough to sinkMBB
 342     BB = copy0MBB;
 343
 344     // Update machine-CFG edges
 345     BB->addSuccessor(sinkMBB);
 346
 347     //  sinkMBB:
 348     //   %Result = phi [ %FalseValue, copy0MBB ], [ %TrueValue, thisMBB ]
 349     //  ...
 350     BB = sinkMBB;
 351     BuildMI(BB, TII->get(Mips::PHI), MI->getOperand(0).getReg())
 352       .addReg(MI->getOperand(2).getReg()).addMBB(copy0MBB)
 353       .addReg(MI->getOperand(3).getReg()).addMBB(thisMBB);
 354
 355     F->DeleteMachineInstr(MI);   // The pseudo instruction is gone now.
 356     return BB;
 357   }
 358   }
 359 }
 360
 361 //===----------------------------------------------------------------------===//
 362 //  Misc Lower Operation implementation
 363 //===----------------------------------------------------------------------===//
 364
 365 SDValue MipsTargetLowering::
 366 LowerDYNAMIC_STACKALLOC(SDValue Op, SelectionDAG &DAG)
 367 {
 368   SDValue Chain = Op.getOperand(0);
 369   SDValue Size = Op.getOperand(1);
 370
 371   // Get a reference from Mips stack pointer
 372   SDValue StackPointer = DAG.getCopyFromReg(Chain, Mips::SP, MVT::i32);
 373
 374   // Subtract the dynamic size from the actual stack size to
 375   // obtain the new stack size.
 376   SDValue Sub = DAG.getNode(ISD::SUB, MVT::i32, StackPointer, Size);
 377
 378   // The Sub result contains the new stack start address, so it
 379   // must be placed in the stack pointer register.
 380   Chain = DAG.getCopyToReg(StackPointer.getValue(1), Mips::SP, Sub);
 381
 382   // This node always has two return values: a new stack pointer
 383   // value and a chain
 384   SDValue Ops[2] = { Sub, Chain };
 385   return DAG.getMergeValues(Ops, 2);
 386 }
 387
 388 SDValue MipsTargetLowering::
 389 LowerANDOR(SDValue Op, SelectionDAG &DAG)
 390 {
 391   SDValue LHS   = Op.getOperand(0);
 392   SDValue RHS   = Op.getOperand(1);
 393
 394   if (LHS.getOpcode() != MipsISD::FPCmp || RHS.getOpcode() != MipsISD::FPCmp)
 395     return Op;
 396
 397   SDValue True  = DAG.getConstant(1, MVT::i32);
 398   SDValue False = DAG.getConstant(0, MVT::i32);
 399
 400   SDValue LSEL = DAG.getNode(MipsISD::FPSelectCC, True.getValueType(),
 401                              LHS, True, False, LHS.getOperand(2));
 402   SDValue RSEL = DAG.getNode(MipsISD::FPSelectCC, True.getValueType(),
 403                              RHS, True, False, RHS.getOperand(2));
 404
 405   return DAG.getNode(Op.getOpcode(), MVT::i32, LSEL, RSEL);
 406 }
 407
 408 SDValue MipsTargetLowering::
 409 LowerBRCOND(SDValue Op, SelectionDAG &DAG)
 410 {
 411   // The first operand is the chain, the second is the condition, the third is
 412   // the block to branch to if the condition is true.
 413   SDValue Chain = Op.getOperand(0);
 414   SDValue Dest = Op.getOperand(2);
 415
 416   if (Op.getOperand(1).getOpcode() != MipsISD::FPCmp)
 417     return Op;
 418
 419   SDValue CondRes = Op.getOperand(1);
 420   SDValue CCNode  = CondRes.getOperand(2);
 421   Mips::CondCode CC =
 422     (Mips::CondCode)cast<ConstantSDNode>(CCNode)->getZExtValue();
 423   SDValue BrCode = DAG.getConstant(GetFPBranchCodeFromCond(CC), MVT::i32);
 424
 425   return DAG.getNode(MipsISD::FPBrcond, Op.getValueType(), Chain, BrCode,
 426              Dest, CondRes);
 427 }
 428
 429 SDValue MipsTargetLowering::
 430 LowerSETCC(SDValue Op, SelectionDAG &DAG)
 431 {
 432   // The operands to this are the left and right operands to compare (ops #0,
 433   // and #1) and the condition code to compare them with (op #2) as a
 434   // CondCodeSDNode.
 435   SDValue LHS = Op.getOperand(0);
 436   SDValue RHS = Op.getOperand(1);
 437
 438   ISD::CondCode CC = cast<CondCodeSDNode>(Op.getOperand(2))->get();
 439
 440   return DAG.getNode(MipsISD::FPCmp, Op.getValueType(), LHS, RHS,
 441                  DAG.getConstant(FPCondCCodeToFCC(CC), MVT::i32));
 442 }
 443
 444 SDValue MipsTargetLowering::
 445 LowerSELECT(SDValue Op, SelectionDAG &DAG)
 446 {
 447   SDValue Cond  = Op.getOperand(0);
 448   SDValue True  = Op.getOperand(1);
 449   SDValue False = Op.getOperand(2);
 450
 451   // if the incomming condition comes from a integer compare, the select
 452   // operation must be SelectCC or a conditional move if the subtarget
 453   // supports it.
 454   if (Cond.getOpcode() != MipsISD::FPCmp) {
 455     if (Subtarget->hasCondMov() && !True.getValueType().isFloatingPoint())
 456       return Op;
 457     return DAG.getNode(MipsISD::SelectCC, True.getValueType(),
 458                        Cond, True, False);
 459   }
 460
 461   // if the incomming condition comes from fpcmp, the select
 462   // operation must use FPSelectCC.
 463   SDValue CCNode = Cond.getOperand(2);
 464   return DAG.getNode(MipsISD::FPSelectCC, True.getValueType(),
 465                      Cond, True, False, CCNode);
 466 }
 467
 468 SDValue MipsTargetLowering::
 469 LowerGlobalAddress(SDValue Op, SelectionDAG &DAG)
 470 {
 471   DebugLoc dl = Op.getDebugLoc();
 472   GlobalValue *GV = cast<GlobalAddressSDNode>(Op)->getGlobal();
 473   SDValue GA = DAG.getTargetGlobalAddress(GV, MVT::i32);
 474
 475   if (!Subtarget->hasABICall()) {
 476     const MVT *VTs = DAG.getNodeValueTypes(MVT::i32);
 477     SDValue Ops[] = { GA };
 478     // %gp_rel relocation
 479     if (!isa<Function>(GV) && IsGlobalInSmallSection(GV)) {
 480       SDValue GPRelNode = DAG.getNode(MipsISD::GPRel, VTs, 1, Ops, 1);
 481       SDValue GOT = DAG.getNode(ISD::GLOBAL_OFFSET_TABLE, MVT::i32);
 482       return DAG.getNode(ISD::ADD, dl, MVT::i32, GOT, GPRelNode);
 483     }
 484     // %hi/%lo relocation
 485     SDValue HiPart = DAG.getNode(MipsISD::Hi, dl, VTs, 1, Ops, 1);
 486     SDValue Lo = DAG.getNode(MipsISD::Lo, dl, MVT::i32, GA);
 487     return DAG.getNode(ISD::ADD, dl, MVT::i32, HiPart, Lo);
 488
 489   } else { // Abicall relocations, TODO: make this cleaner.
 490     SDValue ResNode = DAG.getLoad(MVT::i32, dl,
 491                                   DAG.getEntryNode(), GA, NULL, 0);
 492     // On functions and global targets not internal linked only
 493     // a load from got/GP is necessary for PIC to work.
 494     if (!GV->hasLocalLinkage() || isa<Function>(GV))
 495       return ResNode;
 496     SDValue Lo = DAG.getNode(MipsISD::Lo, dl, MVT::i32, GA);
 497     return DAG.getNode(ISD::ADD, dl, MVT::i32, ResNode, Lo);
 498   }
 499
 500   assert(0 && "Dont know how to handle GlobalAddress");
 501   return SDValue(0,0);
 502 }
 503
 504 SDValue MipsTargetLowering::
 505 LowerGlobalTLSAddress(SDValue Op, SelectionDAG &DAG)
 506 {
 507   assert(0 && "TLS not implemented for MIPS.");
 508   return SDValue(); // Not reached
 509 }
 510
 511 SDValue MipsTargetLowering::
 512 LowerJumpTable(SDValue Op, SelectionDAG &DAG)
 513 {
 514   SDValue ResNode;
 515   SDValue HiPart;
 516   DebugLoc dl = Op.getDebugLoc();
 517
 518   MVT PtrVT = Op.getValueType();
 519   JumpTableSDNode *JT  = cast<JumpTableSDNode>(Op);
 520   SDValue JTI = DAG.getTargetJumpTable(JT->getIndex(), PtrVT);
 521
 522   if (getTargetMachine().getRelocationModel() != Reloc::PIC_) {
 523     const MVT *VTs = DAG.getNodeValueTypes(MVT::i32);
 524     SDValue Ops[] = { JTI };
 525     HiPart = DAG.getNode(MipsISD::Hi, dl, VTs, 1, Ops, 1);
 526   } else // Emit Load from Global Pointer
 527     HiPart = DAG.getLoad(MVT::i32, dl, DAG.getEntryNode(), JTI, NULL, 0);
 528
 529   SDValue Lo = DAG.getNode(MipsISD::Lo, dl, MVT::i32, JTI);
 530   ResNode = DAG.getNode(ISD::ADD, dl, MVT::i32, HiPart, Lo);
 531
 532   return ResNode;
 533 }
 534
 535 SDValue MipsTargetLowering::
 536 LowerConstantPool(SDValue Op, SelectionDAG &DAG)
 537 {
 538   SDValue ResNode;
 539   ConstantPoolSDNode *N = cast<ConstantPoolSDNode>(Op);
 540   Constant *C = N->getConstVal();
 541   SDValue CP = DAG.getTargetConstantPool(C, MVT::i32, N->getAlignment());
 542
 543   // gp_rel relocation
 544   // FIXME: we should reference the constant pool using small data sections,
 545   // but the asm printer currently doens't support this feature without
 546   // hacking it. This feature should come soon so we can uncomment the
 547   // stuff below.
 548   //if (!Subtarget->hasABICall() &&
 549   //    IsInSmallSection(getTargetData()->getTypePaddedSize(C->getType()))) {
 550   //  SDValue GPRelNode = DAG.getNode(MipsISD::GPRel, MVT::i32, CP);
 551   //  SDValue GOT = DAG.getNode(ISD::GLOBAL_OFFSET_TABLE, MVT::i32);
 552   //  ResNode = DAG.getNode(ISD::ADD, MVT::i32, GOT, GPRelNode);
 553   //} else { // %hi/%lo relocation
 554     SDValue HiPart = DAG.getNode(MipsISD::Hi, MVT::i32, CP);
 555     SDValue Lo = DAG.getNode(MipsISD::Lo, MVT::i32, CP);
 556     ResNode = DAG.getNode(ISD::ADD, MVT::i32, HiPart, Lo);
 557   //}
 558
 559   return ResNode;
 560 }
 561
 562 //===----------------------------------------------------------------------===//
 563 //                      Calling Convention Implementation
 564 //
 565 //  The lower operations present on calling convention works on this order:
 566 //      LowerCALL (virt regs --> phys regs, virt regs --> stack)
 567 //      LowerFORMAL_ARGUMENTS (phys --> virt regs, stack --> virt regs)
 568 //      LowerRET (virt regs --> phys regs)
 569 //      LowerCALL (phys regs --> virt regs)
 570 //
 571 //===----------------------------------------------------------------------===//
 572
 573 #include "MipsGenCallingConv.inc"
 574
 575 //===----------------------------------------------------------------------===//
 576 //                  CALL Calling Convention Implementation
 577 //===----------------------------------------------------------------------===//
 578
 579 /// LowerCALL - functions arguments are copied from virtual regs to
 580 /// (physical regs)/(stack frame), CALLSEQ_START and CALLSEQ_END are emitted.
 581 /// TODO: isVarArg, isTailCall.
 582 SDValue MipsTargetLowering::
 583 LowerCALL(SDValue Op, SelectionDAG &DAG)
 584 {
 585   MachineFunction &MF = DAG.getMachineFunction();
 586
 587   CallSDNode *TheCall = cast<CallSDNode>(Op.getNode());
 588   SDValue Chain = TheCall->getChain();
 589   SDValue Callee = TheCall->getCallee();
 590   bool isVarArg = TheCall->isVarArg();
 591   unsigned CC = TheCall->getCallingConv();
 592   DebugLoc dl = TheCall->getDebugLoc();
 593
 594   MachineFrameInfo *MFI = MF.getFrameInfo();
 595
 596   // Analyze operands of the call, assigning locations to each operand.
 597   SmallVector<CCValAssign, 16> ArgLocs;
 598   CCState CCInfo(CC, isVarArg, getTargetMachine(), ArgLocs);
 599
 600   // To meet O32 ABI, Mips must always allocate 16 bytes on
 601   // the stack (even if less than 4 are used as arguments)
 602   if (Subtarget->isABI_O32()) {
 603     int VTsize = MVT(MVT::i32).getSizeInBits()/8;
 604     MFI->CreateFixedObject(VTsize, (VTsize*3));
 605   }
 606
 607   CCInfo.AnalyzeCallOperands(TheCall, CC_Mips);
 608
 609   // Get a count of how many bytes are to be pushed on the stack.
 610   unsigned NumBytes = CCInfo.getNextStackOffset();
 611   Chain = DAG.getCALLSEQ_START(Chain, DAG.getIntPtrConstant(NumBytes, true));
 612
 613   // With EABI is it possible to have 16 args on registers.
 614   SmallVector<std::pair<unsigned, SDValue>, 16> RegsToPass;
 615   SmallVector<SDValue, 8> MemOpChains;
 616
 617   // First/LastArgStackLoc contains the first/last
 618   // "at stack" argument location.
 619   int LastArgStackLoc = 0;
 620   unsigned FirstStackArgLoc = (Subtarget->isABI_EABI() ? 0 : 16);
 621
 622   // Walk the register/memloc assignments, inserting copies/loads.
 623   for (unsigned i = 0, e = ArgLocs.size(); i != e; ++i) {
 624     CCValAssign &VA = ArgLocs[i];
 625
 626     // Arguments start after the 5 first operands of ISD::CALL
 627     SDValue Arg = TheCall->getArg(i);
 628
 629     // Promote the value if needed.
 630     switch (VA.getLocInfo()) {
 631     default: assert(0 && "Unknown loc info!");
 632     case CCValAssign::Full: break;
 633     case CCValAssign::SExt:
 634       Arg = DAG.getNode(ISD::SIGN_EXTEND, dl, VA.getLocVT(), Arg);
 635       break;
 636     case CCValAssign::ZExt:
 637       Arg = DAG.getNode(ISD::ZERO_EXTEND, dl, VA.getLocVT(), Arg);
 638       break;
 639     case CCValAssign::AExt:
 640       Arg = DAG.getNode(ISD::ANY_EXTEND, dl, VA.getLocVT(), Arg);
 641       break;
 642     }
 643
 644     // Arguments that can be passed on register must be kept at
 645     // RegsToPass vector
 646     if (VA.isRegLoc()) {
 647       RegsToPass.push_back(std::make_pair(VA.getLocReg(), Arg));
 648       continue;
 649     }
 650
 651     // Register cant get to this point...
 652     assert(VA.isMemLoc());
 653
 654     // Create the frame index object for this incoming parameter
 655     // This guarantees that when allocating Local Area the firsts
 656     // 16 bytes which are alwayes reserved won't be overwritten
 657     // if O32 ABI is used. For EABI the first address is zero.
 658     LastArgStackLoc = (FirstStackArgLoc + VA.getLocMemOffset());
 659     int FI = MFI->CreateFixedObject(VA.getValVT().getSizeInBits()/8,
 660                                     LastArgStackLoc);
 661
 662     SDValue PtrOff = DAG.getFrameIndex(FI,getPointerTy());
 663
 664     // emit ISD::STORE whichs stores the
 665     // parameter value to a stack Location
 666     MemOpChains.push_back(DAG.getStore(Chain, dl, Arg, PtrOff, NULL, 0));
 667   }
 668
 669   // Transform all store nodes into one single node because all store
 670   // nodes are independent of each other.
 671   if (!MemOpChains.empty())
 672     Chain = DAG.getNode(ISD::TokenFactor, dl, MVT::Other,
 673                         &MemOpChains[0], MemOpChains.size());
 674
 675   // Build a sequence of copy-to-reg nodes chained together with token
 676   // chain and flag operands which copy the outgoing args into registers.
 677   // The InFlag in necessary since all emited instructions must be
 678   // stuck together.
 679   SDValue InFlag;
 680   for (unsigned i = 0, e = RegsToPass.size(); i != e; ++i) {
 681     Chain = DAG.getCopyToReg(Chain, dl, RegsToPass[i].first,
 682                              RegsToPass[i].second, InFlag);
 683     InFlag = Chain.getValue(1);
 684   }
 685
 686   // If the callee is a GlobalAddress/ExternalSymbol node (quite common, every
 687   // direct call is) turn it into a TargetGlobalAddress/TargetExternalSymbol
 688   // node so that legalize doesn't hack it.
 689   if (GlobalAddressSDNode *G = dyn_cast<GlobalAddressSDNode>(Callee))
 690     Callee = DAG.getTargetGlobalAddress(G->getGlobal(), getPointerTy());
 691   else if (ExternalSymbolSDNode *S = dyn_cast<ExternalSymbolSDNode>(Callee))
 692     Callee = DAG.getTargetExternalSymbol(S->getSymbol(), getPointerTy());
 693
 694
 695   // MipsJmpLink = #chain, #target_address, #opt_in_flags...
 696   //             = Chain, Callee, Reg#1, Reg#2, ...
 697   //
 698   // Returns a chain & a flag for retval copy to use.
 699   SDVTList NodeTys = DAG.getVTList(MVT::Other, MVT::Flag);
 700   SmallVector<SDValue, 8> Ops;
 701   Ops.push_back(Chain);
 702   Ops.push_back(Callee);
 703
 704   // Add argument registers to the end of the list so that they are
 705   // known live into the call.
 706   for (unsigned i = 0, e = RegsToPass.size(); i != e; ++i)
 707     Ops.push_back(DAG.getRegister(RegsToPass[i].first,
 708                                   RegsToPass[i].second.getValueType()));
 709
 710   if (InFlag.getNode())
 711     Ops.push_back(InFlag);
 712
 713   Chain  = DAG.getNode(MipsISD::JmpLink, dl, NodeTys, &Ops[0], Ops.size());
 714   InFlag = Chain.getValue(1);
 715
 716   // Create the CALLSEQ_END node.
 717   Chain = DAG.getCALLSEQ_END(Chain, DAG.getIntPtrConstant(NumBytes, true),
 718                              DAG.getIntPtrConstant(0, true), InFlag);
 719   InFlag = Chain.getValue(1);
 720
 721   // Create a stack location to hold GP when PIC is used. This stack
 722   // location is used on function prologue to save GP and also after all
 723   // emited CALL's to restore GP.
 724   if (getTargetMachine().getRelocationModel() == Reloc::PIC_) {
 725       // Function can have an arbitrary number of calls, so
 726       // hold the LastArgStackLoc with the biggest offset.
 727       int FI;
 728       MipsFunctionInfo *MipsFI = MF.getInfo<MipsFunctionInfo>();
 729       if (LastArgStackLoc >= MipsFI->getGPStackOffset()) {
 730         LastArgStackLoc = (!LastArgStackLoc) ? (16) : (LastArgStackLoc+4);
 731         // Create the frame index only once. SPOffset here can be anything
 732         // (this will be fixed on processFunctionBeforeFrameFinalized)
 733         if (MipsFI->getGPStackOffset() == -1) {
 734           FI = MFI->CreateFixedObject(4, 0);
 735           MipsFI->setGPFI(FI);
 736         }
 737         MipsFI->setGPStackOffset(LastArgStackLoc);
 738       }
 739
 740       // Reload GP value.
 741       FI = MipsFI->getGPFI();
 742       SDValue FIN = DAG.getFrameIndex(FI,getPointerTy());
 743       SDValue GPLoad = DAG.getLoad(MVT::i32, dl, Chain, FIN, NULL, 0);
 744       Chain = GPLoad.getValue(1);
 745       Chain = DAG.getCopyToReg(Chain, dl, DAG.getRegister(Mips::GP, MVT::i32),
 746                                GPLoad, SDValue(0,0));
 747       InFlag = Chain.getValue(1);
 748   }
 749
 750   // Handle result values, copying them out of physregs into vregs that we
 751   // return.
 752   return SDValue(LowerCallResult(Chain, InFlag, TheCall, CC, DAG), Op.getResNo());
 753 }
 754
 755 /// LowerCallResult - Lower the result values of an ISD::CALL into the
 756 /// appropriate copies out of appropriate physical registers.  This assumes that
 757 /// Chain/InFlag are the input chain/flag to use, and that TheCall is the call
 758 /// being lowered. Returns a SDNode with the same number of values as the
 759 /// ISD::CALL.
 760 SDNode *MipsTargetLowering::
 761 LowerCallResult(SDValue Chain, SDValue InFlag, CallSDNode *TheCall,
 762         unsigned CallingConv, SelectionDAG &DAG) {
 763
 764   bool isVarArg = TheCall->isVarArg();
 765   DebugLoc dl = TheCall->getDebugLoc();
 766
 767   // Assign locations to each value returned by this call.
 768   SmallVector<CCValAssign, 16> RVLocs;
 769   CCState CCInfo(CallingConv, isVarArg, getTargetMachine(), RVLocs);
 770
 771   CCInfo.AnalyzeCallResult(TheCall, RetCC_Mips);
 772   SmallVector<SDValue, 8> ResultVals;
 773
 774   // Copy all of the result registers out of their specified physreg.
 775   for (unsigned i = 0; i != RVLocs.size(); ++i) {
 776     Chain = DAG.getCopyFromReg(Chain, dl, RVLocs[i].getLocReg(),
 777                                  RVLocs[i].getValVT(), InFlag).getValue(1);
 778     InFlag = Chain.getValue(2);
 779     ResultVals.push_back(Chain.getValue(0));
 780   }
 781
 782   ResultVals.push_back(Chain);
 783
 784   // Merge everything together with a MERGE_VALUES node.
 785   return DAG.getNode(ISD::MERGE_VALUES, dl, TheCall->getVTList(),
 786                      &ResultVals[0], ResultVals.size()).getNode();
 787 }
 788
 789 //===----------------------------------------------------------------------===//
 790 //             FORMAL_ARGUMENTS Calling Convention Implementation
 791 //===----------------------------------------------------------------------===//
 792
 793 /// LowerFORMAL_ARGUMENTS - transform physical registers into
 794 /// virtual registers and generate load operations for
 795 /// arguments places on the stack.
 796 /// TODO: isVarArg
 797 SDValue MipsTargetLowering::
 798 LowerFORMAL_ARGUMENTS(SDValue Op, SelectionDAG &DAG)
 799 {
 800   SDValue Root = Op.getOperand(0);
 801   MachineFunction &MF = DAG.getMachineFunction();
 802   MachineFrameInfo *MFI = MF.getFrameInfo();
 803   MipsFunctionInfo *MipsFI = MF.getInfo<MipsFunctionInfo>();
 804   DebugLoc dl = Op.getDebugLoc();
 805
 806   bool isVarArg = cast<ConstantSDNode>(Op.getOperand(2))->getZExtValue() != 0;
 807   unsigned CC = DAG.getMachineFunction().getFunction()->getCallingConv();
 808
 809   unsigned StackReg = MF.getTarget().getRegisterInfo()->getFrameRegister(MF);
 810
 811   // GP must be live into PIC and non-PIC call target.
 812   AddLiveIn(MF, Mips::GP, Mips::CPURegsRegisterClass);
 813
 814   // Assign locations to all of the incoming arguments.
 815   SmallVector<CCValAssign, 16> ArgLocs;
 816   CCState CCInfo(CC, isVarArg, getTargetMachine(), ArgLocs);
 817
 818   CCInfo.AnalyzeFormalArguments(Op.getNode(), CC_Mips);
 819   SmallVector<SDValue, 16> ArgValues;
 820   SDValue StackPtr;
 821
 822   unsigned FirstStackArgLoc = (Subtarget->isABI_EABI() ? 0 : 16);
 823
 824   for (unsigned i = 0, e = ArgLocs.size(); i != e; ++i) {
 825
 826     CCValAssign &VA = ArgLocs[i];
 827
 828     // Arguments stored on registers
 829     if (VA.isRegLoc()) {
 830       MVT RegVT = VA.getLocVT();
 831       TargetRegisterClass *RC = 0;
 832
 833       if (RegVT == MVT::i32)
 834         RC = Mips::CPURegsRegisterClass;
 835       else if (RegVT == MVT::f32) {
 836         if (Subtarget->isSingleFloat())
 837           RC = Mips::FGR32RegisterClass;
 838         else
 839           RC = Mips::AFGR32RegisterClass;
 840       } else if (RegVT == MVT::f64) {
 841         if (!Subtarget->isSingleFloat())
 842           RC = Mips::AFGR64RegisterClass;
 843       } else
 844         assert(0 && "RegVT not supported by FORMAL_ARGUMENTS Lowering");
 845
 846       // Transform the arguments stored on
 847       // physical registers into virtual ones
 848       unsigned Reg = AddLiveIn(DAG.getMachineFunction(), VA.getLocReg(), RC);
 849       SDValue ArgValue = DAG.getCopyFromReg(Root, dl, Reg, RegVT);
 850
 851       // If this is an 8 or 16-bit value, it is really passed promoted
 852       // to 32 bits.  Insert an assert[sz]ext to capture this, then
 853       // truncate to the right size.
 854       if (VA.getLocInfo() == CCValAssign::SExt)
 855         ArgValue = DAG.getNode(ISD::AssertSext, dl, RegVT, ArgValue,
 856                                DAG.getValueType(VA.getValVT()));
 857       else if (VA.getLocInfo() == CCValAssign::ZExt)
 858         ArgValue = DAG.getNode(ISD::AssertZext, dl, RegVT, ArgValue,
 859                                DAG.getValueType(VA.getValVT()));
 860
 861       if (VA.getLocInfo() != CCValAssign::Full)
 862         ArgValue = DAG.getNode(ISD::TRUNCATE, dl, VA.getValVT(), ArgValue);
 863
 864       ArgValues.push_back(ArgValue);
 865
 866       // To meet ABI, when VARARGS are passed on registers, the registers
 867       // must have their values written to the caller stack frame.
 868       if ((isVarArg) && (Subtarget->isABI_O32())) {
 869         if (StackPtr.getNode() == 0)
 870           StackPtr = DAG.getRegister(StackReg, getPointerTy());
 871
 872         // The stack pointer offset is relative to the caller stack frame.
 873         // Since the real stack size is unknown here, a negative SPOffset
 874         // is used so there's a way to adjust these offsets when the stack
 875         // size get known (on EliminateFrameIndex). A dummy SPOffset is
 876         // used instead of a direct negative address (which is recorded to
 877         // be used on emitPrologue) to avoid mis-calc of the first stack
 878         // offset on PEI::calculateFrameObjectOffsets.
 879         // Arguments are always 32-bit.
 880         int FI = MFI->CreateFixedObject(4, 0);
 881         MipsFI->recordStoreVarArgsFI(FI, -(4+(i*4)));
 882         SDValue PtrOff = DAG.getFrameIndex(FI, getPointerTy());
 883
 884         // emit ISD::STORE whichs stores the
 885         // parameter value to a stack Location
 886         ArgValues.push_back(DAG.getStore(Root, dl, ArgValue, PtrOff, NULL, 0));
 887       }
 888
 889     } else { // VA.isRegLoc()
 890
 891       // sanity check
 892       assert(VA.isMemLoc());
 893
 894       // The stack pointer offset is relative to the caller stack frame.
 895       // Since the real stack size is unknown here, a negative SPOffset
 896       // is used so there's a way to adjust these offsets when the stack
 897       // size get known (on EliminateFrameIndex). A dummy SPOffset is
 898       // used instead of a direct negative address (which is recorded to
 899       // be used on emitPrologue) to avoid mis-calc of the first stack
 900       // offset on PEI::calculateFrameObjectOffsets.
 901       // Arguments are always 32-bit.
 902       unsigned ArgSize = VA.getLocVT().getSizeInBits()/8;
 903       int FI = MFI->CreateFixedObject(ArgSize, 0);
 904       MipsFI->recordLoadArgsFI(FI, -(ArgSize+
 905         (FirstStackArgLoc + VA.getLocMemOffset())));
 906
 907       // Create load nodes to retrieve arguments from the stack
 908       SDValue FIN = DAG.getFrameIndex(FI, getPointerTy());
 909       ArgValues.push_back(DAG.getLoad(VA.getValVT(), dl, Root, FIN, NULL, 0));
 910     }
 911   }
 912
 913   // The mips ABIs for returning structs by value requires that we copy
 914   // the sret argument into $v0 for the return. Save the argument into
 915   // a virtual register so that we can access it from the return points.
 916   if (DAG.getMachineFunction().getFunction()->hasStructRetAttr()) {
 917     unsigned Reg = MipsFI->getSRetReturnReg();
 918     if (!Reg) {
 919       Reg = MF.getRegInfo().createVirtualRegister(getRegClassFor(MVT::i32));
 920       MipsFI->setSRetReturnReg(Reg);
 921     }
 922     SDValue Copy = DAG.getCopyToReg(DAG.getEntryNode(), dl, Reg, ArgValues[0]);
 923     Root = DAG.getNode(ISD::TokenFactor, dl, MVT::Other, Copy, Root);
 924   }
 925
 926   ArgValues.push_back(Root);
 927
 928   // Return the new list of results.
 929   return DAG.getNode(ISD::MERGE_VALUES, dl, Op.getNode()->getVTList(),
 930                      &ArgValues[0], ArgValues.size()).getValue(Op.getResNo());
 931 }
 932
 933 //===----------------------------------------------------------------------===//
 934 //               Return Value Calling Convention Implementation
 935 //===----------------------------------------------------------------------===//
 936
 937 SDValue MipsTargetLowering::
 938 LowerRET(SDValue Op, SelectionDAG &DAG)
 939 {
 940   // CCValAssign - represent the assignment of
 941   // the return value to a location
 942   SmallVector<CCValAssign, 16> RVLocs;
 943   unsigned CC   = DAG.getMachineFunction().getFunction()->getCallingConv();
 944   bool isVarArg = DAG.getMachineFunction().getFunction()->isVarArg();
 945
 946   // CCState - Info about the registers and stack slot.
 947   CCState CCInfo(CC, isVarArg, getTargetMachine(), RVLocs);
 948
 949   // Analize return values of ISD::RET
 950   CCInfo.AnalyzeReturn(Op.getNode(), RetCC_Mips);
 951
 952   // If this is the first return lowered for this function, add
 953   // the regs to the liveout set for the function.
 954   if (DAG.getMachineFunction().getRegInfo().liveout_empty()) {
 955     for (unsigned i = 0; i != RVLocs.size(); ++i)
 956       if (RVLocs[i].isRegLoc())
 957         DAG.getMachineFunction().getRegInfo().addLiveOut(RVLocs[i].getLocReg());
 958   }
 959
 960   // The chain is always operand #0
 961   SDValue Chain = Op.getOperand(0);
 962   SDValue Flag;
 963
 964   // Copy the result values into the output registers.
 965   for (unsigned i = 0; i != RVLocs.size(); ++i) {
 966     CCValAssign &VA = RVLocs[i];
 967     assert(VA.isRegLoc() && "Can only return in registers!");
 968
 969     // ISD::RET => ret chain, (regnum1,val1), ...
 970     // So i*2+1 index only the regnums
 971     Chain = DAG.getCopyToReg(Chain, VA.getLocReg(), Op.getOperand(i*2+1), Flag);
 972
 973     // guarantee that all emitted copies are
 974     // stuck together, avoiding something bad
 975     Flag = Chain.getValue(1);
 976   }
 977
 978   // The mips ABIs for returning structs by value requires that we copy
 979   // the sret argument into $v0 for the return. We saved the argument into
 980   // a virtual register in the entry block, so now we copy the value out
 981   // and into $v0.
 982   if (DAG.getMachineFunction().getFunction()->hasStructRetAttr()) {
 983     MachineFunction &MF      = DAG.getMachineFunction();
 984     MipsFunctionInfo *MipsFI = MF.getInfo<MipsFunctionInfo>();
 985     unsigned Reg = MipsFI->getSRetReturnReg();
 986
 987     if (!Reg)
 988       assert(0 && "sret virtual register not created in the entry block");
 989     SDValue Val = DAG.getCopyFromReg(Chain, Reg, getPointerTy());
 990
 991     Chain = DAG.getCopyToReg(Chain, Mips::V0, Val, Flag);
 992     Flag = Chain.getValue(1);
 993   }
 994
 995   // Return on Mips is always a "jr $ra"
 996   if (Flag.getNode())
 997     return DAG.getNode(MipsISD::Ret, MVT::Other,
 998                        Chain, DAG.getRegister(Mips::RA, MVT::i32), Flag);
 999   else // Return Void
1000     return DAG.getNode(MipsISD::Ret, MVT::Other,
1001                        Chain, DAG.getRegister(Mips::RA, MVT::i32));
1002 }
1003
1004 //===----------------------------------------------------------------------===//
1005 //                           Mips Inline Assembly Support
1006 //===----------------------------------------------------------------------===//
1007
1008 /// getConstraintType - Given a constraint letter, return the type of
1009 /// constraint it is for this target.
1010 MipsTargetLowering::ConstraintType MipsTargetLowering::
1011 getConstraintType(const std::string &Constraint) const
1012 {
1013   // Mips specific constrainy
1014   // GCC config/mips/constraints.md
1015   //
1016   // 'd' : An address register. Equivalent to r
1017   //       unless generating MIPS16 code.
1018   // 'y' : Equivalent to r; retained for
1019   //       backwards compatibility.
1020   // 'f' : Floating Point registers.
1021   if (Constraint.size() == 1) {
1022     switch (Constraint[0]) {
1023       default : break;
1024       case 'd':
1025       case 'y':
1026       case 'f':
1027         return C_RegisterClass;
1028         break;
1029     }
1030   }
1031   return TargetLowering::getConstraintType(Constraint);
1032 }
1033
1034 /// getRegClassForInlineAsmConstraint - Given a constraint letter (e.g. "r"),
1035 /// return a list of registers that can be used to satisfy the constraint.
1036 /// This should only be used for C_RegisterClass constraints.
1037 std::pair<unsigned, const TargetRegisterClass*> MipsTargetLowering::
1038 getRegForInlineAsmConstraint(const std::string &Constraint, MVT VT) const
1039 {
1040   if (Constraint.size() == 1) {
1041     switch (Constraint[0]) {
1042     case 'r':
1043       return std::make_pair(0U, Mips::CPURegsRegisterClass);
1044     case 'f':
1045       if (VT == MVT::f32) {
1046         if (Subtarget->isSingleFloat())
1047           return std::make_pair(0U, Mips::FGR32RegisterClass);
1048         else
1049           return std::make_pair(0U, Mips::AFGR32RegisterClass);
1050       }
1051       if (VT == MVT::f64)
1052         if ((!Subtarget->isSingleFloat()) && (!Subtarget->isFP64bit()))
1053           return std::make_pair(0U, Mips::AFGR64RegisterClass);
1054     }
1055   }
1056   return TargetLowering::getRegForInlineAsmConstraint(Constraint, VT);
1057 }
1058
1059 /// Given a register class constraint, like 'r', if this corresponds directly
1060 /// to an LLVM register class, return a register of 0 and the register class
1061 /// pointer.
1062 std::vector<unsigned> MipsTargetLowering::
1063 getRegClassForInlineAsmConstraint(const std::string &Constraint,
1064                                   MVT VT) const
1065 {
1066   if (Constraint.size() != 1)
1067     return std::vector<unsigned>();
1068
1069   switch (Constraint[0]) {
1070     default : break;
1071     case 'r':
1072     // GCC Mips Constraint Letters
1073     case 'd':
1074     case 'y':
1075       return make_vector<unsigned>(Mips::T0, Mips::T1, Mips::T2, Mips::T3,
1076              Mips::T4, Mips::T5, Mips::T6, Mips::T7, Mips::S0, Mips::S1,
1077              Mips::S2, Mips::S3, Mips::S4, Mips::S5, Mips::S6, Mips::S7,
1078              Mips::T8, 0);
1079
1080     case 'f':
1081       if (VT == MVT::f32) {
1082         if (Subtarget->isSingleFloat())
1083           return make_vector<unsigned>(Mips::F2, Mips::F3, Mips::F4, Mips::F5,
1084                  Mips::F6, Mips::F7, Mips::F8, Mips::F9, Mips::F10, Mips::F11,
1085                  Mips::F20, Mips::F21, Mips::F22, Mips::F23, Mips::F24,
1086                  Mips::F25, Mips::F26, Mips::F27, Mips::F28, Mips::F29,
1087                  Mips::F30, Mips::F31, 0);
1088         else
1089           return make_vector<unsigned>(Mips::F2, Mips::F4, Mips::F6, Mips::F8,
1090                  Mips::F10, Mips::F20, Mips::F22, Mips::F24, Mips::F26,
1091                  Mips::F28, Mips::F30, 0);
1092       }
1093
1094       if (VT == MVT::f64)
1095         if ((!Subtarget->isSingleFloat()) && (!Subtarget->isFP64bit()))
1096           return make_vector<unsigned>(Mips::D1, Mips::D2, Mips::D3, Mips::D4,
1097                  Mips::D5, Mips::D10, Mips::D11, Mips::D12, Mips::D13,
1098                  Mips::D14, Mips::D15, 0);
1099   }
1100   return std::vector<unsigned>();
1101 }
1102
1103 bool
1104 MipsTargetLowering::isOffsetFoldingLegal(const GlobalAddressSDNode *GA) const {
1105   // The Mips target isn't yet aware of offsets.
1106   return false;
1107 }