lib/Target/Mips/MipsISelLowering.cpp

   1 //===-- MipsISelLowering.cpp - Mips DAG Lowering Implementation -----------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file defines the interfaces that Mips uses to lower LLVM code into a
  11 // selection DAG.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #define DEBUG_TYPE "mips-lower"
  16 #include "MipsISelLowering.h"
  17 #include "MipsMachineFunction.h"
  18 #include "MipsTargetMachine.h"
  19 #include "MipsTargetObjectFile.h"
  20 #include "MipsSubtarget.h"
  21 #include "llvm/DerivedTypes.h"
  22 #include "llvm/Function.h"
  23 #include "llvm/GlobalVariable.h"
  24 #include "llvm/Intrinsics.h"
  25 #include "llvm/CallingConv.h"
  26 #include "llvm/CodeGen/CallingConvLower.h"
  27 #include "llvm/CodeGen/MachineFrameInfo.h"
  28 #include "llvm/CodeGen/MachineFunction.h"
  29 #include "llvm/CodeGen/MachineInstrBuilder.h"
  30 #include "llvm/CodeGen/MachineRegisterInfo.h"
  31 #include "llvm/CodeGen/SelectionDAGISel.h"
  32 #include "llvm/CodeGen/ValueTypes.h"
  33 #include "llvm/Support/Debug.h"
  34 #include "llvm/Support/ErrorHandling.h"
  35 using namespace llvm;
  36
  37 const char *MipsTargetLowering::getTargetNodeName(unsigned Opcode) const {
  38   switch (Opcode) {
  39     case MipsISD::JmpLink    : return "MipsISD::JmpLink";
  40     case MipsISD::Hi         : return "MipsISD::Hi";
  41     case MipsISD::Lo         : return "MipsISD::Lo";
  42     case MipsISD::GPRel      : return "MipsISD::GPRel";
  43     case MipsISD::Ret        : return "MipsISD::Ret";
  44     case MipsISD::CMov       : return "MipsISD::CMov";
  45     case MipsISD::SelectCC   : return "MipsISD::SelectCC";
  46     case MipsISD::FPSelectCC : return "MipsISD::FPSelectCC";
  47     case MipsISD::FPBrcond   : return "MipsISD::FPBrcond";
  48     case MipsISD::FPCmp      : return "MipsISD::FPCmp";
  49     case MipsISD::FPRound    : return "MipsISD::FPRound";
  50     default                  : return NULL;
  51   }
  52 }
  53
  54 MipsTargetLowering::
  55 MipsTargetLowering(MipsTargetMachine &TM)
  56   : TargetLowering(TM, new MipsTargetObjectFile()) {
  57   Subtarget = &TM.getSubtarget<MipsSubtarget>();
  58
  59   // Mips does not have i1 type, so use i32 for
  60   // setcc operations results (slt, sgt, ...).
  61   setBooleanContents(ZeroOrOneBooleanContent);
  62
  63   // Set up the register classes
  64   addRegisterClass(MVT::i32, Mips::CPURegsRegisterClass);
  65   addRegisterClass(MVT::f32, Mips::FGR32RegisterClass);
  66
  67   // When dealing with single precision only, use libcalls
  68   if (!Subtarget->isSingleFloat())
  69     if (!Subtarget->isFP64bit())
  70       addRegisterClass(MVT::f64, Mips::AFGR64RegisterClass);
  71
  72   // Load extented operations for i1 types must be promoted
  73   setLoadExtAction(ISD::EXTLOAD,  MVT::i1,  Promote);
  74   setLoadExtAction(ISD::ZEXTLOAD, MVT::i1,  Promote);
  75   setLoadExtAction(ISD::SEXTLOAD, MVT::i1,  Promote);
  76
  77   // MIPS doesn't have extending float->double load/store
  78   setLoadExtAction(ISD::EXTLOAD, MVT::f32, Expand);
  79   setTruncStoreAction(MVT::f64, MVT::f32, Expand);
  80
  81   // Used by legalize types to correctly generate the setcc result.
  82   // Without this, every float setcc comes with a AND/OR with the result,
  83   // we don't want this, since the fpcmp result goes to a flag register,
  84   // which is used implicitly by brcond and select operations.
  85   AddPromotedToType(ISD::SETCC, MVT::i1, MVT::i32);
  86
  87   // Mips Custom Operations
  88   setOperationAction(ISD::GlobalAddress,      MVT::i32,   Custom);
  89   setOperationAction(ISD::GlobalTLSAddress,   MVT::i32,   Custom);
  90   setOperationAction(ISD::JumpTable,          MVT::i32,   Custom);
  91   setOperationAction(ISD::ConstantPool,       MVT::i32,   Custom);
  92   setOperationAction(ISD::SELECT,             MVT::f32,   Custom);
  93   setOperationAction(ISD::SELECT,             MVT::f64,   Custom);
  94   setOperationAction(ISD::SELECT,             MVT::i32,   Custom);
  95   setOperationAction(ISD::SETCC,              MVT::f32,   Custom);
  96   setOperationAction(ISD::SETCC,              MVT::f64,   Custom);
  97   setOperationAction(ISD::BRCOND,             MVT::Other, Custom);
  98   setOperationAction(ISD::DYNAMIC_STACKALLOC, MVT::i32,   Custom);
  99   setOperationAction(ISD::FP_TO_SINT,         MVT::i32,   Custom);
 100
 101   // We custom lower AND/OR to handle the case where the DAG contain 'ands/ors'
 102   // with operands comming from setcc fp comparions. This is necessary since
 103   // the result from these setcc are in a flag registers (FCR31).
 104   setOperationAction(ISD::AND,              MVT::i32,   Custom);
 105   setOperationAction(ISD::OR,               MVT::i32,   Custom);
 106
 107   // Operations not directly supported by Mips.
 108   setOperationAction(ISD::BR_JT,             MVT::Other, Expand);
 109   setOperationAction(ISD::BR_CC,             MVT::Other, Expand);
 110   setOperationAction(ISD::SELECT_CC,         MVT::Other, Expand);
 111   setOperationAction(ISD::UINT_TO_FP,        MVT::i32,   Expand);
 112   setOperationAction(ISD::FP_TO_UINT,        MVT::i32,   Expand);
 113   setOperationAction(ISD::SIGN_EXTEND_INREG, MVT::i1,    Expand);
 114   setOperationAction(ISD::CTPOP,             MVT::i32,   Expand);
 115   setOperationAction(ISD::CTTZ,              MVT::i32,   Expand);
 116   setOperationAction(ISD::ROTL,              MVT::i32,   Expand);
 117   setOperationAction(ISD::ROTR,              MVT::i32,   Expand);
 118   setOperationAction(ISD::SHL_PARTS,         MVT::i32,   Expand);
 119   setOperationAction(ISD::SRA_PARTS,         MVT::i32,   Expand);
 120   setOperationAction(ISD::SRL_PARTS,         MVT::i32,   Expand);
 121   setOperationAction(ISD::FCOPYSIGN,         MVT::f32,   Expand);
 122   setOperationAction(ISD::FCOPYSIGN,         MVT::f64,   Expand);
 123   setOperationAction(ISD::FSIN,              MVT::f32,   Expand);
 124   setOperationAction(ISD::FCOS,              MVT::f32,   Expand);
 125   setOperationAction(ISD::FPOWI,             MVT::f32,   Expand);
 126   setOperationAction(ISD::FPOW,              MVT::f32,   Expand);
 127   setOperationAction(ISD::FLOG,              MVT::f32,   Expand);
 128   setOperationAction(ISD::FLOG2,             MVT::f32,   Expand);
 129   setOperationAction(ISD::FLOG10,            MVT::f32,   Expand);
 130   setOperationAction(ISD::FEXP,              MVT::f32,   Expand);
 131
 132   setOperationAction(ISD::EH_LABEL,          MVT::Other, Expand);
 133
 134   // Use the default for now
 135   setOperationAction(ISD::STACKSAVE,         MVT::Other, Expand);
 136   setOperationAction(ISD::STACKRESTORE,      MVT::Other, Expand);
 137   setOperationAction(ISD::MEMBARRIER,        MVT::Other, Expand);
 138
 139   if (Subtarget->isSingleFloat())
 140     setOperationAction(ISD::SELECT_CC, MVT::f64, Expand);
 141
 142   if (!Subtarget->hasSEInReg()) {
 143     setOperationAction(ISD::SIGN_EXTEND_INREG, MVT::i8,  Expand);
 144     setOperationAction(ISD::SIGN_EXTEND_INREG, MVT::i16, Expand);
 145   }
 146
 147   if (!Subtarget->hasBitCount())
 148     setOperationAction(ISD::CTLZ, MVT::i32, Expand);
 149
 150   if (!Subtarget->hasSwap())
 151     setOperationAction(ISD::BSWAP, MVT::i32, Expand);
 152
 153   setStackPointerRegisterToSaveRestore(Mips::SP);
 154   computeRegisterProperties();
 155 }
 156
 157 MVT::SimpleValueType MipsTargetLowering::getSetCCResultType(EVT VT) const {
 158   return MVT::i32;
 159 }
 160
 161 /// getFunctionAlignment - Return the Log2 alignment of this function.
 162 unsigned MipsTargetLowering::getFunctionAlignment(const Function *) const {
 163   return 2;
 164 }
 165
 166 SDValue MipsTargetLowering::
 167 LowerOperation(SDValue Op, SelectionDAG &DAG)
 168 {
 169   switch (Op.getOpcode())
 170   {
 171     case ISD::AND:                return LowerANDOR(Op, DAG);
 172     case ISD::BRCOND:             return LowerBRCOND(Op, DAG);
 173     case ISD::ConstantPool:       return LowerConstantPool(Op, DAG);
 174     case ISD::DYNAMIC_STACKALLOC: return LowerDYNAMIC_STACKALLOC(Op, DAG);
 175     case ISD::FP_TO_SINT:         return LowerFP_TO_SINT(Op, DAG);
 176     case ISD::GlobalAddress:      return LowerGlobalAddress(Op, DAG);
 177     case ISD::GlobalTLSAddress:   return LowerGlobalTLSAddress(Op, DAG);
 178     case ISD::JumpTable:          return LowerJumpTable(Op, DAG);
 179     case ISD::OR:                 return LowerANDOR(Op, DAG);
 180     case ISD::SELECT:             return LowerSELECT(Op, DAG);
 181     case ISD::SETCC:              return LowerSETCC(Op, DAG);
 182   }
 183   return SDValue();
 184 }
 185
 186 //===----------------------------------------------------------------------===//
 187 //  Lower helper functions
 188 //===----------------------------------------------------------------------===//
 189
 190 // AddLiveIn - This helper function adds the specified physical register to the
 191 // MachineFunction as a live in value.  It also creates a corresponding
 192 // virtual register for it.
 193 static unsigned
 194 AddLiveIn(MachineFunction &MF, unsigned PReg, TargetRegisterClass *RC)
 195 {
 196   assert(RC->contains(PReg) && "Not the correct regclass!");
 197   unsigned VReg = MF.getRegInfo().createVirtualRegister(RC);
 198   MF.getRegInfo().addLiveIn(PReg, VReg);
 199   return VReg;
 200 }
 201
 202 // Get fp branch code (not opcode) from condition code.
 203 static Mips::FPBranchCode GetFPBranchCodeFromCond(Mips::CondCode CC) {
 204   if (CC >= Mips::FCOND_F && CC <= Mips::FCOND_NGT)
 205     return Mips::BRANCH_T;
 206
 207   if (CC >= Mips::FCOND_T && CC <= Mips::FCOND_GT)
 208     return Mips::BRANCH_F;
 209
 210   return Mips::BRANCH_INVALID;
 211 }
 212
 213 static unsigned FPBranchCodeToOpc(Mips::FPBranchCode BC) {
 214   switch(BC) {
 215     default:
 216       llvm_unreachable("Unknown branch code");
 217     case Mips::BRANCH_T  : return Mips::BC1T;
 218     case Mips::BRANCH_F  : return Mips::BC1F;
 219     case Mips::BRANCH_TL : return Mips::BC1TL;
 220     case Mips::BRANCH_FL : return Mips::BC1FL;
 221   }
 222 }
 223
 224 static Mips::CondCode FPCondCCodeToFCC(ISD::CondCode CC) {
 225   switch (CC) {
 226   default: llvm_unreachable("Unknown fp condition code!");
 227   case ISD::SETEQ:
 228   case ISD::SETOEQ: return Mips::FCOND_EQ;
 229   case ISD::SETUNE: return Mips::FCOND_OGL;
 230   case ISD::SETLT:
 231   case ISD::SETOLT: return Mips::FCOND_OLT;
 232   case ISD::SETGT:
 233   case ISD::SETOGT: return Mips::FCOND_OGT;
 234   case ISD::SETLE:
 235   case ISD::SETOLE: return Mips::FCOND_OLE;
 236   case ISD::SETGE:
 237   case ISD::SETOGE: return Mips::FCOND_OGE;
 238   case ISD::SETULT: return Mips::FCOND_ULT;
 239   case ISD::SETULE: return Mips::FCOND_ULE;
 240   case ISD::SETUGT: return Mips::FCOND_UGT;
 241   case ISD::SETUGE: return Mips::FCOND_UGE;
 242   case ISD::SETUO:  return Mips::FCOND_UN;
 243   case ISD::SETO:   return Mips::FCOND_OR;
 244   case ISD::SETNE:
 245   case ISD::SETONE: return Mips::FCOND_NEQ;
 246   case ISD::SETUEQ: return Mips::FCOND_UEQ;
 247   }
 248 }
 249
 250 MachineBasicBlock *
 251 MipsTargetLowering::EmitInstrWithCustomInserter(MachineInstr *MI,
 252                                                 MachineBasicBlock *BB,
 253                    DenseMap<MachineBasicBlock*, MachineBasicBlock*> *EM) const {
 254   const TargetInstrInfo *TII = getTargetMachine().getInstrInfo();
 255   bool isFPCmp = false;
 256   DebugLoc dl = MI->getDebugLoc();
 257
 258   switch (MI->getOpcode()) {
 259   default: assert(false && "Unexpected instr type to insert");
 260   case Mips::Select_FCC:
 261   case Mips::Select_FCC_S32:
 262   case Mips::Select_FCC_D32:
 263     isFPCmp = true; // FALL THROUGH
 264   case Mips::Select_CC:
 265   case Mips::Select_CC_S32:
 266   case Mips::Select_CC_D32: {
 267     // To "insert" a SELECT_CC instruction, we actually have to insert the
 268     // diamond control-flow pattern.  The incoming instruction knows the
 269     // destination vreg to set, the condition code register to branch on, the
 270     // true/false values to select between, and a branch opcode to use.
 271     const BasicBlock *LLVM_BB = BB->getBasicBlock();
 272     MachineFunction::iterator It = BB;
 273     ++It;
 274
 275     //  thisMBB:
 276     //  ...
 277     //   TrueVal = ...
 278     //   setcc r1, r2, r3
 279     //   bNE   r1, r0, copy1MBB
 280     //   fallthrough --> copy0MBB
 281     MachineBasicBlock *thisMBB  = BB;
 282     MachineFunction *F = BB->getParent();
 283     MachineBasicBlock *copy0MBB = F->CreateMachineBasicBlock(LLVM_BB);
 284     MachineBasicBlock *sinkMBB  = F->CreateMachineBasicBlock(LLVM_BB);
 285
 286     // Emit the right instruction according to the type of the operands compared
 287     if (isFPCmp) {
 288       // Find the condiction code present in the setcc operation.
 289       Mips::CondCode CC = (Mips::CondCode)MI->getOperand(4).getImm();
 290       // Get the branch opcode from the branch code.
 291       unsigned Opc = FPBranchCodeToOpc(GetFPBranchCodeFromCond(CC));
 292       BuildMI(BB, dl, TII->get(Opc)).addMBB(sinkMBB);
 293     } else
 294       BuildMI(BB, dl, TII->get(Mips::BNE)).addReg(MI->getOperand(1).getReg())
 295         .addReg(Mips::ZERO).addMBB(sinkMBB);
 296
 297     F->insert(It, copy0MBB);
 298     F->insert(It, sinkMBB);
 299     // Update machine-CFG edges by first adding all successors of the current
 300     // block to the new block which will contain the Phi node for the select.
 301     // Also inform sdisel of the edge changes.
 302     for(MachineBasicBlock::succ_iterator i = BB->succ_begin(),
 303           e = BB->succ_end(); i != e; ++i) {
 304       EM->insert(std::make_pair(*i, sinkMBB));
 305       sinkMBB->addSuccessor(*i);
 306     }
 307     // Next, remove all successors of the current block, and add the true
 308     // and fallthrough blocks as its successors.
 309     while(!BB->succ_empty())
 310       BB->removeSuccessor(BB->succ_begin());
 311     BB->addSuccessor(copy0MBB);
 312     BB->addSuccessor(sinkMBB);
 313
 314     //  copy0MBB:
 315     //   %FalseValue = ...
 316     //   # fallthrough to sinkMBB
 317     BB = copy0MBB;
 318
 319     // Update machine-CFG edges
 320     BB->addSuccessor(sinkMBB);
 321
 322     //  sinkMBB:
 323     //   %Result = phi [ %FalseValue, copy0MBB ], [ %TrueValue, thisMBB ]
 324     //  ...
 325     BB = sinkMBB;
 326     BuildMI(BB, dl, TII->get(Mips::PHI), MI->getOperand(0).getReg())
 327       .addReg(MI->getOperand(2).getReg()).addMBB(copy0MBB)
 328       .addReg(MI->getOperand(3).getReg()).addMBB(thisMBB);
 329
 330     F->DeleteMachineInstr(MI);   // The pseudo instruction is gone now.
 331     return BB;
 332   }
 333   }
 334 }
 335
 336 //===----------------------------------------------------------------------===//
 337 //  Misc Lower Operation implementation
 338 //===----------------------------------------------------------------------===//
 339
 340 SDValue MipsTargetLowering::
 341 LowerFP_TO_SINT(SDValue Op, SelectionDAG &DAG)
 342 {
 343   if (!Subtarget->isMips1())
 344     return Op;
 345
 346   MachineFunction &MF = DAG.getMachineFunction();
 347   unsigned CCReg = AddLiveIn(MF, Mips::FCR31, Mips::CCRRegisterClass);
 348
 349   SDValue Chain = DAG.getEntryNode();
 350   DebugLoc dl = Op.getDebugLoc();
 351   SDValue Src = Op.getOperand(0);
 352
 353   // Set the condition register
 354   SDValue CondReg = DAG.getCopyFromReg(Chain, dl, CCReg, MVT::i32);
 355   CondReg = DAG.getCopyToReg(Chain, dl, Mips::AT, CondReg);
 356   CondReg = DAG.getCopyFromReg(CondReg, dl, Mips::AT, MVT::i32);
 357
 358   SDValue Cst = DAG.getConstant(3, MVT::i32);
 359   SDValue Or = DAG.getNode(ISD::OR, dl, MVT::i32, CondReg, Cst);
 360   Cst = DAG.getConstant(2, MVT::i32);
 361   SDValue Xor = DAG.getNode(ISD::XOR, dl, MVT::i32, Or, Cst);
 362
 363   SDValue InFlag(0, 0);
 364   CondReg = DAG.getCopyToReg(Chain, dl, Mips::FCR31, Xor, InFlag);
 365
 366   // Emit the round instruction and bit convert to integer
 367   SDValue Trunc = DAG.getNode(MipsISD::FPRound, dl, MVT::f32,
 368                               Src, CondReg.getValue(1));
 369   SDValue BitCvt = DAG.getNode(ISD::BIT_CONVERT, dl, MVT::i32, Trunc);
 370   return BitCvt;
 371 }
 372
 373 SDValue MipsTargetLowering::
 374 LowerDYNAMIC_STACKALLOC(SDValue Op, SelectionDAG &DAG)
 375 {
 376   SDValue Chain = Op.getOperand(0);
 377   SDValue Size = Op.getOperand(1);
 378   DebugLoc dl = Op.getDebugLoc();
 379
 380   // Get a reference from Mips stack pointer
 381   SDValue StackPointer = DAG.getCopyFromReg(Chain, dl, Mips::SP, MVT::i32);
 382
 383   // Subtract the dynamic size from the actual stack size to
 384   // obtain the new stack size.
 385   SDValue Sub = DAG.getNode(ISD::SUB, dl, MVT::i32, StackPointer, Size);
 386
 387   // The Sub result contains the new stack start address, so it
 388   // must be placed in the stack pointer register.
 389   Chain = DAG.getCopyToReg(StackPointer.getValue(1), dl, Mips::SP, Sub);
 390
 391   // This node always has two return values: a new stack pointer
 392   // value and a chain
 393   SDValue Ops[2] = { Sub, Chain };
 394   return DAG.getMergeValues(Ops, 2, dl);
 395 }
 396
 397 SDValue MipsTargetLowering::
 398 LowerANDOR(SDValue Op, SelectionDAG &DAG)
 399 {
 400   SDValue LHS   = Op.getOperand(0);
 401   SDValue RHS   = Op.getOperand(1);
 402   DebugLoc dl   = Op.getDebugLoc();
 403
 404   if (LHS.getOpcode() != MipsISD::FPCmp || RHS.getOpcode() != MipsISD::FPCmp)
 405     return Op;
 406
 407   SDValue True  = DAG.getConstant(1, MVT::i32);
 408   SDValue False = DAG.getConstant(0, MVT::i32);
 409
 410   SDValue LSEL = DAG.getNode(MipsISD::FPSelectCC, dl, True.getValueType(),
 411                              LHS, True, False, LHS.getOperand(2));
 412   SDValue RSEL = DAG.getNode(MipsISD::FPSelectCC, dl, True.getValueType(),
 413                              RHS, True, False, RHS.getOperand(2));
 414
 415   return DAG.getNode(Op.getOpcode(), dl, MVT::i32, LSEL, RSEL);
 416 }
 417
 418 SDValue MipsTargetLowering::
 419 LowerBRCOND(SDValue Op, SelectionDAG &DAG)
 420 {
 421   // The first operand is the chain, the second is the condition, the third is
 422   // the block to branch to if the condition is true.
 423   SDValue Chain = Op.getOperand(0);
 424   SDValue Dest = Op.getOperand(2);
 425   DebugLoc dl = Op.getDebugLoc();
 426
 427   if (Op.getOperand(1).getOpcode() != MipsISD::FPCmp)
 428     return Op;
 429
 430   SDValue CondRes = Op.getOperand(1);
 431   SDValue CCNode  = CondRes.getOperand(2);
 432   Mips::CondCode CC =
 433     (Mips::CondCode)cast<ConstantSDNode>(CCNode)->getZExtValue();
 434   SDValue BrCode = DAG.getConstant(GetFPBranchCodeFromCond(CC), MVT::i32);
 435
 436   return DAG.getNode(MipsISD::FPBrcond, dl, Op.getValueType(), Chain, BrCode,
 437              Dest, CondRes);
 438 }
 439
 440 SDValue MipsTargetLowering::
 441 LowerSETCC(SDValue Op, SelectionDAG &DAG)
 442 {
 443   // The operands to this are the left and right operands to compare (ops #0,
 444   // and #1) and the condition code to compare them with (op #2) as a
 445   // CondCodeSDNode.
 446   SDValue LHS = Op.getOperand(0);
 447   SDValue RHS = Op.getOperand(1);
 448   DebugLoc dl = Op.getDebugLoc();
 449
 450   ISD::CondCode CC = cast<CondCodeSDNode>(Op.getOperand(2))->get();
 451
 452   return DAG.getNode(MipsISD::FPCmp, dl, Op.getValueType(), LHS, RHS,
 453                  DAG.getConstant(FPCondCCodeToFCC(CC), MVT::i32));
 454 }
 455
 456 SDValue MipsTargetLowering::
 457 LowerSELECT(SDValue Op, SelectionDAG &DAG)
 458 {
 459   SDValue Cond  = Op.getOperand(0);
 460   SDValue True  = Op.getOperand(1);
 461   SDValue False = Op.getOperand(2);
 462   DebugLoc dl = Op.getDebugLoc();
 463
 464   // if the incomming condition comes from a integer compare, the select
 465   // operation must be SelectCC or a conditional move if the subtarget
 466   // supports it.
 467   if (Cond.getOpcode() != MipsISD::FPCmp) {
 468     if (Subtarget->hasCondMov() && !True.getValueType().isFloatingPoint())
 469       return Op;
 470     return DAG.getNode(MipsISD::SelectCC, dl, True.getValueType(),
 471                        Cond, True, False);
 472   }
 473
 474   // if the incomming condition comes from fpcmp, the select
 475   // operation must use FPSelectCC.
 476   SDValue CCNode = Cond.getOperand(2);
 477   return DAG.getNode(MipsISD::FPSelectCC, dl, True.getValueType(),
 478                      Cond, True, False, CCNode);
 479 }
 480
 481 SDValue MipsTargetLowering::LowerGlobalAddress(SDValue Op, SelectionDAG &DAG) {
 482   // FIXME there isn't actually debug info here
 483   DebugLoc dl = Op.getDebugLoc();
 484   GlobalValue *GV = cast<GlobalAddressSDNode>(Op)->getGlobal();
 485
 486   if (getTargetMachine().getRelocationModel() != Reloc::PIC_) {
 487     SDVTList VTs = DAG.getVTList(MVT::i32);
 488
 489     MipsTargetObjectFile &TLOF = (MipsTargetObjectFile&)getObjFileLowering();
 490
 491     // %gp_rel relocation
 492     if (TLOF.IsGlobalInSmallSection(GV, getTargetMachine())) {
 493       SDValue GA = DAG.getTargetGlobalAddress(GV, MVT::i32, 0,
 494                                               MipsII::MO_GPREL);
 495       SDValue GPRelNode = DAG.getNode(MipsISD::GPRel, dl, VTs, &GA, 1);
 496       SDValue GOT = DAG.getGLOBAL_OFFSET_TABLE(MVT::i32);
 497       return DAG.getNode(ISD::ADD, dl, MVT::i32, GOT, GPRelNode);
 498     }
 499     // %hi/%lo relocation
 500     SDValue GA = DAG.getTargetGlobalAddress(GV, MVT::i32, 0,
 501                                             MipsII::MO_ABS_HILO);
 502     SDValue HiPart = DAG.getNode(MipsISD::Hi, dl, VTs, &GA, 1);
 503     SDValue Lo = DAG.getNode(MipsISD::Lo, dl, MVT::i32, GA);
 504     return DAG.getNode(ISD::ADD, dl, MVT::i32, HiPart, Lo);
 505
 506   } else {
 507     SDValue GA = DAG.getTargetGlobalAddress(GV, MVT::i32, 0,
 508                                             MipsII::MO_GOT);
 509     SDValue ResNode = DAG.getLoad(MVT::i32, dl,
 510                                   DAG.getEntryNode(), GA, NULL, 0);
 511     // On functions and global targets not internal linked only
 512     // a load from got/GP is necessary for PIC to work.
 513     if (!GV->hasLocalLinkage() || isa<Function>(GV))
 514       return ResNode;
 515     SDValue Lo = DAG.getNode(MipsISD::Lo, dl, MVT::i32, GA);
 516     return DAG.getNode(ISD::ADD, dl, MVT::i32, ResNode, Lo);
 517   }
 518
 519   llvm_unreachable("Dont know how to handle GlobalAddress");
 520   return SDValue(0,0);
 521 }
 522
 523 SDValue MipsTargetLowering::
 524 LowerGlobalTLSAddress(SDValue Op, SelectionDAG &DAG)
 525 {
 526   llvm_unreachable("TLS not implemented for MIPS.");
 527   return SDValue(); // Not reached
 528 }
 529
 530 SDValue MipsTargetLowering::
 531 LowerJumpTable(SDValue Op, SelectionDAG &DAG)
 532 {
 533   SDValue ResNode;
 534   SDValue HiPart;
 535   // FIXME there isn't actually debug info here
 536   DebugLoc dl = Op.getDebugLoc();
 537   bool IsPIC = getTargetMachine().getRelocationModel() == Reloc::PIC_;
 538   unsigned char OpFlag = IsPIC ? MipsII::MO_GOT : MipsII::MO_ABS_HILO;
 539
 540   EVT PtrVT = Op.getValueType();
 541   JumpTableSDNode *JT  = cast<JumpTableSDNode>(Op);
 542
 543   SDValue JTI = DAG.getTargetJumpTable(JT->getIndex(), PtrVT, OpFlag);
 544
 545   if (IsPIC) {
 546     SDValue Ops[] = { JTI };
 547     HiPart = DAG.getNode(MipsISD::Hi, dl, DAG.getVTList(MVT::i32), Ops, 1);
 548   } else // Emit Load from Global Pointer
 549     HiPart = DAG.getLoad(MVT::i32, dl, DAG.getEntryNode(), JTI, NULL, 0);
 550
 551   SDValue Lo = DAG.getNode(MipsISD::Lo, dl, MVT::i32, JTI);
 552   ResNode = DAG.getNode(ISD::ADD, dl, MVT::i32, HiPart, Lo);
 553
 554   return ResNode;
 555 }
 556
 557 SDValue MipsTargetLowering::
 558 LowerConstantPool(SDValue Op, SelectionDAG &DAG)
 559 {
 560   SDValue ResNode;
 561   ConstantPoolSDNode *N = cast<ConstantPoolSDNode>(Op);
 562   Constant *C = N->getConstVal();
 563   // FIXME there isn't actually debug info here
 564   DebugLoc dl = Op.getDebugLoc();
 565
 566   // gp_rel relocation
 567   // FIXME: we should reference the constant pool using small data sections,
 568   // but the asm printer currently doens't support this feature without
 569   // hacking it. This feature should come soon so we can uncomment the
 570   // stuff below.
 571   //if (IsInSmallSection(C->getType())) {
 572   //  SDValue GPRelNode = DAG.getNode(MipsISD::GPRel, MVT::i32, CP);
 573   //  SDValue GOT = DAG.getGLOBAL_OFFSET_TABLE(MVT::i32);
 574   //  ResNode = DAG.getNode(ISD::ADD, MVT::i32, GOT, GPRelNode);
 575
 576   if (getTargetMachine().getRelocationModel() != Reloc::PIC_) {
 577     SDValue CP = DAG.getTargetConstantPool(C, MVT::i32, N->getAlignment(),
 578                                       N->getOffset(), MipsII::MO_ABS_HILO);
 579     SDValue HiPart = DAG.getNode(MipsISD::Hi, dl, MVT::i32, CP);
 580     SDValue Lo = DAG.getNode(MipsISD::Lo, dl, MVT::i32, CP);
 581     ResNode = DAG.getNode(ISD::ADD, dl, MVT::i32, HiPart, Lo);
 582   } else {
 583     SDValue CP = DAG.getTargetConstantPool(C, MVT::i32, N->getAlignment(),
 584                                       N->getOffset(), MipsII::MO_GOT);
 585     SDValue Load = DAG.getLoad(MVT::i32, dl, DAG.getEntryNode(),
 586                                  CP, NULL, 0);
 587     SDValue Lo = DAG.getNode(MipsISD::Lo, dl, MVT::i32, CP);
 588     ResNode = DAG.getNode(ISD::ADD, dl, MVT::i32, Load, Lo);
 589   }
 590
 591   return ResNode;
 592 }
 593
 594 //===----------------------------------------------------------------------===//
 595 //                      Calling Convention Implementation
 596 //===----------------------------------------------------------------------===//
 597
 598 #include "MipsGenCallingConv.inc"
 599
 600 //===----------------------------------------------------------------------===//
 601 // TODO: Implement a generic logic using tblgen that can support this.
 602 // Mips O32 ABI rules:
 603 // ---
 604 // i32 - Passed in A0, A1, A2, A3 and stack
 605 // f32 - Only passed in f32 registers if no int reg has been used yet to hold
 606 //       an argument. Otherwise, passed in A1, A2, A3 and stack.
 607 // f64 - Only passed in two aliased f32 registers if no int reg has been used
 608 //       yet to hold an argument. Otherwise, use A2, A3 and stack. If A1 is
 609 //       not used, it must be shadowed. If only A3 is avaiable, shadow it and
 610 //       go to stack.
 611 //===----------------------------------------------------------------------===//
 612
 613 static bool CC_MipsO32(unsigned ValNo, EVT ValVT,
 614                        EVT LocVT, CCValAssign::LocInfo LocInfo,
 615                        ISD::ArgFlagsTy ArgFlags, CCState &State) {
 616
 617   static const unsigned IntRegsSize=4, FloatRegsSize=2;
 618
 619   static const unsigned IntRegs[] = {
 620       Mips::A0, Mips::A1, Mips::A2, Mips::A3
 621   };
 622   static const unsigned F32Regs[] = {
 623       Mips::F12, Mips::F14
 624   };
 625   static const unsigned F64Regs[] = {
 626       Mips::D6, Mips::D7
 627   };
 628
 629   unsigned Reg=0;
 630   unsigned UnallocIntReg = State.getFirstUnallocated(IntRegs, IntRegsSize);
 631   bool IntRegUsed = (IntRegs[UnallocIntReg] != (unsigned (Mips::A0)));
 632
 633   // Promote i8 and i16
 634   if (LocVT == MVT::i8 || LocVT == MVT::i16) {
 635     LocVT = MVT::i32;
 636     if (ArgFlags.isSExt())
 637       LocInfo = CCValAssign::SExt;
 638     else if (ArgFlags.isZExt())
 639       LocInfo = CCValAssign::ZExt;
 640     else
 641       LocInfo = CCValAssign::AExt;
 642   }
 643
 644   if (ValVT == MVT::i32 || (ValVT == MVT::f32 && IntRegUsed)) {
 645     Reg = State.AllocateReg(IntRegs, IntRegsSize);
 646     IntRegUsed = true;
 647     LocVT = MVT::i32;
 648   }
 649
 650   if (ValVT.isFloatingPoint() && !IntRegUsed) {
 651     if (ValVT == MVT::f32)
 652       Reg = State.AllocateReg(F32Regs, FloatRegsSize);
 653     else
 654       Reg = State.AllocateReg(F64Regs, FloatRegsSize);
 655   }
 656
 657   if (ValVT == MVT::f64 && IntRegUsed) {
 658     if (UnallocIntReg != IntRegsSize) {
 659       // If we hit register A3 as the first not allocated, we must
 660       // mark it as allocated (shadow) and use the stack instead.
 661       if (IntRegs[UnallocIntReg] != (unsigned (Mips::A3)))
 662         Reg = Mips::A2;
 663       for (;UnallocIntReg < IntRegsSize; ++UnallocIntReg)
 664         State.AllocateReg(UnallocIntReg);
 665     }
 666     LocVT = MVT::i32;
 667   }
 668
 669   if (!Reg) {
 670     unsigned SizeInBytes = ValVT.getSizeInBits() >> 3;
 671     unsigned Offset = State.AllocateStack(SizeInBytes, SizeInBytes);
 672     State.addLoc(CCValAssign::getMem(ValNo, ValVT, Offset, LocVT, LocInfo));
 673   } else
 674     State.addLoc(CCValAssign::getReg(ValNo, ValVT, Reg, LocVT, LocInfo));
 675
 676   return false; // CC must always match
 677 }
 678
 679 //===----------------------------------------------------------------------===//
 680 //                  Call Calling Convention Implementation
 681 //===----------------------------------------------------------------------===//
 682
 683 /// LowerCall - functions arguments are copied from virtual regs to
 684 /// (physical regs)/(stack frame), CALLSEQ_START and CALLSEQ_END are emitted.
 685 /// TODO: isVarArg, isTailCall.
 686 SDValue
 687 MipsTargetLowering::LowerCall(SDValue Chain, SDValue Callee,
 688                               CallingConv::ID CallConv, bool isVarArg,
 689                               bool &isTailCall,
 690                               const SmallVectorImpl<ISD::OutputArg> &Outs,
 691                               const SmallVectorImpl<ISD::InputArg> &Ins,
 692                               DebugLoc dl, SelectionDAG &DAG,
 693                               SmallVectorImpl<SDValue> &InVals) {
 694   // MIPs target does not yet support tail call optimization.
 695   isTailCall = false;
 696
 697   MachineFunction &MF = DAG.getMachineFunction();
 698   MachineFrameInfo *MFI = MF.getFrameInfo();
 699   bool IsPIC = getTargetMachine().getRelocationModel() == Reloc::PIC_;
 700
 701   // Analyze operands of the call, assigning locations to each operand.
 702   SmallVector<CCValAssign, 16> ArgLocs;
 703   CCState CCInfo(CallConv, isVarArg, getTargetMachine(), ArgLocs,
 704                  *DAG.getContext());
 705
 706   // To meet O32 ABI, Mips must always allocate 16 bytes on
 707   // the stack (even if less than 4 are used as arguments)
 708   if (Subtarget->isABI_O32()) {
 709     int VTsize = EVT(MVT::i32).getSizeInBits()/8;
 710     MFI->CreateFixedObject(VTsize, (VTsize*3), true, false);
 711     CCInfo.AnalyzeCallOperands(Outs, CC_MipsO32);
 712   } else
 713     CCInfo.AnalyzeCallOperands(Outs, CC_Mips);
 714
 715   // Get a count of how many bytes are to be pushed on the stack.
 716   unsigned NumBytes = CCInfo.getNextStackOffset();
 717   Chain = DAG.getCALLSEQ_START(Chain, DAG.getIntPtrConstant(NumBytes, true));
 718
 719   // With EABI is it possible to have 16 args on registers.
 720   SmallVector<std::pair<unsigned, SDValue>, 16> RegsToPass;
 721   SmallVector<SDValue, 8> MemOpChains;
 722
 723   // First/LastArgStackLoc contains the first/last
 724   // "at stack" argument location.
 725   int LastArgStackLoc = 0;
 726   unsigned FirstStackArgLoc = (Subtarget->isABI_EABI() ? 0 : 16);
 727
 728   // Walk the register/memloc assignments, inserting copies/loads.
 729   for (unsigned i = 0, e = ArgLocs.size(); i != e; ++i) {
 730     SDValue Arg = Outs[i].Val;
 731     CCValAssign &VA = ArgLocs[i];
 732
 733     // Promote the value if needed.
 734     switch (VA.getLocInfo()) {
 735     default: llvm_unreachable("Unknown loc info!");
 736     case CCValAssign::Full:
 737       if (Subtarget->isABI_O32() && VA.isRegLoc()) {
 738         if (VA.getValVT() == MVT::f32 && VA.getLocVT() == MVT::i32)
 739           Arg = DAG.getNode(ISD::BIT_CONVERT, dl, MVT::i32, Arg);
 740         if (VA.getValVT() == MVT::f64 && VA.getLocVT() == MVT::i32) {
 741           Arg = DAG.getNode(ISD::BIT_CONVERT, dl, MVT::i64, Arg);
 742           SDValue Lo = DAG.getNode(ISD::EXTRACT_ELEMENT, dl, MVT::i32, Arg,
 743                                    DAG.getConstant(0, getPointerTy()));
 744           SDValue Hi = DAG.getNode(ISD::EXTRACT_ELEMENT, dl, MVT::i32, Arg,
 745                                    DAG.getConstant(1, getPointerTy()));
 746           RegsToPass.push_back(std::make_pair(VA.getLocReg(), Lo));
 747           RegsToPass.push_back(std::make_pair(VA.getLocReg()+1, Hi));
 748           continue;
 749         }
 750       }
 751       break;
 752     case CCValAssign::SExt:
 753       Arg = DAG.getNode(ISD::SIGN_EXTEND, dl, VA.getLocVT(), Arg);
 754       break;
 755     case CCValAssign::ZExt:
 756       Arg = DAG.getNode(ISD::ZERO_EXTEND, dl, VA.getLocVT(), Arg);
 757       break;
 758     case CCValAssign::AExt:
 759       Arg = DAG.getNode(ISD::ANY_EXTEND, dl, VA.getLocVT(), Arg);
 760       break;
 761     }
 762
 763     // Arguments that can be passed on register must be kept at
 764     // RegsToPass vector
 765     if (VA.isRegLoc()) {
 766       RegsToPass.push_back(std::make_pair(VA.getLocReg(), Arg));
 767       continue;
 768     }
 769
 770     // Register can't get to this point...
 771     assert(VA.isMemLoc());
 772
 773     // Create the frame index object for this incoming parameter
 774     // This guarantees that when allocating Local Area the firsts
 775     // 16 bytes which are alwayes reserved won't be overwritten
 776     // if O32 ABI is used. For EABI the first address is zero.
 777     LastArgStackLoc = (FirstStackArgLoc + VA.getLocMemOffset());
 778     int FI = MFI->CreateFixedObject(VA.getValVT().getSizeInBits()/8,
 779                                     LastArgStackLoc, true, false);
 780
 781     SDValue PtrOff = DAG.getFrameIndex(FI,getPointerTy());
 782
 783     // emit ISD::STORE whichs stores the
 784     // parameter value to a stack Location
 785     MemOpChains.push_back(DAG.getStore(Chain, dl, Arg, PtrOff, NULL, 0));
 786   }
 787
 788   // Transform all store nodes into one single node because all store
 789   // nodes are independent of each other.
 790   if (!MemOpChains.empty())
 791     Chain = DAG.getNode(ISD::TokenFactor, dl, MVT::Other,
 792                         &MemOpChains[0], MemOpChains.size());
 793
 794   // Build a sequence of copy-to-reg nodes chained together with token
 795   // chain and flag operands which copy the outgoing args into registers.
 796   // The InFlag in necessary since all emited instructions must be
 797   // stuck together.
 798   SDValue InFlag;
 799   for (unsigned i = 0, e = RegsToPass.size(); i != e; ++i) {
 800     Chain = DAG.getCopyToReg(Chain, dl, RegsToPass[i].first,
 801                              RegsToPass[i].second, InFlag);
 802     InFlag = Chain.getValue(1);
 803   }
 804
 805   // If the callee is a GlobalAddress/ExternalSymbol node (quite common, every
 806   // direct call is) turn it into a TargetGlobalAddress/TargetExternalSymbol
 807   // node so that legalize doesn't hack it.
 808   unsigned char OpFlag = IsPIC ? MipsII::MO_GOT_CALL : MipsII::MO_NO_FLAG;
 809   if (GlobalAddressSDNode *G = dyn_cast<GlobalAddressSDNode>(Callee))
 810     Callee = DAG.getTargetGlobalAddress(G->getGlobal(),
 811                                 getPointerTy(), 0, OpFlag);
 812   else if (ExternalSymbolSDNode *S = dyn_cast<ExternalSymbolSDNode>(Callee))
 813     Callee = DAG.getTargetExternalSymbol(S->getSymbol(),
 814                                 getPointerTy(), OpFlag);
 815
 816   // MipsJmpLink = #chain, #target_address, #opt_in_flags...
 817   //             = Chain, Callee, Reg#1, Reg#2, ...
 818   //
 819   // Returns a chain & a flag for retval copy to use.
 820   SDVTList NodeTys = DAG.getVTList(MVT::Other, MVT::Flag);
 821   SmallVector<SDValue, 8> Ops;
 822   Ops.push_back(Chain);
 823   Ops.push_back(Callee);
 824
 825   // Add argument registers to the end of the list so that they are
 826   // known live into the call.
 827   for (unsigned i = 0, e = RegsToPass.size(); i != e; ++i)
 828     Ops.push_back(DAG.getRegister(RegsToPass[i].first,
 829                                   RegsToPass[i].second.getValueType()));
 830
 831   if (InFlag.getNode())
 832     Ops.push_back(InFlag);
 833
 834   Chain  = DAG.getNode(MipsISD::JmpLink, dl, NodeTys, &Ops[0], Ops.size());
 835   InFlag = Chain.getValue(1);
 836
 837   // Create a stack location to hold GP when PIC is used. This stack
 838   // location is used on function prologue to save GP and also after all
 839   // emited CALL's to restore GP.
 840   if (IsPIC) {
 841       // Function can have an arbitrary number of calls, so
 842       // hold the LastArgStackLoc with the biggest offset.
 843       int FI;
 844       MipsFunctionInfo *MipsFI = MF.getInfo<MipsFunctionInfo>();
 845       if (LastArgStackLoc >= MipsFI->getGPStackOffset()) {
 846         LastArgStackLoc = (!LastArgStackLoc) ? (16) : (LastArgStackLoc+4);
 847         // Create the frame index only once. SPOffset here can be anything
 848         // (this will be fixed on processFunctionBeforeFrameFinalized)
 849         if (MipsFI->getGPStackOffset() == -1) {
 850           FI = MFI->CreateFixedObject(4, 0, true, false);
 851           MipsFI->setGPFI(FI);
 852         }
 853         MipsFI->setGPStackOffset(LastArgStackLoc);
 854       }
 855
 856       // Reload GP value.
 857       FI = MipsFI->getGPFI();
 858       SDValue FIN = DAG.getFrameIndex(FI,getPointerTy());
 859       SDValue GPLoad = DAG.getLoad(MVT::i32, dl, Chain, FIN, NULL, 0);
 860       Chain = GPLoad.getValue(1);
 861       Chain = DAG.getCopyToReg(Chain, dl, DAG.getRegister(Mips::GP, MVT::i32),
 862                                GPLoad, SDValue(0,0));
 863       InFlag = Chain.getValue(1);
 864   }
 865
 866   // Create the CALLSEQ_END node.
 867   Chain = DAG.getCALLSEQ_END(Chain, DAG.getIntPtrConstant(NumBytes, true),
 868                              DAG.getIntPtrConstant(0, true), InFlag);
 869   InFlag = Chain.getValue(1);
 870
 871   // Handle result values, copying them out of physregs into vregs that we
 872   // return.
 873   return LowerCallResult(Chain, InFlag, CallConv, isVarArg,
 874                          Ins, dl, DAG, InVals);
 875 }
 876
 877 /// LowerCallResult - Lower the result values of a call into the
 878 /// appropriate copies out of appropriate physical registers.
 879 SDValue
 880 MipsTargetLowering::LowerCallResult(SDValue Chain, SDValue InFlag,
 881                                     CallingConv::ID CallConv, bool isVarArg,
 882                                     const SmallVectorImpl<ISD::InputArg> &Ins,
 883                                     DebugLoc dl, SelectionDAG &DAG,
 884                                     SmallVectorImpl<SDValue> &InVals) {
 885
 886   // Assign locations to each value returned by this call.
 887   SmallVector<CCValAssign, 16> RVLocs;
 888   CCState CCInfo(CallConv, isVarArg, getTargetMachine(),
 889                  RVLocs, *DAG.getContext());
 890
 891   CCInfo.AnalyzeCallResult(Ins, RetCC_Mips);
 892
 893   // Copy all of the result registers out of their specified physreg.
 894   for (unsigned i = 0; i != RVLocs.size(); ++i) {
 895     Chain = DAG.getCopyFromReg(Chain, dl, RVLocs[i].getLocReg(),
 896                                RVLocs[i].getValVT(), InFlag).getValue(1);
 897     InFlag = Chain.getValue(2);
 898     InVals.push_back(Chain.getValue(0));
 899   }
 900
 901   return Chain;
 902 }
 903
 904 //===----------------------------------------------------------------------===//
 905 //             Formal Arguments Calling Convention Implementation
 906 //===----------------------------------------------------------------------===//
 907
 908 /// LowerFormalArguments - transform physical registers into
 909 /// virtual registers and generate load operations for
 910 /// arguments places on the stack.
 911 /// TODO: isVarArg
 912 SDValue
 913 MipsTargetLowering::LowerFormalArguments(SDValue Chain,
 914                                          CallingConv::ID CallConv, bool isVarArg,
 915                                          const SmallVectorImpl<ISD::InputArg>
 916                                            &Ins,
 917                                          DebugLoc dl, SelectionDAG &DAG,
 918                                          SmallVectorImpl<SDValue> &InVals) {
 919
 920   MachineFunction &MF = DAG.getMachineFunction();
 921   MachineFrameInfo *MFI = MF.getFrameInfo();
 922   MipsFunctionInfo *MipsFI = MF.getInfo<MipsFunctionInfo>();
 923
 924   unsigned StackReg = MF.getTarget().getRegisterInfo()->getFrameRegister(MF);
 925
 926   // Assign locations to all of the incoming arguments.
 927   SmallVector<CCValAssign, 16> ArgLocs;
 928   CCState CCInfo(CallConv, isVarArg, getTargetMachine(),
 929                  ArgLocs, *DAG.getContext());
 930
 931   if (Subtarget->isABI_O32())
 932     CCInfo.AnalyzeFormalArguments(Ins, CC_MipsO32);
 933   else
 934     CCInfo.AnalyzeFormalArguments(Ins, CC_Mips);
 935
 936   SDValue StackPtr;
 937
 938   unsigned FirstStackArgLoc = (Subtarget->isABI_EABI() ? 0 : 16);
 939
 940   for (unsigned i = 0, e = ArgLocs.size(); i != e; ++i) {
 941     CCValAssign &VA = ArgLocs[i];
 942
 943     // Arguments stored on registers
 944     if (VA.isRegLoc()) {
 945       EVT RegVT = VA.getLocVT();
 946       TargetRegisterClass *RC = 0;
 947
 948       if (RegVT == MVT::i32)
 949         RC = Mips::CPURegsRegisterClass;
 950       else if (RegVT == MVT::f32)
 951         RC = Mips::FGR32RegisterClass;
 952       else if (RegVT == MVT::f64) {
 953         if (!Subtarget->isSingleFloat())
 954           RC = Mips::AFGR64RegisterClass;
 955       } else
 956         llvm_unreachable("RegVT not supported by LowerFormalArguments Lowering");
 957
 958       // Transform the arguments stored on
 959       // physical registers into virtual ones
 960       unsigned Reg = AddLiveIn(DAG.getMachineFunction(), VA.getLocReg(), RC);
 961       SDValue ArgValue = DAG.getCopyFromReg(Chain, dl, Reg, RegVT);
 962
 963       // If this is an 8 or 16-bit value, it has been passed promoted
 964       // to 32 bits.  Insert an assert[sz]ext to capture this, then
 965       // truncate to the right size.
 966       if (VA.getLocInfo() != CCValAssign::Full) {
 967         unsigned Opcode = 0;
 968         if (VA.getLocInfo() == CCValAssign::SExt)
 969           Opcode = ISD::AssertSext;
 970         else if (VA.getLocInfo() == CCValAssign::ZExt)
 971           Opcode = ISD::AssertZext;
 972         if (Opcode)
 973           ArgValue = DAG.getNode(Opcode, dl, RegVT, ArgValue,
 974                                  DAG.getValueType(VA.getValVT()));
 975         ArgValue = DAG.getNode(ISD::TRUNCATE, dl, VA.getValVT(), ArgValue);
 976       }
 977
 978       // Handle O32 ABI cases: i32->f32 and (i32,i32)->f64
 979       if (Subtarget->isABI_O32()) {
 980         if (RegVT == MVT::i32 && VA.getValVT() == MVT::f32)
 981           ArgValue = DAG.getNode(ISD::BIT_CONVERT, dl, MVT::f32, ArgValue);
 982         if (RegVT == MVT::i32 && VA.getValVT() == MVT::f64) {
 983           unsigned Reg2 = AddLiveIn(DAG.getMachineFunction(),
 984                                     VA.getLocReg()+1, RC);
 985           SDValue ArgValue2 = DAG.getCopyFromReg(Chain, dl, Reg2, RegVT);
 986           SDValue Hi = DAG.getNode(ISD::BIT_CONVERT, dl, MVT::f32, ArgValue);
 987           SDValue Lo = DAG.getNode(ISD::BIT_CONVERT, dl, MVT::f32, ArgValue2);
 988           ArgValue = DAG.getNode(ISD::BUILD_PAIR, dl, MVT::f64, Lo, Hi);
 989         }
 990       }
 991
 992       InVals.push_back(ArgValue);
 993
 994       // To meet ABI, when VARARGS are passed on registers, the registers
 995       // must have their values written to the caller stack frame.
 996       if ((isVarArg) && (Subtarget->isABI_O32())) {
 997         if (StackPtr.getNode() == 0)
 998           StackPtr = DAG.getRegister(StackReg, getPointerTy());
 999
1000         // The stack pointer offset is relative to the caller stack frame.
1001         // Since the real stack size is unknown here, a negative SPOffset
1002         // is used so there's a way to adjust these offsets when the stack
1003         // size get known (on EliminateFrameIndex). A dummy SPOffset is
1004         // used instead of a direct negative address (which is recorded to
1005         // be used on emitPrologue) to avoid mis-calc of the first stack
1006         // offset on PEI::calculateFrameObjectOffsets.
1007         // Arguments are always 32-bit.
1008         int FI = MFI->CreateFixedObject(4, 0, true, false);
1009         MipsFI->recordStoreVarArgsFI(FI, -(4+(i*4)));
1010         SDValue PtrOff = DAG.getFrameIndex(FI, getPointerTy());
1011
1012         // emit ISD::STORE whichs stores the
1013         // parameter value to a stack Location
1014         InVals.push_back(DAG.getStore(Chain, dl, ArgValue, PtrOff, NULL, 0));
1015       }
1016
1017     } else { // VA.isRegLoc()
1018
1019       // sanity check
1020       assert(VA.isMemLoc());
1021
1022       // The stack pointer offset is relative to the caller stack frame.
1023       // Since the real stack size is unknown here, a negative SPOffset
1024       // is used so there's a way to adjust these offsets when the stack
1025       // size get known (on EliminateFrameIndex). A dummy SPOffset is
1026       // used instead of a direct negative address (which is recorded to
1027       // be used on emitPrologue) to avoid mis-calc of the first stack
1028       // offset on PEI::calculateFrameObjectOffsets.
1029       // Arguments are always 32-bit.
1030       unsigned ArgSize = VA.getLocVT().getSizeInBits()/8;
1031       int FI = MFI->CreateFixedObject(ArgSize, 0, true, false);
1032       MipsFI->recordLoadArgsFI(FI, -(ArgSize+
1033         (FirstStackArgLoc + VA.getLocMemOffset())));
1034
1035       // Create load nodes to retrieve arguments from the stack
1036       SDValue FIN = DAG.getFrameIndex(FI, getPointerTy());
1037       InVals.push_back(DAG.getLoad(VA.getValVT(), dl, Chain, FIN, NULL, 0));
1038     }
1039   }
1040
1041   // The mips ABIs for returning structs by value requires that we copy
1042   // the sret argument into $v0 for the return. Save the argument into
1043   // a virtual register so that we can access it from the return points.
1044   if (DAG.getMachineFunction().getFunction()->hasStructRetAttr()) {
1045     unsigned Reg = MipsFI->getSRetReturnReg();
1046     if (!Reg) {
1047       Reg = MF.getRegInfo().createVirtualRegister(getRegClassFor(MVT::i32));
1048       MipsFI->setSRetReturnReg(Reg);
1049     }
1050     SDValue Copy = DAG.getCopyToReg(DAG.getEntryNode(), dl, Reg, InVals[0]);
1051     Chain = DAG.getNode(ISD::TokenFactor, dl, MVT::Other, Copy, Chain);
1052   }
1053
1054   return Chain;
1055 }
1056
1057 //===----------------------------------------------------------------------===//
1058 //               Return Value Calling Convention Implementation
1059 //===----------------------------------------------------------------------===//
1060
1061 SDValue
1062 MipsTargetLowering::LowerReturn(SDValue Chain,
1063                                 CallingConv::ID CallConv, bool isVarArg,
1064                                 const SmallVectorImpl<ISD::OutputArg> &Outs,
1065                                 DebugLoc dl, SelectionDAG &DAG) {
1066
1067   // CCValAssign - represent the assignment of
1068   // the return value to a location
1069   SmallVector<CCValAssign, 16> RVLocs;
1070
1071   // CCState - Info about the registers and stack slot.
1072   CCState CCInfo(CallConv, isVarArg, getTargetMachine(),
1073                  RVLocs, *DAG.getContext());
1074
1075   // Analize return values.
1076   CCInfo.AnalyzeReturn(Outs, RetCC_Mips);
1077
1078   // If this is the first return lowered for this function, add
1079   // the regs to the liveout set for the function.
1080   if (DAG.getMachineFunction().getRegInfo().liveout_empty()) {
1081     for (unsigned i = 0; i != RVLocs.size(); ++i)
1082       if (RVLocs[i].isRegLoc())
1083         DAG.getMachineFunction().getRegInfo().addLiveOut(RVLocs[i].getLocReg());
1084   }
1085
1086   SDValue Flag;
1087
1088   // Copy the result values into the output registers.
1089   for (unsigned i = 0; i != RVLocs.size(); ++i) {
1090     CCValAssign &VA = RVLocs[i];
1091     assert(VA.isRegLoc() && "Can only return in registers!");
1092
1093     Chain = DAG.getCopyToReg(Chain, dl, VA.getLocReg(),
1094                              Outs[i].Val, Flag);
1095
1096     // guarantee that all emitted copies are
1097     // stuck together, avoiding something bad
1098     Flag = Chain.getValue(1);
1099   }
1100
1101   // The mips ABIs for returning structs by value requires that we copy
1102   // the sret argument into $v0 for the return. We saved the argument into
1103   // a virtual register in the entry block, so now we copy the value out
1104   // and into $v0.
1105   if (DAG.getMachineFunction().getFunction()->hasStructRetAttr()) {
1106     MachineFunction &MF      = DAG.getMachineFunction();
1107     MipsFunctionInfo *MipsFI = MF.getInfo<MipsFunctionInfo>();
1108     unsigned Reg = MipsFI->getSRetReturnReg();
1109
1110     if (!Reg)
1111       llvm_unreachable("sret virtual register not created in the entry block");
1112     SDValue Val = DAG.getCopyFromReg(Chain, dl, Reg, getPointerTy());
1113
1114     Chain = DAG.getCopyToReg(Chain, dl, Mips::V0, Val, Flag);
1115     Flag = Chain.getValue(1);
1116   }
1117
1118   // Return on Mips is always a "jr $ra"
1119   if (Flag.getNode())
1120     return DAG.getNode(MipsISD::Ret, dl, MVT::Other,
1121                        Chain, DAG.getRegister(Mips::RA, MVT::i32), Flag);
1122   else // Return Void
1123     return DAG.getNode(MipsISD::Ret, dl, MVT::Other,
1124                        Chain, DAG.getRegister(Mips::RA, MVT::i32));
1125 }
1126
1127 //===----------------------------------------------------------------------===//
1128 //                           Mips Inline Assembly Support
1129 //===----------------------------------------------------------------------===//
1130
1131 /// getConstraintType - Given a constraint letter, return the type of
1132 /// constraint it is for this target.
1133 MipsTargetLowering::ConstraintType MipsTargetLowering::
1134 getConstraintType(const std::string &Constraint) const
1135 {
1136   // Mips specific constrainy
1137   // GCC config/mips/constraints.md
1138   //
1139   // 'd' : An address register. Equivalent to r
1140   //       unless generating MIPS16 code.
1141   // 'y' : Equivalent to r; retained for
1142   //       backwards compatibility.
1143   // 'f' : Floating Point registers.
1144   if (Constraint.size() == 1) {
1145     switch (Constraint[0]) {
1146       default : break;
1147       case 'd':
1148       case 'y':
1149       case 'f':
1150         return C_RegisterClass;
1151         break;
1152     }
1153   }
1154   return TargetLowering::getConstraintType(Constraint);
1155 }
1156
1157 /// getRegClassForInlineAsmConstraint - Given a constraint letter (e.g. "r"),
1158 /// return a list of registers that can be used to satisfy the constraint.
1159 /// This should only be used for C_RegisterClass constraints.
1160 std::pair<unsigned, const TargetRegisterClass*> MipsTargetLowering::
1161 getRegForInlineAsmConstraint(const std::string &Constraint, EVT VT) const
1162 {
1163   if (Constraint.size() == 1) {
1164     switch (Constraint[0]) {
1165     case 'r':
1166       return std::make_pair(0U, Mips::CPURegsRegisterClass);
1167     case 'f':
1168       if (VT == MVT::f32)
1169         return std::make_pair(0U, Mips::FGR32RegisterClass);
1170       if (VT == MVT::f64)
1171         if ((!Subtarget->isSingleFloat()) && (!Subtarget->isFP64bit()))
1172           return std::make_pair(0U, Mips::AFGR64RegisterClass);
1173     }
1174   }
1175   return TargetLowering::getRegForInlineAsmConstraint(Constraint, VT);
1176 }
1177
1178 /// Given a register class constraint, like 'r', if this corresponds directly
1179 /// to an LLVM register class, return a register of 0 and the register class
1180 /// pointer.
1181 std::vector<unsigned> MipsTargetLowering::
1182 getRegClassForInlineAsmConstraint(const std::string &Constraint,
1183                                   EVT VT) const
1184 {
1185   if (Constraint.size() != 1)
1186     return std::vector<unsigned>();
1187
1188   switch (Constraint[0]) {
1189     default : break;
1190     case 'r':
1191     // GCC Mips Constraint Letters
1192     case 'd':
1193     case 'y':
1194       return make_vector<unsigned>(Mips::T0, Mips::T1, Mips::T2, Mips::T3,
1195              Mips::T4, Mips::T5, Mips::T6, Mips::T7, Mips::S0, Mips::S1,
1196              Mips::S2, Mips::S3, Mips::S4, Mips::S5, Mips::S6, Mips::S7,
1197              Mips::T8, 0);
1198
1199     case 'f':
1200       if (VT == MVT::f32) {
1201         if (Subtarget->isSingleFloat())
1202           return make_vector<unsigned>(Mips::F2, Mips::F3, Mips::F4, Mips::F5,
1203                  Mips::F6, Mips::F7, Mips::F8, Mips::F9, Mips::F10, Mips::F11,
1204                  Mips::F20, Mips::F21, Mips::F22, Mips::F23, Mips::F24,
1205                  Mips::F25, Mips::F26, Mips::F27, Mips::F28, Mips::F29,
1206                  Mips::F30, Mips::F31, 0);
1207         else
1208           return make_vector<unsigned>(Mips::F2, Mips::F4, Mips::F6, Mips::F8,
1209                  Mips::F10, Mips::F20, Mips::F22, Mips::F24, Mips::F26,
1210                  Mips::F28, Mips::F30, 0);
1211       }
1212
1213       if (VT == MVT::f64)
1214         if ((!Subtarget->isSingleFloat()) && (!Subtarget->isFP64bit()))
1215           return make_vector<unsigned>(Mips::D1, Mips::D2, Mips::D3, Mips::D4,
1216                  Mips::D5, Mips::D10, Mips::D11, Mips::D12, Mips::D13,
1217                  Mips::D14, Mips::D15, 0);
1218   }
1219   return std::vector<unsigned>();
1220 }
1221
1222 bool
1223 MipsTargetLowering::isOffsetFoldingLegal(const GlobalAddressSDNode *GA) const {
1224   // The Mips target isn't yet aware of offsets.
1225   return false;
1226 }
1227
1228 bool MipsTargetLowering::isFPImmLegal(const APFloat &Imm, EVT VT) const {
1229   if (VT != MVT::f32 && VT != MVT::f64)
1230     return false;
1231   return Imm.isZero();
1232 }