lib/Target/Mips/Mips32r6InstrInfo.td

   1 //=- Mips32r6InstrInfo.td - Mips32r6 Instruction Information -*- tablegen -*-=//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file describes Mips32r6 instructions.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 include "Mips32r6InstrFormats.td"
  15
  16 // Notes about removals/changes from MIPS32r6:
  17 // Reencoded: jr -> jalr
  18 // Reencoded: jr.hb -> jalr.hb
  19 // Reencoded: sdbbp
  20
  21 def brtarget21 : Operand<OtherVT> {
  22   let EncoderMethod = "getBranchTarget21OpValue";
  23   let OperandType = "OPERAND_PCREL";
  24   let DecoderMethod = "DecodeBranchTarget21";
  25   let ParserMatchClass = MipsJumpTargetAsmOperand;
  26 }
  27
  28 def brtarget26 : Operand<OtherVT> {
  29   let EncoderMethod = "getBranchTarget26OpValue";
  30   let OperandType = "OPERAND_PCREL";
  31   let DecoderMethod = "DecodeBranchTarget26";
  32   let ParserMatchClass = MipsJumpTargetAsmOperand;
  33 }
  34
  35 def jmpoffset16 : Operand<OtherVT> {
  36   let EncoderMethod = "getJumpOffset16OpValue";
  37   let ParserMatchClass = MipsJumpTargetAsmOperand;
  38 }
  39
  40 def calloffset16 : Operand<iPTR> {
  41   let EncoderMethod = "getJumpOffset16OpValue";
  42   let ParserMatchClass = MipsJumpTargetAsmOperand;
  43 }
  44
  45 //===----------------------------------------------------------------------===//
  46 //
  47 // Instruction Encodings
  48 //
  49 //===----------------------------------------------------------------------===//
  50
  51 class ADDIUPC_ENC : PCREL19_FM<OPCODE2_ADDIUPC>;
  52 class ALIGN_ENC  : SPECIAL3_ALIGN_FM<OPCODE6_ALIGN>;
  53 class ALUIPC_ENC : PCREL16_FM<OPCODE5_ALUIPC>;
  54 class AUI_ENC    : AUI_FM;
  55 class AUIPC_ENC  : PCREL16_FM<OPCODE5_AUIPC>;
  56
  57 class BAL_ENC   : BAL_FM;
  58 class BALC_ENC  : BRANCH_OFF26_FM<0b111010>;
  59 class BC_ENC    : BRANCH_OFF26_FM<0b110010>;
  60 class BEQC_ENC  : CMP_BRANCH_2R_OFF16_FM<OPGROUP_ADDI>,
  61                   DecodeDisambiguates<"AddiGroupBranch">;
  62 class BEQZALC_ENC : CMP_BRANCH_1R_RT_OFF16_FM<OPGROUP_ADDI>,
  63                     DecodeDisambiguatedBy<"DaddiGroupBranch">;
  64 class BNEC_ENC  : CMP_BRANCH_2R_OFF16_FM<OPGROUP_DADDI>,
  65                   DecodeDisambiguates<"DaddiGroupBranch">;
  66 class BNEZALC_ENC : CMP_BRANCH_1R_RT_OFF16_FM<OPGROUP_DADDI>,
  67                     DecodeDisambiguatedBy<"DaddiGroupBranch">;
  68
  69 class BLTZC_ENC : CMP_BRANCH_1R_BOTH_OFF16_FM<OPGROUP_BGTZL>,
  70                   DecodeDisambiguates<"BgtzlGroupBranch">;
  71 class BGEC_ENC  : CMP_BRANCH_2R_OFF16_FM<OPGROUP_BLEZL>,
  72                   DecodeDisambiguatedBy<"BlezlGroupBranch">;
  73 class BGEUC_ENC : CMP_BRANCH_2R_OFF16_FM<OPGROUP_BLEZ>,
  74                   DecodeDisambiguatedBy<"BlezGroupBranch">;
  75 class BGEZC_ENC : CMP_BRANCH_1R_BOTH_OFF16_FM<OPGROUP_BLEZL>,
  76                   DecodeDisambiguates<"BlezlGroupBranch">;
  77 class BGTZALC_ENC : CMP_BRANCH_1R_RT_OFF16_FM<OPGROUP_BGTZ>,
  78                     DecodeDisambiguatedBy<"BgtzGroupBranch">;
  79
  80 class BLTC_ENC : CMP_BRANCH_2R_OFF16_FM<OPGROUP_BGTZL>,
  81                  DecodeDisambiguatedBy<"BgtzlGroupBranch">;
  82 class BLTUC_ENC : CMP_BRANCH_2R_OFF16_FM<OPGROUP_BGTZ>,
  83                   DecodeDisambiguatedBy<"BgtzGroupBranch">;
  84
  85 class BLEZC_ENC : CMP_BRANCH_1R_RT_OFF16_FM<OPGROUP_BLEZL>,
  86                   DecodeDisambiguatedBy<"BlezlGroupBranch">;
  87 class BLTZALC_ENC : CMP_BRANCH_1R_BOTH_OFF16_FM<OPGROUP_BGTZ>,
  88                     DecodeDisambiguates<"BgtzGroupBranch">;
  89 class BGTZC_ENC : CMP_BRANCH_1R_RT_OFF16_FM<OPGROUP_BGTZL>,
  90                   DecodeDisambiguatedBy<"BgtzlGroupBranch">;
  91
  92 class BEQZC_ENC : CMP_BRANCH_OFF21_FM<0b110110>;
  93 class BGEZALC_ENC : CMP_BRANCH_1R_BOTH_OFF16_FM<OPGROUP_BLEZ>,
  94                     DecodeDisambiguates<"BlezGroupBranch">;
  95 class BNEZC_ENC : CMP_BRANCH_OFF21_FM<0b111110>;
  96
  97 class BC1EQZ_ENC : COP1_BCCZ_FM<OPCODE5_BC1EQZ>;
  98 class BC1NEZ_ENC : COP1_BCCZ_FM<OPCODE5_BC1NEZ>;
  99 class BC2EQZ_ENC : COP2_BCCZ_FM<OPCODE5_BC2EQZ>;
 100 class BC2NEZ_ENC : COP2_BCCZ_FM<OPCODE5_BC2NEZ>;
 101
 102 class JIALC_ENC : JMP_IDX_COMPACT_FM<0b111110>;
 103 class JIC_ENC   : JMP_IDX_COMPACT_FM<0b110110>;
 104 class JR_HB_R6_ENC : JR_HB_R6_FM<OPCODE6_JALR>;
 105 class BITSWAP_ENC : SPECIAL3_2R_FM<OPCODE6_BITSWAP>;
 106 class BLEZALC_ENC : CMP_BRANCH_1R_RT_OFF16_FM<OPGROUP_BLEZ>,
 107                     DecodeDisambiguatedBy<"BlezGroupBranch">;
 108 class BNVC_ENC   : CMP_BRANCH_2R_OFF16_FM<OPGROUP_DADDI>,
 109                    DecodeDisambiguatedBy<"DaddiGroupBranch">;
 110 class BOVC_ENC   : CMP_BRANCH_2R_OFF16_FM<OPGROUP_ADDI>,
 111                    DecodeDisambiguatedBy<"AddiGroupBranch">;
 112 class DIV_ENC    : SPECIAL_3R_FM<0b00010, 0b011010>;
 113 class DIVU_ENC   : SPECIAL_3R_FM<0b00010, 0b011011>;
 114 class MOD_ENC    : SPECIAL_3R_FM<0b00011, 0b011010>;
 115 class MODU_ENC   : SPECIAL_3R_FM<0b00011, 0b011011>;
 116 class MUH_ENC    : SPECIAL_3R_FM<0b00011, 0b011000>;
 117 class MUHU_ENC   : SPECIAL_3R_FM<0b00011, 0b011001>;
 118 class MUL_R6_ENC : SPECIAL_3R_FM<0b00010, 0b011000>;
 119 class MULU_ENC   : SPECIAL_3R_FM<0b00010, 0b011001>;
 120
 121 class MADDF_S_ENC  : COP1_3R_FM<0b011000, FIELD_FMT_S>;
 122 class MADDF_D_ENC  : COP1_3R_FM<0b011000, FIELD_FMT_D>;
 123 class MSUBF_S_ENC  : COP1_3R_FM<0b011001, FIELD_FMT_S>;
 124 class MSUBF_D_ENC  : COP1_3R_FM<0b011001, FIELD_FMT_D>;
 125
 126 class SEL_D_ENC  : COP1_3R_FM<0b010000, FIELD_FMT_D>;
 127 class SEL_S_ENC  : COP1_3R_FM<0b010000, FIELD_FMT_S>;
 128
 129 class SELEQZ_ENC : SPECIAL_3R_FM<0b00000, 0b110101>;
 130 class SELNEZ_ENC : SPECIAL_3R_FM<0b00000, 0b110111>;
 131
 132 class LWPC_ENC   : PCREL19_FM<OPCODE2_LWPC>;
 133 class LWUPC_ENC  : PCREL19_FM<OPCODE2_LWUPC>;
 134
 135 class MAX_S_ENC : COP1_3R_FM<0b011101, FIELD_FMT_S>;
 136 class MAX_D_ENC : COP1_3R_FM<0b011101, FIELD_FMT_D>;
 137 class MIN_S_ENC : COP1_3R_FM<0b011100, FIELD_FMT_S>;
 138 class MIN_D_ENC : COP1_3R_FM<0b011100, FIELD_FMT_D>;
 139
 140 class MAXA_S_ENC : COP1_3R_FM<0b011111, FIELD_FMT_S>;
 141 class MAXA_D_ENC : COP1_3R_FM<0b011111, FIELD_FMT_D>;
 142 class MINA_S_ENC : COP1_3R_FM<0b011110, FIELD_FMT_S>;
 143 class MINA_D_ENC : COP1_3R_FM<0b011110, FIELD_FMT_D>;
 144
 145 class SELEQZ_S_ENC : COP1_3R_FM<0b010100, FIELD_FMT_S>;
 146 class SELEQZ_D_ENC : COP1_3R_FM<0b010100, FIELD_FMT_D>;
 147 class SELNEZ_S_ENC : COP1_3R_FM<0b010111, FIELD_FMT_S>;
 148 class SELNEZ_D_ENC : COP1_3R_FM<0b010111, FIELD_FMT_D>;
 149
 150 class RINT_S_ENC : COP1_2R_FM<0b011010, FIELD_FMT_S>;
 151 class RINT_D_ENC : COP1_2R_FM<0b011010, FIELD_FMT_D>;
 152 class CLASS_S_ENC : COP1_2R_FM<0b011011, FIELD_FMT_S>;
 153 class CLASS_D_ENC : COP1_2R_FM<0b011011, FIELD_FMT_D>;
 154
 155 class CACHE_ENC : SPECIAL3_MEM_FM<OPCODE6_CACHE>;
 156 class PREF_ENC : SPECIAL3_MEM_FM<OPCODE6_PREF>;
 157
 158 class LDC2_R6_ENC : COP2LDST_FM<OPCODE5_LDC2>;
 159 class LWC2_R6_ENC : COP2LDST_FM<OPCODE5_LWC2>;
 160 class SDC2_R6_ENC : COP2LDST_FM<OPCODE5_SDC2>;
 161 class SWC2_R6_ENC : COP2LDST_FM<OPCODE5_SWC2>;
 162
 163 class LL_R6_ENC : SPECIAL3_LL_SC_FM<OPCODE6_LL>;
 164 class SC_R6_ENC : SPECIAL3_LL_SC_FM<OPCODE6_SC>;
 165
 166 class CLO_R6_ENC : SPECIAL_2R_FM<OPCODE6_CLO>;
 167 class CLZ_R6_ENC : SPECIAL_2R_FM<OPCODE6_CLZ>;
 168
 169 class CMP_CONDN_DESC_BASE<string CondStr, string Typestr,
 170                           RegisterOperand FGROpnd,
 171                           SDPatternOperator Op = null_frag> {
 172   dag OutOperandList = (outs FGRCCOpnd:$fd);
 173   dag InOperandList = (ins FGROpnd:$fs, FGROpnd:$ft);
 174   string AsmString = !strconcat("cmp.", CondStr, ".", Typestr, "\t$fd, $fs, $ft");
 175   list<dag> Pattern = [(set FGRCCOpnd:$fd, (Op FGROpnd:$fs, FGROpnd:$ft))];
 176 }
 177
 178 //===----------------------------------------------------------------------===//
 179 //
 180 // Instruction Multiclasses
 181 //
 182 //===----------------------------------------------------------------------===//
 183
 184 multiclass CMP_CC_M <FIELD_CMP_FORMAT Format, string Typestr,
 185                      RegisterOperand FGROpnd>{
 186   def CMP_F_#NAME : COP1_CMP_CONDN_FM<Format, FIELD_CMP_COND_F>,
 187                     CMP_CONDN_DESC_BASE<"f", Typestr, FGROpnd>,
 188                     ISA_MIPS32R6;
 189   def CMP_UN_#NAME : COP1_CMP_CONDN_FM<Format, FIELD_CMP_COND_UN>,
 190                      CMP_CONDN_DESC_BASE<"un", Typestr, FGROpnd, setuo>,
 191                      ISA_MIPS32R6;
 192   def CMP_EQ_#NAME : COP1_CMP_CONDN_FM<Format, FIELD_CMP_COND_EQ>,
 193                      CMP_CONDN_DESC_BASE<"eq", Typestr, FGROpnd, setoeq>,
 194                      ISA_MIPS32R6;
 195   def CMP_UEQ_#NAME : COP1_CMP_CONDN_FM<Format, FIELD_CMP_COND_UEQ>,
 196                       CMP_CONDN_DESC_BASE<"ueq", Typestr, FGROpnd, setueq>,
 197                       ISA_MIPS32R6;
 198   def CMP_OLT_#NAME : COP1_CMP_CONDN_FM<Format, FIELD_CMP_COND_OLT>,
 199                       CMP_CONDN_DESC_BASE<"olt", Typestr, FGROpnd, setolt>,
 200                       ISA_MIPS32R6;
 201   def CMP_ULT_#NAME : COP1_CMP_CONDN_FM<Format, FIELD_CMP_COND_ULT>,
 202                       CMP_CONDN_DESC_BASE<"ult", Typestr, FGROpnd, setult>,
 203                       ISA_MIPS32R6;
 204   def CMP_OLE_#NAME : COP1_CMP_CONDN_FM<Format, FIELD_CMP_COND_OLE>,
 205                       CMP_CONDN_DESC_BASE<"ole", Typestr, FGROpnd, setole>,
 206                       ISA_MIPS32R6;
 207   def CMP_ULE_#NAME : COP1_CMP_CONDN_FM<Format, FIELD_CMP_COND_ULE>,
 208                       CMP_CONDN_DESC_BASE<"ule", Typestr, FGROpnd, setule>,
 209                       ISA_MIPS32R6;
 210   def CMP_SF_#NAME : COP1_CMP_CONDN_FM<Format, FIELD_CMP_COND_SF>,
 211                      CMP_CONDN_DESC_BASE<"sf", Typestr, FGROpnd>,
 212                      ISA_MIPS32R6;
 213   def CMP_NGLE_#NAME : COP1_CMP_CONDN_FM<Format, FIELD_CMP_COND_NGLE>,
 214                        CMP_CONDN_DESC_BASE<"ngle", Typestr, FGROpnd>,
 215                        ISA_MIPS32R6;
 216   def CMP_SEQ_#NAME : COP1_CMP_CONDN_FM<Format, FIELD_CMP_COND_SEQ>,
 217                       CMP_CONDN_DESC_BASE<"seq", Typestr, FGROpnd>,
 218                       ISA_MIPS32R6;
 219   def CMP_NGL_#NAME : COP1_CMP_CONDN_FM<Format, FIELD_CMP_COND_NGL>,
 220                       CMP_CONDN_DESC_BASE<"ngl", Typestr, FGROpnd>,
 221                       ISA_MIPS32R6;
 222   def CMP_LT_#NAME : COP1_CMP_CONDN_FM<Format, FIELD_CMP_COND_LT>,
 223                      CMP_CONDN_DESC_BASE<"lt", Typestr, FGROpnd>,
 224                      ISA_MIPS32R6;
 225   def CMP_NGE_#NAME : COP1_CMP_CONDN_FM<Format, FIELD_CMP_COND_NGE>,
 226                       CMP_CONDN_DESC_BASE<"nge", Typestr, FGROpnd>,
 227                       ISA_MIPS32R6;
 228   def CMP_LE_#NAME : COP1_CMP_CONDN_FM<Format, FIELD_CMP_COND_LE>,
 229                      CMP_CONDN_DESC_BASE<"le", Typestr, FGROpnd>,
 230                      ISA_MIPS32R6;
 231   def CMP_NGT_#NAME : COP1_CMP_CONDN_FM<Format, FIELD_CMP_COND_NGT>,
 232                       CMP_CONDN_DESC_BASE<"ngt", Typestr, FGROpnd>,
 233                       ISA_MIPS32R6;
 234 }
 235
 236 //===----------------------------------------------------------------------===//
 237 //
 238 // Instruction Descriptions
 239 //
 240 //===----------------------------------------------------------------------===//
 241
 242 class PCREL_DESC_BASE<string instr_asm, RegisterOperand GPROpnd,
 243                       Operand ImmOpnd> {
 244   dag OutOperandList = (outs GPROpnd:$rs);
 245   dag InOperandList = (ins ImmOpnd:$imm);
 246   string AsmString = !strconcat(instr_asm, "\t$rs, $imm");
 247   list<dag> Pattern = [];
 248 }
 249
 250 class ADDIUPC_DESC : PCREL_DESC_BASE<"addiupc", GPR32Opnd, simm19_lsl2>;
 251 class LWPC_DESC: PCREL_DESC_BASE<"lwpc", GPR32Opnd, simm19_lsl2>;
 252 class LWUPC_DESC: PCREL_DESC_BASE<"lwupc", GPR32Opnd, simm19_lsl2>;
 253
 254 class ALIGN_DESC_BASE<string instr_asm, RegisterOperand GPROpnd,
 255                       Operand ImmOpnd> {
 256   dag OutOperandList = (outs GPROpnd:$rd);
 257   dag InOperandList = (ins GPROpnd:$rs, GPROpnd:$rt, ImmOpnd:$bp);
 258   string AsmString = !strconcat(instr_asm, "\t$rd, $rs, $rt, $bp");
 259   list<dag> Pattern = [];
 260 }
 261
 262 class ALIGN_DESC : ALIGN_DESC_BASE<"align", GPR32Opnd, uimm2>;
 263
 264 class ALUIPC_DESC_BASE<string instr_asm, RegisterOperand GPROpnd> {
 265   dag OutOperandList = (outs GPROpnd:$rs);
 266   dag InOperandList = (ins simm16:$imm);
 267   string AsmString = !strconcat(instr_asm, "\t$rs, $imm");
 268   list<dag> Pattern = [];
 269 }
 270
 271 class ALUIPC_DESC : ALUIPC_DESC_BASE<"aluipc", GPR32Opnd>;
 272 class AUIPC_DESC : ALUIPC_DESC_BASE<"auipc", GPR32Opnd>;
 273
 274 class AUI_DESC_BASE<string instr_asm, RegisterOperand GPROpnd> {
 275   dag OutOperandList = (outs GPROpnd:$rs);
 276   dag InOperandList = (ins GPROpnd:$rt, simm16:$imm);
 277   string AsmString = !strconcat(instr_asm, "\t$rs, $rt, $imm");
 278   list<dag> Pattern = [];
 279 }
 280
 281 class AUI_DESC : AUI_DESC_BASE<"aui", GPR32Opnd>;
 282
 283 class BRANCH_DESC_BASE {
 284   bit isBranch = 1;
 285   bit isTerminator = 1;
 286   bit hasDelaySlot = 0;
 287 }
 288
 289 class BC_DESC_BASE<string instr_asm, DAGOperand opnd> : BRANCH_DESC_BASE {
 290   dag InOperandList = (ins opnd:$offset);
 291   dag OutOperandList = (outs);
 292   string AsmString = !strconcat(instr_asm, "\t$offset");
 293   bit isBarrier = 1;
 294 }
 295
 296 class CMP_BC_DESC_BASE<string instr_asm, DAGOperand opnd,
 297                        RegisterOperand GPROpnd> : BRANCH_DESC_BASE {
 298   dag InOperandList = (ins GPROpnd:$rs, GPROpnd:$rt, opnd:$offset);
 299   dag OutOperandList = (outs);
 300   string AsmString = !strconcat(instr_asm, "\t$rs, $rt, $offset");
 301   list<Register> Defs = [AT];
 302 }
 303
 304 class CMP_CBR_EQNE_Z_DESC_BASE<string instr_asm, DAGOperand opnd,
 305                                RegisterOperand GPROpnd> : BRANCH_DESC_BASE {
 306   dag InOperandList = (ins GPROpnd:$rs, opnd:$offset);
 307   dag OutOperandList = (outs);
 308   string AsmString = !strconcat(instr_asm, "\t$rs, $offset");
 309   list<Register> Defs = [AT];
 310 }
 311
 312 class CMP_CBR_RT_Z_DESC_BASE<string instr_asm, DAGOperand opnd,
 313                              RegisterOperand GPROpnd> : BRANCH_DESC_BASE {
 314   dag InOperandList = (ins GPROpnd:$rt, opnd:$offset);
 315   dag OutOperandList = (outs);
 316   string AsmString = !strconcat(instr_asm, "\t$rt, $offset");
 317   list<Register> Defs = [AT];
 318 }
 319
 320 class BAL_DESC : BC_DESC_BASE<"bal", brtarget> {
 321   bit isCall = 1;
 322   bit hasDelaySlot = 1;
 323   list<Register> Defs = [RA];
 324 }
 325
 326 class BALC_DESC : BC_DESC_BASE<"balc", brtarget26> {
 327   bit isCall = 1;
 328   list<Register> Defs = [RA];
 329 }
 330
 331 class BC_DESC : BC_DESC_BASE<"bc", brtarget26>;
 332 class BGEC_DESC : CMP_BC_DESC_BASE<"bgec", brtarget, GPR32Opnd>;
 333 class BGEUC_DESC : CMP_BC_DESC_BASE<"bgeuc", brtarget, GPR32Opnd>;
 334 class BEQC_DESC : CMP_BC_DESC_BASE<"beqc", brtarget, GPR32Opnd>;
 335 class BNEC_DESC : CMP_BC_DESC_BASE<"bnec", brtarget, GPR32Opnd>;
 336
 337 class BLTC_DESC : CMP_BC_DESC_BASE<"bltc", brtarget, GPR32Opnd>;
 338 class BLTUC_DESC : CMP_BC_DESC_BASE<"bltuc", brtarget, GPR32Opnd>;
 339
 340 class BLTZC_DESC : CMP_CBR_RT_Z_DESC_BASE<"bltzc", brtarget, GPR32Opnd>;
 341 class BGEZC_DESC : CMP_CBR_RT_Z_DESC_BASE<"bgezc", brtarget, GPR32Opnd>;
 342
 343 class BLEZC_DESC : CMP_CBR_RT_Z_DESC_BASE<"blezc", brtarget, GPR32Opnd>;
 344 class BGTZC_DESC : CMP_CBR_RT_Z_DESC_BASE<"bgtzc", brtarget, GPR32Opnd>;
 345
 346 class BEQZC_DESC : CMP_CBR_EQNE_Z_DESC_BASE<"beqzc", brtarget21, GPR32Opnd>;
 347 class BNEZC_DESC : CMP_CBR_EQNE_Z_DESC_BASE<"bnezc", brtarget21, GPR32Opnd>;
 348
 349 class COP1_BCCZ_DESC_BASE<string instr_asm> : BRANCH_DESC_BASE {
 350   dag InOperandList = (ins FGR64Opnd:$ft, brtarget:$offset);
 351   dag OutOperandList = (outs);
 352   string AsmString = instr_asm;
 353   bit hasDelaySlot = 1;
 354 }
 355
 356 class BC1EQZ_DESC : COP1_BCCZ_DESC_BASE<"bc1eqz $ft, $offset">;
 357 class BC1NEZ_DESC : COP1_BCCZ_DESC_BASE<"bc1nez $ft, $offset">;
 358
 359 class COP2_BCCZ_DESC_BASE<string instr_asm> : BRANCH_DESC_BASE {
 360   dag InOperandList = (ins COP2Opnd:$ct, brtarget:$offset);
 361   dag OutOperandList = (outs);
 362   string AsmString = instr_asm;
 363   bit hasDelaySlot = 1;
 364 }
 365
 366 class BC2EQZ_DESC : COP2_BCCZ_DESC_BASE<"bc2eqz $ct, $offset">;
 367 class BC2NEZ_DESC : COP2_BCCZ_DESC_BASE<"bc2nez $ct, $offset">;
 368
 369 class BOVC_DESC   : CMP_BC_DESC_BASE<"bovc", brtarget, GPR32Opnd>;
 370 class BNVC_DESC   : CMP_BC_DESC_BASE<"bnvc", brtarget, GPR32Opnd>;
 371
 372 class JMP_IDX_COMPACT_DESC_BASE<string opstr, DAGOperand opnd,
 373                                 RegisterOperand GPROpnd> {
 374   dag InOperandList = (ins GPROpnd:$rt, opnd:$offset);
 375   string AsmString = !strconcat(opstr, "\t$rt, $offset");
 376   list<dag> Pattern = [];
 377   bit isTerminator = 1;
 378   bit hasDelaySlot = 0;
 379   string DecoderMethod = "DecodeSimm16";
 380 }
 381
 382 class JIALC_DESC : JMP_IDX_COMPACT_DESC_BASE<"jialc", calloffset16,
 383                                              GPR32Opnd> {
 384   bit isCall = 1;
 385   list<Register> Defs = [RA];
 386 }
 387
 388 class JIC_DESC : JMP_IDX_COMPACT_DESC_BASE<"jic", jmpoffset16, GPR32Opnd> {
 389   bit isBarrier = 1;
 390   list<Register> Defs = [AT];
 391 }
 392
 393 class JR_HB_R6_DESC : JR_HB_DESC_BASE<"jr.hb", GPR32Opnd> {
 394   bit isBranch = 1;
 395   bit isIndirectBranch = 1;
 396   bit hasDelaySlot = 1;
 397   bit isTerminator=1;
 398   bit isBarrier=1;
 399 }
 400
 401 class BITSWAP_DESC_BASE<string instr_asm, RegisterOperand GPROpnd> {
 402   dag OutOperandList = (outs GPROpnd:$rd);
 403   dag InOperandList = (ins GPROpnd:$rt);
 404   string AsmString = !strconcat(instr_asm, "\t$rd, $rt");
 405   list<dag> Pattern = [];
 406 }
 407
 408 class BITSWAP_DESC : BITSWAP_DESC_BASE<"bitswap", GPR32Opnd>;
 409
 410 class DIVMOD_DESC_BASE<string instr_asm, RegisterOperand GPROpnd,
 411                        SDPatternOperator Op=null_frag> {
 412   dag OutOperandList = (outs GPROpnd:$rd);
 413   dag InOperandList = (ins GPROpnd:$rs, GPROpnd:$rt);
 414   string AsmString = !strconcat(instr_asm, "\t$rd, $rs, $rt");
 415   list<dag> Pattern = [(set GPROpnd:$rd, (Op GPROpnd:$rs, GPROpnd:$rt))];
 416
 417   // This instruction doesn't trap division by zero itself. We must insert
 418   // teq instructions as well.
 419   bit usesCustomInserter = 1;
 420 }
 421
 422 class DIV_DESC  : DIVMOD_DESC_BASE<"div", GPR32Opnd, sdiv>;
 423 class DIVU_DESC : DIVMOD_DESC_BASE<"divu", GPR32Opnd, udiv>;
 424 class MOD_DESC  : DIVMOD_DESC_BASE<"mod", GPR32Opnd, srem>;
 425 class MODU_DESC : DIVMOD_DESC_BASE<"modu", GPR32Opnd, urem>;
 426
 427 class BEQZALC_DESC : CMP_CBR_RT_Z_DESC_BASE<"beqzalc", brtarget, GPR32Opnd> {
 428   list<Register> Defs = [RA];
 429 }
 430
 431 class BGEZALC_DESC : CMP_CBR_RT_Z_DESC_BASE<"bgezalc", brtarget, GPR32Opnd> {
 432   list<Register> Defs = [RA];
 433 }
 434
 435 class BGTZALC_DESC : CMP_CBR_RT_Z_DESC_BASE<"bgtzalc", brtarget, GPR32Opnd> {
 436   list<Register> Defs = [RA];
 437 }
 438
 439 class BLEZALC_DESC : CMP_CBR_RT_Z_DESC_BASE<"blezalc", brtarget, GPR32Opnd> {
 440   list<Register> Defs = [RA];
 441 }
 442
 443 class BLTZALC_DESC : CMP_CBR_RT_Z_DESC_BASE<"bltzalc", brtarget, GPR32Opnd> {
 444   list<Register> Defs = [RA];
 445 }
 446
 447 class BNEZALC_DESC : CMP_CBR_RT_Z_DESC_BASE<"bnezalc", brtarget, GPR32Opnd> {
 448   list<Register> Defs = [RA];
 449 }
 450
 451 class MUL_R6_DESC_BASE<string instr_asm, RegisterOperand GPROpnd,
 452                        SDPatternOperator Op=null_frag> {
 453   dag OutOperandList = (outs GPROpnd:$rd);
 454   dag InOperandList = (ins GPROpnd:$rs, GPROpnd:$rt);
 455   string AsmString = !strconcat(instr_asm, "\t$rd, $rs, $rt");
 456   list<dag> Pattern = [(set GPROpnd:$rd, (Op GPROpnd:$rs, GPROpnd:$rt))];
 457 }
 458
 459 class MUH_DESC    : MUL_R6_DESC_BASE<"muh", GPR32Opnd, mulhs>;
 460 class MUHU_DESC   : MUL_R6_DESC_BASE<"muhu", GPR32Opnd, mulhu>;
 461 class MUL_R6_DESC : MUL_R6_DESC_BASE<"mul", GPR32Opnd, mul>;
 462 class MULU_DESC   : MUL_R6_DESC_BASE<"mulu", GPR32Opnd>;
 463
 464 class COP1_SEL_DESC_BASE<string instr_asm, RegisterOperand FGROpnd> {
 465   dag OutOperandList = (outs FGROpnd:$fd);
 466   dag InOperandList = (ins FGRCCOpnd:$fd_in, FGROpnd:$fs, FGROpnd:$ft);
 467   string AsmString = !strconcat(instr_asm, "\t$fd, $fs, $ft");
 468   list<dag> Pattern = [(set FGROpnd:$fd, (select FGRCCOpnd:$fd_in,
 469                                                  FGROpnd:$ft,
 470                                                  FGROpnd:$fs))];
 471   string Constraints = "$fd_in = $fd";
 472 }
 473
 474 class SEL_D_DESC : COP1_SEL_DESC_BASE<"sel.d", FGR64Opnd> {
 475   // We must insert a SUBREG_TO_REG around $fd_in
 476   bit usesCustomInserter = 1;
 477 }
 478 class SEL_S_DESC : COP1_SEL_DESC_BASE<"sel.s", FGR32Opnd>;
 479
 480 class SELEQNE_Z_DESC_BASE<string instr_asm, RegisterOperand GPROpnd> {
 481   dag OutOperandList = (outs GPROpnd:$rd);
 482   dag InOperandList = (ins GPROpnd:$rs, GPROpnd:$rt);
 483   string AsmString = !strconcat(instr_asm, "\t$rd, $rs, $rt");
 484   list<dag> Pattern = [];
 485 }
 486
 487 class SELEQZ_DESC : SELEQNE_Z_DESC_BASE<"seleqz", GPR32Opnd>;
 488 class SELNEZ_DESC : SELEQNE_Z_DESC_BASE<"selnez", GPR32Opnd>;
 489
 490 class COP1_4R_DESC_BASE<string instr_asm, RegisterOperand FGROpnd> {
 491   dag OutOperandList = (outs FGROpnd:$fd);
 492   dag InOperandList = (ins FGROpnd:$fd_in, FGROpnd:$fs, FGROpnd:$ft);
 493   string AsmString = !strconcat(instr_asm, "\t$fd, $fs, $ft");
 494   list<dag> Pattern = [];
 495   string Constraints = "$fd_in = $fd";
 496 }
 497
 498 class MADDF_S_DESC  : COP1_4R_DESC_BASE<"maddf.s", FGR32Opnd>;
 499 class MADDF_D_DESC  : COP1_4R_DESC_BASE<"maddf.d", FGR64Opnd>;
 500 class MSUBF_S_DESC  : COP1_4R_DESC_BASE<"msubf.s", FGR32Opnd>;
 501 class MSUBF_D_DESC  : COP1_4R_DESC_BASE<"msubf.d", FGR64Opnd>;
 502
 503 class MAX_MIN_DESC_BASE<string instr_asm, RegisterOperand FGROpnd> {
 504   dag OutOperandList = (outs FGROpnd:$fd);
 505   dag InOperandList = (ins FGROpnd:$fs, FGROpnd:$ft);
 506   string AsmString = !strconcat(instr_asm, "\t$fd, $fs, $ft");
 507   list<dag> Pattern = [];
 508 }
 509
 510 class MAX_S_DESC : MAX_MIN_DESC_BASE<"max.s", FGR32Opnd>;
 511 class MAX_D_DESC : MAX_MIN_DESC_BASE<"max.d", FGR64Opnd>;
 512 class MIN_S_DESC : MAX_MIN_DESC_BASE<"min.s", FGR32Opnd>;
 513 class MIN_D_DESC : MAX_MIN_DESC_BASE<"min.d", FGR64Opnd>;
 514
 515 class MAXA_S_DESC : MAX_MIN_DESC_BASE<"maxa.s", FGR32Opnd>;
 516 class MAXA_D_DESC : MAX_MIN_DESC_BASE<"maxa.d", FGR64Opnd>;
 517 class MINA_S_DESC : MAX_MIN_DESC_BASE<"mina.s", FGR32Opnd>;
 518 class MINA_D_DESC : MAX_MIN_DESC_BASE<"mina.d", FGR64Opnd>;
 519
 520 class SELEQNEZ_DESC_BASE<string instr_asm, RegisterOperand FGROpnd> {
 521   dag OutOperandList = (outs FGROpnd:$fd);
 522   dag InOperandList = (ins FGROpnd:$fs, FGROpnd:$ft);
 523   string AsmString = !strconcat(instr_asm, "\t$fd, $fs, $ft");
 524   list<dag> Pattern = [];
 525 }
 526
 527 class SELEQZ_S_DESC : SELEQNEZ_DESC_BASE<"seleqz.s", FGR32Opnd>;
 528 class SELEQZ_D_DESC : SELEQNEZ_DESC_BASE<"seleqz.d", FGR64Opnd>;
 529 class SELNEZ_S_DESC : SELEQNEZ_DESC_BASE<"selnez.s", FGR32Opnd>;
 530 class SELNEZ_D_DESC : SELEQNEZ_DESC_BASE<"selnez.d", FGR64Opnd>;
 531
 532 class CLASS_RINT_DESC_BASE<string instr_asm, RegisterOperand FGROpnd> {
 533   dag OutOperandList = (outs FGROpnd:$fd);
 534   dag InOperandList = (ins FGROpnd:$fs);
 535   string AsmString = !strconcat(instr_asm, "\t$fd, $fs");
 536   list<dag> Pattern = [];
 537 }
 538
 539 class RINT_S_DESC : CLASS_RINT_DESC_BASE<"rint.s", FGR32Opnd>;
 540 class RINT_D_DESC : CLASS_RINT_DESC_BASE<"rint.d", FGR64Opnd>;
 541 class CLASS_S_DESC : CLASS_RINT_DESC_BASE<"class.s", FGR32Opnd>;
 542 class CLASS_D_DESC : CLASS_RINT_DESC_BASE<"class.d", FGR64Opnd>;
 543
 544 class CACHE_HINT_DESC<string instr_asm, Operand MemOpnd,
 545                       RegisterOperand GPROpnd> {
 546   dag OutOperandList = (outs);
 547   dag InOperandList = (ins MemOpnd:$addr, uimm5:$hint);
 548   string AsmString = !strconcat(instr_asm, "\t$hint, $addr");
 549   list<dag> Pattern = [];
 550 }
 551
 552 class CACHE_DESC : CACHE_HINT_DESC<"cache", mem_simm9, GPR32Opnd>;
 553 class PREF_DESC : CACHE_HINT_DESC<"pref", mem_simm9, GPR32Opnd>;
 554
 555 class COP2LD_DESC_BASE<string instr_asm, RegisterOperand COPOpnd> {
 556   dag OutOperandList = (outs COPOpnd:$rt);
 557   dag InOperandList = (ins mem_simm11:$addr);
 558   string AsmString = !strconcat(instr_asm, "\t$rt, $addr");
 559   list<dag> Pattern = [];
 560   bit mayLoad = 1;
 561 }
 562
 563 class LDC2_R6_DESC : COP2LD_DESC_BASE<"ldc2", COP2Opnd>;
 564 class LWC2_R6_DESC : COP2LD_DESC_BASE<"lwc2", COP2Opnd>;
 565
 566 class COP2ST_DESC_BASE<string instr_asm, RegisterOperand COPOpnd> {
 567   dag OutOperandList = (outs);
 568   dag InOperandList = (ins COPOpnd:$rt, mem_simm11:$addr);
 569   string AsmString = !strconcat(instr_asm, "\t$rt, $addr");
 570   list<dag> Pattern = [];
 571   bit mayStore = 1;
 572 }
 573
 574 class SDC2_R6_DESC : COP2ST_DESC_BASE<"sdc2", COP2Opnd>;
 575 class SWC2_R6_DESC : COP2ST_DESC_BASE<"swc2", COP2Opnd>;
 576
 577 class LL_R6_DESC_BASE<string instr_asm, RegisterOperand GPROpnd> {
 578   dag OutOperandList = (outs GPROpnd:$rt);
 579   dag InOperandList = (ins mem_simm9:$addr);
 580   string AsmString = !strconcat(instr_asm, "\t$rt, $addr");
 581   list<dag> Pattern = [];
 582   bit mayLoad = 1;
 583 }
 584
 585 class LL_R6_DESC : LL_R6_DESC_BASE<"ll", GPR32Opnd>;
 586
 587 class SC_R6_DESC_BASE<string instr_asm, RegisterOperand GPROpnd> {
 588   dag OutOperandList = (outs GPROpnd:$dst);
 589   dag InOperandList = (ins GPROpnd:$rt, mem_simm9:$addr);
 590   string AsmString = !strconcat(instr_asm, "\t$rt, $addr");
 591   list<dag> Pattern = [];
 592   bit mayStore = 1;
 593   string Constraints = "$rt = $dst";
 594 }
 595
 596 class SC_R6_DESC : SC_R6_DESC_BASE<"sc", GPR32Opnd>;
 597
 598 class CLO_CLZ_R6_DESC_BASE<string instr_asm, RegisterOperand GPROpnd> {
 599   dag OutOperandList = (outs GPROpnd:$rd);
 600   dag InOperandList = (ins GPROpnd:$rs);
 601   string AsmString = !strconcat(instr_asm, "\t$rd, $rs");
 602 }
 603
 604 class CLO_R6_DESC_BASE<string instr_asm, RegisterOperand GPROpnd> :
 605     CLO_CLZ_R6_DESC_BASE<instr_asm, GPROpnd> {
 606   list<dag> Pattern = [(set GPROpnd:$rd, (ctlz (not GPROpnd:$rs)))];
 607 }
 608
 609 class CLZ_R6_DESC_BASE<string instr_asm, RegisterOperand GPROpnd> :
 610     CLO_CLZ_R6_DESC_BASE<instr_asm, GPROpnd> {
 611   list<dag> Pattern = [(set GPROpnd:$rd, (ctlz GPROpnd:$rs))];
 612 }
 613
 614 class CLO_R6_DESC : CLO_R6_DESC_BASE<"clo", GPR32Opnd>;
 615 class CLZ_R6_DESC : CLZ_R6_DESC_BASE<"clz", GPR32Opnd>;
 616
 617 //===----------------------------------------------------------------------===//
 618 //
 619 // Instruction Definitions
 620 //
 621 //===----------------------------------------------------------------------===//
 622
 623 def ADDIUPC : ADDIUPC_ENC, ADDIUPC_DESC, ISA_MIPS32R6;
 624 def ALIGN : ALIGN_ENC, ALIGN_DESC, ISA_MIPS32R6;
 625 def ALUIPC : ALUIPC_ENC, ALUIPC_DESC, ISA_MIPS32R6;
 626 def AUI : AUI_ENC, AUI_DESC, ISA_MIPS32R6;
 627 def AUIPC : AUIPC_ENC, AUIPC_DESC, ISA_MIPS32R6;
 628 def BAL : BAL_ENC, BAL_DESC, ISA_MIPS32R6;
 629 def BALC : BALC_ENC, BALC_DESC, ISA_MIPS32R6;
 630 def BC1EQZ : BC1EQZ_ENC, BC1EQZ_DESC, ISA_MIPS32R6;
 631 def BC1NEZ : BC1NEZ_ENC, BC1NEZ_DESC, ISA_MIPS32R6;
 632 def BC2EQZ : BC2EQZ_ENC, BC2EQZ_DESC, ISA_MIPS32R6;
 633 def BC2NEZ : BC2NEZ_ENC, BC2NEZ_DESC, ISA_MIPS32R6;
 634 def BC : BC_ENC, BC_DESC, ISA_MIPS32R6;
 635 def BEQC : BEQC_ENC, BEQC_DESC, ISA_MIPS32R6;
 636 def BEQZALC : BEQZALC_ENC, BEQZALC_DESC, ISA_MIPS32R6;
 637 def BEQZC : BEQZC_ENC, BEQZC_DESC, ISA_MIPS32R6;
 638 def BGEC : BGEC_ENC, BGEC_DESC, ISA_MIPS32R6;
 639 def BGEUC : BGEUC_ENC, BGEUC_DESC, ISA_MIPS32R6;
 640 def BGEZALC : BGEZALC_ENC, BGEZALC_DESC, ISA_MIPS32R6;
 641 def BGEZC : BGEZC_ENC, BGEZC_DESC, ISA_MIPS32R6;
 642 def BGTZALC : BGTZALC_ENC, BGTZALC_DESC, ISA_MIPS32R6;
 643 def BGTZC : BGTZC_ENC, BGTZC_DESC, ISA_MIPS32R6;
 644 def BITSWAP : BITSWAP_ENC, BITSWAP_DESC, ISA_MIPS32R6;
 645 def BLEZALC : BLEZALC_ENC, BLEZALC_DESC, ISA_MIPS32R6;
 646 def BLEZC : BLEZC_ENC, BLEZC_DESC, ISA_MIPS32R6;
 647 def BLTC : BLTC_ENC, BLTC_DESC, ISA_MIPS32R6;
 648 def BLTUC : BLTUC_ENC, BLTUC_DESC, ISA_MIPS32R6;
 649 def BLTZALC : BLTZALC_ENC, BLTZALC_DESC, ISA_MIPS32R6;
 650 def BLTZC : BLTZC_ENC, BLTZC_DESC, ISA_MIPS32R6;
 651 def BNEC : BNEC_ENC, BNEC_DESC, ISA_MIPS32R6;
 652 def BNEZALC : BNEZALC_ENC, BNEZALC_DESC, ISA_MIPS32R6;
 653 def BNEZC : BNEZC_ENC, BNEZC_DESC, ISA_MIPS32R6;
 654 def BNVC : BNVC_ENC, BNVC_DESC, ISA_MIPS32R6;
 655 def BOVC : BOVC_ENC, BOVC_DESC, ISA_MIPS32R6;
 656 def CACHE_R6 : CACHE_ENC, CACHE_DESC, ISA_MIPS32R6;
 657 def CLASS_D : CLASS_D_ENC, CLASS_D_DESC, ISA_MIPS32R6;
 658 def CLASS_S : CLASS_S_ENC, CLASS_S_DESC, ISA_MIPS32R6;
 659 def CLO_R6 : CLO_R6_ENC, CLO_R6_DESC, ISA_MIPS32R6;
 660 def CLZ_R6 : CLZ_R6_ENC, CLZ_R6_DESC, ISA_MIPS32R6;
 661 defm S : CMP_CC_M<FIELD_CMP_FORMAT_S, "s", FGR32Opnd>;
 662 defm D : CMP_CC_M<FIELD_CMP_FORMAT_D, "d", FGR64Opnd>;
 663 def DIV : DIV_ENC, DIV_DESC, ISA_MIPS32R6;
 664 def DIVU : DIVU_ENC, DIVU_DESC, ISA_MIPS32R6;
 665 def JIALC : JIALC_ENC, JIALC_DESC, ISA_MIPS32R6;
 666 def JIC : JIC_ENC, JIC_DESC, ISA_MIPS32R6;
 667 def JR_HB_R6 : JR_HB_R6_ENC, JR_HB_R6_DESC, ISA_MIPS32R6;
 668 def LDC2_R6 : LDC2_R6_ENC, LDC2_R6_DESC, ISA_MIPS32R6;
 669 def LL_R6 : LL_R6_ENC, LL_R6_DESC, ISA_MIPS32R6;
 670 // def LSA; // See MSA
 671 def LWC2_R6 : LWC2_R6_ENC, LWC2_R6_DESC, ISA_MIPS32R6;
 672 def LWPC : LWPC_ENC, LWPC_DESC, ISA_MIPS32R6;
 673 def LWUPC : LWUPC_ENC, LWUPC_DESC, ISA_MIPS32R6;
 674 def MADDF_S : MADDF_S_ENC, MADDF_S_DESC, ISA_MIPS32R6;
 675 def MADDF_D : MADDF_D_ENC, MADDF_D_DESC, ISA_MIPS32R6;
 676 def MAXA_D : MAXA_D_ENC, MAXA_D_DESC, ISA_MIPS32R6;
 677 def MAXA_S : MAXA_S_ENC, MAXA_S_DESC, ISA_MIPS32R6;
 678 def MAX_D : MAX_D_ENC, MAX_D_DESC, ISA_MIPS32R6;
 679 def MAX_S : MAX_S_ENC, MAX_S_DESC, ISA_MIPS32R6;
 680 def MINA_D : MINA_D_ENC, MINA_D_DESC, ISA_MIPS32R6;
 681 def MINA_S : MINA_S_ENC, MINA_S_DESC, ISA_MIPS32R6;
 682 def MIN_D : MIN_D_ENC, MIN_D_DESC, ISA_MIPS32R6;
 683 def MIN_S : MIN_S_ENC, MIN_S_DESC, ISA_MIPS32R6;
 684 def MOD : MOD_ENC, MOD_DESC, ISA_MIPS32R6;
 685 def MODU : MODU_ENC, MODU_DESC, ISA_MIPS32R6;
 686 def MSUBF_S : MSUBF_S_ENC, MSUBF_S_DESC, ISA_MIPS32R6;
 687 def MSUBF_D : MSUBF_D_ENC, MSUBF_D_DESC, ISA_MIPS32R6;
 688 def MUH    : MUH_ENC, MUH_DESC, ISA_MIPS32R6;
 689 def MUHU   : MUHU_ENC, MUHU_DESC, ISA_MIPS32R6;
 690 def MUL_R6 : MUL_R6_ENC, MUL_R6_DESC, ISA_MIPS32R6;
 691 def MULU   : MULU_ENC, MULU_DESC, ISA_MIPS32R6;
 692 def NAL; // BAL with rd=0
 693 def PREF_R6 : PREF_ENC, PREF_DESC, ISA_MIPS32R6;
 694 def RINT_D : RINT_D_ENC, RINT_D_DESC, ISA_MIPS32R6;
 695 def RINT_S : RINT_S_ENC, RINT_S_DESC, ISA_MIPS32R6;
 696 def SC_R6 : SC_R6_ENC, SC_R6_DESC, ISA_MIPS32R6;
 697 def SDC2_R6 : SDC2_R6_ENC, SDC2_R6_DESC, ISA_MIPS32R6;
 698 def SELEQZ : SELEQZ_ENC, SELEQZ_DESC, ISA_MIPS32R6, GPR_32;
 699 def SELEQZ_D : SELEQZ_D_ENC, SELEQZ_D_DESC, ISA_MIPS32R6;
 700 def SELEQZ_S : SELEQZ_S_ENC, SELEQZ_S_DESC, ISA_MIPS32R6;
 701 def SELNEZ : SELNEZ_ENC, SELNEZ_DESC, ISA_MIPS32R6, GPR_32;
 702 def SELNEZ_D : SELNEZ_D_ENC, SELNEZ_D_DESC, ISA_MIPS32R6;
 703 def SELNEZ_S : SELNEZ_S_ENC, SELNEZ_S_DESC, ISA_MIPS32R6;
 704 def SEL_D : SEL_D_ENC, SEL_D_DESC, ISA_MIPS32R6;
 705 def SEL_S : SEL_S_ENC, SEL_S_DESC, ISA_MIPS32R6;
 706 def SWC2_R6 : SWC2_R6_ENC, SWC2_R6_DESC, ISA_MIPS32R6;
 707
 708 //===----------------------------------------------------------------------===//
 709 //
 710 // Patterns and Pseudo Instructions
 711 //
 712 //===----------------------------------------------------------------------===//
 713
 714 // f32 comparisons supported via another comparison
 715 def : MipsPat<(setone f32:$lhs, f32:$rhs),
 716               (NOR (CMP_UEQ_S f32:$lhs, f32:$rhs), ZERO)>, ISA_MIPS32R6;
 717 def : MipsPat<(seto f32:$lhs, f32:$rhs),
 718               (NOR (CMP_UN_S f32:$lhs, f32:$rhs), ZERO)>, ISA_MIPS32R6;
 719 def : MipsPat<(setune f32:$lhs, f32:$rhs),
 720               (NOR (CMP_EQ_S f32:$lhs, f32:$rhs), ZERO)>, ISA_MIPS32R6;
 721 def : MipsPat<(seteq f32:$lhs, f32:$rhs), (CMP_EQ_S f32:$lhs, f32:$rhs)>,
 722       ISA_MIPS32R6;
 723 def : MipsPat<(setgt f32:$lhs, f32:$rhs), (CMP_LE_S f32:$rhs, f32:$lhs)>,
 724       ISA_MIPS32R6;
 725 def : MipsPat<(setge f32:$lhs, f32:$rhs), (CMP_LT_S f32:$rhs, f32:$lhs)>,
 726       ISA_MIPS32R6;
 727 def : MipsPat<(setlt f32:$lhs, f32:$rhs), (CMP_OLT_S f32:$lhs, f32:$rhs)>,
 728       ISA_MIPS32R6;
 729 def : MipsPat<(setlt f32:$lhs, f32:$rhs), (CMP_OLE_S f32:$lhs, f32:$rhs)>,
 730       ISA_MIPS32R6;
 731 def : MipsPat<(setne f32:$lhs, f32:$rhs),
 732               (NOR (CMP_EQ_S f32:$lhs, f32:$rhs), ZERO)>, ISA_MIPS32R6;
 733
 734 // f64 comparisons supported via another comparison
 735 def : MipsPat<(setone f64:$lhs, f64:$rhs),
 736               (NOR (CMP_UEQ_D f64:$lhs, f64:$rhs), ZERO)>, ISA_MIPS32R6;
 737 def : MipsPat<(seto f64:$lhs, f64:$rhs),
 738               (NOR (CMP_UN_D f64:$lhs, f64:$rhs), ZERO)>, ISA_MIPS32R6;
 739 def : MipsPat<(setune f64:$lhs, f64:$rhs),
 740               (NOR (CMP_EQ_D f64:$lhs, f64:$rhs), ZERO)>, ISA_MIPS32R6;
 741 def : MipsPat<(seteq f64:$lhs, f64:$rhs), (CMP_EQ_D f64:$lhs, f64:$rhs)>,
 742       ISA_MIPS32R6;
 743 def : MipsPat<(setgt f64:$lhs, f64:$rhs), (CMP_LE_D f64:$rhs, f64:$lhs)>,
 744       ISA_MIPS32R6;
 745 def : MipsPat<(setge f64:$lhs, f64:$rhs), (CMP_LT_D f64:$rhs, f64:$lhs)>,
 746       ISA_MIPS32R6;
 747 def : MipsPat<(setlt f64:$lhs, f64:$rhs), (CMP_OLT_D f64:$lhs, f64:$rhs)>,
 748       ISA_MIPS32R6;
 749 def : MipsPat<(setlt f64:$lhs, f64:$rhs), (CMP_OLE_D f64:$lhs, f64:$rhs)>,
 750       ISA_MIPS32R6;
 751 def : MipsPat<(setne f64:$lhs, f64:$rhs),
 752               (NOR (CMP_EQ_D f64:$lhs, f64:$rhs), ZERO)>, ISA_MIPS32R6;
 753
 754 // i32 selects
 755 def : MipsPat<(select i32:$cond, i32:$t, i32:$f),
 756               (OR (SELNEZ i32:$t, i32:$cond), (SELEQZ i32:$f, i32:$cond))>,
 757               ISA_MIPS32R6;
 758 def : MipsPat<(select (i32 (seteq i32:$cond, immz)), i32:$t, i32:$f),
 759               (OR (SELNEZ i32:$t, i32:$cond), (SELEQZ i32:$f, i32:$cond))>,
 760               ISA_MIPS32R6;
 761 def : MipsPat<(select (i32 (setne i32:$cond, immz)), i32:$t, i32:$f),
 762               (OR (SELNEZ i32:$f, i32:$cond), (SELEQZ i32:$t, i32:$cond))>,
 763               ISA_MIPS32R6;
 764 def : MipsPat<(select (i32 (seteq i32:$cond, immZExt16:$imm)), i32:$t, i32:$f),
 765               (OR (SELNEZ i32:$t, (XORi i32:$cond, immZExt16:$imm)),
 766                   (SELEQZ i32:$f, (XORi i32:$cond, immZExt16:$imm)))>,
 767               ISA_MIPS32R6;
 768 def : MipsPat<(select (i32 (setne i32:$cond, immZExt16:$imm)), i32:$t, i32:$f),
 769               (OR (SELNEZ i32:$f, (XORi i32:$cond, immZExt16:$imm)),
 770                   (SELEQZ i32:$t, (XORi i32:$cond, immZExt16:$imm)))>,
 771               ISA_MIPS32R6;
 772 def : MipsPat<(select (i32 (setgt i32:$cond, immSExt16Plus1:$imm)), i32:$t,
 773                       i32:$f),
 774               (OR (SELNEZ i32:$t, (SLTi i32:$cond, (Plus1 imm:$imm))),
 775                   (SELEQZ i32:$f, (SLTi i32:$cond, (Plus1 imm:$imm))))>,
 776               ISA_MIPS32R6;
 777 def : MipsPat<(select (i32 (setugt i32:$cond, immSExt16Plus1:$imm)),
 778                       i32:$t, i32:$f),
 779               (OR (SELNEZ i32:$t, (SLTiu i32:$cond, (Plus1 imm:$imm))),
 780                   (SELEQZ i32:$f, (SLTiu i32:$cond, (Plus1 imm:$imm))))>,
 781               ISA_MIPS32R6;
 782
 783 def : MipsPat<(select i32:$cond, i32:$t, immz),
 784               (SELNEZ i32:$t, i32:$cond)>, ISA_MIPS32R6;
 785 def : MipsPat<(select (i32 (setne i32:$cond, immz)), i32:$t, immz),
 786               (SELNEZ i32:$t, i32:$cond)>, ISA_MIPS32R6;
 787 def : MipsPat<(select (i32 (seteq i32:$cond, immz)), i32:$t, immz),
 788               (SELEQZ i32:$t, i32:$cond)>, ISA_MIPS32R6;
 789 def : MipsPat<(select i32:$cond, immz, i32:$f),
 790               (SELEQZ i32:$f, i32:$cond)>, ISA_MIPS32R6;
 791 def : MipsPat<(select (i32 (setne i32:$cond, immz)), immz, i32:$f),
 792               (SELEQZ i32:$f, i32:$cond)>, ISA_MIPS32R6;
 793 def : MipsPat<(select (i32 (seteq i32:$cond, immz)), immz, i32:$f),
 794               (SELNEZ i32:$f, i32:$cond)>, ISA_MIPS32R6;