lib/Target/Mips/Mips32r6InstrInfo.td

   1 //=- Mips32r6InstrInfo.td - Mips32r6 Instruction Information -*- tablegen -*-=//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file describes Mips32r6 instructions.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 include "Mips32r6InstrFormats.td"
  15
  16 // Notes about removals/changes from MIPS32r6:
  17 // Unclear: ssnop
  18 // Reencoded: cache, pref
  19 // Reencoded: clo, clz
  20 // Reencoded: jr -> jalr
  21 // Reencoded: jr.hb -> jalr.hb
  22 // Reencoded: ldc2
  23 // Reencoded: ll, sc
  24 // Reencoded: lwc2
  25 // Reencoded: sdbbp
  26 // Reencoded: sdc2
  27 // Reencoded: swc2
  28 // Rencoded: [ls][wd]c2
  29
  30 def brtarget21 : Operand<OtherVT> {
  31   let EncoderMethod = "getBranchTarget21OpValue";
  32   let OperandType = "OPERAND_PCREL";
  33   let DecoderMethod = "DecodeBranchTarget21";
  34   let ParserMatchClass = MipsJumpTargetAsmOperand;
  35 }
  36
  37 def brtarget26 : Operand<OtherVT> {
  38   let EncoderMethod = "getBranchTarget26OpValue";
  39   let OperandType = "OPERAND_PCREL";
  40   let DecoderMethod = "DecodeBranchTarget26";
  41   let ParserMatchClass = MipsJumpTargetAsmOperand;
  42 }
  43
  44 def jmpoffset16 : Operand<OtherVT> {
  45   let EncoderMethod = "getJumpOffset16OpValue";
  46   let ParserMatchClass = MipsJumpTargetAsmOperand;
  47 }
  48
  49 def calloffset16 : Operand<iPTR> {
  50   let EncoderMethod = "getJumpOffset16OpValue";
  51   let ParserMatchClass = MipsJumpTargetAsmOperand;
  52 }
  53
  54 //===----------------------------------------------------------------------===//
  55 //
  56 // Instruction Encodings
  57 //
  58 //===----------------------------------------------------------------------===//
  59
  60 class ADDIUPC_ENC : PCREL19_FM<OPCODE2_ADDIUPC>;
  61 class ALIGN_ENC  : SPECIAL3_ALIGN_FM<OPCODE6_ALIGN>;
  62 class ALUIPC_ENC : PCREL16_FM<OPCODE5_ALUIPC>;
  63 class AUI_ENC    : AUI_FM;
  64 class AUIPC_ENC  : PCREL16_FM<OPCODE5_AUIPC>;
  65
  66 class BAL_ENC   : BAL_FM;
  67 class BALC_ENC  : BRANCH_OFF26_FM<0b111010>;
  68 class BC_ENC    : BRANCH_OFF26_FM<0b110010>;
  69 class BEQC_ENC  : CMP_BRANCH_2R_OFF16_FM<OPGROUP_ADDI>,
  70                   DecodeDisambiguates<"AddiGroupBranch">;
  71 class BEQZALC_ENC : CMP_BRANCH_1R_RT_OFF16_FM<OPGROUP_ADDI>,
  72                     DecodeDisambiguatedBy<"DaddiGroupBranch">;
  73 class BNEC_ENC  : CMP_BRANCH_2R_OFF16_FM<OPGROUP_DADDI>,
  74                   DecodeDisambiguates<"DaddiGroupBranch">;
  75 class BNEZALC_ENC : CMP_BRANCH_1R_RT_OFF16_FM<OPGROUP_DADDI>,
  76                     DecodeDisambiguatedBy<"DaddiGroupBranch">;
  77
  78 class BLTZC_ENC : CMP_BRANCH_1R_BOTH_OFF16_FM<OPGROUP_BGTZL>,
  79                   DecodeDisambiguates<"BgtzlGroupBranch">;
  80 class BGEC_ENC  : CMP_BRANCH_2R_OFF16_FM<OPGROUP_BLEZL>,
  81                   DecodeDisambiguatedBy<"BlezlGroupBranch">;
  82 class BGEUC_ENC : CMP_BRANCH_2R_OFF16_FM<OPGROUP_BLEZ>,
  83                   DecodeDisambiguatedBy<"BlezGroupBranch">;
  84 class BGEZC_ENC : CMP_BRANCH_1R_BOTH_OFF16_FM<OPGROUP_BLEZL>,
  85                   DecodeDisambiguates<"BlezlGroupBranch">;
  86 class BGTZALC_ENC : CMP_BRANCH_1R_RT_OFF16_FM<OPGROUP_BGTZ>,
  87                     DecodeDisambiguatedBy<"BgtzGroupBranch">;
  88
  89 class BLEZC_ENC : CMP_BRANCH_1R_RT_OFF16_FM<OPGROUP_BLEZL>,
  90                   DecodeDisambiguatedBy<"BlezlGroupBranch">;
  91 class BLTZALC_ENC : CMP_BRANCH_1R_BOTH_OFF16_FM<OPGROUP_BGTZ>,
  92                     DecodeDisambiguates<"BgtzGroupBranch">;
  93 class BGTZC_ENC : CMP_BRANCH_1R_RT_OFF16_FM<OPGROUP_BGTZL>,
  94                   DecodeDisambiguatedBy<"BgtzlGroupBranch">;
  95
  96 class BEQZC_ENC : CMP_BRANCH_OFF21_FM<0b110110>;
  97 class BGEZALC_ENC : CMP_BRANCH_1R_BOTH_OFF16_FM<OPGROUP_BLEZ>,
  98                     DecodeDisambiguates<"BlezGroupBranch">;
  99 class BNEZC_ENC : CMP_BRANCH_OFF21_FM<0b111110>;
 100
 101 class BC1EQZ_ENC : COP1_BCCZ_FM<OPCODE5_BC1EQZ>;
 102 class BC1NEZ_ENC : COP1_BCCZ_FM<OPCODE5_BC1NEZ>;
 103 class BC2EQZ_ENC : COP2_BCCZ_FM<OPCODE5_BC2EQZ>;
 104 class BC2NEZ_ENC : COP2_BCCZ_FM<OPCODE5_BC2NEZ>;
 105
 106 class JIALC_ENC : JMP_IDX_COMPACT_FM<0b111110>;
 107 class JIC_ENC   : JMP_IDX_COMPACT_FM<0b110110>;
 108 class JR_HB_R6_ENC : JR_HB_R6_FM<OPCODE6_JALR>;
 109 class BITSWAP_ENC : SPECIAL3_2R_FM<OPCODE6_BITSWAP>;
 110 class BLEZALC_ENC : CMP_BRANCH_1R_RT_OFF16_FM<OPGROUP_BLEZ>,
 111                     DecodeDisambiguatedBy<"BlezGroupBranch">;
 112 class BNVC_ENC   : CMP_BRANCH_2R_OFF16_FM<OPGROUP_DADDI>,
 113                    DecodeDisambiguatedBy<"DaddiGroupBranch">;
 114 class BOVC_ENC   : CMP_BRANCH_2R_OFF16_FM<OPGROUP_ADDI>,
 115                    DecodeDisambiguatedBy<"AddiGroupBranch">;
 116 class DIV_ENC    : SPECIAL_3R_FM<0b00010, 0b011010>;
 117 class DIVU_ENC   : SPECIAL_3R_FM<0b00010, 0b011011>;
 118 class MOD_ENC    : SPECIAL_3R_FM<0b00011, 0b011010>;
 119 class MODU_ENC   : SPECIAL_3R_FM<0b00011, 0b011011>;
 120 class MUH_ENC    : SPECIAL_3R_FM<0b00011, 0b011000>;
 121 class MUHU_ENC   : SPECIAL_3R_FM<0b00011, 0b011001>;
 122 class MUL_R6_ENC : SPECIAL_3R_FM<0b00010, 0b011000>;
 123 class MULU_ENC   : SPECIAL_3R_FM<0b00010, 0b011001>;
 124
 125 class MADDF_S_ENC  : COP1_3R_FM<0b011000, FIELD_FMT_S>;
 126 class MADDF_D_ENC  : COP1_3R_FM<0b011000, FIELD_FMT_D>;
 127 class MSUBF_S_ENC  : COP1_3R_FM<0b011001, FIELD_FMT_S>;
 128 class MSUBF_D_ENC  : COP1_3R_FM<0b011001, FIELD_FMT_D>;
 129
 130 class SEL_D_ENC  : COP1_3R_FM<0b010000, FIELD_FMT_D>;
 131 class SEL_S_ENC  : COP1_3R_FM<0b010000, FIELD_FMT_S>;
 132
 133 class SELEQZ_ENC : SPECIAL_3R_FM<0b00000, 0b110101>;
 134 class SELNEZ_ENC : SPECIAL_3R_FM<0b00000, 0b110111>;
 135
 136 class LWPC_ENC   : PCREL19_FM<OPCODE2_LWPC>;
 137 class LWUPC_ENC  : PCREL19_FM<OPCODE2_LWUPC>;
 138
 139 class MAX_S_ENC : COP1_3R_FM<0b011101, FIELD_FMT_S>;
 140 class MAX_D_ENC : COP1_3R_FM<0b011101, FIELD_FMT_D>;
 141 class MIN_S_ENC : COP1_3R_FM<0b011100, FIELD_FMT_S>;
 142 class MIN_D_ENC : COP1_3R_FM<0b011100, FIELD_FMT_D>;
 143
 144 class MAXA_S_ENC : COP1_3R_FM<0b011111, FIELD_FMT_S>;
 145 class MAXA_D_ENC : COP1_3R_FM<0b011111, FIELD_FMT_D>;
 146 class MINA_S_ENC : COP1_3R_FM<0b011110, FIELD_FMT_S>;
 147 class MINA_D_ENC : COP1_3R_FM<0b011110, FIELD_FMT_D>;
 148
 149 class SELEQZ_S_ENC : COP1_3R_FM<0b010100, FIELD_FMT_S>;
 150 class SELEQZ_D_ENC : COP1_3R_FM<0b010100, FIELD_FMT_D>;
 151 class SELNEZ_S_ENC : COP1_3R_FM<0b010111, FIELD_FMT_S>;
 152 class SELNEZ_D_ENC : COP1_3R_FM<0b010111, FIELD_FMT_D>;
 153
 154 class RINT_S_ENC : COP1_2R_FM<0b011010, FIELD_FMT_S>;
 155 class RINT_D_ENC : COP1_2R_FM<0b011010, FIELD_FMT_D>;
 156 class CLASS_S_ENC : COP1_2R_FM<0b011011, FIELD_FMT_S>;
 157 class CLASS_D_ENC : COP1_2R_FM<0b011011, FIELD_FMT_D>;
 158
 159 class CMP_CONDN_DESC_BASE<string CondStr, string Typestr,
 160                           RegisterOperand FGROpnd,
 161                           SDPatternOperator Op = null_frag> {
 162   dag OutOperandList = (outs FGRCCOpnd:$fd);
 163   dag InOperandList = (ins FGROpnd:$fs, FGROpnd:$ft);
 164   string AsmString = !strconcat("cmp.", CondStr, ".", Typestr, "\t$fd, $fs, $ft");
 165   list<dag> Pattern = [(set FGRCCOpnd:$fd, (Op FGROpnd:$fs, FGROpnd:$ft))];
 166 }
 167
 168 //===----------------------------------------------------------------------===//
 169 //
 170 // Instruction Multiclasses
 171 //
 172 //===----------------------------------------------------------------------===//
 173
 174 multiclass CMP_CC_M <FIELD_CMP_FORMAT Format, string Typestr,
 175                      RegisterOperand FGROpnd>{
 176   def CMP_F_#NAME : COP1_CMP_CONDN_FM<Format, FIELD_CMP_COND_F>,
 177                     CMP_CONDN_DESC_BASE<"f", Typestr, FGROpnd>,
 178                     ISA_MIPS32R6;
 179   def CMP_UN_#NAME : COP1_CMP_CONDN_FM<Format, FIELD_CMP_COND_UN>,
 180                      CMP_CONDN_DESC_BASE<"un", Typestr, FGROpnd, setuo>,
 181                      ISA_MIPS32R6;
 182   def CMP_EQ_#NAME : COP1_CMP_CONDN_FM<Format, FIELD_CMP_COND_EQ>,
 183                      CMP_CONDN_DESC_BASE<"eq", Typestr, FGROpnd, setoeq>,
 184                      ISA_MIPS32R6;
 185   def CMP_UEQ_#NAME : COP1_CMP_CONDN_FM<Format, FIELD_CMP_COND_UEQ>,
 186                       CMP_CONDN_DESC_BASE<"ueq", Typestr, FGROpnd, setueq>,
 187                       ISA_MIPS32R6;
 188   def CMP_OLT_#NAME : COP1_CMP_CONDN_FM<Format, FIELD_CMP_COND_OLT>,
 189                       CMP_CONDN_DESC_BASE<"olt", Typestr, FGROpnd, setolt>,
 190                       ISA_MIPS32R6;
 191   def CMP_ULT_#NAME : COP1_CMP_CONDN_FM<Format, FIELD_CMP_COND_ULT>,
 192                       CMP_CONDN_DESC_BASE<"ult", Typestr, FGROpnd, setult>,
 193                       ISA_MIPS32R6;
 194   def CMP_OLE_#NAME : COP1_CMP_CONDN_FM<Format, FIELD_CMP_COND_OLE>,
 195                       CMP_CONDN_DESC_BASE<"ole", Typestr, FGROpnd, setole>,
 196                       ISA_MIPS32R6;
 197   def CMP_ULE_#NAME : COP1_CMP_CONDN_FM<Format, FIELD_CMP_COND_ULE>,
 198                       CMP_CONDN_DESC_BASE<"ule", Typestr, FGROpnd, setule>,
 199                       ISA_MIPS32R6;
 200   def CMP_SF_#NAME : COP1_CMP_CONDN_FM<Format, FIELD_CMP_COND_SF>,
 201                      CMP_CONDN_DESC_BASE<"sf", Typestr, FGROpnd>,
 202                      ISA_MIPS32R6;
 203   def CMP_NGLE_#NAME : COP1_CMP_CONDN_FM<Format, FIELD_CMP_COND_NGLE>,
 204                        CMP_CONDN_DESC_BASE<"ngle", Typestr, FGROpnd>,
 205                        ISA_MIPS32R6;
 206   def CMP_SEQ_#NAME : COP1_CMP_CONDN_FM<Format, FIELD_CMP_COND_SEQ>,
 207                       CMP_CONDN_DESC_BASE<"seq", Typestr, FGROpnd>,
 208                       ISA_MIPS32R6;
 209   def CMP_NGL_#NAME : COP1_CMP_CONDN_FM<Format, FIELD_CMP_COND_NGL>,
 210                       CMP_CONDN_DESC_BASE<"ngl", Typestr, FGROpnd>,
 211                       ISA_MIPS32R6;
 212   def CMP_LT_#NAME : COP1_CMP_CONDN_FM<Format, FIELD_CMP_COND_LT>,
 213                      CMP_CONDN_DESC_BASE<"lt", Typestr, FGROpnd>,
 214                      ISA_MIPS32R6;
 215   def CMP_NGE_#NAME : COP1_CMP_CONDN_FM<Format, FIELD_CMP_COND_NGE>,
 216                       CMP_CONDN_DESC_BASE<"nge", Typestr, FGROpnd>,
 217                       ISA_MIPS32R6;
 218   def CMP_LE_#NAME : COP1_CMP_CONDN_FM<Format, FIELD_CMP_COND_LE>,
 219                      CMP_CONDN_DESC_BASE<"le", Typestr, FGROpnd>,
 220                      ISA_MIPS32R6;
 221   def CMP_NGT_#NAME : COP1_CMP_CONDN_FM<Format, FIELD_CMP_COND_NGT>,
 222                       CMP_CONDN_DESC_BASE<"ngt", Typestr, FGROpnd>,
 223                       ISA_MIPS32R6;
 224 }
 225
 226 //===----------------------------------------------------------------------===//
 227 //
 228 // Instruction Descriptions
 229 //
 230 //===----------------------------------------------------------------------===//
 231
 232 class PCREL_DESC_BASE<string instr_asm, RegisterOperand GPROpnd,
 233                       Operand ImmOpnd> {
 234   dag OutOperandList = (outs GPROpnd:$rs);
 235   dag InOperandList = (ins ImmOpnd:$imm);
 236   string AsmString = !strconcat(instr_asm, "\t$rs, $imm");
 237   list<dag> Pattern = [];
 238 }
 239
 240 class ADDIUPC_DESC : PCREL_DESC_BASE<"addiupc", GPR32Opnd, simm19_lsl2>;
 241 class LWPC_DESC: PCREL_DESC_BASE<"lwpc", GPR32Opnd, simm19_lsl2>;
 242 class LWUPC_DESC: PCREL_DESC_BASE<"lwupc", GPR32Opnd, simm19_lsl2>;
 243
 244 class ALIGN_DESC_BASE<string instr_asm, RegisterOperand GPROpnd,
 245                       Operand ImmOpnd> {
 246   dag OutOperandList = (outs GPROpnd:$rd);
 247   dag InOperandList = (ins GPROpnd:$rs, GPROpnd:$rt, ImmOpnd:$bp);
 248   string AsmString = !strconcat(instr_asm, "\t$rd, $rs, $rt, $bp");
 249   list<dag> Pattern = [];
 250 }
 251
 252 class ALIGN_DESC : ALIGN_DESC_BASE<"align", GPR32Opnd, uimm2>;
 253
 254 class ALUIPC_DESC_BASE<string instr_asm, RegisterOperand GPROpnd> {
 255   dag OutOperandList = (outs GPROpnd:$rs);
 256   dag InOperandList = (ins simm16:$imm);
 257   string AsmString = !strconcat(instr_asm, "\t$rs, $imm");
 258   list<dag> Pattern = [];
 259 }
 260
 261 class ALUIPC_DESC : ALUIPC_DESC_BASE<"aluipc", GPR32Opnd>;
 262 class AUIPC_DESC : ALUIPC_DESC_BASE<"auipc", GPR32Opnd>;
 263
 264 class AUI_DESC_BASE<string instr_asm, RegisterOperand GPROpnd> {
 265   dag OutOperandList = (outs GPROpnd:$rs);
 266   dag InOperandList = (ins GPROpnd:$rt, simm16:$imm);
 267   string AsmString = !strconcat(instr_asm, "\t$rs, $rt, $imm");
 268   list<dag> Pattern = [];
 269 }
 270
 271 class AUI_DESC : AUI_DESC_BASE<"aui", GPR32Opnd>;
 272
 273 class BRANCH_DESC_BASE {
 274   bit isBranch = 1;
 275   bit isTerminator = 1;
 276   bit hasDelaySlot = 0;
 277 }
 278
 279 class BC_DESC_BASE<string instr_asm, DAGOperand opnd> : BRANCH_DESC_BASE {
 280   dag InOperandList = (ins opnd:$offset);
 281   dag OutOperandList = (outs);
 282   string AsmString = !strconcat(instr_asm, "\t$offset");
 283   bit isBarrier = 1;
 284 }
 285
 286 class CMP_BC_DESC_BASE<string instr_asm, DAGOperand opnd,
 287                        RegisterOperand GPROpnd> : BRANCH_DESC_BASE {
 288   dag InOperandList = (ins GPROpnd:$rs, GPROpnd:$rt, opnd:$offset);
 289   dag OutOperandList = (outs);
 290   string AsmString = !strconcat(instr_asm, "\t$rs, $rt, $offset");
 291   list<Register> Defs = [AT];
 292 }
 293
 294 class CMP_CBR_EQNE_Z_DESC_BASE<string instr_asm, DAGOperand opnd,
 295                                RegisterOperand GPROpnd> : BRANCH_DESC_BASE {
 296   dag InOperandList = (ins GPROpnd:$rs, opnd:$offset);
 297   dag OutOperandList = (outs);
 298   string AsmString = !strconcat(instr_asm, "\t$rs, $offset");
 299   list<Register> Defs = [AT];
 300 }
 301
 302 class CMP_CBR_RT_Z_DESC_BASE<string instr_asm, DAGOperand opnd,
 303                              RegisterOperand GPROpnd> : BRANCH_DESC_BASE {
 304   dag InOperandList = (ins GPROpnd:$rt, opnd:$offset);
 305   dag OutOperandList = (outs);
 306   string AsmString = !strconcat(instr_asm, "\t$rt, $offset");
 307   list<Register> Defs = [AT];
 308 }
 309
 310 class BAL_DESC : BC_DESC_BASE<"bal", brtarget> {
 311   bit isCall = 1;
 312   bit hasDelaySlot = 1;
 313   list<Register> Defs = [RA];
 314 }
 315
 316 class BALC_DESC : BC_DESC_BASE<"balc", brtarget26> {
 317   bit isCall = 1;
 318   list<Register> Defs = [RA];
 319 }
 320
 321 class BC_DESC : BC_DESC_BASE<"bc", brtarget26>;
 322 class BGEC_DESC : CMP_BC_DESC_BASE<"bgec", brtarget, GPR32Opnd>;
 323 class BGEUC_DESC : CMP_BC_DESC_BASE<"bgeuc", brtarget, GPR32Opnd>;
 324 class BEQC_DESC : CMP_BC_DESC_BASE<"beqc", brtarget, GPR32Opnd>;
 325 class BNEC_DESC : CMP_BC_DESC_BASE<"bnec", brtarget, GPR32Opnd>;
 326
 327 class BLTZC_DESC : CMP_CBR_RT_Z_DESC_BASE<"bltzc", brtarget, GPR32Opnd>;
 328 class BGEZC_DESC : CMP_CBR_RT_Z_DESC_BASE<"bgezc", brtarget, GPR32Opnd>;
 329
 330 class BLEZC_DESC : CMP_CBR_RT_Z_DESC_BASE<"blezc", brtarget, GPR32Opnd>;
 331 class BGTZC_DESC : CMP_CBR_RT_Z_DESC_BASE<"bgtzc", brtarget, GPR32Opnd>;
 332
 333 class BEQZC_DESC : CMP_CBR_EQNE_Z_DESC_BASE<"beqzc", brtarget21, GPR32Opnd>;
 334 class BNEZC_DESC : CMP_CBR_EQNE_Z_DESC_BASE<"bnezc", brtarget21, GPR32Opnd>;
 335
 336 class COP1_BCCZ_DESC_BASE<string instr_asm> : BRANCH_DESC_BASE {
 337   dag InOperandList = (ins FGR64Opnd:$ft, brtarget:$offset);
 338   dag OutOperandList = (outs);
 339   string AsmString = instr_asm;
 340   bit hasDelaySlot = 1;
 341 }
 342
 343 class BC1EQZ_DESC : COP1_BCCZ_DESC_BASE<"bc1eqz $ft, $offset">;
 344 class BC1NEZ_DESC : COP1_BCCZ_DESC_BASE<"bc1nez $ft, $offset">;
 345
 346 class COP2_BCCZ_DESC_BASE<string instr_asm> : BRANCH_DESC_BASE {
 347   dag InOperandList = (ins COP2Opnd:$ct, brtarget:$offset);
 348   dag OutOperandList = (outs);
 349   string AsmString = instr_asm;
 350   bit hasDelaySlot = 1;
 351 }
 352
 353 class BC2EQZ_DESC : COP2_BCCZ_DESC_BASE<"bc2eqz $ct, $offset">;
 354 class BC2NEZ_DESC : COP2_BCCZ_DESC_BASE<"bc2nez $ct, $offset">;
 355
 356 class BOVC_DESC   : CMP_BC_DESC_BASE<"bovc", brtarget, GPR32Opnd>;
 357 class BNVC_DESC   : CMP_BC_DESC_BASE<"bnvc", brtarget, GPR32Opnd>;
 358
 359 class JMP_IDX_COMPACT_DESC_BASE<string opstr, DAGOperand opnd,
 360                                 RegisterOperand GPROpnd> {
 361   dag InOperandList = (ins GPROpnd:$rt, opnd:$offset);
 362   string AsmString = !strconcat(opstr, "\t$rt, $offset");
 363   list<dag> Pattern = [];
 364   bit isTerminator = 1;
 365   bit hasDelaySlot = 0;
 366   string DecoderMethod = "DecodeSimm16";
 367 }
 368
 369 class JIALC_DESC : JMP_IDX_COMPACT_DESC_BASE<"jialc", calloffset16,
 370                                              GPR32Opnd> {
 371   bit isCall = 1;
 372   list<Register> Defs = [RA];
 373 }
 374
 375 class JIC_DESC : JMP_IDX_COMPACT_DESC_BASE<"jic", jmpoffset16, GPR32Opnd> {
 376   bit isBarrier = 1;
 377   list<Register> Defs = [AT];
 378 }
 379
 380 class JR_HB_R6_DESC : JR_HB_DESC_BASE<"jr.hb", GPR32Opnd> {
 381   bit isBranch = 1;
 382   bit isIndirectBranch = 1;
 383   bit hasDelaySlot = 1;
 384   bit isTerminator=1;
 385   bit isBarrier=1;
 386 }
 387
 388 class BITSWAP_DESC_BASE<string instr_asm, RegisterOperand GPROpnd> {
 389   dag OutOperandList = (outs GPROpnd:$rd);
 390   dag InOperandList = (ins GPROpnd:$rt);
 391   string AsmString = !strconcat(instr_asm, "\t$rd, $rt");
 392   list<dag> Pattern = [];
 393 }
 394
 395 class BITSWAP_DESC : BITSWAP_DESC_BASE<"bitswap", GPR32Opnd>;
 396
 397 class DIVMOD_DESC_BASE<string instr_asm, RegisterOperand GPROpnd,
 398                        SDPatternOperator Op=null_frag> {
 399   dag OutOperandList = (outs GPROpnd:$rd);
 400   dag InOperandList = (ins GPROpnd:$rs, GPROpnd:$rt);
 401   string AsmString = !strconcat(instr_asm, "\t$rd, $rs, $rt");
 402   list<dag> Pattern = [(set GPROpnd:$rd, (Op GPROpnd:$rs, GPROpnd:$rt))];
 403
 404   // This instruction doesn't trap division by zero itself. We must insert
 405   // teq instructions as well.
 406   bit usesCustomInserter = 1;
 407 }
 408
 409 class DIV_DESC  : DIVMOD_DESC_BASE<"div", GPR32Opnd, sdiv>;
 410 class DIVU_DESC : DIVMOD_DESC_BASE<"divu", GPR32Opnd, udiv>;
 411 class MOD_DESC  : DIVMOD_DESC_BASE<"mod", GPR32Opnd, srem>;
 412 class MODU_DESC : DIVMOD_DESC_BASE<"modu", GPR32Opnd, urem>;
 413
 414 class BEQZALC_DESC : CMP_CBR_RT_Z_DESC_BASE<"beqzalc", brtarget, GPR32Opnd> {
 415   list<Register> Defs = [RA];
 416 }
 417
 418 class BGEZALC_DESC : CMP_CBR_RT_Z_DESC_BASE<"bgezalc", brtarget, GPR32Opnd> {
 419   list<Register> Defs = [RA];
 420 }
 421
 422 class BGTZALC_DESC : CMP_CBR_RT_Z_DESC_BASE<"bgtzalc", brtarget, GPR32Opnd> {
 423   list<Register> Defs = [RA];
 424 }
 425
 426 class BLEZALC_DESC : CMP_CBR_RT_Z_DESC_BASE<"blezalc", brtarget, GPR32Opnd> {
 427   list<Register> Defs = [RA];
 428 }
 429
 430 class BLTZALC_DESC : CMP_CBR_RT_Z_DESC_BASE<"bltzalc", brtarget, GPR32Opnd> {
 431   list<Register> Defs = [RA];
 432 }
 433
 434 class BNEZALC_DESC : CMP_CBR_RT_Z_DESC_BASE<"bnezalc", brtarget, GPR32Opnd> {
 435   list<Register> Defs = [RA];
 436 }
 437
 438 class MUL_R6_DESC_BASE<string instr_asm, RegisterOperand GPROpnd,
 439                        SDPatternOperator Op=null_frag> {
 440   dag OutOperandList = (outs GPROpnd:$rd);
 441   dag InOperandList = (ins GPROpnd:$rs, GPROpnd:$rt);
 442   string AsmString = !strconcat(instr_asm, "\t$rd, $rs, $rt");
 443   list<dag> Pattern = [(set GPROpnd:$rd, (Op GPROpnd:$rs, GPROpnd:$rt))];
 444 }
 445
 446 class MUH_DESC    : MUL_R6_DESC_BASE<"muh", GPR32Opnd, mulhs>;
 447 class MUHU_DESC   : MUL_R6_DESC_BASE<"muhu", GPR32Opnd, mulhu>;
 448 class MUL_R6_DESC : MUL_R6_DESC_BASE<"mul", GPR32Opnd, mul>;
 449 class MULU_DESC   : MUL_R6_DESC_BASE<"mulu", GPR32Opnd>;
 450
 451 class COP1_SEL_DESC_BASE<string instr_asm, RegisterOperand FGROpnd> {
 452   dag OutOperandList = (outs FGROpnd:$fd);
 453   dag InOperandList = (ins FGRCCOpnd:$fd_in, FGROpnd:$fs, FGROpnd:$ft);
 454   string AsmString = !strconcat(instr_asm, "\t$fd, $fs, $ft");
 455   list<dag> Pattern = [(set FGROpnd:$fd, (select FGRCCOpnd:$fd_in,
 456                                                  FGROpnd:$ft,
 457                                                  FGROpnd:$fs))];
 458   string Constraints = "$fd_in = $fd";
 459 }
 460
 461 class SEL_D_DESC : COP1_SEL_DESC_BASE<"sel.d", FGR64Opnd> {
 462   // We must insert a SUBREG_TO_REG around $fd_in
 463   bit usesCustomInserter = 1;
 464 }
 465 class SEL_S_DESC : COP1_SEL_DESC_BASE<"sel.s", FGR32Opnd>;
 466
 467 class SELEQNE_Z_DESC_BASE<string instr_asm, RegisterOperand GPROpnd> {
 468   dag OutOperandList = (outs GPROpnd:$rd);
 469   dag InOperandList = (ins GPROpnd:$rs, GPROpnd:$rt);
 470   string AsmString = !strconcat(instr_asm, "\t$rd, $rs, $rt");
 471   list<dag> Pattern = [];
 472 }
 473
 474 class SELEQZ_DESC : SELEQNE_Z_DESC_BASE<"seleqz", GPR32Opnd>;
 475 class SELNEZ_DESC : SELEQNE_Z_DESC_BASE<"selnez", GPR32Opnd>;
 476
 477 class COP1_4R_DESC_BASE<string instr_asm, RegisterOperand FGROpnd> {
 478   dag OutOperandList = (outs FGROpnd:$fd);
 479   dag InOperandList = (ins FGROpnd:$fd_in, FGROpnd:$fs, FGROpnd:$ft);
 480   string AsmString = !strconcat(instr_asm, "\t$fd, $fs, $ft");
 481   list<dag> Pattern = [];
 482   string Constraints = "$fd_in = $fd";
 483 }
 484
 485 class MADDF_S_DESC  : COP1_4R_DESC_BASE<"maddf.s", FGR32Opnd>;
 486 class MADDF_D_DESC  : COP1_4R_DESC_BASE<"maddf.d", FGR64Opnd>;
 487 class MSUBF_S_DESC  : COP1_4R_DESC_BASE<"msubf.s", FGR32Opnd>;
 488 class MSUBF_D_DESC  : COP1_4R_DESC_BASE<"msubf.d", FGR64Opnd>;
 489
 490 class MAX_MIN_DESC_BASE<string instr_asm, RegisterOperand FGROpnd> {
 491   dag OutOperandList = (outs FGROpnd:$fd);
 492   dag InOperandList = (ins FGROpnd:$fs, FGROpnd:$ft);
 493   string AsmString = !strconcat(instr_asm, "\t$fd, $fs, $ft");
 494   list<dag> Pattern = [];
 495 }
 496
 497 class MAX_S_DESC : MAX_MIN_DESC_BASE<"max.s", FGR32Opnd>;
 498 class MAX_D_DESC : MAX_MIN_DESC_BASE<"max.d", FGR64Opnd>;
 499 class MIN_S_DESC : MAX_MIN_DESC_BASE<"min.s", FGR32Opnd>;
 500 class MIN_D_DESC : MAX_MIN_DESC_BASE<"min.d", FGR64Opnd>;
 501
 502 class MAXA_S_DESC : MAX_MIN_DESC_BASE<"maxa.s", FGR32Opnd>;
 503 class MAXA_D_DESC : MAX_MIN_DESC_BASE<"maxa.d", FGR64Opnd>;
 504 class MINA_S_DESC : MAX_MIN_DESC_BASE<"mina.s", FGR32Opnd>;
 505 class MINA_D_DESC : MAX_MIN_DESC_BASE<"mina.d", FGR64Opnd>;
 506
 507 class SELEQNEZ_DESC_BASE<string instr_asm, RegisterOperand FGROpnd> {
 508   dag OutOperandList = (outs FGROpnd:$fd);
 509   dag InOperandList = (ins FGROpnd:$fs, FGROpnd:$ft);
 510   string AsmString = !strconcat(instr_asm, "\t$fd, $fs, $ft");
 511   list<dag> Pattern = [];
 512 }
 513
 514 class SELEQZ_S_DESC : SELEQNEZ_DESC_BASE<"seleqz.s", FGR32Opnd>;
 515 class SELEQZ_D_DESC : SELEQNEZ_DESC_BASE<"seleqz.d", FGR64Opnd>;
 516 class SELNEZ_S_DESC : SELEQNEZ_DESC_BASE<"selnez.s", FGR32Opnd>;
 517 class SELNEZ_D_DESC : SELEQNEZ_DESC_BASE<"selnez.d", FGR64Opnd>;
 518
 519 class CLASS_RINT_DESC_BASE<string instr_asm, RegisterOperand FGROpnd> {
 520   dag OutOperandList = (outs FGROpnd:$fd);
 521   dag InOperandList = (ins FGROpnd:$fs);
 522   string AsmString = !strconcat(instr_asm, "\t$fd, $fs");
 523   list<dag> Pattern = [];
 524 }
 525
 526 class RINT_S_DESC : CLASS_RINT_DESC_BASE<"rint.s", FGR32Opnd>;
 527 class RINT_D_DESC : CLASS_RINT_DESC_BASE<"rint.d", FGR64Opnd>;
 528 class CLASS_S_DESC : CLASS_RINT_DESC_BASE<"class.s", FGR32Opnd>;
 529 class CLASS_D_DESC : CLASS_RINT_DESC_BASE<"class.d", FGR64Opnd>;
 530
 531 //===----------------------------------------------------------------------===//
 532 //
 533 // Instruction Definitions
 534 //
 535 //===----------------------------------------------------------------------===//
 536
 537 def ADDIUPC : ADDIUPC_ENC, ADDIUPC_DESC, ISA_MIPS32R6;
 538 def ALIGN : ALIGN_ENC, ALIGN_DESC, ISA_MIPS32R6;
 539 def ALUIPC : ALUIPC_ENC, ALUIPC_DESC, ISA_MIPS32R6;
 540 def AUI : AUI_ENC, AUI_DESC, ISA_MIPS32R6;
 541 def AUIPC : AUIPC_ENC, AUIPC_DESC, ISA_MIPS32R6;
 542 def BAL : BAL_ENC, BAL_DESC, ISA_MIPS32R6;
 543 def BALC : BALC_ENC, BALC_DESC, ISA_MIPS32R6;
 544 def BC1EQZ : BC1EQZ_ENC, BC1EQZ_DESC, ISA_MIPS32R6;
 545 def BC1NEZ : BC1NEZ_ENC, BC1NEZ_DESC, ISA_MIPS32R6;
 546 def BC2EQZ : BC2EQZ_ENC, BC2EQZ_DESC, ISA_MIPS32R6;
 547 def BC2NEZ : BC2NEZ_ENC, BC2NEZ_DESC, ISA_MIPS32R6;
 548 def BC : BC_ENC, BC_DESC, ISA_MIPS32R6;
 549 def BEQC : BEQC_ENC, BEQC_DESC, ISA_MIPS32R6;
 550 def BEQZALC : BEQZALC_ENC, BEQZALC_DESC, ISA_MIPS32R6;
 551 def BEQZC : BEQZC_ENC, BEQZC_DESC, ISA_MIPS32R6;
 552 def BGEC : BGEC_ENC, BGEC_DESC, ISA_MIPS32R6;
 553 def BGEUC : BGEUC_ENC, BGEUC_DESC, ISA_MIPS32R6;
 554 def BGEZALC : BGEZALC_ENC, BGEZALC_DESC, ISA_MIPS32R6;
 555 def BGEZC : BGEZC_ENC, BGEZC_DESC, ISA_MIPS32R6;
 556 def BGTZALC : BGTZALC_ENC, BGTZALC_DESC, ISA_MIPS32R6;
 557 def BGTZC : BGTZC_ENC, BGTZC_DESC, ISA_MIPS32R6;
 558 def BITSWAP : BITSWAP_ENC, BITSWAP_DESC, ISA_MIPS32R6;
 559 def BLEZALC : BLEZALC_ENC, BLEZALC_DESC, ISA_MIPS32R6;
 560 def BLEZC : BLEZC_ENC, BLEZC_DESC, ISA_MIPS32R6;
 561 def BLTC; // Also aliased to bgtc with operands swapped
 562 def BLTUC; // Also aliased to bgtuc with operands swapped
 563 def BLTZALC : BLTZALC_ENC, BLTZALC_DESC, ISA_MIPS32R6;
 564 def BLTZC : BLTZC_ENC, BLTZC_DESC, ISA_MIPS32R6;
 565 def BNEC : BNEC_ENC, BNEC_DESC, ISA_MIPS32R6;
 566 def BNEZALC : BNEZALC_ENC, BNEZALC_DESC, ISA_MIPS32R6;
 567 def BNEZC : BNEZC_ENC, BNEZC_DESC, ISA_MIPS32R6;
 568 def BNVC : BNVC_ENC, BNVC_DESC, ISA_MIPS32R6;
 569 def BOVC : BOVC_ENC, BOVC_DESC, ISA_MIPS32R6;
 570 def CLASS_D : CLASS_D_ENC, CLASS_D_DESC, ISA_MIPS32R6;
 571 def CLASS_S : CLASS_S_ENC, CLASS_S_DESC, ISA_MIPS32R6;
 572 defm S : CMP_CC_M<FIELD_CMP_FORMAT_S, "s", FGR32Opnd>;
 573 defm D : CMP_CC_M<FIELD_CMP_FORMAT_D, "d", FGR64Opnd>;
 574 def DIV : DIV_ENC, DIV_DESC, ISA_MIPS32R6;
 575 def DIVU : DIVU_ENC, DIVU_DESC, ISA_MIPS32R6;
 576 def JIALC : JIALC_ENC, JIALC_DESC, ISA_MIPS32R6;
 577 def JIC : JIC_ENC, JIC_DESC, ISA_MIPS32R6;
 578 def JR_HB_R6 : JR_HB_R6_ENC, JR_HB_R6_DESC, ISA_MIPS32R6;
 579 // def LSA; // See MSA
 580 def LWPC : LWPC_ENC, LWPC_DESC, ISA_MIPS32R6;
 581 def LWUPC : LWUPC_ENC, LWUPC_DESC, ISA_MIPS32R6;
 582 def MADDF_S : MADDF_S_ENC, MADDF_S_DESC, ISA_MIPS32R6;
 583 def MADDF_D : MADDF_D_ENC, MADDF_D_DESC, ISA_MIPS32R6;
 584 def MAXA_D : MAXA_D_ENC, MAXA_D_DESC, ISA_MIPS32R6;
 585 def MAXA_S : MAXA_S_ENC, MAXA_S_DESC, ISA_MIPS32R6;
 586 def MAX_D : MAX_D_ENC, MAX_D_DESC, ISA_MIPS32R6;
 587 def MAX_S : MAX_S_ENC, MAX_S_DESC, ISA_MIPS32R6;
 588 def MINA_D : MINA_D_ENC, MINA_D_DESC, ISA_MIPS32R6;
 589 def MINA_S : MINA_S_ENC, MINA_S_DESC, ISA_MIPS32R6;
 590 def MIN_D : MIN_D_ENC, MIN_D_DESC, ISA_MIPS32R6;
 591 def MIN_S : MIN_S_ENC, MIN_S_DESC, ISA_MIPS32R6;
 592 def MOD : MOD_ENC, MOD_DESC, ISA_MIPS32R6;
 593 def MODU : MODU_ENC, MODU_DESC, ISA_MIPS32R6;
 594 def MSUBF_S : MSUBF_S_ENC, MSUBF_S_DESC, ISA_MIPS32R6;
 595 def MSUBF_D : MSUBF_D_ENC, MSUBF_D_DESC, ISA_MIPS32R6;
 596 def MUH    : MUH_ENC, MUH_DESC, ISA_MIPS32R6;
 597 def MUHU   : MUHU_ENC, MUHU_DESC, ISA_MIPS32R6;
 598 def MUL_R6 : MUL_R6_ENC, MUL_R6_DESC, ISA_MIPS32R6;
 599 def MULU   : MULU_ENC, MULU_DESC, ISA_MIPS32R6;
 600 def NAL; // BAL with rd=0
 601 def RINT_D : RINT_D_ENC, RINT_D_DESC, ISA_MIPS32R6;
 602 def RINT_S : RINT_S_ENC, RINT_S_DESC, ISA_MIPS32R6;
 603 def SELEQZ : SELEQZ_ENC, SELEQZ_DESC, ISA_MIPS32R6, GPR_32;
 604 def SELEQZ_D : SELEQZ_D_ENC, SELEQZ_D_DESC, ISA_MIPS32R6;
 605 def SELEQZ_S : SELEQZ_S_ENC, SELEQZ_S_DESC, ISA_MIPS32R6;
 606 def SELNEZ : SELNEZ_ENC, SELNEZ_DESC, ISA_MIPS32R6, GPR_32;
 607 def SELNEZ_D : SELNEZ_D_ENC, SELNEZ_D_DESC, ISA_MIPS32R6;
 608 def SELNEZ_S : SELNEZ_S_ENC, SELNEZ_S_DESC, ISA_MIPS32R6;
 609 def SEL_D : SEL_D_ENC, SEL_D_DESC, ISA_MIPS32R6;
 610 def SEL_S : SEL_S_ENC, SEL_S_DESC, ISA_MIPS32R6;
 611
 612 //===----------------------------------------------------------------------===//
 613 //
 614 // Patterns and Pseudo Instructions
 615 //
 616 //===----------------------------------------------------------------------===//
 617
 618 // f32 comparisons supported via another comparison
 619 def : MipsPat<(setone f32:$lhs, f32:$rhs),
 620               (NOR (CMP_UEQ_S f32:$lhs, f32:$rhs), ZERO)>, ISA_MIPS32R6;
 621 def : MipsPat<(seto f32:$lhs, f32:$rhs),
 622               (NOR (CMP_UN_S f32:$lhs, f32:$rhs), ZERO)>, ISA_MIPS32R6;
 623 def : MipsPat<(setune f32:$lhs, f32:$rhs),
 624               (NOR (CMP_EQ_S f32:$lhs, f32:$rhs), ZERO)>, ISA_MIPS32R6;
 625 def : MipsPat<(seteq f32:$lhs, f32:$rhs), (CMP_EQ_S f32:$lhs, f32:$rhs)>,
 626       ISA_MIPS32R6;
 627 def : MipsPat<(setgt f32:$lhs, f32:$rhs), (CMP_LE_S f32:$rhs, f32:$lhs)>,
 628       ISA_MIPS32R6;
 629 def : MipsPat<(setge f32:$lhs, f32:$rhs), (CMP_LT_S f32:$rhs, f32:$lhs)>,
 630       ISA_MIPS32R6;
 631 def : MipsPat<(setlt f32:$lhs, f32:$rhs), (CMP_OLT_S f32:$lhs, f32:$rhs)>,
 632       ISA_MIPS32R6;
 633 def : MipsPat<(setlt f32:$lhs, f32:$rhs), (CMP_OLE_S f32:$lhs, f32:$rhs)>,
 634       ISA_MIPS32R6;
 635 def : MipsPat<(setne f32:$lhs, f32:$rhs),
 636               (NOR (CMP_EQ_S f32:$lhs, f32:$rhs), ZERO)>, ISA_MIPS32R6;
 637
 638 // f64 comparisons supported via another comparison
 639 def : MipsPat<(setone f64:$lhs, f64:$rhs),
 640               (NOR (CMP_UEQ_D f64:$lhs, f64:$rhs), ZERO)>, ISA_MIPS32R6;
 641 def : MipsPat<(seto f64:$lhs, f64:$rhs),
 642               (NOR (CMP_UN_D f64:$lhs, f64:$rhs), ZERO)>, ISA_MIPS32R6;
 643 def : MipsPat<(setune f64:$lhs, f64:$rhs),
 644               (NOR (CMP_EQ_D f64:$lhs, f64:$rhs), ZERO)>, ISA_MIPS32R6;
 645 def : MipsPat<(seteq f64:$lhs, f64:$rhs), (CMP_EQ_D f64:$lhs, f64:$rhs)>,
 646       ISA_MIPS32R6;
 647 def : MipsPat<(setgt f64:$lhs, f64:$rhs), (CMP_LE_D f64:$rhs, f64:$lhs)>,
 648       ISA_MIPS32R6;
 649 def : MipsPat<(setge f64:$lhs, f64:$rhs), (CMP_LT_D f64:$rhs, f64:$lhs)>,
 650       ISA_MIPS32R6;
 651 def : MipsPat<(setlt f64:$lhs, f64:$rhs), (CMP_OLT_D f64:$lhs, f64:$rhs)>,
 652       ISA_MIPS32R6;
 653 def : MipsPat<(setlt f64:$lhs, f64:$rhs), (CMP_OLE_D f64:$lhs, f64:$rhs)>,
 654       ISA_MIPS32R6;
 655 def : MipsPat<(setne f64:$lhs, f64:$rhs),
 656               (NOR (CMP_EQ_D f64:$lhs, f64:$rhs), ZERO)>, ISA_MIPS32R6;
 657
 658 // i32 selects
 659 def : MipsPat<(select i32:$cond, i32:$t, i32:$f),
 660               (OR (SELNEZ i32:$t, i32:$cond), (SELEQZ i32:$f, i32:$cond))>,
 661               ISA_MIPS32R6;
 662 def : MipsPat<(select (i32 (seteq i32:$cond, immz)), i32:$t, i32:$f),
 663               (OR (SELNEZ i32:$t, i32:$cond), (SELEQZ i32:$f, i32:$cond))>,
 664               ISA_MIPS32R6;
 665 def : MipsPat<(select (i32 (setne i32:$cond, immz)), i32:$t, i32:$f),
 666               (OR (SELNEZ i32:$f, i32:$cond), (SELEQZ i32:$t, i32:$cond))>,
 667               ISA_MIPS32R6;
 668 def : MipsPat<(select (i32 (seteq i32:$cond, immZExt16:$imm)), i32:$t, i32:$f),
 669               (OR (SELNEZ i32:$t, (XORi i32:$cond, immZExt16:$imm)),
 670                   (SELEQZ i32:$f, (XORi i32:$cond, immZExt16:$imm)))>,
 671               ISA_MIPS32R6;
 672 def : MipsPat<(select (i32 (setne i32:$cond, immZExt16:$imm)), i32:$t, i32:$f),
 673               (OR (SELNEZ i32:$f, (XORi i32:$cond, immZExt16:$imm)),
 674                   (SELEQZ i32:$t, (XORi i32:$cond, immZExt16:$imm)))>,
 675               ISA_MIPS32R6;
 676 def : MipsPat<(select (i32 (setgt i32:$cond, immSExt16Plus1:$imm)), i32:$t,
 677                       i32:$f),
 678               (OR (SELNEZ i32:$t, (SLTi i32:$cond, (Plus1 imm:$imm))),
 679                   (SELEQZ i32:$f, (SLTi i32:$cond, (Plus1 imm:$imm))))>,
 680               ISA_MIPS32R6;
 681 def : MipsPat<(select (i32 (setugt i32:$cond, immSExt16Plus1:$imm)),
 682                       i32:$t, i32:$f),
 683               (OR (SELNEZ i32:$t, (SLTiu i32:$cond, (Plus1 imm:$imm))),
 684                   (SELEQZ i32:$f, (SLTiu i32:$cond, (Plus1 imm:$imm))))>,
 685               ISA_MIPS32R6;
 686
 687 def : MipsPat<(select i32:$cond, i32:$t, immz),
 688               (SELNEZ i32:$t, i32:$cond)>, ISA_MIPS32R6;
 689 def : MipsPat<(select (i32 (setne i32:$cond, immz)), i32:$t, immz),
 690               (SELNEZ i32:$t, i32:$cond)>, ISA_MIPS32R6;
 691 def : MipsPat<(select (i32 (seteq i32:$cond, immz)), i32:$t, immz),
 692               (SELEQZ i32:$t, i32:$cond)>, ISA_MIPS32R6;
 693 def : MipsPat<(select i32:$cond, immz, i32:$f),
 694               (SELEQZ i32:$f, i32:$cond)>, ISA_MIPS32R6;
 695 def : MipsPat<(select (i32 (setne i32:$cond, immz)), immz, i32:$f),
 696               (SELEQZ i32:$f, i32:$cond)>, ISA_MIPS32R6;
 697 def : MipsPat<(select (i32 (seteq i32:$cond, immz)), immz, i32:$f),
 698               (SELNEZ i32:$f, i32:$cond)>, ISA_MIPS32R6;