lib/Target/Mips/Mips32r6InstrInfo.td

   1 //=- Mips32r6InstrInfo.td - Mips32r6 Instruction Information -*- tablegen -*-=//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file describes Mips32r6 instructions.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 include "Mips32r6InstrFormats.td"
  15
  16 // Notes about removals/changes from MIPS32r6:
  17 // Unclear: ssnop
  18 // Reencoded: cache, pref
  19 // Reencoded: clo, clz
  20 // Reencoded: jr -> jalr
  21 // Reencoded: jr.hb -> jalr.hb
  22 // Reencoded: ldc2
  23 // Reencoded: ll, sc
  24 // Reencoded: lwc2
  25 // Reencoded: sdbbp
  26 // Reencoded: sdc2
  27 // Reencoded: swc2
  28 // Removed: /.ps$/, cvt.ps.s, cvt.ps.pw
  29 // Removed: addi
  30 // Removed: bc1any2, bc1any4
  31 // Removed: bc2[ft]
  32 // Removed: bc2f, bc2t
  33 // Removed: bgezal
  34 // Removed: bltzal
  35 // Removed: c.cond.fmt, bc1[ft]
  36 // Removed: div, divu
  37 // Removed: jalx
  38 // Removed: ldxc1
  39 // Removed: luxc1
  40 // Removed: lwl, lwr, lwle, lwre, swl, swr, swle, swre
  41 // Removed: lwxc1
  42 // Removed: madd.[ds], nmadd.[ds], nmsub.[ds], sub.[ds]
  43 // Removed: mfhi, mflo, mthi, mtlo, madd, maddu, msub, msubu, mul
  44 // Removed: movf, movt
  45 // Removed: movf.fmt, movt.fmt, movn.fmt, movz.fmt
  46 // Removed: movn, movz
  47 // Removed: mult, multu
  48 // Removed: prefx
  49 // Removed: sdxc1
  50 // Removed: suxc1
  51 // Removed: swxc1
  52 // Removed: teqi, tgei, tgeiu, tlti, tltiu, tnei
  53 // Rencoded: [ls][wd]c2
  54
  55 //===----------------------------------------------------------------------===//
  56 //
  57 // Instruction Encodings
  58 //
  59 //===----------------------------------------------------------------------===//
  60
  61 class ADDIUPC_ENC : PCREL19_FM<OPCODE2_ADDIUPC>;
  62 class ALIGN_ENC  : SPECIAL3_ALIGN_FM<OPCODE6_ALIGN>;
  63 class ALUIPC_ENC : PCREL16_FM<OPCODE5_ALUIPC>;
  64 class AUI_ENC    : AUI_FM;
  65 class AUIPC_ENC  : PCREL16_FM<OPCODE5_AUIPC>;
  66 class BITSWAP_ENC : SPECIAL3_2R_FM<OPCODE6_BITSWAP>;
  67 class DIV_ENC    : SPECIAL_3R_FM<0b00010, 0b011010>;
  68 class DIVU_ENC   : SPECIAL_3R_FM<0b00010, 0b011011>;
  69 class MOD_ENC    : SPECIAL_3R_FM<0b00011, 0b011010>;
  70 class MODU_ENC   : SPECIAL_3R_FM<0b00011, 0b011011>;
  71 class MUH_ENC    : SPECIAL_3R_FM<0b00011, 0b011000>;
  72 class MUHU_ENC   : SPECIAL_3R_FM<0b00011, 0b011001>;
  73 class MUL_R6_ENC : SPECIAL_3R_FM<0b00010, 0b011000>;
  74 class MULU_ENC   : SPECIAL_3R_FM<0b00010, 0b011001>;
  75
  76 class MADDF_S_ENC  : COP1_3R_FM<0b011000, FIELD_FMT_S>;
  77 class MADDF_D_ENC  : COP1_3R_FM<0b011000, FIELD_FMT_D>;
  78 class MSUBF_S_ENC  : COP1_3R_FM<0b011001, FIELD_FMT_S>;
  79 class MSUBF_D_ENC  : COP1_3R_FM<0b011001, FIELD_FMT_D>;
  80
  81 class SEL_D_ENC  : COP1_3R_FM<0b010000, FIELD_FMT_D>;
  82 class SEL_S_ENC  : COP1_3R_FM<0b010000, FIELD_FMT_S>;
  83
  84 class LWPC_ENC   : PCREL19_FM<OPCODE2_LWPC>;
  85 class LWUPC_ENC  : PCREL19_FM<OPCODE2_LWUPC>;
  86
  87 class MAX_S_ENC : COP1_3R_FM<0b011101, FIELD_FMT_S>;
  88 class MAX_D_ENC : COP1_3R_FM<0b011101, FIELD_FMT_D>;
  89 class MIN_S_ENC : COP1_3R_FM<0b011100, FIELD_FMT_S>;
  90 class MIN_D_ENC : COP1_3R_FM<0b011100, FIELD_FMT_D>;
  91
  92 class MAXA_S_ENC : COP1_3R_FM<0b011111, FIELD_FMT_S>;
  93 class MAXA_D_ENC : COP1_3R_FM<0b011111, FIELD_FMT_D>;
  94 class MINA_S_ENC : COP1_3R_FM<0b011110, FIELD_FMT_S>;
  95 class MINA_D_ENC : COP1_3R_FM<0b011110, FIELD_FMT_D>;
  96
  97 class SELEQZ_S_ENC : COP1_3R_FM<0b010100, FIELD_FMT_S>;
  98 class SELEQZ_D_ENC : COP1_3R_FM<0b010100, FIELD_FMT_D>;
  99 class SELNEZ_S_ENC : COP1_3R_FM<0b010111, FIELD_FMT_S>;
 100 class SELNEZ_D_ENC : COP1_3R_FM<0b010111, FIELD_FMT_D>;
 101
 102 class RINT_S_ENC : COP1_2R_FM<0b011010, FIELD_FMT_S>;
 103 class RINT_D_ENC : COP1_2R_FM<0b011010, FIELD_FMT_D>;
 104 class CLASS_S_ENC : COP1_2R_FM<0b011011, FIELD_FMT_S>;
 105 class CLASS_D_ENC : COP1_2R_FM<0b011011, FIELD_FMT_D>;
 106
 107 class CMP_CONDN_DESC_BASE<string CondStr, string Typestr, RegisterOperand FGROpnd> {
 108   dag OutOperandList = (outs FGROpnd:$fd);
 109   dag InOperandList = (ins FGROpnd:$fs, FGROpnd:$ft);
 110   string AsmString = !strconcat("cmp.", CondStr, ".", Typestr, "\t$fd, $fs, $ft");
 111   list<dag> Pattern = [];
 112 }
 113
 114 //===----------------------------------------------------------------------===//
 115 //
 116 // Instruction Multiclasses
 117 //
 118 //===----------------------------------------------------------------------===//
 119
 120 multiclass CMP_CC_M <FIELD_CMP_FORMAT Format, string Typestr,
 121                      RegisterOperand FGROpnd>{
 122   def CMP_F_#NAME : COP1_CMP_CONDN_FM<Format, FIELD_CMP_COND_F>,
 123                     CMP_CONDN_DESC_BASE<"f", Typestr, FGROpnd>,
 124                     ISA_MIPS32R6;
 125   def CMP_UN_#NAME : COP1_CMP_CONDN_FM<Format, FIELD_CMP_COND_UN>,
 126                      CMP_CONDN_DESC_BASE<"un", Typestr, FGROpnd>,
 127                      ISA_MIPS32R6;
 128   def CMP_EQ_#NAME : COP1_CMP_CONDN_FM<Format, FIELD_CMP_COND_EQ>,
 129                      CMP_CONDN_DESC_BASE<"eq", Typestr, FGROpnd>,
 130                      ISA_MIPS32R6;
 131   def CMP_UEQ_#NAME : COP1_CMP_CONDN_FM<Format, FIELD_CMP_COND_UEQ>,
 132                       CMP_CONDN_DESC_BASE<"ueq", Typestr, FGROpnd>,
 133                       ISA_MIPS32R6;
 134   def CMP_OLT_#NAME : COP1_CMP_CONDN_FM<Format, FIELD_CMP_COND_OLT>,
 135                       CMP_CONDN_DESC_BASE<"olt", Typestr, FGROpnd>,
 136                       ISA_MIPS32R6;
 137   def CMP_ULT_#NAME : COP1_CMP_CONDN_FM<Format, FIELD_CMP_COND_ULT>,
 138                       CMP_CONDN_DESC_BASE<"ult", Typestr, FGROpnd>,
 139                       ISA_MIPS32R6;
 140   def CMP_OLE_#NAME : COP1_CMP_CONDN_FM<Format, FIELD_CMP_COND_OLE>,
 141                       CMP_CONDN_DESC_BASE<"ole", Typestr, FGROpnd>,
 142                       ISA_MIPS32R6;
 143   def CMP_ULE_#NAME : COP1_CMP_CONDN_FM<Format, FIELD_CMP_COND_ULE>,
 144                       CMP_CONDN_DESC_BASE<"ule", Typestr, FGROpnd>,
 145                       ISA_MIPS32R6;
 146   def CMP_SF_#NAME : COP1_CMP_CONDN_FM<Format, FIELD_CMP_COND_SF>,
 147                      CMP_CONDN_DESC_BASE<"sf", Typestr, FGROpnd>,
 148                      ISA_MIPS32R6;
 149   def CMP_NGLE_#NAME : COP1_CMP_CONDN_FM<Format, FIELD_CMP_COND_NGLE>,
 150                        CMP_CONDN_DESC_BASE<"ngle", Typestr, FGROpnd>,
 151                        ISA_MIPS32R6;
 152   def CMP_SEQ_#NAME : COP1_CMP_CONDN_FM<Format, FIELD_CMP_COND_SEQ>,
 153                       CMP_CONDN_DESC_BASE<"seq", Typestr, FGROpnd>,
 154                       ISA_MIPS32R6;
 155   def CMP_NGL_#NAME : COP1_CMP_CONDN_FM<Format, FIELD_CMP_COND_NGL>,
 156                       CMP_CONDN_DESC_BASE<"ngl", Typestr, FGROpnd>,
 157                       ISA_MIPS32R6;
 158   def CMP_LT_#NAME : COP1_CMP_CONDN_FM<Format, FIELD_CMP_COND_LT>,
 159                      CMP_CONDN_DESC_BASE<"lt", Typestr, FGROpnd>,
 160                      ISA_MIPS32R6;
 161   def CMP_NGE_#NAME : COP1_CMP_CONDN_FM<Format, FIELD_CMP_COND_NGE>,
 162                       CMP_CONDN_DESC_BASE<"nge", Typestr, FGROpnd>,
 163                       ISA_MIPS32R6;
 164   def CMP_LE_#NAME : COP1_CMP_CONDN_FM<Format, FIELD_CMP_COND_LE>,
 165                      CMP_CONDN_DESC_BASE<"le", Typestr, FGROpnd>,
 166                      ISA_MIPS32R6;
 167   def CMP_NGT_#NAME : COP1_CMP_CONDN_FM<Format, FIELD_CMP_COND_NGT>,
 168                       CMP_CONDN_DESC_BASE<"ngt", Typestr, FGROpnd>,
 169                       ISA_MIPS32R6;
 170 }
 171
 172 //===----------------------------------------------------------------------===//
 173 //
 174 // Instruction Descriptions
 175 //
 176 //===----------------------------------------------------------------------===//
 177
 178 class PCREL19_DESC_BASE<string instr_asm, RegisterOperand GPROpnd> {
 179   dag OutOperandList = (outs GPROpnd:$rs);
 180   dag InOperandList = (ins simm19_lsl2:$imm);
 181   string AsmString = !strconcat(instr_asm, "\t$rs, $imm");
 182   list<dag> Pattern = [];
 183 }
 184
 185 class ADDIUPC_DESC : PCREL19_DESC_BASE<"addiupc", GPR32Opnd>;
 186 class LWPC_DESC: PCREL19_DESC_BASE<"lwpc", GPR32Opnd>;
 187 class LWUPC_DESC: PCREL19_DESC_BASE<"lwupc", GPR32Opnd>;
 188
 189 class ALIGN_DESC_BASE<string instr_asm, RegisterOperand GPROpnd,
 190                       Operand ImmOpnd> {
 191   dag OutOperandList = (outs GPROpnd:$rd);
 192   dag InOperandList = (ins GPROpnd:$rs, GPROpnd:$rt, ImmOpnd:$bp);
 193   string AsmString = !strconcat(instr_asm, "\t$rd, $rs, $rt, $bp");
 194   list<dag> Pattern = [];
 195 }
 196
 197 class ALIGN_DESC : ALIGN_DESC_BASE<"align", GPR32Opnd, uimm2>;
 198
 199 class ALUIPC_DESC_BASE<string instr_asm, RegisterOperand GPROpnd> {
 200   dag OutOperandList = (outs GPROpnd:$rs);
 201   dag InOperandList = (ins simm16:$imm);
 202   string AsmString = !strconcat(instr_asm, "\t$rs, $imm");
 203   list<dag> Pattern = [];
 204 }
 205
 206 class ALUIPC_DESC : ALUIPC_DESC_BASE<"aluipc", GPR32Opnd>;
 207 class AUIPC_DESC : ALUIPC_DESC_BASE<"auipc", GPR32Opnd>;
 208
 209 class AUI_DESC_BASE<string instr_asm, RegisterOperand GPROpnd> {
 210   dag OutOperandList = (outs GPROpnd:$rs);
 211   dag InOperandList = (ins GPROpnd:$rt, simm16:$imm);
 212   string AsmString = !strconcat(instr_asm, "\t$rs, $rt, $imm");
 213   list<dag> Pattern = [];
 214 }
 215
 216 class AUI_DESC : AUI_DESC_BASE<"aui", GPR32Opnd>;
 217
 218 class BITSWAP_DESC_BASE<string instr_asm, RegisterOperand GPROpnd> {
 219   dag OutOperandList = (outs GPROpnd:$rd);
 220   dag InOperandList = (ins GPROpnd:$rt);
 221   string AsmString = !strconcat(instr_asm, "\t$rd, $rt");
 222   list<dag> Pattern = [];
 223 }
 224
 225 class BITSWAP_DESC : BITSWAP_DESC_BASE<"bitswap", GPR32Opnd>;
 226
 227 class DIVMOD_DESC_BASE<string instr_asm, RegisterOperand GPROpnd> {
 228   dag OutOperandList = (outs GPROpnd:$rd);
 229   dag InOperandList = (ins GPROpnd:$rs, GPROpnd:$rt);
 230   string AsmString = !strconcat(instr_asm, "\t$rd, $rs, $rt");
 231   list<dag> Pattern = [];
 232 }
 233
 234 class DIV_DESC  : DIVMOD_DESC_BASE<"div", GPR32Opnd>;
 235 class DIVU_DESC : DIVMOD_DESC_BASE<"divu", GPR32Opnd>;
 236 class MOD_DESC  : DIVMOD_DESC_BASE<"mod", GPR32Opnd>;
 237 class MODU_DESC : DIVMOD_DESC_BASE<"modu", GPR32Opnd>;
 238
 239 class MUL_R6_DESC_BASE<string instr_asm, RegisterOperand GPROpnd> {
 240   dag OutOperandList = (outs GPROpnd:$rd);
 241   dag InOperandList = (ins GPROpnd:$rs, GPROpnd:$rt);
 242   string AsmString = !strconcat(instr_asm, "\t$rd, $rs, $rt");
 243   list<dag> Pattern = [];
 244 }
 245
 246 class MUH_DESC    : MUL_R6_DESC_BASE<"muh", GPR32Opnd>;
 247 class MUHU_DESC   : MUL_R6_DESC_BASE<"muhu", GPR32Opnd>;
 248 class MUL_R6_DESC : MUL_R6_DESC_BASE<"mul", GPR32Opnd>;
 249 class MULU_DESC   : MUL_R6_DESC_BASE<"mulu", GPR32Opnd>;
 250
 251 class COP1_4R_DESC_BASE<string instr_asm, RegisterOperand FGROpnd> {
 252   dag OutOperandList = (outs FGROpnd:$fd);
 253   dag InOperandList = (ins FGROpnd:$fd_in, FGROpnd:$fs, FGROpnd:$ft);
 254   string AsmString = !strconcat(instr_asm, "\t$fd, $fs, $ft");
 255   list<dag> Pattern = [];
 256   string Constraints = "$fd_in = $fd";
 257 }
 258
 259 class SEL_D_DESC : COP1_4R_DESC_BASE<"sel.d", FGR64Opnd>;
 260 class SEL_S_DESC : COP1_4R_DESC_BASE<"sel.s", FGR32Opnd>;
 261
 262 class MADDF_S_DESC  : COP1_4R_DESC_BASE<"maddf.s", FGR32Opnd>;
 263 class MADDF_D_DESC  : COP1_4R_DESC_BASE<"maddf.d", FGR64Opnd>;
 264 class MSUBF_S_DESC  : COP1_4R_DESC_BASE<"msubf.s", FGR32Opnd>;
 265 class MSUBF_D_DESC  : COP1_4R_DESC_BASE<"msubf.d", FGR64Opnd>;
 266
 267 class MAX_MIN_DESC_BASE<string instr_asm, RegisterOperand FGROpnd> {
 268   dag OutOperandList = (outs FGROpnd:$fd);
 269   dag InOperandList = (ins FGROpnd:$fs, FGROpnd:$ft);
 270   string AsmString = !strconcat(instr_asm, "\t$fd, $fs, $ft");
 271   list<dag> Pattern = [];
 272 }
 273
 274 class MAX_S_DESC : MAX_MIN_DESC_BASE<"max.s", FGR32Opnd>;
 275 class MAX_D_DESC : MAX_MIN_DESC_BASE<"max.d", FGR64Opnd>;
 276 class MIN_S_DESC : MAX_MIN_DESC_BASE<"min.s", FGR32Opnd>;
 277 class MIN_D_DESC : MAX_MIN_DESC_BASE<"min.d", FGR64Opnd>;
 278
 279 class MAXA_S_DESC : MAX_MIN_DESC_BASE<"maxa.s", FGR32Opnd>;
 280 class MAXA_D_DESC : MAX_MIN_DESC_BASE<"maxa.d", FGR64Opnd>;
 281 class MINA_S_DESC : MAX_MIN_DESC_BASE<"mina.s", FGR32Opnd>;
 282 class MINA_D_DESC : MAX_MIN_DESC_BASE<"mina.d", FGR64Opnd>;
 283
 284 class SELEQNEZ_DESC_BASE<string instr_asm, RegisterOperand FGROpnd> {
 285   dag OutOperandList = (outs FGROpnd:$fd);
 286   dag InOperandList = (ins FGROpnd:$fs, FGROpnd:$ft);
 287   string AsmString = !strconcat(instr_asm, "\t$fd, $fs, $ft");
 288   list<dag> Pattern = [];
 289 }
 290
 291 class SELEQZ_S_DESC : SELEQNEZ_DESC_BASE<"seleqz.s", FGR32Opnd>;
 292 class SELEQZ_D_DESC : SELEQNEZ_DESC_BASE<"seleqz.d", FGR64Opnd>;
 293 class SELNEZ_S_DESC : SELEQNEZ_DESC_BASE<"selnez.s", FGR32Opnd>;
 294 class SELNEZ_D_DESC : SELEQNEZ_DESC_BASE<"selnez.d", FGR64Opnd>;
 295
 296 class CLASS_RINT_DESC_BASE<string instr_asm, RegisterOperand FGROpnd> {
 297   dag OutOperandList = (outs FGROpnd:$fd);
 298   dag InOperandList = (ins FGROpnd:$fs);
 299   string AsmString = !strconcat(instr_asm, "\t$fd, $fs");
 300   list<dag> Pattern = [];
 301 }
 302
 303 class RINT_S_DESC : CLASS_RINT_DESC_BASE<"rint.s", FGR32Opnd>;
 304 class RINT_D_DESC : CLASS_RINT_DESC_BASE<"rint.d", FGR64Opnd>;
 305 class CLASS_S_DESC : CLASS_RINT_DESC_BASE<"class.s", FGR32Opnd>;
 306 class CLASS_D_DESC : CLASS_RINT_DESC_BASE<"class.d", FGR64Opnd>;
 307
 308 //===----------------------------------------------------------------------===//
 309 //
 310 // Instruction Definitions
 311 //
 312 //===----------------------------------------------------------------------===//
 313
 314 def ADDIUPC : ADDIUPC_ENC, ADDIUPC_DESC, ISA_MIPS32R6;
 315 def ALIGN : ALIGN_ENC, ALIGN_DESC, ISA_MIPS32R6;
 316 def ALUIPC : ALUIPC_ENC, ALUIPC_DESC, ISA_MIPS32R6;
 317 def AUI : AUI_ENC, AUI_DESC, ISA_MIPS32R6;
 318 def AUIPC : AUIPC_ENC, AUIPC_DESC, ISA_MIPS32R6;
 319 def BALC;
 320 def BC1EQZ;
 321 def BC1NEZ;
 322 def BC2EQZ;
 323 def BC2NEZ;
 324 def BC;
 325 def BEQC;
 326 def BEQZALC;
 327 def BEQZC;
 328 def BGEC;  // Also aliased to blec with operands swapped
 329 def BGEUC; // Also aliased to bleuc with operands swapped
 330 def BGEZALC;
 331 def BGEZC;
 332 def BGTZALC;
 333 def BGTZC;
 334 def BITSWAP : BITSWAP_ENC, BITSWAP_DESC, ISA_MIPS32R6;
 335 def BLEZALC;
 336 def BLEZC;
 337 def BLTC; // Also aliased to bgtc with operands swapped
 338 def BLTUC; // Also aliased to bgtuc with operands swapped
 339 def BLTZALC;
 340 def BLTZC;
 341 def BNEC;
 342 def BNEZALC;
 343 def BNEZC;
 344 def BNVC;
 345 def BOVC;
 346 def CLASS_D : CLASS_D_ENC, CLASS_D_DESC, ISA_MIPS32R6;
 347 def CLASS_S : CLASS_S_ENC, CLASS_S_DESC, ISA_MIPS32R6;
 348 defm S : CMP_CC_M<FIELD_CMP_FORMAT_S, "s", FGR32Opnd>;
 349 defm D : CMP_CC_M<FIELD_CMP_FORMAT_D, "d", FGR64Opnd>;
 350 def DIV : DIV_ENC, DIV_DESC, ISA_MIPS32R6;
 351 def DIVU : DIVU_ENC, DIVU_DESC, ISA_MIPS32R6;
 352 def JIALC;
 353 def JIC;
 354 // def LSA; // See MSA
 355 def LWPC : LWPC_ENC, LWPC_DESC, ISA_MIPS32R6;
 356 def LWUPC : LWUPC_ENC, LWUPC_DESC, ISA_MIPS32R6;
 357 def MADDF_S : MADDF_S_ENC, MADDF_S_DESC, ISA_MIPS32R6;
 358 def MADDF_D : MADDF_D_ENC, MADDF_D_DESC, ISA_MIPS32R6;
 359 def MAXA_D : MAXA_D_ENC, MAXA_D_DESC, ISA_MIPS32R6;
 360 def MAXA_S : MAXA_S_ENC, MAXA_S_DESC, ISA_MIPS32R6;
 361 def MAX_D : MAX_D_ENC, MAX_D_DESC, ISA_MIPS32R6;
 362 def MAX_S : MAX_S_ENC, MAX_S_DESC, ISA_MIPS32R6;
 363 def MINA_D : MINA_D_ENC, MINA_D_DESC, ISA_MIPS32R6;
 364 def MINA_S : MINA_S_ENC, MINA_S_DESC, ISA_MIPS32R6;
 365 def MIN_D : MIN_D_ENC, MIN_D_DESC, ISA_MIPS32R6;
 366 def MIN_S : MIN_S_ENC, MIN_S_DESC, ISA_MIPS32R6;
 367 def MOD : MOD_ENC, MOD_DESC, ISA_MIPS32R6;
 368 def MODU : MODU_ENC, MODU_DESC, ISA_MIPS32R6;
 369 def MSUBF_S : MSUBF_S_ENC, MSUBF_S_DESC, ISA_MIPS32R6;
 370 def MSUBF_D : MSUBF_D_ENC, MSUBF_D_DESC, ISA_MIPS32R6;
 371 def MUH    : MUH_ENC, MUH_DESC, ISA_MIPS32R6;
 372 def MUHU   : MUHU_ENC, MUHU_DESC, ISA_MIPS32R6;
 373 def MUL_R6 : MUL_R6_ENC, MUL_R6_DESC, ISA_MIPS32R6;
 374 def MULU   : MULU_ENC, MULU_DESC, ISA_MIPS32R6;
 375 def NAL; // BAL with rd=0
 376 def RINT_D : RINT_D_ENC, RINT_D_DESC, ISA_MIPS32R6;
 377 def RINT_S : RINT_S_ENC, RINT_S_DESC, ISA_MIPS32R6;
 378 def SELEQZ;
 379 def SELEQZ_D : SELEQZ_D_ENC, SELEQZ_D_DESC, ISA_MIPS32R6;
 380 def SELEQZ_S : SELEQZ_S_ENC, SELEQZ_S_DESC, ISA_MIPS32R6;
 381 def SELNEZ;
 382 def SELNEZ_D : SELNEZ_D_ENC, SELNEZ_D_DESC, ISA_MIPS32R6;
 383 def SELNEZ_S : SELNEZ_S_ENC, SELNEZ_S_DESC, ISA_MIPS32R6;
 384 def SEL_D : SEL_D_ENC, SEL_D_DESC, ISA_MIPS32R6;
 385 def SEL_S : SEL_S_ENC, SEL_S_DESC, ISA_MIPS32R6;