lib/Target/Mips/Mips32r6InstrInfo.td

   1 //=- Mips32r6InstrInfo.td - Mips32r6 Instruction Information -*- tablegen -*-=//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file describes Mips32r6 instructions.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 include "Mips32r6InstrFormats.td"
  15
  16 // Notes about removals/changes from MIPS32r6:
  17 // Unclear: ssnop
  18 // Reencoded: cache, pref
  19 // Reencoded: clo, clz
  20 // Reencoded: jr -> jalr
  21 // Reencoded: jr.hb -> jalr.hb
  22 // Reencoded: ldc2
  23 // Reencoded: ll, sc
  24 // Reencoded: lwc2
  25 // Reencoded: sdbbp
  26 // Reencoded: sdc2
  27 // Reencoded: swc2
  28 // Removed: /.ps$/, cvt.ps.s, cvt.ps.pw
  29 // Removed: addi
  30 // Removed: bc1any2, bc1any4
  31 // Removed: bc2[ft]
  32 // Removed: bc2f, bc2t
  33 // Removed: bgezal
  34 // Removed: bltzal
  35 // Removed: c.cond.fmt, bc1[ft]
  36 // Removed: div, divu
  37 // Removed: jalx
  38 // Removed: ldxc1
  39 // Removed: luxc1
  40 // Removed: lwl, lwr, lwle, lwre, swl, swr, swle, swre
  41 // Removed: lwxc1
  42 // Removed: madd.[ds], nmadd.[ds], nmsub.[ds], sub.[ds]
  43 // Removed: mfhi, mflo, mthi, mtlo, madd, maddu, msub, msubu, mul
  44 // Removed: movf, movt
  45 // Removed: movf.fmt, movt.fmt, movn.fmt, movz.fmt
  46 // Removed: movn, movz
  47 // Removed: mult, multu
  48 // Removed: prefx
  49 // Removed: sdxc1
  50 // Removed: suxc1
  51 // Removed: swxc1
  52 // Removed: teqi, tgei, tgeiu, tlti, tltiu, tnei
  53 // Rencoded: [ls][wd]c2
  54
  55 //===----------------------------------------------------------------------===//
  56 //
  57 // Instruction Encodings
  58 //
  59 //===----------------------------------------------------------------------===//
  60
  61 class ADDIUPC_ENC : PCREL19_FM<OPCODE2_ADDIUPC>;
  62 class ALIGN_ENC  : SPECIAL3_ALIGN_FM<OPCODE6_ALIGN>;
  63 class ALUIPC_ENC : PCREL16_FM<OPCODE5_ALUIPC>;
  64 class AUI_ENC    : AUI_FM;
  65 class AUIPC_ENC  : PCREL16_FM<OPCODE5_AUIPC>;
  66 class BITSWAP_ENC : SPECIAL3_2R_FM<OPCODE6_BITSWAP>;
  67 class DIV_ENC    : SPECIAL_3R_FM<0b00010, 0b011010>;
  68 class DIVU_ENC   : SPECIAL_3R_FM<0b00010, 0b011011>;
  69 class MOD_ENC    : SPECIAL_3R_FM<0b00011, 0b011010>;
  70 class MODU_ENC   : SPECIAL_3R_FM<0b00011, 0b011011>;
  71 class MUH_ENC    : SPECIAL_3R_FM<0b00011, 0b011000>;
  72 class MUHU_ENC   : SPECIAL_3R_FM<0b00011, 0b011001>;
  73 class MUL_R6_ENC : SPECIAL_3R_FM<0b00010, 0b011000>;
  74 class MULU_ENC   : SPECIAL_3R_FM<0b00010, 0b011001>;
  75 class SEL_D_ENC  : COP1_3R_FM<0b010000, FIELD_FMT_D>;
  76 class SEL_S_ENC  : COP1_3R_FM<0b010000, FIELD_FMT_S>;
  77
  78 class MAX_S_ENC : COP1_3R_FM<0b011101, FIELD_FMT_S>;
  79 class MAX_D_ENC : COP1_3R_FM<0b011101, FIELD_FMT_D>;
  80 class MIN_S_ENC : COP1_3R_FM<0b011100, FIELD_FMT_S>;
  81 class MIN_D_ENC : COP1_3R_FM<0b011100, FIELD_FMT_D>;
  82
  83 class MAXA_S_ENC : COP1_3R_FM<0b011111, FIELD_FMT_S>;
  84 class MAXA_D_ENC : COP1_3R_FM<0b011111, FIELD_FMT_D>;
  85 class MINA_S_ENC : COP1_3R_FM<0b011110, FIELD_FMT_S>;
  86 class MINA_D_ENC : COP1_3R_FM<0b011110, FIELD_FMT_D>;
  87
  88 class SELEQZ_S_ENC : COP1_3R_FM<0b010100, FIELD_FMT_S>;
  89 class SELEQZ_D_ENC : COP1_3R_FM<0b010100, FIELD_FMT_D>;
  90 class SELNEZ_S_ENC : COP1_3R_FM<0b010111, FIELD_FMT_S>;
  91 class SELNEZ_D_ENC : COP1_3R_FM<0b010111, FIELD_FMT_D>;
  92
  93 //===----------------------------------------------------------------------===//
  94 //
  95 // Instruction Descriptions
  96 //
  97 //===----------------------------------------------------------------------===//
  98
  99 class ADDIUPC_DESC_BASE<string instr_asm, RegisterOperand GPROpnd> {
 100   dag OutOperandList = (outs GPROpnd:$rs);
 101   dag InOperandList = (ins simm19_lsl2:$imm);
 102   string AsmString = !strconcat(instr_asm, "\t$rs, $imm");
 103   list<dag> Pattern = [];
 104 }
 105
 106 class ADDIUPC_DESC : ADDIUPC_DESC_BASE<"addiupc", GPR32Opnd>;
 107
 108 class ALIGN_DESC_BASE<string instr_asm, RegisterOperand GPROpnd,
 109                       Operand ImmOpnd> {
 110   dag OutOperandList = (outs GPROpnd:$rd);
 111   dag InOperandList = (ins GPROpnd:$rs, GPROpnd:$rt, ImmOpnd:$bp);
 112   string AsmString = !strconcat(instr_asm, "\t$rd, $rs, $rt, $bp");
 113   list<dag> Pattern = [];
 114 }
 115
 116 class ALIGN_DESC : ALIGN_DESC_BASE<"align", GPR32Opnd, uimm2>;
 117
 118 class ALUIPC_DESC_BASE<string instr_asm, RegisterOperand GPROpnd> {
 119   dag OutOperandList = (outs GPROpnd:$rs);
 120   dag InOperandList = (ins simm16:$imm);
 121   string AsmString = !strconcat(instr_asm, "\t$rs, $imm");
 122   list<dag> Pattern = [];
 123 }
 124
 125 class ALUIPC_DESC : ALUIPC_DESC_BASE<"aluipc", GPR32Opnd>;
 126 class AUIPC_DESC : ALUIPC_DESC_BASE<"auipc", GPR32Opnd>;
 127
 128 class AUI_DESC_BASE<string instr_asm, RegisterOperand GPROpnd> {
 129   dag OutOperandList = (outs GPROpnd:$rs);
 130   dag InOperandList = (ins GPROpnd:$rt, simm16:$imm);
 131   string AsmString = !strconcat(instr_asm, "\t$rs, $rt, $imm");
 132   list<dag> Pattern = [];
 133 }
 134
 135 class AUI_DESC : AUI_DESC_BASE<"aui", GPR32Opnd>;
 136
 137 class BITSWAP_DESC_BASE<string instr_asm, RegisterOperand GPROpnd> {
 138   dag OutOperandList = (outs GPROpnd:$rd);
 139   dag InOperandList = (ins GPROpnd:$rt);
 140   string AsmString = !strconcat(instr_asm, "\t$rd, $rt");
 141   list<dag> Pattern = [];
 142 }
 143
 144 class BITSWAP_DESC : BITSWAP_DESC_BASE<"bitswap", GPR32Opnd>;
 145
 146 class DIVMOD_DESC_BASE<string instr_asm, RegisterOperand GPROpnd> {
 147   dag OutOperandList = (outs GPROpnd:$rd);
 148   dag InOperandList = (ins GPROpnd:$rs, GPROpnd:$rt);
 149   string AsmString = !strconcat(instr_asm, "\t$rd, $rs, $rt");
 150   list<dag> Pattern = [];
 151 }
 152
 153 class DIV_DESC  : DIVMOD_DESC_BASE<"div", GPR32Opnd>;
 154 class DIVU_DESC : DIVMOD_DESC_BASE<"divu", GPR32Opnd>;
 155 class MOD_DESC  : DIVMOD_DESC_BASE<"mod", GPR32Opnd>;
 156 class MODU_DESC : DIVMOD_DESC_BASE<"modu", GPR32Opnd>;
 157
 158 class MUL_R6_DESC_BASE<string instr_asm, RegisterOperand GPROpnd> {
 159   dag OutOperandList = (outs GPROpnd:$rd);
 160   dag InOperandList = (ins GPROpnd:$rs, GPROpnd:$rt);
 161   string AsmString = !strconcat(instr_asm, "\t$rd, $rs, $rt");
 162   list<dag> Pattern = [];
 163 }
 164
 165 class MUH_DESC    : MUL_R6_DESC_BASE<"muh", GPR32Opnd>;
 166 class MUHU_DESC   : MUL_R6_DESC_BASE<"muhu", GPR32Opnd>;
 167 class MUL_R6_DESC : MUL_R6_DESC_BASE<"mul", GPR32Opnd>;
 168 class MULU_DESC   : MUL_R6_DESC_BASE<"mulu", GPR32Opnd>;
 169
 170 class SEL_DESC_BASE<string instr_asm, RegisterOperand FGROpnd> {
 171   dag OutOperandList = (outs FGROpnd:$fd);
 172   dag InOperandList = (ins FGROpnd:$fd_in, FGROpnd:$fs, FGROpnd:$ft);
 173   string AsmString = !strconcat(instr_asm, "\t$fd, $fs, $ft");
 174   list<dag> Pattern = [];
 175   string Constraints = "$fd_in = $fd";
 176 }
 177
 178 class SEL_D_DESC : SEL_DESC_BASE<"sel.d", FGR64Opnd>;
 179 class SEL_S_DESC : SEL_DESC_BASE<"sel.s", FGR32Opnd>;
 180
 181 class MAX_MIN_DESC_BASE<string instr_asm, RegisterOperand FGROpnd> {
 182   dag OutOperandList = (outs FGROpnd:$fd);
 183   dag InOperandList = (ins FGROpnd:$fs, FGROpnd:$ft);
 184   string AsmString = !strconcat(instr_asm, "\t$fd, $fs, $ft");
 185   list<dag> Pattern = [];
 186 }
 187
 188 class MAX_S_DESC : MAX_MIN_DESC_BASE<"max.s", FGR32Opnd>;
 189 class MAX_D_DESC : MAX_MIN_DESC_BASE<"max.d", FGR64Opnd>;
 190 class MIN_S_DESC : MAX_MIN_DESC_BASE<"min.s", FGR32Opnd>;
 191 class MIN_D_DESC : MAX_MIN_DESC_BASE<"min.d", FGR64Opnd>;
 192
 193 class MAXA_S_DESC : MAX_MIN_DESC_BASE<"maxa.s", FGR32Opnd>;
 194 class MAXA_D_DESC : MAX_MIN_DESC_BASE<"maxa.d", FGR64Opnd>;
 195 class MINA_S_DESC : MAX_MIN_DESC_BASE<"mina.s", FGR32Opnd>;
 196 class MINA_D_DESC : MAX_MIN_DESC_BASE<"mina.d", FGR64Opnd>;
 197
 198 class SELEQNEZ_DESC_BASE<string instr_asm, RegisterOperand FGROpnd> {
 199   dag OutOperandList = (outs FGROpnd:$fd);
 200   dag InOperandList = (ins FGROpnd:$fs, FGROpnd:$ft);
 201   string AsmString = !strconcat(instr_asm, "\t$fd, $fs, $ft");
 202   list<dag> Pattern = [];
 203 }
 204
 205 class SELEQZ_S_DESC : SELEQNEZ_DESC_BASE<"seleqz.s", FGR32Opnd>;
 206 class SELEQZ_D_DESC : SELEQNEZ_DESC_BASE<"seleqz.d", FGR64Opnd>;
 207 class SELNEZ_S_DESC : SELEQNEZ_DESC_BASE<"selnez.s", FGR32Opnd>;
 208 class SELNEZ_D_DESC : SELEQNEZ_DESC_BASE<"selnez.d", FGR64Opnd>;
 209
 210 //===----------------------------------------------------------------------===//
 211 //
 212 // Instruction Definitions
 213 //
 214 //===----------------------------------------------------------------------===//
 215
 216 def ADDIUPC : ADDIUPC_ENC, ADDIUPC_DESC, ISA_MIPS32R6;
 217 def ALIGN : ALIGN_ENC, ALIGN_DESC, ISA_MIPS32R6;
 218 def ALUIPC : ALUIPC_ENC, ALUIPC_DESC, ISA_MIPS32R6;
 219 def AUI : AUI_ENC, AUI_DESC, ISA_MIPS32R6;
 220 def AUIPC : AUIPC_ENC, AUIPC_DESC, ISA_MIPS32R6;
 221 def BALC;
 222 def BC1EQZ;
 223 def BC1NEZ;
 224 def BC2EQZ;
 225 def BC2NEZ;
 226 def BC;
 227 def BEQC;
 228 def BEQZALC;
 229 def BEQZC;
 230 def BGEC;  // Also aliased to blec with operands swapped
 231 def BGEUC; // Also aliased to bleuc with operands swapped
 232 def BGEZALC;
 233 def BGEZC;
 234 def BGTZALC;
 235 def BGTZC;
 236 def BITSWAP : BITSWAP_ENC, BITSWAP_DESC, ISA_MIPS32R6;
 237 def BLEZALC;
 238 def BLEZC;
 239 def BLTC; // Also aliased to bgtc with operands swapped
 240 def BLTUC; // Also aliased to bgtuc with operands swapped
 241 def BLTZALC;
 242 def BLTZC;
 243 def BNEC;
 244 def BNEZALC;
 245 def BNEZC;
 246 def BNVC;
 247 def BOVC;
 248 def CLASS_D;
 249 def CLASS_S;
 250 def CMP_CC_D;
 251 def CMP_CC_S;
 252 def DIV : DIV_ENC, DIV_DESC, ISA_MIPS32R6;
 253 def DIVU : DIVU_ENC, DIVU_DESC, ISA_MIPS32R6;
 254 def JIALC;
 255 def JIC;
 256 // def LSA; // See MSA
 257 def LWPC;
 258 def LWUPC;
 259 def MADDF;
 260 def MAXA_D : MAXA_D_ENC, MAXA_D_DESC, ISA_MIPS32R6;
 261 def MAXA_S : MAXA_S_ENC, MAXA_S_DESC, ISA_MIPS32R6;
 262 def MAX_D : MAX_D_ENC, MAX_D_DESC, ISA_MIPS32R6;
 263 def MAX_S : MAX_S_ENC, MAX_S_DESC, ISA_MIPS32R6;
 264 def MINA_D : MINA_D_ENC, MINA_D_DESC, ISA_MIPS32R6;
 265 def MINA_S : MINA_S_ENC, MINA_S_DESC, ISA_MIPS32R6;
 266 def MIN_D : MIN_D_ENC, MIN_D_DESC, ISA_MIPS32R6;
 267 def MIN_S : MIN_S_ENC, MIN_S_DESC, ISA_MIPS32R6;
 268 def MOD : MOD_ENC, MOD_DESC, ISA_MIPS32R6;
 269 def MODU : MODU_ENC, MODU_DESC, ISA_MIPS32R6;
 270 def MSUBF;
 271 def MUH    : MUH_ENC, MUH_DESC, ISA_MIPS32R6;
 272 def MUHU   : MUHU_ENC, MUHU_DESC, ISA_MIPS32R6;
 273 def MUL_R6 : MUL_R6_ENC, MUL_R6_DESC, ISA_MIPS32R6;
 274 def MULU   : MULU_ENC, MULU_DESC, ISA_MIPS32R6;
 275 def NAL; // BAL with rd=0
 276 def RINT_D;
 277 def RINT_S;
 278 def SELEQZ;
 279 def SELEQZ_D : SELEQZ_D_ENC, SELEQZ_D_DESC, ISA_MIPS32R6;
 280 def SELEQZ_S : SELEQZ_S_ENC, SELEQZ_S_DESC, ISA_MIPS32R6;
 281 def SELNEZ;
 282 def SELNEZ_D : SELNEZ_D_ENC, SELNEZ_D_DESC, ISA_MIPS32R6;
 283 def SELNEZ_S : SELNEZ_S_ENC, SELNEZ_S_DESC, ISA_MIPS32R6;
 284 def SEL_D : SEL_D_ENC, SEL_D_DESC, ISA_MIPS32R6;
 285 def SEL_S : SEL_S_ENC, SEL_S_DESC, ISA_MIPS32R6;