lib/Target/Mips/Mips32r6InstrInfo.td

   1 //=- Mips32r6InstrInfo.td - Mips32r6 Instruction Information -*- tablegen -*-=//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file describes Mips32r6 instructions.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 include "Mips32r6InstrFormats.td"
  15
  16 // Notes about removals/changes from MIPS32r6:
  17 // Unclear: ssnop
  18 // Reencoded: cache, pref
  19 // Reencoded: clo, clz
  20 // Reencoded: jr -> jalr
  21 // Reencoded: jr.hb -> jalr.hb
  22 // Reencoded: ldc2
  23 // Reencoded: ll, sc
  24 // Reencoded: lwc2
  25 // Reencoded: sdbbp
  26 // Reencoded: sdc2
  27 // Reencoded: swc2
  28 // Removed: addi
  29 // Removed: bc1any2, bc1any4
  30 // Removed: bc2[ft]
  31 // Removed: bc2f, bc2t
  32 // Removed: bgezal
  33 // Removed: bltzal
  34 // Removed: c.cond.fmt, bc1[ft]
  35 // Removed: div, divu
  36 // Removed: jalx
  37 // Removed: ldxc1
  38 // Removed: luxc1
  39 // Removed: lwl, lwr, lwle, lwre, swl, swr, swle, swre
  40 // Removed: lwxc1
  41 // Removed: madd.[ds], nmadd.[ds], nmsub.[ds], sub.[ds]
  42 // Removed: mfhi, mflo, mthi, mtlo, madd, maddu, msub, msubu, mul
  43 // Removed: movf, movt
  44 // Removed: movf.fmt, movt.fmt, movn.fmt, movz.fmt
  45 // Removed: movn, movz
  46 // Removed: mult, multu
  47 // Removed: prefx
  48 // Removed: sdxc1
  49 // Removed: suxc1
  50 // Removed: swxc1
  51 // Removed: teqi, tgei, tgeiu, tlti, tltiu, tnei
  52 // Rencoded: [ls][wd]c2
  53
  54 def brtarget21 : Operand<OtherVT> {
  55   let EncoderMethod = "getBranchTarget21OpValue";
  56   let OperandType = "OPERAND_PCREL";
  57   let DecoderMethod = "DecodeBranchTarget21";
  58   let ParserMatchClass = MipsJumpTargetAsmOperand;
  59 }
  60
  61 def brtarget26 : Operand<OtherVT> {
  62   let EncoderMethod = "getBranchTarget26OpValue";
  63   let OperandType = "OPERAND_PCREL";
  64   let DecoderMethod = "DecodeBranchTarget26";
  65   let ParserMatchClass = MipsJumpTargetAsmOperand;
  66 }
  67
  68 def jmpoffset16 : Operand<OtherVT> {
  69   let EncoderMethod = "getJumpOffset16OpValue";
  70   let ParserMatchClass = MipsJumpTargetAsmOperand;
  71 }
  72
  73 def calloffset16 : Operand<iPTR> {
  74   let EncoderMethod = "getJumpOffset16OpValue";
  75   let ParserMatchClass = MipsJumpTargetAsmOperand;
  76 }
  77
  78 //===----------------------------------------------------------------------===//
  79 //
  80 // Instruction Encodings
  81 //
  82 //===----------------------------------------------------------------------===//
  83
  84 class ADDIUPC_ENC : PCREL19_FM<OPCODE2_ADDIUPC>;
  85 class ALIGN_ENC  : SPECIAL3_ALIGN_FM<OPCODE6_ALIGN>;
  86 class ALUIPC_ENC : PCREL16_FM<OPCODE5_ALUIPC>;
  87 class AUI_ENC    : AUI_FM;
  88 class AUIPC_ENC  : PCREL16_FM<OPCODE5_AUIPC>;
  89
  90 class BALC_ENC  : BRANCH_OFF26_FM<0b111010>;
  91 class BC_ENC    : BRANCH_OFF26_FM<0b110010>;
  92 class BEQC_ENC  : CMP_BRANCH_2R_OFF16_FM<OPGROUP_ADDI>,
  93                   DecodeDisambiguates<"AddiGroupBranch">;
  94 class BEQZALC_ENC : CMP_BRANCH_1R_RT_OFF16_FM<OPGROUP_ADDI>,
  95                     DecodeDisambiguatedBy<"DaddiGroupBranch">;
  96 class BNEC_ENC  : CMP_BRANCH_2R_OFF16_FM<OPGROUP_DADDI>,
  97                   DecodeDisambiguates<"DaddiGroupBranch">;
  98 class BNEZALC_ENC : CMP_BRANCH_1R_RT_OFF16_FM<OPGROUP_DADDI>,
  99                     DecodeDisambiguatedBy<"DaddiGroupBranch">;
 100
 101 class BLTZC_ENC : CMP_BRANCH_1R_BOTH_OFF16_FM<OPGROUP_BGTZL>,
 102                   DecodeDisambiguates<"BgtzlGroupBranch">;
 103 class BGEZC_ENC : CMP_BRANCH_1R_BOTH_OFF16_FM<OPGROUP_BLEZL>,
 104                   DecodeDisambiguates<"BlezlGroupBranch">;
 105 class BGTZALC_ENC : CMP_BRANCH_1R_RT_OFF16_FM<OPGROUP_BGTZ>,
 106                     DecodeDisambiguatedBy<"BgtzGroupBranch">;
 107
 108 class BLEZC_ENC : CMP_BRANCH_1R_RT_OFF16_FM<OPGROUP_BLEZL>,
 109                   DecodeDisambiguatedBy<"BlezlGroupBranch">;
 110 class BLTZALC_ENC : CMP_BRANCH_1R_BOTH_OFF16_FM<OPGROUP_BGTZ>,
 111                     DecodeDisambiguates<"BgtzGroupBranch">;
 112 class BGTZC_ENC : CMP_BRANCH_1R_RT_OFF16_FM<OPGROUP_BGTZL>,
 113                   DecodeDisambiguatedBy<"BgtzlGroupBranch">;
 114
 115 class BEQZC_ENC : CMP_BRANCH_OFF21_FM<0b110110>;
 116 class BGEZALC_ENC : CMP_BRANCH_1R_BOTH_OFF16_FM<OPGROUP_BLEZ>;
 117 class BNEZC_ENC : CMP_BRANCH_OFF21_FM<0b111110>;
 118
 119 class BC1EQZ_ENC : COP1_BCCZ_FM<OPCODE5_BC1EQZ>;
 120 class BC1NEZ_ENC : COP1_BCCZ_FM<OPCODE5_BC1NEZ>;
 121 class BC2EQZ_ENC : COP2_BCCZ_FM<OPCODE5_BC2EQZ>;
 122 class BC2NEZ_ENC : COP2_BCCZ_FM<OPCODE5_BC2NEZ>;
 123
 124 class JIALC_ENC : JMP_IDX_COMPACT_FM<0b111110>;
 125 class JIC_ENC   : JMP_IDX_COMPACT_FM<0b110110>;
 126
 127 class BITSWAP_ENC : SPECIAL3_2R_FM<OPCODE6_BITSWAP>;
 128 class BLEZALC_ENC : CMP_BRANCH_1R_RT_OFF16_FM<OPGROUP_BLEZ>;
 129 class BNVC_ENC   : CMP_BRANCH_2R_OFF16_FM<OPGROUP_DADDI>,
 130                    DecodeDisambiguatedBy<"DaddiGroupBranch">;
 131 class BOVC_ENC   : CMP_BRANCH_2R_OFF16_FM<OPGROUP_ADDI>,
 132                    DecodeDisambiguatedBy<"AddiGroupBranch">;
 133 class DIV_ENC    : SPECIAL_3R_FM<0b00010, 0b011010>;
 134 class DIVU_ENC   : SPECIAL_3R_FM<0b00010, 0b011011>;
 135 class MOD_ENC    : SPECIAL_3R_FM<0b00011, 0b011010>;
 136 class MODU_ENC   : SPECIAL_3R_FM<0b00011, 0b011011>;
 137 class MUH_ENC    : SPECIAL_3R_FM<0b00011, 0b011000>;
 138 class MUHU_ENC   : SPECIAL_3R_FM<0b00011, 0b011001>;
 139 class MUL_R6_ENC : SPECIAL_3R_FM<0b00010, 0b011000>;
 140 class MULU_ENC   : SPECIAL_3R_FM<0b00010, 0b011001>;
 141
 142 class MADDF_S_ENC  : COP1_3R_FM<0b011000, FIELD_FMT_S>;
 143 class MADDF_D_ENC  : COP1_3R_FM<0b011000, FIELD_FMT_D>;
 144 class MSUBF_S_ENC  : COP1_3R_FM<0b011001, FIELD_FMT_S>;
 145 class MSUBF_D_ENC  : COP1_3R_FM<0b011001, FIELD_FMT_D>;
 146
 147 class SEL_D_ENC  : COP1_3R_FM<0b010000, FIELD_FMT_D>;
 148 class SEL_S_ENC  : COP1_3R_FM<0b010000, FIELD_FMT_S>;
 149
 150 class SELEQZ_ENC : SPECIAL_3R_FM<0b00000, 0b110101>;
 151 class SELNEZ_ENC : SPECIAL_3R_FM<0b00000, 0b110111>;
 152
 153 class LWPC_ENC   : PCREL19_FM<OPCODE2_LWPC>;
 154 class LWUPC_ENC  : PCREL19_FM<OPCODE2_LWUPC>;
 155
 156 class MAX_S_ENC : COP1_3R_FM<0b011101, FIELD_FMT_S>;
 157 class MAX_D_ENC : COP1_3R_FM<0b011101, FIELD_FMT_D>;
 158 class MIN_S_ENC : COP1_3R_FM<0b011100, FIELD_FMT_S>;
 159 class MIN_D_ENC : COP1_3R_FM<0b011100, FIELD_FMT_D>;
 160
 161 class MAXA_S_ENC : COP1_3R_FM<0b011111, FIELD_FMT_S>;
 162 class MAXA_D_ENC : COP1_3R_FM<0b011111, FIELD_FMT_D>;
 163 class MINA_S_ENC : COP1_3R_FM<0b011110, FIELD_FMT_S>;
 164 class MINA_D_ENC : COP1_3R_FM<0b011110, FIELD_FMT_D>;
 165
 166 class SELEQZ_S_ENC : COP1_3R_FM<0b010100, FIELD_FMT_S>;
 167 class SELEQZ_D_ENC : COP1_3R_FM<0b010100, FIELD_FMT_D>;
 168 class SELNEZ_S_ENC : COP1_3R_FM<0b010111, FIELD_FMT_S>;
 169 class SELNEZ_D_ENC : COP1_3R_FM<0b010111, FIELD_FMT_D>;
 170
 171 class RINT_S_ENC : COP1_2R_FM<0b011010, FIELD_FMT_S>;
 172 class RINT_D_ENC : COP1_2R_FM<0b011010, FIELD_FMT_D>;
 173 class CLASS_S_ENC : COP1_2R_FM<0b011011, FIELD_FMT_S>;
 174 class CLASS_D_ENC : COP1_2R_FM<0b011011, FIELD_FMT_D>;
 175
 176 class CMP_CONDN_DESC_BASE<string CondStr, string Typestr, RegisterOperand FGROpnd> {
 177   dag OutOperandList = (outs FGROpnd:$fd);
 178   dag InOperandList = (ins FGROpnd:$fs, FGROpnd:$ft);
 179   string AsmString = !strconcat("cmp.", CondStr, ".", Typestr, "\t$fd, $fs, $ft");
 180   list<dag> Pattern = [];
 181 }
 182
 183 //===----------------------------------------------------------------------===//
 184 //
 185 // Instruction Multiclasses
 186 //
 187 //===----------------------------------------------------------------------===//
 188
 189 multiclass CMP_CC_M <FIELD_CMP_FORMAT Format, string Typestr,
 190                      RegisterOperand FGROpnd>{
 191   def CMP_F_#NAME : COP1_CMP_CONDN_FM<Format, FIELD_CMP_COND_F>,
 192                     CMP_CONDN_DESC_BASE<"f", Typestr, FGROpnd>,
 193                     ISA_MIPS32R6;
 194   def CMP_UN_#NAME : COP1_CMP_CONDN_FM<Format, FIELD_CMP_COND_UN>,
 195                      CMP_CONDN_DESC_BASE<"un", Typestr, FGROpnd>,
 196                      ISA_MIPS32R6;
 197   def CMP_EQ_#NAME : COP1_CMP_CONDN_FM<Format, FIELD_CMP_COND_EQ>,
 198                      CMP_CONDN_DESC_BASE<"eq", Typestr, FGROpnd>,
 199                      ISA_MIPS32R6;
 200   def CMP_UEQ_#NAME : COP1_CMP_CONDN_FM<Format, FIELD_CMP_COND_UEQ>,
 201                       CMP_CONDN_DESC_BASE<"ueq", Typestr, FGROpnd>,
 202                       ISA_MIPS32R6;
 203   def CMP_OLT_#NAME : COP1_CMP_CONDN_FM<Format, FIELD_CMP_COND_OLT>,
 204                       CMP_CONDN_DESC_BASE<"olt", Typestr, FGROpnd>,
 205                       ISA_MIPS32R6;
 206   def CMP_ULT_#NAME : COP1_CMP_CONDN_FM<Format, FIELD_CMP_COND_ULT>,
 207                       CMP_CONDN_DESC_BASE<"ult", Typestr, FGROpnd>,
 208                       ISA_MIPS32R6;
 209   def CMP_OLE_#NAME : COP1_CMP_CONDN_FM<Format, FIELD_CMP_COND_OLE>,
 210                       CMP_CONDN_DESC_BASE<"ole", Typestr, FGROpnd>,
 211                       ISA_MIPS32R6;
 212   def CMP_ULE_#NAME : COP1_CMP_CONDN_FM<Format, FIELD_CMP_COND_ULE>,
 213                       CMP_CONDN_DESC_BASE<"ule", Typestr, FGROpnd>,
 214                       ISA_MIPS32R6;
 215   def CMP_SF_#NAME : COP1_CMP_CONDN_FM<Format, FIELD_CMP_COND_SF>,
 216                      CMP_CONDN_DESC_BASE<"sf", Typestr, FGROpnd>,
 217                      ISA_MIPS32R6;
 218   def CMP_NGLE_#NAME : COP1_CMP_CONDN_FM<Format, FIELD_CMP_COND_NGLE>,
 219                        CMP_CONDN_DESC_BASE<"ngle", Typestr, FGROpnd>,
 220                        ISA_MIPS32R6;
 221   def CMP_SEQ_#NAME : COP1_CMP_CONDN_FM<Format, FIELD_CMP_COND_SEQ>,
 222                       CMP_CONDN_DESC_BASE<"seq", Typestr, FGROpnd>,
 223                       ISA_MIPS32R6;
 224   def CMP_NGL_#NAME : COP1_CMP_CONDN_FM<Format, FIELD_CMP_COND_NGL>,
 225                       CMP_CONDN_DESC_BASE<"ngl", Typestr, FGROpnd>,
 226                       ISA_MIPS32R6;
 227   def CMP_LT_#NAME : COP1_CMP_CONDN_FM<Format, FIELD_CMP_COND_LT>,
 228                      CMP_CONDN_DESC_BASE<"lt", Typestr, FGROpnd>,
 229                      ISA_MIPS32R6;
 230   def CMP_NGE_#NAME : COP1_CMP_CONDN_FM<Format, FIELD_CMP_COND_NGE>,
 231                       CMP_CONDN_DESC_BASE<"nge", Typestr, FGROpnd>,
 232                       ISA_MIPS32R6;
 233   def CMP_LE_#NAME : COP1_CMP_CONDN_FM<Format, FIELD_CMP_COND_LE>,
 234                      CMP_CONDN_DESC_BASE<"le", Typestr, FGROpnd>,
 235                      ISA_MIPS32R6;
 236   def CMP_NGT_#NAME : COP1_CMP_CONDN_FM<Format, FIELD_CMP_COND_NGT>,
 237                       CMP_CONDN_DESC_BASE<"ngt", Typestr, FGROpnd>,
 238                       ISA_MIPS32R6;
 239 }
 240
 241 //===----------------------------------------------------------------------===//
 242 //
 243 // Instruction Descriptions
 244 //
 245 //===----------------------------------------------------------------------===//
 246
 247 class PCREL19_DESC_BASE<string instr_asm, RegisterOperand GPROpnd> {
 248   dag OutOperandList = (outs GPROpnd:$rs);
 249   dag InOperandList = (ins simm19_lsl2:$imm);
 250   string AsmString = !strconcat(instr_asm, "\t$rs, $imm");
 251   list<dag> Pattern = [];
 252 }
 253
 254 class ADDIUPC_DESC : PCREL19_DESC_BASE<"addiupc", GPR32Opnd>;
 255 class LWPC_DESC: PCREL19_DESC_BASE<"lwpc", GPR32Opnd>;
 256 class LWUPC_DESC: PCREL19_DESC_BASE<"lwupc", GPR32Opnd>;
 257
 258 class ALIGN_DESC_BASE<string instr_asm, RegisterOperand GPROpnd,
 259                       Operand ImmOpnd> {
 260   dag OutOperandList = (outs GPROpnd:$rd);
 261   dag InOperandList = (ins GPROpnd:$rs, GPROpnd:$rt, ImmOpnd:$bp);
 262   string AsmString = !strconcat(instr_asm, "\t$rd, $rs, $rt, $bp");
 263   list<dag> Pattern = [];
 264 }
 265
 266 class ALIGN_DESC : ALIGN_DESC_BASE<"align", GPR32Opnd, uimm2>;
 267
 268 class ALUIPC_DESC_BASE<string instr_asm, RegisterOperand GPROpnd> {
 269   dag OutOperandList = (outs GPROpnd:$rs);
 270   dag InOperandList = (ins simm16:$imm);
 271   string AsmString = !strconcat(instr_asm, "\t$rs, $imm");
 272   list<dag> Pattern = [];
 273 }
 274
 275 class ALUIPC_DESC : ALUIPC_DESC_BASE<"aluipc", GPR32Opnd>;
 276 class AUIPC_DESC : ALUIPC_DESC_BASE<"auipc", GPR32Opnd>;
 277
 278 class AUI_DESC_BASE<string instr_asm, RegisterOperand GPROpnd> {
 279   dag OutOperandList = (outs GPROpnd:$rs);
 280   dag InOperandList = (ins GPROpnd:$rt, simm16:$imm);
 281   string AsmString = !strconcat(instr_asm, "\t$rs, $rt, $imm");
 282   list<dag> Pattern = [];
 283 }
 284
 285 class AUI_DESC : AUI_DESC_BASE<"aui", GPR32Opnd>;
 286
 287 class BRANCH_DESC_BASE {
 288   bit isBranch = 1;
 289   bit isTerminator = 1;
 290   bit hasDelaySlot = 0;
 291 }
 292
 293 class BC_DESC_BASE<string instr_asm, DAGOperand opnd> : BRANCH_DESC_BASE {
 294   dag InOperandList = (ins opnd:$offset);
 295   dag OutOperandList = (outs);
 296   string AsmString = !strconcat(instr_asm, "\t$offset");
 297   bit isBarrier = 1;
 298 }
 299
 300 class CMP_BC_DESC_BASE<string instr_asm, DAGOperand opnd,
 301                        RegisterOperand GPROpnd> : BRANCH_DESC_BASE {
 302   dag InOperandList = (ins GPROpnd:$rs, GPROpnd:$rt, opnd:$offset);
 303   dag OutOperandList = (outs);
 304   string AsmString = !strconcat(instr_asm, "\t$rs, $rt, $offset");
 305   list<Register> Defs = [AT];
 306 }
 307
 308 class CMP_CBR_EQNE_Z_DESC_BASE<string instr_asm, DAGOperand opnd,
 309                                RegisterOperand GPROpnd> : BRANCH_DESC_BASE {
 310   dag InOperandList = (ins GPROpnd:$rs, opnd:$offset);
 311   dag OutOperandList = (outs);
 312   string AsmString = !strconcat(instr_asm, "\t$rs, $offset");
 313   list<Register> Defs = [AT];
 314 }
 315
 316 class CMP_CBR_RT_Z_DESC_BASE<string instr_asm, DAGOperand opnd,
 317                              RegisterOperand GPROpnd> : BRANCH_DESC_BASE {
 318   dag InOperandList = (ins GPROpnd:$rt, opnd:$offset);
 319   dag OutOperandList = (outs);
 320   string AsmString = !strconcat(instr_asm, "\t$rt, $offset");
 321   list<Register> Defs = [AT];
 322 }
 323
 324 class BALC_DESC : BC_DESC_BASE<"balc", brtarget26> {
 325   bit isCall = 1;
 326   list<Register> Defs = [RA];
 327 }
 328
 329 class BC_DESC : BC_DESC_BASE<"bc", brtarget26>;
 330 class BEQC_DESC : CMP_BC_DESC_BASE<"beqc", brtarget, GPR32Opnd>;
 331 class BNEC_DESC : CMP_BC_DESC_BASE<"bnec", brtarget, GPR32Opnd>;
 332
 333 class BLTZC_DESC : CMP_CBR_RT_Z_DESC_BASE<"bltzc", brtarget, GPR32Opnd>;
 334 class BGEZC_DESC : CMP_CBR_RT_Z_DESC_BASE<"bgezc", brtarget, GPR32Opnd>;
 335
 336 class BLEZC_DESC : CMP_CBR_RT_Z_DESC_BASE<"blezc", brtarget, GPR32Opnd>;
 337 class BGTZC_DESC : CMP_CBR_RT_Z_DESC_BASE<"bgtzc", brtarget, GPR32Opnd>;
 338
 339 class BEQZC_DESC : CMP_CBR_EQNE_Z_DESC_BASE<"beqzc", brtarget21, GPR32Opnd>;
 340 class BNEZC_DESC : CMP_CBR_EQNE_Z_DESC_BASE<"bnezc", brtarget21, GPR32Opnd>;
 341
 342 class COP1_BCCZ_DESC_BASE<string instr_asm> : BRANCH_DESC_BASE {
 343   dag InOperandList = (ins FGR64Opnd:$ft, brtarget:$offset);
 344   dag OutOperandList = (outs);
 345   string AsmString = instr_asm;
 346   bit hasDelaySlot = 1;
 347 }
 348
 349 class BC1EQZ_DESC : COP1_BCCZ_DESC_BASE<"bc1eqz $ft, $offset">;
 350 class BC1NEZ_DESC : COP1_BCCZ_DESC_BASE<"bc1nez $ft, $offset">;
 351
 352 class COP2_BCCZ_DESC_BASE<string instr_asm> : BRANCH_DESC_BASE {
 353   dag InOperandList = (ins COP2Opnd:$ct, brtarget:$offset);
 354   dag OutOperandList = (outs);
 355   string AsmString = instr_asm;
 356   bit hasDelaySlot = 1;
 357 }
 358
 359 class BC2EQZ_DESC : COP2_BCCZ_DESC_BASE<"bc2eqz $ct, $offset">;
 360 class BC2NEZ_DESC : COP2_BCCZ_DESC_BASE<"bc2nez $ct, $offset">;
 361
 362 class BOVC_DESC   : CMP_BC_DESC_BASE<"bovc", brtarget, GPR32Opnd>;
 363 class BNVC_DESC   : CMP_BC_DESC_BASE<"bnvc", brtarget, GPR32Opnd>;
 364
 365 class JMP_IDX_COMPACT_DESC_BASE<string opstr, DAGOperand opnd,
 366                                 RegisterOperand GPROpnd> {
 367   dag InOperandList = (ins GPROpnd:$rt, opnd:$offset);
 368   string AsmString = !strconcat(opstr, "\t$rt, $offset");
 369   list<dag> Pattern = [];
 370   bit isTerminator = 1;
 371   bit hasDelaySlot = 0;
 372   string DecoderMethod = "DecodeSimm16";
 373 }
 374
 375 class JIALC_DESC : JMP_IDX_COMPACT_DESC_BASE<"jialc", calloffset16,
 376                                              GPR32Opnd> {
 377   bit isCall = 1;
 378   list<Register> Defs = [RA];
 379 }
 380
 381 class JIC_DESC : JMP_IDX_COMPACT_DESC_BASE<"jic", jmpoffset16, GPR32Opnd> {
 382   bit isBarrier = 1;
 383   list<Register> Defs = [AT];
 384 }
 385
 386 class BITSWAP_DESC_BASE<string instr_asm, RegisterOperand GPROpnd> {
 387   dag OutOperandList = (outs GPROpnd:$rd);
 388   dag InOperandList = (ins GPROpnd:$rt);
 389   string AsmString = !strconcat(instr_asm, "\t$rd, $rt");
 390   list<dag> Pattern = [];
 391 }
 392
 393 class BITSWAP_DESC : BITSWAP_DESC_BASE<"bitswap", GPR32Opnd>;
 394
 395 class DIVMOD_DESC_BASE<string instr_asm, RegisterOperand GPROpnd> {
 396   dag OutOperandList = (outs GPROpnd:$rd);
 397   dag InOperandList = (ins GPROpnd:$rs, GPROpnd:$rt);
 398   string AsmString = !strconcat(instr_asm, "\t$rd, $rs, $rt");
 399   list<dag> Pattern = [];
 400 }
 401
 402 class DIV_DESC  : DIVMOD_DESC_BASE<"div", GPR32Opnd>;
 403 class DIVU_DESC : DIVMOD_DESC_BASE<"divu", GPR32Opnd>;
 404 class MOD_DESC  : DIVMOD_DESC_BASE<"mod", GPR32Opnd>;
 405 class MODU_DESC : DIVMOD_DESC_BASE<"modu", GPR32Opnd>;
 406
 407 class BEQZALC_DESC : CMP_CBR_RT_Z_DESC_BASE<"beqzalc", brtarget, GPR32Opnd> {
 408   list<Register> Defs = [RA];
 409 }
 410
 411 class BGEZALC_DESC : CMP_CBR_RT_Z_DESC_BASE<"bgezalc", brtarget, GPR32Opnd> {
 412   list<Register> Defs = [RA];
 413 }
 414
 415 class BGTZALC_DESC : CMP_CBR_RT_Z_DESC_BASE<"bgtzalc", brtarget, GPR32Opnd> {
 416   list<Register> Defs = [RA];
 417 }
 418
 419 class BLEZALC_DESC : CMP_CBR_RT_Z_DESC_BASE<"blezalc", brtarget, GPR32Opnd> {
 420   list<Register> Defs = [RA];
 421 }
 422
 423 class BLTZALC_DESC : CMP_CBR_RT_Z_DESC_BASE<"bltzalc", brtarget, GPR32Opnd> {
 424   list<Register> Defs = [RA];
 425 }
 426
 427 class BNEZALC_DESC : CMP_CBR_RT_Z_DESC_BASE<"bnezalc", brtarget, GPR32Opnd> {
 428   list<Register> Defs = [RA];
 429 }
 430 class MUL_R6_DESC_BASE<string instr_asm, RegisterOperand GPROpnd> {
 431   dag OutOperandList = (outs GPROpnd:$rd);
 432   dag InOperandList = (ins GPROpnd:$rs, GPROpnd:$rt);
 433   string AsmString = !strconcat(instr_asm, "\t$rd, $rs, $rt");
 434   list<dag> Pattern = [];
 435 }
 436
 437 class MUH_DESC    : MUL_R6_DESC_BASE<"muh", GPR32Opnd>;
 438 class MUHU_DESC   : MUL_R6_DESC_BASE<"muhu", GPR32Opnd>;
 439 class MUL_R6_DESC : MUL_R6_DESC_BASE<"mul", GPR32Opnd>;
 440 class MULU_DESC   : MUL_R6_DESC_BASE<"mulu", GPR32Opnd>;
 441
 442 class COP1_4R_DESC_BASE<string instr_asm, RegisterOperand FGROpnd> {
 443   dag OutOperandList = (outs FGROpnd:$fd);
 444   dag InOperandList = (ins FGROpnd:$fd_in, FGROpnd:$fs, FGROpnd:$ft);
 445   string AsmString = !strconcat(instr_asm, "\t$fd, $fs, $ft");
 446   list<dag> Pattern = [];
 447   string Constraints = "$fd_in = $fd";
 448 }
 449
 450 class SEL_D_DESC : COP1_4R_DESC_BASE<"sel.d", FGR64Opnd>;
 451 class SEL_S_DESC : COP1_4R_DESC_BASE<"sel.s", FGR32Opnd>;
 452
 453 class SELEQNE_Z_DESC_BASE<string instr_asm, RegisterOperand GPROpnd> {
 454   dag OutOperandList = (outs GPROpnd:$rd);
 455   dag InOperandList = (ins GPROpnd:$rs, GPROpnd:$rt);
 456   string AsmString = !strconcat(instr_asm, "\t$rd, $rs, $rt");
 457   list<dag> Pattern = [];
 458 }
 459
 460 class SELEQZ_DESC : SELEQNE_Z_DESC_BASE<"seleqz", GPR32Opnd>;
 461 class SELNEZ_DESC : SELEQNE_Z_DESC_BASE<"selnez", GPR32Opnd>;
 462
 463 class MADDF_S_DESC  : COP1_4R_DESC_BASE<"maddf.s", FGR32Opnd>;
 464 class MADDF_D_DESC  : COP1_4R_DESC_BASE<"maddf.d", FGR64Opnd>;
 465 class MSUBF_S_DESC  : COP1_4R_DESC_BASE<"msubf.s", FGR32Opnd>;
 466 class MSUBF_D_DESC  : COP1_4R_DESC_BASE<"msubf.d", FGR64Opnd>;
 467
 468 class MAX_MIN_DESC_BASE<string instr_asm, RegisterOperand FGROpnd> {
 469   dag OutOperandList = (outs FGROpnd:$fd);
 470   dag InOperandList = (ins FGROpnd:$fs, FGROpnd:$ft);
 471   string AsmString = !strconcat(instr_asm, "\t$fd, $fs, $ft");
 472   list<dag> Pattern = [];
 473 }
 474
 475 class MAX_S_DESC : MAX_MIN_DESC_BASE<"max.s", FGR32Opnd>;
 476 class MAX_D_DESC : MAX_MIN_DESC_BASE<"max.d", FGR64Opnd>;
 477 class MIN_S_DESC : MAX_MIN_DESC_BASE<"min.s", FGR32Opnd>;
 478 class MIN_D_DESC : MAX_MIN_DESC_BASE<"min.d", FGR64Opnd>;
 479
 480 class MAXA_S_DESC : MAX_MIN_DESC_BASE<"maxa.s", FGR32Opnd>;
 481 class MAXA_D_DESC : MAX_MIN_DESC_BASE<"maxa.d", FGR64Opnd>;
 482 class MINA_S_DESC : MAX_MIN_DESC_BASE<"mina.s", FGR32Opnd>;
 483 class MINA_D_DESC : MAX_MIN_DESC_BASE<"mina.d", FGR64Opnd>;
 484
 485 class SELEQNEZ_DESC_BASE<string instr_asm, RegisterOperand FGROpnd> {
 486   dag OutOperandList = (outs FGROpnd:$fd);
 487   dag InOperandList = (ins FGROpnd:$fs, FGROpnd:$ft);
 488   string AsmString = !strconcat(instr_asm, "\t$fd, $fs, $ft");
 489   list<dag> Pattern = [];
 490 }
 491
 492 class SELEQZ_S_DESC : SELEQNEZ_DESC_BASE<"seleqz.s", FGR32Opnd>;
 493 class SELEQZ_D_DESC : SELEQNEZ_DESC_BASE<"seleqz.d", FGR64Opnd>;
 494 class SELNEZ_S_DESC : SELEQNEZ_DESC_BASE<"selnez.s", FGR32Opnd>;
 495 class SELNEZ_D_DESC : SELEQNEZ_DESC_BASE<"selnez.d", FGR64Opnd>;
 496
 497 class CLASS_RINT_DESC_BASE<string instr_asm, RegisterOperand FGROpnd> {
 498   dag OutOperandList = (outs FGROpnd:$fd);
 499   dag InOperandList = (ins FGROpnd:$fs);
 500   string AsmString = !strconcat(instr_asm, "\t$fd, $fs");
 501   list<dag> Pattern = [];
 502 }
 503
 504 class RINT_S_DESC : CLASS_RINT_DESC_BASE<"rint.s", FGR32Opnd>;
 505 class RINT_D_DESC : CLASS_RINT_DESC_BASE<"rint.d", FGR64Opnd>;
 506 class CLASS_S_DESC : CLASS_RINT_DESC_BASE<"class.s", FGR32Opnd>;
 507 class CLASS_D_DESC : CLASS_RINT_DESC_BASE<"class.d", FGR64Opnd>;
 508
 509 //===----------------------------------------------------------------------===//
 510 //
 511 // Instruction Definitions
 512 //
 513 //===----------------------------------------------------------------------===//
 514
 515 def ADDIUPC : ADDIUPC_ENC, ADDIUPC_DESC, ISA_MIPS32R6;
 516 def ALIGN : ALIGN_ENC, ALIGN_DESC, ISA_MIPS32R6;
 517 def ALUIPC : ALUIPC_ENC, ALUIPC_DESC, ISA_MIPS32R6;
 518 def AUI : AUI_ENC, AUI_DESC, ISA_MIPS32R6;
 519 def AUIPC : AUIPC_ENC, AUIPC_DESC, ISA_MIPS32R6;
 520 def BALC : BALC_ENC, BALC_DESC, ISA_MIPS32R6;
 521 def BC1EQZ : BC1EQZ_ENC, BC1EQZ_DESC, ISA_MIPS32R6;
 522 def BC1NEZ : BC1NEZ_ENC, BC1NEZ_DESC, ISA_MIPS32R6;
 523 def BC2EQZ : BC2EQZ_ENC, BC2EQZ_DESC, ISA_MIPS32R6;
 524 def BC2NEZ : BC2NEZ_ENC, BC2NEZ_DESC, ISA_MIPS32R6;
 525 def BC : BC_ENC, BC_DESC, ISA_MIPS32R6;
 526 def BEQC : BEQC_ENC, BEQC_DESC, ISA_MIPS32R6;
 527 def BEQZALC : BEQZALC_ENC, BEQZALC_DESC, ISA_MIPS32R6;
 528 def BEQZC : BEQZC_ENC, BEQZC_DESC, ISA_MIPS32R6;
 529 def BGEC;  // Also aliased to blec with operands swapped
 530 def BGEUC; // Also aliased to bleuc with operands swapped
 531 def BGEZALC : BGEZALC_ENC, BGEZALC_DESC, ISA_MIPS32R6;
 532 def BGEZC : BGEZC_ENC, BGEZC_DESC, ISA_MIPS32R6;
 533 def BGTZALC : BGTZALC_ENC, BGTZALC_DESC, ISA_MIPS32R6;
 534 def BGTZC : BGTZC_ENC, BGTZC_DESC, ISA_MIPS32R6;
 535 def BITSWAP : BITSWAP_ENC, BITSWAP_DESC, ISA_MIPS32R6;
 536 def BLEZALC : BLEZALC_ENC, BLEZALC_DESC, ISA_MIPS32R6;
 537 def BLEZC : BLEZC_ENC, BLEZC_DESC, ISA_MIPS32R6;
 538 def BLTC; // Also aliased to bgtc with operands swapped
 539 def BLTUC; // Also aliased to bgtuc with operands swapped
 540 def BLTZALC : BLTZALC_ENC, BLTZALC_DESC, ISA_MIPS32R6;
 541 def BLTZC : BLTZC_ENC, BLTZC_DESC, ISA_MIPS32R6;
 542 def BNEC : BNEC_ENC, BNEC_DESC, ISA_MIPS32R6;
 543 def BNEZALC : BNEZALC_ENC, BNEZALC_DESC, ISA_MIPS32R6;
 544 def BNEZC : BNEZC_ENC, BNEZC_DESC, ISA_MIPS32R6;
 545 def BNVC : BNVC_ENC, BNVC_DESC, ISA_MIPS32R6;
 546 def BOVC : BOVC_ENC, BOVC_DESC, ISA_MIPS32R6;
 547 def CLASS_D : CLASS_D_ENC, CLASS_D_DESC, ISA_MIPS32R6;
 548 def CLASS_S : CLASS_S_ENC, CLASS_S_DESC, ISA_MIPS32R6;
 549 defm S : CMP_CC_M<FIELD_CMP_FORMAT_S, "s", FGR32Opnd>;
 550 defm D : CMP_CC_M<FIELD_CMP_FORMAT_D, "d", FGR64Opnd>;
 551 def DIV : DIV_ENC, DIV_DESC, ISA_MIPS32R6;
 552 def DIVU : DIVU_ENC, DIVU_DESC, ISA_MIPS32R6;
 553 def JIALC : JIALC_ENC, JIALC_DESC, ISA_MIPS32R6;
 554 def JIC : JIC_ENC, JIC_DESC, ISA_MIPS32R6;
 555 // def LSA; // See MSA
 556 def LWPC : LWPC_ENC, LWPC_DESC, ISA_MIPS32R6;
 557 def LWUPC : LWUPC_ENC, LWUPC_DESC, ISA_MIPS32R6;
 558 def MADDF_S : MADDF_S_ENC, MADDF_S_DESC, ISA_MIPS32R6;
 559 def MADDF_D : MADDF_D_ENC, MADDF_D_DESC, ISA_MIPS32R6;
 560 def MAXA_D : MAXA_D_ENC, MAXA_D_DESC, ISA_MIPS32R6;
 561 def MAXA_S : MAXA_S_ENC, MAXA_S_DESC, ISA_MIPS32R6;
 562 def MAX_D : MAX_D_ENC, MAX_D_DESC, ISA_MIPS32R6;
 563 def MAX_S : MAX_S_ENC, MAX_S_DESC, ISA_MIPS32R6;
 564 def MINA_D : MINA_D_ENC, MINA_D_DESC, ISA_MIPS32R6;
 565 def MINA_S : MINA_S_ENC, MINA_S_DESC, ISA_MIPS32R6;
 566 def MIN_D : MIN_D_ENC, MIN_D_DESC, ISA_MIPS32R6;
 567 def MIN_S : MIN_S_ENC, MIN_S_DESC, ISA_MIPS32R6;
 568 def MOD : MOD_ENC, MOD_DESC, ISA_MIPS32R6;
 569 def MODU : MODU_ENC, MODU_DESC, ISA_MIPS32R6;
 570 def MSUBF_S : MSUBF_S_ENC, MSUBF_S_DESC, ISA_MIPS32R6;
 571 def MSUBF_D : MSUBF_D_ENC, MSUBF_D_DESC, ISA_MIPS32R6;
 572 def MUH    : MUH_ENC, MUH_DESC, ISA_MIPS32R6;
 573 def MUHU   : MUHU_ENC, MUHU_DESC, ISA_MIPS32R6;
 574 def MUL_R6 : MUL_R6_ENC, MUL_R6_DESC, ISA_MIPS32R6;
 575 def MULU   : MULU_ENC, MULU_DESC, ISA_MIPS32R6;
 576 def NAL; // BAL with rd=0
 577 def RINT_D : RINT_D_ENC, RINT_D_DESC, ISA_MIPS32R6;
 578 def RINT_S : RINT_S_ENC, RINT_S_DESC, ISA_MIPS32R6;
 579 def SELEQZ : SELEQZ_ENC, SELEQZ_DESC, ISA_MIPS32R6;
 580 def SELEQZ_D : SELEQZ_D_ENC, SELEQZ_D_DESC, ISA_MIPS32R6;
 581 def SELEQZ_S : SELEQZ_S_ENC, SELEQZ_S_DESC, ISA_MIPS32R6;
 582 def SELNEZ : SELNEZ_ENC, SELNEZ_DESC, ISA_MIPS32R6;
 583 def SELNEZ_D : SELNEZ_D_ENC, SELNEZ_D_DESC, ISA_MIPS32R6;
 584 def SELNEZ_S : SELNEZ_S_ENC, SELNEZ_S_DESC, ISA_MIPS32R6;
 585 def SEL_D : SEL_D_ENC, SEL_D_DESC, ISA_MIPS32R6;
 586 def SEL_S : SEL_S_ENC, SEL_S_DESC, ISA_MIPS32R6;