lib/Target/Mips/Mips32r6InstrInfo.td

   1 //=- Mips32r6InstrInfo.td - Mips32r6 Instruction Information -*- tablegen -*-=//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file describes Mips32r6 instructions.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 include "Mips32r6InstrFormats.td"
  15
  16 // Notes about removals/changes from MIPS32r6:
  17 // Unclear: ssnop
  18 // Reencoded: cache, pref
  19 // Reencoded: clo, clz
  20 // Reencoded: jr -> jalr
  21 // Reencoded: jr.hb -> jalr.hb
  22 // Reencoded: ldc2
  23 // Reencoded: ll, sc
  24 // Reencoded: lwc2
  25 // Reencoded: sdbbp
  26 // Reencoded: sdc2
  27 // Reencoded: swc2
  28 // Removed: /.ps$/, cvt.ps.s, cvt.ps.pw
  29 // Removed: addi
  30 // Removed: bc1any2, bc1any4
  31 // Removed: bc2[ft]
  32 // Removed: bc2f, bc2t
  33 // Removed: bgezal
  34 // Removed: bltzal
  35 // Removed: c.cond.fmt, bc1[ft]
  36 // Removed: div, divu
  37 // Removed: jalx
  38 // Removed: ldxc1
  39 // Removed: luxc1
  40 // Removed: lwl, lwr, lwle, lwre, swl, swr, swle, swre
  41 // Removed: lwxc1
  42 // Removed: madd.[ds], nmadd.[ds], nmsub.[ds], sub.[ds]
  43 // Removed: mfhi, mflo, mthi, mtlo, madd, maddu, msub, msubu, mul
  44 // Removed: movf, movt
  45 // Removed: movf.fmt, movt.fmt, movn.fmt, movz.fmt
  46 // Removed: movn, movz
  47 // Removed: mult, multu
  48 // Removed: prefx
  49 // Removed: sdxc1
  50 // Removed: suxc1
  51 // Removed: swxc1
  52 // Removed: teqi, tgei, tgeiu, tlti, tltiu, tnei
  53 // Rencoded: [ls][wd]c2
  54
  55 //===----------------------------------------------------------------------===//
  56 //
  57 // Instruction Encodings
  58 //
  59 //===----------------------------------------------------------------------===//
  60
  61 class ADDIUPC_ENC : PCREL19_FM<OPCODE2_ADDIUPC>;
  62 class ALUIPC_ENC : PCREL16_FM<OPCODE5_ALUIPC>;
  63 class AUI_ENC    : AUI_FM;
  64 class AUIPC_ENC  : PCREL16_FM<OPCODE5_AUIPC>;
  65 class DIV_ENC    : SPECIAL_3R_FM<0b00010, 0b011010>;
  66 class DIVU_ENC   : SPECIAL_3R_FM<0b00010, 0b011011>;
  67 class MOD_ENC    : SPECIAL_3R_FM<0b00011, 0b011010>;
  68 class MODU_ENC   : SPECIAL_3R_FM<0b00011, 0b011011>;
  69 class MUH_ENC    : SPECIAL_3R_FM<0b00011, 0b011000>;
  70 class MUHU_ENC   : SPECIAL_3R_FM<0b00011, 0b011001>;
  71 class MUL_R6_ENC : SPECIAL_3R_FM<0b00010, 0b011000>;
  72 class MULU_ENC   : SPECIAL_3R_FM<0b00010, 0b011001>;
  73 class SEL_D_ENC  : COP1_3R_FM<0b010000, FIELD_FMT_D>;
  74 class SEL_S_ENC  : COP1_3R_FM<0b010000, FIELD_FMT_S>;
  75
  76 //===----------------------------------------------------------------------===//
  77 //
  78 // Instruction Descriptions
  79 //
  80 //===----------------------------------------------------------------------===//
  81
  82 class ADDIUPC_DESC_BASE<string instr_asm, RegisterOperand GPROpnd> {
  83   dag OutOperandList = (outs GPROpnd:$rs);
  84   dag InOperandList = (ins simm19_lsl2:$imm);
  85   string AsmString = !strconcat(instr_asm, "\t$rs, $imm");
  86   list<dag> Pattern = [];
  87 }
  88
  89 class ADDIUPC_DESC : ADDIUPC_DESC_BASE<"addiupc", GPR32Opnd>;
  90
  91 class ALUIPC_DESC_BASE<string instr_asm, RegisterOperand GPROpnd> {
  92   dag OutOperandList = (outs GPROpnd:$rs);
  93   dag InOperandList = (ins simm16:$imm);
  94   string AsmString = !strconcat(instr_asm, "\t$rs, $imm");
  95   list<dag> Pattern = [];
  96 }
  97
  98 class ALUIPC_DESC : ALUIPC_DESC_BASE<"aluipc", GPR32Opnd>;
  99 class AUIPC_DESC : ALUIPC_DESC_BASE<"auipc", GPR32Opnd>;
 100
 101 class AUI_DESC_BASE<string instr_asm, RegisterOperand GPROpnd> {
 102   dag OutOperandList = (outs GPROpnd:$rs);
 103   dag InOperandList = (ins GPROpnd:$rt, simm16:$imm);
 104   string AsmString = !strconcat(instr_asm, "\t$rs, $rt, $imm");
 105   list<dag> Pattern = [];
 106 }
 107
 108 class AUI_DESC : AUI_DESC_BASE<"aui", GPR32Opnd>;
 109
 110 class DIVMOD_DESC_BASE<string instr_asm, RegisterOperand GPROpnd> {
 111   dag OutOperandList = (outs GPROpnd:$rd);
 112   dag InOperandList = (ins GPROpnd:$rs, GPROpnd:$rt);
 113   string AsmString = !strconcat(instr_asm, "\t$rd, $rs, $rt");
 114   list<dag> Pattern = [];
 115 }
 116
 117 class DIV_DESC  : DIVMOD_DESC_BASE<"div", GPR32Opnd>;
 118 class DIVU_DESC : DIVMOD_DESC_BASE<"divu", GPR32Opnd>;
 119 class MOD_DESC  : DIVMOD_DESC_BASE<"mod", GPR32Opnd>;
 120 class MODU_DESC : DIVMOD_DESC_BASE<"modu", GPR32Opnd>;
 121
 122 class MUL_R6_DESC_BASE<string instr_asm, RegisterOperand GPROpnd> {
 123   dag OutOperandList = (outs GPROpnd:$rd);
 124   dag InOperandList = (ins GPROpnd:$rs, GPROpnd:$rt);
 125   string AsmString = !strconcat(instr_asm, "\t$rd, $rs, $rt");
 126   list<dag> Pattern = [];
 127 }
 128
 129 class MUH_DESC    : MUL_R6_DESC_BASE<"muh", GPR32Opnd>;
 130 class MUHU_DESC   : MUL_R6_DESC_BASE<"muhu", GPR32Opnd>;
 131 class MUL_R6_DESC : MUL_R6_DESC_BASE<"mul", GPR32Opnd>;
 132 class MULU_DESC   : MUL_R6_DESC_BASE<"mulu", GPR32Opnd>;
 133
 134 class SEL_DESC_BASE<string instr_asm, RegisterOperand FGROpnd> {
 135   dag OutOperandList = (outs FGROpnd:$fd);
 136   dag InOperandList = (ins FGROpnd:$fd_in, FGROpnd:$fs, FGROpnd:$ft);
 137   string AsmString = !strconcat(instr_asm, "\t$fd, $fs, $ft");
 138   list<dag> Pattern = [];
 139   string Constraints = "$fd_in = $fd";
 140 }
 141
 142 class SEL_D_DESC : SEL_DESC_BASE<"sel.d", FGR64Opnd>;
 143 class SEL_S_DESC : SEL_DESC_BASE<"sel.s", FGR32Opnd>;
 144
 145 //===----------------------------------------------------------------------===//
 146 //
 147 // Instruction Definitions
 148 //
 149 //===----------------------------------------------------------------------===//
 150
 151 def ADDIUPC : ADDIUPC_ENC, ADDIUPC_DESC, ISA_MIPS32R6;
 152 def ALIGN; // Known as as BALIGN in DSP ASE
 153 def ALUIPC : ALUIPC_ENC, ALUIPC_DESC, ISA_MIPS32R6;
 154 def AUI : AUI_ENC, AUI_DESC, ISA_MIPS32R6;
 155 def AUIPC : AUIPC_ENC, AUIPC_DESC, ISA_MIPS32R6;
 156 def BALC;
 157 def BC1EQZ;
 158 def BC1NEZ;
 159 def BC2EQZ;
 160 def BC2NEZ;
 161 def BC;
 162 def BEQC;
 163 def BEQZALC;
 164 def BEQZC;
 165 def BGEC;  // Also aliased to blec with operands swapped
 166 def BGEUC; // Also aliased to bleuc with operands swapped
 167 def BGEZALC;
 168 def BGEZC;
 169 def BGTZALC;
 170 def BGTZC;
 171 def BITSWAP; // Known as BITREV in DSP ASE
 172 def BLEZALC;
 173 def BLEZC;
 174 def BLTC; // Also aliased to bgtc with operands swapped
 175 def BLTUC; // Also aliased to bgtuc with operands swapped
 176 def BLTZALC;
 177 def BLTZC;
 178 def BNEC;
 179 def BNEZALC;
 180 def BNEZC;
 181 def BNVC;
 182 def BOVC;
 183 def CLASS_D;
 184 def CLASS_S;
 185 def CMP_CC_D;
 186 def CMP_CC_S;
 187 def DIV : DIV_ENC, DIV_DESC, ISA_MIPS32R6;
 188 def DIVU : DIVU_ENC, DIVU_DESC, ISA_MIPS32R6;
 189 def JIALC;
 190 def JIC;
 191 // def LSA; // See MSA
 192 def LWPC;
 193 def LWUPC;
 194 def MADDF;
 195 def MAXA_D;
 196 def MAXA_S;
 197 def MAX_D;
 198 def MAX_S;
 199 def MINA_D;
 200 def MINA_S;
 201 def MIN_D;
 202 def MOD : MOD_ENC, MOD_DESC, ISA_MIPS32R6;
 203 def MODU : MODU_ENC, MODU_DESC, ISA_MIPS32R6;
 204 def MSUBF;
 205 def MUH    : MUH_ENC, MUH_DESC, ISA_MIPS32R6;
 206 def MUHU   : MUHU_ENC, MUHU_DESC, ISA_MIPS32R6;
 207 def MUL_R6 : MUL_R6_ENC, MUL_R6_DESC, ISA_MIPS32R6;
 208 def MULU   : MULU_ENC, MULU_DESC, ISA_MIPS32R6;
 209 def NAL; // BAL with rd=0
 210 def RINT_D;
 211 def RINT_S;
 212 def SELEQZ;
 213 def SELEQZ_D;
 214 def SELEQZ_S;
 215 def SELNEZ;
 216 def SELNEZ_D;
 217 def SELNEZ_S;
 218 def SEL_D : SEL_D_ENC, SEL_D_DESC, ISA_MIPS32R6;
 219 def SEL_S : SEL_S_ENC, SEL_S_DESC, ISA_MIPS32R6;