lib/Target/MSP430/MSP430ISelDAGToDAG.cpp

   1 //===-- MSP430ISelDAGToDAG.cpp - A dag to dag inst selector for MSP430 ----===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file defines an instruction selector for the MSP430 target.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #include "MSP430.h"
  15 #include "MSP430TargetMachine.h"
  16 #include "llvm/CodeGen/MachineFrameInfo.h"
  17 #include "llvm/CodeGen/MachineFunction.h"
  18 #include "llvm/CodeGen/MachineInstrBuilder.h"
  19 #include "llvm/CodeGen/MachineRegisterInfo.h"
  20 #include "llvm/CodeGen/SelectionDAG.h"
  21 #include "llvm/CodeGen/SelectionDAGISel.h"
  22 #include "llvm/IR/CallingConv.h"
  23 #include "llvm/IR/Constants.h"
  24 #include "llvm/IR/DerivedTypes.h"
  25 #include "llvm/IR/Function.h"
  26 #include "llvm/IR/Intrinsics.h"
  27 #include "llvm/Support/Compiler.h"
  28 #include "llvm/Support/Debug.h"
  29 #include "llvm/Support/ErrorHandling.h"
  30 #include "llvm/Support/raw_ostream.h"
  31 #include "llvm/Target/TargetLowering.h"
  32 using namespace llvm;
  33
  34 #define DEBUG_TYPE "msp430-isel"
  35
  36 namespace {
  37   struct MSP430ISelAddressMode {
  38     enum {
  39       RegBase,
  40       FrameIndexBase
  41     } BaseType;
  42
  43     struct {            // This is really a union, discriminated by BaseType!
  44       SDValue Reg;
  45       int FrameIndex;
  46     } Base;
  47
  48     int16_t Disp;
  49     const GlobalValue *GV;
  50     const Constant *CP;
  51     const BlockAddress *BlockAddr;
  52     const char *ES;
  53     int JT;
  54     unsigned Align;    // CP alignment.
  55
  56     MSP430ISelAddressMode()
  57       : BaseType(RegBase), Disp(0), GV(nullptr), CP(nullptr),
  58         BlockAddr(nullptr), ES(nullptr), JT(-1), Align(0) {
  59     }
  60
  61     bool hasSymbolicDisplacement() const {
  62       return GV != nullptr || CP != nullptr || ES != nullptr || JT != -1;
  63     }
  64
  65     void dump() {
  66       errs() << "MSP430ISelAddressMode " << this << '\n';
  67       if (BaseType == RegBase && Base.Reg.getNode() != nullptr) {
  68         errs() << "Base.Reg ";
  69         Base.Reg.getNode()->dump();
  70       } else if (BaseType == FrameIndexBase) {
  71         errs() << " Base.FrameIndex " << Base.FrameIndex << '\n';
  72       }
  73       errs() << " Disp " << Disp << '\n';
  74       if (GV) {
  75         errs() << "GV ";
  76         GV->dump();
  77       } else if (CP) {
  78         errs() << " CP ";
  79         CP->dump();
  80         errs() << " Align" << Align << '\n';
  81       } else if (ES) {
  82         errs() << "ES ";
  83         errs() << ES << '\n';
  84       } else if (JT != -1)
  85         errs() << " JT" << JT << " Align" << Align << '\n';
  86     }
  87   };
  88 }
  89
  90 /// MSP430DAGToDAGISel - MSP430 specific code to select MSP430 machine
  91 /// instructions for SelectionDAG operations.
  92 ///
  93 namespace {
  94   class MSP430DAGToDAGISel : public SelectionDAGISel {
  95     const MSP430TargetLowering &Lowering;
  96     const MSP430Subtarget &Subtarget;
  97
  98   public:
  99     MSP430DAGToDAGISel(MSP430TargetMachine &TM, CodeGenOpt::Level OptLevel)
 100       : SelectionDAGISel(TM, OptLevel),
 101         Lowering(*TM.getTargetLowering()),
 102         Subtarget(*TM.getSubtargetImpl()) { }
 103
 104     virtual const char *getPassName() const {
 105       return "MSP430 DAG->DAG Pattern Instruction Selection";
 106     }
 107
 108     bool MatchAddress(SDValue N, MSP430ISelAddressMode &AM);
 109     bool MatchWrapper(SDValue N, MSP430ISelAddressMode &AM);
 110     bool MatchAddressBase(SDValue N, MSP430ISelAddressMode &AM);
 111
 112     virtual bool
 113     SelectInlineAsmMemoryOperand(const SDValue &Op, char ConstraintCode,
 114                                  std::vector<SDValue> &OutOps);
 115
 116     // Include the pieces autogenerated from the target description.
 117   #include "MSP430GenDAGISel.inc"
 118
 119   private:
 120     SDNode *Select(SDNode *N);
 121     SDNode *SelectIndexedLoad(SDNode *Op);
 122     SDNode *SelectIndexedBinOp(SDNode *Op, SDValue N1, SDValue N2,
 123                                unsigned Opc8, unsigned Opc16);
 124
 125     bool SelectAddr(SDValue Addr, SDValue &Base, SDValue &Disp);
 126   };
 127 }  // end anonymous namespace
 128
 129 /// createMSP430ISelDag - This pass converts a legalized DAG into a
 130 /// MSP430-specific DAG, ready for instruction scheduling.
 131 ///
 132 FunctionPass *llvm::createMSP430ISelDag(MSP430TargetMachine &TM,
 133                                         CodeGenOpt::Level OptLevel) {
 134   return new MSP430DAGToDAGISel(TM, OptLevel);
 135 }
 136
 137
 138 /// MatchWrapper - Try to match MSP430ISD::Wrapper node into an addressing mode.
 139 /// These wrap things that will resolve down into a symbol reference.  If no
 140 /// match is possible, this returns true, otherwise it returns false.
 141 bool MSP430DAGToDAGISel::MatchWrapper(SDValue N, MSP430ISelAddressMode &AM) {
 142   // If the addressing mode already has a symbol as the displacement, we can
 143   // never match another symbol.
 144   if (AM.hasSymbolicDisplacement())
 145     return true;
 146
 147   SDValue N0 = N.getOperand(0);
 148
 149   if (GlobalAddressSDNode *G = dyn_cast<GlobalAddressSDNode>(N0)) {
 150     AM.GV = G->getGlobal();
 151     AM.Disp += G->getOffset();
 152     //AM.SymbolFlags = G->getTargetFlags();
 153   } else if (ConstantPoolSDNode *CP = dyn_cast<ConstantPoolSDNode>(N0)) {
 154     AM.CP = CP->getConstVal();
 155     AM.Align = CP->getAlignment();
 156     AM.Disp += CP->getOffset();
 157     //AM.SymbolFlags = CP->getTargetFlags();
 158   } else if (ExternalSymbolSDNode *S = dyn_cast<ExternalSymbolSDNode>(N0)) {
 159     AM.ES = S->getSymbol();
 160     //AM.SymbolFlags = S->getTargetFlags();
 161   } else if (JumpTableSDNode *J = dyn_cast<JumpTableSDNode>(N0)) {
 162     AM.JT = J->getIndex();
 163     //AM.SymbolFlags = J->getTargetFlags();
 164   } else {
 165     AM.BlockAddr = cast<BlockAddressSDNode>(N0)->getBlockAddress();
 166     //AM.SymbolFlags = cast<BlockAddressSDNode>(N0)->getTargetFlags();
 167   }
 168   return false;
 169 }
 170
 171 /// MatchAddressBase - Helper for MatchAddress. Add the specified node to the
 172 /// specified addressing mode without any further recursion.
 173 bool MSP430DAGToDAGISel::MatchAddressBase(SDValue N, MSP430ISelAddressMode &AM) {
 174   // Is the base register already occupied?
 175   if (AM.BaseType != MSP430ISelAddressMode::RegBase || AM.Base.Reg.getNode()) {
 176     // If so, we cannot select it.
 177     return true;
 178   }
 179
 180   // Default, generate it as a register.
 181   AM.BaseType = MSP430ISelAddressMode::RegBase;
 182   AM.Base.Reg = N;
 183   return false;
 184 }
 185
 186 bool MSP430DAGToDAGISel::MatchAddress(SDValue N, MSP430ISelAddressMode &AM) {
 187   DEBUG(errs() << "MatchAddress: "; AM.dump());
 188
 189   switch (N.getOpcode()) {
 190   default: break;
 191   case ISD::Constant: {
 192     uint64_t Val = cast<ConstantSDNode>(N)->getSExtValue();
 193     AM.Disp += Val;
 194     return false;
 195   }
 196
 197   case MSP430ISD::Wrapper:
 198     if (!MatchWrapper(N, AM))
 199       return false;
 200     break;
 201
 202   case ISD::FrameIndex:
 203     if (AM.BaseType == MSP430ISelAddressMode::RegBase
 204         && AM.Base.Reg.getNode() == nullptr) {
 205       AM.BaseType = MSP430ISelAddressMode::FrameIndexBase;
 206       AM.Base.FrameIndex = cast<FrameIndexSDNode>(N)->getIndex();
 207       return false;
 208     }
 209     break;
 210
 211   case ISD::ADD: {
 212     MSP430ISelAddressMode Backup = AM;
 213     if (!MatchAddress(N.getNode()->getOperand(0), AM) &&
 214         !MatchAddress(N.getNode()->getOperand(1), AM))
 215       return false;
 216     AM = Backup;
 217     if (!MatchAddress(N.getNode()->getOperand(1), AM) &&
 218         !MatchAddress(N.getNode()->getOperand(0), AM))
 219       return false;
 220     AM = Backup;
 221
 222     break;
 223   }
 224
 225   case ISD::OR:
 226     // Handle "X | C" as "X + C" iff X is known to have C bits clear.
 227     if (ConstantSDNode *CN = dyn_cast<ConstantSDNode>(N.getOperand(1))) {
 228       MSP430ISelAddressMode Backup = AM;
 229       uint64_t Offset = CN->getSExtValue();
 230       // Start with the LHS as an addr mode.
 231       if (!MatchAddress(N.getOperand(0), AM) &&
 232           // Address could not have picked a GV address for the displacement.
 233           AM.GV == nullptr &&
 234           // Check to see if the LHS & C is zero.
 235           CurDAG->MaskedValueIsZero(N.getOperand(0), CN->getAPIntValue())) {
 236         AM.Disp += Offset;
 237         return false;
 238       }
 239       AM = Backup;
 240     }
 241     break;
 242   }
 243
 244   return MatchAddressBase(N, AM);
 245 }
 246
 247 /// SelectAddr - returns true if it is able pattern match an addressing mode.
 248 /// It returns the operands which make up the maximal addressing mode it can
 249 /// match by reference.
 250 bool MSP430DAGToDAGISel::SelectAddr(SDValue N,
 251                                     SDValue &Base, SDValue &Disp) {
 252   MSP430ISelAddressMode AM;
 253
 254   if (MatchAddress(N, AM))
 255     return false;
 256
 257   EVT VT = N.getValueType();
 258   if (AM.BaseType == MSP430ISelAddressMode::RegBase) {
 259     if (!AM.Base.Reg.getNode())
 260       AM.Base.Reg = CurDAG->getRegister(0, VT);
 261   }
 262
 263   Base  = (AM.BaseType == MSP430ISelAddressMode::FrameIndexBase) ?
 264     CurDAG->getTargetFrameIndex(AM.Base.FrameIndex,
 265                                 getTargetLowering()->getPointerTy()) :
 266     AM.Base.Reg;
 267
 268   if (AM.GV)
 269     Disp = CurDAG->getTargetGlobalAddress(AM.GV, SDLoc(N),
 270                                           MVT::i16, AM.Disp,
 271                                           0/*AM.SymbolFlags*/);
 272   else if (AM.CP)
 273     Disp = CurDAG->getTargetConstantPool(AM.CP, MVT::i16,
 274                                          AM.Align, AM.Disp, 0/*AM.SymbolFlags*/);
 275   else if (AM.ES)
 276     Disp = CurDAG->getTargetExternalSymbol(AM.ES, MVT::i16, 0/*AM.SymbolFlags*/);
 277   else if (AM.JT != -1)
 278     Disp = CurDAG->getTargetJumpTable(AM.JT, MVT::i16, 0/*AM.SymbolFlags*/);
 279   else if (AM.BlockAddr)
 280     Disp = CurDAG->getTargetBlockAddress(AM.BlockAddr, MVT::i32, 0,
 281                                          0/*AM.SymbolFlags*/);
 282   else
 283     Disp = CurDAG->getTargetConstant(AM.Disp, MVT::i16);
 284
 285   return true;
 286 }
 287
 288 bool MSP430DAGToDAGISel::
 289 SelectInlineAsmMemoryOperand(const SDValue &Op, char ConstraintCode,
 290                              std::vector<SDValue> &OutOps) {
 291   SDValue Op0, Op1;
 292   switch (ConstraintCode) {
 293   default: return true;
 294   case 'm':   // memory
 295     if (!SelectAddr(Op, Op0, Op1))
 296       return true;
 297     break;
 298   }
 299
 300   OutOps.push_back(Op0);
 301   OutOps.push_back(Op1);
 302   return false;
 303 }
 304
 305 static bool isValidIndexedLoad(const LoadSDNode *LD) {
 306   ISD::MemIndexedMode AM = LD->getAddressingMode();
 307   if (AM != ISD::POST_INC || LD->getExtensionType() != ISD::NON_EXTLOAD)
 308     return false;
 309
 310   EVT VT = LD->getMemoryVT();
 311
 312   switch (VT.getSimpleVT().SimpleTy) {
 313   case MVT::i8:
 314     // Sanity check
 315     if (cast<ConstantSDNode>(LD->getOffset())->getZExtValue() != 1)
 316       return false;
 317
 318     break;
 319   case MVT::i16:
 320     // Sanity check
 321     if (cast<ConstantSDNode>(LD->getOffset())->getZExtValue() != 2)
 322       return false;
 323
 324     break;
 325   default:
 326     return false;
 327   }
 328
 329   return true;
 330 }
 331
 332 SDNode *MSP430DAGToDAGISel::SelectIndexedLoad(SDNode *N) {
 333   LoadSDNode *LD = cast<LoadSDNode>(N);
 334   if (!isValidIndexedLoad(LD))
 335     return nullptr;
 336
 337   MVT VT = LD->getMemoryVT().getSimpleVT();
 338
 339   unsigned Opcode = 0;
 340   switch (VT.SimpleTy) {
 341   case MVT::i8:
 342     Opcode = MSP430::MOV8rm_POST;
 343     break;
 344   case MVT::i16:
 345     Opcode = MSP430::MOV16rm_POST;
 346     break;
 347   default:
 348     return nullptr;
 349   }
 350
 351    return CurDAG->getMachineNode(Opcode, SDLoc(N),
 352                                  VT, MVT::i16, MVT::Other,
 353                                  LD->getBasePtr(), LD->getChain());
 354 }
 355
 356 SDNode *MSP430DAGToDAGISel::SelectIndexedBinOp(SDNode *Op,
 357                                                SDValue N1, SDValue N2,
 358                                                unsigned Opc8, unsigned Opc16) {
 359   if (N1.getOpcode() == ISD::LOAD &&
 360       N1.hasOneUse() &&
 361       IsLegalToFold(N1, Op, Op, OptLevel)) {
 362     LoadSDNode *LD = cast<LoadSDNode>(N1);
 363     if (!isValidIndexedLoad(LD))
 364       return nullptr;
 365
 366     MVT VT = LD->getMemoryVT().getSimpleVT();
 367     unsigned Opc = (VT == MVT::i16 ? Opc16 : Opc8);
 368     MachineSDNode::mmo_iterator MemRefs0 = MF->allocateMemRefsArray(1);
 369     MemRefs0[0] = cast<MemSDNode>(N1)->getMemOperand();
 370     SDValue Ops0[] = { N2, LD->getBasePtr(), LD->getChain() };
 371     SDNode *ResNode =
 372       CurDAG->SelectNodeTo(Op, Opc,
 373                            VT, MVT::i16, MVT::Other,
 374                            Ops0, 3);
 375     cast<MachineSDNode>(ResNode)->setMemRefs(MemRefs0, MemRefs0 + 1);
 376     // Transfer chain.
 377     ReplaceUses(SDValue(N1.getNode(), 2), SDValue(ResNode, 2));
 378     // Transfer writeback.
 379     ReplaceUses(SDValue(N1.getNode(), 1), SDValue(ResNode, 1));
 380     return ResNode;
 381   }
 382
 383   return nullptr;
 384 }
 385
 386
 387 SDNode *MSP430DAGToDAGISel::Select(SDNode *Node) {
 388   SDLoc dl(Node);
 389
 390   // Dump information about the Node being selected
 391   DEBUG(errs() << "Selecting: ");
 392   DEBUG(Node->dump(CurDAG));
 393   DEBUG(errs() << "\n");
 394
 395   // If we have a custom node, we already have selected!
 396   if (Node->isMachineOpcode()) {
 397     DEBUG(errs() << "== ";
 398           Node->dump(CurDAG);
 399           errs() << "\n");
 400     Node->setNodeId(-1);
 401     return nullptr;
 402   }
 403
 404   // Few custom selection stuff.
 405   switch (Node->getOpcode()) {
 406   default: break;
 407   case ISD::FrameIndex: {
 408     assert(Node->getValueType(0) == MVT::i16);
 409     int FI = cast<FrameIndexSDNode>(Node)->getIndex();
 410     SDValue TFI = CurDAG->getTargetFrameIndex(FI, MVT::i16);
 411     if (Node->hasOneUse())
 412       return CurDAG->SelectNodeTo(Node, MSP430::ADD16ri, MVT::i16,
 413                                   TFI, CurDAG->getTargetConstant(0, MVT::i16));
 414     return CurDAG->getMachineNode(MSP430::ADD16ri, dl, MVT::i16,
 415                                   TFI, CurDAG->getTargetConstant(0, MVT::i16));
 416   }
 417   case ISD::LOAD:
 418     if (SDNode *ResNode = SelectIndexedLoad(Node))
 419       return ResNode;
 420     // Other cases are autogenerated.
 421     break;
 422   case ISD::ADD:
 423     if (SDNode *ResNode =
 424         SelectIndexedBinOp(Node,
 425                            Node->getOperand(0), Node->getOperand(1),
 426                            MSP430::ADD8rm_POST, MSP430::ADD16rm_POST))
 427       return ResNode;
 428     else if (SDNode *ResNode =
 429              SelectIndexedBinOp(Node, Node->getOperand(1), Node->getOperand(0),
 430                                 MSP430::ADD8rm_POST, MSP430::ADD16rm_POST))
 431       return ResNode;
 432
 433     // Other cases are autogenerated.
 434     break;
 435   case ISD::SUB:
 436     if (SDNode *ResNode =
 437         SelectIndexedBinOp(Node,
 438                            Node->getOperand(0), Node->getOperand(1),
 439                            MSP430::SUB8rm_POST, MSP430::SUB16rm_POST))
 440       return ResNode;
 441
 442     // Other cases are autogenerated.
 443     break;
 444   case ISD::AND:
 445     if (SDNode *ResNode =
 446         SelectIndexedBinOp(Node,
 447                            Node->getOperand(0), Node->getOperand(1),
 448                            MSP430::AND8rm_POST, MSP430::AND16rm_POST))
 449       return ResNode;
 450     else if (SDNode *ResNode =
 451              SelectIndexedBinOp(Node, Node->getOperand(1), Node->getOperand(0),
 452                                 MSP430::AND8rm_POST, MSP430::AND16rm_POST))
 453       return ResNode;
 454
 455     // Other cases are autogenerated.
 456     break;
 457   case ISD::OR:
 458     if (SDNode *ResNode =
 459         SelectIndexedBinOp(Node,
 460                            Node->getOperand(0), Node->getOperand(1),
 461                            MSP430::OR8rm_POST, MSP430::OR16rm_POST))
 462       return ResNode;
 463     else if (SDNode *ResNode =
 464              SelectIndexedBinOp(Node, Node->getOperand(1), Node->getOperand(0),
 465                                 MSP430::OR8rm_POST, MSP430::OR16rm_POST))
 466       return ResNode;
 467
 468     // Other cases are autogenerated.
 469     break;
 470   case ISD::XOR:
 471     if (SDNode *ResNode =
 472         SelectIndexedBinOp(Node,
 473                            Node->getOperand(0), Node->getOperand(1),
 474                            MSP430::XOR8rm_POST, MSP430::XOR16rm_POST))
 475       return ResNode;
 476     else if (SDNode *ResNode =
 477              SelectIndexedBinOp(Node, Node->getOperand(1), Node->getOperand(0),
 478                                 MSP430::XOR8rm_POST, MSP430::XOR16rm_POST))
 479       return ResNode;
 480
 481     // Other cases are autogenerated.
 482     break;
 483   }
 484
 485   // Select the default instruction
 486   SDNode *ResNode = SelectCode(Node);
 487
 488   DEBUG(errs() << "=> ");
 489   if (ResNode == nullptr || ResNode == Node)
 490     DEBUG(Node->dump(CurDAG));
 491   else
 492     DEBUG(ResNode->dump(CurDAG));
 493   DEBUG(errs() << "\n");
 494
 495   return ResNode;
 496 }