lib/Target/CellSPU/SPUSubtarget.cpp

   1 //===- SPUSubtarget.cpp - STI Cell SPU Subtarget Information --------------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file implements the CellSPU-specific subclass of TargetSubtarget.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #include "SPUSubtarget.h"
  15 #include "SPU.h"
  16 #include "llvm/ADT/SmallVector.h"
  17 #include "SPURegisterInfo.h"
  18
  19 #define GET_SUBTARGETINFO_CTOR
  20 #define GET_SUBTARGETINFO_MC_DESC
  21 #define GET_SUBTARGETINFO_TARGET_DESC
  22 #include "SPUGenSubtarget.inc"
  23
  24 using namespace llvm;
  25
  26 SPUSubtarget::SPUSubtarget(const std::string &TT, const std::string &CPU,
  27                            const std::string &FS) :
  28   SPUGenSubtargetInfo(),
  29   StackAlignment(16),
  30   ProcDirective(SPU::DEFAULT_PROC),
  31   UseLargeMem(false)
  32 {
  33   // Should be the target SPU processor type. For now, since there's only
  34   // one, simply default to the current "v0" default:
  35   std::string default_cpu("v0");
  36
  37   // Parse features string.
  38   ParseSubtargetFeatures(FS, default_cpu);
  39
  40   // Initialize scheduling itinerary for the specified CPU.
  41   InstrItins = getInstrItineraryForCPU(default_cpu);
  42 }
  43
  44 /// SetJITMode - This is called to inform the subtarget info that we are
  45 /// producing code for the JIT.
  46 void SPUSubtarget::SetJITMode() {
  47 }
  48
  49 /// Enable PostRA scheduling for optimization levels -O2 and -O3.
  50 bool SPUSubtarget::enablePostRAScheduler(
  51                        CodeGenOpt::Level OptLevel,
  52                        TargetSubtarget::AntiDepBreakMode& Mode,
  53                        RegClassVector& CriticalPathRCs) const {
  54   Mode = TargetSubtarget::ANTIDEP_CRITICAL;
  55   // CriticalPathsRCs seems to be the set of
  56   // RegisterClasses that antidep breakings are performed for.
  57   // Do it for all register classes
  58   CriticalPathRCs.clear();
  59   CriticalPathRCs.push_back(&SPU::R8CRegClass);
  60   CriticalPathRCs.push_back(&SPU::R16CRegClass);
  61   CriticalPathRCs.push_back(&SPU::R32CRegClass);
  62   CriticalPathRCs.push_back(&SPU::R32FPRegClass);
  63   CriticalPathRCs.push_back(&SPU::R64CRegClass);
  64   CriticalPathRCs.push_back(&SPU::VECREGRegClass);
  65   return OptLevel >= CodeGenOpt::Default;
  66 }