lib/Target/Alpha/AlphaRegisterInfo.cpp

   1 //===- AlphaRegisterInfo.cpp - Alpha Register Information -------*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file was developed by the LLVM research group and is distributed under
   6 // the University of Illinois Open Source License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains the Alpha implementation of the MRegisterInfo class.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #define DEBUG_TYPE "reginfo"
  15 #include "Alpha.h"
  16 #include "AlphaRegisterInfo.h"
  17 #include "llvm/Constants.h"
  18 #include "llvm/Type.h"
  19 #include "llvm/Function.h"
  20 #include "llvm/CodeGen/ValueTypes.h"
  21 #include "llvm/CodeGen/MachineInstrBuilder.h"
  22 #include "llvm/CodeGen/MachineFunction.h"
  23 #include "llvm/CodeGen/MachineFrameInfo.h"
  24 #include "llvm/CodeGen/MachineLocation.h"
  25 #include "llvm/Target/TargetFrameInfo.h"
  26 #include "llvm/Target/TargetMachine.h"
  27 #include "llvm/Target/TargetOptions.h"
  28 #include "llvm/Target/TargetInstrInfo.h"
  29 #include "llvm/Support/CommandLine.h"
  30 #include "llvm/Support/Debug.h"
  31 #include "llvm/ADT/BitVector.h"
  32 #include "llvm/ADT/STLExtras.h"
  33 #include <cstdlib>
  34 using namespace llvm;
  35
  36 //These describe LDAx
  37 static const int IMM_LOW  = -32768;
  38 static const int IMM_HIGH = 32767;
  39 static const int IMM_MULT = 65536;
  40
  41 static long getUpper16(long l)
  42 {
  43   long y = l / IMM_MULT;
  44   if (l % IMM_MULT > IMM_HIGH)
  45     ++y;
  46   return y;
  47 }
  48
  49 static long getLower16(long l)
  50 {
  51   long h = getUpper16(l);
  52   return l - h * IMM_MULT;
  53 }
  54
  55 AlphaRegisterInfo::AlphaRegisterInfo(const TargetInstrInfo &tii)
  56   : AlphaGenRegisterInfo(Alpha::ADJUSTSTACKDOWN, Alpha::ADJUSTSTACKUP),
  57     TII(tii)
  58 {
  59 }
  60
  61 void
  62 AlphaRegisterInfo::storeRegToStackSlot(MachineBasicBlock &MBB,
  63                                        MachineBasicBlock::iterator MI,
  64                                        unsigned SrcReg, int FrameIdx,
  65                                        const TargetRegisterClass *RC) const {
  66   //cerr << "Trying to store " << getPrettyName(SrcReg) << " to "
  67   //     << FrameIdx << "\n";
  68   //BuildMI(MBB, MI, Alpha::WTF, 0).addReg(SrcReg);
  69   if (RC == Alpha::F4RCRegisterClass)
  70     BuildMI(MBB, MI, TII.get(Alpha::STS))
  71       .addReg(SrcReg, false, false, true)
  72       .addFrameIndex(FrameIdx).addReg(Alpha::F31);
  73   else if (RC == Alpha::F8RCRegisterClass)
  74     BuildMI(MBB, MI, TII.get(Alpha::STT))
  75       .addReg(SrcReg, false, false, true)
  76       .addFrameIndex(FrameIdx).addReg(Alpha::F31);
  77   else if (RC == Alpha::GPRCRegisterClass)
  78     BuildMI(MBB, MI, TII.get(Alpha::STQ))
  79       .addReg(SrcReg, false, false, true)
  80       .addFrameIndex(FrameIdx).addReg(Alpha::F31);
  81   else
  82     abort();
  83 }
  84
  85 void AlphaRegisterInfo::storeRegToAddr(MachineFunction &MF, unsigned SrcReg,
  86                                        SmallVectorImpl<MachineOperand> &Addr,
  87                                        const TargetRegisterClass *RC,
  88                                  SmallVectorImpl<MachineInstr*> &NewMIs) const {
  89   unsigned Opc = 0;
  90   if (RC == Alpha::F4RCRegisterClass)
  91     Opc = Alpha::STS;
  92   else if (RC == Alpha::F8RCRegisterClass)
  93     Opc = Alpha::STT;
  94   else if (RC == Alpha::GPRCRegisterClass)
  95     Opc = Alpha::STQ;
  96   else
  97     abort();
  98   MachineInstrBuilder MIB =
  99     BuildMI(TII.get(Opc)).addReg(SrcReg, false, false, true);
 100   for (unsigned i = 0, e = Addr.size(); i != e; ++i) {
 101     MachineOperand &MO = Addr[i];
 102     if (MO.isRegister())
 103       MIB.addReg(MO.getReg(), MO.isDef(), MO.isImplicit());
 104     else
 105       MIB.addImm(MO.getImm());
 106   }
 107   NewMIs.push_back(MIB);
 108 }
 109
 110 void
 111 AlphaRegisterInfo::loadRegFromStackSlot(MachineBasicBlock &MBB,
 112                                         MachineBasicBlock::iterator MI,
 113                                         unsigned DestReg, int FrameIdx,
 114                                         const TargetRegisterClass *RC) const {
 115   //cerr << "Trying to load " << getPrettyName(DestReg) << " to "
 116   //     << FrameIdx << "\n";
 117   if (RC == Alpha::F4RCRegisterClass)
 118     BuildMI(MBB, MI, TII.get(Alpha::LDS), DestReg)
 119       .addFrameIndex(FrameIdx).addReg(Alpha::F31);
 120   else if (RC == Alpha::F8RCRegisterClass)
 121     BuildMI(MBB, MI, TII.get(Alpha::LDT), DestReg)
 122       .addFrameIndex(FrameIdx).addReg(Alpha::F31);
 123   else if (RC == Alpha::GPRCRegisterClass)
 124     BuildMI(MBB, MI, TII.get(Alpha::LDQ), DestReg)
 125       .addFrameIndex(FrameIdx).addReg(Alpha::F31);
 126   else
 127     abort();
 128 }
 129
 130 void AlphaRegisterInfo::loadRegFromAddr(MachineFunction &MF, unsigned DestReg,
 131                                         SmallVectorImpl<MachineOperand> &Addr,
 132                                         const TargetRegisterClass *RC,
 133                                  SmallVectorImpl<MachineInstr*> &NewMIs) const {
 134   unsigned Opc = 0;
 135   if (RC == Alpha::F4RCRegisterClass)
 136     Opc = Alpha::LDS;
 137   else if (RC == Alpha::F8RCRegisterClass)
 138     Opc = Alpha::LDT;
 139   else if (RC == Alpha::GPRCRegisterClass)
 140     Opc = Alpha::LDQ;
 141   else
 142     abort();
 143   MachineInstrBuilder MIB =
 144     BuildMI(TII.get(Opc), DestReg);
 145   for (unsigned i = 0, e = Addr.size(); i != e; ++i) {
 146     MachineOperand &MO = Addr[i];
 147     if (MO.isRegister())
 148       MIB.addReg(MO.getReg(), MO.isDef(), MO.isImplicit());
 149     else
 150       MIB.addImm(MO.getImm());
 151   }
 152   NewMIs.push_back(MIB);
 153 }
 154
 155 MachineInstr *AlphaRegisterInfo::foldMemoryOperand(MachineInstr *MI,
 156                                                  SmallVectorImpl<unsigned> &Ops,
 157                                                  int FrameIndex) const {
 158    if (Ops.size() != 1) return NULL;
 159
 160    // Make sure this is a reg-reg copy.
 161    unsigned Opc = MI->getOpcode();
 162
 163    MachineInstr *NewMI = NULL;
 164    switch(Opc) {
 165    default:
 166      break;
 167    case Alpha::BISr:
 168    case Alpha::CPYSS:
 169    case Alpha::CPYST:
 170      if (MI->getOperand(1).getReg() == MI->getOperand(2).getReg()) {
 171        if (Ops[0] == 0) {  // move -> store
 172          unsigned InReg = MI->getOperand(1).getReg();
 173          Opc = (Opc == Alpha::BISr) ? Alpha::STQ :
 174            ((Opc == Alpha::CPYSS) ? Alpha::STS : Alpha::STT);
 175          NewMI = BuildMI(TII.get(Opc)).addReg(InReg).addFrameIndex(FrameIndex)
 176            .addReg(Alpha::F31);
 177        } else {           // load -> move
 178          unsigned OutReg = MI->getOperand(0).getReg();
 179          Opc = (Opc == Alpha::BISr) ? Alpha::LDQ :
 180            ((Opc == Alpha::CPYSS) ? Alpha::LDS : Alpha::LDT);
 181          NewMI = BuildMI(TII.get(Opc), OutReg).addFrameIndex(FrameIndex)
 182            .addReg(Alpha::F31);
 183        }
 184      }
 185      break;
 186    }
 187   if (NewMI)
 188     NewMI->copyKillDeadInfo(MI);
 189   return 0;
 190 }
 191
 192
 193 void AlphaRegisterInfo::copyRegToReg(MachineBasicBlock &MBB,
 194                                      MachineBasicBlock::iterator MI,
 195                                      unsigned DestReg, unsigned SrcReg,
 196                                      const TargetRegisterClass *DestRC,
 197                                      const TargetRegisterClass *SrcRC) const {
 198   //cerr << "copyRegToReg " << DestReg << " <- " << SrcReg << "\n";
 199   if (DestRC != SrcRC) {
 200     cerr << "Not yet supported!";
 201     abort();
 202   }
 203
 204   if (DestRC == Alpha::GPRCRegisterClass) {
 205     BuildMI(MBB, MI, TII.get(Alpha::BISr), DestReg).addReg(SrcReg).addReg(SrcReg);
 206   } else if (DestRC == Alpha::F4RCRegisterClass) {
 207     BuildMI(MBB, MI, TII.get(Alpha::CPYSS), DestReg).addReg(SrcReg).addReg(SrcReg);
 208   } else if (DestRC == Alpha::F8RCRegisterClass) {
 209     BuildMI(MBB, MI, TII.get(Alpha::CPYST), DestReg).addReg(SrcReg).addReg(SrcReg);
 210   } else {
 211     cerr << "Attempt to copy register that is not GPR or FPR";
 212     abort();
 213   }
 214 }
 215
 216 void AlphaRegisterInfo::reMaterialize(MachineBasicBlock &MBB,
 217                                       MachineBasicBlock::iterator I,
 218                                       unsigned DestReg,
 219                                       const MachineInstr *Orig) const {
 220   MachineInstr *MI = Orig->clone();
 221   MI->getOperand(0).setReg(DestReg);
 222   MBB.insert(I, MI);
 223 }
 224
 225 const unsigned* AlphaRegisterInfo::getCalleeSavedRegs(const MachineFunction *MF)
 226                                                                          const {
 227   static const unsigned CalleeSavedRegs[] = {
 228     Alpha::R9, Alpha::R10,
 229     Alpha::R11, Alpha::R12,
 230     Alpha::R13, Alpha::R14,
 231     Alpha::F2, Alpha::F3,
 232     Alpha::F4, Alpha::F5,
 233     Alpha::F6, Alpha::F7,
 234     Alpha::F8, Alpha::F9,  0
 235   };
 236   return CalleeSavedRegs;
 237 }
 238
 239 const TargetRegisterClass* const*
 240 AlphaRegisterInfo::getCalleeSavedRegClasses(const MachineFunction *MF) const {
 241   static const TargetRegisterClass * const CalleeSavedRegClasses[] = {
 242     &Alpha::GPRCRegClass, &Alpha::GPRCRegClass,
 243     &Alpha::GPRCRegClass, &Alpha::GPRCRegClass,
 244     &Alpha::GPRCRegClass, &Alpha::GPRCRegClass,
 245     &Alpha::F8RCRegClass, &Alpha::F8RCRegClass,
 246     &Alpha::F8RCRegClass, &Alpha::F8RCRegClass,
 247     &Alpha::F8RCRegClass, &Alpha::F8RCRegClass,
 248     &Alpha::F8RCRegClass, &Alpha::F8RCRegClass,  0
 249   };
 250   return CalleeSavedRegClasses;
 251 }
 252
 253 BitVector AlphaRegisterInfo::getReservedRegs(const MachineFunction &MF) const {
 254   BitVector Reserved(getNumRegs());
 255   Reserved.set(Alpha::R15);
 256   Reserved.set(Alpha::R30);
 257   Reserved.set(Alpha::R31);
 258   return Reserved;
 259 }
 260
 261 //===----------------------------------------------------------------------===//
 262 // Stack Frame Processing methods
 263 //===----------------------------------------------------------------------===//
 264
 265 // hasFP - Return true if the specified function should have a dedicated frame
 266 // pointer register.  This is true if the function has variable sized allocas or
 267 // if frame pointer elimination is disabled.
 268 //
 269 bool AlphaRegisterInfo::hasFP(const MachineFunction &MF) const {
 270   MachineFrameInfo *MFI = MF.getFrameInfo();
 271   return MFI->hasVarSizedObjects();
 272 }
 273
 274 void AlphaRegisterInfo::
 275 eliminateCallFramePseudoInstr(MachineFunction &MF, MachineBasicBlock &MBB,
 276                               MachineBasicBlock::iterator I) const {
 277   if (hasFP(MF)) {
 278     // If we have a frame pointer, turn the adjcallstackup instruction into a
 279     // 'sub ESP, <amt>' and the adjcallstackdown instruction into 'add ESP,
 280     // <amt>'
 281     MachineInstr *Old = I;
 282     uint64_t Amount = Old->getOperand(0).getImmedValue();
 283     if (Amount != 0) {
 284       // We need to keep the stack aligned properly.  To do this, we round the
 285       // amount of space needed for the outgoing arguments up to the next
 286       // alignment boundary.
 287       unsigned Align = MF.getTarget().getFrameInfo()->getStackAlignment();
 288       Amount = (Amount+Align-1)/Align*Align;
 289
 290       MachineInstr *New;
 291       if (Old->getOpcode() == Alpha::ADJUSTSTACKDOWN) {
 292         New=BuildMI(TII.get(Alpha::LDA), Alpha::R30)
 293           .addImm(-Amount).addReg(Alpha::R30);
 294       } else {
 295          assert(Old->getOpcode() == Alpha::ADJUSTSTACKUP);
 296          New=BuildMI(TII.get(Alpha::LDA), Alpha::R30)
 297           .addImm(Amount).addReg(Alpha::R30);
 298       }
 299
 300       // Replace the pseudo instruction with a new instruction...
 301       MBB.insert(I, New);
 302     }
 303   }
 304
 305   MBB.erase(I);
 306 }
 307
 308 //Alpha has a slightly funny stack:
 309 //Args
 310 //<- incoming SP
 311 //fixed locals (and spills, callee saved, etc)
 312 //<- FP
 313 //variable locals
 314 //<- SP
 315
 316 void AlphaRegisterInfo::eliminateFrameIndex(MachineBasicBlock::iterator II,
 317                                             int SPAdj, RegScavenger *RS) const {
 318   assert(SPAdj == 0 && "Unexpected");
 319
 320   unsigned i = 0;
 321   MachineInstr &MI = *II;
 322   MachineBasicBlock &MBB = *MI.getParent();
 323   MachineFunction &MF = *MBB.getParent();
 324   bool FP = hasFP(MF);
 325
 326   while (!MI.getOperand(i).isFrameIndex()) {
 327     ++i;
 328     assert(i < MI.getNumOperands() && "Instr doesn't have FrameIndex operand!");
 329   }
 330
 331   int FrameIndex = MI.getOperand(i).getFrameIndex();
 332
 333   // Add the base register of R30 (SP) or R15 (FP).
 334   MI.getOperand(i + 1).ChangeToRegister(FP ? Alpha::R15 : Alpha::R30, false);
 335
 336   // Now add the frame object offset to the offset from the virtual frame index.
 337   int Offset = MF.getFrameInfo()->getObjectOffset(FrameIndex);
 338
 339   DOUT << "FI: " << FrameIndex << " Offset: " << Offset << "\n";
 340
 341   Offset += MF.getFrameInfo()->getStackSize();
 342
 343   DOUT << "Corrected Offset " << Offset
 344        << " for stack size: " << MF.getFrameInfo()->getStackSize() << "\n";
 345
 346   if (Offset > IMM_HIGH || Offset < IMM_LOW) {
 347     DOUT << "Unconditionally using R28 for evil purposes Offset: "
 348          << Offset << "\n";
 349     //so in this case, we need to use a temporary register, and move the
 350     //original inst off the SP/FP
 351     //fix up the old:
 352     MI.getOperand(i + 1).ChangeToRegister(Alpha::R28, false);
 353     MI.getOperand(i).ChangeToImmediate(getLower16(Offset));
 354     //insert the new
 355     MachineInstr* nMI=BuildMI(TII.get(Alpha::LDAH), Alpha::R28)
 356       .addImm(getUpper16(Offset)).addReg(FP ? Alpha::R15 : Alpha::R30);
 357     MBB.insert(II, nMI);
 358   } else {
 359     MI.getOperand(i).ChangeToImmediate(Offset);
 360   }
 361 }
 362
 363
 364 void AlphaRegisterInfo::emitPrologue(MachineFunction &MF) const {
 365   MachineBasicBlock &MBB = MF.front();   // Prolog goes in entry BB
 366   MachineBasicBlock::iterator MBBI = MBB.begin();
 367   MachineFrameInfo *MFI = MF.getFrameInfo();
 368   bool FP = hasFP(MF);
 369
 370   static int curgpdist = 0;
 371
 372   //handle GOP offset
 373   BuildMI(MBB, MBBI, TII.get(Alpha::LDAHg), Alpha::R29)
 374     .addGlobalAddress(const_cast<Function*>(MF.getFunction()))
 375     .addReg(Alpha::R27).addImm(++curgpdist);
 376   BuildMI(MBB, MBBI, TII.get(Alpha::LDAg), Alpha::R29)
 377     .addGlobalAddress(const_cast<Function*>(MF.getFunction()))
 378     .addReg(Alpha::R29).addImm(curgpdist);
 379
 380   //evil const_cast until MO stuff setup to handle const
 381   BuildMI(MBB, MBBI, TII.get(Alpha::ALTENT))
 382     .addGlobalAddress(const_cast<Function*>(MF.getFunction()));
 383
 384   // Get the number of bytes to allocate from the FrameInfo
 385   long NumBytes = MFI->getStackSize();
 386
 387   if (FP)
 388     NumBytes += 8; //reserve space for the old FP
 389
 390   // Do we need to allocate space on the stack?
 391   if (NumBytes == 0) return;
 392
 393   unsigned Align = MF.getTarget().getFrameInfo()->getStackAlignment();
 394   NumBytes = (NumBytes+Align-1)/Align*Align;
 395
 396   // Update frame info to pretend that this is part of the stack...
 397   MFI->setStackSize(NumBytes);
 398
 399   // adjust stack pointer: r30 -= numbytes
 400   NumBytes = -NumBytes;
 401   if (NumBytes >= IMM_LOW) {
 402     BuildMI(MBB, MBBI, TII.get(Alpha::LDA), Alpha::R30).addImm(NumBytes)
 403       .addReg(Alpha::R30);
 404   } else if (getUpper16(NumBytes) >= IMM_LOW) {
 405     BuildMI(MBB, MBBI, TII.get(Alpha::LDAH), Alpha::R30).addImm(getUpper16(NumBytes))
 406       .addReg(Alpha::R30);
 407     BuildMI(MBB, MBBI, TII.get(Alpha::LDA), Alpha::R30).addImm(getLower16(NumBytes))
 408       .addReg(Alpha::R30);
 409   } else {
 410     cerr << "Too big a stack frame at " << NumBytes << "\n";
 411     abort();
 412   }
 413
 414   //now if we need to, save the old FP and set the new
 415   if (FP)
 416   {
 417     BuildMI(MBB, MBBI, TII.get(Alpha::STQ))
 418       .addReg(Alpha::R15).addImm(0).addReg(Alpha::R30);
 419     //this must be the last instr in the prolog
 420     BuildMI(MBB, MBBI, TII.get(Alpha::BISr), Alpha::R15)
 421       .addReg(Alpha::R30).addReg(Alpha::R30);
 422   }
 423
 424 }
 425
 426 void AlphaRegisterInfo::emitEpilogue(MachineFunction &MF,
 427                                      MachineBasicBlock &MBB) const {
 428   const MachineFrameInfo *MFI = MF.getFrameInfo();
 429   MachineBasicBlock::iterator MBBI = prior(MBB.end());
 430   assert(MBBI->getOpcode() == Alpha::RETDAG ||
 431          MBBI->getOpcode() == Alpha::RETDAGp
 432          && "Can only insert epilog into returning blocks");
 433
 434   bool FP = hasFP(MF);
 435
 436   // Get the number of bytes allocated from the FrameInfo...
 437   long NumBytes = MFI->getStackSize();
 438
 439   //now if we need to, restore the old FP
 440   if (FP)
 441   {
 442     //copy the FP into the SP (discards allocas)
 443     BuildMI(MBB, MBBI, TII.get(Alpha::BISr), Alpha::R30).addReg(Alpha::R15)
 444       .addReg(Alpha::R15);
 445     //restore the FP
 446     BuildMI(MBB, MBBI, TII.get(Alpha::LDQ), Alpha::R15).addImm(0).addReg(Alpha::R15);
 447   }
 448
 449    if (NumBytes != 0)
 450      {
 451        if (NumBytes <= IMM_HIGH) {
 452          BuildMI(MBB, MBBI, TII.get(Alpha::LDA), Alpha::R30).addImm(NumBytes)
 453            .addReg(Alpha::R30);
 454        } else if (getUpper16(NumBytes) <= IMM_HIGH) {
 455          BuildMI(MBB, MBBI, TII.get(Alpha::LDAH), Alpha::R30)
 456            .addImm(getUpper16(NumBytes)).addReg(Alpha::R30);
 457          BuildMI(MBB, MBBI, TII.get(Alpha::LDA), Alpha::R30)
 458            .addImm(getLower16(NumBytes)).addReg(Alpha::R30);
 459        } else {
 460          cerr << "Too big a stack frame at " << NumBytes << "\n";
 461          abort();
 462        }
 463      }
 464 }
 465
 466 unsigned AlphaRegisterInfo::getRARegister() const {
 467   assert(0 && "What is the return address register");
 468   return 0;
 469 }
 470
 471 unsigned AlphaRegisterInfo::getFrameRegister(MachineFunction &MF) const {
 472   return hasFP(MF) ? Alpha::R15 : Alpha::R30;
 473 }
 474
 475 unsigned AlphaRegisterInfo::getEHExceptionRegister() const {
 476   assert(0 && "What is the exception register");
 477   return 0;
 478 }
 479
 480 unsigned AlphaRegisterInfo::getEHHandlerRegister() const {
 481   assert(0 && "What is the exception handler register");
 482   return 0;
 483 }
 484
 485 int AlphaRegisterInfo::getDwarfRegNum(unsigned RegNum, bool isEH) const {
 486   assert(0 && "What is the dwarf register number");
 487   return -1;
 488 }
 489
 490 #include "AlphaGenRegisterInfo.inc"
 491
 492 std::string AlphaRegisterInfo::getPrettyName(unsigned reg)
 493 {
 494   std::string s(RegisterDescriptors[reg].Name);
 495   return s;
 496 }