lib/Target/ARM/Thumb1InstrInfo.cpp

   1 //===- Thumb1InstrInfo.cpp - Thumb-1 Instruction Information --------*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains the Thumb-1 implementation of the TargetInstrInfo class.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #include "ARMInstrInfo.h"
  15 #include "ARM.h"
  16 #include "ARMGenInstrInfo.inc"
  17 #include "ARMMachineFunctionInfo.h"
  18 #include "llvm/CodeGen/MachineFrameInfo.h"
  19 #include "llvm/CodeGen/MachineInstrBuilder.h"
  20 #include "llvm/CodeGen/MachineMemOperand.h"
  21 #include "llvm/CodeGen/PseudoSourceValue.h"
  22 #include "llvm/ADT/SmallVector.h"
  23 #include "Thumb1InstrInfo.h"
  24
  25 using namespace llvm;
  26
  27 Thumb1InstrInfo::Thumb1InstrInfo(const ARMSubtarget &STI) : RI(*this, STI) {
  28 }
  29
  30 unsigned Thumb1InstrInfo::getUnindexedOpcode(unsigned Opc) const {
  31   return 0;
  32 }
  33
  34 bool
  35 Thumb1InstrInfo::BlockHasNoFallThrough(const MachineBasicBlock &MBB) const {
  36   if (MBB.empty()) return false;
  37
  38   switch (MBB.back().getOpcode()) {
  39   case ARM::tBX_RET:
  40   case ARM::tBX_RET_vararg:
  41   case ARM::tPOP_RET:
  42   case ARM::tB:
  43   case ARM::tBRIND:
  44   case ARM::tBR_JTr:
  45     return true;
  46   default:
  47     break;
  48   }
  49
  50   return false;
  51 }
  52
  53 bool Thumb1InstrInfo::copyRegToReg(MachineBasicBlock &MBB,
  54                                    MachineBasicBlock::iterator I,
  55                                    unsigned DestReg, unsigned SrcReg,
  56                                    const TargetRegisterClass *DestRC,
  57                                    const TargetRegisterClass *SrcRC) const {
  58   DebugLoc DL = DebugLoc::getUnknownLoc();
  59   if (I != MBB.end()) DL = I->getDebugLoc();
  60
  61   if (DestRC == ARM::GPRRegisterClass) {
  62     if (SrcRC == ARM::GPRRegisterClass) {
  63       BuildMI(MBB, I, DL, get(ARM::tMOVgpr2gpr), DestReg).addReg(SrcReg);
  64       return true;
  65     } else if (SrcRC == ARM::tGPRRegisterClass) {
  66       BuildMI(MBB, I, DL, get(ARM::tMOVtgpr2gpr), DestReg).addReg(SrcReg);
  67       return true;
  68     }
  69   } else if (DestRC == ARM::tGPRRegisterClass) {
  70     if (SrcRC == ARM::GPRRegisterClass) {
  71       BuildMI(MBB, I, DL, get(ARM::tMOVgpr2tgpr), DestReg).addReg(SrcReg);
  72       return true;
  73     } else if (SrcRC == ARM::tGPRRegisterClass) {
  74       BuildMI(MBB, I, DL, get(ARM::tMOVr), DestReg).addReg(SrcReg);
  75       return true;
  76     }
  77   }
  78
  79   return false;
  80 }
  81
  82 bool Thumb1InstrInfo::
  83 canFoldMemoryOperand(const MachineInstr *MI,
  84                      const SmallVectorImpl<unsigned> &Ops) const {
  85   if (Ops.size() != 1) return false;
  86
  87   unsigned OpNum = Ops[0];
  88   unsigned Opc = MI->getOpcode();
  89   switch (Opc) {
  90   default: break;
  91   case ARM::tMOVr:
  92   case ARM::tMOVtgpr2gpr:
  93   case ARM::tMOVgpr2tgpr:
  94   case ARM::tMOVgpr2gpr: {
  95     if (OpNum == 0) { // move -> store
  96       unsigned SrcReg = MI->getOperand(1).getReg();
  97       if (TargetRegisterInfo::isPhysicalRegister(SrcReg) &&
  98           !isARMLowRegister(SrcReg))
  99         // tSpill cannot take a high register operand.
 100         return false;
 101     } else {          // move -> load
 102       unsigned DstReg = MI->getOperand(0).getReg();
 103       if (TargetRegisterInfo::isPhysicalRegister(DstReg) &&
 104           !isARMLowRegister(DstReg))
 105         // tRestore cannot target a high register operand.
 106         return false;
 107     }
 108     return true;
 109   }
 110   }
 111
 112   return false;
 113 }
 114
 115 void Thumb1InstrInfo::
 116 storeRegToStackSlot(MachineBasicBlock &MBB, MachineBasicBlock::iterator I,
 117                     unsigned SrcReg, bool isKill, int FI,
 118                     const TargetRegisterClass *RC) const {
 119   DebugLoc DL = DebugLoc::getUnknownLoc();
 120   if (I != MBB.end()) DL = I->getDebugLoc();
 121
 122   assert((RC == ARM::tGPRRegisterClass ||
 123           (TargetRegisterInfo::isPhysicalRegister(SrcReg) &&
 124            isARMLowRegister(SrcReg))) && "Unknown regclass!");
 125
 126   if (RC == ARM::tGPRRegisterClass) {
 127     MachineFunction &MF = *MBB.getParent();
 128     MachineFrameInfo &MFI = *MF.getFrameInfo();
 129     MachineMemOperand *MMO =
 130       MF.getMachineMemOperand(PseudoSourceValue::getFixedStack(FI),
 131                               MachineMemOperand::MOStore, 0,
 132                               MFI.getObjectSize(FI),
 133                               MFI.getObjectAlignment(FI));
 134     AddDefaultPred(BuildMI(MBB, I, DL, get(ARM::tSpill))
 135                    .addReg(SrcReg, getKillRegState(isKill))
 136                    .addFrameIndex(FI).addImm(0).addMemOperand(MMO));
 137   }
 138 }
 139
 140 void Thumb1InstrInfo::
 141 loadRegFromStackSlot(MachineBasicBlock &MBB, MachineBasicBlock::iterator I,
 142                      unsigned DestReg, int FI,
 143                      const TargetRegisterClass *RC) const {
 144   DebugLoc DL = DebugLoc::getUnknownLoc();
 145   if (I != MBB.end()) DL = I->getDebugLoc();
 146
 147   assert((RC == ARM::tGPRRegisterClass ||
 148           (TargetRegisterInfo::isPhysicalRegister(DestReg) &&
 149            isARMLowRegister(DestReg))) && "Unknown regclass!");
 150
 151   if (RC == ARM::tGPRRegisterClass) {
 152     MachineFunction &MF = *MBB.getParent();
 153     MachineFrameInfo &MFI = *MF.getFrameInfo();
 154     MachineMemOperand *MMO =
 155       MF.getMachineMemOperand(PseudoSourceValue::getFixedStack(FI),
 156                               MachineMemOperand::MOLoad, 0,
 157                               MFI.getObjectSize(FI),
 158                               MFI.getObjectAlignment(FI));
 159     AddDefaultPred(BuildMI(MBB, I, DL, get(ARM::tRestore), DestReg)
 160                    .addFrameIndex(FI).addImm(0).addMemOperand(MMO));
 161   }
 162 }
 163
 164 bool Thumb1InstrInfo::
 165 spillCalleeSavedRegisters(MachineBasicBlock &MBB,
 166                           MachineBasicBlock::iterator MI,
 167                           const std::vector<CalleeSavedInfo> &CSI) const {
 168   if (CSI.empty())
 169     return false;
 170
 171   DebugLoc DL = DebugLoc::getUnknownLoc();
 172   if (MI != MBB.end()) DL = MI->getDebugLoc();
 173
 174   MachineInstrBuilder MIB = BuildMI(MBB, MI, DL, get(ARM::tPUSH));
 175   AddDefaultPred(MIB);
 176   MIB.addReg(0); // No write back.
 177   for (unsigned i = CSI.size(); i != 0; --i) {
 178     unsigned Reg = CSI[i-1].getReg();
 179     // Add the callee-saved register as live-in. It's killed at the spill.
 180     MBB.addLiveIn(Reg);
 181     MIB.addReg(Reg, RegState::Kill);
 182   }
 183   return true;
 184 }
 185
 186 bool Thumb1InstrInfo::
 187 restoreCalleeSavedRegisters(MachineBasicBlock &MBB,
 188                             MachineBasicBlock::iterator MI,
 189                             const std::vector<CalleeSavedInfo> &CSI) const {
 190   MachineFunction &MF = *MBB.getParent();
 191   ARMFunctionInfo *AFI = MF.getInfo<ARMFunctionInfo>();
 192   if (CSI.empty())
 193     return false;
 194
 195   bool isVarArg = AFI->getVarArgsRegSaveSize() > 0;
 196   DebugLoc DL = MI->getDebugLoc();
 197   MachineInstrBuilder MIB = BuildMI(MF, DL, get(ARM::tPOP));
 198   AddDefaultPred(MIB);
 199   MIB.addReg(0); // No write back.
 200
 201   bool NumRegs = 0;
 202   for (unsigned i = CSI.size(); i != 0; --i) {
 203     unsigned Reg = CSI[i-1].getReg();
 204     if (Reg == ARM::LR) {
 205       // Special epilogue for vararg functions. See emitEpilogue
 206       if (isVarArg)
 207         continue;
 208       Reg = ARM::PC;
 209       (*MIB).setDesc(get(ARM::tPOP_RET));
 210       MI = MBB.erase(MI);
 211     }
 212     MIB.addReg(Reg, getDefRegState(true));
 213     ++NumRegs;
 214   }
 215
 216   // It's illegal to emit pop instruction without operands.
 217   if (NumRegs)
 218     MBB.insert(MI, &*MIB);
 219
 220   return true;
 221 }
 222
 223 MachineInstr *Thumb1InstrInfo::
 224 foldMemoryOperandImpl(MachineFunction &MF, MachineInstr *MI,
 225                       const SmallVectorImpl<unsigned> &Ops, int FI) const {
 226   if (Ops.size() != 1) return NULL;
 227
 228   unsigned OpNum = Ops[0];
 229   unsigned Opc = MI->getOpcode();
 230   MachineInstr *NewMI = NULL;
 231   switch (Opc) {
 232   default: break;
 233   case ARM::tMOVr:
 234   case ARM::tMOVtgpr2gpr:
 235   case ARM::tMOVgpr2tgpr:
 236   case ARM::tMOVgpr2gpr: {
 237     if (OpNum == 0) { // move -> store
 238       unsigned SrcReg = MI->getOperand(1).getReg();
 239       bool isKill = MI->getOperand(1).isKill();
 240       if (TargetRegisterInfo::isPhysicalRegister(SrcReg) &&
 241           !isARMLowRegister(SrcReg))
 242         // tSpill cannot take a high register operand.
 243         break;
 244       NewMI = AddDefaultPred(BuildMI(MF, MI->getDebugLoc(), get(ARM::tSpill))
 245                              .addReg(SrcReg, getKillRegState(isKill))
 246                              .addFrameIndex(FI).addImm(0));
 247     } else {          // move -> load
 248       unsigned DstReg = MI->getOperand(0).getReg();
 249       if (TargetRegisterInfo::isPhysicalRegister(DstReg) &&
 250           !isARMLowRegister(DstReg))
 251         // tRestore cannot target a high register operand.
 252         break;
 253       bool isDead = MI->getOperand(0).isDead();
 254       NewMI = AddDefaultPred(BuildMI(MF, MI->getDebugLoc(), get(ARM::tRestore))
 255                              .addReg(DstReg,
 256                                      RegState::Define | getDeadRegState(isDead))
 257                              .addFrameIndex(FI).addImm(0));
 258     }
 259     break;
 260   }
 261   }
 262
 263   return NewMI;
 264 }