lib/Target/ARM/Thumb1InstrInfo.cpp

   1 //===- Thumb1InstrInfo.cpp - Thumb-1 Instruction Information ----*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains the Thumb-1 implementation of the TargetInstrInfo class.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #include "Thumb1InstrInfo.h"
  15 #include "ARM.h"
  16 #include "ARMConstantPoolValue.h"
  17 #include "ARMGenInstrInfo.inc"
  18 #include "ARMMachineFunctionInfo.h"
  19 #include "llvm/Constants.h"
  20 #include "llvm/Function.h"
  21 #include "llvm/GlobalValue.h"
  22 #include "llvm/CodeGen/MachineConstantPool.h"
  23 #include "llvm/CodeGen/MachineFrameInfo.h"
  24 #include "llvm/CodeGen/MachineInstrBuilder.h"
  25 #include "llvm/CodeGen/MachineMemOperand.h"
  26 #include "llvm/CodeGen/PseudoSourceValue.h"
  27 #include "llvm/ADT/SmallVector.h"
  28 #include "Thumb1InstrInfo.h"
  29
  30 using namespace llvm;
  31
  32 Thumb1InstrInfo::Thumb1InstrInfo(const ARMSubtarget &STI)
  33   : ARMBaseInstrInfo(STI), RI(*this, STI) {
  34 }
  35
  36 unsigned Thumb1InstrInfo::getUnindexedOpcode(unsigned Opc) const {
  37   return 0;
  38 }
  39
  40 bool
  41 Thumb1InstrInfo::BlockHasNoFallThrough(const MachineBasicBlock &MBB) const {
  42   if (MBB.empty()) return false;
  43
  44   switch (MBB.back().getOpcode()) {
  45   case ARM::tBX_RET:
  46   case ARM::tBX_RET_vararg:
  47   case ARM::tPOP_RET:
  48   case ARM::tB:
  49   case ARM::tBRIND:
  50   case ARM::tBR_JTr:
  51     return true;
  52   default:
  53     break;
  54   }
  55
  56   return false;
  57 }
  58
  59 bool Thumb1InstrInfo::copyRegToReg(MachineBasicBlock &MBB,
  60                                    MachineBasicBlock::iterator I,
  61                                    unsigned DestReg, unsigned SrcReg,
  62                                    const TargetRegisterClass *DestRC,
  63                                    const TargetRegisterClass *SrcRC) const {
  64   DebugLoc DL = DebugLoc::getUnknownLoc();
  65   if (I != MBB.end()) DL = I->getDebugLoc();
  66
  67   if (DestRC == ARM::GPRRegisterClass) {
  68     if (SrcRC == ARM::GPRRegisterClass) {
  69       BuildMI(MBB, I, DL, get(ARM::tMOVgpr2gpr), DestReg).addReg(SrcReg);
  70       return true;
  71     } else if (SrcRC == ARM::tGPRRegisterClass) {
  72       BuildMI(MBB, I, DL, get(ARM::tMOVtgpr2gpr), DestReg).addReg(SrcReg);
  73       return true;
  74     }
  75   } else if (DestRC == ARM::tGPRRegisterClass) {
  76     if (SrcRC == ARM::GPRRegisterClass) {
  77       BuildMI(MBB, I, DL, get(ARM::tMOVgpr2tgpr), DestReg).addReg(SrcReg);
  78       return true;
  79     } else if (SrcRC == ARM::tGPRRegisterClass) {
  80       BuildMI(MBB, I, DL, get(ARM::tMOVr), DestReg).addReg(SrcReg);
  81       return true;
  82     }
  83   }
  84
  85   return false;
  86 }
  87
  88 bool Thumb1InstrInfo::
  89 canFoldMemoryOperand(const MachineInstr *MI,
  90                      const SmallVectorImpl<unsigned> &Ops) const {
  91   if (Ops.size() != 1) return false;
  92
  93   unsigned OpNum = Ops[0];
  94   unsigned Opc = MI->getOpcode();
  95   switch (Opc) {
  96   default: break;
  97   case ARM::tMOVr:
  98   case ARM::tMOVtgpr2gpr:
  99   case ARM::tMOVgpr2tgpr:
 100   case ARM::tMOVgpr2gpr: {
 101     if (OpNum == 0) { // move -> store
 102       unsigned SrcReg = MI->getOperand(1).getReg();
 103       if (TargetRegisterInfo::isPhysicalRegister(SrcReg) &&
 104           !isARMLowRegister(SrcReg))
 105         // tSpill cannot take a high register operand.
 106         return false;
 107     } else {          // move -> load
 108       unsigned DstReg = MI->getOperand(0).getReg();
 109       if (TargetRegisterInfo::isPhysicalRegister(DstReg) &&
 110           !isARMLowRegister(DstReg))
 111         // tRestore cannot target a high register operand.
 112         return false;
 113     }
 114     return true;
 115   }
 116   }
 117
 118   return false;
 119 }
 120
 121 void Thumb1InstrInfo::
 122 storeRegToStackSlot(MachineBasicBlock &MBB, MachineBasicBlock::iterator I,
 123                     unsigned SrcReg, bool isKill, int FI,
 124                     const TargetRegisterClass *RC) const {
 125   DebugLoc DL = DebugLoc::getUnknownLoc();
 126   if (I != MBB.end()) DL = I->getDebugLoc();
 127
 128   assert((RC == ARM::tGPRRegisterClass ||
 129           (TargetRegisterInfo::isPhysicalRegister(SrcReg) &&
 130            isARMLowRegister(SrcReg))) && "Unknown regclass!");
 131
 132   if (RC == ARM::tGPRRegisterClass) {
 133     MachineFunction &MF = *MBB.getParent();
 134     MachineFrameInfo &MFI = *MF.getFrameInfo();
 135     MachineMemOperand *MMO =
 136       MF.getMachineMemOperand(PseudoSourceValue::getFixedStack(FI),
 137                               MachineMemOperand::MOStore, 0,
 138                               MFI.getObjectSize(FI),
 139                               MFI.getObjectAlignment(FI));
 140     AddDefaultPred(BuildMI(MBB, I, DL, get(ARM::tSpill))
 141                    .addReg(SrcReg, getKillRegState(isKill))
 142                    .addFrameIndex(FI).addImm(0).addMemOperand(MMO));
 143   }
 144 }
 145
 146 void Thumb1InstrInfo::
 147 loadRegFromStackSlot(MachineBasicBlock &MBB, MachineBasicBlock::iterator I,
 148                      unsigned DestReg, int FI,
 149                      const TargetRegisterClass *RC) const {
 150   DebugLoc DL = DebugLoc::getUnknownLoc();
 151   if (I != MBB.end()) DL = I->getDebugLoc();
 152
 153   assert((RC == ARM::tGPRRegisterClass ||
 154           (TargetRegisterInfo::isPhysicalRegister(DestReg) &&
 155            isARMLowRegister(DestReg))) && "Unknown regclass!");
 156
 157   if (RC == ARM::tGPRRegisterClass) {
 158     MachineFunction &MF = *MBB.getParent();
 159     MachineFrameInfo &MFI = *MF.getFrameInfo();
 160     MachineMemOperand *MMO =
 161       MF.getMachineMemOperand(PseudoSourceValue::getFixedStack(FI),
 162                               MachineMemOperand::MOLoad, 0,
 163                               MFI.getObjectSize(FI),
 164                               MFI.getObjectAlignment(FI));
 165     AddDefaultPred(BuildMI(MBB, I, DL, get(ARM::tRestore), DestReg)
 166                    .addFrameIndex(FI).addImm(0).addMemOperand(MMO));
 167   }
 168 }
 169
 170 bool Thumb1InstrInfo::
 171 spillCalleeSavedRegisters(MachineBasicBlock &MBB,
 172                           MachineBasicBlock::iterator MI,
 173                           const std::vector<CalleeSavedInfo> &CSI) const {
 174   if (CSI.empty())
 175     return false;
 176
 177   DebugLoc DL = DebugLoc::getUnknownLoc();
 178   if (MI != MBB.end()) DL = MI->getDebugLoc();
 179
 180   MachineInstrBuilder MIB = BuildMI(MBB, MI, DL, get(ARM::tPUSH));
 181   AddDefaultPred(MIB);
 182   MIB.addReg(0); // No write back.
 183   for (unsigned i = CSI.size(); i != 0; --i) {
 184     unsigned Reg = CSI[i-1].getReg();
 185     // Add the callee-saved register as live-in. It's killed at the spill.
 186     MBB.addLiveIn(Reg);
 187     MIB.addReg(Reg, RegState::Kill);
 188   }
 189   return true;
 190 }
 191
 192 bool Thumb1InstrInfo::
 193 restoreCalleeSavedRegisters(MachineBasicBlock &MBB,
 194                             MachineBasicBlock::iterator MI,
 195                             const std::vector<CalleeSavedInfo> &CSI) const {
 196   MachineFunction &MF = *MBB.getParent();
 197   ARMFunctionInfo *AFI = MF.getInfo<ARMFunctionInfo>();
 198   if (CSI.empty())
 199     return false;
 200
 201   bool isVarArg = AFI->getVarArgsRegSaveSize() > 0;
 202   DebugLoc DL = MI->getDebugLoc();
 203   MachineInstrBuilder MIB = BuildMI(MF, DL, get(ARM::tPOP));
 204   AddDefaultPred(MIB);
 205   MIB.addReg(0); // No write back.
 206
 207   bool NumRegs = 0;
 208   for (unsigned i = CSI.size(); i != 0; --i) {
 209     unsigned Reg = CSI[i-1].getReg();
 210     if (Reg == ARM::LR) {
 211       // Special epilogue for vararg functions. See emitEpilogue
 212       if (isVarArg)
 213         continue;
 214       Reg = ARM::PC;
 215       (*MIB).setDesc(get(ARM::tPOP_RET));
 216       MI = MBB.erase(MI);
 217     }
 218     MIB.addReg(Reg, getDefRegState(true));
 219     ++NumRegs;
 220   }
 221
 222   // It's illegal to emit pop instruction without operands.
 223   if (NumRegs)
 224     MBB.insert(MI, &*MIB);
 225
 226   return true;
 227 }
 228
 229 MachineInstr *Thumb1InstrInfo::
 230 foldMemoryOperandImpl(MachineFunction &MF, MachineInstr *MI,
 231                       const SmallVectorImpl<unsigned> &Ops, int FI) const {
 232   if (Ops.size() != 1) return NULL;
 233
 234   unsigned OpNum = Ops[0];
 235   unsigned Opc = MI->getOpcode();
 236   MachineInstr *NewMI = NULL;
 237   switch (Opc) {
 238   default: break;
 239   case ARM::tMOVr:
 240   case ARM::tMOVtgpr2gpr:
 241   case ARM::tMOVgpr2tgpr:
 242   case ARM::tMOVgpr2gpr: {
 243     if (OpNum == 0) { // move -> store
 244       unsigned SrcReg = MI->getOperand(1).getReg();
 245       bool isKill = MI->getOperand(1).isKill();
 246       if (TargetRegisterInfo::isPhysicalRegister(SrcReg) &&
 247           !isARMLowRegister(SrcReg))
 248         // tSpill cannot take a high register operand.
 249         break;
 250       NewMI = AddDefaultPred(BuildMI(MF, MI->getDebugLoc(), get(ARM::tSpill))
 251                              .addReg(SrcReg, getKillRegState(isKill))
 252                              .addFrameIndex(FI).addImm(0));
 253     } else {          // move -> load
 254       unsigned DstReg = MI->getOperand(0).getReg();
 255       if (TargetRegisterInfo::isPhysicalRegister(DstReg) &&
 256           !isARMLowRegister(DstReg))
 257         // tRestore cannot target a high register operand.
 258         break;
 259       bool isDead = MI->getOperand(0).isDead();
 260       NewMI = AddDefaultPred(BuildMI(MF, MI->getDebugLoc(), get(ARM::tRestore))
 261                              .addReg(DstReg,
 262                                      RegState::Define | getDeadRegState(isDead))
 263                              .addFrameIndex(FI).addImm(0));
 264     }
 265     break;
 266   }
 267   }
 268
 269   return NewMI;
 270 }
 271
 272 void Thumb1InstrInfo::reMaterialize(MachineBasicBlock &MBB,
 273                                     MachineBasicBlock::iterator I,
 274                                     unsigned DestReg, unsigned SubIdx,
 275                                     const MachineInstr *Orig) const {
 276   DebugLoc dl = Orig->getDebugLoc();
 277   unsigned Opcode = Orig->getOpcode();
 278   switch (Opcode) {
 279   default: {
 280     MachineInstr *MI = MBB.getParent()->CloneMachineInstr(Orig);
 281     MI->getOperand(0).setReg(DestReg);
 282     MBB.insert(I, MI);
 283     break;
 284   }
 285   case ARM::tLDRpci_pic: {
 286     MachineFunction &MF = *MBB.getParent();
 287     ARMFunctionInfo *AFI = MF.getInfo<ARMFunctionInfo>();
 288     MachineConstantPool *MCP = MF.getConstantPool();
 289     unsigned CPI = Orig->getOperand(1).getIndex();
 290     const MachineConstantPoolEntry &MCPE = MCP->getConstants()[CPI];
 291     assert(MCPE.isMachineConstantPoolEntry() &&
 292            "Expecting a machine constantpool entry!");
 293     ARMConstantPoolValue *ACPV =
 294       static_cast<ARMConstantPoolValue*>(MCPE.Val.MachineCPVal);
 295     unsigned PCLabelId = AFI->createConstPoolEntryUId();
 296     ARMConstantPoolValue *NewCPV = 0;
 297     if (ACPV->isGlobalValue())
 298       NewCPV = new ARMConstantPoolValue(ACPV->getGV(), PCLabelId,
 299                                         ARMCP::CPValue, 4);
 300     else if (ACPV->isExtSymbol())
 301       NewCPV = new ARMConstantPoolValue(MF.getFunction()->getContext(),
 302                                         ACPV->getSymbol(), PCLabelId, 4);
 303     else if (ACPV->isBlockAddress())
 304       NewCPV = new ARMConstantPoolValue(ACPV->getBlockAddress(), PCLabelId,
 305                                         ARMCP::CPBlockAddress, 4);
 306     else
 307       llvm_unreachable("Unexpected ARM constantpool value type!!");
 308     CPI = MCP->getConstantPoolIndex(NewCPV, MCPE.getAlignment());
 309     MachineInstrBuilder MIB = BuildMI(MBB, I, Orig->getDebugLoc(), get(Opcode),
 310                                       DestReg)
 311       .addConstantPoolIndex(CPI).addImm(PCLabelId);
 312     (*MIB).setMemRefs(Orig->memoperands_begin(), Orig->memoperands_end());
 313     break;
 314   }
 315   }
 316
 317   MachineInstr *NewMI = prior(I);
 318   NewMI->getOperand(0).setSubReg(SubIdx);
 319 }
 320