lib/Target/ARM/InstPrinter/ARMInstPrinter.cpp

   1 //===-- ARMInstPrinter.cpp - Convert ARM MCInst to assembly syntax --------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This class prints an ARM MCInst to a .s file.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #define DEBUG_TYPE "asm-printer"
  15 #include "ARMInstPrinter.h"
  16 #include "MCTargetDesc/ARMBaseInfo.h"
  17 #include "MCTargetDesc/ARMAddressingModes.h"
  18 #include "llvm/MC/MCInst.h"
  19 #include "llvm/MC/MCAsmInfo.h"
  20 #include "llvm/MC/MCExpr.h"
  21 #include "llvm/ADT/StringExtras.h"
  22 #include "llvm/Support/raw_ostream.h"
  23 using namespace llvm;
  24
  25 #define GET_INSTRUCTION_NAME
  26 #include "ARMGenAsmWriter.inc"
  27
  28 /// translateShiftImm - Convert shift immediate from 0-31 to 1-32 for printing.
  29 ///
  30 /// getSORegOffset returns an integer from 0-31, but '0' should actually be printed
  31 /// 32 as the immediate shouldbe within the range 1-32.
  32 static unsigned translateShiftImm(unsigned imm) {
  33   if (imm == 0)
  34     return 32;
  35   return imm;
  36 }
  37
  38 StringRef ARMInstPrinter::getOpcodeName(unsigned Opcode) const {
  39   return getInstructionName(Opcode);
  40 }
  41
  42 void ARMInstPrinter::printRegName(raw_ostream &OS, unsigned RegNo) const {
  43   OS << getRegisterName(RegNo);
  44 }
  45
  46 void ARMInstPrinter::printInst(const MCInst *MI, raw_ostream &O) {
  47   unsigned Opcode = MI->getOpcode();
  48
  49   // Check for MOVs and print canonical forms, instead.
  50   if (Opcode == ARM::MOVsr) {
  51     // FIXME: Thumb variants?
  52     const MCOperand &Dst = MI->getOperand(0);
  53     const MCOperand &MO1 = MI->getOperand(1);
  54     const MCOperand &MO2 = MI->getOperand(2);
  55     const MCOperand &MO3 = MI->getOperand(3);
  56
  57     O << '\t' << ARM_AM::getShiftOpcStr(ARM_AM::getSORegShOp(MO3.getImm()));
  58     printSBitModifierOperand(MI, 6, O);
  59     printPredicateOperand(MI, 4, O);
  60
  61     O << '\t' << getRegisterName(Dst.getReg())
  62       << ", " << getRegisterName(MO1.getReg());
  63
  64     O << ", " << getRegisterName(MO2.getReg());
  65     assert(ARM_AM::getSORegOffset(MO3.getImm()) == 0);
  66     return;
  67   }
  68
  69   if (Opcode == ARM::MOVsi) {
  70     // FIXME: Thumb variants?
  71     const MCOperand &Dst = MI->getOperand(0);
  72     const MCOperand &MO1 = MI->getOperand(1);
  73     const MCOperand &MO2 = MI->getOperand(2);
  74
  75     O << '\t' << ARM_AM::getShiftOpcStr(ARM_AM::getSORegShOp(MO2.getImm()));
  76     printSBitModifierOperand(MI, 5, O);
  77     printPredicateOperand(MI, 3, O);
  78
  79     O << '\t' << getRegisterName(Dst.getReg())
  80       << ", " << getRegisterName(MO1.getReg());
  81
  82     if (ARM_AM::getSORegShOp(MO2.getImm()) == ARM_AM::rrx)
  83       return;
  84
  85     O << ", #" << translateShiftImm(ARM_AM::getSORegOffset(MO2.getImm()));
  86     return;
  87   }
  88
  89
  90   // A8.6.123 PUSH
  91   if ((Opcode == ARM::STMDB_UPD || Opcode == ARM::t2STMDB_UPD) &&
  92       MI->getOperand(0).getReg() == ARM::SP) {
  93     O << '\t' << "push";
  94     printPredicateOperand(MI, 2, O);
  95     if (Opcode == ARM::t2STMDB_UPD)
  96       O << ".w";
  97     O << '\t';
  98     printRegisterList(MI, 4, O);
  99     return;
 100   }
 101   if (Opcode == ARM::STR_PRE_IMM && MI->getOperand(2).getReg() == ARM::SP &&
 102       MI->getOperand(3).getImm() == -4) {
 103     O << '\t' << "push";
 104     printPredicateOperand(MI, 4, O);
 105     O << "\t{" << getRegisterName(MI->getOperand(1).getReg()) << "}";
 106     return;
 107   }
 108
 109   // A8.6.122 POP
 110   if ((Opcode == ARM::LDMIA_UPD || Opcode == ARM::t2LDMIA_UPD) &&
 111       MI->getOperand(0).getReg() == ARM::SP) {
 112     O << '\t' << "pop";
 113     printPredicateOperand(MI, 2, O);
 114     if (Opcode == ARM::t2LDMIA_UPD)
 115       O << ".w";
 116     O << '\t';
 117     printRegisterList(MI, 4, O);
 118     return;
 119   }
 120   if (Opcode == ARM::LDR_POST_IMM && MI->getOperand(2).getReg() == ARM::SP &&
 121       MI->getOperand(4).getImm() == 4) {
 122     O << '\t' << "pop";
 123     printPredicateOperand(MI, 5, O);
 124     O << "\t{" << getRegisterName(MI->getOperand(0).getReg()) << "}";
 125     return;
 126   }
 127
 128
 129   // A8.6.355 VPUSH
 130   if ((Opcode == ARM::VSTMSDB_UPD || Opcode == ARM::VSTMDDB_UPD) &&
 131       MI->getOperand(0).getReg() == ARM::SP) {
 132     O << '\t' << "vpush";
 133     printPredicateOperand(MI, 2, O);
 134     O << '\t';
 135     printRegisterList(MI, 4, O);
 136     return;
 137   }
 138
 139   // A8.6.354 VPOP
 140   if ((Opcode == ARM::VLDMSIA_UPD || Opcode == ARM::VLDMDIA_UPD) &&
 141       MI->getOperand(0).getReg() == ARM::SP) {
 142     O << '\t' << "vpop";
 143     printPredicateOperand(MI, 2, O);
 144     O << '\t';
 145     printRegisterList(MI, 4, O);
 146     return;
 147   }
 148
 149   if (Opcode == ARM::tLDMIA) {
 150     bool Writeback = true;
 151     unsigned BaseReg = MI->getOperand(0).getReg();
 152     for (unsigned i = 3; i < MI->getNumOperands(); ++i) {
 153       if (MI->getOperand(i).getReg() == BaseReg)
 154         Writeback = false;
 155     }
 156
 157     O << "\tldm";
 158
 159     printPredicateOperand(MI, 1, O);
 160     O << '\t' << getRegisterName(BaseReg);
 161     if (Writeback) O << "!";
 162     O << ", ";
 163     printRegisterList(MI, 3, O);
 164     return;
 165   }
 166
 167   // Thumb1 NOP
 168   if (Opcode == ARM::tMOVr && MI->getOperand(0).getReg() == ARM::R8 &&
 169       MI->getOperand(1).getReg() == ARM::R8) {
 170     O << "\tnop";
 171     printPredicateOperand(MI, 2, O);
 172     return;
 173   }
 174
 175   printInstruction(MI, O);
 176 }
 177
 178 void ARMInstPrinter::printOperand(const MCInst *MI, unsigned OpNo,
 179                                   raw_ostream &O) {
 180   const MCOperand &Op = MI->getOperand(OpNo);
 181   if (Op.isReg()) {
 182     unsigned Reg = Op.getReg();
 183     O << getRegisterName(Reg);
 184   } else if (Op.isImm()) {
 185     O << '#' << Op.getImm();
 186   } else {
 187     assert(Op.isExpr() && "unknown operand kind in printOperand");
 188     O << *Op.getExpr();
 189   }
 190 }
 191
 192 // so_reg is a 4-operand unit corresponding to register forms of the A5.1
 193 // "Addressing Mode 1 - Data-processing operands" forms.  This includes:
 194 //    REG 0   0           - e.g. R5
 195 //    REG REG 0,SH_OPC    - e.g. R5, ROR R3
 196 //    REG 0   IMM,SH_OPC  - e.g. R5, LSL #3
 197 void ARMInstPrinter::printSORegRegOperand(const MCInst *MI, unsigned OpNum,
 198                                        raw_ostream &O) {
 199   const MCOperand &MO1 = MI->getOperand(OpNum);
 200   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 201   const MCOperand &MO3 = MI->getOperand(OpNum+2);
 202
 203   O << getRegisterName(MO1.getReg());
 204
 205   // Print the shift opc.
 206   ARM_AM::ShiftOpc ShOpc = ARM_AM::getSORegShOp(MO3.getImm());
 207   O << ", " << ARM_AM::getShiftOpcStr(ShOpc);
 208   if (ShOpc == ARM_AM::rrx)
 209     return;
 210
 211   O << ' ' << getRegisterName(MO2.getReg());
 212   assert(ARM_AM::getSORegOffset(MO3.getImm()) == 0);
 213 }
 214
 215 void ARMInstPrinter::printSORegImmOperand(const MCInst *MI, unsigned OpNum,
 216                                        raw_ostream &O) {
 217   const MCOperand &MO1 = MI->getOperand(OpNum);
 218   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 219
 220   O << getRegisterName(MO1.getReg());
 221
 222   // Print the shift opc.
 223   ARM_AM::ShiftOpc ShOpc = ARM_AM::getSORegShOp(MO2.getImm());
 224   O << ", " << ARM_AM::getShiftOpcStr(ShOpc);
 225   if (ShOpc == ARM_AM::rrx)
 226     return;
 227   O << " #" << translateShiftImm(ARM_AM::getSORegOffset(MO2.getImm()));
 228 }
 229
 230
 231 //===--------------------------------------------------------------------===//
 232 // Addressing Mode #2
 233 //===--------------------------------------------------------------------===//
 234
 235 void ARMInstPrinter::printAM2PreOrOffsetIndexOp(const MCInst *MI, unsigned Op,
 236                                                 raw_ostream &O) {
 237   const MCOperand &MO1 = MI->getOperand(Op);
 238   const MCOperand &MO2 = MI->getOperand(Op+1);
 239   const MCOperand &MO3 = MI->getOperand(Op+2);
 240
 241   O << "[" << getRegisterName(MO1.getReg());
 242
 243   if (!MO2.getReg()) {
 244     if (ARM_AM::getAM2Offset(MO3.getImm())) // Don't print +0.
 245       O << ", #"
 246         << ARM_AM::getAddrOpcStr(ARM_AM::getAM2Op(MO3.getImm()))
 247         << ARM_AM::getAM2Offset(MO3.getImm());
 248     O << "]";
 249     return;
 250   }
 251
 252   O << ", "
 253     << ARM_AM::getAddrOpcStr(ARM_AM::getAM2Op(MO3.getImm()))
 254     << getRegisterName(MO2.getReg());
 255
 256   if (unsigned ShImm = ARM_AM::getAM2Offset(MO3.getImm()))
 257     O << ", "
 258     << ARM_AM::getShiftOpcStr(ARM_AM::getAM2ShiftOpc(MO3.getImm()))
 259     << " #" << ShImm;
 260   O << "]";
 261 }
 262
 263 void ARMInstPrinter::printAM2PostIndexOp(const MCInst *MI, unsigned Op,
 264                                          raw_ostream &O) {
 265   const MCOperand &MO1 = MI->getOperand(Op);
 266   const MCOperand &MO2 = MI->getOperand(Op+1);
 267   const MCOperand &MO3 = MI->getOperand(Op+2);
 268
 269   O << "[" << getRegisterName(MO1.getReg()) << "], ";
 270
 271   if (!MO2.getReg()) {
 272     unsigned ImmOffs = ARM_AM::getAM2Offset(MO3.getImm());
 273     O << '#'
 274       << ARM_AM::getAddrOpcStr(ARM_AM::getAM2Op(MO3.getImm()))
 275       << ImmOffs;
 276     return;
 277   }
 278
 279   O << ARM_AM::getAddrOpcStr(ARM_AM::getAM2Op(MO3.getImm()))
 280     << getRegisterName(MO2.getReg());
 281
 282   if (unsigned ShImm = ARM_AM::getAM2Offset(MO3.getImm()))
 283     O << ", "
 284     << ARM_AM::getShiftOpcStr(ARM_AM::getAM2ShiftOpc(MO3.getImm()))
 285     << " #" << ShImm;
 286 }
 287
 288 void ARMInstPrinter::printAddrMode2Operand(const MCInst *MI, unsigned Op,
 289                                            raw_ostream &O) {
 290   const MCOperand &MO1 = MI->getOperand(Op);
 291
 292   if (!MO1.isReg()) {   // FIXME: This is for CP entries, but isn't right.
 293     printOperand(MI, Op, O);
 294     return;
 295   }
 296
 297   const MCOperand &MO3 = MI->getOperand(Op+2);
 298   unsigned IdxMode = ARM_AM::getAM2IdxMode(MO3.getImm());
 299
 300   if (IdxMode == ARMII::IndexModePost) {
 301     printAM2PostIndexOp(MI, Op, O);
 302     return;
 303   }
 304   printAM2PreOrOffsetIndexOp(MI, Op, O);
 305 }
 306
 307 void ARMInstPrinter::printAddrMode2OffsetOperand(const MCInst *MI,
 308                                                  unsigned OpNum,
 309                                                  raw_ostream &O) {
 310   const MCOperand &MO1 = MI->getOperand(OpNum);
 311   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 312
 313   if (!MO1.getReg()) {
 314     unsigned ImmOffs = ARM_AM::getAM2Offset(MO2.getImm());
 315     O << '#'
 316       << ARM_AM::getAddrOpcStr(ARM_AM::getAM2Op(MO2.getImm()))
 317       << ImmOffs;
 318     return;
 319   }
 320
 321   O << ARM_AM::getAddrOpcStr(ARM_AM::getAM2Op(MO2.getImm()))
 322     << getRegisterName(MO1.getReg());
 323
 324   if (unsigned ShImm = ARM_AM::getAM2Offset(MO2.getImm()))
 325     O << ", "
 326     << ARM_AM::getShiftOpcStr(ARM_AM::getAM2ShiftOpc(MO2.getImm()))
 327     << " #" << ShImm;
 328 }
 329
 330 //===--------------------------------------------------------------------===//
 331 // Addressing Mode #3
 332 //===--------------------------------------------------------------------===//
 333
 334 void ARMInstPrinter::printAM3PostIndexOp(const MCInst *MI, unsigned Op,
 335                                          raw_ostream &O) {
 336   const MCOperand &MO1 = MI->getOperand(Op);
 337   const MCOperand &MO2 = MI->getOperand(Op+1);
 338   const MCOperand &MO3 = MI->getOperand(Op+2);
 339
 340   O << "[" << getRegisterName(MO1.getReg()) << "], ";
 341
 342   if (MO2.getReg()) {
 343     O << (char)ARM_AM::getAM3Op(MO3.getImm())
 344     << getRegisterName(MO2.getReg());
 345     return;
 346   }
 347
 348   unsigned ImmOffs = ARM_AM::getAM3Offset(MO3.getImm());
 349   O << '#'
 350     << ARM_AM::getAddrOpcStr(ARM_AM::getAM3Op(MO3.getImm()))
 351     << ImmOffs;
 352 }
 353
 354 void ARMInstPrinter::printAM3PreOrOffsetIndexOp(const MCInst *MI, unsigned Op,
 355                                                 raw_ostream &O) {
 356   const MCOperand &MO1 = MI->getOperand(Op);
 357   const MCOperand &MO2 = MI->getOperand(Op+1);
 358   const MCOperand &MO3 = MI->getOperand(Op+2);
 359
 360   O << '[' << getRegisterName(MO1.getReg());
 361
 362   if (MO2.getReg()) {
 363     O << ", " << getAddrOpcStr(ARM_AM::getAM3Op(MO3.getImm()))
 364       << getRegisterName(MO2.getReg()) << ']';
 365     return;
 366   }
 367
 368   if (unsigned ImmOffs = ARM_AM::getAM3Offset(MO3.getImm()))
 369     O << ", #"
 370       << ARM_AM::getAddrOpcStr(ARM_AM::getAM3Op(MO3.getImm()))
 371       << ImmOffs;
 372   O << ']';
 373 }
 374
 375 void ARMInstPrinter::printAddrMode3Operand(const MCInst *MI, unsigned Op,
 376                                            raw_ostream &O) {
 377   const MCOperand &MO3 = MI->getOperand(Op+2);
 378   unsigned IdxMode = ARM_AM::getAM3IdxMode(MO3.getImm());
 379
 380   if (IdxMode == ARMII::IndexModePost) {
 381     printAM3PostIndexOp(MI, Op, O);
 382     return;
 383   }
 384   printAM3PreOrOffsetIndexOp(MI, Op, O);
 385 }
 386
 387 void ARMInstPrinter::printAddrMode3OffsetOperand(const MCInst *MI,
 388                                                  unsigned OpNum,
 389                                                  raw_ostream &O) {
 390   const MCOperand &MO1 = MI->getOperand(OpNum);
 391   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 392
 393   if (MO1.getReg()) {
 394     O << getAddrOpcStr(ARM_AM::getAM3Op(MO2.getImm()))
 395       << getRegisterName(MO1.getReg());
 396     return;
 397   }
 398
 399   unsigned ImmOffs = ARM_AM::getAM3Offset(MO2.getImm());
 400   O << '#'
 401     << ARM_AM::getAddrOpcStr(ARM_AM::getAM3Op(MO2.getImm()))
 402     << ImmOffs;
 403 }
 404
 405 void ARMInstPrinter::printPostIdxImm8Operand(const MCInst *MI,
 406                                              unsigned OpNum,
 407                                              raw_ostream &O) {
 408   const MCOperand &MO = MI->getOperand(OpNum);
 409   unsigned Imm = MO.getImm();
 410   O << '#' << ((Imm & 256) ? "" : "-") << (Imm & 0xff);
 411 }
 412
 413 void ARMInstPrinter::printPostIdxRegOperand(const MCInst *MI, unsigned OpNum,
 414                                             raw_ostream &O) {
 415   const MCOperand &MO1 = MI->getOperand(OpNum);
 416   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 417
 418   O << (MO2.getImm() ? "" : "-") << getRegisterName(MO1.getReg());
 419 }
 420
 421 void ARMInstPrinter::printPostIdxImm8s4Operand(const MCInst *MI,
 422                                              unsigned OpNum,
 423                                              raw_ostream &O) {
 424   const MCOperand &MO = MI->getOperand(OpNum);
 425   unsigned Imm = MO.getImm();
 426   O << '#' << ((Imm & 256) ? "" : "-") << ((Imm & 0xff) << 2);
 427 }
 428
 429
 430 void ARMInstPrinter::printLdStmModeOperand(const MCInst *MI, unsigned OpNum,
 431                                            raw_ostream &O) {
 432   ARM_AM::AMSubMode Mode = ARM_AM::getAM4SubMode(MI->getOperand(OpNum)
 433                                                  .getImm());
 434   O << ARM_AM::getAMSubModeStr(Mode);
 435 }
 436
 437 void ARMInstPrinter::printAddrMode5Operand(const MCInst *MI, unsigned OpNum,
 438                                            raw_ostream &O) {
 439   const MCOperand &MO1 = MI->getOperand(OpNum);
 440   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 441
 442   if (!MO1.isReg()) {   // FIXME: This is for CP entries, but isn't right.
 443     printOperand(MI, OpNum, O);
 444     return;
 445   }
 446
 447   O << "[" << getRegisterName(MO1.getReg());
 448
 449   if (unsigned ImmOffs = ARM_AM::getAM5Offset(MO2.getImm())) {
 450     O << ", #"
 451       << ARM_AM::getAddrOpcStr(ARM_AM::getAM5Op(MO2.getImm()))
 452       << ImmOffs * 4;
 453   }
 454   O << "]";
 455 }
 456
 457 void ARMInstPrinter::printAddrMode6Operand(const MCInst *MI, unsigned OpNum,
 458                                            raw_ostream &O) {
 459   const MCOperand &MO1 = MI->getOperand(OpNum);
 460   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 461
 462   O << "[" << getRegisterName(MO1.getReg());
 463   if (MO2.getImm()) {
 464     // FIXME: Both darwin as and GNU as violate ARM docs here.
 465     O << ", :" << (MO2.getImm() << 3);
 466   }
 467   O << "]";
 468 }
 469
 470 void ARMInstPrinter::printAddrMode7Operand(const MCInst *MI, unsigned OpNum,
 471                                            raw_ostream &O) {
 472   const MCOperand &MO1 = MI->getOperand(OpNum);
 473   O << "[" << getRegisterName(MO1.getReg()) << "]";
 474 }
 475
 476 void ARMInstPrinter::printAddrMode6OffsetOperand(const MCInst *MI,
 477                                                  unsigned OpNum,
 478                                                  raw_ostream &O) {
 479   const MCOperand &MO = MI->getOperand(OpNum);
 480   if (MO.getReg() == 0)
 481     O << "!";
 482   else
 483     O << ", " << getRegisterName(MO.getReg());
 484 }
 485
 486 void ARMInstPrinter::printBitfieldInvMaskImmOperand(const MCInst *MI,
 487                                                     unsigned OpNum,
 488                                                     raw_ostream &O) {
 489   const MCOperand &MO = MI->getOperand(OpNum);
 490   uint32_t v = ~MO.getImm();
 491   int32_t lsb = CountTrailingZeros_32(v);
 492   int32_t width = (32 - CountLeadingZeros_32 (v)) - lsb;
 493   assert(MO.isImm() && "Not a valid bf_inv_mask_imm value!");
 494   O << '#' << lsb << ", #" << width;
 495 }
 496
 497 void ARMInstPrinter::printMemBOption(const MCInst *MI, unsigned OpNum,
 498                                      raw_ostream &O) {
 499   unsigned val = MI->getOperand(OpNum).getImm();
 500   O << ARM_MB::MemBOptToString(val);
 501 }
 502
 503 void ARMInstPrinter::printShiftImmOperand(const MCInst *MI, unsigned OpNum,
 504                                           raw_ostream &O) {
 505   unsigned ShiftOp = MI->getOperand(OpNum).getImm();
 506   bool isASR = (ShiftOp & (1 << 5)) != 0;
 507   unsigned Amt = ShiftOp & 0x1f;
 508   if (isASR)
 509     O << ", asr #" << (Amt == 0 ? 32 : Amt);
 510   else if (Amt)
 511     O << ", lsl #" << Amt;
 512 }
 513
 514 void ARMInstPrinter::printPKHLSLShiftImm(const MCInst *MI, unsigned OpNum,
 515                                          raw_ostream &O) {
 516   unsigned Imm = MI->getOperand(OpNum).getImm();
 517   if (Imm == 0)
 518     return;
 519   assert(Imm > 0 && Imm < 32 && "Invalid PKH shift immediate value!");
 520   O << ", lsl #" << Imm;
 521 }
 522
 523 void ARMInstPrinter::printPKHASRShiftImm(const MCInst *MI, unsigned OpNum,
 524                                          raw_ostream &O) {
 525   unsigned Imm = MI->getOperand(OpNum).getImm();
 526   // A shift amount of 32 is encoded as 0.
 527   if (Imm == 0)
 528     Imm = 32;
 529   assert(Imm > 0 && Imm <= 32 && "Invalid PKH shift immediate value!");
 530   O << ", asr #" << Imm;
 531 }
 532
 533 void ARMInstPrinter::printRegisterList(const MCInst *MI, unsigned OpNum,
 534                                        raw_ostream &O) {
 535   O << "{";
 536   for (unsigned i = OpNum, e = MI->getNumOperands(); i != e; ++i) {
 537     if (i != OpNum) O << ", ";
 538     O << getRegisterName(MI->getOperand(i).getReg());
 539   }
 540   O << "}";
 541 }
 542
 543 void ARMInstPrinter::printSetendOperand(const MCInst *MI, unsigned OpNum,
 544                                         raw_ostream &O) {
 545   const MCOperand &Op = MI->getOperand(OpNum);
 546   if (Op.getImm())
 547     O << "be";
 548   else
 549     O << "le";
 550 }
 551
 552 void ARMInstPrinter::printCPSIMod(const MCInst *MI, unsigned OpNum,
 553                                   raw_ostream &O) {
 554   const MCOperand &Op = MI->getOperand(OpNum);
 555   O << ARM_PROC::IModToString(Op.getImm());
 556 }
 557
 558 void ARMInstPrinter::printCPSIFlag(const MCInst *MI, unsigned OpNum,
 559                                    raw_ostream &O) {
 560   const MCOperand &Op = MI->getOperand(OpNum);
 561   unsigned IFlags = Op.getImm();
 562   for (int i=2; i >= 0; --i)
 563     if (IFlags & (1 << i))
 564       O << ARM_PROC::IFlagsToString(1 << i);
 565 }
 566
 567 void ARMInstPrinter::printMSRMaskOperand(const MCInst *MI, unsigned OpNum,
 568                                          raw_ostream &O) {
 569   const MCOperand &Op = MI->getOperand(OpNum);
 570   unsigned SpecRegRBit = Op.getImm() >> 4;
 571   unsigned Mask = Op.getImm() & 0xf;
 572
 573   // As special cases, CPSR_f, CPSR_s and CPSR_fs prefer printing as
 574   // APSR_nzcvq, APSR_g and APSRnzcvqg, respectively.
 575   if (!SpecRegRBit && (Mask == 8 || Mask == 4 || Mask == 12)) {
 576     O << "APSR_";
 577     switch (Mask) {
 578     default: assert(0);
 579     case 4:  O << "g"; return;
 580     case 8:  O << "nzcvq"; return;
 581     case 12: O << "nzcvqg"; return;
 582     }
 583     llvm_unreachable("Unexpected mask value!");
 584   }
 585
 586   if (SpecRegRBit)
 587     O << "SPSR";
 588   else
 589     O << "CPSR";
 590
 591   if (Mask) {
 592     O << '_';
 593     if (Mask & 8) O << 'f';
 594     if (Mask & 4) O << 's';
 595     if (Mask & 2) O << 'x';
 596     if (Mask & 1) O << 'c';
 597   }
 598 }
 599
 600 void ARMInstPrinter::printPredicateOperand(const MCInst *MI, unsigned OpNum,
 601                                            raw_ostream &O) {
 602   ARMCC::CondCodes CC = (ARMCC::CondCodes)MI->getOperand(OpNum).getImm();
 603   if (CC != ARMCC::AL)
 604     O << ARMCondCodeToString(CC);
 605 }
 606
 607 void ARMInstPrinter::printMandatoryPredicateOperand(const MCInst *MI,
 608                                                     unsigned OpNum,
 609                                                     raw_ostream &O) {
 610   ARMCC::CondCodes CC = (ARMCC::CondCodes)MI->getOperand(OpNum).getImm();
 611   O << ARMCondCodeToString(CC);
 612 }
 613
 614 void ARMInstPrinter::printSBitModifierOperand(const MCInst *MI, unsigned OpNum,
 615                                               raw_ostream &O) {
 616   if (MI->getOperand(OpNum).getReg()) {
 617     assert(MI->getOperand(OpNum).getReg() == ARM::CPSR &&
 618            "Expect ARM CPSR register!");
 619     O << 's';
 620   }
 621 }
 622
 623 void ARMInstPrinter::printNoHashImmediate(const MCInst *MI, unsigned OpNum,
 624                                           raw_ostream &O) {
 625   O << MI->getOperand(OpNum).getImm();
 626 }
 627
 628 void ARMInstPrinter::printPImmediate(const MCInst *MI, unsigned OpNum,
 629                                           raw_ostream &O) {
 630   O << "p" << MI->getOperand(OpNum).getImm();
 631 }
 632
 633 void ARMInstPrinter::printCImmediate(const MCInst *MI, unsigned OpNum,
 634                                           raw_ostream &O) {
 635   O << "c" << MI->getOperand(OpNum).getImm();
 636 }
 637
 638 void ARMInstPrinter::printPCLabel(const MCInst *MI, unsigned OpNum,
 639                                   raw_ostream &O) {
 640   llvm_unreachable("Unhandled PC-relative pseudo-instruction!");
 641 }
 642
 643 void ARMInstPrinter::printThumbS4ImmOperand(const MCInst *MI, unsigned OpNum,
 644                                             raw_ostream &O) {
 645   O << "#" << MI->getOperand(OpNum).getImm() * 4;
 646 }
 647
 648 void ARMInstPrinter::printThumbSRImm(const MCInst *MI, unsigned OpNum,
 649                                      raw_ostream &O) {
 650   unsigned Imm = MI->getOperand(OpNum).getImm();
 651   O << "#" << (Imm == 0 ? 32 : Imm);
 652 }
 653
 654 void ARMInstPrinter::printThumbITMask(const MCInst *MI, unsigned OpNum,
 655                                       raw_ostream &O) {
 656   // (3 - the number of trailing zeros) is the number of then / else.
 657   unsigned Mask = MI->getOperand(OpNum).getImm();
 658   unsigned CondBit0 = Mask >> 4 & 1;
 659   unsigned NumTZ = CountTrailingZeros_32(Mask);
 660   assert(NumTZ <= 3 && "Invalid IT mask!");
 661   for (unsigned Pos = 3, e = NumTZ; Pos > e; --Pos) {
 662     bool T = ((Mask >> Pos) & 1) == CondBit0;
 663     if (T)
 664       O << 't';
 665     else
 666       O << 'e';
 667   }
 668 }
 669
 670 void ARMInstPrinter::printThumbAddrModeRROperand(const MCInst *MI, unsigned Op,
 671                                                  raw_ostream &O) {
 672   const MCOperand &MO1 = MI->getOperand(Op);
 673   const MCOperand &MO2 = MI->getOperand(Op + 1);
 674
 675   if (!MO1.isReg()) {   // FIXME: This is for CP entries, but isn't right.
 676     printOperand(MI, Op, O);
 677     return;
 678   }
 679
 680   O << "[" << getRegisterName(MO1.getReg());
 681   if (unsigned RegNum = MO2.getReg())
 682     O << ", " << getRegisterName(RegNum);
 683   O << "]";
 684 }
 685
 686 void ARMInstPrinter::printThumbAddrModeImm5SOperand(const MCInst *MI,
 687                                                     unsigned Op,
 688                                                     raw_ostream &O,
 689                                                     unsigned Scale) {
 690   const MCOperand &MO1 = MI->getOperand(Op);
 691   const MCOperand &MO2 = MI->getOperand(Op + 1);
 692
 693   if (!MO1.isReg()) {   // FIXME: This is for CP entries, but isn't right.
 694     printOperand(MI, Op, O);
 695     return;
 696   }
 697
 698   O << "[" << getRegisterName(MO1.getReg());
 699   if (unsigned ImmOffs = MO2.getImm())
 700     O << ", #" << ImmOffs * Scale;
 701   O << "]";
 702 }
 703
 704 void ARMInstPrinter::printThumbAddrModeImm5S1Operand(const MCInst *MI,
 705                                                      unsigned Op,
 706                                                      raw_ostream &O) {
 707   printThumbAddrModeImm5SOperand(MI, Op, O, 1);
 708 }
 709
 710 void ARMInstPrinter::printThumbAddrModeImm5S2Operand(const MCInst *MI,
 711                                                      unsigned Op,
 712                                                      raw_ostream &O) {
 713   printThumbAddrModeImm5SOperand(MI, Op, O, 2);
 714 }
 715
 716 void ARMInstPrinter::printThumbAddrModeImm5S4Operand(const MCInst *MI,
 717                                                      unsigned Op,
 718                                                      raw_ostream &O) {
 719   printThumbAddrModeImm5SOperand(MI, Op, O, 4);
 720 }
 721
 722 void ARMInstPrinter::printThumbAddrModeSPOperand(const MCInst *MI, unsigned Op,
 723                                                  raw_ostream &O) {
 724   printThumbAddrModeImm5SOperand(MI, Op, O, 4);
 725 }
 726
 727 // Constant shifts t2_so_reg is a 2-operand unit corresponding to the Thumb2
 728 // register with shift forms.
 729 // REG 0   0           - e.g. R5
 730 // REG IMM, SH_OPC     - e.g. R5, LSL #3
 731 void ARMInstPrinter::printT2SOOperand(const MCInst *MI, unsigned OpNum,
 732                                       raw_ostream &O) {
 733   const MCOperand &MO1 = MI->getOperand(OpNum);
 734   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 735
 736   unsigned Reg = MO1.getReg();
 737   O << getRegisterName(Reg);
 738
 739   // Print the shift opc.
 740   assert(MO2.isImm() && "Not a valid t2_so_reg value!");
 741   ARM_AM::ShiftOpc ShOpc = ARM_AM::getSORegShOp(MO2.getImm());
 742   O << ", " << ARM_AM::getShiftOpcStr(ShOpc);
 743   if (ShOpc != ARM_AM::rrx)
 744     O << " #" << translateShiftImm(ARM_AM::getSORegOffset(MO2.getImm()));
 745 }
 746
 747 void ARMInstPrinter::printAddrModeImm12Operand(const MCInst *MI, unsigned OpNum,
 748                                                raw_ostream &O) {
 749   const MCOperand &MO1 = MI->getOperand(OpNum);
 750   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 751
 752   if (!MO1.isReg()) {   // FIXME: This is for CP entries, but isn't right.
 753     printOperand(MI, OpNum, O);
 754     return;
 755   }
 756
 757   O << "[" << getRegisterName(MO1.getReg());
 758
 759   int32_t OffImm = (int32_t)MO2.getImm();
 760   bool isSub = OffImm < 0;
 761   // Special value for #-0. All others are normal.
 762   if (OffImm == INT32_MIN)
 763     OffImm = 0;
 764   if (isSub)
 765     O << ", #-" << -OffImm;
 766   else if (OffImm > 0)
 767     O << ", #" << OffImm;
 768   O << "]";
 769 }
 770
 771 void ARMInstPrinter::printT2AddrModeImm8Operand(const MCInst *MI,
 772                                                 unsigned OpNum,
 773                                                 raw_ostream &O) {
 774   const MCOperand &MO1 = MI->getOperand(OpNum);
 775   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 776
 777   O << "[" << getRegisterName(MO1.getReg());
 778
 779   int32_t OffImm = (int32_t)MO2.getImm();
 780   // Don't print +0.
 781   if (OffImm < 0)
 782     O << ", #-" << -OffImm;
 783   else if (OffImm > 0)
 784     O << ", #" << OffImm;
 785   O << "]";
 786 }
 787
 788 void ARMInstPrinter::printT2AddrModeImm8s4Operand(const MCInst *MI,
 789                                                   unsigned OpNum,
 790                                                   raw_ostream &O) {
 791   const MCOperand &MO1 = MI->getOperand(OpNum);
 792   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 793
 794   O << "[" << getRegisterName(MO1.getReg());
 795
 796   int32_t OffImm = (int32_t)MO2.getImm() / 4;
 797   // Don't print +0.
 798   if (OffImm < 0)
 799     O << ", #-" << -OffImm * 4;
 800   else if (OffImm > 0)
 801     O << ", #" << OffImm * 4;
 802   O << "]";
 803 }
 804
 805 void ARMInstPrinter::printT2AddrModeImm8OffsetOperand(const MCInst *MI,
 806                                                       unsigned OpNum,
 807                                                       raw_ostream &O) {
 808   const MCOperand &MO1 = MI->getOperand(OpNum);
 809   int32_t OffImm = (int32_t)MO1.getImm();
 810   // Don't print +0.
 811   if (OffImm < 0)
 812     O << "#-" << -OffImm;
 813   else if (OffImm > 0)
 814     O << "#" << OffImm;
 815 }
 816
 817 void ARMInstPrinter::printT2AddrModeImm8s4OffsetOperand(const MCInst *MI,
 818                                                         unsigned OpNum,
 819                                                         raw_ostream &O) {
 820   const MCOperand &MO1 = MI->getOperand(OpNum);
 821   int32_t OffImm = (int32_t)MO1.getImm() / 4;
 822   // Don't print +0.
 823   if (OffImm < 0)
 824     O << "#-" << -OffImm * 4;
 825   else if (OffImm > 0)
 826     O << "#" << OffImm * 4;
 827 }
 828
 829 void ARMInstPrinter::printT2AddrModeSoRegOperand(const MCInst *MI,
 830                                                  unsigned OpNum,
 831                                                  raw_ostream &O) {
 832   const MCOperand &MO1 = MI->getOperand(OpNum);
 833   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 834   const MCOperand &MO3 = MI->getOperand(OpNum+2);
 835
 836   O << "[" << getRegisterName(MO1.getReg());
 837
 838   assert(MO2.getReg() && "Invalid so_reg load / store address!");
 839   O << ", " << getRegisterName(MO2.getReg());
 840
 841   unsigned ShAmt = MO3.getImm();
 842   if (ShAmt) {
 843     assert(ShAmt <= 3 && "Not a valid Thumb2 addressing mode!");
 844     O << ", lsl #" << ShAmt;
 845   }
 846   O << "]";
 847 }
 848
 849 void ARMInstPrinter::printVFPf32ImmOperand(const MCInst *MI, unsigned OpNum,
 850                                            raw_ostream &O) {
 851   const MCOperand &MO = MI->getOperand(OpNum);
 852   O << '#';
 853   if (MO.isFPImm()) {
 854     O << (float)MO.getFPImm();
 855   } else {
 856     union {
 857       uint32_t I;
 858       float F;
 859     } FPUnion;
 860
 861     FPUnion.I = MO.getImm();
 862     O << FPUnion.F;
 863   }
 864 }
 865
 866 void ARMInstPrinter::printVFPf64ImmOperand(const MCInst *MI, unsigned OpNum,
 867                                            raw_ostream &O) {
 868   const MCOperand &MO = MI->getOperand(OpNum);
 869   O << '#';
 870   if (MO.isFPImm()) {
 871     O << MO.getFPImm();
 872   } else {
 873     // We expect the binary encoding of a floating point number here.
 874     union {
 875       uint64_t I;
 876       double D;
 877     } FPUnion;
 878
 879     FPUnion.I = MO.getImm();
 880     O << FPUnion.D;
 881   }
 882 }
 883
 884 void ARMInstPrinter::printNEONModImmOperand(const MCInst *MI, unsigned OpNum,
 885                                             raw_ostream &O) {
 886   unsigned EncodedImm = MI->getOperand(OpNum).getImm();
 887   unsigned EltBits;
 888   uint64_t Val = ARM_AM::decodeNEONModImm(EncodedImm, EltBits);
 889   O << "#0x" << utohexstr(Val);
 890 }
 891
 892 void ARMInstPrinter::printImmPlusOneOperand(const MCInst *MI, unsigned OpNum,
 893                                             raw_ostream &O) {
 894   unsigned Imm = MI->getOperand(OpNum).getImm();
 895   O << "#" << Imm + 1;
 896 }
 897
 898 void ARMInstPrinter::printRotImmOperand(const MCInst *MI, unsigned OpNum,
 899                                         raw_ostream &O) {
 900   unsigned Imm = MI->getOperand(OpNum).getImm();
 901   if (Imm == 0)
 902     return;
 903   O << ", ror #";
 904   switch (Imm) {
 905   default: assert (0 && "illegal ror immediate!");
 906   case 1: O << "8"; break;
 907   case 2: O << "16"; break;
 908   case 3: O << "24"; break;
 909   }
 910 }