lib/Target/ARM/ARMTargetMachine.h

   1 //===-- ARMTargetMachine.h - Define TargetMachine for ARM -------*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file declares the ARM specific subclass of TargetMachine.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #ifndef ARMTARGETMACHINE_H
  15 #define ARMTARGETMACHINE_H
  16
  17 #include "llvm/Target/TargetMachine.h"
  18 #include "llvm/Target/TargetData.h"
  19 #include "ARMInstrInfo.h"
  20 #include "ARMFrameInfo.h"
  21 #include "ARMJITInfo.h"
  22 #include "ARMSubtarget.h"
  23 #include "ARMISelLowering.h"
  24 #include "ARMSelectionDAGInfo.h"
  25 #include "Thumb1InstrInfo.h"
  26 #include "Thumb2InstrInfo.h"
  27 #include "llvm/ADT/OwningPtr.h"
  28
  29 namespace llvm {
  30
  31 class ARMBaseTargetMachine : public LLVMTargetMachine {
  32 protected:
  33   ARMSubtarget        Subtarget;
  34
  35 private:
  36   ARMFrameInfo        FrameInfo;
  37   ARMJITInfo          JITInfo;
  38   InstrItineraryData  InstrItins;
  39   Reloc::Model        DefRelocModel;    // Reloc model before it's overridden.
  40
  41 public:
  42   ARMBaseTargetMachine(const Target &T, const std::string &TT,
  43                        const std::string &FS, bool isThumb);
  44
  45   virtual const ARMFrameInfo     *getFrameInfo() const { return &FrameInfo; }
  46   virtual       ARMJITInfo       *getJITInfo()         { return &JITInfo; }
  47   virtual const ARMSubtarget  *getSubtargetImpl() const { return &Subtarget; }
  48   virtual const InstrItineraryData getInstrItineraryData() const {
  49     return InstrItins;
  50   }
  51
  52   // Pass Pipeline Configuration
  53   virtual bool addInstSelector(PassManagerBase &PM, CodeGenOpt::Level OptLevel);
  54   virtual bool addPreRegAlloc(PassManagerBase &PM, CodeGenOpt::Level OptLevel);
  55   virtual bool addPreSched2(PassManagerBase &PM, CodeGenOpt::Level OptLevel);
  56   virtual bool addPreEmitPass(PassManagerBase &PM, CodeGenOpt::Level OptLevel);
  57   virtual bool addCodeEmitter(PassManagerBase &PM, CodeGenOpt::Level OptLevel,
  58                               JITCodeEmitter &MCE);
  59 };
  60
  61 /// ARMTargetMachine - ARM target machine.
  62 ///
  63 class ARMTargetMachine : public ARMBaseTargetMachine {
  64   ARMInstrInfo        InstrInfo;
  65   const TargetData    DataLayout;       // Calculates type size & alignment
  66   ARMTargetLowering   TLInfo;
  67   ARMSelectionDAGInfo TSInfo;
  68 public:
  69   ARMTargetMachine(const Target &T, const std::string &TT,
  70                    const std::string &FS);
  71
  72   virtual const ARMRegisterInfo  *getRegisterInfo() const {
  73     return &InstrInfo.getRegisterInfo();
  74   }
  75
  76   virtual const ARMTargetLowering *getTargetLowering() const {
  77     return &TLInfo;
  78   }
  79
  80   virtual const ARMSelectionDAGInfo* getSelectionDAGInfo() const {
  81     return &TSInfo;
  82   }
  83
  84   virtual const ARMInstrInfo     *getInstrInfo() const { return &InstrInfo; }
  85   virtual const TargetData       *getTargetData() const { return &DataLayout; }
  86 };
  87
  88 /// ThumbTargetMachine - Thumb target machine.
  89 /// Due to the way architectures are handled, this represents both
  90 ///   Thumb-1 and Thumb-2.
  91 ///
  92 class ThumbTargetMachine : public ARMBaseTargetMachine {
  93   // Either Thumb1InstrInfo or Thumb2InstrInfo.
  94   OwningPtr<ARMBaseInstrInfo> InstrInfo;
  95   const TargetData    DataLayout;   // Calculates type size & alignment
  96   ARMTargetLowering   TLInfo;
  97   ARMSelectionDAGInfo TSInfo;
  98 public:
  99   ThumbTargetMachine(const Target &T, const std::string &TT,
 100                      const std::string &FS);
 101
 102   /// returns either Thumb1RegisterInfo or Thumb2RegisterInfo
 103   virtual const ARMBaseRegisterInfo *getRegisterInfo() const {
 104     return &InstrInfo->getRegisterInfo();
 105   }
 106
 107   virtual const ARMTargetLowering *getTargetLowering() const {
 108     return &TLInfo;
 109   }
 110
 111   virtual const ARMSelectionDAGInfo *getSelectionDAGInfo() const {
 112     return &TSInfo;
 113   }
 114
 115   /// returns either Thumb1InstrInfo or Thumb2InstrInfo
 116   virtual const ARMBaseInstrInfo *getInstrInfo() const {
 117     return InstrInfo.get();
 118   }
 119   virtual const TargetData       *getTargetData() const { return &DataLayout; }
 120 };
 121
 122 } // end namespace llvm
 123
 124 #endif