lib/Target/ARM/ARMTargetMachine.h

   1 //===-- ARMTargetMachine.h - Define TargetMachine for ARM -------*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file declares the ARM specific subclass of TargetMachine.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #ifndef ARMTARGETMACHINE_H
  15 #define ARMTARGETMACHINE_H
  16
  17 #include "llvm/Target/TargetMachine.h"
  18 #include "llvm/Target/TargetData.h"
  19 #include "llvm/MC/MCStreamer.h"
  20 #include "ARMInstrInfo.h"
  21 #include "ARMELFWriterInfo.h"
  22 #include "ARMFrameInfo.h"
  23 #include "ARMJITInfo.h"
  24 #include "ARMSubtarget.h"
  25 #include "ARMISelLowering.h"
  26 #include "ARMSelectionDAGInfo.h"
  27 #include "Thumb1InstrInfo.h"
  28 #include "Thumb2InstrInfo.h"
  29 #include "llvm/ADT/OwningPtr.h"
  30
  31 namespace llvm {
  32
  33 class ARMBaseTargetMachine : public LLVMTargetMachine {
  34 protected:
  35   ARMSubtarget        Subtarget;
  36
  37 private:
  38   ARMFrameInfo        FrameInfo;
  39   ARMJITInfo          JITInfo;
  40   InstrItineraryData  InstrItins;
  41   Reloc::Model        DefRelocModel;    // Reloc model before it's overridden.
  42
  43 protected:
  44   const TargetData    DataLayout;       // Calculates type size & alignment
  45   ARMELFWriterInfo    ELFWriterInfo;
  46
  47 public:
  48   ARMBaseTargetMachine(const Target &T, const std::string &TT,
  49                        const std::string &FS, bool isThumb);
  50
  51   virtual const TargetData       *getTargetData() const { return &DataLayout; }
  52   virtual const ARMELFWriterInfo *getELFWriterInfo() const {
  53     return Subtarget.isTargetELF() ? &ELFWriterInfo : 0;
  54   };
  55
  56   virtual const ARMFrameInfo     *getFrameInfo() const { return &FrameInfo; }
  57   virtual       ARMJITInfo       *getJITInfo()         { return &JITInfo; }
  58   virtual const ARMSubtarget  *getSubtargetImpl() const { return &Subtarget; }
  59   virtual const InstrItineraryData *getInstrItineraryData() const {
  60     return &InstrItins;
  61   }
  62
  63   // Pass Pipeline Configuration
  64   virtual bool addPreISel(PassManagerBase &PM, CodeGenOpt::Level OptLevel);
  65   virtual bool addInstSelector(PassManagerBase &PM, CodeGenOpt::Level OptLevel);
  66   virtual bool addPreRegAlloc(PassManagerBase &PM, CodeGenOpt::Level OptLevel);
  67   virtual bool addPreSched2(PassManagerBase &PM, CodeGenOpt::Level OptLevel);
  68   virtual bool addPreEmitPass(PassManagerBase &PM, CodeGenOpt::Level OptLevel);
  69   virtual bool addCodeEmitter(PassManagerBase &PM, CodeGenOpt::Level OptLevel,
  70                               JITCodeEmitter &MCE);
  71 };
  72
  73 /// ARMTargetMachine - ARM target machine.
  74 ///
  75 class ARMTargetMachine : public ARMBaseTargetMachine {
  76   ARMInstrInfo        InstrInfo;
  77   ARMTargetLowering   TLInfo;
  78   ARMSelectionDAGInfo TSInfo;
  79 public:
  80   ARMTargetMachine(const Target &T, const std::string &TT,
  81                    const std::string &FS);
  82
  83   virtual const ARMRegisterInfo  *getRegisterInfo() const {
  84     return &InstrInfo.getRegisterInfo();
  85   }
  86
  87   virtual const ARMTargetLowering *getTargetLowering() const {
  88     return &TLInfo;
  89   }
  90
  91   virtual const ARMSelectionDAGInfo* getSelectionDAGInfo() const {
  92     return &TSInfo;
  93   }
  94
  95   virtual const ARMInstrInfo     *getInstrInfo() const { return &InstrInfo; }
  96   virtual const TargetData       *getTargetData() const { return &DataLayout; }
  97 };
  98
  99 /// ThumbTargetMachine - Thumb target machine.
 100 /// Due to the way architectures are handled, this represents both
 101 ///   Thumb-1 and Thumb-2.
 102 ///
 103 class ThumbTargetMachine : public ARMBaseTargetMachine {
 104   // Either Thumb1InstrInfo or Thumb2InstrInfo.
 105   OwningPtr<ARMBaseInstrInfo> InstrInfo;
 106   ARMTargetLowering   TLInfo;
 107   ARMSelectionDAGInfo TSInfo;
 108 public:
 109   ThumbTargetMachine(const Target &T, const std::string &TT,
 110                      const std::string &FS);
 111
 112   /// returns either Thumb1RegisterInfo or Thumb2RegisterInfo
 113   virtual const ARMBaseRegisterInfo *getRegisterInfo() const {
 114     return &InstrInfo->getRegisterInfo();
 115   }
 116
 117   virtual const ARMTargetLowering *getTargetLowering() const {
 118     return &TLInfo;
 119   }
 120
 121   virtual const ARMSelectionDAGInfo *getSelectionDAGInfo() const {
 122     return &TSInfo;
 123   }
 124
 125   /// returns either Thumb1InstrInfo or Thumb2InstrInfo
 126   virtual const ARMBaseInstrInfo *getInstrInfo() const {
 127     return InstrInfo.get();
 128   }
 129   virtual const TargetData       *getTargetData() const { return &DataLayout; }
 130 };
 131
 132 } // end namespace llvm
 133
 134 #endif