lib/Target/ARM/ARMSubtarget.h

   1 //=====---- ARMSubtarget.h - Define Subtarget for the ARM -----*- C++ -*--====//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file declares the ARM specific subclass of TargetSubtargetInfo.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #ifndef ARMSUBTARGET_H
  15 #define ARMSUBTARGET_H
  16
  17 #include "MCTargetDesc/ARMMCTargetDesc.h"
  18 #include "llvm/Target/TargetSubtargetInfo.h"
  19 #include "llvm/MC/MCInstrItineraries.h"
  20 #include "llvm/ADT/Triple.h"
  21 #include <string>
  22
  23 #define GET_SUBTARGETINFO_HEADER
  24 #include "ARMGenSubtargetInfo.inc"
  25
  26 namespace llvm {
  27 class GlobalValue;
  28
  29 class ARMSubtarget : public ARMGenSubtargetInfo {
  30 protected:
  31   enum ARMArchEnum {
  32     V4, V4T, V5T, V5TE, V6, V6M, V6T2, V7A, V7M, V7EM
  33   };
  34
  35   enum ARMProcFamilyEnum {
  36     Others, CortexA8, CortexA9
  37   };
  38
  39   enum ARMFPEnum {
  40     None, VFPv2, VFPv3, NEON
  41   };
  42
  43   /// ARMArchVersion - ARM architecture version: V4, V4T (base), V5T, V5TE,
  44   /// V6, V6T2, V7A, V7M, V7EM.
  45   ARMArchEnum ARMArchVersion;
  46
  47   /// ARMProcFamily - ARM processor family: Cortex-A8, Cortex-A9, and others.
  48   ARMProcFamilyEnum ARMProcFamily;
  49
  50   /// ARMFPUType - Floating Point Unit type.
  51   ARMFPEnum ARMFPUType;
  52
  53   /// UseNEONForSinglePrecisionFP - if the NEONFP attribute has been
  54   /// specified. Use the method useNEONForSinglePrecisionFP() to
  55   /// determine if NEON should actually be used.
  56   bool UseNEONForSinglePrecisionFP;
  57
  58   /// SlowFPVMLx - If the VFP2 / NEON instructions are available, indicates
  59   /// whether the FP VML[AS] instructions are slow (if so, don't use them).
  60   bool SlowFPVMLx;
  61
  62   /// HasVMLxForwarding - If true, NEON has special multiplier accumulator
  63   /// forwarding to allow mul + mla being issued back to back.
  64   bool HasVMLxForwarding;
  65
  66   /// SlowFPBrcc - True if floating point compare + branch is slow.
  67   bool SlowFPBrcc;
  68
  69   /// IsThumb - True if we are in thumb mode, false if in ARM mode.
  70   bool IsThumb;
  71
  72   /// HasThumb2 - True if Thumb2 instructions are supported.
  73   bool HasThumb2;
  74
  75   /// NoARM - True if subtarget does not support ARM mode execution.
  76   bool NoARM;
  77
  78   /// PostRAScheduler - True if using post-register-allocation scheduler.
  79   bool PostRAScheduler;
  80
  81   /// IsR9Reserved - True if R9 is a not available as general purpose register.
  82   bool IsR9Reserved;
  83
  84   /// UseMovt - True if MOVT / MOVW pairs are used for materialization of 32-bit
  85   /// imms (including global addresses).
  86   bool UseMovt;
  87
  88   /// HasFP16 - True if subtarget supports half-precision FP (We support VFP+HF
  89   /// only so far)
  90   bool HasFP16;
  91
  92   /// HasD16 - True if subtarget is limited to 16 double precision
  93   /// FP registers for VFPv3.
  94   bool HasD16;
  95
  96   /// HasHardwareDivide - True if subtarget supports [su]div
  97   bool HasHardwareDivide;
  98
  99   /// HasT2ExtractPack - True if subtarget supports thumb2 extract/pack
 100   /// instructions.
 101   bool HasT2ExtractPack;
 102
 103   /// HasDataBarrier - True if the subtarget supports DMB / DSB data barrier
 104   /// instructions.
 105   bool HasDataBarrier;
 106
 107   /// Pref32BitThumb - If true, codegen would prefer 32-bit Thumb instructions
 108   /// over 16-bit ones.
 109   bool Pref32BitThumb;
 110
 111   /// AvoidCPSRPartialUpdate - If true, codegen would avoid using instructions
 112   /// that partially update CPSR and add false dependency on the previous
 113   /// CPSR setting instruction.
 114   bool AvoidCPSRPartialUpdate;
 115
 116   /// HasMPExtension - True if the subtarget supports Multiprocessing
 117   /// extension (ARMv7 only).
 118   bool HasMPExtension;
 119
 120   /// FPOnlySP - If true, the floating point unit only supports single
 121   /// precision.
 122   bool FPOnlySP;
 123
 124   /// AllowsUnalignedMem - If true, the subtarget allows unaligned memory
 125   /// accesses for some types.  For details, see
 126   /// ARMTargetLowering::allowsUnalignedMemoryAccesses().
 127   bool AllowsUnalignedMem;
 128
 129   /// Thumb2DSP - If true, the subtarget supports the v7 DSP (saturating arith
 130   /// and such) instructions in Thumb2 code.
 131   bool Thumb2DSP;
 132
 133   /// stackAlignment - The minimum alignment known to hold of the stack frame on
 134   /// entry to the function and which must be maintained by every function.
 135   unsigned stackAlignment;
 136
 137   /// CPUString - String name of used CPU.
 138   std::string CPUString;
 139
 140   /// TargetTriple - What processor and OS we're targeting.
 141   Triple TargetTriple;
 142
 143   /// Selected instruction itineraries (one entry per itinerary class.)
 144   InstrItineraryData InstrItins;
 145
 146  public:
 147   enum {
 148     isELF, isDarwin
 149   } TargetType;
 150
 151   enum {
 152     ARM_ABI_APCS,
 153     ARM_ABI_AAPCS // ARM EABI
 154   } TargetABI;
 155
 156   /// This constructor initializes the data members to match that
 157   /// of the specified triple.
 158   ///
 159   ARMSubtarget(const std::string &TT, const std::string &CPU,
 160                const std::string &FS);
 161
 162   /// getMaxInlineSizeThreshold - Returns the maximum memset / memcpy size
 163   /// that still makes it profitable to inline the call.
 164   unsigned getMaxInlineSizeThreshold() const {
 165     // FIXME: For now, we don't lower memcpy's to loads / stores for Thumb1.
 166     // Change this once Thumb1 ldmia / stmia support is added.
 167     return isThumb1Only() ? 0 : 64;
 168   }
 169   /// ParseSubtargetFeatures - Parses features string setting specified
 170   /// subtarget options.  Definition of function is auto generated by tblgen.
 171   void ParseSubtargetFeatures(const std::string &FS, const std::string &CPU);
 172
 173   void computeIssueWidth();
 174
 175   bool hasV4TOps()  const { return ARMArchVersion >= V4T;  }
 176   bool hasV5TOps()  const { return ARMArchVersion >= V5T;  }
 177   bool hasV5TEOps() const { return ARMArchVersion >= V5TE; }
 178   bool hasV6Ops()   const { return ARMArchVersion >= V6;   }
 179   bool hasV6T2Ops() const { return ARMArchVersion >= V6T2; }
 180   bool hasV7Ops()   const { return ARMArchVersion >= V7A;  }
 181
 182   bool isCortexA8() const { return ARMProcFamily == CortexA8; }
 183   bool isCortexA9() const { return ARMProcFamily == CortexA9; }
 184
 185   bool hasARMOps() const { return !NoARM; }
 186
 187   bool hasVFP2() const { return ARMFPUType >= VFPv2; }
 188   bool hasVFP3() const { return ARMFPUType >= VFPv3; }
 189   bool hasNEON() const { return ARMFPUType >= NEON;  }
 190   bool useNEONForSinglePrecisionFP() const {
 191     return hasNEON() && UseNEONForSinglePrecisionFP; }
 192   bool hasDivide() const { return HasHardwareDivide; }
 193   bool hasT2ExtractPack() const { return HasT2ExtractPack; }
 194   bool hasDataBarrier() const { return HasDataBarrier; }
 195   bool useFPVMLx() const { return !SlowFPVMLx; }
 196   bool hasVMLxForwarding() const { return HasVMLxForwarding; }
 197   bool isFPBrccSlow() const { return SlowFPBrcc; }
 198   bool isFPOnlySP() const { return FPOnlySP; }
 199   bool prefers32BitThumb() const { return Pref32BitThumb; }
 200   bool avoidCPSRPartialUpdate() const { return AvoidCPSRPartialUpdate; }
 201   bool hasMPExtension() const { return HasMPExtension; }
 202   bool hasThumb2DSP() const { return Thumb2DSP; }
 203
 204   bool hasFP16() const { return HasFP16; }
 205   bool hasD16() const { return HasD16; }
 206
 207   const Triple &getTargetTriple() const { return TargetTriple; }
 208
 209   bool isTargetDarwin() const { return TargetTriple.isOSDarwin(); }
 210   bool isTargetELF() const { return !isTargetDarwin(); }
 211
 212   bool isAPCS_ABI() const { return TargetABI == ARM_ABI_APCS; }
 213   bool isAAPCS_ABI() const { return TargetABI == ARM_ABI_AAPCS; }
 214
 215   bool isThumb() const { return IsThumb; }
 216   bool isThumb1Only() const { return IsThumb && !HasThumb2; }
 217   bool isThumb2() const { return IsThumb && HasThumb2; }
 218   bool hasThumb2() const { return HasThumb2; }
 219
 220   bool isR9Reserved() const { return IsR9Reserved; }
 221
 222   bool useMovt() const { return UseMovt && hasV6T2Ops(); }
 223
 224   bool allowsUnalignedMem() const { return AllowsUnalignedMem; }
 225
 226   const std::string & getCPUString() const { return CPUString; }
 227
 228   unsigned getMispredictionPenalty() const;
 229
 230   /// enablePostRAScheduler - True at 'More' optimization.
 231   bool enablePostRAScheduler(CodeGenOpt::Level OptLevel,
 232                              TargetSubtargetInfo::AntiDepBreakMode& Mode,
 233                              RegClassVector& CriticalPathRCs) const;
 234
 235   /// getInstrItins - Return the instruction itineraies based on subtarget
 236   /// selection.
 237   const InstrItineraryData &getInstrItineraryData() const { return InstrItins; }
 238
 239   /// getStackAlignment - Returns the minimum alignment known to hold of the
 240   /// stack frame on entry to the function and which must be maintained by every
 241   /// function for this subtarget.
 242   unsigned getStackAlignment() const { return stackAlignment; }
 243
 244   /// GVIsIndirectSymbol - true if the GV will be accessed via an indirect
 245   /// symbol.
 246   bool GVIsIndirectSymbol(const GlobalValue *GV, Reloc::Model RelocM) const;
 247 };
 248 } // End llvm namespace
 249
 250 #endif  // ARMSUBTARGET_H