lib/Target/ARM/ARMISelDAGToDAG.cpp

   1 //===-- ARMISelDAGToDAG.cpp - A dag to dag inst selector for ARM ----------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file defines an instruction selector for the ARM target.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #include "ARM.h"
  15 #include "ARMAddressingModes.h"
  16 #include "ARMConstantPoolValue.h"
  17 #include "ARMISelLowering.h"
  18 #include "ARMTargetMachine.h"
  19 #include "llvm/CallingConv.h"
  20 #include "llvm/Constants.h"
  21 #include "llvm/DerivedTypes.h"
  22 #include "llvm/Function.h"
  23 #include "llvm/Intrinsics.h"
  24 #include "llvm/LLVMContext.h"
  25 #include "llvm/CodeGen/MachineFrameInfo.h"
  26 #include "llvm/CodeGen/MachineFunction.h"
  27 #include "llvm/CodeGen/MachineInstrBuilder.h"
  28 #include "llvm/CodeGen/SelectionDAG.h"
  29 #include "llvm/CodeGen/SelectionDAGISel.h"
  30 #include "llvm/Target/TargetLowering.h"
  31 #include "llvm/Target/TargetOptions.h"
  32 #include "llvm/Support/Compiler.h"
  33 #include "llvm/Support/Debug.h"
  34 #include "llvm/Support/ErrorHandling.h"
  35 #include "llvm/Support/raw_ostream.h"
  36
  37 using namespace llvm;
  38
  39 //===--------------------------------------------------------------------===//
  40 /// ARMDAGToDAGISel - ARM specific code to select ARM machine
  41 /// instructions for SelectionDAG operations.
  42 ///
  43 namespace {
  44 class ARMDAGToDAGISel : public SelectionDAGISel {
  45   ARMBaseTargetMachine &TM;
  46
  47   /// Subtarget - Keep a pointer to the ARMSubtarget around so that we can
  48   /// make the right decision when generating code for different targets.
  49   const ARMSubtarget *Subtarget;
  50
  51 public:
  52   explicit ARMDAGToDAGISel(ARMBaseTargetMachine &tm,
  53                            CodeGenOpt::Level OptLevel)
  54     : SelectionDAGISel(tm, OptLevel), TM(tm),
  55     Subtarget(&TM.getSubtarget<ARMSubtarget>()) {
  56   }
  57
  58   virtual const char *getPassName() const {
  59     return "ARM Instruction Selection";
  60   }
  61
  62  /// getI32Imm - Return a target constant with the specified value, of type i32.
  63   inline SDValue getI32Imm(unsigned Imm) {
  64     return CurDAG->getTargetConstant(Imm, MVT::i32);
  65   }
  66
  67   SDNode *Select(SDValue Op);
  68   virtual void InstructionSelect();
  69   bool SelectShifterOperandReg(SDValue Op, SDValue N, SDValue &A,
  70                                SDValue &B, SDValue &C);
  71   bool SelectAddrMode2(SDValue Op, SDValue N, SDValue &Base,
  72                        SDValue &Offset, SDValue &Opc);
  73   bool SelectAddrMode2Offset(SDValue Op, SDValue N,
  74                              SDValue &Offset, SDValue &Opc);
  75   bool SelectAddrMode3(SDValue Op, SDValue N, SDValue &Base,
  76                        SDValue &Offset, SDValue &Opc);
  77   bool SelectAddrMode3Offset(SDValue Op, SDValue N,
  78                              SDValue &Offset, SDValue &Opc);
  79   bool SelectAddrMode4(SDValue Op, SDValue N, SDValue &Addr,
  80                        SDValue &Mode);
  81   bool SelectAddrMode5(SDValue Op, SDValue N, SDValue &Base,
  82                        SDValue &Offset);
  83   bool SelectAddrMode6(SDValue Op, SDValue N, SDValue &Addr, SDValue &Update,
  84                        SDValue &Opc);
  85
  86   bool SelectAddrModePC(SDValue Op, SDValue N, SDValue &Offset,
  87                         SDValue &Label);
  88
  89   bool SelectThumbAddrModeRR(SDValue Op, SDValue N, SDValue &Base,
  90                              SDValue &Offset);
  91   bool SelectThumbAddrModeRI5(SDValue Op, SDValue N, unsigned Scale,
  92                               SDValue &Base, SDValue &OffImm,
  93                               SDValue &Offset);
  94   bool SelectThumbAddrModeS1(SDValue Op, SDValue N, SDValue &Base,
  95                              SDValue &OffImm, SDValue &Offset);
  96   bool SelectThumbAddrModeS2(SDValue Op, SDValue N, SDValue &Base,
  97                              SDValue &OffImm, SDValue &Offset);
  98   bool SelectThumbAddrModeS4(SDValue Op, SDValue N, SDValue &Base,
  99                              SDValue &OffImm, SDValue &Offset);
 100   bool SelectThumbAddrModeSP(SDValue Op, SDValue N, SDValue &Base,
 101                              SDValue &OffImm);
 102
 103   bool SelectT2ShifterOperandReg(SDValue Op, SDValue N,
 104                                  SDValue &BaseReg, SDValue &Opc);
 105   bool SelectT2AddrModeImm12(SDValue Op, SDValue N, SDValue &Base,
 106                              SDValue &OffImm);
 107   bool SelectT2AddrModeImm8(SDValue Op, SDValue N, SDValue &Base,
 108                             SDValue &OffImm);
 109   bool SelectT2AddrModeImm8Offset(SDValue Op, SDValue N,
 110                                  SDValue &OffImm);
 111   bool SelectT2AddrModeImm8s4(SDValue Op, SDValue N, SDValue &Base,
 112                               SDValue &OffImm);
 113   bool SelectT2AddrModeSoReg(SDValue Op, SDValue N, SDValue &Base,
 114                              SDValue &OffReg, SDValue &ShImm);
 115
 116   // Include the pieces autogenerated from the target description.
 117 #include "ARMGenDAGISel.inc"
 118
 119 private:
 120   /// SelectARMIndexedLoad - Indexed (pre/post inc/dec) load matching code for
 121   /// ARM.
 122   SDNode *SelectARMIndexedLoad(SDValue Op);
 123   SDNode *SelectT2IndexedLoad(SDValue Op);
 124
 125   /// SelectDYN_ALLOC - Select dynamic alloc for Thumb.
 126   SDNode *SelectDYN_ALLOC(SDValue Op);
 127
 128   /// SelectInlineAsmMemoryOperand - Implement addressing mode selection for
 129   /// inline asm expressions.
 130   virtual bool SelectInlineAsmMemoryOperand(const SDValue &Op,
 131                                             char ConstraintCode,
 132                                             std::vector<SDValue> &OutOps);
 133 };
 134 }
 135
 136 void ARMDAGToDAGISel::InstructionSelect() {
 137   DEBUG(BB->dump());
 138
 139   SelectRoot(*CurDAG);
 140   CurDAG->RemoveDeadNodes();
 141 }
 142
 143 bool ARMDAGToDAGISel::SelectShifterOperandReg(SDValue Op,
 144                                               SDValue N,
 145                                               SDValue &BaseReg,
 146                                               SDValue &ShReg,
 147                                               SDValue &Opc) {
 148   ARM_AM::ShiftOpc ShOpcVal = ARM_AM::getShiftOpcForNode(N);
 149
 150   // Don't match base register only case. That is matched to a separate
 151   // lower complexity pattern with explicit register operand.
 152   if (ShOpcVal == ARM_AM::no_shift) return false;
 153
 154   BaseReg = N.getOperand(0);
 155   unsigned ShImmVal = 0;
 156   if (ConstantSDNode *RHS = dyn_cast<ConstantSDNode>(N.getOperand(1))) {
 157     ShReg = CurDAG->getRegister(0, MVT::i32);
 158     ShImmVal = RHS->getZExtValue() & 31;
 159   } else {
 160     ShReg = N.getOperand(1);
 161   }
 162   Opc = CurDAG->getTargetConstant(ARM_AM::getSORegOpc(ShOpcVal, ShImmVal),
 163                                   MVT::i32);
 164   return true;
 165 }
 166
 167 bool ARMDAGToDAGISel::SelectAddrMode2(SDValue Op, SDValue N,
 168                                       SDValue &Base, SDValue &Offset,
 169                                       SDValue &Opc) {
 170   if (N.getOpcode() == ISD::MUL) {
 171     if (ConstantSDNode *RHS = dyn_cast<ConstantSDNode>(N.getOperand(1))) {
 172       // X * [3,5,9] -> X + X * [2,4,8] etc.
 173       int RHSC = (int)RHS->getZExtValue();
 174       if (RHSC & 1) {
 175         RHSC = RHSC & ~1;
 176         ARM_AM::AddrOpc AddSub = ARM_AM::add;
 177         if (RHSC < 0) {
 178           AddSub = ARM_AM::sub;
 179           RHSC = - RHSC;
 180         }
 181         if (isPowerOf2_32(RHSC)) {
 182           unsigned ShAmt = Log2_32(RHSC);
 183           Base = Offset = N.getOperand(0);
 184           Opc = CurDAG->getTargetConstant(ARM_AM::getAM2Opc(AddSub, ShAmt,
 185                                                             ARM_AM::lsl),
 186                                           MVT::i32);
 187           return true;
 188         }
 189       }
 190     }
 191   }
 192
 193   if (N.getOpcode() != ISD::ADD && N.getOpcode() != ISD::SUB) {
 194     Base = N;
 195     if (N.getOpcode() == ISD::FrameIndex) {
 196       int FI = cast<FrameIndexSDNode>(N)->getIndex();
 197       Base = CurDAG->getTargetFrameIndex(FI, TLI.getPointerTy());
 198     } else if (N.getOpcode() == ARMISD::Wrapper) {
 199       Base = N.getOperand(0);
 200     }
 201     Offset = CurDAG->getRegister(0, MVT::i32);
 202     Opc = CurDAG->getTargetConstant(ARM_AM::getAM2Opc(ARM_AM::add, 0,
 203                                                       ARM_AM::no_shift),
 204                                     MVT::i32);
 205     return true;
 206   }
 207
 208   // Match simple R +/- imm12 operands.
 209   if (N.getOpcode() == ISD::ADD)
 210     if (ConstantSDNode *RHS = dyn_cast<ConstantSDNode>(N.getOperand(1))) {
 211       int RHSC = (int)RHS->getZExtValue();
 212       if ((RHSC >= 0 && RHSC < 0x1000) ||
 213           (RHSC < 0 && RHSC > -0x1000)) { // 12 bits.
 214         Base = N.getOperand(0);
 215         if (Base.getOpcode() == ISD::FrameIndex) {
 216           int FI = cast<FrameIndexSDNode>(Base)->getIndex();
 217           Base = CurDAG->getTargetFrameIndex(FI, TLI.getPointerTy());
 218         }
 219         Offset = CurDAG->getRegister(0, MVT::i32);
 220
 221         ARM_AM::AddrOpc AddSub = ARM_AM::add;
 222         if (RHSC < 0) {
 223           AddSub = ARM_AM::sub;
 224           RHSC = - RHSC;
 225         }
 226         Opc = CurDAG->getTargetConstant(ARM_AM::getAM2Opc(AddSub, RHSC,
 227                                                           ARM_AM::no_shift),
 228                                         MVT::i32);
 229         return true;
 230       }
 231     }
 232
 233   // Otherwise this is R +/- [possibly shifted] R
 234   ARM_AM::AddrOpc AddSub = N.getOpcode() == ISD::ADD ? ARM_AM::add:ARM_AM::sub;
 235   ARM_AM::ShiftOpc ShOpcVal = ARM_AM::getShiftOpcForNode(N.getOperand(1));
 236   unsigned ShAmt = 0;
 237
 238   Base   = N.getOperand(0);
 239   Offset = N.getOperand(1);
 240
 241   if (ShOpcVal != ARM_AM::no_shift) {
 242     // Check to see if the RHS of the shift is a constant, if not, we can't fold
 243     // it.
 244     if (ConstantSDNode *Sh =
 245            dyn_cast<ConstantSDNode>(N.getOperand(1).getOperand(1))) {
 246       ShAmt = Sh->getZExtValue();
 247       Offset = N.getOperand(1).getOperand(0);
 248     } else {
 249       ShOpcVal = ARM_AM::no_shift;
 250     }
 251   }
 252
 253   // Try matching (R shl C) + (R).
 254   if (N.getOpcode() == ISD::ADD && ShOpcVal == ARM_AM::no_shift) {
 255     ShOpcVal = ARM_AM::getShiftOpcForNode(N.getOperand(0));
 256     if (ShOpcVal != ARM_AM::no_shift) {
 257       // Check to see if the RHS of the shift is a constant, if not, we can't
 258       // fold it.
 259       if (ConstantSDNode *Sh =
 260           dyn_cast<ConstantSDNode>(N.getOperand(0).getOperand(1))) {
 261         ShAmt = Sh->getZExtValue();
 262         Offset = N.getOperand(0).getOperand(0);
 263         Base = N.getOperand(1);
 264       } else {
 265         ShOpcVal = ARM_AM::no_shift;
 266       }
 267     }
 268   }
 269
 270   Opc = CurDAG->getTargetConstant(ARM_AM::getAM2Opc(AddSub, ShAmt, ShOpcVal),
 271                                   MVT::i32);
 272   return true;
 273 }
 274
 275 bool ARMDAGToDAGISel::SelectAddrMode2Offset(SDValue Op, SDValue N,
 276                                             SDValue &Offset, SDValue &Opc) {
 277   unsigned Opcode = Op.getOpcode();
 278   ISD::MemIndexedMode AM = (Opcode == ISD::LOAD)
 279     ? cast<LoadSDNode>(Op)->getAddressingMode()
 280     : cast<StoreSDNode>(Op)->getAddressingMode();
 281   ARM_AM::AddrOpc AddSub = (AM == ISD::PRE_INC || AM == ISD::POST_INC)
 282     ? ARM_AM::add : ARM_AM::sub;
 283   if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(N)) {
 284     int Val = (int)C->getZExtValue();
 285     if (Val >= 0 && Val < 0x1000) { // 12 bits.
 286       Offset = CurDAG->getRegister(0, MVT::i32);
 287       Opc = CurDAG->getTargetConstant(ARM_AM::getAM2Opc(AddSub, Val,
 288                                                         ARM_AM::no_shift),
 289                                       MVT::i32);
 290       return true;
 291     }
 292   }
 293
 294   Offset = N;
 295   ARM_AM::ShiftOpc ShOpcVal = ARM_AM::getShiftOpcForNode(N);
 296   unsigned ShAmt = 0;
 297   if (ShOpcVal != ARM_AM::no_shift) {
 298     // Check to see if the RHS of the shift is a constant, if not, we can't fold
 299     // it.
 300     if (ConstantSDNode *Sh = dyn_cast<ConstantSDNode>(N.getOperand(1))) {
 301       ShAmt = Sh->getZExtValue();
 302       Offset = N.getOperand(0);
 303     } else {
 304       ShOpcVal = ARM_AM::no_shift;
 305     }
 306   }
 307
 308   Opc = CurDAG->getTargetConstant(ARM_AM::getAM2Opc(AddSub, ShAmt, ShOpcVal),
 309                                   MVT::i32);
 310   return true;
 311 }
 312
 313
 314 bool ARMDAGToDAGISel::SelectAddrMode3(SDValue Op, SDValue N,
 315                                       SDValue &Base, SDValue &Offset,
 316                                       SDValue &Opc) {
 317   if (N.getOpcode() == ISD::SUB) {
 318     // X - C  is canonicalize to X + -C, no need to handle it here.
 319     Base = N.getOperand(0);
 320     Offset = N.getOperand(1);
 321     Opc = CurDAG->getTargetConstant(ARM_AM::getAM3Opc(ARM_AM::sub, 0),MVT::i32);
 322     return true;
 323   }
 324
 325   if (N.getOpcode() != ISD::ADD) {
 326     Base = N;
 327     if (N.getOpcode() == ISD::FrameIndex) {
 328       int FI = cast<FrameIndexSDNode>(N)->getIndex();
 329       Base = CurDAG->getTargetFrameIndex(FI, TLI.getPointerTy());
 330     }
 331     Offset = CurDAG->getRegister(0, MVT::i32);
 332     Opc = CurDAG->getTargetConstant(ARM_AM::getAM3Opc(ARM_AM::add, 0),MVT::i32);
 333     return true;
 334   }
 335
 336   // If the RHS is +/- imm8, fold into addr mode.
 337   if (ConstantSDNode *RHS = dyn_cast<ConstantSDNode>(N.getOperand(1))) {
 338     int RHSC = (int)RHS->getZExtValue();
 339     if ((RHSC >= 0 && RHSC < 256) ||
 340         (RHSC < 0 && RHSC > -256)) { // note -256 itself isn't allowed.
 341       Base = N.getOperand(0);
 342       if (Base.getOpcode() == ISD::FrameIndex) {
 343         int FI = cast<FrameIndexSDNode>(Base)->getIndex();
 344         Base = CurDAG->getTargetFrameIndex(FI, TLI.getPointerTy());
 345       }
 346       Offset = CurDAG->getRegister(0, MVT::i32);
 347
 348       ARM_AM::AddrOpc AddSub = ARM_AM::add;
 349       if (RHSC < 0) {
 350         AddSub = ARM_AM::sub;
 351         RHSC = - RHSC;
 352       }
 353       Opc = CurDAG->getTargetConstant(ARM_AM::getAM3Opc(AddSub, RHSC),MVT::i32);
 354       return true;
 355     }
 356   }
 357
 358   Base = N.getOperand(0);
 359   Offset = N.getOperand(1);
 360   Opc = CurDAG->getTargetConstant(ARM_AM::getAM3Opc(ARM_AM::add, 0), MVT::i32);
 361   return true;
 362 }
 363
 364 bool ARMDAGToDAGISel::SelectAddrMode3Offset(SDValue Op, SDValue N,
 365                                             SDValue &Offset, SDValue &Opc) {
 366   unsigned Opcode = Op.getOpcode();
 367   ISD::MemIndexedMode AM = (Opcode == ISD::LOAD)
 368     ? cast<LoadSDNode>(Op)->getAddressingMode()
 369     : cast<StoreSDNode>(Op)->getAddressingMode();
 370   ARM_AM::AddrOpc AddSub = (AM == ISD::PRE_INC || AM == ISD::POST_INC)
 371     ? ARM_AM::add : ARM_AM::sub;
 372   if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(N)) {
 373     int Val = (int)C->getZExtValue();
 374     if (Val >= 0 && Val < 256) {
 375       Offset = CurDAG->getRegister(0, MVT::i32);
 376       Opc = CurDAG->getTargetConstant(ARM_AM::getAM3Opc(AddSub, Val), MVT::i32);
 377       return true;
 378     }
 379   }
 380
 381   Offset = N;
 382   Opc = CurDAG->getTargetConstant(ARM_AM::getAM3Opc(AddSub, 0), MVT::i32);
 383   return true;
 384 }
 385
 386 bool ARMDAGToDAGISel::SelectAddrMode4(SDValue Op, SDValue N,
 387                                       SDValue &Addr, SDValue &Mode) {
 388   Addr = N;
 389   Mode = CurDAG->getTargetConstant(0, MVT::i32);
 390   return true;
 391 }
 392
 393 bool ARMDAGToDAGISel::SelectAddrMode5(SDValue Op, SDValue N,
 394                                       SDValue &Base, SDValue &Offset) {
 395   if (N.getOpcode() != ISD::ADD) {
 396     Base = N;
 397     if (N.getOpcode() == ISD::FrameIndex) {
 398       int FI = cast<FrameIndexSDNode>(N)->getIndex();
 399       Base = CurDAG->getTargetFrameIndex(FI, TLI.getPointerTy());
 400     } else if (N.getOpcode() == ARMISD::Wrapper) {
 401       Base = N.getOperand(0);
 402     }
 403     Offset = CurDAG->getTargetConstant(ARM_AM::getAM5Opc(ARM_AM::add, 0),
 404                                        MVT::i32);
 405     return true;
 406   }
 407
 408   // If the RHS is +/- imm8, fold into addr mode.
 409   if (ConstantSDNode *RHS = dyn_cast<ConstantSDNode>(N.getOperand(1))) {
 410     int RHSC = (int)RHS->getZExtValue();
 411     if ((RHSC & 3) == 0) {  // The constant is implicitly multiplied by 4.
 412       RHSC >>= 2;
 413       if ((RHSC >= 0 && RHSC < 256) ||
 414           (RHSC < 0 && RHSC > -256)) { // note -256 itself isn't allowed.
 415         Base = N.getOperand(0);
 416         if (Base.getOpcode() == ISD::FrameIndex) {
 417           int FI = cast<FrameIndexSDNode>(Base)->getIndex();
 418           Base = CurDAG->getTargetFrameIndex(FI, TLI.getPointerTy());
 419         }
 420
 421         ARM_AM::AddrOpc AddSub = ARM_AM::add;
 422         if (RHSC < 0) {
 423           AddSub = ARM_AM::sub;
 424           RHSC = - RHSC;
 425         }
 426         Offset = CurDAG->getTargetConstant(ARM_AM::getAM5Opc(AddSub, RHSC),
 427                                            MVT::i32);
 428         return true;
 429       }
 430     }
 431   }
 432
 433   Base = N;
 434   Offset = CurDAG->getTargetConstant(ARM_AM::getAM5Opc(ARM_AM::add, 0),
 435                                      MVT::i32);
 436   return true;
 437 }
 438
 439 bool ARMDAGToDAGISel::SelectAddrMode6(SDValue Op, SDValue N,
 440                                       SDValue &Addr, SDValue &Update,
 441                                       SDValue &Opc) {
 442   Addr = N;
 443   // The optional writeback is handled in ARMLoadStoreOpt.
 444   Update = CurDAG->getRegister(0, MVT::i32);
 445   Opc = CurDAG->getTargetConstant(ARM_AM::getAM6Opc(false), MVT::i32);
 446   return true;
 447 }
 448
 449 bool ARMDAGToDAGISel::SelectAddrModePC(SDValue Op, SDValue N,
 450                                        SDValue &Offset, SDValue &Label) {
 451   if (N.getOpcode() == ARMISD::PIC_ADD && N.hasOneUse()) {
 452     Offset = N.getOperand(0);
 453     SDValue N1 = N.getOperand(1);
 454     Label  = CurDAG->getTargetConstant(cast<ConstantSDNode>(N1)->getZExtValue(),
 455                                        MVT::i32);
 456     return true;
 457   }
 458   return false;
 459 }
 460
 461 bool ARMDAGToDAGISel::SelectThumbAddrModeRR(SDValue Op, SDValue N,
 462                                             SDValue &Base, SDValue &Offset){
 463   // FIXME dl should come from the parent load or store, not the address
 464   DebugLoc dl = Op.getDebugLoc();
 465   if (N.getOpcode() != ISD::ADD) {
 466     ConstantSDNode *NC = dyn_cast<ConstantSDNode>(N);
 467     if (!NC || NC->getZExtValue() != 0)
 468       return false;
 469
 470     Base = Offset = N;
 471     return true;
 472   }
 473
 474   Base = N.getOperand(0);
 475   Offset = N.getOperand(1);
 476   return true;
 477 }
 478
 479 bool
 480 ARMDAGToDAGISel::SelectThumbAddrModeRI5(SDValue Op, SDValue N,
 481                                         unsigned Scale, SDValue &Base,
 482                                         SDValue &OffImm, SDValue &Offset) {
 483   if (Scale == 4) {
 484     SDValue TmpBase, TmpOffImm;
 485     if (SelectThumbAddrModeSP(Op, N, TmpBase, TmpOffImm))
 486       return false;  // We want to select tLDRspi / tSTRspi instead.
 487     if (N.getOpcode() == ARMISD::Wrapper &&
 488         N.getOperand(0).getOpcode() == ISD::TargetConstantPool)
 489       return false;  // We want to select tLDRpci instead.
 490   }
 491
 492   if (N.getOpcode() != ISD::ADD) {
 493     Base = (N.getOpcode() == ARMISD::Wrapper) ? N.getOperand(0) : N;
 494     Offset = CurDAG->getRegister(0, MVT::i32);
 495     OffImm = CurDAG->getTargetConstant(0, MVT::i32);
 496     return true;
 497   }
 498
 499   // Thumb does not have [sp, r] address mode.
 500   RegisterSDNode *LHSR = dyn_cast<RegisterSDNode>(N.getOperand(0));
 501   RegisterSDNode *RHSR = dyn_cast<RegisterSDNode>(N.getOperand(1));
 502   if ((LHSR && LHSR->getReg() == ARM::SP) ||
 503       (RHSR && RHSR->getReg() == ARM::SP)) {
 504     Base = N;
 505     Offset = CurDAG->getRegister(0, MVT::i32);
 506     OffImm = CurDAG->getTargetConstant(0, MVT::i32);
 507     return true;
 508   }
 509
 510   // If the RHS is + imm5 * scale, fold into addr mode.
 511   if (ConstantSDNode *RHS = dyn_cast<ConstantSDNode>(N.getOperand(1))) {
 512     int RHSC = (int)RHS->getZExtValue();
 513     if ((RHSC & (Scale-1)) == 0) {  // The constant is implicitly multiplied.
 514       RHSC /= Scale;
 515       if (RHSC >= 0 && RHSC < 32) {
 516         Base = N.getOperand(0);
 517         Offset = CurDAG->getRegister(0, MVT::i32);
 518         OffImm = CurDAG->getTargetConstant(RHSC, MVT::i32);
 519         return true;
 520       }
 521     }
 522   }
 523
 524   Base = N.getOperand(0);
 525   Offset = N.getOperand(1);
 526   OffImm = CurDAG->getTargetConstant(0, MVT::i32);
 527   return true;
 528 }
 529
 530 bool ARMDAGToDAGISel::SelectThumbAddrModeS1(SDValue Op, SDValue N,
 531                                             SDValue &Base, SDValue &OffImm,
 532                                             SDValue &Offset) {
 533   return SelectThumbAddrModeRI5(Op, N, 1, Base, OffImm, Offset);
 534 }
 535
 536 bool ARMDAGToDAGISel::SelectThumbAddrModeS2(SDValue Op, SDValue N,
 537                                             SDValue &Base, SDValue &OffImm,
 538                                             SDValue &Offset) {
 539   return SelectThumbAddrModeRI5(Op, N, 2, Base, OffImm, Offset);
 540 }
 541
 542 bool ARMDAGToDAGISel::SelectThumbAddrModeS4(SDValue Op, SDValue N,
 543                                             SDValue &Base, SDValue &OffImm,
 544                                             SDValue &Offset) {
 545   return SelectThumbAddrModeRI5(Op, N, 4, Base, OffImm, Offset);
 546 }
 547
 548 bool ARMDAGToDAGISel::SelectThumbAddrModeSP(SDValue Op, SDValue N,
 549                                            SDValue &Base, SDValue &OffImm) {
 550   if (N.getOpcode() == ISD::FrameIndex) {
 551     int FI = cast<FrameIndexSDNode>(N)->getIndex();
 552     Base = CurDAG->getTargetFrameIndex(FI, TLI.getPointerTy());
 553     OffImm = CurDAG->getTargetConstant(0, MVT::i32);
 554     return true;
 555   }
 556
 557   if (N.getOpcode() != ISD::ADD)
 558     return false;
 559
 560   RegisterSDNode *LHSR = dyn_cast<RegisterSDNode>(N.getOperand(0));
 561   if (N.getOperand(0).getOpcode() == ISD::FrameIndex ||
 562       (LHSR && LHSR->getReg() == ARM::SP)) {
 563     // If the RHS is + imm8 * scale, fold into addr mode.
 564     if (ConstantSDNode *RHS = dyn_cast<ConstantSDNode>(N.getOperand(1))) {
 565       int RHSC = (int)RHS->getZExtValue();
 566       if ((RHSC & 3) == 0) {  // The constant is implicitly multiplied.
 567         RHSC >>= 2;
 568         if (RHSC >= 0 && RHSC < 256) {
 569           Base = N.getOperand(0);
 570           if (Base.getOpcode() == ISD::FrameIndex) {
 571             int FI = cast<FrameIndexSDNode>(Base)->getIndex();
 572             Base = CurDAG->getTargetFrameIndex(FI, TLI.getPointerTy());
 573           }
 574           OffImm = CurDAG->getTargetConstant(RHSC, MVT::i32);
 575           return true;
 576         }
 577       }
 578     }
 579   }
 580
 581   return false;
 582 }
 583
 584 bool ARMDAGToDAGISel::SelectT2ShifterOperandReg(SDValue Op, SDValue N,
 585                                                 SDValue &BaseReg,
 586                                                 SDValue &Opc) {
 587   ARM_AM::ShiftOpc ShOpcVal = ARM_AM::getShiftOpcForNode(N);
 588
 589   // Don't match base register only case. That is matched to a separate
 590   // lower complexity pattern with explicit register operand.
 591   if (ShOpcVal == ARM_AM::no_shift) return false;
 592
 593   BaseReg = N.getOperand(0);
 594   unsigned ShImmVal = 0;
 595   if (ConstantSDNode *RHS = dyn_cast<ConstantSDNode>(N.getOperand(1))) {
 596     ShImmVal = RHS->getZExtValue() & 31;
 597     Opc = getI32Imm(ARM_AM::getSORegOpc(ShOpcVal, ShImmVal));
 598     return true;
 599   }
 600
 601   return false;
 602 }
 603
 604 bool ARMDAGToDAGISel::SelectT2AddrModeImm12(SDValue Op, SDValue N,
 605                                             SDValue &Base, SDValue &OffImm) {
 606   // Match simple R + imm12 operands.
 607
 608   // Base only.
 609   if (N.getOpcode() != ISD::ADD && N.getOpcode() != ISD::SUB) {
 610     if (N.getOpcode() == ISD::FrameIndex) {
 611       // Match frame index...
 612       int FI = cast<FrameIndexSDNode>(N)->getIndex();
 613       Base = CurDAG->getTargetFrameIndex(FI, TLI.getPointerTy());
 614       OffImm  = CurDAG->getTargetConstant(0, MVT::i32);
 615       return true;
 616     } else if (N.getOpcode() == ARMISD::Wrapper) {
 617       Base = N.getOperand(0);
 618       if (Base.getOpcode() == ISD::TargetConstantPool)
 619         return false;  // We want to select t2LDRpci instead.
 620     } else
 621       Base = N;
 622     OffImm  = CurDAG->getTargetConstant(0, MVT::i32);
 623     return true;
 624   }
 625
 626   if (ConstantSDNode *RHS = dyn_cast<ConstantSDNode>(N.getOperand(1))) {
 627     if (SelectT2AddrModeImm8(Op, N, Base, OffImm))
 628       // Let t2LDRi8 handle (R - imm8).
 629       return false;
 630
 631     int RHSC = (int)RHS->getZExtValue();
 632     if (N.getOpcode() == ISD::SUB)
 633       RHSC = -RHSC;
 634
 635     if (RHSC >= 0 && RHSC < 0x1000) { // 12 bits (unsigned)
 636       Base   = N.getOperand(0);
 637       if (Base.getOpcode() == ISD::FrameIndex) {
 638         int FI = cast<FrameIndexSDNode>(Base)->getIndex();
 639         Base = CurDAG->getTargetFrameIndex(FI, TLI.getPointerTy());
 640       }
 641       OffImm = CurDAG->getTargetConstant(RHSC, MVT::i32);
 642       return true;
 643     }
 644   }
 645
 646   // Base only.
 647   Base = N;
 648   OffImm  = CurDAG->getTargetConstant(0, MVT::i32);
 649   return true;
 650 }
 651
 652 bool ARMDAGToDAGISel::SelectT2AddrModeImm8(SDValue Op, SDValue N,
 653                                            SDValue &Base, SDValue &OffImm) {
 654   // Match simple R - imm8 operands.
 655   if (N.getOpcode() == ISD::ADD || N.getOpcode() == ISD::SUB) {
 656     if (ConstantSDNode *RHS = dyn_cast<ConstantSDNode>(N.getOperand(1))) {
 657       int RHSC = (int)RHS->getSExtValue();
 658       if (N.getOpcode() == ISD::SUB)
 659         RHSC = -RHSC;
 660
 661       if ((RHSC >= -255) && (RHSC < 0)) { // 8 bits (always negative)
 662         Base = N.getOperand(0);
 663         if (Base.getOpcode() == ISD::FrameIndex) {
 664           int FI = cast<FrameIndexSDNode>(Base)->getIndex();
 665           Base = CurDAG->getTargetFrameIndex(FI, TLI.getPointerTy());
 666         }
 667         OffImm = CurDAG->getTargetConstant(RHSC, MVT::i32);
 668         return true;
 669       }
 670     }
 671   }
 672
 673   return false;
 674 }
 675
 676 bool ARMDAGToDAGISel::SelectT2AddrModeImm8Offset(SDValue Op, SDValue N,
 677                                                  SDValue &OffImm){
 678   unsigned Opcode = Op.getOpcode();
 679   ISD::MemIndexedMode AM = (Opcode == ISD::LOAD)
 680     ? cast<LoadSDNode>(Op)->getAddressingMode()
 681     : cast<StoreSDNode>(Op)->getAddressingMode();
 682   if (ConstantSDNode *RHS = dyn_cast<ConstantSDNode>(N)) {
 683     int RHSC = (int)RHS->getZExtValue();
 684     if (RHSC >= 0 && RHSC < 0x100) { // 8 bits.
 685       OffImm = ((AM == ISD::PRE_INC) || (AM == ISD::POST_INC))
 686         ? CurDAG->getTargetConstant(RHSC, MVT::i32)
 687         : CurDAG->getTargetConstant(-RHSC, MVT::i32);
 688       return true;
 689     }
 690   }
 691
 692   return false;
 693 }
 694
 695 bool ARMDAGToDAGISel::SelectT2AddrModeImm8s4(SDValue Op, SDValue N,
 696                                              SDValue &Base, SDValue &OffImm) {
 697   if (N.getOpcode() == ISD::ADD) {
 698     if (ConstantSDNode *RHS = dyn_cast<ConstantSDNode>(N.getOperand(1))) {
 699       int RHSC = (int)RHS->getZExtValue();
 700       if (((RHSC & 0x3) == 0) &&
 701           ((RHSC >= 0 && RHSC < 0x400) || (RHSC < 0 && RHSC > -0x400))) { // 8 bits.
 702         Base   = N.getOperand(0);
 703         OffImm = CurDAG->getTargetConstant(RHSC, MVT::i32);
 704         return true;
 705       }
 706     }
 707   } else if (N.getOpcode() == ISD::SUB) {
 708     if (ConstantSDNode *RHS = dyn_cast<ConstantSDNode>(N.getOperand(1))) {
 709       int RHSC = (int)RHS->getZExtValue();
 710       if (((RHSC & 0x3) == 0) && (RHSC >= 0 && RHSC < 0x400)) { // 8 bits.
 711         Base   = N.getOperand(0);
 712         OffImm = CurDAG->getTargetConstant(-RHSC, MVT::i32);
 713         return true;
 714       }
 715     }
 716   }
 717
 718   return false;
 719 }
 720
 721 bool ARMDAGToDAGISel::SelectT2AddrModeSoReg(SDValue Op, SDValue N,
 722                                             SDValue &Base,
 723                                             SDValue &OffReg, SDValue &ShImm) {
 724   // (R - imm8) should be handled by t2LDRi8. The rest are handled by t2LDRi12.
 725   if (N.getOpcode() != ISD::ADD)
 726     return false;
 727
 728   // Leave (R + imm12) for t2LDRi12, (R - imm8) for t2LDRi8.
 729   if (ConstantSDNode *RHS = dyn_cast<ConstantSDNode>(N.getOperand(1))) {
 730     int RHSC = (int)RHS->getZExtValue();
 731     if (RHSC >= 0 && RHSC < 0x1000) // 12 bits (unsigned)
 732       return false;
 733     else if (RHSC < 0 && RHSC >= -255) // 8 bits
 734       return false;
 735   }
 736
 737   // Look for (R + R) or (R + (R << [1,2,3])).
 738   unsigned ShAmt = 0;
 739   Base   = N.getOperand(0);
 740   OffReg = N.getOperand(1);
 741
 742   // Swap if it is ((R << c) + R).
 743   ARM_AM::ShiftOpc ShOpcVal = ARM_AM::getShiftOpcForNode(OffReg);
 744   if (ShOpcVal != ARM_AM::lsl) {
 745     ShOpcVal = ARM_AM::getShiftOpcForNode(Base);
 746     if (ShOpcVal == ARM_AM::lsl)
 747       std::swap(Base, OffReg);
 748   }
 749
 750   if (ShOpcVal == ARM_AM::lsl) {
 751     // Check to see if the RHS of the shift is a constant, if not, we can't fold
 752     // it.
 753     if (ConstantSDNode *Sh = dyn_cast<ConstantSDNode>(OffReg.getOperand(1))) {
 754       ShAmt = Sh->getZExtValue();
 755       if (ShAmt >= 4) {
 756         ShAmt = 0;
 757         ShOpcVal = ARM_AM::no_shift;
 758       } else
 759         OffReg = OffReg.getOperand(0);
 760     } else {
 761       ShOpcVal = ARM_AM::no_shift;
 762     }
 763   }
 764
 765   ShImm = CurDAG->getTargetConstant(ShAmt, MVT::i32);
 766
 767   return true;
 768 }
 769
 770 //===--------------------------------------------------------------------===//
 771
 772 /// getAL - Returns a ARMCC::AL immediate node.
 773 static inline SDValue getAL(SelectionDAG *CurDAG) {
 774   return CurDAG->getTargetConstant((uint64_t)ARMCC::AL, MVT::i32);
 775 }
 776
 777 SDNode *ARMDAGToDAGISel::SelectARMIndexedLoad(SDValue Op) {
 778   LoadSDNode *LD = cast<LoadSDNode>(Op);
 779   ISD::MemIndexedMode AM = LD->getAddressingMode();
 780   if (AM == ISD::UNINDEXED)
 781     return NULL;
 782
 783   EVT LoadedVT = LD->getMemoryVT();
 784   SDValue Offset, AMOpc;
 785   bool isPre = (AM == ISD::PRE_INC) || (AM == ISD::PRE_DEC);
 786   unsigned Opcode = 0;
 787   bool Match = false;
 788   if (LoadedVT == MVT::i32 &&
 789       SelectAddrMode2Offset(Op, LD->getOffset(), Offset, AMOpc)) {
 790     Opcode = isPre ? ARM::LDR_PRE : ARM::LDR_POST;
 791     Match = true;
 792   } else if (LoadedVT == MVT::i16 &&
 793              SelectAddrMode3Offset(Op, LD->getOffset(), Offset, AMOpc)) {
 794     Match = true;
 795     Opcode = (LD->getExtensionType() == ISD::SEXTLOAD)
 796       ? (isPre ? ARM::LDRSH_PRE : ARM::LDRSH_POST)
 797       : (isPre ? ARM::LDRH_PRE : ARM::LDRH_POST);
 798   } else if (LoadedVT == MVT::i8 || LoadedVT == MVT::i1) {
 799     if (LD->getExtensionType() == ISD::SEXTLOAD) {
 800       if (SelectAddrMode3Offset(Op, LD->getOffset(), Offset, AMOpc)) {
 801         Match = true;
 802         Opcode = isPre ? ARM::LDRSB_PRE : ARM::LDRSB_POST;
 803       }
 804     } else {
 805       if (SelectAddrMode2Offset(Op, LD->getOffset(), Offset, AMOpc)) {
 806         Match = true;
 807         Opcode = isPre ? ARM::LDRB_PRE : ARM::LDRB_POST;
 808       }
 809     }
 810   }
 811
 812   if (Match) {
 813     SDValue Chain = LD->getChain();
 814     SDValue Base = LD->getBasePtr();
 815     SDValue Ops[]= { Base, Offset, AMOpc, getAL(CurDAG),
 816                      CurDAG->getRegister(0, MVT::i32), Chain };
 817     return CurDAG->getMachineNode(Opcode, Op.getDebugLoc(), MVT::i32, MVT::i32,
 818                                   MVT::Other, Ops, 6);
 819   }
 820
 821   return NULL;
 822 }
 823
 824 SDNode *ARMDAGToDAGISel::SelectT2IndexedLoad(SDValue Op) {
 825   LoadSDNode *LD = cast<LoadSDNode>(Op);
 826   ISD::MemIndexedMode AM = LD->getAddressingMode();
 827   if (AM == ISD::UNINDEXED)
 828     return NULL;
 829
 830   EVT LoadedVT = LD->getMemoryVT();
 831   bool isSExtLd = LD->getExtensionType() == ISD::SEXTLOAD;
 832   SDValue Offset;
 833   bool isPre = (AM == ISD::PRE_INC) || (AM == ISD::PRE_DEC);
 834   unsigned Opcode = 0;
 835   bool Match = false;
 836   if (SelectT2AddrModeImm8Offset(Op, LD->getOffset(), Offset)) {
 837     switch (LoadedVT.getSimpleVT().SimpleTy) {
 838     case MVT::i32:
 839       Opcode = isPre ? ARM::t2LDR_PRE : ARM::t2LDR_POST;
 840       break;
 841     case MVT::i16:
 842       if (isSExtLd)
 843         Opcode = isPre ? ARM::t2LDRSH_PRE : ARM::t2LDRSH_POST;
 844       else
 845         Opcode = isPre ? ARM::t2LDRH_PRE : ARM::t2LDRH_POST;
 846       break;
 847     case MVT::i8:
 848     case MVT::i1:
 849       if (isSExtLd)
 850         Opcode = isPre ? ARM::t2LDRSB_PRE : ARM::t2LDRSB_POST;
 851       else
 852         Opcode = isPre ? ARM::t2LDRB_PRE : ARM::t2LDRB_POST;
 853       break;
 854     default:
 855       return NULL;
 856     }
 857     Match = true;
 858   }
 859
 860   if (Match) {
 861     SDValue Chain = LD->getChain();
 862     SDValue Base = LD->getBasePtr();
 863     SDValue Ops[]= { Base, Offset, getAL(CurDAG),
 864                      CurDAG->getRegister(0, MVT::i32), Chain };
 865     return CurDAG->getMachineNode(Opcode, Op.getDebugLoc(), MVT::i32, MVT::i32,
 866                                   MVT::Other, Ops, 5);
 867   }
 868
 869   return NULL;
 870 }
 871
 872 SDNode *ARMDAGToDAGISel::SelectDYN_ALLOC(SDValue Op) {
 873   SDNode *N = Op.getNode();
 874   DebugLoc dl = N->getDebugLoc();
 875   EVT VT = Op.getValueType();
 876   SDValue Chain = Op.getOperand(0);
 877   SDValue Size = Op.getOperand(1);
 878   SDValue Align = Op.getOperand(2);
 879   SDValue SP = CurDAG->getRegister(ARM::SP, MVT::i32);
 880   int32_t AlignVal = cast<ConstantSDNode>(Align)->getSExtValue();
 881   if (AlignVal < 0)
 882     // We need to align the stack. Use Thumb1 tAND which is the only thumb
 883     // instruction that can read and write SP. This matches to a pseudo
 884     // instruction that has a chain to ensure the result is written back to
 885     // the stack pointer.
 886     SP = SDValue(CurDAG->getMachineNode(ARM::tANDsp, dl, VT, SP, Align), 0);
 887
 888   bool isC = isa<ConstantSDNode>(Size);
 889   uint32_t C = isC ? cast<ConstantSDNode>(Size)->getZExtValue() : ~0UL;
 890   // Handle the most common case for both Thumb1 and Thumb2:
 891   // tSUBspi - immediate is between 0 ... 508 inclusive.
 892   if (C <= 508 && ((C & 3) == 0))
 893     // FIXME: tSUBspi encode scale 4 implicitly.
 894     return CurDAG->SelectNodeTo(N, ARM::tSUBspi_, VT, MVT::Other, SP,
 895                                 CurDAG->getTargetConstant(C/4, MVT::i32),
 896                                 Chain);
 897
 898   if (Subtarget->isThumb1Only()) {
 899     // Use tADDspr since Thumb1 does not have a sub r, sp, r. ARMISelLowering
 900     // should have negated the size operand already. FIXME: We can't insert
 901     // new target independent node at this stage so we are forced to negate
 902     // it earlier. Is there a better solution?
 903     return CurDAG->SelectNodeTo(N, ARM::tADDspr_, VT, MVT::Other, SP, Size,
 904                                 Chain);
 905   } else if (Subtarget->isThumb2()) {
 906     if (isC && Predicate_t2_so_imm(Size.getNode())) {
 907       // t2SUBrSPi
 908       SDValue Ops[] = { SP, CurDAG->getTargetConstant(C, MVT::i32), Chain };
 909       return CurDAG->SelectNodeTo(N, ARM::t2SUBrSPi_, VT, MVT::Other, Ops, 3);
 910     } else if (isC && Predicate_imm0_4095(Size.getNode())) {
 911       // t2SUBrSPi12
 912       SDValue Ops[] = { SP, CurDAG->getTargetConstant(C, MVT::i32), Chain };
 913       return CurDAG->SelectNodeTo(N, ARM::t2SUBrSPi12_, VT, MVT::Other, Ops, 3);
 914     } else {
 915       // t2SUBrSPs
 916       SDValue Ops[] = { SP, Size,
 917                         getI32Imm(ARM_AM::getSORegOpc(ARM_AM::lsl,0)), Chain };
 918       return CurDAG->SelectNodeTo(N, ARM::t2SUBrSPs_, VT, MVT::Other, Ops, 4);
 919     }
 920   }
 921
 922   // FIXME: Add ADD / SUB sp instructions for ARM.
 923   return 0;
 924 }
 925
 926 SDNode *ARMDAGToDAGISel::Select(SDValue Op) {
 927   SDNode *N = Op.getNode();
 928   DebugLoc dl = N->getDebugLoc();
 929
 930   if (N->isMachineOpcode())
 931     return NULL;   // Already selected.
 932
 933   switch (N->getOpcode()) {
 934   default: break;
 935   case ISD::Constant: {
 936     unsigned Val = cast<ConstantSDNode>(N)->getZExtValue();
 937     bool UseCP = true;
 938     if (Subtarget->hasThumb2())
 939       // Thumb2-aware targets have the MOVT instruction, so all immediates can
 940       // be done with MOV + MOVT, at worst.
 941       UseCP = 0;
 942     else {
 943       if (Subtarget->isThumb()) {
 944         UseCP = (Val > 255 &&                          // MOV
 945                  ~Val > 255 &&                         // MOV + MVN
 946                  !ARM_AM::isThumbImmShiftedVal(Val));  // MOV + LSL
 947       } else
 948         UseCP = (ARM_AM::getSOImmVal(Val) == -1 &&     // MOV
 949                  ARM_AM::getSOImmVal(~Val) == -1 &&    // MVN
 950                  !ARM_AM::isSOImmTwoPartVal(Val));     // two instrs.
 951     }
 952
 953     if (UseCP) {
 954       SDValue CPIdx =
 955         CurDAG->getTargetConstantPool(ConstantInt::get(
 956                                   Type::getInt32Ty(*CurDAG->getContext()), Val),
 957                                       TLI.getPointerTy());
 958
 959       SDNode *ResNode;
 960       if (Subtarget->isThumb1Only()) {
 961         SDValue Pred = CurDAG->getTargetConstant(0xEULL, MVT::i32);
 962         SDValue PredReg = CurDAG->getRegister(0, MVT::i32);
 963         SDValue Ops[] = { CPIdx, Pred, PredReg, CurDAG->getEntryNode() };
 964         ResNode = CurDAG->getMachineNode(ARM::tLDRcp, dl, MVT::i32, MVT::Other,
 965                                          Ops, 4);
 966       } else {
 967         SDValue Ops[] = {
 968           CPIdx,
 969           CurDAG->getRegister(0, MVT::i32),
 970           CurDAG->getTargetConstant(0, MVT::i32),
 971           getAL(CurDAG),
 972           CurDAG->getRegister(0, MVT::i32),
 973           CurDAG->getEntryNode()
 974         };
 975         ResNode=CurDAG->getMachineNode(ARM::LDRcp, dl, MVT::i32, MVT::Other,
 976                                        Ops, 6);
 977       }
 978       ReplaceUses(Op, SDValue(ResNode, 0));
 979       return NULL;
 980     }
 981
 982     // Other cases are autogenerated.
 983     break;
 984   }
 985   case ISD::FrameIndex: {
 986     // Selects to ADDri FI, 0 which in turn will become ADDri SP, imm.
 987     int FI = cast<FrameIndexSDNode>(N)->getIndex();
 988     SDValue TFI = CurDAG->getTargetFrameIndex(FI, TLI.getPointerTy());
 989     if (Subtarget->isThumb1Only()) {
 990       return CurDAG->SelectNodeTo(N, ARM::tADDrSPi, MVT::i32, TFI,
 991                                   CurDAG->getTargetConstant(0, MVT::i32));
 992     } else {
 993       unsigned Opc = ((Subtarget->isThumb() && Subtarget->hasThumb2()) ?
 994                       ARM::t2ADDri : ARM::ADDri);
 995       SDValue Ops[] = { TFI, CurDAG->getTargetConstant(0, MVT::i32),
 996                         getAL(CurDAG), CurDAG->getRegister(0, MVT::i32),
 997                         CurDAG->getRegister(0, MVT::i32) };
 998       return CurDAG->SelectNodeTo(N, Opc, MVT::i32, Ops, 5);
 999     }
1000   }
1001   case ARMISD::DYN_ALLOC:
1002     return SelectDYN_ALLOC(Op);
1003   case ISD::MUL:
1004     if (Subtarget->isThumb1Only())
1005       break;
1006     if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(Op.getOperand(1))) {
1007       unsigned RHSV = C->getZExtValue();
1008       if (!RHSV) break;
1009       if (isPowerOf2_32(RHSV-1)) {  // 2^n+1?
1010         unsigned ShImm = Log2_32(RHSV-1);
1011         if (ShImm >= 32)
1012           break;
1013         SDValue V = Op.getOperand(0);
1014         ShImm = ARM_AM::getSORegOpc(ARM_AM::lsl, ShImm);
1015         SDValue ShImmOp = CurDAG->getTargetConstant(ShImm, MVT::i32);
1016         SDValue Reg0 = CurDAG->getRegister(0, MVT::i32);
1017         if (Subtarget->isThumb()) {
1018           SDValue Ops[] = { V, V, ShImmOp, getAL(CurDAG), Reg0, Reg0 };
1019           return CurDAG->SelectNodeTo(N, ARM::t2ADDrs, MVT::i32, Ops, 6);
1020         } else {
1021           SDValue Ops[] = { V, V, Reg0, ShImmOp, getAL(CurDAG), Reg0, Reg0 };
1022           return CurDAG->SelectNodeTo(N, ARM::ADDrs, MVT::i32, Ops, 7);
1023         }
1024       }
1025       if (isPowerOf2_32(RHSV+1)) {  // 2^n-1?
1026         unsigned ShImm = Log2_32(RHSV+1);
1027         if (ShImm >= 32)
1028           break;
1029         SDValue V = Op.getOperand(0);
1030         ShImm = ARM_AM::getSORegOpc(ARM_AM::lsl, ShImm);
1031         SDValue ShImmOp = CurDAG->getTargetConstant(ShImm, MVT::i32);
1032         SDValue Reg0 = CurDAG->getRegister(0, MVT::i32);
1033         if (Subtarget->isThumb()) {
1034           SDValue Ops[] = { V, V, ShImmOp, getAL(CurDAG), Reg0 };
1035           return CurDAG->SelectNodeTo(N, ARM::t2RSBrs, MVT::i32, Ops, 5);
1036         } else {
1037           SDValue Ops[] = { V, V, Reg0, ShImmOp, getAL(CurDAG), Reg0, Reg0 };
1038           return CurDAG->SelectNodeTo(N, ARM::RSBrs, MVT::i32, Ops, 7);
1039         }
1040       }
1041     }
1042     break;
1043   case ARMISD::FMRRD:
1044     return CurDAG->getMachineNode(ARM::FMRRD, dl, MVT::i32, MVT::i32,
1045                                   Op.getOperand(0), getAL(CurDAG),
1046                                   CurDAG->getRegister(0, MVT::i32));
1047   case ISD::UMUL_LOHI: {
1048     if (Subtarget->isThumb1Only())
1049       break;
1050     if (Subtarget->isThumb()) {
1051       SDValue Ops[] = { Op.getOperand(0), Op.getOperand(1),
1052                         getAL(CurDAG), CurDAG->getRegister(0, MVT::i32),
1053                         CurDAG->getRegister(0, MVT::i32) };
1054       return CurDAG->getMachineNode(ARM::t2UMULL, dl, MVT::i32, MVT::i32, Ops,4);
1055     } else {
1056       SDValue Ops[] = { Op.getOperand(0), Op.getOperand(1),
1057                         getAL(CurDAG), CurDAG->getRegister(0, MVT::i32),
1058                         CurDAG->getRegister(0, MVT::i32) };
1059       return CurDAG->getMachineNode(ARM::UMULL, dl, MVT::i32, MVT::i32, Ops, 5);
1060     }
1061   }
1062   case ISD::SMUL_LOHI: {
1063     if (Subtarget->isThumb1Only())
1064       break;
1065     if (Subtarget->isThumb()) {
1066       SDValue Ops[] = { Op.getOperand(0), Op.getOperand(1),
1067                         getAL(CurDAG), CurDAG->getRegister(0, MVT::i32) };
1068       return CurDAG->getMachineNode(ARM::t2SMULL, dl, MVT::i32, MVT::i32, Ops,4);
1069     } else {
1070       SDValue Ops[] = { Op.getOperand(0), Op.getOperand(1),
1071                         getAL(CurDAG), CurDAG->getRegister(0, MVT::i32),
1072                         CurDAG->getRegister(0, MVT::i32) };
1073       return CurDAG->getMachineNode(ARM::SMULL, dl, MVT::i32, MVT::i32, Ops, 5);
1074     }
1075   }
1076   case ISD::LOAD: {
1077     SDNode *ResNode = 0;
1078     if (Subtarget->isThumb() && Subtarget->hasThumb2())
1079       ResNode = SelectT2IndexedLoad(Op);
1080     else
1081       ResNode = SelectARMIndexedLoad(Op);
1082     if (ResNode)
1083       return ResNode;
1084     // Other cases are autogenerated.
1085     break;
1086   }
1087   case ARMISD::BRCOND: {
1088     // Pattern: (ARMbrcond:void (bb:Other):$dst, (imm:i32):$cc)
1089     // Emits: (Bcc:void (bb:Other):$dst, (imm:i32):$cc)
1090     // Pattern complexity = 6  cost = 1  size = 0
1091
1092     // Pattern: (ARMbrcond:void (bb:Other):$dst, (imm:i32):$cc)
1093     // Emits: (tBcc:void (bb:Other):$dst, (imm:i32):$cc)
1094     // Pattern complexity = 6  cost = 1  size = 0
1095
1096     // Pattern: (ARMbrcond:void (bb:Other):$dst, (imm:i32):$cc)
1097     // Emits: (t2Bcc:void (bb:Other):$dst, (imm:i32):$cc)
1098     // Pattern complexity = 6  cost = 1  size = 0
1099
1100     unsigned Opc = Subtarget->isThumb() ?
1101       ((Subtarget->hasThumb2()) ? ARM::t2Bcc : ARM::tBcc) : ARM::Bcc;
1102     SDValue Chain = Op.getOperand(0);
1103     SDValue N1 = Op.getOperand(1);
1104     SDValue N2 = Op.getOperand(2);
1105     SDValue N3 = Op.getOperand(3);
1106     SDValue InFlag = Op.getOperand(4);
1107     assert(N1.getOpcode() == ISD::BasicBlock);
1108     assert(N2.getOpcode() == ISD::Constant);
1109     assert(N3.getOpcode() == ISD::Register);
1110
1111     SDValue Tmp2 = CurDAG->getTargetConstant(((unsigned)
1112                                cast<ConstantSDNode>(N2)->getZExtValue()),
1113                                MVT::i32);
1114     SDValue Ops[] = { N1, Tmp2, N3, Chain, InFlag };
1115     SDNode *ResNode = CurDAG->getMachineNode(Opc, dl, MVT::Other,
1116                                              MVT::Flag, Ops, 5);
1117     Chain = SDValue(ResNode, 0);
1118     if (Op.getNode()->getNumValues() == 2) {
1119       InFlag = SDValue(ResNode, 1);
1120       ReplaceUses(SDValue(Op.getNode(), 1), InFlag);
1121     }
1122     ReplaceUses(SDValue(Op.getNode(), 0), SDValue(Chain.getNode(), Chain.getResNo()));
1123     return NULL;
1124   }
1125   case ARMISD::CMOV: {
1126     EVT VT = Op.getValueType();
1127     SDValue N0 = Op.getOperand(0);
1128     SDValue N1 = Op.getOperand(1);
1129     SDValue N2 = Op.getOperand(2);
1130     SDValue N3 = Op.getOperand(3);
1131     SDValue InFlag = Op.getOperand(4);
1132     assert(N2.getOpcode() == ISD::Constant);
1133     assert(N3.getOpcode() == ISD::Register);
1134
1135     if (!Subtarget->isThumb1Only() && VT == MVT::i32) {
1136       // Pattern: (ARMcmov:i32 GPR:i32:$false, so_reg:i32:$true, (imm:i32):$cc)
1137       // Emits: (MOVCCs:i32 GPR:i32:$false, so_reg:i32:$true, (imm:i32):$cc)
1138       // Pattern complexity = 18  cost = 1  size = 0
1139       SDValue CPTmp0;
1140       SDValue CPTmp1;
1141       SDValue CPTmp2;
1142       if (Subtarget->isThumb()) {
1143         if (SelectT2ShifterOperandReg(Op, N1, CPTmp0, CPTmp1)) {
1144           unsigned SOVal = cast<ConstantSDNode>(CPTmp1)->getZExtValue();
1145           unsigned SOShOp = ARM_AM::getSORegShOp(SOVal);
1146           unsigned Opc = 0;
1147           switch (SOShOp) {
1148           case ARM_AM::lsl: Opc = ARM::t2MOVCClsl; break;
1149           case ARM_AM::lsr: Opc = ARM::t2MOVCClsr; break;
1150           case ARM_AM::asr: Opc = ARM::t2MOVCCasr; break;
1151           case ARM_AM::ror: Opc = ARM::t2MOVCCror; break;
1152           default:
1153             llvm_unreachable("Unknown so_reg opcode!");
1154             break;
1155           }
1156           SDValue SOShImm =
1157             CurDAG->getTargetConstant(ARM_AM::getSORegOffset(SOVal), MVT::i32);
1158           SDValue Tmp2 = CurDAG->getTargetConstant(((unsigned)
1159                                    cast<ConstantSDNode>(N2)->getZExtValue()),
1160                                    MVT::i32);
1161           SDValue Ops[] = { N0, CPTmp0, SOShImm, Tmp2, N3, InFlag };
1162           return CurDAG->SelectNodeTo(Op.getNode(), Opc, MVT::i32,Ops, 6);
1163         }
1164       } else {
1165         if (SelectShifterOperandReg(Op, N1, CPTmp0, CPTmp1, CPTmp2)) {
1166           SDValue Tmp2 = CurDAG->getTargetConstant(((unsigned)
1167                                    cast<ConstantSDNode>(N2)->getZExtValue()),
1168                                    MVT::i32);
1169           SDValue Ops[] = { N0, CPTmp0, CPTmp1, CPTmp2, Tmp2, N3, InFlag };
1170           return CurDAG->SelectNodeTo(Op.getNode(),
1171                                       ARM::MOVCCs, MVT::i32, Ops, 7);
1172         }
1173       }
1174
1175       // Pattern: (ARMcmov:i32 GPR:i32:$false,
1176       //             (imm:i32)<<P:Predicate_so_imm>>:$true,
1177       //             (imm:i32):$cc)
1178       // Emits: (MOVCCi:i32 GPR:i32:$false,
1179       //           (so_imm:i32 (imm:i32):$true), (imm:i32):$cc)
1180       // Pattern complexity = 10  cost = 1  size = 0
1181       if (N3.getOpcode() == ISD::Constant) {
1182         if (Subtarget->isThumb()) {
1183           if (Predicate_t2_so_imm(N3.getNode())) {
1184             SDValue Tmp1 = CurDAG->getTargetConstant(((unsigned)
1185                                      cast<ConstantSDNode>(N1)->getZExtValue()),
1186                                      MVT::i32);
1187             SDValue Tmp2 = CurDAG->getTargetConstant(((unsigned)
1188                                      cast<ConstantSDNode>(N2)->getZExtValue()),
1189                                      MVT::i32);
1190             SDValue Ops[] = { N0, Tmp1, Tmp2, N3, InFlag };
1191             return CurDAG->SelectNodeTo(Op.getNode(),
1192                                         ARM::t2MOVCCi, MVT::i32, Ops, 5);
1193           }
1194         } else {
1195           if (Predicate_so_imm(N3.getNode())) {
1196             SDValue Tmp1 = CurDAG->getTargetConstant(((unsigned)
1197                                      cast<ConstantSDNode>(N1)->getZExtValue()),
1198                                      MVT::i32);
1199             SDValue Tmp2 = CurDAG->getTargetConstant(((unsigned)
1200                                      cast<ConstantSDNode>(N2)->getZExtValue()),
1201                                      MVT::i32);
1202             SDValue Ops[] = { N0, Tmp1, Tmp2, N3, InFlag };
1203             return CurDAG->SelectNodeTo(Op.getNode(),
1204                                         ARM::MOVCCi, MVT::i32, Ops, 5);
1205           }
1206         }
1207       }
1208     }
1209
1210     // Pattern: (ARMcmov:i32 GPR:i32:$false, GPR:i32:$true, (imm:i32):$cc)
1211     // Emits: (MOVCCr:i32 GPR:i32:$false, GPR:i32:$true, (imm:i32):$cc)
1212     // Pattern complexity = 6  cost = 1  size = 0
1213     //
1214     // Pattern: (ARMcmov:i32 GPR:i32:$false, GPR:i32:$true, (imm:i32):$cc)
1215     // Emits: (tMOVCCr:i32 GPR:i32:$false, GPR:i32:$true, (imm:i32):$cc)
1216     // Pattern complexity = 6  cost = 11  size = 0
1217     //
1218     // Also FCPYScc and FCPYDcc.
1219     SDValue Tmp2 = CurDAG->getTargetConstant(((unsigned)
1220                                cast<ConstantSDNode>(N2)->getZExtValue()),
1221                                MVT::i32);
1222     SDValue Ops[] = { N0, N1, Tmp2, N3, InFlag };
1223     unsigned Opc = 0;
1224     switch (VT.getSimpleVT().SimpleTy) {
1225     default: assert(false && "Illegal conditional move type!");
1226       break;
1227     case MVT::i32:
1228       Opc = Subtarget->isThumb()
1229         ? (Subtarget->hasThumb2() ? ARM::t2MOVCCr : ARM::tMOVCCr_pseudo)
1230         : ARM::MOVCCr;
1231       break;
1232     case MVT::f32:
1233       Opc = ARM::FCPYScc;
1234       break;
1235     case MVT::f64:
1236       Opc = ARM::FCPYDcc;
1237       break;
1238     }
1239     return CurDAG->SelectNodeTo(Op.getNode(), Opc, VT, Ops, 5);
1240   }
1241   case ARMISD::CNEG: {
1242     EVT VT = Op.getValueType();
1243     SDValue N0 = Op.getOperand(0);
1244     SDValue N1 = Op.getOperand(1);
1245     SDValue N2 = Op.getOperand(2);
1246     SDValue N3 = Op.getOperand(3);
1247     SDValue InFlag = Op.getOperand(4);
1248     assert(N2.getOpcode() == ISD::Constant);
1249     assert(N3.getOpcode() == ISD::Register);
1250
1251     SDValue Tmp2 = CurDAG->getTargetConstant(((unsigned)
1252                                cast<ConstantSDNode>(N2)->getZExtValue()),
1253                                MVT::i32);
1254     SDValue Ops[] = { N0, N1, Tmp2, N3, InFlag };
1255     unsigned Opc = 0;
1256     switch (VT.getSimpleVT().SimpleTy) {
1257     default: assert(false && "Illegal conditional move type!");
1258       break;
1259     case MVT::f32:
1260       Opc = ARM::FNEGScc;
1261       break;
1262     case MVT::f64:
1263       Opc = ARM::FNEGDcc;
1264       break;
1265     }
1266     return CurDAG->SelectNodeTo(Op.getNode(), Opc, VT, Ops, 5);
1267   }
1268
1269   case ARMISD::VZIP: {
1270     unsigned Opc = 0;
1271     EVT VT = N->getValueType(0);
1272     switch (VT.getSimpleVT().SimpleTy) {
1273     default: return NULL;
1274     case MVT::v8i8:  Opc = ARM::VZIPd8; break;
1275     case MVT::v4i16: Opc = ARM::VZIPd16; break;
1276     case MVT::v2f32:
1277     case MVT::v2i32: Opc = ARM::VZIPd32; break;
1278     case MVT::v16i8: Opc = ARM::VZIPq8; break;
1279     case MVT::v8i16: Opc = ARM::VZIPq16; break;
1280     case MVT::v4f32:
1281     case MVT::v4i32: Opc = ARM::VZIPq32; break;
1282     }
1283     return CurDAG->getMachineNode(Opc, dl, VT, VT,
1284                                   N->getOperand(0), N->getOperand(1));
1285   }
1286   case ARMISD::VUZP: {
1287     unsigned Opc = 0;
1288     EVT VT = N->getValueType(0);
1289     switch (VT.getSimpleVT().SimpleTy) {
1290     default: return NULL;
1291     case MVT::v8i8:  Opc = ARM::VUZPd8; break;
1292     case MVT::v4i16: Opc = ARM::VUZPd16; break;
1293     case MVT::v2f32:
1294     case MVT::v2i32: Opc = ARM::VUZPd32; break;
1295     case MVT::v16i8: Opc = ARM::VUZPq8; break;
1296     case MVT::v8i16: Opc = ARM::VUZPq16; break;
1297     case MVT::v4f32:
1298     case MVT::v4i32: Opc = ARM::VUZPq32; break;
1299     }
1300     return CurDAG->getMachineNode(Opc, dl, VT, VT,
1301                                   N->getOperand(0), N->getOperand(1));
1302   }
1303   case ARMISD::VTRN: {
1304     unsigned Opc = 0;
1305     EVT VT = N->getValueType(0);
1306     switch (VT.getSimpleVT().SimpleTy) {
1307     default: return NULL;
1308     case MVT::v8i8:  Opc = ARM::VTRNd8; break;
1309     case MVT::v4i16: Opc = ARM::VTRNd16; break;
1310     case MVT::v2f32:
1311     case MVT::v2i32: Opc = ARM::VTRNd32; break;
1312     case MVT::v16i8: Opc = ARM::VTRNq8; break;
1313     case MVT::v8i16: Opc = ARM::VTRNq16; break;
1314     case MVT::v4f32:
1315     case MVT::v4i32: Opc = ARM::VTRNq32; break;
1316     }
1317     return CurDAG->getMachineNode(Opc, dl, VT, VT,
1318                                   N->getOperand(0), N->getOperand(1));
1319   }
1320
1321   case ISD::INTRINSIC_VOID:
1322   case ISD::INTRINSIC_W_CHAIN: {
1323     unsigned IntNo = cast<ConstantSDNode>(N->getOperand(1))->getZExtValue();
1324     EVT VT = N->getValueType(0);
1325     unsigned Opc = 0;
1326
1327     switch (IntNo) {
1328     default:
1329       break;
1330
1331     case Intrinsic::arm_neon_vld2: {
1332       SDValue MemAddr, MemUpdate, MemOpc;
1333       if (!SelectAddrMode6(Op, N->getOperand(2), MemAddr, MemUpdate, MemOpc))
1334         return NULL;
1335       switch (VT.getSimpleVT().SimpleTy) {
1336       default: llvm_unreachable("unhandled vld2 type");
1337       case MVT::v8i8:  Opc = ARM::VLD2d8; break;
1338       case MVT::v4i16: Opc = ARM::VLD2d16; break;
1339       case MVT::v2f32:
1340       case MVT::v2i32: Opc = ARM::VLD2d32; break;
1341       }
1342       SDValue Chain = N->getOperand(0);
1343       const SDValue Ops[] = { MemAddr, MemUpdate, MemOpc, Chain };
1344       return CurDAG->getMachineNode(Opc, dl, VT, VT, MVT::Other, Ops, 4);
1345     }
1346
1347     case Intrinsic::arm_neon_vld3: {
1348       SDValue MemAddr, MemUpdate, MemOpc;
1349       if (!SelectAddrMode6(Op, N->getOperand(2), MemAddr, MemUpdate, MemOpc))
1350         return NULL;
1351       switch (VT.getSimpleVT().SimpleTy) {
1352       default: llvm_unreachable("unhandled vld3 type");
1353       case MVT::v8i8:  Opc = ARM::VLD3d8; break;
1354       case MVT::v4i16: Opc = ARM::VLD3d16; break;
1355       case MVT::v2f32:
1356       case MVT::v2i32: Opc = ARM::VLD3d32; break;
1357       }
1358       SDValue Chain = N->getOperand(0);
1359       const SDValue Ops[] = { MemAddr, MemUpdate, MemOpc, Chain };
1360       return CurDAG->getMachineNode(Opc, dl, VT, VT, VT, MVT::Other, Ops, 4);
1361     }
1362
1363     case Intrinsic::arm_neon_vld4: {
1364       SDValue MemAddr, MemUpdate, MemOpc;
1365       if (!SelectAddrMode6(Op, N->getOperand(2), MemAddr, MemUpdate, MemOpc))
1366         return NULL;
1367       switch (VT.getSimpleVT().SimpleTy) {
1368       default: llvm_unreachable("unhandled vld4 type");
1369       case MVT::v8i8:  Opc = ARM::VLD4d8; break;
1370       case MVT::v4i16: Opc = ARM::VLD4d16; break;
1371       case MVT::v2f32:
1372       case MVT::v2i32: Opc = ARM::VLD4d32; break;
1373       }
1374       SDValue Chain = N->getOperand(0);
1375       const SDValue Ops[] = { MemAddr, MemUpdate, MemOpc, Chain };
1376       std::vector<EVT> ResTys(4, VT);
1377       ResTys.push_back(MVT::Other);
1378       return CurDAG->getMachineNode(Opc, dl, ResTys, Ops, 4);
1379     }
1380
1381     case Intrinsic::arm_neon_vld2lane: {
1382       SDValue MemAddr, MemUpdate, MemOpc;
1383       if (!SelectAddrMode6(Op, N->getOperand(2), MemAddr, MemUpdate, MemOpc))
1384         return NULL;
1385       switch (VT.getSimpleVT().SimpleTy) {
1386       default: llvm_unreachable("unhandled vld2lane type");
1387       case MVT::v8i8:  Opc = ARM::VLD2LNd8; break;
1388       case MVT::v4i16: Opc = ARM::VLD2LNd16; break;
1389       case MVT::v2f32:
1390       case MVT::v2i32: Opc = ARM::VLD2LNd32; break;
1391       }
1392       SDValue Chain = N->getOperand(0);
1393       const SDValue Ops[] = { MemAddr, MemUpdate, MemOpc,
1394                               N->getOperand(3), N->getOperand(4),
1395                               N->getOperand(5), Chain };
1396       return CurDAG->getMachineNode(Opc, dl, VT, VT, MVT::Other, Ops, 7);
1397     }
1398
1399     case Intrinsic::arm_neon_vld3lane: {
1400       SDValue MemAddr, MemUpdate, MemOpc;
1401       if (!SelectAddrMode6(Op, N->getOperand(2), MemAddr, MemUpdate, MemOpc))
1402         return NULL;
1403       switch (VT.getSimpleVT().SimpleTy) {
1404       default: llvm_unreachable("unhandled vld3lane type");
1405       case MVT::v8i8:  Opc = ARM::VLD3LNd8; break;
1406       case MVT::v4i16: Opc = ARM::VLD3LNd16; break;
1407       case MVT::v2f32:
1408       case MVT::v2i32: Opc = ARM::VLD3LNd32; break;
1409       }
1410       SDValue Chain = N->getOperand(0);
1411       const SDValue Ops[] = { MemAddr, MemUpdate, MemOpc,
1412                               N->getOperand(3), N->getOperand(4),
1413                               N->getOperand(5), N->getOperand(6), Chain };
1414       return CurDAG->getMachineNode(Opc, dl, VT, VT, VT, MVT::Other, Ops, 8);
1415     }
1416
1417     case Intrinsic::arm_neon_vld4lane: {
1418       SDValue MemAddr, MemUpdate, MemOpc;
1419       if (!SelectAddrMode6(Op, N->getOperand(2), MemAddr, MemUpdate, MemOpc))
1420         return NULL;
1421       switch (VT.getSimpleVT().SimpleTy) {
1422       default: llvm_unreachable("unhandled vld4lane type");
1423       case MVT::v8i8:  Opc = ARM::VLD4LNd8; break;
1424       case MVT::v4i16: Opc = ARM::VLD4LNd16; break;
1425       case MVT::v2f32:
1426       case MVT::v2i32: Opc = ARM::VLD4LNd32; break;
1427       }
1428       SDValue Chain = N->getOperand(0);
1429       const SDValue Ops[] = { MemAddr, MemUpdate, MemOpc,
1430                               N->getOperand(3), N->getOperand(4),
1431                               N->getOperand(5), N->getOperand(6),
1432                               N->getOperand(7), Chain };
1433       std::vector<EVT> ResTys(4, VT);
1434       ResTys.push_back(MVT::Other);
1435       return CurDAG->getMachineNode(Opc, dl, ResTys, Ops, 9);
1436     }
1437
1438     case Intrinsic::arm_neon_vst2: {
1439       SDValue MemAddr, MemUpdate, MemOpc;
1440       if (!SelectAddrMode6(Op, N->getOperand(2), MemAddr, MemUpdate, MemOpc))
1441         return NULL;
1442       switch (N->getOperand(3).getValueType().getSimpleVT().SimpleTy) {
1443       default: llvm_unreachable("unhandled vst2 type");
1444       case MVT::v8i8:  Opc = ARM::VST2d8; break;
1445       case MVT::v4i16: Opc = ARM::VST2d16; break;
1446       case MVT::v2f32:
1447       case MVT::v2i32: Opc = ARM::VST2d32; break;
1448       }
1449       SDValue Chain = N->getOperand(0);
1450       const SDValue Ops[] = { MemAddr, MemUpdate, MemOpc,
1451                               N->getOperand(3), N->getOperand(4), Chain };
1452       return CurDAG->getMachineNode(Opc, dl, MVT::Other, Ops, 6);
1453     }
1454
1455     case Intrinsic::arm_neon_vst3: {
1456       SDValue MemAddr, MemUpdate, MemOpc;
1457       if (!SelectAddrMode6(Op, N->getOperand(2), MemAddr, MemUpdate, MemOpc))
1458         return NULL;
1459       switch (N->getOperand(3).getValueType().getSimpleVT().SimpleTy) {
1460       default: llvm_unreachable("unhandled vst3 type");
1461       case MVT::v8i8:  Opc = ARM::VST3d8; break;
1462       case MVT::v4i16: Opc = ARM::VST3d16; break;
1463       case MVT::v2f32:
1464       case MVT::v2i32: Opc = ARM::VST3d32; break;
1465       }
1466       SDValue Chain = N->getOperand(0);
1467       const SDValue Ops[] = { MemAddr, MemUpdate, MemOpc,
1468                               N->getOperand(3), N->getOperand(4),
1469                               N->getOperand(5), Chain };
1470       return CurDAG->getMachineNode(Opc, dl, MVT::Other, Ops, 7);
1471     }
1472
1473     case Intrinsic::arm_neon_vst4: {
1474       SDValue MemAddr, MemUpdate, MemOpc;
1475       if (!SelectAddrMode6(Op, N->getOperand(2), MemAddr, MemUpdate, MemOpc))
1476         return NULL;
1477       switch (N->getOperand(3).getValueType().getSimpleVT().SimpleTy) {
1478       default: llvm_unreachable("unhandled vst4 type");
1479       case MVT::v8i8:  Opc = ARM::VST4d8; break;
1480       case MVT::v4i16: Opc = ARM::VST4d16; break;
1481       case MVT::v2f32:
1482       case MVT::v2i32: Opc = ARM::VST4d32; break;
1483       }
1484       SDValue Chain = N->getOperand(0);
1485       const SDValue Ops[] = { MemAddr, MemUpdate, MemOpc,
1486                               N->getOperand(3), N->getOperand(4),
1487                               N->getOperand(5), N->getOperand(6), Chain };
1488       return CurDAG->getMachineNode(Opc, dl, MVT::Other, Ops, 8);
1489     }
1490
1491     case Intrinsic::arm_neon_vst2lane: {
1492       SDValue MemAddr, MemUpdate, MemOpc;
1493       if (!SelectAddrMode6(Op, N->getOperand(2), MemAddr, MemUpdate, MemOpc))
1494         return NULL;
1495       switch (N->getOperand(3).getValueType().getSimpleVT().SimpleTy) {
1496       default: llvm_unreachable("unhandled vst2lane type");
1497       case MVT::v8i8:  Opc = ARM::VST2LNd8; break;
1498       case MVT::v4i16: Opc = ARM::VST2LNd16; break;
1499       case MVT::v2f32:
1500       case MVT::v2i32: Opc = ARM::VST2LNd32; break;
1501       }
1502       SDValue Chain = N->getOperand(0);
1503       const SDValue Ops[] = { MemAddr, MemUpdate, MemOpc,
1504                               N->getOperand(3), N->getOperand(4),
1505                               N->getOperand(5), Chain };
1506       return CurDAG->getMachineNode(Opc, dl, MVT::Other, Ops, 7);
1507     }
1508
1509     case Intrinsic::arm_neon_vst3lane: {
1510       SDValue MemAddr, MemUpdate, MemOpc;
1511       if (!SelectAddrMode6(Op, N->getOperand(2), MemAddr, MemUpdate, MemOpc))
1512         return NULL;
1513       switch (N->getOperand(3).getValueType().getSimpleVT().SimpleTy) {
1514       default: llvm_unreachable("unhandled vst3lane type");
1515       case MVT::v8i8:  Opc = ARM::VST3LNd8; break;
1516       case MVT::v4i16: Opc = ARM::VST3LNd16; break;
1517       case MVT::v2f32:
1518       case MVT::v2i32: Opc = ARM::VST3LNd32; break;
1519       }
1520       SDValue Chain = N->getOperand(0);
1521       const SDValue Ops[] = { MemAddr, MemUpdate, MemOpc,
1522                               N->getOperand(3), N->getOperand(4),
1523                               N->getOperand(5), N->getOperand(6), Chain };
1524       return CurDAG->getMachineNode(Opc, dl, MVT::Other, Ops, 8);
1525     }
1526
1527     case Intrinsic::arm_neon_vst4lane: {
1528       SDValue MemAddr, MemUpdate, MemOpc;
1529       if (!SelectAddrMode6(Op, N->getOperand(2), MemAddr, MemUpdate, MemOpc))
1530         return NULL;
1531       switch (N->getOperand(3).getValueType().getSimpleVT().SimpleTy) {
1532       default: llvm_unreachable("unhandled vst4lane type");
1533       case MVT::v8i8:  Opc = ARM::VST4LNd8; break;
1534       case MVT::v4i16: Opc = ARM::VST4LNd16; break;
1535       case MVT::v2f32:
1536       case MVT::v2i32: Opc = ARM::VST4LNd32; break;
1537       }
1538       SDValue Chain = N->getOperand(0);
1539       const SDValue Ops[] = { MemAddr, MemUpdate, MemOpc,
1540                               N->getOperand(3), N->getOperand(4),
1541                               N->getOperand(5), N->getOperand(6),
1542                               N->getOperand(7), Chain };
1543       return CurDAG->getMachineNode(Opc, dl, MVT::Other, Ops, 9);
1544     }
1545     }
1546   }
1547   }
1548
1549   return SelectCode(Op);
1550 }
1551
1552 bool ARMDAGToDAGISel::
1553 SelectInlineAsmMemoryOperand(const SDValue &Op, char ConstraintCode,
1554                              std::vector<SDValue> &OutOps) {
1555   assert(ConstraintCode == 'm' && "unexpected asm memory constraint");
1556
1557   SDValue Base, Offset, Opc;
1558   if (!SelectAddrMode2(Op, Op, Base, Offset, Opc))
1559     return true;
1560
1561   OutOps.push_back(Base);
1562   OutOps.push_back(Offset);
1563   OutOps.push_back(Opc);
1564   return false;
1565 }
1566
1567 /// createARMISelDag - This pass converts a legalized DAG into a
1568 /// ARM-specific DAG, ready for instruction scheduling.
1569 ///
1570 FunctionPass *llvm::createARMISelDag(ARMBaseTargetMachine &TM,
1571                                      CodeGenOpt::Level OptLevel) {
1572   return new ARMDAGToDAGISel(TM, OptLevel);
1573 }