lib/Target/ARM/ARMAsmPrinter.cpp

   1 //===-- ARMAsmPrinter.cpp - Print machine code to an ARM .s file ----------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains a printer that converts from our internal representation
  11 // of machine-dependent LLVM code to GAS-format ARM assembly language.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #include "ARMAsmPrinter.h"
  16 #include "ARM.h"
  17 #include "ARMConstantPoolValue.h"
  18 #include "ARMFPUName.h"
  19 #include "ARMMachineFunctionInfo.h"
  20 #include "ARMTargetMachine.h"
  21 #include "ARMTargetObjectFile.h"
  22 #include "InstPrinter/ARMInstPrinter.h"
  23 #include "MCTargetDesc/ARMAddressingModes.h"
  24 #include "MCTargetDesc/ARMMCExpr.h"
  25 #include "llvm/ADT/SetVector.h"
  26 #include "llvm/ADT/SmallString.h"
  27 #include "llvm/CodeGen/MachineFunctionPass.h"
  28 #include "llvm/CodeGen/MachineJumpTableInfo.h"
  29 #include "llvm/CodeGen/MachineModuleInfoImpls.h"
  30 #include "llvm/IR/Constants.h"
  31 #include "llvm/IR/DataLayout.h"
  32 #include "llvm/IR/DebugInfo.h"
  33 #include "llvm/IR/Mangler.h"
  34 #include "llvm/IR/Module.h"
  35 #include "llvm/IR/Type.h"
  36 #include "llvm/MC/MCAsmInfo.h"
  37 #include "llvm/MC/MCAssembler.h"
  38 #include "llvm/MC/MCContext.h"
  39 #include "llvm/MC/MCELFStreamer.h"
  40 #include "llvm/MC/MCInst.h"
  41 #include "llvm/MC/MCInstBuilder.h"
  42 #include "llvm/MC/MCObjectStreamer.h"
  43 #include "llvm/MC/MCSectionMachO.h"
  44 #include "llvm/MC/MCStreamer.h"
  45 #include "llvm/MC/MCSymbol.h"
  46 #include "llvm/Support/ARMBuildAttributes.h"
  47 #include "llvm/Support/COFF.h"
  48 #include "llvm/Support/CommandLine.h"
  49 #include "llvm/Support/Debug.h"
  50 #include "llvm/Support/ELF.h"
  51 #include "llvm/Support/ErrorHandling.h"
  52 #include "llvm/Support/TargetRegistry.h"
  53 #include "llvm/Support/raw_ostream.h"
  54 #include "llvm/Target/TargetMachine.h"
  55 #include <cctype>
  56 using namespace llvm;
  57
  58 #define DEBUG_TYPE "asm-printer"
  59
  60 void ARMAsmPrinter::EmitFunctionBodyEnd() {
  61   // Make sure to terminate any constant pools that were at the end
  62   // of the function.
  63   if (!InConstantPool)
  64     return;
  65   InConstantPool = false;
  66   OutStreamer.EmitDataRegion(MCDR_DataRegionEnd);
  67 }
  68
  69 void ARMAsmPrinter::EmitFunctionEntryLabel() {
  70   if (AFI->isThumbFunction()) {
  71     OutStreamer.EmitAssemblerFlag(MCAF_Code16);
  72     OutStreamer.EmitThumbFunc(CurrentFnSym);
  73   }
  74
  75   OutStreamer.EmitLabel(CurrentFnSym);
  76 }
  77
  78 void ARMAsmPrinter::EmitXXStructor(const Constant *CV) {
  79   uint64_t Size = TM.getDataLayout()->getTypeAllocSize(CV->getType());
  80   assert(Size && "C++ constructor pointer had zero size!");
  81
  82   const GlobalValue *GV = dyn_cast<GlobalValue>(CV->stripPointerCasts());
  83   assert(GV && "C++ constructor pointer was not a GlobalValue!");
  84
  85   const MCExpr *E = MCSymbolRefExpr::Create(getSymbol(GV),
  86                                             (Subtarget->isTargetELF()
  87                                              ? MCSymbolRefExpr::VK_ARM_TARGET1
  88                                              : MCSymbolRefExpr::VK_None),
  89                                             OutContext);
  90
  91   OutStreamer.EmitValue(E, Size);
  92 }
  93
  94 /// runOnMachineFunction - This uses the EmitInstruction()
  95 /// method to print assembly for each instruction.
  96 ///
  97 bool ARMAsmPrinter::runOnMachineFunction(MachineFunction &MF) {
  98   AFI = MF.getInfo<ARMFunctionInfo>();
  99   MCP = MF.getConstantPool();
 100
 101   SetupMachineFunction(MF);
 102
 103   if (Subtarget->isTargetCOFF()) {
 104     bool Internal = MF.getFunction()->hasInternalLinkage();
 105     COFF::SymbolStorageClass Scl = Internal ? COFF::IMAGE_SYM_CLASS_STATIC
 106                                             : COFF::IMAGE_SYM_CLASS_EXTERNAL;
 107     int Type = COFF::IMAGE_SYM_DTYPE_FUNCTION << COFF::SCT_COMPLEX_TYPE_SHIFT;
 108
 109     OutStreamer.BeginCOFFSymbolDef(CurrentFnSym);
 110     OutStreamer.EmitCOFFSymbolStorageClass(Scl);
 111     OutStreamer.EmitCOFFSymbolType(Type);
 112     OutStreamer.EndCOFFSymbolDef();
 113   }
 114
 115   // Have common code print out the function header with linkage info etc.
 116   EmitFunctionHeader();
 117
 118   // Emit the rest of the function body.
 119   EmitFunctionBody();
 120
 121   // We didn't modify anything.
 122   return false;
 123 }
 124
 125 void ARMAsmPrinter::printOperand(const MachineInstr *MI, int OpNum,
 126                                  raw_ostream &O, const char *Modifier) {
 127   const MachineOperand &MO = MI->getOperand(OpNum);
 128   unsigned TF = MO.getTargetFlags();
 129
 130   switch (MO.getType()) {
 131   default: llvm_unreachable("<unknown operand type>");
 132   case MachineOperand::MO_Register: {
 133     unsigned Reg = MO.getReg();
 134     assert(TargetRegisterInfo::isPhysicalRegister(Reg));
 135     assert(!MO.getSubReg() && "Subregs should be eliminated!");
 136     if(ARM::GPRPairRegClass.contains(Reg)) {
 137       const MachineFunction &MF = *MI->getParent()->getParent();
 138       const TargetRegisterInfo *TRI = MF.getTarget().getRegisterInfo();
 139       Reg = TRI->getSubReg(Reg, ARM::gsub_0);
 140     }
 141     O << ARMInstPrinter::getRegisterName(Reg);
 142     break;
 143   }
 144   case MachineOperand::MO_Immediate: {
 145     int64_t Imm = MO.getImm();
 146     O << '#';
 147     if ((Modifier && strcmp(Modifier, "lo16") == 0) ||
 148         (TF == ARMII::MO_LO16))
 149       O << ":lower16:";
 150     else if ((Modifier && strcmp(Modifier, "hi16") == 0) ||
 151              (TF == ARMII::MO_HI16))
 152       O << ":upper16:";
 153     O << Imm;
 154     break;
 155   }
 156   case MachineOperand::MO_MachineBasicBlock:
 157     O << *MO.getMBB()->getSymbol();
 158     return;
 159   case MachineOperand::MO_GlobalAddress: {
 160     const GlobalValue *GV = MO.getGlobal();
 161     if ((Modifier && strcmp(Modifier, "lo16") == 0) ||
 162         (TF & ARMII::MO_LO16))
 163       O << ":lower16:";
 164     else if ((Modifier && strcmp(Modifier, "hi16") == 0) ||
 165              (TF & ARMII::MO_HI16))
 166       O << ":upper16:";
 167     O << *getSymbol(GV);
 168
 169     printOffset(MO.getOffset(), O);
 170     if (TF == ARMII::MO_PLT)
 171       O << "(PLT)";
 172     break;
 173   }
 174   case MachineOperand::MO_ConstantPoolIndex:
 175     O << *GetCPISymbol(MO.getIndex());
 176     break;
 177   }
 178 }
 179
 180 //===--------------------------------------------------------------------===//
 181
 182 MCSymbol *ARMAsmPrinter::
 183 GetARMJTIPICJumpTableLabel2(unsigned uid, unsigned uid2) const {
 184   const DataLayout *DL = TM.getDataLayout();
 185   SmallString<60> Name;
 186   raw_svector_ostream(Name) << DL->getPrivateGlobalPrefix() << "JTI"
 187     << getFunctionNumber() << '_' << uid << '_' << uid2;
 188   return OutContext.GetOrCreateSymbol(Name.str());
 189 }
 190
 191
 192 MCSymbol *ARMAsmPrinter::GetARMSJLJEHLabel() const {
 193   const DataLayout *DL = TM.getDataLayout();
 194   SmallString<60> Name;
 195   raw_svector_ostream(Name) << DL->getPrivateGlobalPrefix() << "SJLJEH"
 196     << getFunctionNumber();
 197   return OutContext.GetOrCreateSymbol(Name.str());
 198 }
 199
 200 bool ARMAsmPrinter::PrintAsmOperand(const MachineInstr *MI, unsigned OpNum,
 201                                     unsigned AsmVariant, const char *ExtraCode,
 202                                     raw_ostream &O) {
 203   // Does this asm operand have a single letter operand modifier?
 204   if (ExtraCode && ExtraCode[0]) {
 205     if (ExtraCode[1] != 0) return true; // Unknown modifier.
 206
 207     switch (ExtraCode[0]) {
 208     default:
 209       // See if this is a generic print operand
 210       return AsmPrinter::PrintAsmOperand(MI, OpNum, AsmVariant, ExtraCode, O);
 211     case 'a': // Print as a memory address.
 212       if (MI->getOperand(OpNum).isReg()) {
 213         O << "["
 214           << ARMInstPrinter::getRegisterName(MI->getOperand(OpNum).getReg())
 215           << "]";
 216         return false;
 217       }
 218       // Fallthrough
 219     case 'c': // Don't print "#" before an immediate operand.
 220       if (!MI->getOperand(OpNum).isImm())
 221         return true;
 222       O << MI->getOperand(OpNum).getImm();
 223       return false;
 224     case 'P': // Print a VFP double precision register.
 225     case 'q': // Print a NEON quad precision register.
 226       printOperand(MI, OpNum, O);
 227       return false;
 228     case 'y': // Print a VFP single precision register as indexed double.
 229       if (MI->getOperand(OpNum).isReg()) {
 230         unsigned Reg = MI->getOperand(OpNum).getReg();
 231         const TargetRegisterInfo *TRI = MF->getTarget().getRegisterInfo();
 232         // Find the 'd' register that has this 's' register as a sub-register,
 233         // and determine the lane number.
 234         for (MCSuperRegIterator SR(Reg, TRI); SR.isValid(); ++SR) {
 235           if (!ARM::DPRRegClass.contains(*SR))
 236             continue;
 237           bool Lane0 = TRI->getSubReg(*SR, ARM::ssub_0) == Reg;
 238           O << ARMInstPrinter::getRegisterName(*SR) << (Lane0 ? "[0]" : "[1]");
 239           return false;
 240         }
 241       }
 242       return true;
 243     case 'B': // Bitwise inverse of integer or symbol without a preceding #.
 244       if (!MI->getOperand(OpNum).isImm())
 245         return true;
 246       O << ~(MI->getOperand(OpNum).getImm());
 247       return false;
 248     case 'L': // The low 16 bits of an immediate constant.
 249       if (!MI->getOperand(OpNum).isImm())
 250         return true;
 251       O << (MI->getOperand(OpNum).getImm() & 0xffff);
 252       return false;
 253     case 'M': { // A register range suitable for LDM/STM.
 254       if (!MI->getOperand(OpNum).isReg())
 255         return true;
 256       const MachineOperand &MO = MI->getOperand(OpNum);
 257       unsigned RegBegin = MO.getReg();
 258       // This takes advantage of the 2 operand-ness of ldm/stm and that we've
 259       // already got the operands in registers that are operands to the
 260       // inline asm statement.
 261       O << "{";
 262       if (ARM::GPRPairRegClass.contains(RegBegin)) {
 263         const TargetRegisterInfo *TRI = MF->getTarget().getRegisterInfo();
 264         unsigned Reg0 = TRI->getSubReg(RegBegin, ARM::gsub_0);
 265         O << ARMInstPrinter::getRegisterName(Reg0) << ", ";
 266         RegBegin = TRI->getSubReg(RegBegin, ARM::gsub_1);
 267       }
 268       O << ARMInstPrinter::getRegisterName(RegBegin);
 269
 270       // FIXME: The register allocator not only may not have given us the
 271       // registers in sequence, but may not be in ascending registers. This
 272       // will require changes in the register allocator that'll need to be
 273       // propagated down here if the operands change.
 274       unsigned RegOps = OpNum + 1;
 275       while (MI->getOperand(RegOps).isReg()) {
 276         O << ", "
 277           << ARMInstPrinter::getRegisterName(MI->getOperand(RegOps).getReg());
 278         RegOps++;
 279       }
 280
 281       O << "}";
 282
 283       return false;
 284     }
 285     case 'R': // The most significant register of a pair.
 286     case 'Q': { // The least significant register of a pair.
 287       if (OpNum == 0)
 288         return true;
 289       const MachineOperand &FlagsOP = MI->getOperand(OpNum - 1);
 290       if (!FlagsOP.isImm())
 291         return true;
 292       unsigned Flags = FlagsOP.getImm();
 293
 294       // This operand may not be the one that actually provides the register. If
 295       // it's tied to a previous one then we should refer instead to that one
 296       // for registers and their classes.
 297       unsigned TiedIdx;
 298       if (InlineAsm::isUseOperandTiedToDef(Flags, TiedIdx)) {
 299         for (OpNum = InlineAsm::MIOp_FirstOperand; TiedIdx; --TiedIdx) {
 300           unsigned OpFlags = MI->getOperand(OpNum).getImm();
 301           OpNum += InlineAsm::getNumOperandRegisters(OpFlags) + 1;
 302         }
 303         Flags = MI->getOperand(OpNum).getImm();
 304
 305         // Later code expects OpNum to be pointing at the register rather than
 306         // the flags.
 307         OpNum += 1;
 308       }
 309
 310       unsigned NumVals = InlineAsm::getNumOperandRegisters(Flags);
 311       unsigned RC;
 312       InlineAsm::hasRegClassConstraint(Flags, RC);
 313       if (RC == ARM::GPRPairRegClassID) {
 314         if (NumVals != 1)
 315           return true;
 316         const MachineOperand &MO = MI->getOperand(OpNum);
 317         if (!MO.isReg())
 318           return true;
 319         const TargetRegisterInfo *TRI = MF->getTarget().getRegisterInfo();
 320         unsigned Reg = TRI->getSubReg(MO.getReg(), ExtraCode[0] == 'Q' ?
 321             ARM::gsub_0 : ARM::gsub_1);
 322         O << ARMInstPrinter::getRegisterName(Reg);
 323         return false;
 324       }
 325       if (NumVals != 2)
 326         return true;
 327       unsigned RegOp = ExtraCode[0] == 'Q' ? OpNum : OpNum + 1;
 328       if (RegOp >= MI->getNumOperands())
 329         return true;
 330       const MachineOperand &MO = MI->getOperand(RegOp);
 331       if (!MO.isReg())
 332         return true;
 333       unsigned Reg = MO.getReg();
 334       O << ARMInstPrinter::getRegisterName(Reg);
 335       return false;
 336     }
 337
 338     case 'e': // The low doubleword register of a NEON quad register.
 339     case 'f': { // The high doubleword register of a NEON quad register.
 340       if (!MI->getOperand(OpNum).isReg())
 341         return true;
 342       unsigned Reg = MI->getOperand(OpNum).getReg();
 343       if (!ARM::QPRRegClass.contains(Reg))
 344         return true;
 345       const TargetRegisterInfo *TRI = MF->getTarget().getRegisterInfo();
 346       unsigned SubReg = TRI->getSubReg(Reg, ExtraCode[0] == 'e' ?
 347                                        ARM::dsub_0 : ARM::dsub_1);
 348       O << ARMInstPrinter::getRegisterName(SubReg);
 349       return false;
 350     }
 351
 352     // This modifier is not yet supported.
 353     case 'h': // A range of VFP/NEON registers suitable for VLD1/VST1.
 354       return true;
 355     case 'H': { // The highest-numbered register of a pair.
 356       const MachineOperand &MO = MI->getOperand(OpNum);
 357       if (!MO.isReg())
 358         return true;
 359       const MachineFunction &MF = *MI->getParent()->getParent();
 360       const TargetRegisterInfo *TRI = MF.getTarget().getRegisterInfo();
 361       unsigned Reg = MO.getReg();
 362       if(!ARM::GPRPairRegClass.contains(Reg))
 363         return false;
 364       Reg = TRI->getSubReg(Reg, ARM::gsub_1);
 365       O << ARMInstPrinter::getRegisterName(Reg);
 366       return false;
 367     }
 368     }
 369   }
 370
 371   printOperand(MI, OpNum, O);
 372   return false;
 373 }
 374
 375 bool ARMAsmPrinter::PrintAsmMemoryOperand(const MachineInstr *MI,
 376                                           unsigned OpNum, unsigned AsmVariant,
 377                                           const char *ExtraCode,
 378                                           raw_ostream &O) {
 379   // Does this asm operand have a single letter operand modifier?
 380   if (ExtraCode && ExtraCode[0]) {
 381     if (ExtraCode[1] != 0) return true; // Unknown modifier.
 382
 383     switch (ExtraCode[0]) {
 384       case 'A': // A memory operand for a VLD1/VST1 instruction.
 385       default: return true;  // Unknown modifier.
 386       case 'm': // The base register of a memory operand.
 387         if (!MI->getOperand(OpNum).isReg())
 388           return true;
 389         O << ARMInstPrinter::getRegisterName(MI->getOperand(OpNum).getReg());
 390         return false;
 391     }
 392   }
 393
 394   const MachineOperand &MO = MI->getOperand(OpNum);
 395   assert(MO.isReg() && "unexpected inline asm memory operand");
 396   O << "[" << ARMInstPrinter::getRegisterName(MO.getReg()) << "]";
 397   return false;
 398 }
 399
 400 static bool isThumb(const MCSubtargetInfo& STI) {
 401   return (STI.getFeatureBits() & ARM::ModeThumb) != 0;
 402 }
 403
 404 void ARMAsmPrinter::emitInlineAsmEnd(const MCSubtargetInfo &StartInfo,
 405                                      const MCSubtargetInfo *EndInfo) const {
 406   // If either end mode is unknown (EndInfo == NULL) or different than
 407   // the start mode, then restore the start mode.
 408   const bool WasThumb = isThumb(StartInfo);
 409   if (!EndInfo || WasThumb != isThumb(*EndInfo)) {
 410     OutStreamer.EmitAssemblerFlag(WasThumb ? MCAF_Code16 : MCAF_Code32);
 411   }
 412 }
 413
 414 void ARMAsmPrinter::EmitStartOfAsmFile(Module &M) {
 415   if (Subtarget->isTargetMachO()) {
 416     Reloc::Model RelocM = TM.getRelocationModel();
 417     if (RelocM == Reloc::PIC_ || RelocM == Reloc::DynamicNoPIC) {
 418       // Declare all the text sections up front (before the DWARF sections
 419       // emitted by AsmPrinter::doInitialization) so the assembler will keep
 420       // them together at the beginning of the object file.  This helps
 421       // avoid out-of-range branches that are due a fundamental limitation of
 422       // the way symbol offsets are encoded with the current Darwin ARM
 423       // relocations.
 424       const TargetLoweringObjectFileMachO &TLOFMacho =
 425         static_cast<const TargetLoweringObjectFileMachO &>(
 426           getObjFileLowering());
 427
 428       // Collect the set of sections our functions will go into.
 429       SetVector<const MCSection *, SmallVector<const MCSection *, 8>,
 430         SmallPtrSet<const MCSection *, 8> > TextSections;
 431       // Default text section comes first.
 432       TextSections.insert(TLOFMacho.getTextSection());
 433       // Now any user defined text sections from function attributes.
 434       for (Module::iterator F = M.begin(), e = M.end(); F != e; ++F)
 435         if (!F->isDeclaration() && !F->hasAvailableExternallyLinkage())
 436           TextSections.insert(TLOFMacho.SectionForGlobal(F, *Mang, TM));
 437       // Now the coalescable sections.
 438       TextSections.insert(TLOFMacho.getTextCoalSection());
 439       TextSections.insert(TLOFMacho.getConstTextCoalSection());
 440
 441       // Emit the sections in the .s file header to fix the order.
 442       for (unsigned i = 0, e = TextSections.size(); i != e; ++i)
 443         OutStreamer.SwitchSection(TextSections[i]);
 444
 445       if (RelocM == Reloc::DynamicNoPIC) {
 446         const MCSection *sect =
 447           OutContext.getMachOSection("__TEXT", "__symbol_stub4",
 448                                      MachO::S_SYMBOL_STUBS,
 449                                      12, SectionKind::getText());
 450         OutStreamer.SwitchSection(sect);
 451       } else {
 452         const MCSection *sect =
 453           OutContext.getMachOSection("__TEXT", "__picsymbolstub4",
 454                                      MachO::S_SYMBOL_STUBS,
 455                                      16, SectionKind::getText());
 456         OutStreamer.SwitchSection(sect);
 457       }
 458       const MCSection *StaticInitSect =
 459         OutContext.getMachOSection("__TEXT", "__StaticInit",
 460                                    MachO::S_REGULAR |
 461                                    MachO::S_ATTR_PURE_INSTRUCTIONS,
 462                                    SectionKind::getText());
 463       OutStreamer.SwitchSection(StaticInitSect);
 464     }
 465
 466     // Compiling with debug info should not affect the code
 467     // generation.  Ensure the cstring section comes before the
 468     // optional __DWARF secion. Otherwise, PC-relative loads would
 469     // have to use different instruction sequences at "-g" in order to
 470     // reach global data in the same object file.
 471     OutStreamer.SwitchSection(getObjFileLowering().getCStringSection());
 472   }
 473
 474   // Use unified assembler syntax.
 475   OutStreamer.EmitAssemblerFlag(MCAF_SyntaxUnified);
 476
 477   // Emit ARM Build Attributes
 478   if (Subtarget->isTargetELF())
 479     emitAttributes();
 480 }
 481
 482 static void
 483 emitNonLazySymbolPointer(MCStreamer &OutStreamer, MCSymbol *StubLabel,
 484                          MachineModuleInfoImpl::StubValueTy &MCSym) {
 485   // L_foo$stub:
 486   OutStreamer.EmitLabel(StubLabel);
 487   //   .indirect_symbol _foo
 488   OutStreamer.EmitSymbolAttribute(MCSym.getPointer(), MCSA_IndirectSymbol);
 489
 490   if (MCSym.getInt())
 491     // External to current translation unit.
 492     OutStreamer.EmitIntValue(0, 4/*size*/);
 493   else
 494     // Internal to current translation unit.
 495     //
 496     // When we place the LSDA into the TEXT section, the type info
 497     // pointers need to be indirect and pc-rel. We accomplish this by
 498     // using NLPs; however, sometimes the types are local to the file.
 499     // We need to fill in the value for the NLP in those cases.
 500     OutStreamer.EmitValue(
 501         MCSymbolRefExpr::Create(MCSym.getPointer(), OutStreamer.getContext()),
 502         4 /*size*/);
 503 }
 504
 505
 506 void ARMAsmPrinter::EmitEndOfAsmFile(Module &M) {
 507   if (Subtarget->isTargetMachO()) {
 508     // All darwin targets use mach-o.
 509     const TargetLoweringObjectFileMachO &TLOFMacho =
 510       static_cast<const TargetLoweringObjectFileMachO &>(getObjFileLowering());
 511     MachineModuleInfoMachO &MMIMacho =
 512       MMI->getObjFileInfo<MachineModuleInfoMachO>();
 513
 514     // Output non-lazy-pointers for external and common global variables.
 515     MachineModuleInfoMachO::SymbolListTy Stubs = MMIMacho.GetGVStubList();
 516
 517     if (!Stubs.empty()) {
 518       // Switch with ".non_lazy_symbol_pointer" directive.
 519       OutStreamer.SwitchSection(TLOFMacho.getNonLazySymbolPointerSection());
 520       EmitAlignment(2);
 521
 522       for (auto &Stub : Stubs)
 523         emitNonLazySymbolPointer(OutStreamer, Stub.first, Stub.second);
 524
 525       Stubs.clear();
 526       OutStreamer.AddBlankLine();
 527     }
 528
 529     Stubs = MMIMacho.GetHiddenGVStubList();
 530     if (!Stubs.empty()) {
 531       OutStreamer.SwitchSection(TLOFMacho.getNonLazySymbolPointerSection());
 532       EmitAlignment(2);
 533
 534       for (auto &Stub : Stubs)
 535         emitNonLazySymbolPointer(OutStreamer, Stub.first, Stub.second);
 536
 537       Stubs.clear();
 538       OutStreamer.AddBlankLine();
 539     }
 540
 541     // Funny Darwin hack: This flag tells the linker that no global symbols
 542     // contain code that falls through to other global symbols (e.g. the obvious
 543     // implementation of multiple entry points).  If this doesn't occur, the
 544     // linker can safely perform dead code stripping.  Since LLVM never
 545     // generates code that does this, it is always safe to set.
 546     OutStreamer.EmitAssemblerFlag(MCAF_SubsectionsViaSymbols);
 547   }
 548
 549   // Emit a .data.rel section containing any stubs that were created.
 550   if (Subtarget->isTargetELF()) {
 551     const TargetLoweringObjectFileELF &TLOFELF =
 552       static_cast<const TargetLoweringObjectFileELF &>(getObjFileLowering());
 553
 554     MachineModuleInfoELF &MMIELF = MMI->getObjFileInfo<MachineModuleInfoELF>();
 555
 556     // Output stubs for external and common global variables.
 557     MachineModuleInfoELF::SymbolListTy Stubs = MMIELF.GetGVStubList();
 558     if (!Stubs.empty()) {
 559       OutStreamer.SwitchSection(TLOFELF.getDataRelSection());
 560       const DataLayout *TD = TM.getDataLayout();
 561
 562       for (auto &stub: Stubs) {
 563         OutStreamer.EmitLabel(stub.first);
 564         OutStreamer.EmitSymbolValue(stub.second.getPointer(),
 565                                     TD->getPointerSize(0));
 566       }
 567       Stubs.clear();
 568     }
 569   }
 570 }
 571
 572 //===----------------------------------------------------------------------===//
 573 // Helper routines for EmitStartOfAsmFile() and EmitEndOfAsmFile()
 574 // FIXME:
 575 // The following seem like one-off assembler flags, but they actually need
 576 // to appear in the .ARM.attributes section in ELF.
 577 // Instead of subclassing the MCELFStreamer, we do the work here.
 578
 579 static ARMBuildAttrs::CPUArch getArchForCPU(StringRef CPU,
 580                                             const ARMSubtarget *Subtarget) {
 581   if (CPU == "xscale")
 582     return ARMBuildAttrs::v5TEJ;
 583
 584   if (Subtarget->hasV8Ops())
 585     return ARMBuildAttrs::v8;
 586   else if (Subtarget->hasV7Ops()) {
 587     if (Subtarget->isMClass() && Subtarget->hasThumb2DSP())
 588       return ARMBuildAttrs::v7E_M;
 589     return ARMBuildAttrs::v7;
 590   } else if (Subtarget->hasV6T2Ops())
 591     return ARMBuildAttrs::v6T2;
 592   else if (Subtarget->hasV6MOps())
 593     return ARMBuildAttrs::v6S_M;
 594   else if (Subtarget->hasV6Ops())
 595     return ARMBuildAttrs::v6;
 596   else if (Subtarget->hasV5TEOps())
 597     return ARMBuildAttrs::v5TE;
 598   else if (Subtarget->hasV5TOps())
 599     return ARMBuildAttrs::v5T;
 600   else if (Subtarget->hasV4TOps())
 601     return ARMBuildAttrs::v4T;
 602   else
 603     return ARMBuildAttrs::v4;
 604 }
 605
 606 void ARMAsmPrinter::emitAttributes() {
 607   MCTargetStreamer &TS = *OutStreamer.getTargetStreamer();
 608   ARMTargetStreamer &ATS = static_cast<ARMTargetStreamer &>(TS);
 609
 610   ATS.switchVendor("aeabi");
 611
 612   std::string CPUString = Subtarget->getCPUString();
 613
 614   // FIXME: remove krait check when GNU tools support krait cpu
 615   if (CPUString != "generic" && CPUString != "krait")
 616     ATS.emitTextAttribute(ARMBuildAttrs::CPU_name, CPUString);
 617
 618   ATS.emitAttribute(ARMBuildAttrs::CPU_arch,
 619                     getArchForCPU(CPUString, Subtarget));
 620
 621   // Tag_CPU_arch_profile must have the default value of 0 when "Architecture
 622   // profile is not applicable (e.g. pre v7, or cross-profile code)".
 623   if (Subtarget->hasV7Ops()) {
 624     if (Subtarget->isAClass()) {
 625       ATS.emitAttribute(ARMBuildAttrs::CPU_arch_profile,
 626                         ARMBuildAttrs::ApplicationProfile);
 627     } else if (Subtarget->isRClass()) {
 628       ATS.emitAttribute(ARMBuildAttrs::CPU_arch_profile,
 629                         ARMBuildAttrs::RealTimeProfile);
 630     } else if (Subtarget->isMClass()) {
 631       ATS.emitAttribute(ARMBuildAttrs::CPU_arch_profile,
 632                         ARMBuildAttrs::MicroControllerProfile);
 633     }
 634   }
 635
 636   ATS.emitAttribute(ARMBuildAttrs::ARM_ISA_use, Subtarget->hasARMOps() ?
 637                       ARMBuildAttrs::Allowed : ARMBuildAttrs::Not_Allowed);
 638   if (Subtarget->isThumb1Only()) {
 639     ATS.emitAttribute(ARMBuildAttrs::THUMB_ISA_use,
 640                       ARMBuildAttrs::Allowed);
 641   } else if (Subtarget->hasThumb2()) {
 642     ATS.emitAttribute(ARMBuildAttrs::THUMB_ISA_use,
 643                       ARMBuildAttrs::AllowThumb32);
 644   }
 645
 646   if (Subtarget->hasNEON()) {
 647     /* NEON is not exactly a VFP architecture, but GAS emit one of
 648      * neon/neon-fp-armv8/neon-vfpv4/vfpv3/vfpv2 for .fpu parameters */
 649     if (Subtarget->hasFPARMv8()) {
 650       if (Subtarget->hasCrypto())
 651         ATS.emitFPU(ARM::CRYPTO_NEON_FP_ARMV8);
 652       else
 653         ATS.emitFPU(ARM::NEON_FP_ARMV8);
 654     }
 655     else if (Subtarget->hasVFP4())
 656       ATS.emitFPU(ARM::NEON_VFPV4);
 657     else
 658       ATS.emitFPU(ARM::NEON);
 659     // Emit Tag_Advanced_SIMD_arch for ARMv8 architecture
 660     if (Subtarget->hasV8Ops())
 661       ATS.emitAttribute(ARMBuildAttrs::Advanced_SIMD_arch,
 662                         ARMBuildAttrs::AllowNeonARMv8);
 663   } else {
 664     if (Subtarget->hasFPARMv8())
 665       ATS.emitFPU(ARM::FP_ARMV8);
 666     else if (Subtarget->hasVFP4())
 667       ATS.emitFPU(Subtarget->hasD16() ? ARM::VFPV4_D16 : ARM::VFPV4);
 668     else if (Subtarget->hasVFP3())
 669       ATS.emitFPU(Subtarget->hasD16() ? ARM::VFPV3_D16 : ARM::VFPV3);
 670     else if (Subtarget->hasVFP2())
 671       ATS.emitFPU(ARM::VFPV2);
 672   }
 673
 674   if (TM.getRelocationModel() == Reloc::PIC_) {
 675     // PIC specific attributes.
 676     ATS.emitAttribute(ARMBuildAttrs::ABI_PCS_RW_data,
 677                       ARMBuildAttrs::AddressRWPCRel);
 678     ATS.emitAttribute(ARMBuildAttrs::ABI_PCS_RO_data,
 679                       ARMBuildAttrs::AddressROPCRel);
 680     ATS.emitAttribute(ARMBuildAttrs::ABI_PCS_GOT_use,
 681                       ARMBuildAttrs::AddressGOT);
 682   } else {
 683     // Allow direct addressing of imported data for all other relocation models.
 684     ATS.emitAttribute(ARMBuildAttrs::ABI_PCS_GOT_use,
 685                       ARMBuildAttrs::AddressDirect);
 686   }
 687
 688   // Signal various FP modes.
 689   if (!TM.Options.UnsafeFPMath) {
 690     ATS.emitAttribute(ARMBuildAttrs::ABI_FP_denormal, ARMBuildAttrs::Allowed);
 691     ATS.emitAttribute(ARMBuildAttrs::ABI_FP_exceptions,
 692                       ARMBuildAttrs::Allowed);
 693   }
 694
 695   if (TM.Options.NoInfsFPMath && TM.Options.NoNaNsFPMath)
 696     ATS.emitAttribute(ARMBuildAttrs::ABI_FP_number_model,
 697                       ARMBuildAttrs::Allowed);
 698   else
 699     ATS.emitAttribute(ARMBuildAttrs::ABI_FP_number_model,
 700                       ARMBuildAttrs::AllowIEE754);
 701
 702   // FIXME: add more flags to ARMBuildAttributes.h
 703   // 8-bytes alignment stuff.
 704   ATS.emitAttribute(ARMBuildAttrs::ABI_align_needed, 1);
 705   ATS.emitAttribute(ARMBuildAttrs::ABI_align_preserved, 1);
 706
 707   // ABI_HardFP_use attribute to indicate single precision FP.
 708   if (Subtarget->isFPOnlySP())
 709     ATS.emitAttribute(ARMBuildAttrs::ABI_HardFP_use,
 710                       ARMBuildAttrs::HardFPSinglePrecision);
 711
 712   // Hard float.  Use both S and D registers and conform to AAPCS-VFP.
 713   if (Subtarget->isAAPCS_ABI() && TM.Options.FloatABIType == FloatABI::Hard)
 714     ATS.emitAttribute(ARMBuildAttrs::ABI_VFP_args, ARMBuildAttrs::HardFPAAPCS);
 715
 716   // FIXME: Should we signal R9 usage?
 717
 718   if (Subtarget->hasFP16())
 719       ATS.emitAttribute(ARMBuildAttrs::FP_HP_extension, ARMBuildAttrs::AllowHPFP);
 720
 721   if (Subtarget->hasMPExtension())
 722       ATS.emitAttribute(ARMBuildAttrs::MPextension_use, ARMBuildAttrs::AllowMP);
 723
 724   // Hardware divide in ARM mode is part of base arch, starting from ARMv8.
 725   // If only Thumb hwdiv is present, it must also be in base arch (ARMv7-R/M).
 726   // It is not possible to produce DisallowDIV: if hwdiv is present in the base
 727   // arch, supplying -hwdiv downgrades the effective arch, via ClearImpliedBits.
 728   // AllowDIVExt is only emitted if hwdiv isn't available in the base arch;
 729   // otherwise, the default value (AllowDIVIfExists) applies.
 730   if (Subtarget->hasDivideInARMMode() && !Subtarget->hasV8Ops())
 731       ATS.emitAttribute(ARMBuildAttrs::DIV_use, ARMBuildAttrs::AllowDIVExt);
 732
 733   if (MMI) {
 734     if (const Module *SourceModule = MMI->getModule()) {
 735       // ABI_PCS_wchar_t to indicate wchar_t width
 736       // FIXME: There is no way to emit value 0 (wchar_t prohibited).
 737       if (auto WCharWidthValue = cast_or_null<ConstantInt>(
 738               SourceModule->getModuleFlag("wchar_size"))) {
 739         int WCharWidth = WCharWidthValue->getZExtValue();
 740         assert((WCharWidth == 2 || WCharWidth == 4) &&
 741                "wchar_t width must be 2 or 4 bytes");
 742         ATS.emitAttribute(ARMBuildAttrs::ABI_PCS_wchar_t, WCharWidth);
 743       }
 744
 745       // ABI_enum_size to indicate enum width
 746       // FIXME: There is no way to emit value 0 (enums prohibited) or value 3
 747       //        (all enums contain a value needing 32 bits to encode).
 748       if (auto EnumWidthValue = cast_or_null<ConstantInt>(
 749               SourceModule->getModuleFlag("min_enum_size"))) {
 750         int EnumWidth = EnumWidthValue->getZExtValue();
 751         assert((EnumWidth == 1 || EnumWidth == 4) &&
 752                "Minimum enum width must be 1 or 4 bytes");
 753         int EnumBuildAttr = EnumWidth == 1 ? 1 : 2;
 754         ATS.emitAttribute(ARMBuildAttrs::ABI_enum_size, EnumBuildAttr);
 755       }
 756     }
 757   }
 758
 759   if (Subtarget->hasTrustZone() && Subtarget->hasVirtualization())
 760       ATS.emitAttribute(ARMBuildAttrs::Virtualization_use,
 761                         ARMBuildAttrs::AllowTZVirtualization);
 762   else if (Subtarget->hasTrustZone())
 763       ATS.emitAttribute(ARMBuildAttrs::Virtualization_use,
 764                         ARMBuildAttrs::AllowTZ);
 765   else if (Subtarget->hasVirtualization())
 766       ATS.emitAttribute(ARMBuildAttrs::Virtualization_use,
 767                         ARMBuildAttrs::AllowVirtualization);
 768
 769   ATS.finishAttributeSection();
 770 }
 771
 772 //===----------------------------------------------------------------------===//
 773
 774 static MCSymbol *getPICLabel(const char *Prefix, unsigned FunctionNumber,
 775                              unsigned LabelId, MCContext &Ctx) {
 776
 777   MCSymbol *Label = Ctx.GetOrCreateSymbol(Twine(Prefix)
 778                        + "PC" + Twine(FunctionNumber) + "_" + Twine(LabelId));
 779   return Label;
 780 }
 781
 782 static MCSymbolRefExpr::VariantKind
 783 getModifierVariantKind(ARMCP::ARMCPModifier Modifier) {
 784   switch (Modifier) {
 785   case ARMCP::no_modifier: return MCSymbolRefExpr::VK_None;
 786   case ARMCP::TLSGD:       return MCSymbolRefExpr::VK_TLSGD;
 787   case ARMCP::TPOFF:       return MCSymbolRefExpr::VK_TPOFF;
 788   case ARMCP::GOTTPOFF:    return MCSymbolRefExpr::VK_GOTTPOFF;
 789   case ARMCP::GOT:         return MCSymbolRefExpr::VK_GOT;
 790   case ARMCP::GOTOFF:      return MCSymbolRefExpr::VK_GOTOFF;
 791   }
 792   llvm_unreachable("Invalid ARMCPModifier!");
 793 }
 794
 795 MCSymbol *ARMAsmPrinter::GetARMGVSymbol(const GlobalValue *GV,
 796                                         unsigned char TargetFlags) {
 797   bool isIndirect = Subtarget->isTargetMachO() &&
 798     (TargetFlags & ARMII::MO_NONLAZY) &&
 799     Subtarget->GVIsIndirectSymbol(GV, TM.getRelocationModel());
 800   if (!isIndirect)
 801     return getSymbol(GV);
 802
 803   // FIXME: Remove this when Darwin transition to @GOT like syntax.
 804   MCSymbol *MCSym = getSymbolWithGlobalValueBase(GV, "$non_lazy_ptr");
 805   MachineModuleInfoMachO &MMIMachO =
 806     MMI->getObjFileInfo<MachineModuleInfoMachO>();
 807   MachineModuleInfoImpl::StubValueTy &StubSym =
 808     GV->hasHiddenVisibility() ? MMIMachO.getHiddenGVStubEntry(MCSym) :
 809     MMIMachO.getGVStubEntry(MCSym);
 810   if (!StubSym.getPointer())
 811     StubSym = MachineModuleInfoImpl::
 812       StubValueTy(getSymbol(GV), !GV->hasInternalLinkage());
 813   return MCSym;
 814 }
 815
 816 void ARMAsmPrinter::
 817 EmitMachineConstantPoolValue(MachineConstantPoolValue *MCPV) {
 818   const DataLayout *DL = TM.getDataLayout();
 819   int Size = TM.getDataLayout()->getTypeAllocSize(MCPV->getType());
 820
 821   ARMConstantPoolValue *ACPV = static_cast<ARMConstantPoolValue*>(MCPV);
 822
 823   MCSymbol *MCSym;
 824   if (ACPV->isLSDA()) {
 825     SmallString<128> Str;
 826     raw_svector_ostream OS(Str);
 827     OS << DL->getPrivateGlobalPrefix() << "_LSDA_" << getFunctionNumber();
 828     MCSym = OutContext.GetOrCreateSymbol(OS.str());
 829   } else if (ACPV->isBlockAddress()) {
 830     const BlockAddress *BA =
 831       cast<ARMConstantPoolConstant>(ACPV)->getBlockAddress();
 832     MCSym = GetBlockAddressSymbol(BA);
 833   } else if (ACPV->isGlobalValue()) {
 834     const GlobalValue *GV = cast<ARMConstantPoolConstant>(ACPV)->getGV();
 835
 836     // On Darwin, const-pool entries may get the "FOO$non_lazy_ptr" mangling, so
 837     // flag the global as MO_NONLAZY.
 838     unsigned char TF = Subtarget->isTargetMachO() ? ARMII::MO_NONLAZY : 0;
 839     MCSym = GetARMGVSymbol(GV, TF);
 840   } else if (ACPV->isMachineBasicBlock()) {
 841     const MachineBasicBlock *MBB = cast<ARMConstantPoolMBB>(ACPV)->getMBB();
 842     MCSym = MBB->getSymbol();
 843   } else {
 844     assert(ACPV->isExtSymbol() && "unrecognized constant pool value");
 845     const char *Sym = cast<ARMConstantPoolSymbol>(ACPV)->getSymbol();
 846     MCSym = GetExternalSymbolSymbol(Sym);
 847   }
 848
 849   // Create an MCSymbol for the reference.
 850   const MCExpr *Expr =
 851     MCSymbolRefExpr::Create(MCSym, getModifierVariantKind(ACPV->getModifier()),
 852                             OutContext);
 853
 854   if (ACPV->getPCAdjustment()) {
 855     MCSymbol *PCLabel = getPICLabel(DL->getPrivateGlobalPrefix(),
 856                                     getFunctionNumber(),
 857                                     ACPV->getLabelId(),
 858                                     OutContext);
 859     const MCExpr *PCRelExpr = MCSymbolRefExpr::Create(PCLabel, OutContext);
 860     PCRelExpr =
 861       MCBinaryExpr::CreateAdd(PCRelExpr,
 862                               MCConstantExpr::Create(ACPV->getPCAdjustment(),
 863                                                      OutContext),
 864                               OutContext);
 865     if (ACPV->mustAddCurrentAddress()) {
 866       // We want "(<expr> - .)", but MC doesn't have a concept of the '.'
 867       // label, so just emit a local label end reference that instead.
 868       MCSymbol *DotSym = OutContext.CreateTempSymbol();
 869       OutStreamer.EmitLabel(DotSym);
 870       const MCExpr *DotExpr = MCSymbolRefExpr::Create(DotSym, OutContext);
 871       PCRelExpr = MCBinaryExpr::CreateSub(PCRelExpr, DotExpr, OutContext);
 872     }
 873     Expr = MCBinaryExpr::CreateSub(Expr, PCRelExpr, OutContext);
 874   }
 875   OutStreamer.EmitValue(Expr, Size);
 876 }
 877
 878 void ARMAsmPrinter::EmitJumpTable(const MachineInstr *MI) {
 879   unsigned Opcode = MI->getOpcode();
 880   int OpNum = 1;
 881   if (Opcode == ARM::BR_JTadd)
 882     OpNum = 2;
 883   else if (Opcode == ARM::BR_JTm)
 884     OpNum = 3;
 885
 886   const MachineOperand &MO1 = MI->getOperand(OpNum);
 887   const MachineOperand &MO2 = MI->getOperand(OpNum+1); // Unique Id
 888   unsigned JTI = MO1.getIndex();
 889
 890   // Emit a label for the jump table.
 891   MCSymbol *JTISymbol = GetARMJTIPICJumpTableLabel2(JTI, MO2.getImm());
 892   OutStreamer.EmitLabel(JTISymbol);
 893
 894   // Mark the jump table as data-in-code.
 895   OutStreamer.EmitDataRegion(MCDR_DataRegionJT32);
 896
 897   // Emit each entry of the table.
 898   const MachineJumpTableInfo *MJTI = MF->getJumpTableInfo();
 899   const std::vector<MachineJumpTableEntry> &JT = MJTI->getJumpTables();
 900   const std::vector<MachineBasicBlock*> &JTBBs = JT[JTI].MBBs;
 901
 902   for (unsigned i = 0, e = JTBBs.size(); i != e; ++i) {
 903     MachineBasicBlock *MBB = JTBBs[i];
 904     // Construct an MCExpr for the entry. We want a value of the form:
 905     // (BasicBlockAddr - TableBeginAddr)
 906     //
 907     // For example, a table with entries jumping to basic blocks BB0 and BB1
 908     // would look like:
 909     // LJTI_0_0:
 910     //    .word (LBB0 - LJTI_0_0)
 911     //    .word (LBB1 - LJTI_0_0)
 912     const MCExpr *Expr = MCSymbolRefExpr::Create(MBB->getSymbol(), OutContext);
 913
 914     if (TM.getRelocationModel() == Reloc::PIC_)
 915       Expr = MCBinaryExpr::CreateSub(Expr, MCSymbolRefExpr::Create(JTISymbol,
 916                                                                    OutContext),
 917                                      OutContext);
 918     // If we're generating a table of Thumb addresses in static relocation
 919     // model, we need to add one to keep interworking correctly.
 920     else if (AFI->isThumbFunction())
 921       Expr = MCBinaryExpr::CreateAdd(Expr, MCConstantExpr::Create(1,OutContext),
 922                                      OutContext);
 923     OutStreamer.EmitValue(Expr, 4);
 924   }
 925   // Mark the end of jump table data-in-code region.
 926   OutStreamer.EmitDataRegion(MCDR_DataRegionEnd);
 927 }
 928
 929 void ARMAsmPrinter::EmitJump2Table(const MachineInstr *MI) {
 930   unsigned Opcode = MI->getOpcode();
 931   int OpNum = (Opcode == ARM::t2BR_JT) ? 2 : 1;
 932   const MachineOperand &MO1 = MI->getOperand(OpNum);
 933   const MachineOperand &MO2 = MI->getOperand(OpNum+1); // Unique Id
 934   unsigned JTI = MO1.getIndex();
 935
 936   MCSymbol *JTISymbol = GetARMJTIPICJumpTableLabel2(JTI, MO2.getImm());
 937   OutStreamer.EmitLabel(JTISymbol);
 938
 939   // Emit each entry of the table.
 940   const MachineJumpTableInfo *MJTI = MF->getJumpTableInfo();
 941   const std::vector<MachineJumpTableEntry> &JT = MJTI->getJumpTables();
 942   const std::vector<MachineBasicBlock*> &JTBBs = JT[JTI].MBBs;
 943   unsigned OffsetWidth = 4;
 944   if (MI->getOpcode() == ARM::t2TBB_JT) {
 945     OffsetWidth = 1;
 946     // Mark the jump table as data-in-code.
 947     OutStreamer.EmitDataRegion(MCDR_DataRegionJT8);
 948   } else if (MI->getOpcode() == ARM::t2TBH_JT) {
 949     OffsetWidth = 2;
 950     // Mark the jump table as data-in-code.
 951     OutStreamer.EmitDataRegion(MCDR_DataRegionJT16);
 952   }
 953
 954   for (unsigned i = 0, e = JTBBs.size(); i != e; ++i) {
 955     MachineBasicBlock *MBB = JTBBs[i];
 956     const MCExpr *MBBSymbolExpr = MCSymbolRefExpr::Create(MBB->getSymbol(),
 957                                                       OutContext);
 958     // If this isn't a TBB or TBH, the entries are direct branch instructions.
 959     if (OffsetWidth == 4) {
 960       EmitToStreamer(OutStreamer, MCInstBuilder(ARM::t2B)
 961         .addExpr(MBBSymbolExpr)
 962         .addImm(ARMCC::AL)
 963         .addReg(0));
 964       continue;
 965     }
 966     // Otherwise it's an offset from the dispatch instruction. Construct an
 967     // MCExpr for the entry. We want a value of the form:
 968     // (BasicBlockAddr - TableBeginAddr) / 2
 969     //
 970     // For example, a TBB table with entries jumping to basic blocks BB0 and BB1
 971     // would look like:
 972     // LJTI_0_0:
 973     //    .byte (LBB0 - LJTI_0_0) / 2
 974     //    .byte (LBB1 - LJTI_0_0) / 2
 975     const MCExpr *Expr =
 976       MCBinaryExpr::CreateSub(MBBSymbolExpr,
 977                               MCSymbolRefExpr::Create(JTISymbol, OutContext),
 978                               OutContext);
 979     Expr = MCBinaryExpr::CreateDiv(Expr, MCConstantExpr::Create(2, OutContext),
 980                                    OutContext);
 981     OutStreamer.EmitValue(Expr, OffsetWidth);
 982   }
 983   // Mark the end of jump table data-in-code region. 32-bit offsets use
 984   // actual branch instructions here, so we don't mark those as a data-region
 985   // at all.
 986   if (OffsetWidth != 4)
 987     OutStreamer.EmitDataRegion(MCDR_DataRegionEnd);
 988 }
 989
 990 void ARMAsmPrinter::EmitUnwindingInstruction(const MachineInstr *MI) {
 991   assert(MI->getFlag(MachineInstr::FrameSetup) &&
 992       "Only instruction which are involved into frame setup code are allowed");
 993
 994   MCTargetStreamer &TS = *OutStreamer.getTargetStreamer();
 995   ARMTargetStreamer &ATS = static_cast<ARMTargetStreamer &>(TS);
 996   const MachineFunction &MF = *MI->getParent()->getParent();
 997   const TargetRegisterInfo *RegInfo = MF.getTarget().getRegisterInfo();
 998   const ARMFunctionInfo &AFI = *MF.getInfo<ARMFunctionInfo>();
 999
1000   unsigned FramePtr = RegInfo->getFrameRegister(MF);
1001   unsigned Opc = MI->getOpcode();
1002   unsigned SrcReg, DstReg;
1003
1004   if (Opc == ARM::tPUSH || Opc == ARM::tLDRpci) {
1005     // Two special cases:
1006     // 1) tPUSH does not have src/dst regs.
1007     // 2) for Thumb1 code we sometimes materialize the constant via constpool
1008     // load. Yes, this is pretty fragile, but for now I don't see better
1009     // way... :(
1010     SrcReg = DstReg = ARM::SP;
1011   } else {
1012     SrcReg = MI->getOperand(1).getReg();
1013     DstReg = MI->getOperand(0).getReg();
1014   }
1015
1016   // Try to figure out the unwinding opcode out of src / dst regs.
1017   if (MI->mayStore()) {
1018     // Register saves.
1019     assert(DstReg == ARM::SP &&
1020            "Only stack pointer as a destination reg is supported");
1021
1022     SmallVector<unsigned, 4> RegList;
1023     // Skip src & dst reg, and pred ops.
1024     unsigned StartOp = 2 + 2;
1025     // Use all the operands.
1026     unsigned NumOffset = 0;
1027
1028     switch (Opc) {
1029     default:
1030       MI->dump();
1031       llvm_unreachable("Unsupported opcode for unwinding information");
1032     case ARM::tPUSH:
1033       // Special case here: no src & dst reg, but two extra imp ops.
1034       StartOp = 2; NumOffset = 2;
1035     case ARM::STMDB_UPD:
1036     case ARM::t2STMDB_UPD:
1037     case ARM::VSTMDDB_UPD:
1038       assert(SrcReg == ARM::SP &&
1039              "Only stack pointer as a source reg is supported");
1040       for (unsigned i = StartOp, NumOps = MI->getNumOperands() - NumOffset;
1041            i != NumOps; ++i) {
1042         const MachineOperand &MO = MI->getOperand(i);
1043         // Actually, there should never be any impdef stuff here. Skip it
1044         // temporary to workaround PR11902.
1045         if (MO.isImplicit())
1046           continue;
1047         RegList.push_back(MO.getReg());
1048       }
1049       break;
1050     case ARM::STR_PRE_IMM:
1051     case ARM::STR_PRE_REG:
1052     case ARM::t2STR_PRE:
1053       assert(MI->getOperand(2).getReg() == ARM::SP &&
1054              "Only stack pointer as a source reg is supported");
1055       RegList.push_back(SrcReg);
1056       break;
1057     }
1058     if (MAI->getExceptionHandlingType() == ExceptionHandling::ARM)
1059       ATS.emitRegSave(RegList, Opc == ARM::VSTMDDB_UPD);
1060   } else {
1061     // Changes of stack / frame pointer.
1062     if (SrcReg == ARM::SP) {
1063       int64_t Offset = 0;
1064       switch (Opc) {
1065       default:
1066         MI->dump();
1067         llvm_unreachable("Unsupported opcode for unwinding information");
1068       case ARM::MOVr:
1069       case ARM::tMOVr:
1070         Offset = 0;
1071         break;
1072       case ARM::ADDri:
1073         Offset = -MI->getOperand(2).getImm();
1074         break;
1075       case ARM::SUBri:
1076       case ARM::t2SUBri:
1077         Offset = MI->getOperand(2).getImm();
1078         break;
1079       case ARM::tSUBspi:
1080         Offset = MI->getOperand(2).getImm()*4;
1081         break;
1082       case ARM::tADDspi:
1083       case ARM::tADDrSPi:
1084         Offset = -MI->getOperand(2).getImm()*4;
1085         break;
1086       case ARM::tLDRpci: {
1087         // Grab the constpool index and check, whether it corresponds to
1088         // original or cloned constpool entry.
1089         unsigned CPI = MI->getOperand(1).getIndex();
1090         const MachineConstantPool *MCP = MF.getConstantPool();
1091         if (CPI >= MCP->getConstants().size())
1092           CPI = AFI.getOriginalCPIdx(CPI);
1093         assert(CPI != -1U && "Invalid constpool index");
1094
1095         // Derive the actual offset.
1096         const MachineConstantPoolEntry &CPE = MCP->getConstants()[CPI];
1097         assert(!CPE.isMachineConstantPoolEntry() && "Invalid constpool entry");
1098         // FIXME: Check for user, it should be "add" instruction!
1099         Offset = -cast<ConstantInt>(CPE.Val.ConstVal)->getSExtValue();
1100         break;
1101       }
1102       }
1103
1104       if (MAI->getExceptionHandlingType() == ExceptionHandling::ARM) {
1105         if (DstReg == FramePtr && FramePtr != ARM::SP)
1106           // Set-up of the frame pointer. Positive values correspond to "add"
1107           // instruction.
1108           ATS.emitSetFP(FramePtr, ARM::SP, -Offset);
1109         else if (DstReg == ARM::SP) {
1110           // Change of SP by an offset. Positive values correspond to "sub"
1111           // instruction.
1112           ATS.emitPad(Offset);
1113         } else {
1114           // Move of SP to a register.  Positive values correspond to an "add"
1115           // instruction.
1116           ATS.emitMovSP(DstReg, -Offset);
1117         }
1118       }
1119     } else if (DstReg == ARM::SP) {
1120       MI->dump();
1121       llvm_unreachable("Unsupported opcode for unwinding information");
1122     }
1123     else {
1124       MI->dump();
1125       llvm_unreachable("Unsupported opcode for unwinding information");
1126     }
1127   }
1128 }
1129
1130 // Simple pseudo-instructions have their lowering (with expansion to real
1131 // instructions) auto-generated.
1132 #include "ARMGenMCPseudoLowering.inc"
1133
1134 void ARMAsmPrinter::EmitInstruction(const MachineInstr *MI) {
1135   const DataLayout *DL = TM.getDataLayout();
1136
1137   // If we just ended a constant pool, mark it as such.
1138   if (InConstantPool && MI->getOpcode() != ARM::CONSTPOOL_ENTRY) {
1139     OutStreamer.EmitDataRegion(MCDR_DataRegionEnd);
1140     InConstantPool = false;
1141   }
1142
1143   // Emit unwinding stuff for frame-related instructions
1144   if (Subtarget->isTargetEHABICompatible() &&
1145        MI->getFlag(MachineInstr::FrameSetup))
1146     EmitUnwindingInstruction(MI);
1147
1148   // Do any auto-generated pseudo lowerings.
1149   if (emitPseudoExpansionLowering(OutStreamer, MI))
1150     return;
1151
1152   assert(!convertAddSubFlagsOpcode(MI->getOpcode()) &&
1153          "Pseudo flag setting opcode should be expanded early");
1154
1155   // Check for manual lowerings.
1156   unsigned Opc = MI->getOpcode();
1157   switch (Opc) {
1158   case ARM::t2MOVi32imm: llvm_unreachable("Should be lowered by thumb2it pass");
1159   case ARM::DBG_VALUE: llvm_unreachable("Should be handled by generic printing");
1160   case ARM::LEApcrel:
1161   case ARM::tLEApcrel:
1162   case ARM::t2LEApcrel: {
1163     // FIXME: Need to also handle globals and externals
1164     MCSymbol *CPISymbol = GetCPISymbol(MI->getOperand(1).getIndex());
1165     EmitToStreamer(OutStreamer, MCInstBuilder(MI->getOpcode() ==
1166                                               ARM::t2LEApcrel ? ARM::t2ADR
1167                   : (MI->getOpcode() == ARM::tLEApcrel ? ARM::tADR
1168                      : ARM::ADR))
1169       .addReg(MI->getOperand(0).getReg())
1170       .addExpr(MCSymbolRefExpr::Create(CPISymbol, OutContext))
1171       // Add predicate operands.
1172       .addImm(MI->getOperand(2).getImm())
1173       .addReg(MI->getOperand(3).getReg()));
1174     return;
1175   }
1176   case ARM::LEApcrelJT:
1177   case ARM::tLEApcrelJT:
1178   case ARM::t2LEApcrelJT: {
1179     MCSymbol *JTIPICSymbol =
1180       GetARMJTIPICJumpTableLabel2(MI->getOperand(1).getIndex(),
1181                                   MI->getOperand(2).getImm());
1182     EmitToStreamer(OutStreamer, MCInstBuilder(MI->getOpcode() ==
1183                                               ARM::t2LEApcrelJT ? ARM::t2ADR
1184                   : (MI->getOpcode() == ARM::tLEApcrelJT ? ARM::tADR
1185                      : ARM::ADR))
1186       .addReg(MI->getOperand(0).getReg())
1187       .addExpr(MCSymbolRefExpr::Create(JTIPICSymbol, OutContext))
1188       // Add predicate operands.
1189       .addImm(MI->getOperand(3).getImm())
1190       .addReg(MI->getOperand(4).getReg()));
1191     return;
1192   }
1193   // Darwin call instructions are just normal call instructions with different
1194   // clobber semantics (they clobber R9).
1195   case ARM::BX_CALL: {
1196     EmitToStreamer(OutStreamer, MCInstBuilder(ARM::MOVr)
1197       .addReg(ARM::LR)
1198       .addReg(ARM::PC)
1199       // Add predicate operands.
1200       .addImm(ARMCC::AL)
1201       .addReg(0)
1202       // Add 's' bit operand (always reg0 for this)
1203       .addReg(0));
1204
1205     EmitToStreamer(OutStreamer, MCInstBuilder(ARM::BX)
1206       .addReg(MI->getOperand(0).getReg()));
1207     return;
1208   }
1209   case ARM::tBX_CALL: {
1210     EmitToStreamer(OutStreamer, MCInstBuilder(ARM::tMOVr)
1211       .addReg(ARM::LR)
1212       .addReg(ARM::PC)
1213       // Add predicate operands.
1214       .addImm(ARMCC::AL)
1215       .addReg(0));
1216
1217     EmitToStreamer(OutStreamer, MCInstBuilder(ARM::tBX)
1218       .addReg(MI->getOperand(0).getReg())
1219       // Add predicate operands.
1220       .addImm(ARMCC::AL)
1221       .addReg(0));
1222     return;
1223   }
1224   case ARM::BMOVPCRX_CALL: {
1225     EmitToStreamer(OutStreamer, MCInstBuilder(ARM::MOVr)
1226       .addReg(ARM::LR)
1227       .addReg(ARM::PC)
1228       // Add predicate operands.
1229       .addImm(ARMCC::AL)
1230       .addReg(0)
1231       // Add 's' bit operand (always reg0 for this)
1232       .addReg(0));
1233
1234     EmitToStreamer(OutStreamer, MCInstBuilder(ARM::MOVr)
1235       .addReg(ARM::PC)
1236       .addReg(MI->getOperand(0).getReg())
1237       // Add predicate operands.
1238       .addImm(ARMCC::AL)
1239       .addReg(0)
1240       // Add 's' bit operand (always reg0 for this)
1241       .addReg(0));
1242     return;
1243   }
1244   case ARM::BMOVPCB_CALL: {
1245     EmitToStreamer(OutStreamer, MCInstBuilder(ARM::MOVr)
1246       .addReg(ARM::LR)
1247       .addReg(ARM::PC)
1248       // Add predicate operands.
1249       .addImm(ARMCC::AL)
1250       .addReg(0)
1251       // Add 's' bit operand (always reg0 for this)
1252       .addReg(0));
1253
1254     const GlobalValue *GV = MI->getOperand(0).getGlobal();
1255     MCSymbol *GVSym = getSymbol(GV);
1256     const MCExpr *GVSymExpr = MCSymbolRefExpr::Create(GVSym, OutContext);
1257     EmitToStreamer(OutStreamer, MCInstBuilder(ARM::Bcc)
1258       .addExpr(GVSymExpr)
1259       // Add predicate operands.
1260       .addImm(ARMCC::AL)
1261       .addReg(0));
1262     return;
1263   }
1264   case ARM::MOVi16_ga_pcrel:
1265   case ARM::t2MOVi16_ga_pcrel: {
1266     MCInst TmpInst;
1267     TmpInst.setOpcode(Opc == ARM::MOVi16_ga_pcrel? ARM::MOVi16 : ARM::t2MOVi16);
1268     TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
1269
1270     unsigned TF = MI->getOperand(1).getTargetFlags();
1271     const GlobalValue *GV = MI->getOperand(1).getGlobal();
1272     MCSymbol *GVSym = GetARMGVSymbol(GV, TF);
1273     const MCExpr *GVSymExpr = MCSymbolRefExpr::Create(GVSym, OutContext);
1274
1275     MCSymbol *LabelSym = getPICLabel(DL->getPrivateGlobalPrefix(),
1276                                      getFunctionNumber(),
1277                                      MI->getOperand(2).getImm(), OutContext);
1278     const MCExpr *LabelSymExpr= MCSymbolRefExpr::Create(LabelSym, OutContext);
1279     unsigned PCAdj = (Opc == ARM::MOVi16_ga_pcrel) ? 8 : 4;
1280     const MCExpr *PCRelExpr =
1281       ARMMCExpr::CreateLower16(MCBinaryExpr::CreateSub(GVSymExpr,
1282                                       MCBinaryExpr::CreateAdd(LabelSymExpr,
1283                                       MCConstantExpr::Create(PCAdj, OutContext),
1284                                       OutContext), OutContext), OutContext);
1285       TmpInst.addOperand(MCOperand::CreateExpr(PCRelExpr));
1286
1287     // Add predicate operands.
1288     TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1289     TmpInst.addOperand(MCOperand::CreateReg(0));
1290     // Add 's' bit operand (always reg0 for this)
1291     TmpInst.addOperand(MCOperand::CreateReg(0));
1292     EmitToStreamer(OutStreamer, TmpInst);
1293     return;
1294   }
1295   case ARM::MOVTi16_ga_pcrel:
1296   case ARM::t2MOVTi16_ga_pcrel: {
1297     MCInst TmpInst;
1298     TmpInst.setOpcode(Opc == ARM::MOVTi16_ga_pcrel
1299                       ? ARM::MOVTi16 : ARM::t2MOVTi16);
1300     TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
1301     TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(1).getReg()));
1302
1303     unsigned TF = MI->getOperand(2).getTargetFlags();
1304     const GlobalValue *GV = MI->getOperand(2).getGlobal();
1305     MCSymbol *GVSym = GetARMGVSymbol(GV, TF);
1306     const MCExpr *GVSymExpr = MCSymbolRefExpr::Create(GVSym, OutContext);
1307
1308     MCSymbol *LabelSym = getPICLabel(DL->getPrivateGlobalPrefix(),
1309                                      getFunctionNumber(),
1310                                      MI->getOperand(3).getImm(), OutContext);
1311     const MCExpr *LabelSymExpr= MCSymbolRefExpr::Create(LabelSym, OutContext);
1312     unsigned PCAdj = (Opc == ARM::MOVTi16_ga_pcrel) ? 8 : 4;
1313     const MCExpr *PCRelExpr =
1314         ARMMCExpr::CreateUpper16(MCBinaryExpr::CreateSub(GVSymExpr,
1315                                    MCBinaryExpr::CreateAdd(LabelSymExpr,
1316                                       MCConstantExpr::Create(PCAdj, OutContext),
1317                                           OutContext), OutContext), OutContext);
1318       TmpInst.addOperand(MCOperand::CreateExpr(PCRelExpr));
1319     // Add predicate operands.
1320     TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1321     TmpInst.addOperand(MCOperand::CreateReg(0));
1322     // Add 's' bit operand (always reg0 for this)
1323     TmpInst.addOperand(MCOperand::CreateReg(0));
1324     EmitToStreamer(OutStreamer, TmpInst);
1325     return;
1326   }
1327   case ARM::tPICADD: {
1328     // This is a pseudo op for a label + instruction sequence, which looks like:
1329     // LPC0:
1330     //     add r0, pc
1331     // This adds the address of LPC0 to r0.
1332
1333     // Emit the label.
1334     OutStreamer.EmitLabel(getPICLabel(DL->getPrivateGlobalPrefix(),
1335                           getFunctionNumber(), MI->getOperand(2).getImm(),
1336                           OutContext));
1337
1338     // Form and emit the add.
1339     EmitToStreamer(OutStreamer, MCInstBuilder(ARM::tADDhirr)
1340       .addReg(MI->getOperand(0).getReg())
1341       .addReg(MI->getOperand(0).getReg())
1342       .addReg(ARM::PC)
1343       // Add predicate operands.
1344       .addImm(ARMCC::AL)
1345       .addReg(0));
1346     return;
1347   }
1348   case ARM::PICADD: {
1349     // This is a pseudo op for a label + instruction sequence, which looks like:
1350     // LPC0:
1351     //     add r0, pc, r0
1352     // This adds the address of LPC0 to r0.
1353
1354     // Emit the label.
1355     OutStreamer.EmitLabel(getPICLabel(DL->getPrivateGlobalPrefix(),
1356                           getFunctionNumber(), MI->getOperand(2).getImm(),
1357                           OutContext));
1358
1359     // Form and emit the add.
1360     EmitToStreamer(OutStreamer, MCInstBuilder(ARM::ADDrr)
1361       .addReg(MI->getOperand(0).getReg())
1362       .addReg(ARM::PC)
1363       .addReg(MI->getOperand(1).getReg())
1364       // Add predicate operands.
1365       .addImm(MI->getOperand(3).getImm())
1366       .addReg(MI->getOperand(4).getReg())
1367       // Add 's' bit operand (always reg0 for this)
1368       .addReg(0));
1369     return;
1370   }
1371   case ARM::PICSTR:
1372   case ARM::PICSTRB:
1373   case ARM::PICSTRH:
1374   case ARM::PICLDR:
1375   case ARM::PICLDRB:
1376   case ARM::PICLDRH:
1377   case ARM::PICLDRSB:
1378   case ARM::PICLDRSH: {
1379     // This is a pseudo op for a label + instruction sequence, which looks like:
1380     // LPC0:
1381     //     OP r0, [pc, r0]
1382     // The LCP0 label is referenced by a constant pool entry in order to get
1383     // a PC-relative address at the ldr instruction.
1384
1385     // Emit the label.
1386     OutStreamer.EmitLabel(getPICLabel(DL->getPrivateGlobalPrefix(),
1387                           getFunctionNumber(), MI->getOperand(2).getImm(),
1388                           OutContext));
1389
1390     // Form and emit the load
1391     unsigned Opcode;
1392     switch (MI->getOpcode()) {
1393     default:
1394       llvm_unreachable("Unexpected opcode!");
1395     case ARM::PICSTR:   Opcode = ARM::STRrs; break;
1396     case ARM::PICSTRB:  Opcode = ARM::STRBrs; break;
1397     case ARM::PICSTRH:  Opcode = ARM::STRH; break;
1398     case ARM::PICLDR:   Opcode = ARM::LDRrs; break;
1399     case ARM::PICLDRB:  Opcode = ARM::LDRBrs; break;
1400     case ARM::PICLDRH:  Opcode = ARM::LDRH; break;
1401     case ARM::PICLDRSB: Opcode = ARM::LDRSB; break;
1402     case ARM::PICLDRSH: Opcode = ARM::LDRSH; break;
1403     }
1404     EmitToStreamer(OutStreamer, MCInstBuilder(Opcode)
1405       .addReg(MI->getOperand(0).getReg())
1406       .addReg(ARM::PC)
1407       .addReg(MI->getOperand(1).getReg())
1408       .addImm(0)
1409       // Add predicate operands.
1410       .addImm(MI->getOperand(3).getImm())
1411       .addReg(MI->getOperand(4).getReg()));
1412
1413     return;
1414   }
1415   case ARM::CONSTPOOL_ENTRY: {
1416     /// CONSTPOOL_ENTRY - This instruction represents a floating constant pool
1417     /// in the function.  The first operand is the ID# for this instruction, the
1418     /// second is the index into the MachineConstantPool that this is, the third
1419     /// is the size in bytes of this constant pool entry.
1420     /// The required alignment is specified on the basic block holding this MI.
1421     unsigned LabelId = (unsigned)MI->getOperand(0).getImm();
1422     unsigned CPIdx   = (unsigned)MI->getOperand(1).getIndex();
1423
1424     // If this is the first entry of the pool, mark it.
1425     if (!InConstantPool) {
1426       OutStreamer.EmitDataRegion(MCDR_DataRegion);
1427       InConstantPool = true;
1428     }
1429
1430     OutStreamer.EmitLabel(GetCPISymbol(LabelId));
1431
1432     const MachineConstantPoolEntry &MCPE = MCP->getConstants()[CPIdx];
1433     if (MCPE.isMachineConstantPoolEntry())
1434       EmitMachineConstantPoolValue(MCPE.Val.MachineCPVal);
1435     else
1436       EmitGlobalConstant(MCPE.Val.ConstVal);
1437     return;
1438   }
1439   case ARM::t2BR_JT: {
1440     // Lower and emit the instruction itself, then the jump table following it.
1441     EmitToStreamer(OutStreamer, MCInstBuilder(ARM::tMOVr)
1442       .addReg(ARM::PC)
1443       .addReg(MI->getOperand(0).getReg())
1444       // Add predicate operands.
1445       .addImm(ARMCC::AL)
1446       .addReg(0));
1447
1448     // Output the data for the jump table itself
1449     EmitJump2Table(MI);
1450     return;
1451   }
1452   case ARM::t2TBB_JT: {
1453     // Lower and emit the instruction itself, then the jump table following it.
1454     EmitToStreamer(OutStreamer, MCInstBuilder(ARM::t2TBB)
1455       .addReg(ARM::PC)
1456       .addReg(MI->getOperand(0).getReg())
1457       // Add predicate operands.
1458       .addImm(ARMCC::AL)
1459       .addReg(0));
1460
1461     // Output the data for the jump table itself
1462     EmitJump2Table(MI);
1463     // Make sure the next instruction is 2-byte aligned.
1464     EmitAlignment(1);
1465     return;
1466   }
1467   case ARM::t2TBH_JT: {
1468     // Lower and emit the instruction itself, then the jump table following it.
1469     EmitToStreamer(OutStreamer, MCInstBuilder(ARM::t2TBH)
1470       .addReg(ARM::PC)
1471       .addReg(MI->getOperand(0).getReg())
1472       // Add predicate operands.
1473       .addImm(ARMCC::AL)
1474       .addReg(0));
1475
1476     // Output the data for the jump table itself
1477     EmitJump2Table(MI);
1478     return;
1479   }
1480   case ARM::tBR_JTr:
1481   case ARM::BR_JTr: {
1482     // Lower and emit the instruction itself, then the jump table following it.
1483     // mov pc, target
1484     MCInst TmpInst;
1485     unsigned Opc = MI->getOpcode() == ARM::BR_JTr ?
1486       ARM::MOVr : ARM::tMOVr;
1487     TmpInst.setOpcode(Opc);
1488     TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
1489     TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
1490     // Add predicate operands.
1491     TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1492     TmpInst.addOperand(MCOperand::CreateReg(0));
1493     // Add 's' bit operand (always reg0 for this)
1494     if (Opc == ARM::MOVr)
1495       TmpInst.addOperand(MCOperand::CreateReg(0));
1496     EmitToStreamer(OutStreamer, TmpInst);
1497
1498     // Make sure the Thumb jump table is 4-byte aligned.
1499     if (Opc == ARM::tMOVr)
1500       EmitAlignment(2);
1501
1502     // Output the data for the jump table itself
1503     EmitJumpTable(MI);
1504     return;
1505   }
1506   case ARM::BR_JTm: {
1507     // Lower and emit the instruction itself, then the jump table following it.
1508     // ldr pc, target
1509     MCInst TmpInst;
1510     if (MI->getOperand(1).getReg() == 0) {
1511       // literal offset
1512       TmpInst.setOpcode(ARM::LDRi12);
1513       TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
1514       TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
1515       TmpInst.addOperand(MCOperand::CreateImm(MI->getOperand(2).getImm()));
1516     } else {
1517       TmpInst.setOpcode(ARM::LDRrs);
1518       TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
1519       TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
1520       TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(1).getReg()));
1521       TmpInst.addOperand(MCOperand::CreateImm(0));
1522     }
1523     // Add predicate operands.
1524     TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1525     TmpInst.addOperand(MCOperand::CreateReg(0));
1526     EmitToStreamer(OutStreamer, TmpInst);
1527
1528     // Output the data for the jump table itself
1529     EmitJumpTable(MI);
1530     return;
1531   }
1532   case ARM::BR_JTadd: {
1533     // Lower and emit the instruction itself, then the jump table following it.
1534     // add pc, target, idx
1535     EmitToStreamer(OutStreamer, MCInstBuilder(ARM::ADDrr)
1536       .addReg(ARM::PC)
1537       .addReg(MI->getOperand(0).getReg())
1538       .addReg(MI->getOperand(1).getReg())
1539       // Add predicate operands.
1540       .addImm(ARMCC::AL)
1541       .addReg(0)
1542       // Add 's' bit operand (always reg0 for this)
1543       .addReg(0));
1544
1545     // Output the data for the jump table itself
1546     EmitJumpTable(MI);
1547     return;
1548   }
1549   case ARM::TRAP: {
1550     // Non-Darwin binutils don't yet support the "trap" mnemonic.
1551     // FIXME: Remove this special case when they do.
1552     if (!Subtarget->isTargetMachO()) {
1553       //.long 0xe7ffdefe @ trap
1554       uint32_t Val = 0xe7ffdefeUL;
1555       OutStreamer.AddComment("trap");
1556       OutStreamer.EmitIntValue(Val, 4);
1557       return;
1558     }
1559     break;
1560   }
1561   case ARM::TRAPNaCl: {
1562     //.long 0xe7fedef0 @ trap
1563     uint32_t Val = 0xe7fedef0UL;
1564     OutStreamer.AddComment("trap");
1565     OutStreamer.EmitIntValue(Val, 4);
1566     return;
1567   }
1568   case ARM::tTRAP: {
1569     // Non-Darwin binutils don't yet support the "trap" mnemonic.
1570     // FIXME: Remove this special case when they do.
1571     if (!Subtarget->isTargetMachO()) {
1572       //.short 57086 @ trap
1573       uint16_t Val = 0xdefe;
1574       OutStreamer.AddComment("trap");
1575       OutStreamer.EmitIntValue(Val, 2);
1576       return;
1577     }
1578     break;
1579   }
1580   case ARM::t2Int_eh_sjlj_setjmp:
1581   case ARM::t2Int_eh_sjlj_setjmp_nofp:
1582   case ARM::tInt_eh_sjlj_setjmp: {
1583     // Two incoming args: GPR:$src, GPR:$val
1584     // mov $val, pc
1585     // adds $val, #7
1586     // str $val, [$src, #4]
1587     // movs r0, #0
1588     // b 1f
1589     // movs r0, #1
1590     // 1:
1591     unsigned SrcReg = MI->getOperand(0).getReg();
1592     unsigned ValReg = MI->getOperand(1).getReg();
1593     MCSymbol *Label = GetARMSJLJEHLabel();
1594     OutStreamer.AddComment("eh_setjmp begin");
1595     EmitToStreamer(OutStreamer, MCInstBuilder(ARM::tMOVr)
1596       .addReg(ValReg)
1597       .addReg(ARM::PC)
1598       // Predicate.
1599       .addImm(ARMCC::AL)
1600       .addReg(0));
1601
1602     EmitToStreamer(OutStreamer, MCInstBuilder(ARM::tADDi3)
1603       .addReg(ValReg)
1604       // 's' bit operand
1605       .addReg(ARM::CPSR)
1606       .addReg(ValReg)
1607       .addImm(7)
1608       // Predicate.
1609       .addImm(ARMCC::AL)
1610       .addReg(0));
1611
1612     EmitToStreamer(OutStreamer, MCInstBuilder(ARM::tSTRi)
1613       .addReg(ValReg)
1614       .addReg(SrcReg)
1615       // The offset immediate is #4. The operand value is scaled by 4 for the
1616       // tSTR instruction.
1617       .addImm(1)
1618       // Predicate.
1619       .addImm(ARMCC::AL)
1620       .addReg(0));
1621
1622     EmitToStreamer(OutStreamer, MCInstBuilder(ARM::tMOVi8)
1623       .addReg(ARM::R0)
1624       .addReg(ARM::CPSR)
1625       .addImm(0)
1626       // Predicate.
1627       .addImm(ARMCC::AL)
1628       .addReg(0));
1629
1630     const MCExpr *SymbolExpr = MCSymbolRefExpr::Create(Label, OutContext);
1631     EmitToStreamer(OutStreamer, MCInstBuilder(ARM::tB)
1632       .addExpr(SymbolExpr)
1633       .addImm(ARMCC::AL)
1634       .addReg(0));
1635
1636     OutStreamer.AddComment("eh_setjmp end");
1637     EmitToStreamer(OutStreamer, MCInstBuilder(ARM::tMOVi8)
1638       .addReg(ARM::R0)
1639       .addReg(ARM::CPSR)
1640       .addImm(1)
1641       // Predicate.
1642       .addImm(ARMCC::AL)
1643       .addReg(0));
1644
1645     OutStreamer.EmitLabel(Label);
1646     return;
1647   }
1648
1649   case ARM::Int_eh_sjlj_setjmp_nofp:
1650   case ARM::Int_eh_sjlj_setjmp: {
1651     // Two incoming args: GPR:$src, GPR:$val
1652     // add $val, pc, #8
1653     // str $val, [$src, #+4]
1654     // mov r0, #0
1655     // add pc, pc, #0
1656     // mov r0, #1
1657     unsigned SrcReg = MI->getOperand(0).getReg();
1658     unsigned ValReg = MI->getOperand(1).getReg();
1659
1660     OutStreamer.AddComment("eh_setjmp begin");
1661     EmitToStreamer(OutStreamer, MCInstBuilder(ARM::ADDri)
1662       .addReg(ValReg)
1663       .addReg(ARM::PC)
1664       .addImm(8)
1665       // Predicate.
1666       .addImm(ARMCC::AL)
1667       .addReg(0)
1668       // 's' bit operand (always reg0 for this).
1669       .addReg(0));
1670
1671     EmitToStreamer(OutStreamer, MCInstBuilder(ARM::STRi12)
1672       .addReg(ValReg)
1673       .addReg(SrcReg)
1674       .addImm(4)
1675       // Predicate.
1676       .addImm(ARMCC::AL)
1677       .addReg(0));
1678
1679     EmitToStreamer(OutStreamer, MCInstBuilder(ARM::MOVi)
1680       .addReg(ARM::R0)
1681       .addImm(0)
1682       // Predicate.
1683       .addImm(ARMCC::AL)
1684       .addReg(0)
1685       // 's' bit operand (always reg0 for this).
1686       .addReg(0));
1687
1688     EmitToStreamer(OutStreamer, MCInstBuilder(ARM::ADDri)
1689       .addReg(ARM::PC)
1690       .addReg(ARM::PC)
1691       .addImm(0)
1692       // Predicate.
1693       .addImm(ARMCC::AL)
1694       .addReg(0)
1695       // 's' bit operand (always reg0 for this).
1696       .addReg(0));
1697
1698     OutStreamer.AddComment("eh_setjmp end");
1699     EmitToStreamer(OutStreamer, MCInstBuilder(ARM::MOVi)
1700       .addReg(ARM::R0)
1701       .addImm(1)
1702       // Predicate.
1703       .addImm(ARMCC::AL)
1704       .addReg(0)
1705       // 's' bit operand (always reg0 for this).
1706       .addReg(0));
1707     return;
1708   }
1709   case ARM::Int_eh_sjlj_longjmp: {
1710     // ldr sp, [$src, #8]
1711     // ldr $scratch, [$src, #4]
1712     // ldr r7, [$src]
1713     // bx $scratch
1714     unsigned SrcReg = MI->getOperand(0).getReg();
1715     unsigned ScratchReg = MI->getOperand(1).getReg();
1716     EmitToStreamer(OutStreamer, MCInstBuilder(ARM::LDRi12)
1717       .addReg(ARM::SP)
1718       .addReg(SrcReg)
1719       .addImm(8)
1720       // Predicate.
1721       .addImm(ARMCC::AL)
1722       .addReg(0));
1723
1724     EmitToStreamer(OutStreamer, MCInstBuilder(ARM::LDRi12)
1725       .addReg(ScratchReg)
1726       .addReg(SrcReg)
1727       .addImm(4)
1728       // Predicate.
1729       .addImm(ARMCC::AL)
1730       .addReg(0));
1731
1732     EmitToStreamer(OutStreamer, MCInstBuilder(ARM::LDRi12)
1733       .addReg(ARM::R7)
1734       .addReg(SrcReg)
1735       .addImm(0)
1736       // Predicate.
1737       .addImm(ARMCC::AL)
1738       .addReg(0));
1739
1740     EmitToStreamer(OutStreamer, MCInstBuilder(ARM::BX)
1741       .addReg(ScratchReg)
1742       // Predicate.
1743       .addImm(ARMCC::AL)
1744       .addReg(0));
1745     return;
1746   }
1747   case ARM::tInt_eh_sjlj_longjmp: {
1748     // ldr $scratch, [$src, #8]
1749     // mov sp, $scratch
1750     // ldr $scratch, [$src, #4]
1751     // ldr r7, [$src]
1752     // bx $scratch
1753     unsigned SrcReg = MI->getOperand(0).getReg();
1754     unsigned ScratchReg = MI->getOperand(1).getReg();
1755     EmitToStreamer(OutStreamer, MCInstBuilder(ARM::tLDRi)
1756       .addReg(ScratchReg)
1757       .addReg(SrcReg)
1758       // The offset immediate is #8. The operand value is scaled by 4 for the
1759       // tLDR instruction.
1760       .addImm(2)
1761       // Predicate.
1762       .addImm(ARMCC::AL)
1763       .addReg(0));
1764
1765     EmitToStreamer(OutStreamer, MCInstBuilder(ARM::tMOVr)
1766       .addReg(ARM::SP)
1767       .addReg(ScratchReg)
1768       // Predicate.
1769       .addImm(ARMCC::AL)
1770       .addReg(0));
1771
1772     EmitToStreamer(OutStreamer, MCInstBuilder(ARM::tLDRi)
1773       .addReg(ScratchReg)
1774       .addReg(SrcReg)
1775       .addImm(1)
1776       // Predicate.
1777       .addImm(ARMCC::AL)
1778       .addReg(0));
1779
1780     EmitToStreamer(OutStreamer, MCInstBuilder(ARM::tLDRi)
1781       .addReg(ARM::R7)
1782       .addReg(SrcReg)
1783       .addImm(0)
1784       // Predicate.
1785       .addImm(ARMCC::AL)
1786       .addReg(0));
1787
1788     EmitToStreamer(OutStreamer, MCInstBuilder(ARM::tBX)
1789       .addReg(ScratchReg)
1790       // Predicate.
1791       .addImm(ARMCC::AL)
1792       .addReg(0));
1793     return;
1794   }
1795   }
1796
1797   MCInst TmpInst;
1798   LowerARMMachineInstrToMCInst(MI, TmpInst, *this);
1799
1800   EmitToStreamer(OutStreamer, TmpInst);
1801 }
1802
1803 //===----------------------------------------------------------------------===//
1804 // Target Registry Stuff
1805 //===----------------------------------------------------------------------===//
1806
1807 // Force static initialization.
1808 extern "C" void LLVMInitializeARMAsmPrinter() {
1809   RegisterAsmPrinter<ARMAsmPrinter> X(TheARMLETarget);
1810   RegisterAsmPrinter<ARMAsmPrinter> Y(TheARMBETarget);
1811   RegisterAsmPrinter<ARMAsmPrinter> A(TheThumbLETarget);
1812   RegisterAsmPrinter<ARMAsmPrinter> B(TheThumbBETarget);
1813 }