lib/Target/ARM/ARMAsmPrinter.cpp

   1 //===-- ARMAsmPrinter.cpp - Print machine code to an ARM .s file ----------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains a printer that converts from our internal representation
  11 // of machine-dependent LLVM code to GAS-format ARM assembly language.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #define DEBUG_TYPE "asm-printer"
  16 #include "ARM.h"
  17 #include "ARMBuildAttrs.h"
  18 #include "ARMAddressingModes.h"
  19 #include "ARMConstantPoolValue.h"
  20 #include "InstPrinter/ARMInstPrinter.h"
  21 #include "ARMMachineFunctionInfo.h"
  22 #include "ARMTargetMachine.h"
  23 #include "ARMTargetObjectFile.h"
  24 #include "llvm/Analysis/DebugInfo.h"
  25 #include "llvm/Constants.h"
  26 #include "llvm/Module.h"
  27 #include "llvm/Type.h"
  28 #include "llvm/Assembly/Writer.h"
  29 #include "llvm/CodeGen/AsmPrinter.h"
  30 #include "llvm/CodeGen/MachineModuleInfoImpls.h"
  31 #include "llvm/CodeGen/MachineFunctionPass.h"
  32 #include "llvm/CodeGen/MachineJumpTableInfo.h"
  33 #include "llvm/MC/MCAsmInfo.h"
  34 #include "llvm/MC/MCAssembler.h"
  35 #include "llvm/MC/MCContext.h"
  36 #include "llvm/MC/MCExpr.h"
  37 #include "llvm/MC/MCInst.h"
  38 #include "llvm/MC/MCSectionMachO.h"
  39 #include "llvm/MC/MCObjectStreamer.h"
  40 #include "llvm/MC/MCStreamer.h"
  41 #include "llvm/MC/MCSymbol.h"
  42 #include "llvm/Target/Mangler.h"
  43 #include "llvm/Target/TargetData.h"
  44 #include "llvm/Target/TargetMachine.h"
  45 #include "llvm/Target/TargetOptions.h"
  46 #include "llvm/Target/TargetRegistry.h"
  47 #include "llvm/ADT/SmallPtrSet.h"
  48 #include "llvm/ADT/SmallString.h"
  49 #include "llvm/ADT/StringExtras.h"
  50 #include "llvm/Support/CommandLine.h"
  51 #include "llvm/Support/Debug.h"
  52 #include "llvm/Support/ErrorHandling.h"
  53 #include "llvm/Support/raw_ostream.h"
  54 #include <cctype>
  55 using namespace llvm;
  56
  57 namespace llvm {
  58   namespace ARM {
  59     enum DW_ISA {
  60       DW_ISA_ARM_thumb = 1,
  61       DW_ISA_ARM_arm = 2
  62     };
  63   }
  64 }
  65
  66 namespace {
  67
  68   // Per section and per symbol attributes are not supported.
  69   // To implement them we would need the ability to delay this emission
  70   // until the assembly file is fully parsed/generated as only then do we
  71   // know the symbol and section numbers.
  72   class AttributeEmitter {
  73   public:
  74     virtual void MaybeSwitchVendor(StringRef Vendor) = 0;
  75     virtual void EmitAttribute(unsigned Attribute, unsigned Value) = 0;
  76     virtual void Finish() = 0;
  77     virtual ~AttributeEmitter() {}
  78   };
  79
  80   class AsmAttributeEmitter : public AttributeEmitter {
  81     MCStreamer &Streamer;
  82
  83   public:
  84     AsmAttributeEmitter(MCStreamer &Streamer_) : Streamer(Streamer_) {}
  85     void MaybeSwitchVendor(StringRef Vendor) { }
  86
  87     void EmitAttribute(unsigned Attribute, unsigned Value) {
  88       Streamer.EmitRawText("\t.eabi_attribute " +
  89                            Twine(Attribute) + ", " + Twine(Value));
  90     }
  91
  92     void Finish() { }
  93   };
  94
  95   class ObjectAttributeEmitter : public AttributeEmitter {
  96     MCObjectStreamer &Streamer;
  97     StringRef CurrentVendor;
  98     SmallString<64> Contents;
  99
 100   public:
 101     ObjectAttributeEmitter(MCObjectStreamer &Streamer_) :
 102       Streamer(Streamer_), CurrentVendor("") { }
 103
 104     void MaybeSwitchVendor(StringRef Vendor) {
 105       assert(!Vendor.empty() && "Vendor cannot be empty.");
 106
 107       if (CurrentVendor.empty())
 108         CurrentVendor = Vendor;
 109       else if (CurrentVendor == Vendor)
 110         return;
 111       else
 112         Finish();
 113
 114       CurrentVendor = Vendor;
 115
 116       assert(Contents.size() == 0);
 117     }
 118
 119     void EmitAttribute(unsigned Attribute, unsigned Value) {
 120       // FIXME: should be ULEB
 121       Contents += Attribute;
 122       Contents += Value;
 123     }
 124
 125     void Finish() {
 126       const size_t ContentsSize = Contents.size();
 127
 128       // Vendor size + Vendor name + '\0'
 129       const size_t VendorHeaderSize = 4 + CurrentVendor.size() + 1;
 130
 131       // Tag + Tag Size
 132       const size_t TagHeaderSize = 1 + 4;
 133
 134       Streamer.EmitIntValue(VendorHeaderSize + TagHeaderSize + ContentsSize, 4);
 135       Streamer.EmitBytes(CurrentVendor, 0);
 136       Streamer.EmitIntValue(0, 1); // '\0'
 137
 138       Streamer.EmitIntValue(ARMBuildAttrs::File, 1);
 139       Streamer.EmitIntValue(TagHeaderSize + ContentsSize, 4);
 140
 141       Streamer.EmitBytes(Contents, 0);
 142
 143       Contents.clear();
 144     }
 145   };
 146
 147   class ARMAsmPrinter : public AsmPrinter {
 148
 149     /// Subtarget - Keep a pointer to the ARMSubtarget around so that we can
 150     /// make the right decision when printing asm code for different targets.
 151     const ARMSubtarget *Subtarget;
 152
 153     /// AFI - Keep a pointer to ARMFunctionInfo for the current
 154     /// MachineFunction.
 155     ARMFunctionInfo *AFI;
 156
 157     /// MCP - Keep a pointer to constantpool entries of the current
 158     /// MachineFunction.
 159     const MachineConstantPool *MCP;
 160
 161   public:
 162     explicit ARMAsmPrinter(TargetMachine &TM, MCStreamer &Streamer)
 163       : AsmPrinter(TM, Streamer), AFI(NULL), MCP(NULL) {
 164       Subtarget = &TM.getSubtarget<ARMSubtarget>();
 165     }
 166
 167     virtual const char *getPassName() const {
 168       return "ARM Assembly Printer";
 169     }
 170
 171     void printOperand(const MachineInstr *MI, int OpNum, raw_ostream &O,
 172                       const char *Modifier = 0);
 173
 174     virtual bool PrintAsmOperand(const MachineInstr *MI, unsigned OpNum,
 175                                  unsigned AsmVariant, const char *ExtraCode,
 176                                  raw_ostream &O);
 177     virtual bool PrintAsmMemoryOperand(const MachineInstr *MI, unsigned OpNum,
 178                                        unsigned AsmVariant,
 179                                        const char *ExtraCode, raw_ostream &O);
 180
 181     void EmitJumpTable(const MachineInstr *MI);
 182     void EmitJump2Table(const MachineInstr *MI);
 183     virtual void EmitInstruction(const MachineInstr *MI);
 184     bool runOnMachineFunction(MachineFunction &F);
 185
 186     virtual void EmitConstantPool() {} // we emit constant pools customly!
 187     virtual void EmitFunctionEntryLabel();
 188     void EmitStartOfAsmFile(Module &M);
 189     void EmitEndOfAsmFile(Module &M);
 190
 191   private:
 192     // Helpers for EmitStartOfAsmFile() and EmitEndOfAsmFile()
 193     void emitAttributes();
 194
 195     // Helper for ELF .o only
 196     void emitARMAttributeSection();
 197
 198   public:
 199     void PrintDebugValueComment(const MachineInstr *MI, raw_ostream &OS);
 200
 201     MachineLocation getDebugValueLocation(const MachineInstr *MI) const {
 202       MachineLocation Location;
 203       assert(MI->getNumOperands() == 4 && "Invalid no. of machine operands!");
 204       // Frame address.  Currently handles register +- offset only.
 205       if (MI->getOperand(0).isReg() && MI->getOperand(1).isImm())
 206         Location.set(MI->getOperand(0).getReg(), MI->getOperand(1).getImm());
 207       else {
 208         DEBUG(dbgs() << "DBG_VALUE instruction ignored! " << *MI << "\n");
 209       }
 210       return Location;
 211     }
 212
 213     virtual unsigned getISAEncoding() {
 214       // ARM/Darwin adds ISA to the DWARF info for each function.
 215       if (!Subtarget->isTargetDarwin())
 216         return 0;
 217       return Subtarget->isThumb() ?
 218         llvm::ARM::DW_ISA_ARM_thumb : llvm::ARM::DW_ISA_ARM_arm;
 219     }
 220
 221     MCSymbol *GetARMSetPICJumpTableLabel2(unsigned uid, unsigned uid2,
 222                                           const MachineBasicBlock *MBB) const;
 223     MCSymbol *GetARMJTIPICJumpTableLabel2(unsigned uid, unsigned uid2) const;
 224
 225     MCSymbol *GetARMSJLJEHLabel(void) const;
 226
 227     /// EmitMachineConstantPoolValue - Print a machine constantpool value to
 228     /// the .s file.
 229     virtual void EmitMachineConstantPoolValue(MachineConstantPoolValue *MCPV);
 230   };
 231 } // end of anonymous namespace
 232
 233 void ARMAsmPrinter::EmitFunctionEntryLabel() {
 234   if (AFI->isThumbFunction()) {
 235     OutStreamer.EmitAssemblerFlag(MCAF_Code16);
 236     OutStreamer.EmitThumbFunc(Subtarget->isTargetDarwin()? CurrentFnSym : 0);
 237   }
 238
 239   OutStreamer.EmitLabel(CurrentFnSym);
 240 }
 241
 242 /// runOnMachineFunction - This uses the EmitInstruction()
 243 /// method to print assembly for each instruction.
 244 ///
 245 bool ARMAsmPrinter::runOnMachineFunction(MachineFunction &MF) {
 246   AFI = MF.getInfo<ARMFunctionInfo>();
 247   MCP = MF.getConstantPool();
 248
 249   return AsmPrinter::runOnMachineFunction(MF);
 250 }
 251
 252 void ARMAsmPrinter::printOperand(const MachineInstr *MI, int OpNum,
 253                                  raw_ostream &O, const char *Modifier) {
 254   const MachineOperand &MO = MI->getOperand(OpNum);
 255   unsigned TF = MO.getTargetFlags();
 256
 257   switch (MO.getType()) {
 258   default:
 259     assert(0 && "<unknown operand type>");
 260   case MachineOperand::MO_Register: {
 261     unsigned Reg = MO.getReg();
 262     assert(TargetRegisterInfo::isPhysicalRegister(Reg));
 263     assert(!MO.getSubReg() && "Subregs should be eliminated!");
 264     O << ARMInstPrinter::getRegisterName(Reg);
 265     break;
 266   }
 267   case MachineOperand::MO_Immediate: {
 268     int64_t Imm = MO.getImm();
 269     O << '#';
 270     if ((Modifier && strcmp(Modifier, "lo16") == 0) ||
 271         (TF == ARMII::MO_LO16))
 272       O << ":lower16:";
 273     else if ((Modifier && strcmp(Modifier, "hi16") == 0) ||
 274              (TF == ARMII::MO_HI16))
 275       O << ":upper16:";
 276     O << Imm;
 277     break;
 278   }
 279   case MachineOperand::MO_MachineBasicBlock:
 280     O << *MO.getMBB()->getSymbol();
 281     return;
 282   case MachineOperand::MO_GlobalAddress: {
 283     const GlobalValue *GV = MO.getGlobal();
 284     if ((Modifier && strcmp(Modifier, "lo16") == 0) ||
 285         (TF & ARMII::MO_LO16))
 286       O << ":lower16:";
 287     else if ((Modifier && strcmp(Modifier, "hi16") == 0) ||
 288              (TF & ARMII::MO_HI16))
 289       O << ":upper16:";
 290     O << *Mang->getSymbol(GV);
 291
 292     printOffset(MO.getOffset(), O);
 293     if (TF == ARMII::MO_PLT)
 294       O << "(PLT)";
 295     break;
 296   }
 297   case MachineOperand::MO_ExternalSymbol: {
 298     O << *GetExternalSymbolSymbol(MO.getSymbolName());
 299     if (TF == ARMII::MO_PLT)
 300       O << "(PLT)";
 301     break;
 302   }
 303   case MachineOperand::MO_ConstantPoolIndex:
 304     O << *GetCPISymbol(MO.getIndex());
 305     break;
 306   case MachineOperand::MO_JumpTableIndex:
 307     O << *GetJTISymbol(MO.getIndex());
 308     break;
 309   }
 310 }
 311
 312 //===--------------------------------------------------------------------===//
 313
 314 MCSymbol *ARMAsmPrinter::
 315 GetARMSetPICJumpTableLabel2(unsigned uid, unsigned uid2,
 316                             const MachineBasicBlock *MBB) const {
 317   SmallString<60> Name;
 318   raw_svector_ostream(Name) << MAI->getPrivateGlobalPrefix()
 319     << getFunctionNumber() << '_' << uid << '_' << uid2
 320     << "_set_" << MBB->getNumber();
 321   return OutContext.GetOrCreateSymbol(Name.str());
 322 }
 323
 324 MCSymbol *ARMAsmPrinter::
 325 GetARMJTIPICJumpTableLabel2(unsigned uid, unsigned uid2) const {
 326   SmallString<60> Name;
 327   raw_svector_ostream(Name) << MAI->getPrivateGlobalPrefix() << "JTI"
 328     << getFunctionNumber() << '_' << uid << '_' << uid2;
 329   return OutContext.GetOrCreateSymbol(Name.str());
 330 }
 331
 332
 333 MCSymbol *ARMAsmPrinter::GetARMSJLJEHLabel(void) const {
 334   SmallString<60> Name;
 335   raw_svector_ostream(Name) << MAI->getPrivateGlobalPrefix() << "SJLJEH"
 336     << getFunctionNumber();
 337   return OutContext.GetOrCreateSymbol(Name.str());
 338 }
 339
 340 bool ARMAsmPrinter::PrintAsmOperand(const MachineInstr *MI, unsigned OpNum,
 341                                     unsigned AsmVariant, const char *ExtraCode,
 342                                     raw_ostream &O) {
 343   // Does this asm operand have a single letter operand modifier?
 344   if (ExtraCode && ExtraCode[0]) {
 345     if (ExtraCode[1] != 0) return true; // Unknown modifier.
 346
 347     switch (ExtraCode[0]) {
 348     default: return true;  // Unknown modifier.
 349     case 'a': // Print as a memory address.
 350       if (MI->getOperand(OpNum).isReg()) {
 351         O << "["
 352           << ARMInstPrinter::getRegisterName(MI->getOperand(OpNum).getReg())
 353           << "]";
 354         return false;
 355       }
 356       // Fallthrough
 357     case 'c': // Don't print "#" before an immediate operand.
 358       if (!MI->getOperand(OpNum).isImm())
 359         return true;
 360       O << MI->getOperand(OpNum).getImm();
 361       return false;
 362     case 'P': // Print a VFP double precision register.
 363     case 'q': // Print a NEON quad precision register.
 364       printOperand(MI, OpNum, O);
 365       return false;
 366     case 'Q':
 367     case 'R':
 368     case 'H':
 369       report_fatal_error("llvm does not support 'Q', 'R', and 'H' modifiers!");
 370       return true;
 371     }
 372   }
 373
 374   printOperand(MI, OpNum, O);
 375   return false;
 376 }
 377
 378 bool ARMAsmPrinter::PrintAsmMemoryOperand(const MachineInstr *MI,
 379                                           unsigned OpNum, unsigned AsmVariant,
 380                                           const char *ExtraCode,
 381                                           raw_ostream &O) {
 382   if (ExtraCode && ExtraCode[0])
 383     return true; // Unknown modifier.
 384
 385   const MachineOperand &MO = MI->getOperand(OpNum);
 386   assert(MO.isReg() && "unexpected inline asm memory operand");
 387   O << "[" << ARMInstPrinter::getRegisterName(MO.getReg()) << "]";
 388   return false;
 389 }
 390
 391 void ARMAsmPrinter::EmitStartOfAsmFile(Module &M) {
 392   if (Subtarget->isTargetDarwin()) {
 393     Reloc::Model RelocM = TM.getRelocationModel();
 394     if (RelocM == Reloc::PIC_ || RelocM == Reloc::DynamicNoPIC) {
 395       // Declare all the text sections up front (before the DWARF sections
 396       // emitted by AsmPrinter::doInitialization) so the assembler will keep
 397       // them together at the beginning of the object file.  This helps
 398       // avoid out-of-range branches that are due a fundamental limitation of
 399       // the way symbol offsets are encoded with the current Darwin ARM
 400       // relocations.
 401       const TargetLoweringObjectFileMachO &TLOFMacho =
 402         static_cast<const TargetLoweringObjectFileMachO &>(
 403           getObjFileLowering());
 404       OutStreamer.SwitchSection(TLOFMacho.getTextSection());
 405       OutStreamer.SwitchSection(TLOFMacho.getTextCoalSection());
 406       OutStreamer.SwitchSection(TLOFMacho.getConstTextCoalSection());
 407       if (RelocM == Reloc::DynamicNoPIC) {
 408         const MCSection *sect =
 409           OutContext.getMachOSection("__TEXT", "__symbol_stub4",
 410                                      MCSectionMachO::S_SYMBOL_STUBS,
 411                                      12, SectionKind::getText());
 412         OutStreamer.SwitchSection(sect);
 413       } else {
 414         const MCSection *sect =
 415           OutContext.getMachOSection("__TEXT", "__picsymbolstub4",
 416                                      MCSectionMachO::S_SYMBOL_STUBS,
 417                                      16, SectionKind::getText());
 418         OutStreamer.SwitchSection(sect);
 419       }
 420       const MCSection *StaticInitSect =
 421         OutContext.getMachOSection("__TEXT", "__StaticInit",
 422                                    MCSectionMachO::S_REGULAR |
 423                                    MCSectionMachO::S_ATTR_PURE_INSTRUCTIONS,
 424                                    SectionKind::getText());
 425       OutStreamer.SwitchSection(StaticInitSect);
 426     }
 427   }
 428
 429   // Use unified assembler syntax.
 430   OutStreamer.EmitAssemblerFlag(MCAF_SyntaxUnified);
 431
 432   // Emit ARM Build Attributes
 433   if (Subtarget->isTargetELF()) {
 434
 435     emitAttributes();
 436   }
 437 }
 438
 439
 440 void ARMAsmPrinter::EmitEndOfAsmFile(Module &M) {
 441   if (Subtarget->isTargetDarwin()) {
 442     // All darwin targets use mach-o.
 443     const TargetLoweringObjectFileMachO &TLOFMacho =
 444       static_cast<const TargetLoweringObjectFileMachO &>(getObjFileLowering());
 445     MachineModuleInfoMachO &MMIMacho =
 446       MMI->getObjFileInfo<MachineModuleInfoMachO>();
 447
 448     // Output non-lazy-pointers for external and common global variables.
 449     MachineModuleInfoMachO::SymbolListTy Stubs = MMIMacho.GetGVStubList();
 450
 451     if (!Stubs.empty()) {
 452       // Switch with ".non_lazy_symbol_pointer" directive.
 453       OutStreamer.SwitchSection(TLOFMacho.getNonLazySymbolPointerSection());
 454       EmitAlignment(2);
 455       for (unsigned i = 0, e = Stubs.size(); i != e; ++i) {
 456         // L_foo$stub:
 457         OutStreamer.EmitLabel(Stubs[i].first);
 458         //   .indirect_symbol _foo
 459         MachineModuleInfoImpl::StubValueTy &MCSym = Stubs[i].second;
 460         OutStreamer.EmitSymbolAttribute(MCSym.getPointer(),MCSA_IndirectSymbol);
 461
 462         if (MCSym.getInt())
 463           // External to current translation unit.
 464           OutStreamer.EmitIntValue(0, 4/*size*/, 0/*addrspace*/);
 465         else
 466           // Internal to current translation unit.
 467           //
 468           // When we place the LSDA into the TEXT section, the type info
 469           // pointers need to be indirect and pc-rel. We accomplish this by
 470           // using NLPs; however, sometimes the types are local to the file.
 471           // We need to fill in the value for the NLP in those cases.
 472           OutStreamer.EmitValue(MCSymbolRefExpr::Create(MCSym.getPointer(),
 473                                                         OutContext),
 474                                 4/*size*/, 0/*addrspace*/);
 475       }
 476
 477       Stubs.clear();
 478       OutStreamer.AddBlankLine();
 479     }
 480
 481     Stubs = MMIMacho.GetHiddenGVStubList();
 482     if (!Stubs.empty()) {
 483       OutStreamer.SwitchSection(getObjFileLowering().getDataSection());
 484       EmitAlignment(2);
 485       for (unsigned i = 0, e = Stubs.size(); i != e; ++i) {
 486         // L_foo$stub:
 487         OutStreamer.EmitLabel(Stubs[i].first);
 488         //   .long _foo
 489         OutStreamer.EmitValue(MCSymbolRefExpr::
 490                               Create(Stubs[i].second.getPointer(),
 491                                      OutContext),
 492                               4/*size*/, 0/*addrspace*/);
 493       }
 494
 495       Stubs.clear();
 496       OutStreamer.AddBlankLine();
 497     }
 498
 499     // Funny Darwin hack: This flag tells the linker that no global symbols
 500     // contain code that falls through to other global symbols (e.g. the obvious
 501     // implementation of multiple entry points).  If this doesn't occur, the
 502     // linker can safely perform dead code stripping.  Since LLVM never
 503     // generates code that does this, it is always safe to set.
 504     OutStreamer.EmitAssemblerFlag(MCAF_SubsectionsViaSymbols);
 505   }
 506 }
 507
 508 //===----------------------------------------------------------------------===//
 509 // Helper routines for EmitStartOfAsmFile() and EmitEndOfAsmFile()
 510 // FIXME:
 511 // The following seem like one-off assembler flags, but they actually need
 512 // to appear in the .ARM.attributes section in ELF.
 513 // Instead of subclassing the MCELFStreamer, we do the work here.
 514
 515 void ARMAsmPrinter::emitAttributes() {
 516
 517   emitARMAttributeSection();
 518
 519   AttributeEmitter *AttrEmitter;
 520   if (OutStreamer.hasRawTextSupport())
 521     AttrEmitter = new AsmAttributeEmitter(OutStreamer);
 522   else {
 523     MCObjectStreamer &O = static_cast<MCObjectStreamer&>(OutStreamer);
 524     AttrEmitter = new ObjectAttributeEmitter(O);
 525   }
 526
 527   AttrEmitter->MaybeSwitchVendor("aeabi");
 528
 529   std::string CPUString = Subtarget->getCPUString();
 530   if (OutStreamer.hasRawTextSupport()) {
 531     if (CPUString != "generic")
 532       OutStreamer.EmitRawText(StringRef("\t.cpu ") + CPUString);
 533   } else {
 534     assert(CPUString == "generic" && "Unsupported .cpu attribute for ELF/.o");
 535     // FIXME: Why these defaults?
 536     AttrEmitter->EmitAttribute(ARMBuildAttrs::CPU_arch, ARMBuildAttrs::v4T);
 537     AttrEmitter->EmitAttribute(ARMBuildAttrs::ARM_ISA_use, 1);
 538     AttrEmitter->EmitAttribute(ARMBuildAttrs::THUMB_ISA_use, 1);
 539   }
 540
 541   // FIXME: Emit FPU type
 542   if (Subtarget->hasVFP2())
 543     AttrEmitter->EmitAttribute(ARMBuildAttrs::VFP_arch, 2);
 544
 545   // Signal various FP modes.
 546   if (!UnsafeFPMath) {
 547     AttrEmitter->EmitAttribute(ARMBuildAttrs::ABI_FP_denormal, 1);
 548     AttrEmitter->EmitAttribute(ARMBuildAttrs::ABI_FP_exceptions, 1);
 549   }
 550
 551   if (NoInfsFPMath && NoNaNsFPMath)
 552     AttrEmitter->EmitAttribute(ARMBuildAttrs::ABI_FP_number_model, 1);
 553   else
 554     AttrEmitter->EmitAttribute(ARMBuildAttrs::ABI_FP_number_model, 3);
 555
 556   // 8-bytes alignment stuff.
 557   AttrEmitter->EmitAttribute(ARMBuildAttrs::ABI_align8_needed, 1);
 558   AttrEmitter->EmitAttribute(ARMBuildAttrs::ABI_align8_preserved, 1);
 559
 560   // Hard float.  Use both S and D registers and conform to AAPCS-VFP.
 561   if (Subtarget->isAAPCS_ABI() && FloatABIType == FloatABI::Hard) {
 562     AttrEmitter->EmitAttribute(ARMBuildAttrs::ABI_HardFP_use, 3);
 563     AttrEmitter->EmitAttribute(ARMBuildAttrs::ABI_VFP_args, 1);
 564   }
 565   // FIXME: Should we signal R9 usage?
 566
 567   AttrEmitter->EmitAttribute(ARMBuildAttrs::DIV_use, 1);
 568
 569   AttrEmitter->Finish();
 570   delete AttrEmitter;
 571 }
 572
 573 void ARMAsmPrinter::emitARMAttributeSection() {
 574   // <format-version>
 575   // [ <section-length> "vendor-name"
 576   // [ <file-tag> <size> <attribute>*
 577   //   | <section-tag> <size> <section-number>* 0 <attribute>*
 578   //   | <symbol-tag> <size> <symbol-number>* 0 <attribute>*
 579   //   ]+
 580   // ]*
 581
 582   if (OutStreamer.hasRawTextSupport())
 583     return;
 584
 585   const ARMElfTargetObjectFile &TLOFELF =
 586     static_cast<const ARMElfTargetObjectFile &>
 587     (getObjFileLowering());
 588
 589   OutStreamer.SwitchSection(TLOFELF.getAttributesSection());
 590
 591   // Format version
 592   OutStreamer.EmitIntValue(0x41, 1);
 593 }
 594
 595 //===----------------------------------------------------------------------===//
 596
 597 static MCSymbol *getPICLabel(const char *Prefix, unsigned FunctionNumber,
 598                              unsigned LabelId, MCContext &Ctx) {
 599
 600   MCSymbol *Label = Ctx.GetOrCreateSymbol(Twine(Prefix)
 601                        + "PC" + Twine(FunctionNumber) + "_" + Twine(LabelId));
 602   return Label;
 603 }
 604
 605 static MCSymbolRefExpr::VariantKind
 606 getModifierVariantKind(ARMCP::ARMCPModifier Modifier) {
 607   switch (Modifier) {
 608   default: llvm_unreachable("Unknown modifier!");
 609   case ARMCP::no_modifier: return MCSymbolRefExpr::VK_None;
 610   case ARMCP::TLSGD:       return MCSymbolRefExpr::VK_ARM_TLSGD;
 611   case ARMCP::TPOFF:       return MCSymbolRefExpr::VK_ARM_TPOFF;
 612   case ARMCP::GOTTPOFF:    return MCSymbolRefExpr::VK_ARM_GOTTPOFF;
 613   case ARMCP::GOT:         return MCSymbolRefExpr::VK_ARM_GOT;
 614   case ARMCP::GOTOFF:      return MCSymbolRefExpr::VK_ARM_GOTOFF;
 615   }
 616   return MCSymbolRefExpr::VK_None;
 617 }
 618
 619 void ARMAsmPrinter::
 620 EmitMachineConstantPoolValue(MachineConstantPoolValue *MCPV) {
 621   int Size = TM.getTargetData()->getTypeAllocSize(MCPV->getType());
 622
 623   ARMConstantPoolValue *ACPV = static_cast<ARMConstantPoolValue*>(MCPV);
 624
 625   MCSymbol *MCSym;
 626   if (ACPV->isLSDA()) {
 627     SmallString<128> Str;
 628     raw_svector_ostream OS(Str);
 629     OS << MAI->getPrivateGlobalPrefix() << "_LSDA_" << getFunctionNumber();
 630     MCSym = OutContext.GetOrCreateSymbol(OS.str());
 631   } else if (ACPV->isBlockAddress()) {
 632     MCSym = GetBlockAddressSymbol(ACPV->getBlockAddress());
 633   } else if (ACPV->isGlobalValue()) {
 634     const GlobalValue *GV = ACPV->getGV();
 635     bool isIndirect = Subtarget->isTargetDarwin() &&
 636       Subtarget->GVIsIndirectSymbol(GV, TM.getRelocationModel());
 637     if (!isIndirect)
 638       MCSym = Mang->getSymbol(GV);
 639     else {
 640       // FIXME: Remove this when Darwin transition to @GOT like syntax.
 641       MCSym = GetSymbolWithGlobalValueBase(GV, "$non_lazy_ptr");
 642
 643       MachineModuleInfoMachO &MMIMachO =
 644         MMI->getObjFileInfo<MachineModuleInfoMachO>();
 645       MachineModuleInfoImpl::StubValueTy &StubSym =
 646         GV->hasHiddenVisibility() ? MMIMachO.getHiddenGVStubEntry(MCSym) :
 647         MMIMachO.getGVStubEntry(MCSym);
 648       if (StubSym.getPointer() == 0)
 649         StubSym = MachineModuleInfoImpl::
 650           StubValueTy(Mang->getSymbol(GV), !GV->hasInternalLinkage());
 651     }
 652   } else {
 653     assert(ACPV->isExtSymbol() && "unrecognized constant pool value");
 654     MCSym = GetExternalSymbolSymbol(ACPV->getSymbol());
 655   }
 656
 657   // Create an MCSymbol for the reference.
 658   const MCExpr *Expr =
 659     MCSymbolRefExpr::Create(MCSym, getModifierVariantKind(ACPV->getModifier()),
 660                             OutContext);
 661
 662   if (ACPV->getPCAdjustment()) {
 663     MCSymbol *PCLabel = getPICLabel(MAI->getPrivateGlobalPrefix(),
 664                                     getFunctionNumber(),
 665                                     ACPV->getLabelId(),
 666                                     OutContext);
 667     const MCExpr *PCRelExpr = MCSymbolRefExpr::Create(PCLabel, OutContext);
 668     PCRelExpr =
 669       MCBinaryExpr::CreateAdd(PCRelExpr,
 670                               MCConstantExpr::Create(ACPV->getPCAdjustment(),
 671                                                      OutContext),
 672                               OutContext);
 673     if (ACPV->mustAddCurrentAddress()) {
 674       // We want "(<expr> - .)", but MC doesn't have a concept of the '.'
 675       // label, so just emit a local label end reference that instead.
 676       MCSymbol *DotSym = OutContext.CreateTempSymbol();
 677       OutStreamer.EmitLabel(DotSym);
 678       const MCExpr *DotExpr = MCSymbolRefExpr::Create(DotSym, OutContext);
 679       PCRelExpr = MCBinaryExpr::CreateSub(PCRelExpr, DotExpr, OutContext);
 680     }
 681     Expr = MCBinaryExpr::CreateSub(Expr, PCRelExpr, OutContext);
 682   }
 683   OutStreamer.EmitValue(Expr, Size);
 684 }
 685
 686 void ARMAsmPrinter::EmitJumpTable(const MachineInstr *MI) {
 687   unsigned Opcode = MI->getOpcode();
 688   int OpNum = 1;
 689   if (Opcode == ARM::BR_JTadd)
 690     OpNum = 2;
 691   else if (Opcode == ARM::BR_JTm)
 692     OpNum = 3;
 693
 694   const MachineOperand &MO1 = MI->getOperand(OpNum);
 695   const MachineOperand &MO2 = MI->getOperand(OpNum+1); // Unique Id
 696   unsigned JTI = MO1.getIndex();
 697
 698   // Emit a label for the jump table.
 699   MCSymbol *JTISymbol = GetARMJTIPICJumpTableLabel2(JTI, MO2.getImm());
 700   OutStreamer.EmitLabel(JTISymbol);
 701
 702   // Emit each entry of the table.
 703   const MachineJumpTableInfo *MJTI = MF->getJumpTableInfo();
 704   const std::vector<MachineJumpTableEntry> &JT = MJTI->getJumpTables();
 705   const std::vector<MachineBasicBlock*> &JTBBs = JT[JTI].MBBs;
 706
 707   for (unsigned i = 0, e = JTBBs.size(); i != e; ++i) {
 708     MachineBasicBlock *MBB = JTBBs[i];
 709     // Construct an MCExpr for the entry. We want a value of the form:
 710     // (BasicBlockAddr - TableBeginAddr)
 711     //
 712     // For example, a table with entries jumping to basic blocks BB0 and BB1
 713     // would look like:
 714     // LJTI_0_0:
 715     //    .word (LBB0 - LJTI_0_0)
 716     //    .word (LBB1 - LJTI_0_0)
 717     const MCExpr *Expr = MCSymbolRefExpr::Create(MBB->getSymbol(), OutContext);
 718
 719     if (TM.getRelocationModel() == Reloc::PIC_)
 720       Expr = MCBinaryExpr::CreateSub(Expr, MCSymbolRefExpr::Create(JTISymbol,
 721                                                                    OutContext),
 722                                      OutContext);
 723     OutStreamer.EmitValue(Expr, 4);
 724   }
 725 }
 726
 727 void ARMAsmPrinter::EmitJump2Table(const MachineInstr *MI) {
 728   unsigned Opcode = MI->getOpcode();
 729   int OpNum = (Opcode == ARM::t2BR_JT) ? 2 : 1;
 730   const MachineOperand &MO1 = MI->getOperand(OpNum);
 731   const MachineOperand &MO2 = MI->getOperand(OpNum+1); // Unique Id
 732   unsigned JTI = MO1.getIndex();
 733
 734   // Emit a label for the jump table.
 735   MCSymbol *JTISymbol = GetARMJTIPICJumpTableLabel2(JTI, MO2.getImm());
 736   OutStreamer.EmitLabel(JTISymbol);
 737
 738   // Emit each entry of the table.
 739   const MachineJumpTableInfo *MJTI = MF->getJumpTableInfo();
 740   const std::vector<MachineJumpTableEntry> &JT = MJTI->getJumpTables();
 741   const std::vector<MachineBasicBlock*> &JTBBs = JT[JTI].MBBs;
 742   unsigned OffsetWidth = 4;
 743   if (MI->getOpcode() == ARM::t2TBB_JT)
 744     OffsetWidth = 1;
 745   else if (MI->getOpcode() == ARM::t2TBH_JT)
 746     OffsetWidth = 2;
 747
 748   for (unsigned i = 0, e = JTBBs.size(); i != e; ++i) {
 749     MachineBasicBlock *MBB = JTBBs[i];
 750     const MCExpr *MBBSymbolExpr = MCSymbolRefExpr::Create(MBB->getSymbol(),
 751                                                       OutContext);
 752     // If this isn't a TBB or TBH, the entries are direct branch instructions.
 753     if (OffsetWidth == 4) {
 754       MCInst BrInst;
 755       BrInst.setOpcode(ARM::t2B);
 756       BrInst.addOperand(MCOperand::CreateExpr(MBBSymbolExpr));
 757       OutStreamer.EmitInstruction(BrInst);
 758       continue;
 759     }
 760     // Otherwise it's an offset from the dispatch instruction. Construct an
 761     // MCExpr for the entry. We want a value of the form:
 762     // (BasicBlockAddr - TableBeginAddr) / 2
 763     //
 764     // For example, a TBB table with entries jumping to basic blocks BB0 and BB1
 765     // would look like:
 766     // LJTI_0_0:
 767     //    .byte (LBB0 - LJTI_0_0) / 2
 768     //    .byte (LBB1 - LJTI_0_0) / 2
 769     const MCExpr *Expr =
 770       MCBinaryExpr::CreateSub(MBBSymbolExpr,
 771                               MCSymbolRefExpr::Create(JTISymbol, OutContext),
 772                               OutContext);
 773     Expr = MCBinaryExpr::CreateDiv(Expr, MCConstantExpr::Create(2, OutContext),
 774                                    OutContext);
 775     OutStreamer.EmitValue(Expr, OffsetWidth);
 776   }
 777 }
 778
 779 void ARMAsmPrinter::PrintDebugValueComment(const MachineInstr *MI,
 780                                            raw_ostream &OS) {
 781   unsigned NOps = MI->getNumOperands();
 782   assert(NOps==4);
 783   OS << '\t' << MAI->getCommentString() << "DEBUG_VALUE: ";
 784   // cast away const; DIetc do not take const operands for some reason.
 785   DIVariable V(const_cast<MDNode *>(MI->getOperand(NOps-1).getMetadata()));
 786   OS << V.getName();
 787   OS << " <- ";
 788   // Frame address.  Currently handles register +- offset only.
 789   assert(MI->getOperand(0).isReg() && MI->getOperand(1).isImm());
 790   OS << '['; printOperand(MI, 0, OS); OS << '+'; printOperand(MI, 1, OS);
 791   OS << ']';
 792   OS << "+";
 793   printOperand(MI, NOps-2, OS);
 794 }
 795
 796 void ARMAsmPrinter::EmitInstruction(const MachineInstr *MI) {
 797   switch (MI->getOpcode()) {
 798   default: break;
 799   case ARM::t2MOVi32imm: assert(0 && "Should be lowered by thumb2it pass");
 800   case ARM::DBG_VALUE: {
 801     if (isVerbose() && OutStreamer.hasRawTextSupport()) {
 802       SmallString<128> TmpStr;
 803       raw_svector_ostream OS(TmpStr);
 804       PrintDebugValueComment(MI, OS);
 805       OutStreamer.EmitRawText(StringRef(OS.str()));
 806     }
 807     return;
 808   }
 809   case ARM::BXr9_CALL:
 810   case ARM::BX_CALL: {
 811     {
 812       MCInst TmpInst;
 813       TmpInst.setOpcode(ARM::MOVr);
 814       TmpInst.addOperand(MCOperand::CreateReg(ARM::LR));
 815       TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
 816       // Add predicate operands.
 817       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
 818       TmpInst.addOperand(MCOperand::CreateReg(0));
 819       // Add 's' bit operand (always reg0 for this)
 820       TmpInst.addOperand(MCOperand::CreateReg(0));
 821       OutStreamer.EmitInstruction(TmpInst);
 822     }
 823     {
 824       MCInst TmpInst;
 825       TmpInst.setOpcode(ARM::BX);
 826       TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
 827       OutStreamer.EmitInstruction(TmpInst);
 828     }
 829     return;
 830   }
 831   case ARM::BMOVPCRXr9_CALL:
 832   case ARM::BMOVPCRX_CALL: {
 833     {
 834       MCInst TmpInst;
 835       TmpInst.setOpcode(ARM::MOVr);
 836       TmpInst.addOperand(MCOperand::CreateReg(ARM::LR));
 837       TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
 838       // Add predicate operands.
 839       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
 840       TmpInst.addOperand(MCOperand::CreateReg(0));
 841       // Add 's' bit operand (always reg0 for this)
 842       TmpInst.addOperand(MCOperand::CreateReg(0));
 843       OutStreamer.EmitInstruction(TmpInst);
 844     }
 845     {
 846       MCInst TmpInst;
 847       TmpInst.setOpcode(ARM::MOVr);
 848       TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
 849       TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
 850       // Add predicate operands.
 851       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
 852       TmpInst.addOperand(MCOperand::CreateReg(0));
 853       // Add 's' bit operand (always reg0 for this)
 854       TmpInst.addOperand(MCOperand::CreateReg(0));
 855       OutStreamer.EmitInstruction(TmpInst);
 856     }
 857     return;
 858   }
 859   case ARM::tPICADD: {
 860     // This is a pseudo op for a label + instruction sequence, which looks like:
 861     // LPC0:
 862     //     add r0, pc
 863     // This adds the address of LPC0 to r0.
 864
 865     // Emit the label.
 866     OutStreamer.EmitLabel(getPICLabel(MAI->getPrivateGlobalPrefix(),
 867                           getFunctionNumber(), MI->getOperand(2).getImm(),
 868                           OutContext));
 869
 870     // Form and emit the add.
 871     MCInst AddInst;
 872     AddInst.setOpcode(ARM::tADDhirr);
 873     AddInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
 874     AddInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
 875     AddInst.addOperand(MCOperand::CreateReg(ARM::PC));
 876     // Add predicate operands.
 877     AddInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
 878     AddInst.addOperand(MCOperand::CreateReg(0));
 879     OutStreamer.EmitInstruction(AddInst);
 880     return;
 881   }
 882   case ARM::PICADD: {
 883     // This is a pseudo op for a label + instruction sequence, which looks like:
 884     // LPC0:
 885     //     add r0, pc, r0
 886     // This adds the address of LPC0 to r0.
 887
 888     // Emit the label.
 889     OutStreamer.EmitLabel(getPICLabel(MAI->getPrivateGlobalPrefix(),
 890                           getFunctionNumber(), MI->getOperand(2).getImm(),
 891                           OutContext));
 892
 893     // Form and emit the add.
 894     MCInst AddInst;
 895     AddInst.setOpcode(ARM::ADDrr);
 896     AddInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
 897     AddInst.addOperand(MCOperand::CreateReg(ARM::PC));
 898     AddInst.addOperand(MCOperand::CreateReg(MI->getOperand(1).getReg()));
 899     // Add predicate operands.
 900     AddInst.addOperand(MCOperand::CreateImm(MI->getOperand(3).getImm()));
 901     AddInst.addOperand(MCOperand::CreateReg(MI->getOperand(4).getReg()));
 902     // Add 's' bit operand (always reg0 for this)
 903     AddInst.addOperand(MCOperand::CreateReg(0));
 904     OutStreamer.EmitInstruction(AddInst);
 905     return;
 906   }
 907   case ARM::PICSTR:
 908   case ARM::PICSTRB:
 909   case ARM::PICSTRH:
 910   case ARM::PICLDR:
 911   case ARM::PICLDRB:
 912   case ARM::PICLDRH:
 913   case ARM::PICLDRSB:
 914   case ARM::PICLDRSH: {
 915     // This is a pseudo op for a label + instruction sequence, which looks like:
 916     // LPC0:
 917     //     OP r0, [pc, r0]
 918     // The LCP0 label is referenced by a constant pool entry in order to get
 919     // a PC-relative address at the ldr instruction.
 920
 921     // Emit the label.
 922     OutStreamer.EmitLabel(getPICLabel(MAI->getPrivateGlobalPrefix(),
 923                           getFunctionNumber(), MI->getOperand(2).getImm(),
 924                           OutContext));
 925
 926     // Form and emit the load
 927     unsigned Opcode;
 928     switch (MI->getOpcode()) {
 929     default:
 930       llvm_unreachable("Unexpected opcode!");
 931     case ARM::PICSTR:   Opcode = ARM::STRrs; break;
 932     case ARM::PICSTRB:  Opcode = ARM::STRBrs; break;
 933     case ARM::PICSTRH:  Opcode = ARM::STRH; break;
 934     case ARM::PICLDR:   Opcode = ARM::LDRrs; break;
 935     case ARM::PICLDRB:  Opcode = ARM::LDRBrs; break;
 936     case ARM::PICLDRH:  Opcode = ARM::LDRH; break;
 937     case ARM::PICLDRSB: Opcode = ARM::LDRSB; break;
 938     case ARM::PICLDRSH: Opcode = ARM::LDRSH; break;
 939     }
 940     MCInst LdStInst;
 941     LdStInst.setOpcode(Opcode);
 942     LdStInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
 943     LdStInst.addOperand(MCOperand::CreateReg(ARM::PC));
 944     LdStInst.addOperand(MCOperand::CreateReg(MI->getOperand(1).getReg()));
 945     LdStInst.addOperand(MCOperand::CreateImm(0));
 946     // Add predicate operands.
 947     LdStInst.addOperand(MCOperand::CreateImm(MI->getOperand(3).getImm()));
 948     LdStInst.addOperand(MCOperand::CreateReg(MI->getOperand(4).getReg()));
 949     OutStreamer.EmitInstruction(LdStInst);
 950
 951     return;
 952   }
 953   case ARM::CONSTPOOL_ENTRY: {
 954     /// CONSTPOOL_ENTRY - This instruction represents a floating constant pool
 955     /// in the function.  The first operand is the ID# for this instruction, the
 956     /// second is the index into the MachineConstantPool that this is, the third
 957     /// is the size in bytes of this constant pool entry.
 958     unsigned LabelId = (unsigned)MI->getOperand(0).getImm();
 959     unsigned CPIdx   = (unsigned)MI->getOperand(1).getIndex();
 960
 961     EmitAlignment(2);
 962     OutStreamer.EmitLabel(GetCPISymbol(LabelId));
 963
 964     const MachineConstantPoolEntry &MCPE = MCP->getConstants()[CPIdx];
 965     if (MCPE.isMachineConstantPoolEntry())
 966       EmitMachineConstantPoolValue(MCPE.Val.MachineCPVal);
 967     else
 968       EmitGlobalConstant(MCPE.Val.ConstVal);
 969
 970     return;
 971   }
 972   case ARM::t2BR_JT: {
 973     // Lower and emit the instruction itself, then the jump table following it.
 974     MCInst TmpInst;
 975     TmpInst.setOpcode(ARM::tMOVgpr2gpr);
 976     TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
 977     TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
 978     // Add predicate operands.
 979     TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
 980     TmpInst.addOperand(MCOperand::CreateReg(0));
 981     OutStreamer.EmitInstruction(TmpInst);
 982     // Output the data for the jump table itself
 983     EmitJump2Table(MI);
 984     return;
 985   }
 986   case ARM::t2TBB_JT: {
 987     // Lower and emit the instruction itself, then the jump table following it.
 988     MCInst TmpInst;
 989
 990     TmpInst.setOpcode(ARM::t2TBB);
 991     TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
 992     TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
 993     // Add predicate operands.
 994     TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
 995     TmpInst.addOperand(MCOperand::CreateReg(0));
 996     OutStreamer.EmitInstruction(TmpInst);
 997     // Output the data for the jump table itself
 998     EmitJump2Table(MI);
 999     // Make sure the next instruction is 2-byte aligned.
1000     EmitAlignment(1);
1001     return;
1002   }
1003   case ARM::t2TBH_JT: {
1004     // Lower and emit the instruction itself, then the jump table following it.
1005     MCInst TmpInst;
1006
1007     TmpInst.setOpcode(ARM::t2TBH);
1008     TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
1009     TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
1010     // Add predicate operands.
1011     TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1012     TmpInst.addOperand(MCOperand::CreateReg(0));
1013     OutStreamer.EmitInstruction(TmpInst);
1014     // Output the data for the jump table itself
1015     EmitJump2Table(MI);
1016     return;
1017   }
1018   case ARM::tBR_JTr:
1019   case ARM::BR_JTr: {
1020     // Lower and emit the instruction itself, then the jump table following it.
1021     // mov pc, target
1022     MCInst TmpInst;
1023     unsigned Opc = MI->getOpcode() == ARM::BR_JTr ?
1024       ARM::MOVr : ARM::tMOVgpr2gpr;
1025     TmpInst.setOpcode(Opc);
1026     TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
1027     TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
1028     // Add predicate operands.
1029     TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1030     TmpInst.addOperand(MCOperand::CreateReg(0));
1031     // Add 's' bit operand (always reg0 for this)
1032     if (Opc == ARM::MOVr)
1033       TmpInst.addOperand(MCOperand::CreateReg(0));
1034     OutStreamer.EmitInstruction(TmpInst);
1035
1036     // Make sure the Thumb jump table is 4-byte aligned.
1037     if (Opc == ARM::tMOVr)
1038       EmitAlignment(2);
1039
1040     // Output the data for the jump table itself
1041     EmitJumpTable(MI);
1042     return;
1043   }
1044   case ARM::BR_JTm: {
1045     // Lower and emit the instruction itself, then the jump table following it.
1046     // ldr pc, target
1047     MCInst TmpInst;
1048     if (MI->getOperand(1).getReg() == 0) {
1049       // literal offset
1050       TmpInst.setOpcode(ARM::LDRi12);
1051       TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
1052       TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
1053       TmpInst.addOperand(MCOperand::CreateImm(MI->getOperand(2).getImm()));
1054     } else {
1055       TmpInst.setOpcode(ARM::LDRrs);
1056       TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
1057       TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
1058       TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(1).getReg()));
1059       TmpInst.addOperand(MCOperand::CreateImm(0));
1060     }
1061     // Add predicate operands.
1062     TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1063     TmpInst.addOperand(MCOperand::CreateReg(0));
1064     OutStreamer.EmitInstruction(TmpInst);
1065
1066     // Output the data for the jump table itself
1067     EmitJumpTable(MI);
1068     return;
1069   }
1070   case ARM::BR_JTadd: {
1071     // Lower and emit the instruction itself, then the jump table following it.
1072     // add pc, target, idx
1073     MCInst TmpInst;
1074     TmpInst.setOpcode(ARM::ADDrr);
1075     TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
1076     TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(0).getReg()));
1077     TmpInst.addOperand(MCOperand::CreateReg(MI->getOperand(1).getReg()));
1078     // Add predicate operands.
1079     TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1080     TmpInst.addOperand(MCOperand::CreateReg(0));
1081     // Add 's' bit operand (always reg0 for this)
1082     TmpInst.addOperand(MCOperand::CreateReg(0));
1083     OutStreamer.EmitInstruction(TmpInst);
1084
1085     // Output the data for the jump table itself
1086     EmitJumpTable(MI);
1087     return;
1088   }
1089   case ARM::TRAP: {
1090     // Non-Darwin binutils don't yet support the "trap" mnemonic.
1091     // FIXME: Remove this special case when they do.
1092     if (!Subtarget->isTargetDarwin()) {
1093       //.long 0xe7ffdefe @ trap
1094       uint32_t Val = 0xe7ffdefeUL;
1095       OutStreamer.AddComment("trap");
1096       OutStreamer.EmitIntValue(Val, 4);
1097       return;
1098     }
1099     break;
1100   }
1101   case ARM::tTRAP: {
1102     // Non-Darwin binutils don't yet support the "trap" mnemonic.
1103     // FIXME: Remove this special case when they do.
1104     if (!Subtarget->isTargetDarwin()) {
1105       //.short 57086 @ trap
1106       uint16_t Val = 0xdefe;
1107       OutStreamer.AddComment("trap");
1108       OutStreamer.EmitIntValue(Val, 2);
1109       return;
1110     }
1111     break;
1112   }
1113   case ARM::t2Int_eh_sjlj_setjmp:
1114   case ARM::t2Int_eh_sjlj_setjmp_nofp:
1115   case ARM::tInt_eh_sjlj_setjmp: {
1116     // Two incoming args: GPR:$src, GPR:$val
1117     // mov $val, pc
1118     // adds $val, #7
1119     // str $val, [$src, #4]
1120     // movs r0, #0
1121     // b 1f
1122     // movs r0, #1
1123     // 1:
1124     unsigned SrcReg = MI->getOperand(0).getReg();
1125     unsigned ValReg = MI->getOperand(1).getReg();
1126     MCSymbol *Label = GetARMSJLJEHLabel();
1127     {
1128       MCInst TmpInst;
1129       TmpInst.setOpcode(ARM::tMOVgpr2tgpr);
1130       TmpInst.addOperand(MCOperand::CreateReg(ValReg));
1131       TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
1132       // 's' bit operand
1133       TmpInst.addOperand(MCOperand::CreateReg(ARM::CPSR));
1134       OutStreamer.AddComment("eh_setjmp begin");
1135       OutStreamer.EmitInstruction(TmpInst);
1136     }
1137     {
1138       MCInst TmpInst;
1139       TmpInst.setOpcode(ARM::tADDi3);
1140       TmpInst.addOperand(MCOperand::CreateReg(ValReg));
1141       // 's' bit operand
1142       TmpInst.addOperand(MCOperand::CreateReg(ARM::CPSR));
1143       TmpInst.addOperand(MCOperand::CreateReg(ValReg));
1144       TmpInst.addOperand(MCOperand::CreateImm(7));
1145       // Predicate.
1146       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1147       TmpInst.addOperand(MCOperand::CreateReg(0));
1148       OutStreamer.EmitInstruction(TmpInst);
1149     }
1150     {
1151       MCInst TmpInst;
1152       TmpInst.setOpcode(ARM::tSTR);
1153       TmpInst.addOperand(MCOperand::CreateReg(ValReg));
1154       TmpInst.addOperand(MCOperand::CreateReg(SrcReg));
1155       // The offset immediate is #4. The operand value is scaled by 4 for the
1156       // tSTR instruction.
1157       TmpInst.addOperand(MCOperand::CreateImm(1));
1158       TmpInst.addOperand(MCOperand::CreateReg(0));
1159       // Predicate.
1160       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1161       TmpInst.addOperand(MCOperand::CreateReg(0));
1162       OutStreamer.EmitInstruction(TmpInst);
1163     }
1164     {
1165       MCInst TmpInst;
1166       TmpInst.setOpcode(ARM::tMOVi8);
1167       TmpInst.addOperand(MCOperand::CreateReg(ARM::R0));
1168       TmpInst.addOperand(MCOperand::CreateReg(ARM::CPSR));
1169       TmpInst.addOperand(MCOperand::CreateImm(0));
1170       // Predicate.
1171       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1172       TmpInst.addOperand(MCOperand::CreateReg(0));
1173       OutStreamer.EmitInstruction(TmpInst);
1174     }
1175     {
1176       const MCExpr *SymbolExpr = MCSymbolRefExpr::Create(Label, OutContext);
1177       MCInst TmpInst;
1178       TmpInst.setOpcode(ARM::tB);
1179       TmpInst.addOperand(MCOperand::CreateExpr(SymbolExpr));
1180       OutStreamer.EmitInstruction(TmpInst);
1181     }
1182     {
1183       MCInst TmpInst;
1184       TmpInst.setOpcode(ARM::tMOVi8);
1185       TmpInst.addOperand(MCOperand::CreateReg(ARM::R0));
1186       TmpInst.addOperand(MCOperand::CreateReg(ARM::CPSR));
1187       TmpInst.addOperand(MCOperand::CreateImm(1));
1188       // Predicate.
1189       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1190       TmpInst.addOperand(MCOperand::CreateReg(0));
1191       OutStreamer.AddComment("eh_setjmp end");
1192       OutStreamer.EmitInstruction(TmpInst);
1193     }
1194     OutStreamer.EmitLabel(Label);
1195     return;
1196   }
1197
1198   case ARM::Int_eh_sjlj_setjmp_nofp:
1199   case ARM::Int_eh_sjlj_setjmp: {
1200     // Two incoming args: GPR:$src, GPR:$val
1201     // add $val, pc, #8
1202     // str $val, [$src, #+4]
1203     // mov r0, #0
1204     // add pc, pc, #0
1205     // mov r0, #1
1206     unsigned SrcReg = MI->getOperand(0).getReg();
1207     unsigned ValReg = MI->getOperand(1).getReg();
1208
1209     {
1210       MCInst TmpInst;
1211       TmpInst.setOpcode(ARM::ADDri);
1212       TmpInst.addOperand(MCOperand::CreateReg(ValReg));
1213       TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
1214       TmpInst.addOperand(MCOperand::CreateImm(8));
1215       // Predicate.
1216       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1217       TmpInst.addOperand(MCOperand::CreateReg(0));
1218       // 's' bit operand (always reg0 for this).
1219       TmpInst.addOperand(MCOperand::CreateReg(0));
1220       OutStreamer.AddComment("eh_setjmp begin");
1221       OutStreamer.EmitInstruction(TmpInst);
1222     }
1223     {
1224       MCInst TmpInst;
1225       TmpInst.setOpcode(ARM::STRi12);
1226       TmpInst.addOperand(MCOperand::CreateReg(ValReg));
1227       TmpInst.addOperand(MCOperand::CreateReg(SrcReg));
1228       TmpInst.addOperand(MCOperand::CreateImm(4));
1229       // Predicate.
1230       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1231       TmpInst.addOperand(MCOperand::CreateReg(0));
1232       OutStreamer.EmitInstruction(TmpInst);
1233     }
1234     {
1235       MCInst TmpInst;
1236       TmpInst.setOpcode(ARM::MOVi);
1237       TmpInst.addOperand(MCOperand::CreateReg(ARM::R0));
1238       TmpInst.addOperand(MCOperand::CreateImm(0));
1239       // Predicate.
1240       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1241       TmpInst.addOperand(MCOperand::CreateReg(0));
1242       // 's' bit operand (always reg0 for this).
1243       TmpInst.addOperand(MCOperand::CreateReg(0));
1244       OutStreamer.EmitInstruction(TmpInst);
1245     }
1246     {
1247       MCInst TmpInst;
1248       TmpInst.setOpcode(ARM::ADDri);
1249       TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
1250       TmpInst.addOperand(MCOperand::CreateReg(ARM::PC));
1251       TmpInst.addOperand(MCOperand::CreateImm(0));
1252       // Predicate.
1253       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1254       TmpInst.addOperand(MCOperand::CreateReg(0));
1255       // 's' bit operand (always reg0 for this).
1256       TmpInst.addOperand(MCOperand::CreateReg(0));
1257       OutStreamer.EmitInstruction(TmpInst);
1258     }
1259     {
1260       MCInst TmpInst;
1261       TmpInst.setOpcode(ARM::MOVi);
1262       TmpInst.addOperand(MCOperand::CreateReg(ARM::R0));
1263       TmpInst.addOperand(MCOperand::CreateImm(1));
1264       // Predicate.
1265       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1266       TmpInst.addOperand(MCOperand::CreateReg(0));
1267       // 's' bit operand (always reg0 for this).
1268       TmpInst.addOperand(MCOperand::CreateReg(0));
1269       OutStreamer.AddComment("eh_setjmp end");
1270       OutStreamer.EmitInstruction(TmpInst);
1271     }
1272     return;
1273   }
1274   case ARM::Int_eh_sjlj_longjmp: {
1275     // ldr sp, [$src, #8]
1276     // ldr $scratch, [$src, #4]
1277     // ldr r7, [$src]
1278     // bx $scratch
1279     unsigned SrcReg = MI->getOperand(0).getReg();
1280     unsigned ScratchReg = MI->getOperand(1).getReg();
1281     {
1282       MCInst TmpInst;
1283       TmpInst.setOpcode(ARM::LDRi12);
1284       TmpInst.addOperand(MCOperand::CreateReg(ARM::SP));
1285       TmpInst.addOperand(MCOperand::CreateReg(SrcReg));
1286       TmpInst.addOperand(MCOperand::CreateImm(8));
1287       // Predicate.
1288       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1289       TmpInst.addOperand(MCOperand::CreateReg(0));
1290       OutStreamer.EmitInstruction(TmpInst);
1291     }
1292     {
1293       MCInst TmpInst;
1294       TmpInst.setOpcode(ARM::LDRi12);
1295       TmpInst.addOperand(MCOperand::CreateReg(ScratchReg));
1296       TmpInst.addOperand(MCOperand::CreateReg(SrcReg));
1297       TmpInst.addOperand(MCOperand::CreateImm(4));
1298       // Predicate.
1299       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1300       TmpInst.addOperand(MCOperand::CreateReg(0));
1301       OutStreamer.EmitInstruction(TmpInst);
1302     }
1303     {
1304       MCInst TmpInst;
1305       TmpInst.setOpcode(ARM::LDRi12);
1306       TmpInst.addOperand(MCOperand::CreateReg(ARM::R7));
1307       TmpInst.addOperand(MCOperand::CreateReg(SrcReg));
1308       TmpInst.addOperand(MCOperand::CreateImm(0));
1309       // Predicate.
1310       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1311       TmpInst.addOperand(MCOperand::CreateReg(0));
1312       OutStreamer.EmitInstruction(TmpInst);
1313     }
1314     {
1315       MCInst TmpInst;
1316       TmpInst.setOpcode(ARM::BX);
1317       TmpInst.addOperand(MCOperand::CreateReg(ScratchReg));
1318       // Predicate.
1319       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1320       TmpInst.addOperand(MCOperand::CreateReg(0));
1321       OutStreamer.EmitInstruction(TmpInst);
1322     }
1323     return;
1324   }
1325   case ARM::tInt_eh_sjlj_longjmp: {
1326     // ldr $scratch, [$src, #8]
1327     // mov sp, $scratch
1328     // ldr $scratch, [$src, #4]
1329     // ldr r7, [$src]
1330     // bx $scratch
1331     unsigned SrcReg = MI->getOperand(0).getReg();
1332     unsigned ScratchReg = MI->getOperand(1).getReg();
1333     {
1334       MCInst TmpInst;
1335       TmpInst.setOpcode(ARM::tLDR);
1336       TmpInst.addOperand(MCOperand::CreateReg(ScratchReg));
1337       TmpInst.addOperand(MCOperand::CreateReg(SrcReg));
1338       // The offset immediate is #8. The operand value is scaled by 4 for the
1339       // tSTR instruction.
1340       TmpInst.addOperand(MCOperand::CreateImm(2));
1341       TmpInst.addOperand(MCOperand::CreateReg(0));
1342       // Predicate.
1343       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1344       TmpInst.addOperand(MCOperand::CreateReg(0));
1345       OutStreamer.EmitInstruction(TmpInst);
1346     }
1347     {
1348       MCInst TmpInst;
1349       TmpInst.setOpcode(ARM::tMOVtgpr2gpr);
1350       TmpInst.addOperand(MCOperand::CreateReg(ARM::SP));
1351       TmpInst.addOperand(MCOperand::CreateReg(ScratchReg));
1352       // Predicate.
1353       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1354       TmpInst.addOperand(MCOperand::CreateReg(0));
1355       OutStreamer.EmitInstruction(TmpInst);
1356     }
1357     {
1358       MCInst TmpInst;
1359       TmpInst.setOpcode(ARM::tLDR);
1360       TmpInst.addOperand(MCOperand::CreateReg(ScratchReg));
1361       TmpInst.addOperand(MCOperand::CreateReg(SrcReg));
1362       TmpInst.addOperand(MCOperand::CreateImm(1));
1363       TmpInst.addOperand(MCOperand::CreateReg(0));
1364       // Predicate.
1365       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1366       TmpInst.addOperand(MCOperand::CreateReg(0));
1367       OutStreamer.EmitInstruction(TmpInst);
1368     }
1369     {
1370       MCInst TmpInst;
1371       TmpInst.setOpcode(ARM::tLDR);
1372       TmpInst.addOperand(MCOperand::CreateReg(ARM::R7));
1373       TmpInst.addOperand(MCOperand::CreateReg(SrcReg));
1374       TmpInst.addOperand(MCOperand::CreateImm(0));
1375       TmpInst.addOperand(MCOperand::CreateReg(0));
1376       // Predicate.
1377       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1378       TmpInst.addOperand(MCOperand::CreateReg(0));
1379       OutStreamer.EmitInstruction(TmpInst);
1380     }
1381     {
1382       MCInst TmpInst;
1383       TmpInst.setOpcode(ARM::tBX_RET_vararg);
1384       TmpInst.addOperand(MCOperand::CreateReg(ScratchReg));
1385       // Predicate.
1386       TmpInst.addOperand(MCOperand::CreateImm(ARMCC::AL));
1387       TmpInst.addOperand(MCOperand::CreateReg(0));
1388       OutStreamer.EmitInstruction(TmpInst);
1389     }
1390     return;
1391   }
1392   }
1393
1394   MCInst TmpInst;
1395   LowerARMMachineInstrToMCInst(MI, TmpInst, *this);
1396   OutStreamer.EmitInstruction(TmpInst);
1397 }
1398
1399 //===----------------------------------------------------------------------===//
1400 // Target Registry Stuff
1401 //===----------------------------------------------------------------------===//
1402
1403 static MCInstPrinter *createARMMCInstPrinter(const Target &T,
1404                                              unsigned SyntaxVariant,
1405                                              const MCAsmInfo &MAI) {
1406   if (SyntaxVariant == 0)
1407     return new ARMInstPrinter(MAI);
1408   return 0;
1409 }
1410
1411 // Force static initialization.
1412 extern "C" void LLVMInitializeARMAsmPrinter() {
1413   RegisterAsmPrinter<ARMAsmPrinter> X(TheARMTarget);
1414   RegisterAsmPrinter<ARMAsmPrinter> Y(TheThumbTarget);
1415
1416   TargetRegistry::RegisterMCInstPrinter(TheARMTarget, createARMMCInstPrinter);
1417   TargetRegistry::RegisterMCInstPrinter(TheThumbTarget, createARMMCInstPrinter);
1418 }
1419