lib/Target/ARM/ARMAsmBackend.cpp

   1 //===-- ARMAsmBackend.cpp - ARM Assembler Backend -------------------------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9
  10 #include "ARM.h"
  11 #include "ARMAddressingModes.h"
  12 #include "ARMFixupKinds.h"
  13 #include "llvm/ADT/Twine.h"
  14 #include "llvm/MC/MCAssembler.h"
  15 #include "llvm/MC/MCDirectives.h"
  16 #include "llvm/MC/MCExpr.h"
  17 #include "llvm/MC/MCObjectFormat.h"
  18 #include "llvm/MC/MCObjectWriter.h"
  19 #include "llvm/MC/MCSectionELF.h"
  20 #include "llvm/MC/MCSectionMachO.h"
  21 #include "llvm/Object/MachOFormat.h"
  22 #include "llvm/Support/ELF.h"
  23 #include "llvm/Support/ErrorHandling.h"
  24 #include "llvm/Support/raw_ostream.h"
  25 #include "llvm/Target/TargetAsmBackend.h"
  26 #include "llvm/Target/TargetRegistry.h"
  27 using namespace llvm;
  28
  29 namespace {
  30 class ARMAsmBackend : public TargetAsmBackend {
  31   bool isThumbMode;  // Currently emitting Thumb code.
  32 public:
  33   ARMAsmBackend(const Target &T) : TargetAsmBackend(), isThumbMode(false) {}
  34
  35   bool MayNeedRelaxation(const MCInst &Inst) const;
  36
  37   void RelaxInstruction(const MCInst &Inst, MCInst &Res) const;
  38
  39   bool WriteNopData(uint64_t Count, MCObjectWriter *OW) const;
  40
  41   void HandleAssemblerFlag(MCAssemblerFlag Flag) {
  42     switch (Flag) {
  43     default: break;
  44     case MCAF_Code16:
  45       setIsThumb(true);
  46       break;
  47     case MCAF_Code32:
  48       setIsThumb(false);
  49       break;
  50     }
  51   }
  52
  53   unsigned getPointerSize() const { return 4; }
  54   bool isThumb() const { return isThumbMode; }
  55   void setIsThumb(bool it) { isThumbMode = it; }
  56 };
  57 } // end anonymous namespace
  58
  59 bool ARMAsmBackend::MayNeedRelaxation(const MCInst &Inst) const {
  60   // FIXME: Thumb targets, different move constant targets..
  61   return false;
  62 }
  63
  64 void ARMAsmBackend::RelaxInstruction(const MCInst &Inst, MCInst &Res) const {
  65   assert(0 && "ARMAsmBackend::RelaxInstruction() unimplemented");
  66   return;
  67 }
  68
  69 bool ARMAsmBackend::WriteNopData(uint64_t Count, MCObjectWriter *OW) const {
  70   if (isThumb()) {
  71     assert (((Count & 1) == 0) && "Unaligned Nop data fragment!");
  72     // FIXME: 0xbf00 is the ARMv7 value. For v6 and before, we'll need to
  73     // use 0x46c0 (which is a 'mov r8, r8' insn).
  74     Count /= 2;
  75     for (uint64_t i = 0; i != Count; ++i)
  76       OW->Write16(0xbf00);
  77     return true;
  78   }
  79   // ARM mode
  80   Count /= 4;
  81   for (uint64_t i = 0; i != Count; ++i)
  82     OW->Write32(0xe1a00000);
  83   return true;
  84 }
  85
  86 static unsigned adjustFixupValue(unsigned Kind, uint64_t Value) {
  87   switch (Kind) {
  88   default:
  89     llvm_unreachable("Unknown fixup kind!");
  90   case FK_Data_4:
  91     return Value;
  92   case ARM::fixup_arm_movt_hi16:
  93   case ARM::fixup_arm_movw_lo16: {
  94     unsigned Hi4 = (Value & 0xF000) >> 12;
  95     unsigned Lo12 = Value & 0x0FFF;
  96     // inst{19-16} = Hi4;
  97     // inst{11-0} = Lo12;
  98     Value = (Hi4 << 16) | (Lo12);
  99     return Value;
 100   }
 101   case ARM::fixup_arm_ldst_pcrel_12:
 102     // ARM PC-relative values are offset by 8.
 103     Value -= 4;
 104     // FALLTHROUGH
 105   case ARM::fixup_t2_ldst_pcrel_12: {
 106     // Offset by 4, adjusted by two due to the half-word ordering of thumb.
 107     Value -= 4;
 108     bool isAdd = true;
 109     if ((int64_t)Value < 0) {
 110       Value = -Value;
 111       isAdd = false;
 112     }
 113     assert ((Value < 4096) && "Out of range pc-relative fixup value!");
 114     Value |= isAdd << 23;
 115
 116     // Same addressing mode as fixup_arm_pcrel_10,
 117     // but with 16-bit halfwords swapped.
 118     if (Kind == ARM::fixup_t2_ldst_pcrel_12) {
 119       uint64_t swapped = (Value & 0xFFFF0000) >> 16;
 120       swapped |= (Value & 0x0000FFFF) << 16;
 121       return swapped;
 122     }
 123
 124     return Value;
 125   }
 126   case ARM::fixup_thumb_adr_pcrel_10:
 127     return ((Value - 4) >> 2) & 0xff;
 128   case ARM::fixup_arm_adr_pcrel_12: {
 129     // ARM PC-relative values are offset by 8.
 130     Value -= 8;
 131     unsigned opc = 4; // bits {24-21}. Default to add: 0b0100
 132     if ((int64_t)Value < 0) {
 133       Value = -Value;
 134       opc = 2; // 0b0010
 135     }
 136     assert(ARM_AM::getSOImmVal(Value) != -1 &&
 137            "Out of range pc-relative fixup value!");
 138     // Encode the immediate and shift the opcode into place.
 139     return ARM_AM::getSOImmVal(Value) | (opc << 21);
 140   }
 141
 142   case ARM::fixup_t2_adr_pcrel_12: {
 143     Value -= 4;
 144     unsigned opc = 0;
 145     if ((int64_t)Value < 0) {
 146       Value = -Value;
 147       opc = 5;
 148     }
 149
 150     uint32_t out = (opc << 21);
 151     out |= (Value & 0x800) << 14;
 152     out |= (Value & 0x700) << 4;
 153     out |= (Value & 0x0FF);
 154
 155     uint64_t swapped = (out & 0xFFFF0000) >> 16;
 156     swapped |= (out & 0x0000FFFF) << 16;
 157     return swapped;
 158   }
 159
 160   case ARM::fixup_arm_branch:
 161     // These values don't encode the low two bits since they're always zero.
 162     // Offset by 8 just as above.
 163     return 0xffffff & ((Value - 8) >> 2);
 164   case ARM::fixup_t2_uncondbranch: {
 165     Value = Value - 4;
 166     Value >>= 1; // Low bit is not encoded.
 167
 168     uint32_t out = 0;
 169     bool I =  Value & 0x800000;
 170     bool J1 = Value & 0x400000;
 171     bool J2 = Value & 0x200000;
 172     J1 ^= I;
 173     J2 ^= I;
 174
 175     out |= I  << 26; // S bit
 176     out |= !J1 << 13; // J1 bit
 177     out |= !J2 << 11; // J2 bit
 178     out |= (Value & 0x1FF800)  << 5; // imm6 field
 179     out |= (Value & 0x0007FF);        // imm11 field
 180
 181     uint64_t swapped = (out & 0xFFFF0000) >> 16;
 182     swapped |= (out & 0x0000FFFF) << 16;
 183     return swapped;
 184   }
 185   case ARM::fixup_t2_condbranch: {
 186     Value = Value - 4;
 187     Value >>= 1; // Low bit is not encoded.
 188
 189     uint64_t out = 0;
 190     out |= (Value & 0x80000) << 7; // S bit
 191     out |= (Value & 0x40000) >> 7; // J2 bit
 192     out |= (Value & 0x20000) >> 4; // J1 bit
 193     out |= (Value & 0x1F800) << 5; // imm6 field
 194     out |= (Value & 0x007FF);      // imm11 field
 195
 196     uint32_t swapped = (out & 0xFFFF0000) >> 16;
 197     swapped |= (out & 0x0000FFFF) << 16;
 198     return swapped;
 199   }
 200   case ARM::fixup_arm_thumb_bl: {
 201     // The value doesn't encode the low bit (always zero) and is offset by
 202     // four. The value is encoded into disjoint bit positions in the destination
 203     // opcode. x = unchanged, I = immediate value bit, S = sign extension bit
 204     //
 205     //   BL:  xxxxxSIIIIIIIIII xxxxxIIIIIIIIIII
 206     //
 207     // Note that the halfwords are stored high first, low second; so we need
 208     // to transpose the fixup value here to map properly.
 209     unsigned isNeg = (int64_t(Value) < 0) ? 1 : 0;
 210     uint32_t Binary = 0;
 211     Value = 0x3fffff & ((Value - 4) >> 1);
 212     Binary  = (Value & 0x7ff) << 16;    // Low imm11 value.
 213     Binary |= (Value & 0x1ffc00) >> 11; // High imm10 value.
 214     Binary |= isNeg << 10;              // Sign bit.
 215     return Binary;
 216   }
 217   case ARM::fixup_arm_thumb_blx: {
 218     // The value doesn't encode the low two bits (always zero) and is offset by
 219     // four (see fixup_arm_thumb_cp). The value is encoded into disjoint bit
 220     // positions in the destination opcode. x = unchanged, I = immediate value
 221     // bit, S = sign extension bit, 0 = zero.
 222     //
 223     //   BLX: xxxxxSIIIIIIIIII xxxxxIIIIIIIIII0
 224     //
 225     // Note that the halfwords are stored high first, low second; so we need
 226     // to transpose the fixup value here to map properly.
 227     unsigned isNeg = (int64_t(Value) < 0) ? 1 : 0;
 228     uint32_t Binary = 0;
 229     Value = 0xfffff & ((Value - 2) >> 2);
 230     Binary  = (Value & 0x3ff) << 17;    // Low imm10L value.
 231     Binary |= (Value & 0xffc00) >> 10;  // High imm10H value.
 232     Binary |= isNeg << 10;              // Sign bit.
 233     return Binary;
 234   }
 235   case ARM::fixup_arm_thumb_cp:
 236     // Offset by 4, and don't encode the low two bits. Two bytes of that
 237     // 'off by 4' is implicitly handled by the half-word ordering of the
 238     // Thumb encoding, so we only need to adjust by 2 here.
 239     return ((Value - 2) >> 2) & 0xff;
 240   case ARM::fixup_arm_thumb_cb: {
 241     // Offset by 4 and don't encode the lower bit, which is always 0.
 242     uint32_t Binary = (Value - 4) >> 1;
 243     return ((Binary & 0x20) << 4) | ((Binary & 0x1f) << 3);
 244   }
 245   case ARM::fixup_arm_thumb_br:
 246     // Offset by 4 and don't encode the lower bit, which is always 0.
 247     return ((Value - 4) >> 1) & 0x7ff;
 248   case ARM::fixup_arm_thumb_bcc:
 249     // Offset by 4 and don't encode the lower bit, which is always 0.
 250     return ((Value - 4) >> 1) & 0xff;
 251   case ARM::fixup_arm_pcrel_10:
 252     Value = Value - 4; // ARM fixups offset by an additional word and don't
 253                        // need to adjust for the half-word ordering.
 254     // Fall through.
 255   case ARM::fixup_t2_pcrel_10: {
 256     // Offset by 4, adjusted by two due to the half-word ordering of thumb.
 257     Value = Value - 4;
 258     bool isAdd = true;
 259     if ((int64_t)Value < 0) {
 260       Value = -Value;
 261       isAdd = false;
 262     }
 263     // These values don't encode the low two bits since they're always zero.
 264     Value >>= 2;
 265     assert ((Value < 256) && "Out of range pc-relative fixup value!");
 266     Value |= isAdd << 23;
 267
 268     // Same addressing mode as fixup_arm_pcrel_10,
 269     // but with 16-bit halfwords swapped.
 270     if (Kind == ARM::fixup_t2_pcrel_10) {
 271       uint32_t swapped = (Value & 0xFFFF0000) >> 16;
 272       swapped |= (Value & 0x0000FFFF) << 16;
 273       return swapped;
 274     }
 275
 276     return Value;
 277   }
 278   }
 279 }
 280
 281 namespace {
 282
 283 // FIXME: This should be in a separate file.
 284 // ELF is an ELF of course...
 285 class ELFARMAsmBackend : public ARMAsmBackend {
 286   MCELFObjectFormat Format;
 287
 288 public:
 289   Triple::OSType OSType;
 290   ELFARMAsmBackend(const Target &T, Triple::OSType _OSType)
 291     : ARMAsmBackend(T), OSType(_OSType) {
 292     HasScatteredSymbols = true;
 293   }
 294
 295   virtual const MCObjectFormat &getObjectFormat() const {
 296     return Format;
 297   }
 298
 299   void ApplyFixup(const MCFixup &Fixup, char *Data, unsigned DataSize,
 300                   uint64_t Value) const;
 301
 302   MCObjectWriter *createObjectWriter(raw_ostream &OS) const {
 303     return createELFObjectWriter(OS, /*Is64Bit=*/false,
 304                                  OSType, ELF::EM_ARM,
 305                                  /*IsLittleEndian=*/true,
 306                                  /*HasRelocationAddend=*/false);
 307   }
 308 };
 309
 310 // FIXME: Raise this to share code between Darwin and ELF.
 311 void ELFARMAsmBackend::ApplyFixup(const MCFixup &Fixup, char *Data,
 312                                   unsigned DataSize, uint64_t Value) const {
 313   unsigned NumBytes = 4;        // FIXME: 2 for Thumb
 314   Value = adjustFixupValue(Fixup.getKind(), Value);
 315   if (!Value) return;           // Doesn't change encoding.
 316
 317   unsigned Offset = Fixup.getOffset();
 318   assert(Offset % NumBytes == 0 && "Offset mod NumBytes is nonzero!");
 319
 320   // For each byte of the fragment that the fixup touches, mask in the bits from
 321   // the fixup value. The Value has been "split up" into the appropriate
 322   // bitfields above.
 323   for (unsigned i = 0; i != NumBytes; ++i)
 324     Data[Offset + i] |= uint8_t((Value >> (i * 8)) & 0xff);
 325 }
 326
 327 // FIXME: This should be in a separate file.
 328 class DarwinARMAsmBackend : public ARMAsmBackend {
 329   MCMachOObjectFormat Format;
 330 public:
 331   DarwinARMAsmBackend(const Target &T) : ARMAsmBackend(T) {
 332     HasScatteredSymbols = true;
 333   }
 334
 335   virtual const MCObjectFormat &getObjectFormat() const {
 336     return Format;
 337   }
 338
 339   void ApplyFixup(const MCFixup &Fixup, char *Data, unsigned DataSize,
 340                   uint64_t Value) const;
 341
 342   MCObjectWriter *createObjectWriter(raw_ostream &OS) const {
 343     // FIXME: Subtarget info should be derived. Force v7 for now.
 344     return createMachObjectWriter(OS, /*Is64Bit=*/false,
 345                                   object::mach::CTM_ARM,
 346                                   object::mach::CSARM_V7,
 347                                   /*IsLittleEndian=*/true);
 348   }
 349
 350   virtual bool doesSectionRequireSymbols(const MCSection &Section) const {
 351     return false;
 352   }
 353 };
 354
 355 /// getFixupKindNumBytes - The number of bytes the fixup may change.
 356 static unsigned getFixupKindNumBytes(unsigned Kind) {
 357   switch (Kind) {
 358   default:
 359     llvm_unreachable("Unknown fixup kind!");
 360
 361   case ARM::fixup_arm_thumb_bcc:
 362   case ARM::fixup_arm_thumb_cp:
 363   case ARM::fixup_thumb_adr_pcrel_10:
 364     return 1;
 365
 366   case ARM::fixup_arm_thumb_br:
 367   case ARM::fixup_arm_thumb_cb:
 368     return 2;
 369
 370   case ARM::fixup_arm_ldst_pcrel_12:
 371   case ARM::fixup_arm_pcrel_10:
 372   case ARM::fixup_arm_adr_pcrel_12:
 373   case ARM::fixup_arm_branch:
 374     return 3;
 375
 376   case FK_Data_4:
 377   case ARM::fixup_t2_ldst_pcrel_12:
 378   case ARM::fixup_t2_condbranch:
 379   case ARM::fixup_t2_uncondbranch:
 380   case ARM::fixup_t2_pcrel_10:
 381   case ARM::fixup_t2_adr_pcrel_12:
 382   case ARM::fixup_arm_thumb_bl:
 383   case ARM::fixup_arm_thumb_blx:
 384     return 4;
 385   }
 386 }
 387
 388 void DarwinARMAsmBackend::ApplyFixup(const MCFixup &Fixup, char *Data,
 389                                      unsigned DataSize, uint64_t Value) const {
 390   unsigned NumBytes = getFixupKindNumBytes(Fixup.getKind());
 391   Value = adjustFixupValue(Fixup.getKind(), Value);
 392   if (!Value) return;           // Doesn't change encoding.
 393
 394   unsigned Offset = Fixup.getOffset();
 395   assert(Offset + NumBytes <= DataSize && "Invalid fixup offset!");
 396
 397   // For each byte of the fragment that the fixup touches, mask in the
 398   // bits from the fixup value.
 399   for (unsigned i = 0; i != NumBytes; ++i)
 400     Data[Offset + i] |= uint8_t((Value >> (i * 8)) & 0xff);
 401 }
 402
 403 } // end anonymous namespace
 404
 405 TargetAsmBackend *llvm::createARMAsmBackend(const Target &T,
 406                                             const std::string &TT) {
 407   switch (Triple(TT).getOS()) {
 408   case Triple::Darwin:
 409     return new DarwinARMAsmBackend(T);
 410   case Triple::MinGW32:
 411   case Triple::Cygwin:
 412   case Triple::Win32:
 413     assert(0 && "Windows not supported on ARM");
 414   default:
 415     return new ELFARMAsmBackend(T, Triple(TT).getOS());
 416   }
 417 }