lib/Target/ARM/ARM.h

   1 //===-- ARM.h - Top-level interface for ARM representation---- --*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains the entry points for global functions defined in the LLVM
  11 // ARM back-end.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #ifndef TARGET_ARM_H
  16 #define TARGET_ARM_H
  17
  18 #include "llvm/Target/TargetMachine.h"
  19 #include <cassert>
  20
  21 namespace llvm {
  22
  23 class ARMBaseTargetMachine;
  24 class FunctionPass;
  25 class MachineCodeEmitter;
  26 class JITCodeEmitter;
  27 class ObjectCodeEmitter;
  28 class raw_ostream;
  29
  30 // Enums corresponding to ARM condition codes
  31 namespace ARMCC {
  32   // The CondCodes constants map directly to the 4-bit encoding of the
  33   // condition field for predicated instructions.
  34   enum CondCodes {
  35     EQ,
  36     NE,
  37     HS,
  38     LO,
  39     MI,
  40     PL,
  41     VS,
  42     VC,
  43     HI,
  44     LS,
  45     GE,
  46     LT,
  47     GT,
  48     LE,
  49     AL
  50   };
  51
  52   inline static CondCodes getOppositeCondition(CondCodes CC){
  53     switch (CC) {
  54     default: assert(0 && "Unknown condition code");
  55     case EQ: return NE;
  56     case NE: return EQ;
  57     case HS: return LO;
  58     case LO: return HS;
  59     case MI: return PL;
  60     case PL: return MI;
  61     case VS: return VC;
  62     case VC: return VS;
  63     case HI: return LS;
  64     case LS: return HI;
  65     case GE: return LT;
  66     case LT: return GE;
  67     case GT: return LE;
  68     case LE: return GT;
  69     }
  70   }
  71 }
  72
  73 inline static const char *ARMCondCodeToString(ARMCC::CondCodes CC) {
  74   switch (CC) {
  75   default: assert(0 && "Unknown condition code");
  76   case ARMCC::EQ:  return "eq";
  77   case ARMCC::NE:  return "ne";
  78   case ARMCC::HS:  return "hs";
  79   case ARMCC::LO:  return "lo";
  80   case ARMCC::MI:  return "mi";
  81   case ARMCC::PL:  return "pl";
  82   case ARMCC::VS:  return "vs";
  83   case ARMCC::VC:  return "vc";
  84   case ARMCC::HI:  return "hi";
  85   case ARMCC::LS:  return "ls";
  86   case ARMCC::GE:  return "ge";
  87   case ARMCC::LT:  return "lt";
  88   case ARMCC::GT:  return "gt";
  89   case ARMCC::LE:  return "le";
  90   case ARMCC::AL:  return "al";
  91   }
  92 }
  93
  94 FunctionPass *createARMISelDag(ARMBaseTargetMachine &TM);
  95 FunctionPass *createARMCodePrinterPass(raw_ostream &O,
  96                                        ARMBaseTargetMachine &TM,
  97                                        bool Verbose);
  98 FunctionPass *createARMCodeEmitterPass(ARMBaseTargetMachine &TM,
  99                                        MachineCodeEmitter &MCE);
 100
 101 FunctionPass *createARMCodeEmitterPass(ARMBaseTargetMachine &TM,
 102                                        MachineCodeEmitter &MCE);
 103 FunctionPass *createARMJITCodeEmitterPass(ARMBaseTargetMachine &TM,
 104                                           JITCodeEmitter &JCE);
 105 FunctionPass *createARMObjectCodeEmitterPass(ARMBaseTargetMachine &TM,
 106                                              ObjectCodeEmitter &OCE);
 107
 108 FunctionPass *createARMLoadStoreOptimizationPass(bool PreAlloc = false);
 109 FunctionPass *createARMConstantIslandPass();
 110
 111 } // end namespace llvm;
 112
 113 // Defines symbolic names for ARM registers.  This defines a mapping from
 114 // register name to register number.
 115 //
 116 #include "ARMGenRegisterNames.inc"
 117
 118 // Defines symbolic names for the ARM instructions.
 119 //
 120 #include "ARMGenInstrNames.inc"
 121
 122
 123 #endif