lib/Target/AMDGPU/AMDGPURegisterInfo.td

   1 //===-- AMDGPURegisterInfo.td - AMDGPU register info -------*- tablegen -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // Tablegen register definitions common to all hw codegen targets.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 let Namespace = "AMDGPU" in {
  15
  16 foreach Index = 0-15 in {
  17   def sub#Index : SubRegIndex<32, !shl(Index, 5)>;
  18 }
  19
  20 def INDIRECT_BASE_ADDR : Register <"INDIRECT_BASE_ADDR">;
  21
  22 }
  23
  24 include "R600RegisterInfo.td"
  25 include "SIRegisterInfo.td"