lib/CodeGen/SimpleRegisterCoalescing.h

   1 //===-- SimpleRegisterCoalescing.h - Register Coalescing --------*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file implements a simple register copy coalescing phase.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #ifndef LLVM_CODEGEN_SIMPLE_REGISTER_COALESCING_H
  15 #define LLVM_CODEGEN_SIMPLE_REGISTER_COALESCING_H
  16
  17 #include "llvm/CodeGen/MachineFunctionPass.h"
  18 #include "llvm/CodeGen/LiveInterval.h"
  19 #include "llvm/CodeGen/LiveIntervalAnalysis.h"
  20 #include "llvm/CodeGen/RegisterCoalescer.h"
  21 #include "llvm/ADT/BitVector.h"
  22 #include "llvm/ADT/IndexedMap.h"
  23 #include <queue>
  24
  25 namespace llvm {
  26   class SimpleRegisterCoalescing;
  27   class LiveVariables;
  28   class TargetRegisterInfo;
  29   class TargetInstrInfo;
  30   class VirtRegMap;
  31   class MachineLoopInfo;
  32
  33   /// CopyRec - Representation for copy instructions in coalescer queue.
  34   ///
  35   struct CopyRec {
  36     MachineInstr *MI;
  37     unsigned LoopDepth;
  38     bool isBackEdge;
  39     CopyRec(MachineInstr *mi, unsigned depth, bool be)
  40       : MI(mi), LoopDepth(depth), isBackEdge(be) {};
  41   };
  42
  43   template<class SF> class JoinPriorityQueue;
  44
  45   /// CopyRecSort - Sorting function for coalescer queue.
  46   ///
  47   struct CopyRecSort : public std::binary_function<CopyRec,CopyRec,bool> {
  48     JoinPriorityQueue<CopyRecSort> *JPQ;
  49     explicit CopyRecSort(JoinPriorityQueue<CopyRecSort> *jpq) : JPQ(jpq) {}
  50     CopyRecSort(const CopyRecSort &RHS) : JPQ(RHS.JPQ) {}
  51     bool operator()(CopyRec left, CopyRec right) const;
  52   };
  53
  54   /// JoinQueue - A priority queue of copy instructions the coalescer is
  55   /// going to process.
  56   template<class SF>
  57   class JoinPriorityQueue {
  58     SimpleRegisterCoalescing *Rc;
  59     std::priority_queue<CopyRec, std::vector<CopyRec>, SF> Queue;
  60
  61   public:
  62     explicit JoinPriorityQueue(SimpleRegisterCoalescing *rc)
  63       : Rc(rc), Queue(SF(this)) {}
  64
  65     bool empty() const { return Queue.empty(); }
  66     void push(CopyRec R) { Queue.push(R); }
  67     CopyRec pop() {
  68       if (empty()) return CopyRec(0, 0, false);
  69       CopyRec R = Queue.top();
  70       Queue.pop();
  71       return R;
  72     }
  73
  74     // Callbacks to SimpleRegisterCoalescing.
  75     unsigned getRepIntervalSize(unsigned Reg);
  76   };
  77
  78   class SimpleRegisterCoalescing : public MachineFunctionPass,
  79                                    public RegisterCoalescer {
  80     MachineFunction* mf_;
  81     MachineRegisterInfo* mri_;
  82     const TargetMachine* tm_;
  83     const TargetRegisterInfo* tri_;
  84     const TargetInstrInfo* tii_;
  85     LiveIntervals *li_;
  86     const MachineLoopInfo* loopInfo;
  87
  88     BitVector allocatableRegs_;
  89     DenseMap<const TargetRegisterClass*, BitVector> allocatableRCRegs_;
  90
  91     /// JoinQueue - A priority queue of copy instructions the coalescer is
  92     /// going to process.
  93     JoinPriorityQueue<CopyRecSort> *JoinQueue;
  94
  95     /// JoinedCopies - Keep track of copies eliminated due to coalescing.
  96     ///
  97     SmallPtrSet<MachineInstr*, 32> JoinedCopies;
  98
  99   public:
 100     static char ID; // Pass identifcation, replacement for typeid
 101     SimpleRegisterCoalescing() : MachineFunctionPass((intptr_t)&ID) {}
 102
 103     struct InstrSlots {
 104       enum {
 105         LOAD  = 0,
 106         USE   = 1,
 107         DEF   = 2,
 108         STORE = 3,
 109         NUM   = 4
 110       };
 111     };
 112
 113     virtual void getAnalysisUsage(AnalysisUsage &AU) const;
 114     virtual void releaseMemory();
 115
 116     /// runOnMachineFunction - pass entry point
 117     virtual bool runOnMachineFunction(MachineFunction&);
 118
 119     bool coalesceFunction(MachineFunction &mf, RegallocQuery &) {
 120       // This runs as an independent pass, so don't do anything.
 121       return false;
 122     };
 123
 124     /// getRepIntervalSize - Called from join priority queue sorting function.
 125     /// It returns the size of the interval that represent the given register.
 126     unsigned getRepIntervalSize(unsigned Reg) {
 127       if (!li_->hasInterval(Reg))
 128         return 0;
 129       return li_->getInterval(Reg).getSize();
 130     }
 131
 132     /// print - Implement the dump method.
 133     virtual void print(std::ostream &O, const Module* = 0) const;
 134     void print(std::ostream *O, const Module* M = 0) const {
 135       if (O) print(*O, M);
 136     }
 137
 138   private:
 139     /// joinIntervals - join compatible live intervals
 140     void joinIntervals();
 141
 142     /// CopyCoalesceInMBB - Coalesce copies in the specified MBB, putting
 143     /// copies that cannot yet be coalesced into the "TryAgain" list.
 144     void CopyCoalesceInMBB(MachineBasicBlock *MBB,
 145                            std::vector<CopyRec> &TryAgain);
 146
 147     /// JoinCopy - Attempt to join intervals corresponding to SrcReg/DstReg,
 148     /// which are the src/dst of the copy instruction CopyMI.  This returns true
 149     /// if the copy was successfully coalesced away. If it is not currently
 150     /// possible to coalesce this interval, but it may be possible if other
 151     /// things get coalesced, then it returns true by reference in 'Again'.
 152     bool JoinCopy(CopyRec &TheCopy, bool &Again);
 153
 154     /// JoinIntervals - Attempt to join these two intervals.  On failure, this
 155     /// returns false.  Otherwise, if one of the intervals being joined is a
 156     /// physreg, this method always canonicalizes DestInt to be it.  The output
 157     /// "SrcInt" will not have been modified, so we can use this information
 158     /// below to update aliases.
 159     bool JoinIntervals(LiveInterval &LHS, LiveInterval &RHS, bool &Swapped);
 160
 161     /// SimpleJoin - Attempt to join the specified interval into this one. The
 162     /// caller of this method must guarantee that the RHS only contains a single
 163     /// value number and that the RHS is not defined by a copy from this
 164     /// interval.  This returns false if the intervals are not joinable, or it
 165     /// joins them and returns true.
 166     bool SimpleJoin(LiveInterval &LHS, LiveInterval &RHS);
 167
 168     /// Return true if the two specified registers belong to different register
 169     /// classes.  The registers may be either phys or virt regs. In the
 170     /// case where both registers are virtual registers, it would also returns
 171     /// true by reference the RegB register class in SubRC if it is a subset of
 172     /// RegA's register class.
 173     bool differingRegisterClasses(unsigned RegA, unsigned RegB,
 174                                   const TargetRegisterClass *&SubRC) const;
 175
 176
 177     /// AdjustCopiesBackFrom - We found a non-trivially-coalescable copy. If
 178     /// the source value number is defined by a copy from the destination reg
 179     /// see if we can merge these two destination reg valno# into a single
 180     /// value number, eliminating a copy.
 181     bool AdjustCopiesBackFrom(LiveInterval &IntA, LiveInterval &IntB,
 182                               MachineInstr *CopyMI);
 183
 184     /// HasOtherReachingDefs - Return true if there are definitions of IntB
 185     /// other than BValNo val# that can reach uses of AValno val# of IntA.
 186     bool HasOtherReachingDefs(LiveInterval &IntA, LiveInterval &IntB,
 187                               VNInfo *AValNo, VNInfo *BValNo);
 188
 189     /// RemoveCopyByCommutingDef - We found a non-trivially-coalescable copy.
 190     /// If the source value number is defined by a commutable instruction and
 191     /// its other operand is coalesced to the copy dest register, see if we
 192     /// can transform the copy into a noop by commuting the definition.
 193     bool RemoveCopyByCommutingDef(LiveInterval &IntA, LiveInterval &IntB,
 194                                   MachineInstr *CopyMI);
 195
 196     /// TurnCopyIntoImpDef - If source of the specified copy is an implicit def,
 197     /// turn the copy into an implicit def.
 198     bool TurnCopyIntoImpDef(MachineBasicBlock::iterator &I,
 199                             MachineBasicBlock *MBB,
 200                             unsigned DstReg, unsigned SrcReg);
 201
 202     /// CanCoalesceWithImpDef - Returns true if the specified copy instruction
 203     /// from an implicit def to another register can be coalesced away.
 204     bool CanCoalesceWithImpDef(MachineInstr *CopyMI,
 205                                LiveInterval &li, LiveInterval &ImpLi) const;
 206
 207     /// RemoveCopiesFromValNo - The specified value# is defined by an implicit
 208     /// def and it is being removed. Turn all copies from this value# into
 209     /// identity copies so they will be removed.
 210     void RemoveCopiesFromValNo(LiveInterval &li, VNInfo *VNI);
 211
 212     /// isProfitableToCoalesceToSubRC - Given that register class of DstReg is
 213     /// a subset of the register class of SrcReg, return true if it's profitable
 214     /// to coalesce the two registers.
 215     bool isProfitableToCoalesceToSubRC(unsigned SrcReg, unsigned DstReg,
 216                                        MachineBasicBlock *MBB);
 217
 218     /// RangeIsDefinedByCopyFromReg - Return true if the specified live range of
 219     /// the specified live interval is defined by a copy from the specified
 220     /// register.
 221     bool RangeIsDefinedByCopyFromReg(LiveInterval &li, LiveRange *LR,
 222                                      unsigned Reg);
 223
 224     /// isBackEdgeCopy - Return true if CopyMI is a back edge copy.
 225     ///
 226     bool isBackEdgeCopy(MachineInstr *CopyMI, unsigned DstReg) const;
 227
 228     /// UpdateRegDefsUses - Replace all defs and uses of SrcReg to DstReg and
 229     /// update the subregister number if it is not zero. If DstReg is a
 230     /// physical register and the existing subregister number of the def / use
 231     /// being updated is not zero, make sure to set it to the correct physical
 232     /// subregister.
 233     void UpdateRegDefsUses(unsigned SrcReg, unsigned DstReg, unsigned SubIdx);
 234
 235     /// RemoveDeadImpDef - Remove implicit_def instructions which are
 236     /// "re-defining" registers due to insert_subreg coalescing. e.g.
 237     void RemoveDeadImpDef(unsigned Reg, LiveInterval &LI);
 238
 239     /// RemoveUnnecessaryKills - Remove kill markers that are no longer accurate
 240     /// due to live range lengthening as the result of coalescing.
 241     void RemoveUnnecessaryKills(unsigned Reg, LiveInterval &LI);
 242
 243     /// ShortenDeadCopyLiveRange - Shorten a live range defined by a dead copy.
 244     /// Return true if live interval is removed.
 245     bool ShortenDeadCopyLiveRange(LiveInterval &li, MachineInstr *CopyMI);
 246
 247     /// ShortenDeadCopyLiveRange - Shorten a live range as it's artificially
 248     /// extended by a dead copy. Mark the last use (if any) of the val# as kill
 249     /// as ends the live range there. If there isn't another use, then this
 250     /// live range is dead. Return true if live interval is removed.
 251     bool ShortenDeadCopySrcLiveRange(LiveInterval &li, MachineInstr *CopyMI);
 252
 253     /// lastRegisterUse - Returns the last use of the specific register between
 254     /// cycles Start and End or NULL if there are no uses.
 255     MachineOperand *lastRegisterUse(unsigned Start, unsigned End, unsigned Reg,
 256                                     unsigned &LastUseIdx) const;
 257
 258     void printRegName(unsigned reg) const;
 259   };
 260
 261 } // End llvm namespace
 262
 263 #endif