lib/CodeGen/SelectionDAG/LegalizeIntegerTypes.cpp

   1 //===----- LegalizeIntegerTypes.cpp - Legalization of integer types -------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file implements integer type expansion and promotion for LegalizeTypes.
  11 // Promotion is the act of changing a computation in an illegal type into a
  12 // computation in a larger type.  For example, implementing i8 arithmetic in an
  13 // i32 register (often needed on powerpc).
  14 // Expansion is the act of changing a computation in an illegal type into a
  15 // computation in two identical registers of a smaller type.  For example,
  16 // implementing i64 arithmetic in two i32 registers (often needed on 32-bit
  17 // targets).
  18 //
  19 //===----------------------------------------------------------------------===//
  20
  21 #include "LegalizeTypes.h"
  22 #include "llvm/IR/DerivedTypes.h"
  23 #include "llvm/Support/ErrorHandling.h"
  24 #include "llvm/Support/raw_ostream.h"
  25 using namespace llvm;
  26
  27 #define DEBUG_TYPE "legalize-types"
  28
  29 //===----------------------------------------------------------------------===//
  30 //  Integer Result Promotion
  31 //===----------------------------------------------------------------------===//
  32
  33 /// PromoteIntegerResult - This method is called when a result of a node is
  34 /// found to be in need of promotion to a larger type.  At this point, the node
  35 /// may also have invalid operands or may have other results that need
  36 /// expansion, we just know that (at least) one result needs promotion.
  37 void DAGTypeLegalizer::PromoteIntegerResult(SDNode *N, unsigned ResNo) {
  38   DEBUG(dbgs() << "Promote integer result: "; N->dump(&DAG); dbgs() << "\n");
  39   SDValue Res = SDValue();
  40
  41   // See if the target wants to custom expand this node.
  42   if (CustomLowerNode(N, N->getValueType(ResNo), true))
  43     return;
  44
  45   switch (N->getOpcode()) {
  46   default:
  47 #ifndef NDEBUG
  48     dbgs() << "PromoteIntegerResult #" << ResNo << ": ";
  49     N->dump(&DAG); dbgs() << "\n";
  50 #endif
  51     llvm_unreachable("Do not know how to promote this operator!");
  52   case ISD::MERGE_VALUES:Res = PromoteIntRes_MERGE_VALUES(N, ResNo); break;
  53   case ISD::AssertSext:  Res = PromoteIntRes_AssertSext(N); break;
  54   case ISD::AssertZext:  Res = PromoteIntRes_AssertZext(N); break;
  55   case ISD::BITCAST:     Res = PromoteIntRes_BITCAST(N); break;
  56   case ISD::BSWAP:       Res = PromoteIntRes_BSWAP(N); break;
  57   case ISD::BUILD_PAIR:  Res = PromoteIntRes_BUILD_PAIR(N); break;
  58   case ISD::Constant:    Res = PromoteIntRes_Constant(N); break;
  59   case ISD::CONVERT_RNDSAT:
  60                          Res = PromoteIntRes_CONVERT_RNDSAT(N); break;
  61   case ISD::CTLZ_ZERO_UNDEF:
  62   case ISD::CTLZ:        Res = PromoteIntRes_CTLZ(N); break;
  63   case ISD::CTPOP:       Res = PromoteIntRes_CTPOP(N); break;
  64   case ISD::CTTZ_ZERO_UNDEF:
  65   case ISD::CTTZ:        Res = PromoteIntRes_CTTZ(N); break;
  66   case ISD::EXTRACT_VECTOR_ELT:
  67                          Res = PromoteIntRes_EXTRACT_VECTOR_ELT(N); break;
  68   case ISD::LOAD:        Res = PromoteIntRes_LOAD(cast<LoadSDNode>(N));break;
  69   case ISD::MLOAD:       Res = PromoteIntRes_MLOAD(cast<MaskedLoadSDNode>(N));break;
  70   case ISD::SELECT:      Res = PromoteIntRes_SELECT(N); break;
  71   case ISD::VSELECT:     Res = PromoteIntRes_VSELECT(N); break;
  72   case ISD::SELECT_CC:   Res = PromoteIntRes_SELECT_CC(N); break;
  73   case ISD::SETCC:       Res = PromoteIntRes_SETCC(N); break;
  74   case ISD::SMIN:
  75   case ISD::SMAX:
  76   case ISD::UMIN:
  77   case ISD::UMAX:        Res = PromoteIntRes_SimpleIntBinOp(N); break;
  78   case ISD::SHL:         Res = PromoteIntRes_SHL(N); break;
  79   case ISD::SIGN_EXTEND_INREG:
  80                          Res = PromoteIntRes_SIGN_EXTEND_INREG(N); break;
  81   case ISD::SRA:         Res = PromoteIntRes_SRA(N); break;
  82   case ISD::SRL:         Res = PromoteIntRes_SRL(N); break;
  83   case ISD::TRUNCATE:    Res = PromoteIntRes_TRUNCATE(N); break;
  84   case ISD::UNDEF:       Res = PromoteIntRes_UNDEF(N); break;
  85   case ISD::VAARG:       Res = PromoteIntRes_VAARG(N); break;
  86
  87   case ISD::EXTRACT_SUBVECTOR:
  88                          Res = PromoteIntRes_EXTRACT_SUBVECTOR(N); break;
  89   case ISD::VECTOR_SHUFFLE:
  90                          Res = PromoteIntRes_VECTOR_SHUFFLE(N); break;
  91   case ISD::INSERT_VECTOR_ELT:
  92                          Res = PromoteIntRes_INSERT_VECTOR_ELT(N); break;
  93   case ISD::BUILD_VECTOR:
  94                          Res = PromoteIntRes_BUILD_VECTOR(N); break;
  95   case ISD::SCALAR_TO_VECTOR:
  96                          Res = PromoteIntRes_SCALAR_TO_VECTOR(N); break;
  97   case ISD::CONCAT_VECTORS:
  98                          Res = PromoteIntRes_CONCAT_VECTORS(N); break;
  99
 100   case ISD::SIGN_EXTEND:
 101   case ISD::ZERO_EXTEND:
 102   case ISD::ANY_EXTEND:  Res = PromoteIntRes_INT_EXTEND(N); break;
 103
 104   case ISD::FP_TO_SINT:
 105   case ISD::FP_TO_UINT:  Res = PromoteIntRes_FP_TO_XINT(N); break;
 106
 107   case ISD::FP_TO_FP16:  Res = PromoteIntRes_FP_TO_FP16(N); break;
 108
 109   case ISD::AND:
 110   case ISD::OR:
 111   case ISD::XOR:
 112   case ISD::ADD:
 113   case ISD::SUB:
 114   case ISD::MUL:         Res = PromoteIntRes_SimpleIntBinOp(N); break;
 115
 116   case ISD::SDIV:
 117   case ISD::SREM:        Res = PromoteIntRes_SDIV(N); break;
 118
 119   case ISD::UDIV:
 120   case ISD::UREM:        Res = PromoteIntRes_UDIV(N); break;
 121
 122   case ISD::SADDO:
 123   case ISD::SSUBO:       Res = PromoteIntRes_SADDSUBO(N, ResNo); break;
 124   case ISD::UADDO:
 125   case ISD::USUBO:       Res = PromoteIntRes_UADDSUBO(N, ResNo); break;
 126   case ISD::SMULO:
 127   case ISD::UMULO:       Res = PromoteIntRes_XMULO(N, ResNo); break;
 128
 129   case ISD::ATOMIC_LOAD:
 130     Res = PromoteIntRes_Atomic0(cast<AtomicSDNode>(N)); break;
 131
 132   case ISD::ATOMIC_LOAD_ADD:
 133   case ISD::ATOMIC_LOAD_SUB:
 134   case ISD::ATOMIC_LOAD_AND:
 135   case ISD::ATOMIC_LOAD_OR:
 136   case ISD::ATOMIC_LOAD_XOR:
 137   case ISD::ATOMIC_LOAD_NAND:
 138   case ISD::ATOMIC_LOAD_MIN:
 139   case ISD::ATOMIC_LOAD_MAX:
 140   case ISD::ATOMIC_LOAD_UMIN:
 141   case ISD::ATOMIC_LOAD_UMAX:
 142   case ISD::ATOMIC_SWAP:
 143     Res = PromoteIntRes_Atomic1(cast<AtomicSDNode>(N)); break;
 144
 145   case ISD::ATOMIC_CMP_SWAP:
 146   case ISD::ATOMIC_CMP_SWAP_WITH_SUCCESS:
 147     Res = PromoteIntRes_AtomicCmpSwap(cast<AtomicSDNode>(N), ResNo);
 148     break;
 149   case ISD::UABSDIFF:
 150   case ISD::SABSDIFF:
 151     Res = PromoteIntRes_SimpleIntBinOp(N);
 152     break;
 153   }
 154
 155   // If the result is null then the sub-method took care of registering it.
 156   if (Res.getNode())
 157     SetPromotedInteger(SDValue(N, ResNo), Res);
 158 }
 159
 160 SDValue DAGTypeLegalizer::PromoteIntRes_MERGE_VALUES(SDNode *N,
 161                                                      unsigned ResNo) {
 162   SDValue Op = DisintegrateMERGE_VALUES(N, ResNo);
 163   return GetPromotedInteger(Op);
 164 }
 165
 166 SDValue DAGTypeLegalizer::PromoteIntRes_AssertSext(SDNode *N) {
 167   // Sign-extend the new bits, and continue the assertion.
 168   SDValue Op = SExtPromotedInteger(N->getOperand(0));
 169   return DAG.getNode(ISD::AssertSext, SDLoc(N),
 170                      Op.getValueType(), Op, N->getOperand(1));
 171 }
 172
 173 SDValue DAGTypeLegalizer::PromoteIntRes_AssertZext(SDNode *N) {
 174   // Zero the new bits, and continue the assertion.
 175   SDValue Op = ZExtPromotedInteger(N->getOperand(0));
 176   return DAG.getNode(ISD::AssertZext, SDLoc(N),
 177                      Op.getValueType(), Op, N->getOperand(1));
 178 }
 179
 180 SDValue DAGTypeLegalizer::PromoteIntRes_Atomic0(AtomicSDNode *N) {
 181   EVT ResVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
 182   SDValue Res = DAG.getAtomic(N->getOpcode(), SDLoc(N),
 183                               N->getMemoryVT(), ResVT,
 184                               N->getChain(), N->getBasePtr(),
 185                               N->getMemOperand(), N->getOrdering(),
 186                               N->getSynchScope());
 187   // Legalized the chain result - switch anything that used the old chain to
 188   // use the new one.
 189   ReplaceValueWith(SDValue(N, 1), Res.getValue(1));
 190   return Res;
 191 }
 192
 193 SDValue DAGTypeLegalizer::PromoteIntRes_Atomic1(AtomicSDNode *N) {
 194   SDValue Op2 = GetPromotedInteger(N->getOperand(2));
 195   SDValue Res = DAG.getAtomic(N->getOpcode(), SDLoc(N),
 196                               N->getMemoryVT(),
 197                               N->getChain(), N->getBasePtr(),
 198                               Op2, N->getMemOperand(), N->getOrdering(),
 199                               N->getSynchScope());
 200   // Legalized the chain result - switch anything that used the old chain to
 201   // use the new one.
 202   ReplaceValueWith(SDValue(N, 1), Res.getValue(1));
 203   return Res;
 204 }
 205
 206 SDValue DAGTypeLegalizer::PromoteIntRes_AtomicCmpSwap(AtomicSDNode *N,
 207                                                       unsigned ResNo) {
 208   if (ResNo == 1) {
 209     assert(N->getOpcode() == ISD::ATOMIC_CMP_SWAP_WITH_SUCCESS);
 210     EVT SVT = getSetCCResultType(N->getOperand(2).getValueType());
 211     EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(1));
 212
 213     // Only use the result of getSetCCResultType if it is legal,
 214     // otherwise just use the promoted result type (NVT).
 215     if (!TLI.isTypeLegal(SVT))
 216       SVT = NVT;
 217
 218     SDVTList VTs = DAG.getVTList(N->getValueType(0), SVT, MVT::Other);
 219     SDValue Res = DAG.getAtomicCmpSwap(
 220         ISD::ATOMIC_CMP_SWAP_WITH_SUCCESS, SDLoc(N), N->getMemoryVT(), VTs,
 221         N->getChain(), N->getBasePtr(), N->getOperand(2), N->getOperand(3),
 222         N->getMemOperand(), N->getSuccessOrdering(), N->getFailureOrdering(),
 223         N->getSynchScope());
 224     ReplaceValueWith(SDValue(N, 0), Res.getValue(0));
 225     ReplaceValueWith(SDValue(N, 2), Res.getValue(2));
 226     return Res.getValue(1);
 227   }
 228
 229   SDValue Op2 = GetPromotedInteger(N->getOperand(2));
 230   SDValue Op3 = GetPromotedInteger(N->getOperand(3));
 231   SDVTList VTs =
 232       DAG.getVTList(Op2.getValueType(), N->getValueType(1), MVT::Other);
 233   SDValue Res = DAG.getAtomicCmpSwap(
 234       N->getOpcode(), SDLoc(N), N->getMemoryVT(), VTs, N->getChain(),
 235       N->getBasePtr(), Op2, Op3, N->getMemOperand(), N->getSuccessOrdering(),
 236       N->getFailureOrdering(), N->getSynchScope());
 237   // Update the use to N with the newly created Res.
 238   for (unsigned i = 1, NumResults = N->getNumValues(); i < NumResults; ++i)
 239     ReplaceValueWith(SDValue(N, i), Res.getValue(i));
 240   return Res;
 241 }
 242
 243 SDValue DAGTypeLegalizer::PromoteIntRes_BITCAST(SDNode *N) {
 244   SDValue InOp = N->getOperand(0);
 245   EVT InVT = InOp.getValueType();
 246   EVT NInVT = TLI.getTypeToTransformTo(*DAG.getContext(), InVT);
 247   EVT OutVT = N->getValueType(0);
 248   EVT NOutVT = TLI.getTypeToTransformTo(*DAG.getContext(), OutVT);
 249   SDLoc dl(N);
 250
 251   switch (getTypeAction(InVT)) {
 252   case TargetLowering::TypeLegal:
 253     break;
 254   case TargetLowering::TypePromoteInteger:
 255     if (NOutVT.bitsEq(NInVT) && !NOutVT.isVector() && !NInVT.isVector())
 256       // The input promotes to the same size.  Convert the promoted value.
 257       return DAG.getNode(ISD::BITCAST, dl, NOutVT, GetPromotedInteger(InOp));
 258     break;
 259   case TargetLowering::TypeSoftenFloat:
 260     // Promote the integer operand by hand.
 261     return DAG.getNode(ISD::ANY_EXTEND, dl, NOutVT, GetSoftenedFloat(InOp));
 262   case TargetLowering::TypePromoteFloat: {
 263     // Convert the promoted float by hand.
 264     if (NOutVT.bitsEq(NInVT)) {
 265       SDValue PromotedOp = GetPromotedFloat(InOp);
 266       SDValue Trunc = DAG.getNode(ISD::FP_TO_FP16, dl, NOutVT, PromotedOp);
 267       return DAG.getNode(ISD::AssertZext, dl, NOutVT, Trunc,
 268                          DAG.getValueType(OutVT));
 269     }
 270     break;
 271   }
 272   case TargetLowering::TypeExpandInteger:
 273   case TargetLowering::TypeExpandFloat:
 274     break;
 275   case TargetLowering::TypeScalarizeVector:
 276     // Convert the element to an integer and promote it by hand.
 277     if (!NOutVT.isVector())
 278       return DAG.getNode(ISD::ANY_EXTEND, dl, NOutVT,
 279                          BitConvertToInteger(GetScalarizedVector(InOp)));
 280     break;
 281   case TargetLowering::TypeSplitVector: {
 282     // For example, i32 = BITCAST v2i16 on alpha.  Convert the split
 283     // pieces of the input into integers and reassemble in the final type.
 284     SDValue Lo, Hi;
 285     GetSplitVector(N->getOperand(0), Lo, Hi);
 286     Lo = BitConvertToInteger(Lo);
 287     Hi = BitConvertToInteger(Hi);
 288
 289     if (DAG.getDataLayout().isBigEndian())
 290       std::swap(Lo, Hi);
 291
 292     InOp = DAG.getNode(ISD::ANY_EXTEND, dl,
 293                        EVT::getIntegerVT(*DAG.getContext(),
 294                                          NOutVT.getSizeInBits()),
 295                        JoinIntegers(Lo, Hi));
 296     return DAG.getNode(ISD::BITCAST, dl, NOutVT, InOp);
 297   }
 298   case TargetLowering::TypeWidenVector:
 299     // The input is widened to the same size. Convert to the widened value.
 300     // Make sure that the outgoing value is not a vector, because this would
 301     // make us bitcast between two vectors which are legalized in different ways.
 302     if (NOutVT.bitsEq(NInVT) && !NOutVT.isVector())
 303       return DAG.getNode(ISD::BITCAST, dl, NOutVT, GetWidenedVector(InOp));
 304   }
 305
 306   return DAG.getNode(ISD::ANY_EXTEND, dl, NOutVT,
 307                      CreateStackStoreLoad(InOp, OutVT));
 308 }
 309
 310 SDValue DAGTypeLegalizer::PromoteIntRes_BSWAP(SDNode *N) {
 311   SDValue Op = GetPromotedInteger(N->getOperand(0));
 312   EVT OVT = N->getValueType(0);
 313   EVT NVT = Op.getValueType();
 314   SDLoc dl(N);
 315
 316   unsigned DiffBits = NVT.getScalarSizeInBits() - OVT.getScalarSizeInBits();
 317   return DAG.getNode(
 318       ISD::SRL, dl, NVT, DAG.getNode(ISD::BSWAP, dl, NVT, Op),
 319       DAG.getConstant(DiffBits, dl,
 320                       TLI.getShiftAmountTy(NVT, DAG.getDataLayout())));
 321 }
 322
 323 SDValue DAGTypeLegalizer::PromoteIntRes_BUILD_PAIR(SDNode *N) {
 324   // The pair element type may be legal, or may not promote to the same type as
 325   // the result, for example i14 = BUILD_PAIR (i7, i7).  Handle all cases.
 326   return DAG.getNode(ISD::ANY_EXTEND, SDLoc(N),
 327                      TLI.getTypeToTransformTo(*DAG.getContext(),
 328                      N->getValueType(0)), JoinIntegers(N->getOperand(0),
 329                      N->getOperand(1)));
 330 }
 331
 332 SDValue DAGTypeLegalizer::PromoteIntRes_Constant(SDNode *N) {
 333   EVT VT = N->getValueType(0);
 334   // FIXME there is no actual debug info here
 335   SDLoc dl(N);
 336   // Zero extend things like i1, sign extend everything else.  It shouldn't
 337   // matter in theory which one we pick, but this tends to give better code?
 338   unsigned Opc = VT.isByteSized() ? ISD::SIGN_EXTEND : ISD::ZERO_EXTEND;
 339   SDValue Result = DAG.getNode(Opc, dl,
 340                                TLI.getTypeToTransformTo(*DAG.getContext(), VT),
 341                                SDValue(N, 0));
 342   assert(isa<ConstantSDNode>(Result) && "Didn't constant fold ext?");
 343   return Result;
 344 }
 345
 346 SDValue DAGTypeLegalizer::PromoteIntRes_CONVERT_RNDSAT(SDNode *N) {
 347   ISD::CvtCode CvtCode = cast<CvtRndSatSDNode>(N)->getCvtCode();
 348   assert ((CvtCode == ISD::CVT_SS || CvtCode == ISD::CVT_SU ||
 349            CvtCode == ISD::CVT_US || CvtCode == ISD::CVT_UU ||
 350            CvtCode == ISD::CVT_SF || CvtCode == ISD::CVT_UF) &&
 351           "can only promote integers");
 352   EVT OutVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
 353   return DAG.getConvertRndSat(OutVT, SDLoc(N), N->getOperand(0),
 354                               N->getOperand(1), N->getOperand(2),
 355                               N->getOperand(3), N->getOperand(4), CvtCode);
 356 }
 357
 358 SDValue DAGTypeLegalizer::PromoteIntRes_CTLZ(SDNode *N) {
 359   // Zero extend to the promoted type and do the count there.
 360   SDValue Op = ZExtPromotedInteger(N->getOperand(0));
 361   SDLoc dl(N);
 362   EVT OVT = N->getValueType(0);
 363   EVT NVT = Op.getValueType();
 364   Op = DAG.getNode(N->getOpcode(), dl, NVT, Op);
 365   // Subtract off the extra leading bits in the bigger type.
 366   return DAG.getNode(
 367       ISD::SUB, dl, NVT, Op,
 368       DAG.getConstant(NVT.getScalarSizeInBits() - OVT.getScalarSizeInBits(), dl,
 369                       NVT));
 370 }
 371
 372 SDValue DAGTypeLegalizer::PromoteIntRes_CTPOP(SDNode *N) {
 373   // Zero extend to the promoted type and do the count there.
 374   SDValue Op = ZExtPromotedInteger(N->getOperand(0));
 375   return DAG.getNode(ISD::CTPOP, SDLoc(N), Op.getValueType(), Op);
 376 }
 377
 378 SDValue DAGTypeLegalizer::PromoteIntRes_CTTZ(SDNode *N) {
 379   SDValue Op = GetPromotedInteger(N->getOperand(0));
 380   EVT OVT = N->getValueType(0);
 381   EVT NVT = Op.getValueType();
 382   SDLoc dl(N);
 383   if (N->getOpcode() == ISD::CTTZ) {
 384     // The count is the same in the promoted type except if the original
 385     // value was zero.  This can be handled by setting the bit just off
 386     // the top of the original type.
 387     auto TopBit = APInt::getOneBitSet(NVT.getScalarSizeInBits(),
 388                                       OVT.getScalarSizeInBits());
 389     Op = DAG.getNode(ISD::OR, dl, NVT, Op, DAG.getConstant(TopBit, dl, NVT));
 390   }
 391   return DAG.getNode(N->getOpcode(), dl, NVT, Op);
 392 }
 393
 394 SDValue DAGTypeLegalizer::PromoteIntRes_EXTRACT_VECTOR_ELT(SDNode *N) {
 395   SDLoc dl(N);
 396   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
 397   return DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, NVT, N->getOperand(0),
 398                      N->getOperand(1));
 399 }
 400
 401 SDValue DAGTypeLegalizer::PromoteIntRes_FP_TO_XINT(SDNode *N) {
 402   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
 403   unsigned NewOpc = N->getOpcode();
 404   SDLoc dl(N);
 405
 406   // If we're promoting a UINT to a larger size and the larger FP_TO_UINT is
 407   // not Legal, check to see if we can use FP_TO_SINT instead.  (If both UINT
 408   // and SINT conversions are Custom, there is no way to tell which is
 409   // preferable. We choose SINT because that's the right thing on PPC.)
 410   if (N->getOpcode() == ISD::FP_TO_UINT &&
 411       !TLI.isOperationLegal(ISD::FP_TO_UINT, NVT) &&
 412       TLI.isOperationLegalOrCustom(ISD::FP_TO_SINT, NVT))
 413     NewOpc = ISD::FP_TO_SINT;
 414
 415   SDValue Res = DAG.getNode(NewOpc, dl, NVT, N->getOperand(0));
 416
 417   // Assert that the converted value fits in the original type.  If it doesn't
 418   // (eg: because the value being converted is too big), then the result of the
 419   // original operation was undefined anyway, so the assert is still correct.
 420   return DAG.getNode(N->getOpcode() == ISD::FP_TO_UINT ?
 421                      ISD::AssertZext : ISD::AssertSext, dl, NVT, Res,
 422                      DAG.getValueType(N->getValueType(0).getScalarType()));
 423 }
 424
 425 SDValue DAGTypeLegalizer::PromoteIntRes_FP_TO_FP16(SDNode *N) {
 426   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
 427   SDLoc dl(N);
 428
 429   SDValue Res = DAG.getNode(N->getOpcode(), dl, NVT, N->getOperand(0));
 430
 431   return DAG.getNode(ISD::AssertZext, dl,
 432                      NVT, Res, DAG.getValueType(N->getValueType(0)));
 433 }
 434
 435 SDValue DAGTypeLegalizer::PromoteIntRes_INT_EXTEND(SDNode *N) {
 436   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
 437   SDLoc dl(N);
 438
 439   if (getTypeAction(N->getOperand(0).getValueType())
 440       == TargetLowering::TypePromoteInteger) {
 441     SDValue Res = GetPromotedInteger(N->getOperand(0));
 442     assert(Res.getValueType().bitsLE(NVT) && "Extension doesn't make sense!");
 443
 444     // If the result and operand types are the same after promotion, simplify
 445     // to an in-register extension.
 446     if (NVT == Res.getValueType()) {
 447       // The high bits are not guaranteed to be anything.  Insert an extend.
 448       if (N->getOpcode() == ISD::SIGN_EXTEND)
 449         return DAG.getNode(ISD::SIGN_EXTEND_INREG, dl, NVT, Res,
 450                            DAG.getValueType(N->getOperand(0).getValueType()));
 451       if (N->getOpcode() == ISD::ZERO_EXTEND)
 452         return DAG.getZeroExtendInReg(Res, dl,
 453                       N->getOperand(0).getValueType().getScalarType());
 454       assert(N->getOpcode() == ISD::ANY_EXTEND && "Unknown integer extension!");
 455       return Res;
 456     }
 457   }
 458
 459   // Otherwise, just extend the original operand all the way to the larger type.
 460   return DAG.getNode(N->getOpcode(), dl, NVT, N->getOperand(0));
 461 }
 462
 463 SDValue DAGTypeLegalizer::PromoteIntRes_LOAD(LoadSDNode *N) {
 464   assert(ISD::isUNINDEXEDLoad(N) && "Indexed load during type legalization!");
 465   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
 466   ISD::LoadExtType ExtType =
 467     ISD::isNON_EXTLoad(N) ? ISD::EXTLOAD : N->getExtensionType();
 468   SDLoc dl(N);
 469   SDValue Res = DAG.getExtLoad(ExtType, dl, NVT, N->getChain(), N->getBasePtr(),
 470                                N->getMemoryVT(), N->getMemOperand());
 471
 472   // Legalized the chain result - switch anything that used the old chain to
 473   // use the new one.
 474   ReplaceValueWith(SDValue(N, 1), Res.getValue(1));
 475   return Res;
 476 }
 477
 478 SDValue DAGTypeLegalizer::PromoteIntRes_MLOAD(MaskedLoadSDNode *N) {
 479   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
 480   SDValue ExtSrc0 = GetPromotedInteger(N->getSrc0());
 481
 482   SDValue Mask = N->getMask();
 483   EVT NewMaskVT = getSetCCResultType(NVT);
 484   if (NewMaskVT != N->getMask().getValueType())
 485     Mask = PromoteTargetBoolean(Mask, NewMaskVT);
 486   SDLoc dl(N);
 487
 488   SDValue Res = DAG.getMaskedLoad(NVT, dl, N->getChain(), N->getBasePtr(),
 489                                   Mask, ExtSrc0, N->getMemoryVT(),
 490                                   N->getMemOperand(), ISD::SEXTLOAD);
 491   // Legalized the chain result - switch anything that used the old chain to
 492   // use the new one.
 493   ReplaceValueWith(SDValue(N, 1), Res.getValue(1));
 494   return Res;
 495 }
 496 /// Promote the overflow flag of an overflowing arithmetic node.
 497 SDValue DAGTypeLegalizer::PromoteIntRes_Overflow(SDNode *N) {
 498   // Simply change the return type of the boolean result.
 499   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(1));
 500   EVT ValueVTs[] = { N->getValueType(0), NVT };
 501   SDValue Ops[] = { N->getOperand(0), N->getOperand(1) };
 502   SDValue Res = DAG.getNode(N->getOpcode(), SDLoc(N),
 503                             DAG.getVTList(ValueVTs), Ops);
 504
 505   // Modified the sum result - switch anything that used the old sum to use
 506   // the new one.
 507   ReplaceValueWith(SDValue(N, 0), Res);
 508
 509   return SDValue(Res.getNode(), 1);
 510 }
 511
 512 SDValue DAGTypeLegalizer::PromoteIntRes_SADDSUBO(SDNode *N, unsigned ResNo) {
 513   if (ResNo == 1)
 514     return PromoteIntRes_Overflow(N);
 515
 516   // The operation overflowed iff the result in the larger type is not the
 517   // sign extension of its truncation to the original type.
 518   SDValue LHS = SExtPromotedInteger(N->getOperand(0));
 519   SDValue RHS = SExtPromotedInteger(N->getOperand(1));
 520   EVT OVT = N->getOperand(0).getValueType();
 521   EVT NVT = LHS.getValueType();
 522   SDLoc dl(N);
 523
 524   // Do the arithmetic in the larger type.
 525   unsigned Opcode = N->getOpcode() == ISD::SADDO ? ISD::ADD : ISD::SUB;
 526   SDValue Res = DAG.getNode(Opcode, dl, NVT, LHS, RHS);
 527
 528   // Calculate the overflow flag: sign extend the arithmetic result from
 529   // the original type.
 530   SDValue Ofl = DAG.getNode(ISD::SIGN_EXTEND_INREG, dl, NVT, Res,
 531                             DAG.getValueType(OVT));
 532   // Overflowed if and only if this is not equal to Res.
 533   Ofl = DAG.getSetCC(dl, N->getValueType(1), Ofl, Res, ISD::SETNE);
 534
 535   // Use the calculated overflow everywhere.
 536   ReplaceValueWith(SDValue(N, 1), Ofl);
 537
 538   return Res;
 539 }
 540
 541 SDValue DAGTypeLegalizer::PromoteIntRes_SDIV(SDNode *N) {
 542   // Sign extend the input.
 543   SDValue LHS = SExtPromotedInteger(N->getOperand(0));
 544   SDValue RHS = SExtPromotedInteger(N->getOperand(1));
 545   return DAG.getNode(N->getOpcode(), SDLoc(N),
 546                      LHS.getValueType(), LHS, RHS);
 547 }
 548
 549 SDValue DAGTypeLegalizer::PromoteIntRes_SELECT(SDNode *N) {
 550   SDValue LHS = GetPromotedInteger(N->getOperand(1));
 551   SDValue RHS = GetPromotedInteger(N->getOperand(2));
 552   return DAG.getSelect(SDLoc(N),
 553                        LHS.getValueType(), N->getOperand(0), LHS, RHS);
 554 }
 555
 556 SDValue DAGTypeLegalizer::PromoteIntRes_VSELECT(SDNode *N) {
 557   SDValue Mask = N->getOperand(0);
 558   EVT OpTy = N->getOperand(1).getValueType();
 559
 560   // Promote all the way up to the canonical SetCC type.
 561   Mask = PromoteTargetBoolean(Mask, OpTy);
 562   SDValue LHS = GetPromotedInteger(N->getOperand(1));
 563   SDValue RHS = GetPromotedInteger(N->getOperand(2));
 564   return DAG.getNode(ISD::VSELECT, SDLoc(N),
 565                      LHS.getValueType(), Mask, LHS, RHS);
 566 }
 567
 568 SDValue DAGTypeLegalizer::PromoteIntRes_SELECT_CC(SDNode *N) {
 569   SDValue LHS = GetPromotedInteger(N->getOperand(2));
 570   SDValue RHS = GetPromotedInteger(N->getOperand(3));
 571   return DAG.getNode(ISD::SELECT_CC, SDLoc(N),
 572                      LHS.getValueType(), N->getOperand(0),
 573                      N->getOperand(1), LHS, RHS, N->getOperand(4));
 574 }
 575
 576 SDValue DAGTypeLegalizer::PromoteIntRes_SETCC(SDNode *N) {
 577   EVT SVT = getSetCCResultType(N->getOperand(0).getValueType());
 578
 579   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
 580
 581   // Only use the result of getSetCCResultType if it is legal,
 582   // otherwise just use the promoted result type (NVT).
 583   if (!TLI.isTypeLegal(SVT))
 584     SVT = NVT;
 585
 586   SDLoc dl(N);
 587   assert(SVT.isVector() == N->getOperand(0).getValueType().isVector() &&
 588          "Vector compare must return a vector result!");
 589
 590   SDValue LHS = N->getOperand(0);
 591   SDValue RHS = N->getOperand(1);
 592   if (LHS.getValueType() != RHS.getValueType()) {
 593     if (getTypeAction(LHS.getValueType()) == TargetLowering::TypePromoteInteger &&
 594         !LHS.getValueType().isVector())
 595       LHS = GetPromotedInteger(LHS);
 596     if (getTypeAction(RHS.getValueType()) == TargetLowering::TypePromoteInteger &&
 597         !RHS.getValueType().isVector())
 598       RHS = GetPromotedInteger(RHS);
 599   }
 600
 601   // Get the SETCC result using the canonical SETCC type.
 602   SDValue SetCC = DAG.getNode(N->getOpcode(), dl, SVT, LHS, RHS,
 603                               N->getOperand(2));
 604
 605   assert(NVT.bitsLE(SVT) && "Integer type overpromoted?");
 606   // Convert to the expected type.
 607   return DAG.getNode(ISD::TRUNCATE, dl, NVT, SetCC);
 608 }
 609
 610 SDValue DAGTypeLegalizer::PromoteIntRes_SHL(SDNode *N) {
 611   SDValue LHS = N->getOperand(0);
 612   SDValue RHS = N->getOperand(1);
 613   if (getTypeAction(LHS.getValueType()) == TargetLowering::TypePromoteInteger)
 614     LHS = GetPromotedInteger(LHS);
 615   if (getTypeAction(RHS.getValueType()) == TargetLowering::TypePromoteInteger)
 616     RHS = ZExtPromotedInteger(RHS);
 617   return DAG.getNode(ISD::SHL, SDLoc(N), LHS.getValueType(), LHS, RHS);
 618 }
 619
 620 SDValue DAGTypeLegalizer::PromoteIntRes_SIGN_EXTEND_INREG(SDNode *N) {
 621   SDValue Op = GetPromotedInteger(N->getOperand(0));
 622   return DAG.getNode(ISD::SIGN_EXTEND_INREG, SDLoc(N),
 623                      Op.getValueType(), Op, N->getOperand(1));
 624 }
 625
 626 SDValue DAGTypeLegalizer::PromoteIntRes_SimpleIntBinOp(SDNode *N) {
 627   // The input may have strange things in the top bits of the registers, but
 628   // these operations don't care.  They may have weird bits going out, but
 629   // that too is okay if they are integer operations.
 630   SDValue LHS = GetPromotedInteger(N->getOperand(0));
 631   SDValue RHS = GetPromotedInteger(N->getOperand(1));
 632   return DAG.getNode(N->getOpcode(), SDLoc(N),
 633                      LHS.getValueType(), LHS, RHS);
 634 }
 635
 636 SDValue DAGTypeLegalizer::PromoteIntRes_SRA(SDNode *N) {
 637   SDValue LHS = N->getOperand(0);
 638   SDValue RHS = N->getOperand(1);
 639   // The input value must be properly sign extended.
 640   if (getTypeAction(LHS.getValueType()) == TargetLowering::TypePromoteInteger)
 641     LHS = SExtPromotedInteger(LHS);
 642   if (getTypeAction(RHS.getValueType()) == TargetLowering::TypePromoteInteger)
 643     RHS = ZExtPromotedInteger(RHS);
 644   return DAG.getNode(ISD::SRA, SDLoc(N), LHS.getValueType(), LHS, RHS);
 645 }
 646
 647 SDValue DAGTypeLegalizer::PromoteIntRes_SRL(SDNode *N) {
 648   SDValue LHS = N->getOperand(0);
 649   SDValue RHS = N->getOperand(1);
 650   // The input value must be properly zero extended.
 651   if (getTypeAction(LHS.getValueType()) == TargetLowering::TypePromoteInteger)
 652     LHS = ZExtPromotedInteger(LHS);
 653   if (getTypeAction(RHS.getValueType()) == TargetLowering::TypePromoteInteger)
 654     RHS = ZExtPromotedInteger(RHS);
 655   return DAG.getNode(ISD::SRL, SDLoc(N), LHS.getValueType(), LHS, RHS);
 656 }
 657
 658 SDValue DAGTypeLegalizer::PromoteIntRes_TRUNCATE(SDNode *N) {
 659   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
 660   SDValue Res;
 661   SDValue InOp = N->getOperand(0);
 662   SDLoc dl(N);
 663
 664   switch (getTypeAction(InOp.getValueType())) {
 665   default: llvm_unreachable("Unknown type action!");
 666   case TargetLowering::TypeLegal:
 667   case TargetLowering::TypeExpandInteger:
 668     Res = InOp;
 669     break;
 670   case TargetLowering::TypePromoteInteger:
 671     Res = GetPromotedInteger(InOp);
 672     break;
 673   case TargetLowering::TypeSplitVector:
 674     EVT InVT = InOp.getValueType();
 675     assert(InVT.isVector() && "Cannot split scalar types");
 676     unsigned NumElts = InVT.getVectorNumElements();
 677     assert(NumElts == NVT.getVectorNumElements() &&
 678            "Dst and Src must have the same number of elements");
 679     assert(isPowerOf2_32(NumElts) &&
 680            "Promoted vector type must be a power of two");
 681
 682     SDValue EOp1, EOp2;
 683     GetSplitVector(InOp, EOp1, EOp2);
 684
 685     EVT HalfNVT = EVT::getVectorVT(*DAG.getContext(), NVT.getScalarType(),
 686                                    NumElts/2);
 687     EOp1 = DAG.getNode(ISD::TRUNCATE, dl, HalfNVT, EOp1);
 688     EOp2 = DAG.getNode(ISD::TRUNCATE, dl, HalfNVT, EOp2);
 689
 690     return DAG.getNode(ISD::CONCAT_VECTORS, dl, NVT, EOp1, EOp2);
 691   }
 692
 693   // Truncate to NVT instead of VT
 694   return DAG.getNode(ISD::TRUNCATE, dl, NVT, Res);
 695 }
 696
 697 SDValue DAGTypeLegalizer::PromoteIntRes_UADDSUBO(SDNode *N, unsigned ResNo) {
 698   if (ResNo == 1)
 699     return PromoteIntRes_Overflow(N);
 700
 701   // The operation overflowed iff the result in the larger type is not the
 702   // zero extension of its truncation to the original type.
 703   SDValue LHS = ZExtPromotedInteger(N->getOperand(0));
 704   SDValue RHS = ZExtPromotedInteger(N->getOperand(1));
 705   EVT OVT = N->getOperand(0).getValueType();
 706   EVT NVT = LHS.getValueType();
 707   SDLoc dl(N);
 708
 709   // Do the arithmetic in the larger type.
 710   unsigned Opcode = N->getOpcode() == ISD::UADDO ? ISD::ADD : ISD::SUB;
 711   SDValue Res = DAG.getNode(Opcode, dl, NVT, LHS, RHS);
 712
 713   // Calculate the overflow flag: zero extend the arithmetic result from
 714   // the original type.
 715   SDValue Ofl = DAG.getZeroExtendInReg(Res, dl, OVT);
 716   // Overflowed if and only if this is not equal to Res.
 717   Ofl = DAG.getSetCC(dl, N->getValueType(1), Ofl, Res, ISD::SETNE);
 718
 719   // Use the calculated overflow everywhere.
 720   ReplaceValueWith(SDValue(N, 1), Ofl);
 721
 722   return Res;
 723 }
 724
 725 SDValue DAGTypeLegalizer::PromoteIntRes_XMULO(SDNode *N, unsigned ResNo) {
 726   // Promote the overflow bit trivially.
 727   if (ResNo == 1)
 728     return PromoteIntRes_Overflow(N);
 729
 730   SDValue LHS = N->getOperand(0), RHS = N->getOperand(1);
 731   SDLoc DL(N);
 732   EVT SmallVT = LHS.getValueType();
 733
 734   // To determine if the result overflowed in a larger type, we extend the
 735   // input to the larger type, do the multiply (checking if it overflows),
 736   // then also check the high bits of the result to see if overflow happened
 737   // there.
 738   if (N->getOpcode() == ISD::SMULO) {
 739     LHS = SExtPromotedInteger(LHS);
 740     RHS = SExtPromotedInteger(RHS);
 741   } else {
 742     LHS = ZExtPromotedInteger(LHS);
 743     RHS = ZExtPromotedInteger(RHS);
 744   }
 745   SDVTList VTs = DAG.getVTList(LHS.getValueType(), N->getValueType(1));
 746   SDValue Mul = DAG.getNode(N->getOpcode(), DL, VTs, LHS, RHS);
 747
 748   // Overflow occurred if it occurred in the larger type, or if the high part
 749   // of the result does not zero/sign-extend the low part.  Check this second
 750   // possibility first.
 751   SDValue Overflow;
 752   if (N->getOpcode() == ISD::UMULO) {
 753     // Unsigned overflow occurred if the high part is non-zero.
 754     SDValue Hi = DAG.getNode(ISD::SRL, DL, Mul.getValueType(), Mul,
 755                              DAG.getIntPtrConstant(SmallVT.getSizeInBits(),
 756                                                    DL));
 757     Overflow = DAG.getSetCC(DL, N->getValueType(1), Hi,
 758                             DAG.getConstant(0, DL, Hi.getValueType()),
 759                             ISD::SETNE);
 760   } else {
 761     // Signed overflow occurred if the high part does not sign extend the low.
 762     SDValue SExt = DAG.getNode(ISD::SIGN_EXTEND_INREG, DL, Mul.getValueType(),
 763                                Mul, DAG.getValueType(SmallVT));
 764     Overflow = DAG.getSetCC(DL, N->getValueType(1), SExt, Mul, ISD::SETNE);
 765   }
 766
 767   // The only other way for overflow to occur is if the multiplication in the
 768   // larger type itself overflowed.
 769   Overflow = DAG.getNode(ISD::OR, DL, N->getValueType(1), Overflow,
 770                          SDValue(Mul.getNode(), 1));
 771
 772   // Use the calculated overflow everywhere.
 773   ReplaceValueWith(SDValue(N, 1), Overflow);
 774   return Mul;
 775 }
 776
 777 SDValue DAGTypeLegalizer::PromoteIntRes_UDIV(SDNode *N) {
 778   // Zero extend the input.
 779   SDValue LHS = ZExtPromotedInteger(N->getOperand(0));
 780   SDValue RHS = ZExtPromotedInteger(N->getOperand(1));
 781   return DAG.getNode(N->getOpcode(), SDLoc(N),
 782                      LHS.getValueType(), LHS, RHS);
 783 }
 784
 785 SDValue DAGTypeLegalizer::PromoteIntRes_UNDEF(SDNode *N) {
 786   return DAG.getUNDEF(TLI.getTypeToTransformTo(*DAG.getContext(),
 787                                                N->getValueType(0)));
 788 }
 789
 790 SDValue DAGTypeLegalizer::PromoteIntRes_VAARG(SDNode *N) {
 791   SDValue Chain = N->getOperand(0); // Get the chain.
 792   SDValue Ptr = N->getOperand(1); // Get the pointer.
 793   EVT VT = N->getValueType(0);
 794   SDLoc dl(N);
 795
 796   MVT RegVT = TLI.getRegisterType(*DAG.getContext(), VT);
 797   unsigned NumRegs = TLI.getNumRegisters(*DAG.getContext(), VT);
 798   // The argument is passed as NumRegs registers of type RegVT.
 799
 800   SmallVector<SDValue, 8> Parts(NumRegs);
 801   for (unsigned i = 0; i < NumRegs; ++i) {
 802     Parts[i] = DAG.getVAArg(RegVT, dl, Chain, Ptr, N->getOperand(2),
 803                             N->getConstantOperandVal(3));
 804     Chain = Parts[i].getValue(1);
 805   }
 806
 807   // Handle endianness of the load.
 808   if (DAG.getDataLayout().isBigEndian())
 809     std::reverse(Parts.begin(), Parts.end());
 810
 811   // Assemble the parts in the promoted type.
 812   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
 813   SDValue Res = DAG.getNode(ISD::ZERO_EXTEND, dl, NVT, Parts[0]);
 814   for (unsigned i = 1; i < NumRegs; ++i) {
 815     SDValue Part = DAG.getNode(ISD::ZERO_EXTEND, dl, NVT, Parts[i]);
 816     // Shift it to the right position and "or" it in.
 817     Part = DAG.getNode(ISD::SHL, dl, NVT, Part,
 818                        DAG.getConstant(i * RegVT.getSizeInBits(), dl,
 819                                        TLI.getPointerTy(DAG.getDataLayout())));
 820     Res = DAG.getNode(ISD::OR, dl, NVT, Res, Part);
 821   }
 822
 823   // Modified the chain result - switch anything that used the old chain to
 824   // use the new one.
 825   ReplaceValueWith(SDValue(N, 1), Chain);
 826
 827   return Res;
 828 }
 829
 830 //===----------------------------------------------------------------------===//
 831 //  Integer Operand Promotion
 832 //===----------------------------------------------------------------------===//
 833
 834 /// PromoteIntegerOperand - This method is called when the specified operand of
 835 /// the specified node is found to need promotion.  At this point, all of the
 836 /// result types of the node are known to be legal, but other operands of the
 837 /// node may need promotion or expansion as well as the specified one.
 838 bool DAGTypeLegalizer::PromoteIntegerOperand(SDNode *N, unsigned OpNo) {
 839   DEBUG(dbgs() << "Promote integer operand: "; N->dump(&DAG); dbgs() << "\n");
 840   SDValue Res = SDValue();
 841
 842   if (CustomLowerNode(N, N->getOperand(OpNo).getValueType(), false))
 843     return false;
 844
 845   switch (N->getOpcode()) {
 846     default:
 847   #ifndef NDEBUG
 848     dbgs() << "PromoteIntegerOperand Op #" << OpNo << ": ";
 849     N->dump(&DAG); dbgs() << "\n";
 850   #endif
 851     llvm_unreachable("Do not know how to promote this operator's operand!");
 852
 853   case ISD::ANY_EXTEND:   Res = PromoteIntOp_ANY_EXTEND(N); break;
 854   case ISD::ATOMIC_STORE:
 855     Res = PromoteIntOp_ATOMIC_STORE(cast<AtomicSDNode>(N));
 856     break;
 857   case ISD::BITCAST:      Res = PromoteIntOp_BITCAST(N); break;
 858   case ISD::BR_CC:        Res = PromoteIntOp_BR_CC(N, OpNo); break;
 859   case ISD::BRCOND:       Res = PromoteIntOp_BRCOND(N, OpNo); break;
 860   case ISD::BUILD_PAIR:   Res = PromoteIntOp_BUILD_PAIR(N); break;
 861   case ISD::BUILD_VECTOR: Res = PromoteIntOp_BUILD_VECTOR(N); break;
 862   case ISD::CONCAT_VECTORS: Res = PromoteIntOp_CONCAT_VECTORS(N); break;
 863   case ISD::EXTRACT_VECTOR_ELT: Res = PromoteIntOp_EXTRACT_VECTOR_ELT(N); break;
 864   case ISD::CONVERT_RNDSAT:
 865                           Res = PromoteIntOp_CONVERT_RNDSAT(N); break;
 866   case ISD::INSERT_VECTOR_ELT:
 867                           Res = PromoteIntOp_INSERT_VECTOR_ELT(N, OpNo);break;
 868   case ISD::SCALAR_TO_VECTOR:
 869                           Res = PromoteIntOp_SCALAR_TO_VECTOR(N); break;
 870   case ISD::VSELECT:
 871   case ISD::SELECT:       Res = PromoteIntOp_SELECT(N, OpNo); break;
 872   case ISD::SELECT_CC:    Res = PromoteIntOp_SELECT_CC(N, OpNo); break;
 873   case ISD::SETCC:        Res = PromoteIntOp_SETCC(N, OpNo); break;
 874   case ISD::SIGN_EXTEND:  Res = PromoteIntOp_SIGN_EXTEND(N); break;
 875   case ISD::SINT_TO_FP:   Res = PromoteIntOp_SINT_TO_FP(N); break;
 876   case ISD::STORE:        Res = PromoteIntOp_STORE(cast<StoreSDNode>(N),
 877                                                    OpNo); break;
 878   case ISD::MSTORE:       Res = PromoteIntOp_MSTORE(cast<MaskedStoreSDNode>(N),
 879                                                     OpNo); break;
 880   case ISD::MLOAD:        Res = PromoteIntOp_MLOAD(cast<MaskedLoadSDNode>(N),
 881                                                     OpNo); break;
 882   case ISD::TRUNCATE:     Res = PromoteIntOp_TRUNCATE(N); break;
 883   case ISD::FP16_TO_FP:
 884   case ISD::UINT_TO_FP:   Res = PromoteIntOp_UINT_TO_FP(N); break;
 885   case ISD::ZERO_EXTEND:  Res = PromoteIntOp_ZERO_EXTEND(N); break;
 886   case ISD::EXTRACT_SUBVECTOR: Res = PromoteIntOp_EXTRACT_SUBVECTOR(N); break;
 887
 888   case ISD::SHL:
 889   case ISD::SRA:
 890   case ISD::SRL:
 891   case ISD::ROTL:
 892   case ISD::ROTR: Res = PromoteIntOp_Shift(N); break;
 893   }
 894
 895   // If the result is null, the sub-method took care of registering results etc.
 896   if (!Res.getNode()) return false;
 897
 898   // If the result is N, the sub-method updated N in place.  Tell the legalizer
 899   // core about this.
 900   if (Res.getNode() == N)
 901     return true;
 902
 903   assert(Res.getValueType() == N->getValueType(0) && N->getNumValues() == 1 &&
 904          "Invalid operand expansion");
 905
 906   ReplaceValueWith(SDValue(N, 0), Res);
 907   return false;
 908 }
 909
 910 /// PromoteSetCCOperands - Promote the operands of a comparison.  This code is
 911 /// shared among BR_CC, SELECT_CC, and SETCC handlers.
 912 void DAGTypeLegalizer::PromoteSetCCOperands(SDValue &NewLHS,SDValue &NewRHS,
 913                                             ISD::CondCode CCCode) {
 914   // We have to insert explicit sign or zero extends.  Note that we could
 915   // insert sign extends for ALL conditions, but zero extend is cheaper on
 916   // many machines (an AND instead of two shifts), so prefer it.
 917   switch (CCCode) {
 918   default: llvm_unreachable("Unknown integer comparison!");
 919   case ISD::SETEQ:
 920   case ISD::SETNE: {
 921     SDValue OpL = GetPromotedInteger(NewLHS);
 922     SDValue OpR = GetPromotedInteger(NewRHS);
 923
 924     // We would prefer to promote the comparison operand with sign extension,
 925     // if we find the operand is actually to truncate an AssertSext. With this
 926     // optimization, we can avoid inserting real truncate instruction, which
 927     // is redudant eventually.
 928     if (OpL->getOpcode() == ISD::AssertSext &&
 929         cast<VTSDNode>(OpL->getOperand(1))->getVT() == NewLHS.getValueType() &&
 930         OpR->getOpcode() == ISD::AssertSext &&
 931         cast<VTSDNode>(OpR->getOperand(1))->getVT() == NewRHS.getValueType()) {
 932       NewLHS = OpL;
 933       NewRHS = OpR;
 934     } else {
 935       NewLHS = ZExtPromotedInteger(NewLHS);
 936       NewRHS = ZExtPromotedInteger(NewRHS);
 937     }
 938     break;
 939   }
 940   case ISD::SETUGE:
 941   case ISD::SETUGT:
 942   case ISD::SETULE:
 943   case ISD::SETULT:
 944     // ALL of these operations will work if we either sign or zero extend
 945     // the operands (including the unsigned comparisons!).  Zero extend is
 946     // usually a simpler/cheaper operation, so prefer it.
 947     NewLHS = ZExtPromotedInteger(NewLHS);
 948     NewRHS = ZExtPromotedInteger(NewRHS);
 949     break;
 950   case ISD::SETGE:
 951   case ISD::SETGT:
 952   case ISD::SETLT:
 953   case ISD::SETLE:
 954     NewLHS = SExtPromotedInteger(NewLHS);
 955     NewRHS = SExtPromotedInteger(NewRHS);
 956     break;
 957   }
 958 }
 959
 960 SDValue DAGTypeLegalizer::PromoteIntOp_ANY_EXTEND(SDNode *N) {
 961   SDValue Op = GetPromotedInteger(N->getOperand(0));
 962   return DAG.getNode(ISD::ANY_EXTEND, SDLoc(N), N->getValueType(0), Op);
 963 }
 964
 965 SDValue DAGTypeLegalizer::PromoteIntOp_ATOMIC_STORE(AtomicSDNode *N) {
 966   SDValue Op2 = GetPromotedInteger(N->getOperand(2));
 967   return DAG.getAtomic(N->getOpcode(), SDLoc(N), N->getMemoryVT(),
 968                        N->getChain(), N->getBasePtr(), Op2, N->getMemOperand(),
 969                        N->getOrdering(), N->getSynchScope());
 970 }
 971
 972 SDValue DAGTypeLegalizer::PromoteIntOp_BITCAST(SDNode *N) {
 973   // This should only occur in unusual situations like bitcasting to an
 974   // x86_fp80, so just turn it into a store+load
 975   return CreateStackStoreLoad(N->getOperand(0), N->getValueType(0));
 976 }
 977
 978 SDValue DAGTypeLegalizer::PromoteIntOp_BR_CC(SDNode *N, unsigned OpNo) {
 979   assert(OpNo == 2 && "Don't know how to promote this operand!");
 980
 981   SDValue LHS = N->getOperand(2);
 982   SDValue RHS = N->getOperand(3);
 983   PromoteSetCCOperands(LHS, RHS, cast<CondCodeSDNode>(N->getOperand(1))->get());
 984
 985   // The chain (Op#0), CC (#1) and basic block destination (Op#4) are always
 986   // legal types.
 987   return SDValue(DAG.UpdateNodeOperands(N, N->getOperand(0),
 988                                 N->getOperand(1), LHS, RHS, N->getOperand(4)),
 989                  0);
 990 }
 991
 992 SDValue DAGTypeLegalizer::PromoteIntOp_BRCOND(SDNode *N, unsigned OpNo) {
 993   assert(OpNo == 1 && "only know how to promote condition");
 994
 995   // Promote all the way up to the canonical SetCC type.
 996   SDValue Cond = PromoteTargetBoolean(N->getOperand(1), MVT::Other);
 997
 998   // The chain (Op#0) and basic block destination (Op#2) are always legal types.
 999   return SDValue(DAG.UpdateNodeOperands(N, N->getOperand(0), Cond,
1000                                         N->getOperand(2)), 0);
1001 }
1002
1003 SDValue DAGTypeLegalizer::PromoteIntOp_BUILD_PAIR(SDNode *N) {
1004   // Since the result type is legal, the operands must promote to it.
1005   EVT OVT = N->getOperand(0).getValueType();
1006   SDValue Lo = ZExtPromotedInteger(N->getOperand(0));
1007   SDValue Hi = GetPromotedInteger(N->getOperand(1));
1008   assert(Lo.getValueType() == N->getValueType(0) && "Operand over promoted?");
1009   SDLoc dl(N);
1010
1011   Hi = DAG.getNode(ISD::SHL, dl, N->getValueType(0), Hi,
1012                    DAG.getConstant(OVT.getSizeInBits(), dl,
1013                                    TLI.getPointerTy(DAG.getDataLayout())));
1014   return DAG.getNode(ISD::OR, dl, N->getValueType(0), Lo, Hi);
1015 }
1016
1017 SDValue DAGTypeLegalizer::PromoteIntOp_BUILD_VECTOR(SDNode *N) {
1018   // The vector type is legal but the element type is not.  This implies
1019   // that the vector is a power-of-two in length and that the element
1020   // type does not have a strange size (eg: it is not i1).
1021   EVT VecVT = N->getValueType(0);
1022   unsigned NumElts = VecVT.getVectorNumElements();
1023   assert(!((NumElts & 1) && (!TLI.isTypeLegal(VecVT))) &&
1024          "Legal vector of one illegal element?");
1025
1026   // Promote the inserted value.  The type does not need to match the
1027   // vector element type.  Check that any extra bits introduced will be
1028   // truncated away.
1029   assert(N->getOperand(0).getValueType().getSizeInBits() >=
1030          N->getValueType(0).getVectorElementType().getSizeInBits() &&
1031          "Type of inserted value narrower than vector element type!");
1032
1033   SmallVector<SDValue, 16> NewOps;
1034   for (unsigned i = 0; i < NumElts; ++i)
1035     NewOps.push_back(GetPromotedInteger(N->getOperand(i)));
1036
1037   return SDValue(DAG.UpdateNodeOperands(N, NewOps), 0);
1038 }
1039
1040 SDValue DAGTypeLegalizer::PromoteIntOp_CONVERT_RNDSAT(SDNode *N) {
1041   ISD::CvtCode CvtCode = cast<CvtRndSatSDNode>(N)->getCvtCode();
1042   assert ((CvtCode == ISD::CVT_SS || CvtCode == ISD::CVT_SU ||
1043            CvtCode == ISD::CVT_US || CvtCode == ISD::CVT_UU ||
1044            CvtCode == ISD::CVT_FS || CvtCode == ISD::CVT_FU) &&
1045            "can only promote integer arguments");
1046   SDValue InOp = GetPromotedInteger(N->getOperand(0));
1047   return DAG.getConvertRndSat(N->getValueType(0), SDLoc(N), InOp,
1048                               N->getOperand(1), N->getOperand(2),
1049                               N->getOperand(3), N->getOperand(4), CvtCode);
1050 }
1051
1052 SDValue DAGTypeLegalizer::PromoteIntOp_INSERT_VECTOR_ELT(SDNode *N,
1053                                                          unsigned OpNo) {
1054   if (OpNo == 1) {
1055     // Promote the inserted value.  This is valid because the type does not
1056     // have to match the vector element type.
1057
1058     // Check that any extra bits introduced will be truncated away.
1059     assert(N->getOperand(1).getValueType().getSizeInBits() >=
1060            N->getValueType(0).getVectorElementType().getSizeInBits() &&
1061            "Type of inserted value narrower than vector element type!");
1062     return SDValue(DAG.UpdateNodeOperands(N, N->getOperand(0),
1063                                   GetPromotedInteger(N->getOperand(1)),
1064                                   N->getOperand(2)),
1065                    0);
1066   }
1067
1068   assert(OpNo == 2 && "Different operand and result vector types?");
1069
1070   // Promote the index.
1071   SDValue Idx = DAG.getZExtOrTrunc(N->getOperand(2), SDLoc(N),
1072                                    TLI.getVectorIdxTy(DAG.getDataLayout()));
1073   return SDValue(DAG.UpdateNodeOperands(N, N->getOperand(0),
1074                                 N->getOperand(1), Idx), 0);
1075 }
1076
1077 SDValue DAGTypeLegalizer::PromoteIntOp_SCALAR_TO_VECTOR(SDNode *N) {
1078   // Integer SCALAR_TO_VECTOR operands are implicitly truncated, so just promote
1079   // the operand in place.
1080   return SDValue(DAG.UpdateNodeOperands(N,
1081                                 GetPromotedInteger(N->getOperand(0))), 0);
1082 }
1083
1084 SDValue DAGTypeLegalizer::PromoteIntOp_SELECT(SDNode *N, unsigned OpNo) {
1085   assert(OpNo == 0 && "Only know how to promote the condition!");
1086   SDValue Cond = N->getOperand(0);
1087   EVT OpTy = N->getOperand(1).getValueType();
1088
1089   // Promote all the way up to the canonical SetCC type.
1090   EVT OpVT = N->getOpcode() == ISD::SELECT ? OpTy.getScalarType() : OpTy;
1091   Cond = PromoteTargetBoolean(Cond, OpVT);
1092
1093   return SDValue(DAG.UpdateNodeOperands(N, Cond, N->getOperand(1),
1094                                         N->getOperand(2)), 0);
1095 }
1096
1097 SDValue DAGTypeLegalizer::PromoteIntOp_SELECT_CC(SDNode *N, unsigned OpNo) {
1098   assert(OpNo == 0 && "Don't know how to promote this operand!");
1099
1100   SDValue LHS = N->getOperand(0);
1101   SDValue RHS = N->getOperand(1);
1102   PromoteSetCCOperands(LHS, RHS, cast<CondCodeSDNode>(N->getOperand(4))->get());
1103
1104   // The CC (#4) and the possible return values (#2 and #3) have legal types.
1105   return SDValue(DAG.UpdateNodeOperands(N, LHS, RHS, N->getOperand(2),
1106                                 N->getOperand(3), N->getOperand(4)), 0);
1107 }
1108
1109 SDValue DAGTypeLegalizer::PromoteIntOp_SETCC(SDNode *N, unsigned OpNo) {
1110   assert(OpNo == 0 && "Don't know how to promote this operand!");
1111
1112   SDValue LHS = N->getOperand(0);
1113   SDValue RHS = N->getOperand(1);
1114   PromoteSetCCOperands(LHS, RHS, cast<CondCodeSDNode>(N->getOperand(2))->get());
1115
1116   // The CC (#2) is always legal.
1117   return SDValue(DAG.UpdateNodeOperands(N, LHS, RHS, N->getOperand(2)), 0);
1118 }
1119
1120 SDValue DAGTypeLegalizer::PromoteIntOp_Shift(SDNode *N) {
1121   return SDValue(DAG.UpdateNodeOperands(N, N->getOperand(0),
1122                                 ZExtPromotedInteger(N->getOperand(1))), 0);
1123 }
1124
1125 SDValue DAGTypeLegalizer::PromoteIntOp_SIGN_EXTEND(SDNode *N) {
1126   SDValue Op = GetPromotedInteger(N->getOperand(0));
1127   SDLoc dl(N);
1128   Op = DAG.getNode(ISD::ANY_EXTEND, dl, N->getValueType(0), Op);
1129   return DAG.getNode(ISD::SIGN_EXTEND_INREG, dl, Op.getValueType(),
1130                      Op, DAG.getValueType(N->getOperand(0).getValueType()));
1131 }
1132
1133 SDValue DAGTypeLegalizer::PromoteIntOp_SINT_TO_FP(SDNode *N) {
1134   return SDValue(DAG.UpdateNodeOperands(N,
1135                                 SExtPromotedInteger(N->getOperand(0))), 0);
1136 }
1137
1138 SDValue DAGTypeLegalizer::PromoteIntOp_STORE(StoreSDNode *N, unsigned OpNo){
1139   assert(ISD::isUNINDEXEDStore(N) && "Indexed store during type legalization!");
1140   SDValue Ch = N->getChain(), Ptr = N->getBasePtr();
1141   SDLoc dl(N);
1142
1143   SDValue Val = GetPromotedInteger(N->getValue());  // Get promoted value.
1144
1145   // Truncate the value and store the result.
1146   return DAG.getTruncStore(Ch, dl, Val, Ptr,
1147                            N->getMemoryVT(), N->getMemOperand());
1148 }
1149
1150 SDValue DAGTypeLegalizer::PromoteIntOp_MSTORE(MaskedStoreSDNode *N, unsigned OpNo){
1151
1152   SDValue DataOp = N->getValue();
1153   EVT DataVT = DataOp.getValueType();
1154   SDValue Mask = N->getMask();
1155   EVT MaskVT = Mask.getValueType();
1156   SDLoc dl(N);
1157
1158   bool TruncateStore = false;
1159   if (!TLI.isTypeLegal(DataVT)) {
1160     if (getTypeAction(DataVT) == TargetLowering::TypePromoteInteger) {
1161       DataOp = GetPromotedInteger(DataOp);
1162       if (!TLI.isTypeLegal(MaskVT))
1163         Mask = PromoteTargetBoolean(Mask, DataOp.getValueType());
1164       TruncateStore = true;
1165     }
1166     else {
1167       assert(getTypeAction(DataVT) == TargetLowering::TypeWidenVector &&
1168              "Unexpected data legalization in MSTORE");
1169       DataOp = GetWidenedVector(DataOp);
1170
1171       if (getTypeAction(MaskVT) == TargetLowering::TypeWidenVector)
1172         Mask = GetWidenedVector(Mask);
1173       else {
1174         EVT BoolVT = getSetCCResultType(DataOp.getValueType());
1175
1176         // We can't use ModifyToType() because we should fill the mask with
1177         // zeroes
1178         unsigned WidenNumElts = BoolVT.getVectorNumElements();
1179         unsigned MaskNumElts = MaskVT.getVectorNumElements();
1180
1181         unsigned NumConcat = WidenNumElts / MaskNumElts;
1182         SmallVector<SDValue, 16> Ops(NumConcat);
1183         SDValue ZeroVal = DAG.getConstant(0, dl, MaskVT);
1184         Ops[0] = Mask;
1185         for (unsigned i = 1; i != NumConcat; ++i)
1186           Ops[i] = ZeroVal;
1187
1188         Mask = DAG.getNode(ISD::CONCAT_VECTORS, dl, BoolVT, Ops);
1189       }
1190     }
1191   }
1192   else
1193     Mask = PromoteTargetBoolean(N->getMask(), DataOp.getValueType());
1194   return DAG.getMaskedStore(N->getChain(), dl, DataOp, N->getBasePtr(), Mask,
1195                             N->getMemoryVT(), N->getMemOperand(),
1196                             TruncateStore);
1197 }
1198
1199 SDValue DAGTypeLegalizer::PromoteIntOp_MLOAD(MaskedLoadSDNode *N, unsigned OpNo){
1200   assert(OpNo == 2 && "Only know how to promote the mask!");
1201   EVT DataVT = N->getValueType(0);
1202   SDValue Mask = PromoteTargetBoolean(N->getOperand(OpNo), DataVT);
1203   SmallVector<SDValue, 4> NewOps(N->op_begin(), N->op_end());
1204   NewOps[OpNo] = Mask;
1205   return SDValue(DAG.UpdateNodeOperands(N, NewOps), 0);
1206 }
1207
1208 SDValue DAGTypeLegalizer::PromoteIntOp_TRUNCATE(SDNode *N) {
1209   SDValue Op = GetPromotedInteger(N->getOperand(0));
1210   return DAG.getNode(ISD::TRUNCATE, SDLoc(N), N->getValueType(0), Op);
1211 }
1212
1213 SDValue DAGTypeLegalizer::PromoteIntOp_UINT_TO_FP(SDNode *N) {
1214   return SDValue(DAG.UpdateNodeOperands(N,
1215                                 ZExtPromotedInteger(N->getOperand(0))), 0);
1216 }
1217
1218 SDValue DAGTypeLegalizer::PromoteIntOp_ZERO_EXTEND(SDNode *N) {
1219   SDLoc dl(N);
1220   SDValue Op = GetPromotedInteger(N->getOperand(0));
1221   Op = DAG.getNode(ISD::ANY_EXTEND, dl, N->getValueType(0), Op);
1222   return DAG.getZeroExtendInReg(Op, dl,
1223                                 N->getOperand(0).getValueType().getScalarType());
1224 }
1225
1226
1227 //===----------------------------------------------------------------------===//
1228 //  Integer Result Expansion
1229 //===----------------------------------------------------------------------===//
1230
1231 /// ExpandIntegerResult - This method is called when the specified result of the
1232 /// specified node is found to need expansion.  At this point, the node may also
1233 /// have invalid operands or may have other results that need promotion, we just
1234 /// know that (at least) one result needs expansion.
1235 void DAGTypeLegalizer::ExpandIntegerResult(SDNode *N, unsigned ResNo) {
1236   DEBUG(dbgs() << "Expand integer result: "; N->dump(&DAG); dbgs() << "\n");
1237   SDValue Lo, Hi;
1238   Lo = Hi = SDValue();
1239
1240   // See if the target wants to custom expand this node.
1241   if (CustomLowerNode(N, N->getValueType(ResNo), true))
1242     return;
1243
1244   switch (N->getOpcode()) {
1245   default:
1246 #ifndef NDEBUG
1247     dbgs() << "ExpandIntegerResult #" << ResNo << ": ";
1248     N->dump(&DAG); dbgs() << "\n";
1249 #endif
1250     llvm_unreachable("Do not know how to expand the result of this operator!");
1251
1252   case ISD::MERGE_VALUES: SplitRes_MERGE_VALUES(N, ResNo, Lo, Hi); break;
1253   case ISD::SELECT:       SplitRes_SELECT(N, Lo, Hi); break;
1254   case ISD::SELECT_CC:    SplitRes_SELECT_CC(N, Lo, Hi); break;
1255   case ISD::UNDEF:        SplitRes_UNDEF(N, Lo, Hi); break;
1256
1257   case ISD::BITCAST:            ExpandRes_BITCAST(N, Lo, Hi); break;
1258   case ISD::BUILD_PAIR:         ExpandRes_BUILD_PAIR(N, Lo, Hi); break;
1259   case ISD::EXTRACT_ELEMENT:    ExpandRes_EXTRACT_ELEMENT(N, Lo, Hi); break;
1260   case ISD::EXTRACT_VECTOR_ELT: ExpandRes_EXTRACT_VECTOR_ELT(N, Lo, Hi); break;
1261   case ISD::VAARG:              ExpandRes_VAARG(N, Lo, Hi); break;
1262
1263   case ISD::ANY_EXTEND:  ExpandIntRes_ANY_EXTEND(N, Lo, Hi); break;
1264   case ISD::AssertSext:  ExpandIntRes_AssertSext(N, Lo, Hi); break;
1265   case ISD::AssertZext:  ExpandIntRes_AssertZext(N, Lo, Hi); break;
1266   case ISD::BSWAP:       ExpandIntRes_BSWAP(N, Lo, Hi); break;
1267   case ISD::Constant:    ExpandIntRes_Constant(N, Lo, Hi); break;
1268   case ISD::CTLZ_ZERO_UNDEF:
1269   case ISD::CTLZ:        ExpandIntRes_CTLZ(N, Lo, Hi); break;
1270   case ISD::CTPOP:       ExpandIntRes_CTPOP(N, Lo, Hi); break;
1271   case ISD::CTTZ_ZERO_UNDEF:
1272   case ISD::CTTZ:        ExpandIntRes_CTTZ(N, Lo, Hi); break;
1273   case ISD::FP_TO_SINT:  ExpandIntRes_FP_TO_SINT(N, Lo, Hi); break;
1274   case ISD::FP_TO_UINT:  ExpandIntRes_FP_TO_UINT(N, Lo, Hi); break;
1275   case ISD::LOAD:        ExpandIntRes_LOAD(cast<LoadSDNode>(N), Lo, Hi); break;
1276   case ISD::MUL:         ExpandIntRes_MUL(N, Lo, Hi); break;
1277   case ISD::SDIV:        ExpandIntRes_SDIV(N, Lo, Hi); break;
1278   case ISD::SIGN_EXTEND: ExpandIntRes_SIGN_EXTEND(N, Lo, Hi); break;
1279   case ISD::SIGN_EXTEND_INREG: ExpandIntRes_SIGN_EXTEND_INREG(N, Lo, Hi); break;
1280   case ISD::SREM:        ExpandIntRes_SREM(N, Lo, Hi); break;
1281   case ISD::TRUNCATE:    ExpandIntRes_TRUNCATE(N, Lo, Hi); break;
1282   case ISD::UDIV:        ExpandIntRes_UDIV(N, Lo, Hi); break;
1283   case ISD::UREM:        ExpandIntRes_UREM(N, Lo, Hi); break;
1284   case ISD::ZERO_EXTEND: ExpandIntRes_ZERO_EXTEND(N, Lo, Hi); break;
1285   case ISD::ATOMIC_LOAD: ExpandIntRes_ATOMIC_LOAD(N, Lo, Hi); break;
1286
1287   case ISD::ATOMIC_LOAD_ADD:
1288   case ISD::ATOMIC_LOAD_SUB:
1289   case ISD::ATOMIC_LOAD_AND:
1290   case ISD::ATOMIC_LOAD_OR:
1291   case ISD::ATOMIC_LOAD_XOR:
1292   case ISD::ATOMIC_LOAD_NAND:
1293   case ISD::ATOMIC_LOAD_MIN:
1294   case ISD::ATOMIC_LOAD_MAX:
1295   case ISD::ATOMIC_LOAD_UMIN:
1296   case ISD::ATOMIC_LOAD_UMAX:
1297   case ISD::ATOMIC_SWAP:
1298   case ISD::ATOMIC_CMP_SWAP: {
1299     std::pair<SDValue, SDValue> Tmp = ExpandAtomic(N);
1300     SplitInteger(Tmp.first, Lo, Hi);
1301     ReplaceValueWith(SDValue(N, 1), Tmp.second);
1302     break;
1303   }
1304   case ISD::ATOMIC_CMP_SWAP_WITH_SUCCESS: {
1305     AtomicSDNode *AN = cast<AtomicSDNode>(N);
1306     SDVTList VTs = DAG.getVTList(N->getValueType(0), MVT::Other);
1307     SDValue Tmp = DAG.getAtomicCmpSwap(
1308         ISD::ATOMIC_CMP_SWAP, SDLoc(N), AN->getMemoryVT(), VTs,
1309         N->getOperand(0), N->getOperand(1), N->getOperand(2), N->getOperand(3),
1310         AN->getMemOperand(), AN->getSuccessOrdering(), AN->getFailureOrdering(),
1311         AN->getSynchScope());
1312
1313     // Expanding to the strong ATOMIC_CMP_SWAP node means we can determine
1314     // success simply by comparing the loaded value against the ingoing
1315     // comparison.
1316     SDValue Success = DAG.getSetCC(SDLoc(N), N->getValueType(1), Tmp,
1317                                    N->getOperand(2), ISD::SETEQ);
1318
1319     SplitInteger(Tmp, Lo, Hi);
1320     ReplaceValueWith(SDValue(N, 1), Success);
1321     ReplaceValueWith(SDValue(N, 2), Tmp.getValue(1));
1322     break;
1323   }
1324
1325   case ISD::AND:
1326   case ISD::OR:
1327   case ISD::XOR: ExpandIntRes_Logical(N, Lo, Hi); break;
1328
1329   case ISD::ADD:
1330   case ISD::SUB: ExpandIntRes_ADDSUB(N, Lo, Hi); break;
1331
1332   case ISD::ADDC:
1333   case ISD::SUBC: ExpandIntRes_ADDSUBC(N, Lo, Hi); break;
1334
1335   case ISD::ADDE:
1336   case ISD::SUBE: ExpandIntRes_ADDSUBE(N, Lo, Hi); break;
1337
1338   case ISD::SHL:
1339   case ISD::SRA:
1340   case ISD::SRL: ExpandIntRes_Shift(N, Lo, Hi); break;
1341
1342   case ISD::SADDO:
1343   case ISD::SSUBO: ExpandIntRes_SADDSUBO(N, Lo, Hi); break;
1344   case ISD::UADDO:
1345   case ISD::USUBO: ExpandIntRes_UADDSUBO(N, Lo, Hi); break;
1346   case ISD::UMULO:
1347   case ISD::SMULO: ExpandIntRes_XMULO(N, Lo, Hi); break;
1348   }
1349
1350   // If Lo/Hi is null, the sub-method took care of registering results etc.
1351   if (Lo.getNode())
1352     SetExpandedInteger(SDValue(N, ResNo), Lo, Hi);
1353 }
1354
1355 /// Lower an atomic node to the appropriate builtin call.
1356 std::pair <SDValue, SDValue> DAGTypeLegalizer::ExpandAtomic(SDNode *Node) {
1357   unsigned Opc = Node->getOpcode();
1358   MVT VT = cast<AtomicSDNode>(Node)->getMemoryVT().getSimpleVT();
1359   RTLIB::Libcall LC = RTLIB::getATOMIC(Opc, VT);
1360   assert(LC != RTLIB::UNKNOWN_LIBCALL && "Unexpected atomic op or value type!");
1361
1362   return ExpandChainLibCall(LC, Node, false);
1363 }
1364
1365 /// N is a shift by a value that needs to be expanded,
1366 /// and the shift amount is a constant 'Amt'.  Expand the operation.
1367 void DAGTypeLegalizer::ExpandShiftByConstant(SDNode *N, const APInt &Amt,
1368                                              SDValue &Lo, SDValue &Hi) {
1369   SDLoc DL(N);
1370   // Expand the incoming operand to be shifted, so that we have its parts
1371   SDValue InL, InH;
1372   GetExpandedInteger(N->getOperand(0), InL, InH);
1373
1374   // Though Amt shouldn't usually be 0, it's possible. E.g. when legalization
1375   // splitted a vector shift, like this: <op1, op2> SHL <0, 2>.
1376   if (!Amt) {
1377     Lo = InL;
1378     Hi = InH;
1379     return;
1380   }
1381
1382   EVT NVT = InL.getValueType();
1383   unsigned VTBits = N->getValueType(0).getSizeInBits();
1384   unsigned NVTBits = NVT.getSizeInBits();
1385   EVT ShTy = N->getOperand(1).getValueType();
1386
1387   if (N->getOpcode() == ISD::SHL) {
1388     if (Amt.ugt(VTBits)) {
1389       Lo = Hi = DAG.getConstant(0, DL, NVT);
1390     } else if (Amt.ugt(NVTBits)) {
1391       Lo = DAG.getConstant(0, DL, NVT);
1392       Hi = DAG.getNode(ISD::SHL, DL,
1393                        NVT, InL, DAG.getConstant(Amt - NVTBits, DL, ShTy));
1394     } else if (Amt == NVTBits) {
1395       Lo = DAG.getConstant(0, DL, NVT);
1396       Hi = InL;
1397     } else if (Amt == 1 &&
1398                TLI.isOperationLegalOrCustom(ISD::ADDC,
1399                               TLI.getTypeToExpandTo(*DAG.getContext(), NVT))) {
1400       // Emit this X << 1 as X+X.
1401       SDVTList VTList = DAG.getVTList(NVT, MVT::Glue);
1402       SDValue LoOps[2] = { InL, InL };
1403       Lo = DAG.getNode(ISD::ADDC, DL, VTList, LoOps);
1404       SDValue HiOps[3] = { InH, InH, Lo.getValue(1) };
1405       Hi = DAG.getNode(ISD::ADDE, DL, VTList, HiOps);
1406     } else {
1407       Lo = DAG.getNode(ISD::SHL, DL, NVT, InL, DAG.getConstant(Amt, DL, ShTy));
1408       Hi = DAG.getNode(ISD::OR, DL, NVT,
1409                        DAG.getNode(ISD::SHL, DL, NVT, InH,
1410                                    DAG.getConstant(Amt, DL, ShTy)),
1411                        DAG.getNode(ISD::SRL, DL, NVT, InL,
1412                                    DAG.getConstant(-Amt + NVTBits, DL, ShTy)));
1413     }
1414     return;
1415   }
1416
1417   if (N->getOpcode() == ISD::SRL) {
1418     if (Amt.ugt(VTBits)) {
1419       Lo = Hi = DAG.getConstant(0, DL, NVT);
1420     } else if (Amt.ugt(NVTBits)) {
1421       Lo = DAG.getNode(ISD::SRL, DL,
1422                        NVT, InH, DAG.getConstant(Amt - NVTBits, DL, ShTy));
1423       Hi = DAG.getConstant(0, DL, NVT);
1424     } else if (Amt == NVTBits) {
1425       Lo = InH;
1426       Hi = DAG.getConstant(0, DL, NVT);
1427     } else {
1428       Lo = DAG.getNode(ISD::OR, DL, NVT,
1429                        DAG.getNode(ISD::SRL, DL, NVT, InL,
1430                                    DAG.getConstant(Amt, DL, ShTy)),
1431                        DAG.getNode(ISD::SHL, DL, NVT, InH,
1432                                    DAG.getConstant(-Amt + NVTBits, DL, ShTy)));
1433       Hi = DAG.getNode(ISD::SRL, DL, NVT, InH, DAG.getConstant(Amt, DL, ShTy));
1434     }
1435     return;
1436   }
1437
1438   assert(N->getOpcode() == ISD::SRA && "Unknown shift!");
1439   if (Amt.ugt(VTBits)) {
1440     Hi = Lo = DAG.getNode(ISD::SRA, DL, NVT, InH,
1441                           DAG.getConstant(NVTBits - 1, DL, ShTy));
1442   } else if (Amt.ugt(NVTBits)) {
1443     Lo = DAG.getNode(ISD::SRA, DL, NVT, InH,
1444                      DAG.getConstant(Amt - NVTBits, DL, ShTy));
1445     Hi = DAG.getNode(ISD::SRA, DL, NVT, InH,
1446                      DAG.getConstant(NVTBits - 1, DL, ShTy));
1447   } else if (Amt == NVTBits) {
1448     Lo = InH;
1449     Hi = DAG.getNode(ISD::SRA, DL, NVT, InH,
1450                      DAG.getConstant(NVTBits - 1, DL, ShTy));
1451   } else {
1452     Lo = DAG.getNode(ISD::OR, DL, NVT,
1453                      DAG.getNode(ISD::SRL, DL, NVT, InL,
1454                                  DAG.getConstant(Amt, DL, ShTy)),
1455                      DAG.getNode(ISD::SHL, DL, NVT, InH,
1456                                  DAG.getConstant(-Amt + NVTBits, DL, ShTy)));
1457     Hi = DAG.getNode(ISD::SRA, DL, NVT, InH, DAG.getConstant(Amt, DL, ShTy));
1458   }
1459 }
1460
1461 /// ExpandShiftWithKnownAmountBit - Try to determine whether we can simplify
1462 /// this shift based on knowledge of the high bit of the shift amount.  If we
1463 /// can tell this, we know that it is >= 32 or < 32, without knowing the actual
1464 /// shift amount.
1465 bool DAGTypeLegalizer::
1466 ExpandShiftWithKnownAmountBit(SDNode *N, SDValue &Lo, SDValue &Hi) {
1467   SDValue Amt = N->getOperand(1);
1468   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
1469   EVT ShTy = Amt.getValueType();
1470   unsigned ShBits = ShTy.getScalarType().getSizeInBits();
1471   unsigned NVTBits = NVT.getScalarType().getSizeInBits();
1472   assert(isPowerOf2_32(NVTBits) &&
1473          "Expanded integer type size not a power of two!");
1474   SDLoc dl(N);
1475
1476   APInt HighBitMask = APInt::getHighBitsSet(ShBits, ShBits - Log2_32(NVTBits));
1477   APInt KnownZero, KnownOne;
1478   DAG.computeKnownBits(N->getOperand(1), KnownZero, KnownOne);
1479
1480   // If we don't know anything about the high bits, exit.
1481   if (((KnownZero|KnownOne) & HighBitMask) == 0)
1482     return false;
1483
1484   // Get the incoming operand to be shifted.
1485   SDValue InL, InH;
1486   GetExpandedInteger(N->getOperand(0), InL, InH);
1487
1488   // If we know that any of the high bits of the shift amount are one, then we
1489   // can do this as a couple of simple shifts.
1490   if (KnownOne.intersects(HighBitMask)) {
1491     // Mask out the high bit, which we know is set.
1492     Amt = DAG.getNode(ISD::AND, dl, ShTy, Amt,
1493                       DAG.getConstant(~HighBitMask, dl, ShTy));
1494
1495     switch (N->getOpcode()) {
1496     default: llvm_unreachable("Unknown shift");
1497     case ISD::SHL:
1498       Lo = DAG.getConstant(0, dl, NVT);              // Low part is zero.
1499       Hi = DAG.getNode(ISD::SHL, dl, NVT, InL, Amt); // High part from Lo part.
1500       return true;
1501     case ISD::SRL:
1502       Hi = DAG.getConstant(0, dl, NVT);              // Hi part is zero.
1503       Lo = DAG.getNode(ISD::SRL, dl, NVT, InH, Amt); // Lo part from Hi part.
1504       return true;
1505     case ISD::SRA:
1506       Hi = DAG.getNode(ISD::SRA, dl, NVT, InH,       // Sign extend high part.
1507                        DAG.getConstant(NVTBits - 1, dl, ShTy));
1508       Lo = DAG.getNode(ISD::SRA, dl, NVT, InH, Amt); // Lo part from Hi part.
1509       return true;
1510     }
1511   }
1512
1513   // If we know that all of the high bits of the shift amount are zero, then we
1514   // can do this as a couple of simple shifts.
1515   if ((KnownZero & HighBitMask) == HighBitMask) {
1516     // Calculate 31-x. 31 is used instead of 32 to avoid creating an undefined
1517     // shift if x is zero.  We can use XOR here because x is known to be smaller
1518     // than 32.
1519     SDValue Amt2 = DAG.getNode(ISD::XOR, dl, ShTy, Amt,
1520                                DAG.getConstant(NVTBits - 1, dl, ShTy));
1521
1522     unsigned Op1, Op2;
1523     switch (N->getOpcode()) {
1524     default: llvm_unreachable("Unknown shift");
1525     case ISD::SHL:  Op1 = ISD::SHL; Op2 = ISD::SRL; break;
1526     case ISD::SRL:
1527     case ISD::SRA:  Op1 = ISD::SRL; Op2 = ISD::SHL; break;
1528     }
1529
1530     // When shifting right the arithmetic for Lo and Hi is swapped.
1531     if (N->getOpcode() != ISD::SHL)
1532       std::swap(InL, InH);
1533
1534     // Use a little trick to get the bits that move from Lo to Hi. First
1535     // shift by one bit.
1536     SDValue Sh1 = DAG.getNode(Op2, dl, NVT, InL, DAG.getConstant(1, dl, ShTy));
1537     // Then compute the remaining shift with amount-1.
1538     SDValue Sh2 = DAG.getNode(Op2, dl, NVT, Sh1, Amt2);
1539
1540     Lo = DAG.getNode(N->getOpcode(), dl, NVT, InL, Amt);
1541     Hi = DAG.getNode(ISD::OR, dl, NVT, DAG.getNode(Op1, dl, NVT, InH, Amt),Sh2);
1542
1543     if (N->getOpcode() != ISD::SHL)
1544       std::swap(Hi, Lo);
1545     return true;
1546   }
1547
1548   return false;
1549 }
1550
1551 /// ExpandShiftWithUnknownAmountBit - Fully general expansion of integer shift
1552 /// of any size.
1553 bool DAGTypeLegalizer::
1554 ExpandShiftWithUnknownAmountBit(SDNode *N, SDValue &Lo, SDValue &Hi) {
1555   SDValue Amt = N->getOperand(1);
1556   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
1557   EVT ShTy = Amt.getValueType();
1558   unsigned NVTBits = NVT.getSizeInBits();
1559   assert(isPowerOf2_32(NVTBits) &&
1560          "Expanded integer type size not a power of two!");
1561   SDLoc dl(N);
1562
1563   // Get the incoming operand to be shifted.
1564   SDValue InL, InH;
1565   GetExpandedInteger(N->getOperand(0), InL, InH);
1566
1567   SDValue NVBitsNode = DAG.getConstant(NVTBits, dl, ShTy);
1568   SDValue AmtExcess = DAG.getNode(ISD::SUB, dl, ShTy, Amt, NVBitsNode);
1569   SDValue AmtLack = DAG.getNode(ISD::SUB, dl, ShTy, NVBitsNode, Amt);
1570   SDValue isShort = DAG.getSetCC(dl, getSetCCResultType(ShTy),
1571                                  Amt, NVBitsNode, ISD::SETULT);
1572   SDValue isZero = DAG.getSetCC(dl, getSetCCResultType(ShTy),
1573                                 Amt, DAG.getConstant(0, dl, ShTy),
1574                                 ISD::SETEQ);
1575
1576   SDValue LoS, HiS, LoL, HiL;
1577   switch (N->getOpcode()) {
1578   default: llvm_unreachable("Unknown shift");
1579   case ISD::SHL:
1580     // Short: ShAmt < NVTBits
1581     LoS = DAG.getNode(ISD::SHL, dl, NVT, InL, Amt);
1582     HiS = DAG.getNode(ISD::OR, dl, NVT,
1583                       DAG.getNode(ISD::SHL, dl, NVT, InH, Amt),
1584                       DAG.getNode(ISD::SRL, dl, NVT, InL, AmtLack));
1585
1586     // Long: ShAmt >= NVTBits
1587     LoL = DAG.getConstant(0, dl, NVT);                    // Lo part is zero.
1588     HiL = DAG.getNode(ISD::SHL, dl, NVT, InL, AmtExcess); // Hi from Lo part.
1589
1590     Lo = DAG.getSelect(dl, NVT, isShort, LoS, LoL);
1591     Hi = DAG.getSelect(dl, NVT, isZero, InH,
1592                        DAG.getSelect(dl, NVT, isShort, HiS, HiL));
1593     return true;
1594   case ISD::SRL:
1595     // Short: ShAmt < NVTBits
1596     HiS = DAG.getNode(ISD::SRL, dl, NVT, InH, Amt);
1597     LoS = DAG.getNode(ISD::OR, dl, NVT,
1598                       DAG.getNode(ISD::SRL, dl, NVT, InL, Amt),
1599     // FIXME: If Amt is zero, the following shift generates an undefined result
1600     // on some architectures.
1601                       DAG.getNode(ISD::SHL, dl, NVT, InH, AmtLack));
1602
1603     // Long: ShAmt >= NVTBits
1604     HiL = DAG.getConstant(0, dl, NVT);                    // Hi part is zero.
1605     LoL = DAG.getNode(ISD::SRL, dl, NVT, InH, AmtExcess); // Lo from Hi part.
1606
1607     Lo = DAG.getSelect(dl, NVT, isZero, InL,
1608                        DAG.getSelect(dl, NVT, isShort, LoS, LoL));
1609     Hi = DAG.getSelect(dl, NVT, isShort, HiS, HiL);
1610     return true;
1611   case ISD::SRA:
1612     // Short: ShAmt < NVTBits
1613     HiS = DAG.getNode(ISD::SRA, dl, NVT, InH, Amt);
1614     LoS = DAG.getNode(ISD::OR, dl, NVT,
1615                       DAG.getNode(ISD::SRL, dl, NVT, InL, Amt),
1616                       DAG.getNode(ISD::SHL, dl, NVT, InH, AmtLack));
1617
1618     // Long: ShAmt >= NVTBits
1619     HiL = DAG.getNode(ISD::SRA, dl, NVT, InH,             // Sign of Hi part.
1620                       DAG.getConstant(NVTBits - 1, dl, ShTy));
1621     LoL = DAG.getNode(ISD::SRA, dl, NVT, InH, AmtExcess); // Lo from Hi part.
1622
1623     Lo = DAG.getSelect(dl, NVT, isZero, InL,
1624                        DAG.getSelect(dl, NVT, isShort, LoS, LoL));
1625     Hi = DAG.getSelect(dl, NVT, isShort, HiS, HiL);
1626     return true;
1627   }
1628 }
1629
1630 void DAGTypeLegalizer::ExpandIntRes_ADDSUB(SDNode *N,
1631                                            SDValue &Lo, SDValue &Hi) {
1632   SDLoc dl(N);
1633   // Expand the subcomponents.
1634   SDValue LHSL, LHSH, RHSL, RHSH;
1635   GetExpandedInteger(N->getOperand(0), LHSL, LHSH);
1636   GetExpandedInteger(N->getOperand(1), RHSL, RHSH);
1637
1638   EVT NVT = LHSL.getValueType();
1639   SDValue LoOps[2] = { LHSL, RHSL };
1640   SDValue HiOps[3] = { LHSH, RHSH };
1641
1642   // Do not generate ADDC/ADDE or SUBC/SUBE if the target does not support
1643   // them.  TODO: Teach operation legalization how to expand unsupported
1644   // ADDC/ADDE/SUBC/SUBE.  The problem is that these operations generate
1645   // a carry of type MVT::Glue, but there doesn't seem to be any way to
1646   // generate a value of this type in the expanded code sequence.
1647   bool hasCarry =
1648     TLI.isOperationLegalOrCustom(N->getOpcode() == ISD::ADD ?
1649                                    ISD::ADDC : ISD::SUBC,
1650                                  TLI.getTypeToExpandTo(*DAG.getContext(), NVT));
1651
1652   if (hasCarry) {
1653     SDVTList VTList = DAG.getVTList(NVT, MVT::Glue);
1654     if (N->getOpcode() == ISD::ADD) {
1655       Lo = DAG.getNode(ISD::ADDC, dl, VTList, LoOps);
1656       HiOps[2] = Lo.getValue(1);
1657       Hi = DAG.getNode(ISD::ADDE, dl, VTList, HiOps);
1658     } else {
1659       Lo = DAG.getNode(ISD::SUBC, dl, VTList, LoOps);
1660       HiOps[2] = Lo.getValue(1);
1661       Hi = DAG.getNode(ISD::SUBE, dl, VTList, HiOps);
1662     }
1663     return;
1664   }
1665
1666   bool hasOVF =
1667     TLI.isOperationLegalOrCustom(N->getOpcode() == ISD::ADD ?
1668                                    ISD::UADDO : ISD::USUBO,
1669                                  TLI.getTypeToExpandTo(*DAG.getContext(), NVT));
1670   if (hasOVF) {
1671     SDVTList VTList = DAG.getVTList(NVT, NVT);
1672     TargetLoweringBase::BooleanContent BoolType = TLI.getBooleanContents(NVT);
1673     int RevOpc;
1674     if (N->getOpcode() == ISD::ADD) {
1675       RevOpc = ISD::SUB;
1676       Lo = DAG.getNode(ISD::UADDO, dl, VTList, LoOps);
1677       Hi = DAG.getNode(ISD::ADD, dl, NVT, makeArrayRef(HiOps, 2));
1678     } else {
1679       RevOpc = ISD::ADD;
1680       Lo = DAG.getNode(ISD::USUBO, dl, VTList, LoOps);
1681       Hi = DAG.getNode(ISD::SUB, dl, NVT, makeArrayRef(HiOps, 2));
1682     }
1683     SDValue OVF = Lo.getValue(1);
1684
1685     switch (BoolType) {
1686     case TargetLoweringBase::UndefinedBooleanContent:
1687       OVF = DAG.getNode(ISD::AND, dl, NVT, DAG.getConstant(1, dl, NVT), OVF);
1688       // Fallthrough
1689     case TargetLoweringBase::ZeroOrOneBooleanContent:
1690       Hi = DAG.getNode(N->getOpcode(), dl, NVT, Hi, OVF);
1691       break;
1692     case TargetLoweringBase::ZeroOrNegativeOneBooleanContent:
1693       Hi = DAG.getNode(RevOpc, dl, NVT, Hi, OVF);
1694     }
1695     return;
1696   }
1697
1698   if (N->getOpcode() == ISD::ADD) {
1699     Lo = DAG.getNode(ISD::ADD, dl, NVT, LoOps);
1700     Hi = DAG.getNode(ISD::ADD, dl, NVT, makeArrayRef(HiOps, 2));
1701     SDValue Cmp1 = DAG.getSetCC(dl, getSetCCResultType(NVT), Lo, LoOps[0],
1702                                 ISD::SETULT);
1703     SDValue Carry1 = DAG.getSelect(dl, NVT, Cmp1,
1704                                    DAG.getConstant(1, dl, NVT),
1705                                    DAG.getConstant(0, dl, NVT));
1706     SDValue Cmp2 = DAG.getSetCC(dl, getSetCCResultType(NVT), Lo, LoOps[1],
1707                                 ISD::SETULT);
1708     SDValue Carry2 = DAG.getSelect(dl, NVT, Cmp2,
1709                                    DAG.getConstant(1, dl, NVT), Carry1);
1710     Hi = DAG.getNode(ISD::ADD, dl, NVT, Hi, Carry2);
1711   } else {
1712     Lo = DAG.getNode(ISD::SUB, dl, NVT, LoOps);
1713     Hi = DAG.getNode(ISD::SUB, dl, NVT, makeArrayRef(HiOps, 2));
1714     SDValue Cmp =
1715       DAG.getSetCC(dl, getSetCCResultType(LoOps[0].getValueType()),
1716                    LoOps[0], LoOps[1], ISD::SETULT);
1717     SDValue Borrow = DAG.getSelect(dl, NVT, Cmp,
1718                                    DAG.getConstant(1, dl, NVT),
1719                                    DAG.getConstant(0, dl, NVT));
1720     Hi = DAG.getNode(ISD::SUB, dl, NVT, Hi, Borrow);
1721   }
1722 }
1723
1724 void DAGTypeLegalizer::ExpandIntRes_ADDSUBC(SDNode *N,
1725                                             SDValue &Lo, SDValue &Hi) {
1726   // Expand the subcomponents.
1727   SDValue LHSL, LHSH, RHSL, RHSH;
1728   SDLoc dl(N);
1729   GetExpandedInteger(N->getOperand(0), LHSL, LHSH);
1730   GetExpandedInteger(N->getOperand(1), RHSL, RHSH);
1731   SDVTList VTList = DAG.getVTList(LHSL.getValueType(), MVT::Glue);
1732   SDValue LoOps[2] = { LHSL, RHSL };
1733   SDValue HiOps[3] = { LHSH, RHSH };
1734
1735   if (N->getOpcode() == ISD::ADDC) {
1736     Lo = DAG.getNode(ISD::ADDC, dl, VTList, LoOps);
1737     HiOps[2] = Lo.getValue(1);
1738     Hi = DAG.getNode(ISD::ADDE, dl, VTList, HiOps);
1739   } else {
1740     Lo = DAG.getNode(ISD::SUBC, dl, VTList, LoOps);
1741     HiOps[2] = Lo.getValue(1);
1742     Hi = DAG.getNode(ISD::SUBE, dl, VTList, HiOps);
1743   }
1744
1745   // Legalized the flag result - switch anything that used the old flag to
1746   // use the new one.
1747   ReplaceValueWith(SDValue(N, 1), Hi.getValue(1));
1748 }
1749
1750 void DAGTypeLegalizer::ExpandIntRes_ADDSUBE(SDNode *N,
1751                                             SDValue &Lo, SDValue &Hi) {
1752   // Expand the subcomponents.
1753   SDValue LHSL, LHSH, RHSL, RHSH;
1754   SDLoc dl(N);
1755   GetExpandedInteger(N->getOperand(0), LHSL, LHSH);
1756   GetExpandedInteger(N->getOperand(1), RHSL, RHSH);
1757   SDVTList VTList = DAG.getVTList(LHSL.getValueType(), MVT::Glue);
1758   SDValue LoOps[3] = { LHSL, RHSL, N->getOperand(2) };
1759   SDValue HiOps[3] = { LHSH, RHSH };
1760
1761   Lo = DAG.getNode(N->getOpcode(), dl, VTList, LoOps);
1762   HiOps[2] = Lo.getValue(1);
1763   Hi = DAG.getNode(N->getOpcode(), dl, VTList, HiOps);
1764
1765   // Legalized the flag result - switch anything that used the old flag to
1766   // use the new one.
1767   ReplaceValueWith(SDValue(N, 1), Hi.getValue(1));
1768 }
1769
1770 void DAGTypeLegalizer::ExpandIntRes_MERGE_VALUES(SDNode *N, unsigned ResNo,
1771                                                  SDValue &Lo, SDValue &Hi) {
1772   SDValue Res = DisintegrateMERGE_VALUES(N, ResNo);
1773   SplitInteger(Res, Lo, Hi);
1774 }
1775
1776 void DAGTypeLegalizer::ExpandIntRes_ANY_EXTEND(SDNode *N,
1777                                                SDValue &Lo, SDValue &Hi) {
1778   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
1779   SDLoc dl(N);
1780   SDValue Op = N->getOperand(0);
1781   if (Op.getValueType().bitsLE(NVT)) {
1782     // The low part is any extension of the input (which degenerates to a copy).
1783     Lo = DAG.getNode(ISD::ANY_EXTEND, dl, NVT, Op);
1784     Hi = DAG.getUNDEF(NVT);   // The high part is undefined.
1785   } else {
1786     // For example, extension of an i48 to an i64.  The operand type necessarily
1787     // promotes to the result type, so will end up being expanded too.
1788     assert(getTypeAction(Op.getValueType()) ==
1789            TargetLowering::TypePromoteInteger &&
1790            "Only know how to promote this result!");
1791     SDValue Res = GetPromotedInteger(Op);
1792     assert(Res.getValueType() == N->getValueType(0) &&
1793            "Operand over promoted?");
1794     // Split the promoted operand.  This will simplify when it is expanded.
1795     SplitInteger(Res, Lo, Hi);
1796   }
1797 }
1798
1799 void DAGTypeLegalizer::ExpandIntRes_AssertSext(SDNode *N,
1800                                                SDValue &Lo, SDValue &Hi) {
1801   SDLoc dl(N);
1802   GetExpandedInteger(N->getOperand(0), Lo, Hi);
1803   EVT NVT = Lo.getValueType();
1804   EVT EVT = cast<VTSDNode>(N->getOperand(1))->getVT();
1805   unsigned NVTBits = NVT.getSizeInBits();
1806   unsigned EVTBits = EVT.getSizeInBits();
1807
1808   if (NVTBits < EVTBits) {
1809     Hi = DAG.getNode(ISD::AssertSext, dl, NVT, Hi,
1810                      DAG.getValueType(EVT::getIntegerVT(*DAG.getContext(),
1811                                                         EVTBits - NVTBits)));
1812   } else {
1813     Lo = DAG.getNode(ISD::AssertSext, dl, NVT, Lo, DAG.getValueType(EVT));
1814     // The high part replicates the sign bit of Lo, make it explicit.
1815     Hi = DAG.getNode(ISD::SRA, dl, NVT, Lo,
1816                      DAG.getConstant(NVTBits - 1, dl,
1817                                      TLI.getPointerTy(DAG.getDataLayout())));
1818   }
1819 }
1820
1821 void DAGTypeLegalizer::ExpandIntRes_AssertZext(SDNode *N,
1822                                                SDValue &Lo, SDValue &Hi) {
1823   SDLoc dl(N);
1824   GetExpandedInteger(N->getOperand(0), Lo, Hi);
1825   EVT NVT = Lo.getValueType();
1826   EVT EVT = cast<VTSDNode>(N->getOperand(1))->getVT();
1827   unsigned NVTBits = NVT.getSizeInBits();
1828   unsigned EVTBits = EVT.getSizeInBits();
1829
1830   if (NVTBits < EVTBits) {
1831     Hi = DAG.getNode(ISD::AssertZext, dl, NVT, Hi,
1832                      DAG.getValueType(EVT::getIntegerVT(*DAG.getContext(),
1833                                                         EVTBits - NVTBits)));
1834   } else {
1835     Lo = DAG.getNode(ISD::AssertZext, dl, NVT, Lo, DAG.getValueType(EVT));
1836     // The high part must be zero, make it explicit.
1837     Hi = DAG.getConstant(0, dl, NVT);
1838   }
1839 }
1840
1841 void DAGTypeLegalizer::ExpandIntRes_BSWAP(SDNode *N,
1842                                           SDValue &Lo, SDValue &Hi) {
1843   SDLoc dl(N);
1844   GetExpandedInteger(N->getOperand(0), Hi, Lo);  // Note swapped operands.
1845   Lo = DAG.getNode(ISD::BSWAP, dl, Lo.getValueType(), Lo);
1846   Hi = DAG.getNode(ISD::BSWAP, dl, Hi.getValueType(), Hi);
1847 }
1848
1849 void DAGTypeLegalizer::ExpandIntRes_Constant(SDNode *N,
1850                                              SDValue &Lo, SDValue &Hi) {
1851   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
1852   unsigned NBitWidth = NVT.getSizeInBits();
1853   auto Constant = cast<ConstantSDNode>(N);
1854   const APInt &Cst = Constant->getAPIntValue();
1855   bool IsTarget = Constant->isTargetOpcode();
1856   bool IsOpaque = Constant->isOpaque();
1857   SDLoc dl(N);
1858   Lo = DAG.getConstant(Cst.trunc(NBitWidth), dl, NVT, IsTarget, IsOpaque);
1859   Hi = DAG.getConstant(Cst.lshr(NBitWidth).trunc(NBitWidth), dl, NVT, IsTarget,
1860                        IsOpaque);
1861 }
1862
1863 void DAGTypeLegalizer::ExpandIntRes_CTLZ(SDNode *N,
1864                                          SDValue &Lo, SDValue &Hi) {
1865   SDLoc dl(N);
1866   // ctlz (HiLo) -> Hi != 0 ? ctlz(Hi) : (ctlz(Lo)+32)
1867   GetExpandedInteger(N->getOperand(0), Lo, Hi);
1868   EVT NVT = Lo.getValueType();
1869
1870   SDValue HiNotZero = DAG.getSetCC(dl, getSetCCResultType(NVT), Hi,
1871                                    DAG.getConstant(0, dl, NVT), ISD::SETNE);
1872
1873   SDValue LoLZ = DAG.getNode(N->getOpcode(), dl, NVT, Lo);
1874   SDValue HiLZ = DAG.getNode(ISD::CTLZ_ZERO_UNDEF, dl, NVT, Hi);
1875
1876   Lo = DAG.getSelect(dl, NVT, HiNotZero, HiLZ,
1877                      DAG.getNode(ISD::ADD, dl, NVT, LoLZ,
1878                                  DAG.getConstant(NVT.getSizeInBits(), dl,
1879                                                  NVT)));
1880   Hi = DAG.getConstant(0, dl, NVT);
1881 }
1882
1883 void DAGTypeLegalizer::ExpandIntRes_CTPOP(SDNode *N,
1884                                           SDValue &Lo, SDValue &Hi) {
1885   SDLoc dl(N);
1886   // ctpop(HiLo) -> ctpop(Hi)+ctpop(Lo)
1887   GetExpandedInteger(N->getOperand(0), Lo, Hi);
1888   EVT NVT = Lo.getValueType();
1889   Lo = DAG.getNode(ISD::ADD, dl, NVT, DAG.getNode(ISD::CTPOP, dl, NVT, Lo),
1890                    DAG.getNode(ISD::CTPOP, dl, NVT, Hi));
1891   Hi = DAG.getConstant(0, dl, NVT);
1892 }
1893
1894 void DAGTypeLegalizer::ExpandIntRes_CTTZ(SDNode *N,
1895                                          SDValue &Lo, SDValue &Hi) {
1896   SDLoc dl(N);
1897   // cttz (HiLo) -> Lo != 0 ? cttz(Lo) : (cttz(Hi)+32)
1898   GetExpandedInteger(N->getOperand(0), Lo, Hi);
1899   EVT NVT = Lo.getValueType();
1900
1901   SDValue LoNotZero = DAG.getSetCC(dl, getSetCCResultType(NVT), Lo,
1902                                    DAG.getConstant(0, dl, NVT), ISD::SETNE);
1903
1904   SDValue LoLZ = DAG.getNode(ISD::CTTZ_ZERO_UNDEF, dl, NVT, Lo);
1905   SDValue HiLZ = DAG.getNode(N->getOpcode(), dl, NVT, Hi);
1906
1907   Lo = DAG.getSelect(dl, NVT, LoNotZero, LoLZ,
1908                      DAG.getNode(ISD::ADD, dl, NVT, HiLZ,
1909                                  DAG.getConstant(NVT.getSizeInBits(), dl,
1910                                                  NVT)));
1911   Hi = DAG.getConstant(0, dl, NVT);
1912 }
1913
1914 void DAGTypeLegalizer::ExpandIntRes_FP_TO_SINT(SDNode *N, SDValue &Lo,
1915                                                SDValue &Hi) {
1916   SDLoc dl(N);
1917   EVT VT = N->getValueType(0);
1918
1919   SDValue Op = N->getOperand(0);
1920   if (getTypeAction(Op.getValueType()) == TargetLowering::TypePromoteFloat)
1921     Op = GetPromotedFloat(Op);
1922
1923   RTLIB::Libcall LC = RTLIB::getFPTOSINT(Op.getValueType(), VT);
1924   assert(LC != RTLIB::UNKNOWN_LIBCALL && "Unexpected fp-to-sint conversion!");
1925   SplitInteger(TLI.makeLibCall(DAG, LC, VT, &Op, 1, true/*irrelevant*/,
1926                                dl).first,
1927                Lo, Hi);
1928 }
1929
1930 void DAGTypeLegalizer::ExpandIntRes_FP_TO_UINT(SDNode *N, SDValue &Lo,
1931                                                SDValue &Hi) {
1932   SDLoc dl(N);
1933   EVT VT = N->getValueType(0);
1934
1935   SDValue Op = N->getOperand(0);
1936   if (getTypeAction(Op.getValueType()) == TargetLowering::TypePromoteFloat)
1937     Op = GetPromotedFloat(Op);
1938
1939   RTLIB::Libcall LC = RTLIB::getFPTOUINT(Op.getValueType(), VT);
1940   assert(LC != RTLIB::UNKNOWN_LIBCALL && "Unexpected fp-to-uint conversion!");
1941   SplitInteger(TLI.makeLibCall(DAG, LC, VT, &Op, 1, false/*irrelevant*/,
1942                                dl).first,
1943                Lo, Hi);
1944 }
1945
1946 void DAGTypeLegalizer::ExpandIntRes_LOAD(LoadSDNode *N,
1947                                          SDValue &Lo, SDValue &Hi) {
1948   if (ISD::isNormalLoad(N)) {
1949     ExpandRes_NormalLoad(N, Lo, Hi);
1950     return;
1951   }
1952
1953   assert(ISD::isUNINDEXEDLoad(N) && "Indexed load during type legalization!");
1954
1955   EVT VT = N->getValueType(0);
1956   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), VT);
1957   SDValue Ch  = N->getChain();
1958   SDValue Ptr = N->getBasePtr();
1959   ISD::LoadExtType ExtType = N->getExtensionType();
1960   unsigned Alignment = N->getAlignment();
1961   bool isVolatile = N->isVolatile();
1962   bool isNonTemporal = N->isNonTemporal();
1963   bool isInvariant = N->isInvariant();
1964   AAMDNodes AAInfo = N->getAAInfo();
1965   SDLoc dl(N);
1966
1967   assert(NVT.isByteSized() && "Expanded type not byte sized!");
1968
1969   if (N->getMemoryVT().bitsLE(NVT)) {
1970     EVT MemVT = N->getMemoryVT();
1971
1972     Lo = DAG.getExtLoad(ExtType, dl, NVT, Ch, Ptr, N->getPointerInfo(),
1973                         MemVT, isVolatile, isNonTemporal, isInvariant,
1974                         Alignment, AAInfo);
1975
1976     // Remember the chain.
1977     Ch = Lo.getValue(1);
1978
1979     if (ExtType == ISD::SEXTLOAD) {
1980       // The high part is obtained by SRA'ing all but one of the bits of the
1981       // lo part.
1982       unsigned LoSize = Lo.getValueType().getSizeInBits();
1983       Hi = DAG.getNode(ISD::SRA, dl, NVT, Lo,
1984                        DAG.getConstant(LoSize - 1, dl,
1985                                        TLI.getPointerTy(DAG.getDataLayout())));
1986     } else if (ExtType == ISD::ZEXTLOAD) {
1987       // The high part is just a zero.
1988       Hi = DAG.getConstant(0, dl, NVT);
1989     } else {
1990       assert(ExtType == ISD::EXTLOAD && "Unknown extload!");
1991       // The high part is undefined.
1992       Hi = DAG.getUNDEF(NVT);
1993     }
1994   } else if (DAG.getDataLayout().isLittleEndian()) {
1995     // Little-endian - low bits are at low addresses.
1996     Lo = DAG.getLoad(NVT, dl, Ch, Ptr, N->getPointerInfo(),
1997                      isVolatile, isNonTemporal, isInvariant, Alignment,
1998                      AAInfo);
1999
2000     unsigned ExcessBits =
2001       N->getMemoryVT().getSizeInBits() - NVT.getSizeInBits();
2002     EVT NEVT = EVT::getIntegerVT(*DAG.getContext(), ExcessBits);
2003
2004     // Increment the pointer to the other half.
2005     unsigned IncrementSize = NVT.getSizeInBits()/8;
2006     Ptr = DAG.getNode(ISD::ADD, dl, Ptr.getValueType(), Ptr,
2007                       DAG.getConstant(IncrementSize, dl, Ptr.getValueType()));
2008     Hi = DAG.getExtLoad(ExtType, dl, NVT, Ch, Ptr,
2009                         N->getPointerInfo().getWithOffset(IncrementSize), NEVT,
2010                         isVolatile, isNonTemporal, isInvariant,
2011                         MinAlign(Alignment, IncrementSize), AAInfo);
2012
2013     // Build a factor node to remember that this load is independent of the
2014     // other one.
2015     Ch = DAG.getNode(ISD::TokenFactor, dl, MVT::Other, Lo.getValue(1),
2016                      Hi.getValue(1));
2017   } else {
2018     // Big-endian - high bits are at low addresses.  Favor aligned loads at
2019     // the cost of some bit-fiddling.
2020     EVT MemVT = N->getMemoryVT();
2021     unsigned EBytes = MemVT.getStoreSize();
2022     unsigned IncrementSize = NVT.getSizeInBits()/8;
2023     unsigned ExcessBits = (EBytes - IncrementSize)*8;
2024
2025     // Load both the high bits and maybe some of the low bits.
2026     Hi = DAG.getExtLoad(ExtType, dl, NVT, Ch, Ptr, N->getPointerInfo(),
2027                         EVT::getIntegerVT(*DAG.getContext(),
2028                                           MemVT.getSizeInBits() - ExcessBits),
2029                         isVolatile, isNonTemporal, isInvariant, Alignment,
2030                         AAInfo);
2031
2032     // Increment the pointer to the other half.
2033     Ptr = DAG.getNode(ISD::ADD, dl, Ptr.getValueType(), Ptr,
2034                       DAG.getConstant(IncrementSize, dl, Ptr.getValueType()));
2035     // Load the rest of the low bits.
2036     Lo = DAG.getExtLoad(ISD::ZEXTLOAD, dl, NVT, Ch, Ptr,
2037                         N->getPointerInfo().getWithOffset(IncrementSize),
2038                         EVT::getIntegerVT(*DAG.getContext(), ExcessBits),
2039                         isVolatile, isNonTemporal, isInvariant,
2040                         MinAlign(Alignment, IncrementSize), AAInfo);
2041
2042     // Build a factor node to remember that this load is independent of the
2043     // other one.
2044     Ch = DAG.getNode(ISD::TokenFactor, dl, MVT::Other, Lo.getValue(1),
2045                      Hi.getValue(1));
2046
2047     if (ExcessBits < NVT.getSizeInBits()) {
2048       // Transfer low bits from the bottom of Hi to the top of Lo.
2049       Lo = DAG.getNode(
2050           ISD::OR, dl, NVT, Lo,
2051           DAG.getNode(ISD::SHL, dl, NVT, Hi,
2052                       DAG.getConstant(ExcessBits, dl,
2053                                       TLI.getPointerTy(DAG.getDataLayout()))));
2054       // Move high bits to the right position in Hi.
2055       Hi = DAG.getNode(ExtType == ISD::SEXTLOAD ? ISD::SRA : ISD::SRL, dl, NVT,
2056                        Hi,
2057                        DAG.getConstant(NVT.getSizeInBits() - ExcessBits, dl,
2058                                        TLI.getPointerTy(DAG.getDataLayout())));
2059     }
2060   }
2061
2062   // Legalized the chain result - switch anything that used the old chain to
2063   // use the new one.
2064   ReplaceValueWith(SDValue(N, 1), Ch);
2065 }
2066
2067 void DAGTypeLegalizer::ExpandIntRes_Logical(SDNode *N,
2068                                             SDValue &Lo, SDValue &Hi) {
2069   SDLoc dl(N);
2070   SDValue LL, LH, RL, RH;
2071   GetExpandedInteger(N->getOperand(0), LL, LH);
2072   GetExpandedInteger(N->getOperand(1), RL, RH);
2073   Lo = DAG.getNode(N->getOpcode(), dl, LL.getValueType(), LL, RL);
2074   Hi = DAG.getNode(N->getOpcode(), dl, LL.getValueType(), LH, RH);
2075 }
2076
2077 void DAGTypeLegalizer::ExpandIntRes_MUL(SDNode *N,
2078                                         SDValue &Lo, SDValue &Hi) {
2079   EVT VT = N->getValueType(0);
2080   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), VT);
2081   SDLoc dl(N);
2082
2083   SDValue LL, LH, RL, RH;
2084   GetExpandedInteger(N->getOperand(0), LL, LH);
2085   GetExpandedInteger(N->getOperand(1), RL, RH);
2086
2087   if (TLI.expandMUL(N, Lo, Hi, NVT, DAG, LL, LH, RL, RH))
2088     return;
2089
2090   // If nothing else, we can make a libcall.
2091   RTLIB::Libcall LC = RTLIB::UNKNOWN_LIBCALL;
2092   if (VT == MVT::i16)
2093     LC = RTLIB::MUL_I16;
2094   else if (VT == MVT::i32)
2095     LC = RTLIB::MUL_I32;
2096   else if (VT == MVT::i64)
2097     LC = RTLIB::MUL_I64;
2098   else if (VT == MVT::i128)
2099     LC = RTLIB::MUL_I128;
2100   assert(LC != RTLIB::UNKNOWN_LIBCALL && "Unsupported MUL!");
2101
2102   SDValue Ops[2] = { N->getOperand(0), N->getOperand(1) };
2103   SplitInteger(TLI.makeLibCall(DAG, LC, VT, Ops, 2, true/*irrelevant*/,
2104                                dl).first,
2105                Lo, Hi);
2106 }
2107
2108 void DAGTypeLegalizer::ExpandIntRes_SADDSUBO(SDNode *Node,
2109                                              SDValue &Lo, SDValue &Hi) {
2110   SDValue LHS = Node->getOperand(0);
2111   SDValue RHS = Node->getOperand(1);
2112   SDLoc dl(Node);
2113
2114   // Expand the result by simply replacing it with the equivalent
2115   // non-overflow-checking operation.
2116   SDValue Sum = DAG.getNode(Node->getOpcode() == ISD::SADDO ?
2117                             ISD::ADD : ISD::SUB, dl, LHS.getValueType(),
2118                             LHS, RHS);
2119   SplitInteger(Sum, Lo, Hi);
2120
2121   // Compute the overflow.
2122   //
2123   //   LHSSign -> LHS >= 0
2124   //   RHSSign -> RHS >= 0
2125   //   SumSign -> Sum >= 0
2126   //
2127   //   Add:
2128   //   Overflow -> (LHSSign == RHSSign) && (LHSSign != SumSign)
2129   //   Sub:
2130   //   Overflow -> (LHSSign != RHSSign) && (LHSSign != SumSign)
2131   //
2132   EVT OType = Node->getValueType(1);
2133   SDValue Zero = DAG.getConstant(0, dl, LHS.getValueType());
2134
2135   SDValue LHSSign = DAG.getSetCC(dl, OType, LHS, Zero, ISD::SETGE);
2136   SDValue RHSSign = DAG.getSetCC(dl, OType, RHS, Zero, ISD::SETGE);
2137   SDValue SignsMatch = DAG.getSetCC(dl, OType, LHSSign, RHSSign,
2138                                     Node->getOpcode() == ISD::SADDO ?
2139                                     ISD::SETEQ : ISD::SETNE);
2140
2141   SDValue SumSign = DAG.getSetCC(dl, OType, Sum, Zero, ISD::SETGE);
2142   SDValue SumSignNE = DAG.getSetCC(dl, OType, LHSSign, SumSign, ISD::SETNE);
2143
2144   SDValue Cmp = DAG.getNode(ISD::AND, dl, OType, SignsMatch, SumSignNE);
2145
2146   // Use the calculated overflow everywhere.
2147   ReplaceValueWith(SDValue(Node, 1), Cmp);
2148 }
2149
2150 void DAGTypeLegalizer::ExpandIntRes_SDIV(SDNode *N,
2151                                          SDValue &Lo, SDValue &Hi) {
2152   EVT VT = N->getValueType(0);
2153   SDLoc dl(N);
2154   SDValue Ops[2] = { N->getOperand(0), N->getOperand(1) };
2155
2156   if (TLI.getOperationAction(ISD::SDIVREM, VT) == TargetLowering::Custom) {
2157     SDValue Res = DAG.getNode(ISD::SDIVREM, dl, DAG.getVTList(VT, VT), Ops);
2158     SplitInteger(Res.getValue(0), Lo, Hi);
2159     return;
2160   }
2161
2162   RTLIB::Libcall LC = RTLIB::UNKNOWN_LIBCALL;
2163   if (VT == MVT::i16)
2164     LC = RTLIB::SDIV_I16;
2165   else if (VT == MVT::i32)
2166     LC = RTLIB::SDIV_I32;
2167   else if (VT == MVT::i64)
2168     LC = RTLIB::SDIV_I64;
2169   else if (VT == MVT::i128)
2170     LC = RTLIB::SDIV_I128;
2171   assert(LC != RTLIB::UNKNOWN_LIBCALL && "Unsupported SDIV!");
2172
2173   SplitInteger(TLI.makeLibCall(DAG, LC, VT, Ops, 2, true, dl).first, Lo, Hi);
2174 }
2175
2176 void DAGTypeLegalizer::ExpandIntRes_Shift(SDNode *N,
2177                                           SDValue &Lo, SDValue &Hi) {
2178   EVT VT = N->getValueType(0);
2179   SDLoc dl(N);
2180
2181   // If we can emit an efficient shift operation, do so now.  Check to see if
2182   // the RHS is a constant.
2183   if (ConstantSDNode *CN = dyn_cast<ConstantSDNode>(N->getOperand(1)))
2184     return ExpandShiftByConstant(N, CN->getAPIntValue(), Lo, Hi);
2185
2186   // If we can determine that the high bit of the shift is zero or one, even if
2187   // the low bits are variable, emit this shift in an optimized form.
2188   if (ExpandShiftWithKnownAmountBit(N, Lo, Hi))
2189     return;
2190
2191   // If this target supports shift_PARTS, use it.  First, map to the _PARTS opc.
2192   unsigned PartsOpc;
2193   if (N->getOpcode() == ISD::SHL) {
2194     PartsOpc = ISD::SHL_PARTS;
2195   } else if (N->getOpcode() == ISD::SRL) {
2196     PartsOpc = ISD::SRL_PARTS;
2197   } else {
2198     assert(N->getOpcode() == ISD::SRA && "Unknown shift!");
2199     PartsOpc = ISD::SRA_PARTS;
2200   }
2201
2202   // Next check to see if the target supports this SHL_PARTS operation or if it
2203   // will custom expand it.
2204   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), VT);
2205   TargetLowering::LegalizeAction Action = TLI.getOperationAction(PartsOpc, NVT);
2206   if ((Action == TargetLowering::Legal && TLI.isTypeLegal(NVT)) ||
2207       Action == TargetLowering::Custom) {
2208     // Expand the subcomponents.
2209     SDValue LHSL, LHSH;
2210     GetExpandedInteger(N->getOperand(0), LHSL, LHSH);
2211     EVT VT = LHSL.getValueType();
2212
2213     // If the shift amount operand is coming from a vector legalization it may
2214     // have an illegal type.  Fix that first by casting the operand, otherwise
2215     // the new SHL_PARTS operation would need further legalization.
2216     SDValue ShiftOp = N->getOperand(1);
2217     EVT ShiftTy = TLI.getShiftAmountTy(VT, DAG.getDataLayout());
2218     assert(ShiftTy.getScalarType().getSizeInBits() >=
2219            Log2_32_Ceil(VT.getScalarType().getSizeInBits()) &&
2220            "ShiftAmountTy is too small to cover the range of this type!");
2221     if (ShiftOp.getValueType() != ShiftTy)
2222       ShiftOp = DAG.getZExtOrTrunc(ShiftOp, dl, ShiftTy);
2223
2224     SDValue Ops[] = { LHSL, LHSH, ShiftOp };
2225     Lo = DAG.getNode(PartsOpc, dl, DAG.getVTList(VT, VT), Ops);
2226     Hi = Lo.getValue(1);
2227     return;
2228   }
2229
2230   // Otherwise, emit a libcall.
2231   RTLIB::Libcall LC = RTLIB::UNKNOWN_LIBCALL;
2232   bool isSigned;
2233   if (N->getOpcode() == ISD::SHL) {
2234     isSigned = false; /*sign irrelevant*/
2235     if (VT == MVT::i16)
2236       LC = RTLIB::SHL_I16;
2237     else if (VT == MVT::i32)
2238       LC = RTLIB::SHL_I32;
2239     else if (VT == MVT::i64)
2240       LC = RTLIB::SHL_I64;
2241     else if (VT == MVT::i128)
2242       LC = RTLIB::SHL_I128;
2243   } else if (N->getOpcode() == ISD::SRL) {
2244     isSigned = false;
2245     if (VT == MVT::i16)
2246       LC = RTLIB::SRL_I16;
2247     else if (VT == MVT::i32)
2248       LC = RTLIB::SRL_I32;
2249     else if (VT == MVT::i64)
2250       LC = RTLIB::SRL_I64;
2251     else if (VT == MVT::i128)
2252       LC = RTLIB::SRL_I128;
2253   } else {
2254     assert(N->getOpcode() == ISD::SRA && "Unknown shift!");
2255     isSigned = true;
2256     if (VT == MVT::i16)
2257       LC = RTLIB::SRA_I16;
2258     else if (VT == MVT::i32)
2259       LC = RTLIB::SRA_I32;
2260     else if (VT == MVT::i64)
2261       LC = RTLIB::SRA_I64;
2262     else if (VT == MVT::i128)
2263       LC = RTLIB::SRA_I128;
2264   }
2265
2266   if (LC != RTLIB::UNKNOWN_LIBCALL && TLI.getLibcallName(LC)) {
2267     SDValue Ops[2] = { N->getOperand(0), N->getOperand(1) };
2268     SplitInteger(TLI.makeLibCall(DAG, LC, VT, Ops, 2, isSigned, dl).first, Lo,
2269                  Hi);
2270     return;
2271   }
2272
2273   if (!ExpandShiftWithUnknownAmountBit(N, Lo, Hi))
2274     llvm_unreachable("Unsupported shift!");
2275 }
2276
2277 void DAGTypeLegalizer::ExpandIntRes_SIGN_EXTEND(SDNode *N,
2278                                                 SDValue &Lo, SDValue &Hi) {
2279   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
2280   SDLoc dl(N);
2281   SDValue Op = N->getOperand(0);
2282   if (Op.getValueType().bitsLE(NVT)) {
2283     // The low part is sign extension of the input (degenerates to a copy).
2284     Lo = DAG.getNode(ISD::SIGN_EXTEND, dl, NVT, N->getOperand(0));
2285     // The high part is obtained by SRA'ing all but one of the bits of low part.
2286     unsigned LoSize = NVT.getSizeInBits();
2287     Hi = DAG.getNode(
2288         ISD::SRA, dl, NVT, Lo,
2289         DAG.getConstant(LoSize - 1, dl, TLI.getPointerTy(DAG.getDataLayout())));
2290   } else {
2291     // For example, extension of an i48 to an i64.  The operand type necessarily
2292     // promotes to the result type, so will end up being expanded too.
2293     assert(getTypeAction(Op.getValueType()) ==
2294            TargetLowering::TypePromoteInteger &&
2295            "Only know how to promote this result!");
2296     SDValue Res = GetPromotedInteger(Op);
2297     assert(Res.getValueType() == N->getValueType(0) &&
2298            "Operand over promoted?");
2299     // Split the promoted operand.  This will simplify when it is expanded.
2300     SplitInteger(Res, Lo, Hi);
2301     unsigned ExcessBits =
2302       Op.getValueType().getSizeInBits() - NVT.getSizeInBits();
2303     Hi = DAG.getNode(ISD::SIGN_EXTEND_INREG, dl, Hi.getValueType(), Hi,
2304                      DAG.getValueType(EVT::getIntegerVT(*DAG.getContext(),
2305                                                         ExcessBits)));
2306   }
2307 }
2308
2309 void DAGTypeLegalizer::
2310 ExpandIntRes_SIGN_EXTEND_INREG(SDNode *N, SDValue &Lo, SDValue &Hi) {
2311   SDLoc dl(N);
2312   GetExpandedInteger(N->getOperand(0), Lo, Hi);
2313   EVT EVT = cast<VTSDNode>(N->getOperand(1))->getVT();
2314
2315   if (EVT.bitsLE(Lo.getValueType())) {
2316     // sext_inreg the low part if needed.
2317     Lo = DAG.getNode(ISD::SIGN_EXTEND_INREG, dl, Lo.getValueType(), Lo,
2318                      N->getOperand(1));
2319
2320     // The high part gets the sign extension from the lo-part.  This handles
2321     // things like sextinreg V:i64 from i8.
2322     Hi = DAG.getNode(ISD::SRA, dl, Hi.getValueType(), Lo,
2323                      DAG.getConstant(Hi.getValueType().getSizeInBits() - 1, dl,
2324                                      TLI.getPointerTy(DAG.getDataLayout())));
2325   } else {
2326     // For example, extension of an i48 to an i64.  Leave the low part alone,
2327     // sext_inreg the high part.
2328     unsigned ExcessBits =
2329       EVT.getSizeInBits() - Lo.getValueType().getSizeInBits();
2330     Hi = DAG.getNode(ISD::SIGN_EXTEND_INREG, dl, Hi.getValueType(), Hi,
2331                      DAG.getValueType(EVT::getIntegerVT(*DAG.getContext(),
2332                                                         ExcessBits)));
2333   }
2334 }
2335
2336 void DAGTypeLegalizer::ExpandIntRes_SREM(SDNode *N,
2337                                          SDValue &Lo, SDValue &Hi) {
2338   EVT VT = N->getValueType(0);
2339   SDLoc dl(N);
2340   SDValue Ops[2] = { N->getOperand(0), N->getOperand(1) };
2341
2342   if (TLI.getOperationAction(ISD::SDIVREM, VT) == TargetLowering::Custom) {
2343     SDValue Res = DAG.getNode(ISD::SDIVREM, dl, DAG.getVTList(VT, VT), Ops);
2344     SplitInteger(Res.getValue(1), Lo, Hi);
2345     return;
2346   }
2347
2348   RTLIB::Libcall LC = RTLIB::UNKNOWN_LIBCALL;
2349   if (VT == MVT::i16)
2350     LC = RTLIB::SREM_I16;
2351   else if (VT == MVT::i32)
2352     LC = RTLIB::SREM_I32;
2353   else if (VT == MVT::i64)
2354     LC = RTLIB::SREM_I64;
2355   else if (VT == MVT::i128)
2356     LC = RTLIB::SREM_I128;
2357   assert(LC != RTLIB::UNKNOWN_LIBCALL && "Unsupported SREM!");
2358
2359   SplitInteger(TLI.makeLibCall(DAG, LC, VT, Ops, 2, true, dl).first, Lo, Hi);
2360 }
2361
2362 void DAGTypeLegalizer::ExpandIntRes_TRUNCATE(SDNode *N,
2363                                              SDValue &Lo, SDValue &Hi) {
2364   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
2365   SDLoc dl(N);
2366   Lo = DAG.getNode(ISD::TRUNCATE, dl, NVT, N->getOperand(0));
2367   Hi = DAG.getNode(ISD::SRL, dl, N->getOperand(0).getValueType(),
2368                    N->getOperand(0),
2369                    DAG.getConstant(NVT.getSizeInBits(), dl,
2370                                    TLI.getPointerTy(DAG.getDataLayout())));
2371   Hi = DAG.getNode(ISD::TRUNCATE, dl, NVT, Hi);
2372 }
2373
2374 void DAGTypeLegalizer::ExpandIntRes_UADDSUBO(SDNode *N,
2375                                              SDValue &Lo, SDValue &Hi) {
2376   SDValue LHS = N->getOperand(0);
2377   SDValue RHS = N->getOperand(1);
2378   SDLoc dl(N);
2379
2380   // Expand the result by simply replacing it with the equivalent
2381   // non-overflow-checking operation.
2382   SDValue Sum = DAG.getNode(N->getOpcode() == ISD::UADDO ?
2383                             ISD::ADD : ISD::SUB, dl, LHS.getValueType(),
2384                             LHS, RHS);
2385   SplitInteger(Sum, Lo, Hi);
2386
2387   // Calculate the overflow: addition overflows iff a + b < a, and subtraction
2388   // overflows iff a - b > a.
2389   SDValue Ofl = DAG.getSetCC(dl, N->getValueType(1), Sum, LHS,
2390                              N->getOpcode () == ISD::UADDO ?
2391                              ISD::SETULT : ISD::SETUGT);
2392
2393   // Use the calculated overflow everywhere.
2394   ReplaceValueWith(SDValue(N, 1), Ofl);
2395 }
2396
2397 void DAGTypeLegalizer::ExpandIntRes_XMULO(SDNode *N,
2398                                           SDValue &Lo, SDValue &Hi) {
2399   EVT VT = N->getValueType(0);
2400   SDLoc dl(N);
2401
2402   // A divide for UMULO should be faster than a function call.
2403   if (N->getOpcode() == ISD::UMULO) {
2404     SDValue LHS = N->getOperand(0), RHS = N->getOperand(1);
2405
2406     SDValue MUL = DAG.getNode(ISD::MUL, dl, LHS.getValueType(), LHS, RHS);
2407     SplitInteger(MUL, Lo, Hi);
2408
2409     // A divide for UMULO will be faster than a function call. Select to
2410     // make sure we aren't using 0.
2411     SDValue isZero = DAG.getSetCC(dl, getSetCCResultType(VT),
2412                                   RHS, DAG.getConstant(0, dl, VT), ISD::SETEQ);
2413     SDValue NotZero = DAG.getSelect(dl, VT, isZero,
2414                                     DAG.getConstant(1, dl, VT), RHS);
2415     SDValue DIV = DAG.getNode(ISD::UDIV, dl, VT, MUL, NotZero);
2416     SDValue Overflow = DAG.getSetCC(dl, N->getValueType(1), DIV, LHS,
2417                                     ISD::SETNE);
2418     Overflow = DAG.getSelect(dl, N->getValueType(1), isZero,
2419                              DAG.getConstant(0, dl, N->getValueType(1)),
2420                              Overflow);
2421     ReplaceValueWith(SDValue(N, 1), Overflow);
2422     return;
2423   }
2424
2425   Type *RetTy = VT.getTypeForEVT(*DAG.getContext());
2426   EVT PtrVT = TLI.getPointerTy(DAG.getDataLayout());
2427   Type *PtrTy = PtrVT.getTypeForEVT(*DAG.getContext());
2428
2429   // Replace this with a libcall that will check overflow.
2430   RTLIB::Libcall LC = RTLIB::UNKNOWN_LIBCALL;
2431   if (VT == MVT::i32)
2432     LC = RTLIB::MULO_I32;
2433   else if (VT == MVT::i64)
2434     LC = RTLIB::MULO_I64;
2435   else if (VT == MVT::i128)
2436     LC = RTLIB::MULO_I128;
2437   assert(LC != RTLIB::UNKNOWN_LIBCALL && "Unsupported XMULO!");
2438
2439   SDValue Temp = DAG.CreateStackTemporary(PtrVT);
2440   // Temporary for the overflow value, default it to zero.
2441   SDValue Chain = DAG.getStore(DAG.getEntryNode(), dl,
2442                                DAG.getConstant(0, dl, PtrVT), Temp,
2443                                MachinePointerInfo(), false, false, 0);
2444
2445   TargetLowering::ArgListTy Args;
2446   TargetLowering::ArgListEntry Entry;
2447   for (const SDValue &Op : N->op_values()) {
2448     EVT ArgVT = Op.getValueType();
2449     Type *ArgTy = ArgVT.getTypeForEVT(*DAG.getContext());
2450     Entry.Node = Op;
2451     Entry.Ty = ArgTy;
2452     Entry.isSExt = true;
2453     Entry.isZExt = false;
2454     Args.push_back(Entry);
2455   }
2456
2457   // Also pass the address of the overflow check.
2458   Entry.Node = Temp;
2459   Entry.Ty = PtrTy->getPointerTo();
2460   Entry.isSExt = true;
2461   Entry.isZExt = false;
2462   Args.push_back(Entry);
2463
2464   SDValue Func = DAG.getExternalSymbol(TLI.getLibcallName(LC), PtrVT);
2465
2466   TargetLowering::CallLoweringInfo CLI(DAG);
2467   CLI.setDebugLoc(dl).setChain(Chain)
2468     .setCallee(TLI.getLibcallCallingConv(LC), RetTy, Func, std::move(Args), 0)
2469     .setSExtResult();
2470
2471   std::pair<SDValue, SDValue> CallInfo = TLI.LowerCallTo(CLI);
2472
2473   SplitInteger(CallInfo.first, Lo, Hi);
2474   SDValue Temp2 = DAG.getLoad(PtrVT, dl, CallInfo.second, Temp,
2475                               MachinePointerInfo(), false, false, false, 0);
2476   SDValue Ofl = DAG.getSetCC(dl, N->getValueType(1), Temp2,
2477                              DAG.getConstant(0, dl, PtrVT),
2478                              ISD::SETNE);
2479   // Use the overflow from the libcall everywhere.
2480   ReplaceValueWith(SDValue(N, 1), Ofl);
2481 }
2482
2483 void DAGTypeLegalizer::ExpandIntRes_UDIV(SDNode *N,
2484                                          SDValue &Lo, SDValue &Hi) {
2485   EVT VT = N->getValueType(0);
2486   SDLoc dl(N);
2487   SDValue Ops[2] = { N->getOperand(0), N->getOperand(1) };
2488
2489   if (TLI.getOperationAction(ISD::UDIVREM, VT) == TargetLowering::Custom) {
2490     SDValue Res = DAG.getNode(ISD::UDIVREM, dl, DAG.getVTList(VT, VT), Ops);
2491     SplitInteger(Res.getValue(0), Lo, Hi);
2492     return;
2493   }
2494
2495   RTLIB::Libcall LC = RTLIB::UNKNOWN_LIBCALL;
2496   if (VT == MVT::i16)
2497     LC = RTLIB::UDIV_I16;
2498   else if (VT == MVT::i32)
2499     LC = RTLIB::UDIV_I32;
2500   else if (VT == MVT::i64)
2501     LC = RTLIB::UDIV_I64;
2502   else if (VT == MVT::i128)
2503     LC = RTLIB::UDIV_I128;
2504   assert(LC != RTLIB::UNKNOWN_LIBCALL && "Unsupported UDIV!");
2505
2506   SplitInteger(TLI.makeLibCall(DAG, LC, VT, Ops, 2, false, dl).first, Lo, Hi);
2507 }
2508
2509 void DAGTypeLegalizer::ExpandIntRes_UREM(SDNode *N,
2510                                          SDValue &Lo, SDValue &Hi) {
2511   EVT VT = N->getValueType(0);
2512   SDLoc dl(N);
2513   SDValue Ops[2] = { N->getOperand(0), N->getOperand(1) };
2514
2515   if (TLI.getOperationAction(ISD::UDIVREM, VT) == TargetLowering::Custom) {
2516     SDValue Res = DAG.getNode(ISD::UDIVREM, dl, DAG.getVTList(VT, VT), Ops);
2517     SplitInteger(Res.getValue(1), Lo, Hi);
2518     return;
2519   }
2520
2521   RTLIB::Libcall LC = RTLIB::UNKNOWN_LIBCALL;
2522   if (VT == MVT::i16)
2523     LC = RTLIB::UREM_I16;
2524   else if (VT == MVT::i32)
2525     LC = RTLIB::UREM_I32;
2526   else if (VT == MVT::i64)
2527     LC = RTLIB::UREM_I64;
2528   else if (VT == MVT::i128)
2529     LC = RTLIB::UREM_I128;
2530   assert(LC != RTLIB::UNKNOWN_LIBCALL && "Unsupported UREM!");
2531
2532   SplitInteger(TLI.makeLibCall(DAG, LC, VT, Ops, 2, false, dl).first, Lo, Hi);
2533 }
2534
2535 void DAGTypeLegalizer::ExpandIntRes_ZERO_EXTEND(SDNode *N,
2536                                                 SDValue &Lo, SDValue &Hi) {
2537   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
2538   SDLoc dl(N);
2539   SDValue Op = N->getOperand(0);
2540   if (Op.getValueType().bitsLE(NVT)) {
2541     // The low part is zero extension of the input (degenerates to a copy).
2542     Lo = DAG.getNode(ISD::ZERO_EXTEND, dl, NVT, N->getOperand(0));
2543     Hi = DAG.getConstant(0, dl, NVT);   // The high part is just a zero.
2544   } else {
2545     // For example, extension of an i48 to an i64.  The operand type necessarily
2546     // promotes to the result type, so will end up being expanded too.
2547     assert(getTypeAction(Op.getValueType()) ==
2548            TargetLowering::TypePromoteInteger &&
2549            "Only know how to promote this result!");
2550     SDValue Res = GetPromotedInteger(Op);
2551     assert(Res.getValueType() == N->getValueType(0) &&
2552            "Operand over promoted?");
2553     // Split the promoted operand.  This will simplify when it is expanded.
2554     SplitInteger(Res, Lo, Hi);
2555     unsigned ExcessBits =
2556       Op.getValueType().getSizeInBits() - NVT.getSizeInBits();
2557     Hi = DAG.getZeroExtendInReg(Hi, dl,
2558                                 EVT::getIntegerVT(*DAG.getContext(),
2559                                                   ExcessBits));
2560   }
2561 }
2562
2563 void DAGTypeLegalizer::ExpandIntRes_ATOMIC_LOAD(SDNode *N,
2564                                                 SDValue &Lo, SDValue &Hi) {
2565   SDLoc dl(N);
2566   EVT VT = cast<AtomicSDNode>(N)->getMemoryVT();
2567   SDVTList VTs = DAG.getVTList(VT, MVT::i1, MVT::Other);
2568   SDValue Zero = DAG.getConstant(0, dl, VT);
2569   SDValue Swap = DAG.getAtomicCmpSwap(
2570       ISD::ATOMIC_CMP_SWAP_WITH_SUCCESS, dl,
2571       cast<AtomicSDNode>(N)->getMemoryVT(), VTs, N->getOperand(0),
2572       N->getOperand(1), Zero, Zero, cast<AtomicSDNode>(N)->getMemOperand(),
2573       cast<AtomicSDNode>(N)->getOrdering(),
2574       cast<AtomicSDNode>(N)->getOrdering(),
2575       cast<AtomicSDNode>(N)->getSynchScope());
2576
2577   ReplaceValueWith(SDValue(N, 0), Swap.getValue(0));
2578   ReplaceValueWith(SDValue(N, 1), Swap.getValue(2));
2579 }
2580
2581 //===----------------------------------------------------------------------===//
2582 //  Integer Operand Expansion
2583 //===----------------------------------------------------------------------===//
2584
2585 /// ExpandIntegerOperand - This method is called when the specified operand of
2586 /// the specified node is found to need expansion.  At this point, all of the
2587 /// result types of the node are known to be legal, but other operands of the
2588 /// node may need promotion or expansion as well as the specified one.
2589 bool DAGTypeLegalizer::ExpandIntegerOperand(SDNode *N, unsigned OpNo) {
2590   DEBUG(dbgs() << "Expand integer operand: "; N->dump(&DAG); dbgs() << "\n");
2591   SDValue Res = SDValue();
2592
2593   if (CustomLowerNode(N, N->getOperand(OpNo).getValueType(), false))
2594     return false;
2595
2596   switch (N->getOpcode()) {
2597   default:
2598   #ifndef NDEBUG
2599     dbgs() << "ExpandIntegerOperand Op #" << OpNo << ": ";
2600     N->dump(&DAG); dbgs() << "\n";
2601   #endif
2602     llvm_unreachable("Do not know how to expand this operator's operand!");
2603
2604   case ISD::BITCAST:           Res = ExpandOp_BITCAST(N); break;
2605   case ISD::BR_CC:             Res = ExpandIntOp_BR_CC(N); break;
2606   case ISD::BUILD_VECTOR:      Res = ExpandOp_BUILD_VECTOR(N); break;
2607   case ISD::EXTRACT_ELEMENT:   Res = ExpandOp_EXTRACT_ELEMENT(N); break;
2608   case ISD::INSERT_VECTOR_ELT: Res = ExpandOp_INSERT_VECTOR_ELT(N); break;
2609   case ISD::SCALAR_TO_VECTOR:  Res = ExpandOp_SCALAR_TO_VECTOR(N); break;
2610   case ISD::SELECT_CC:         Res = ExpandIntOp_SELECT_CC(N); break;
2611   case ISD::SETCC:             Res = ExpandIntOp_SETCC(N); break;
2612   case ISD::SINT_TO_FP:        Res = ExpandIntOp_SINT_TO_FP(N); break;
2613   case ISD::STORE:   Res = ExpandIntOp_STORE(cast<StoreSDNode>(N), OpNo); break;
2614   case ISD::TRUNCATE:          Res = ExpandIntOp_TRUNCATE(N); break;
2615   case ISD::UINT_TO_FP:        Res = ExpandIntOp_UINT_TO_FP(N); break;
2616
2617   case ISD::SHL:
2618   case ISD::SRA:
2619   case ISD::SRL:
2620   case ISD::ROTL:
2621   case ISD::ROTR:              Res = ExpandIntOp_Shift(N); break;
2622   case ISD::RETURNADDR:
2623   case ISD::FRAMEADDR:         Res = ExpandIntOp_RETURNADDR(N); break;
2624
2625   case ISD::ATOMIC_STORE:      Res = ExpandIntOp_ATOMIC_STORE(N); break;
2626   }
2627
2628   // If the result is null, the sub-method took care of registering results etc.
2629   if (!Res.getNode()) return false;
2630
2631   // If the result is N, the sub-method updated N in place.  Tell the legalizer
2632   // core about this.
2633   if (Res.getNode() == N)
2634     return true;
2635
2636   assert(Res.getValueType() == N->getValueType(0) && N->getNumValues() == 1 &&
2637          "Invalid operand expansion");
2638
2639   ReplaceValueWith(SDValue(N, 0), Res);
2640   return false;
2641 }
2642
2643 /// IntegerExpandSetCCOperands - Expand the operands of a comparison.  This code
2644 /// is shared among BR_CC, SELECT_CC, and SETCC handlers.
2645 void DAGTypeLegalizer::IntegerExpandSetCCOperands(SDValue &NewLHS,
2646                                                   SDValue &NewRHS,
2647                                                   ISD::CondCode &CCCode,
2648                                                   SDLoc dl) {
2649   SDValue LHSLo, LHSHi, RHSLo, RHSHi;
2650   GetExpandedInteger(NewLHS, LHSLo, LHSHi);
2651   GetExpandedInteger(NewRHS, RHSLo, RHSHi);
2652
2653   if (CCCode == ISD::SETEQ || CCCode == ISD::SETNE) {
2654     if (RHSLo == RHSHi) {
2655       if (ConstantSDNode *RHSCST = dyn_cast<ConstantSDNode>(RHSLo)) {
2656         if (RHSCST->isAllOnesValue()) {
2657           // Equality comparison to -1.
2658           NewLHS = DAG.getNode(ISD::AND, dl,
2659                                LHSLo.getValueType(), LHSLo, LHSHi);
2660           NewRHS = RHSLo;
2661           return;
2662         }
2663       }
2664     }
2665
2666     NewLHS = DAG.getNode(ISD::XOR, dl, LHSLo.getValueType(), LHSLo, RHSLo);
2667     NewRHS = DAG.getNode(ISD::XOR, dl, LHSLo.getValueType(), LHSHi, RHSHi);
2668     NewLHS = DAG.getNode(ISD::OR, dl, NewLHS.getValueType(), NewLHS, NewRHS);
2669     NewRHS = DAG.getConstant(0, dl, NewLHS.getValueType());
2670     return;
2671   }
2672
2673   // If this is a comparison of the sign bit, just look at the top part.
2674   // X > -1,  x < 0
2675   if (ConstantSDNode *CST = dyn_cast<ConstantSDNode>(NewRHS))
2676     if ((CCCode == ISD::SETLT && CST->isNullValue()) ||     // X < 0
2677         (CCCode == ISD::SETGT && CST->isAllOnesValue())) {  // X > -1
2678       NewLHS = LHSHi;
2679       NewRHS = RHSHi;
2680       return;
2681     }
2682
2683   // FIXME: This generated code sucks.
2684   ISD::CondCode LowCC;
2685   switch (CCCode) {
2686   default: llvm_unreachable("Unknown integer setcc!");
2687   case ISD::SETLT:
2688   case ISD::SETULT: LowCC = ISD::SETULT; break;
2689   case ISD::SETGT:
2690   case ISD::SETUGT: LowCC = ISD::SETUGT; break;
2691   case ISD::SETLE:
2692   case ISD::SETULE: LowCC = ISD::SETULE; break;
2693   case ISD::SETGE:
2694   case ISD::SETUGE: LowCC = ISD::SETUGE; break;
2695   }
2696
2697   // Tmp1 = lo(op1) < lo(op2)   // Always unsigned comparison
2698   // Tmp2 = hi(op1) < hi(op2)   // Signedness depends on operands
2699   // dest = hi(op1) == hi(op2) ? Tmp1 : Tmp2;
2700
2701   // NOTE: on targets without efficient SELECT of bools, we can always use
2702   // this identity: (B1 ? B2 : B3) --> (B1 & B2)|(!B1&B3)
2703   TargetLowering::DAGCombinerInfo DagCombineInfo(DAG, AfterLegalizeTypes, true,
2704                                                  nullptr);
2705   SDValue Tmp1, Tmp2;
2706   if (TLI.isTypeLegal(LHSLo.getValueType()) &&
2707       TLI.isTypeLegal(RHSLo.getValueType()))
2708     Tmp1 = TLI.SimplifySetCC(getSetCCResultType(LHSLo.getValueType()),
2709                              LHSLo, RHSLo, LowCC, false, DagCombineInfo, dl);
2710   if (!Tmp1.getNode())
2711     Tmp1 = DAG.getSetCC(dl, getSetCCResultType(LHSLo.getValueType()),
2712                         LHSLo, RHSLo, LowCC);
2713   if (TLI.isTypeLegal(LHSHi.getValueType()) &&
2714       TLI.isTypeLegal(RHSHi.getValueType()))
2715     Tmp2 = TLI.SimplifySetCC(getSetCCResultType(LHSHi.getValueType()),
2716                              LHSHi, RHSHi, CCCode, false, DagCombineInfo, dl);
2717   if (!Tmp2.getNode())
2718     Tmp2 = DAG.getNode(ISD::SETCC, dl,
2719                        getSetCCResultType(LHSHi.getValueType()),
2720                        LHSHi, RHSHi, DAG.getCondCode(CCCode));
2721
2722   ConstantSDNode *Tmp1C = dyn_cast<ConstantSDNode>(Tmp1.getNode());
2723   ConstantSDNode *Tmp2C = dyn_cast<ConstantSDNode>(Tmp2.getNode());
2724   if ((Tmp1C && Tmp1C->isNullValue()) ||
2725       (Tmp2C && Tmp2C->isNullValue() &&
2726        (CCCode == ISD::SETLE || CCCode == ISD::SETGE ||
2727         CCCode == ISD::SETUGE || CCCode == ISD::SETULE)) ||
2728       (Tmp2C && Tmp2C->getAPIntValue() == 1 &&
2729        (CCCode == ISD::SETLT || CCCode == ISD::SETGT ||
2730         CCCode == ISD::SETUGT || CCCode == ISD::SETULT))) {
2731     // low part is known false, returns high part.
2732     // For LE / GE, if high part is known false, ignore the low part.
2733     // For LT / GT, if high part is known true, ignore the low part.
2734     NewLHS = Tmp2;
2735     NewRHS = SDValue();
2736     return;
2737   }
2738
2739   NewLHS = TLI.SimplifySetCC(getSetCCResultType(LHSHi.getValueType()),
2740                              LHSHi, RHSHi, ISD::SETEQ, false,
2741                              DagCombineInfo, dl);
2742   if (!NewLHS.getNode())
2743     NewLHS = DAG.getSetCC(dl, getSetCCResultType(LHSHi.getValueType()),
2744                           LHSHi, RHSHi, ISD::SETEQ);
2745   NewLHS = DAG.getSelect(dl, Tmp1.getValueType(),
2746                          NewLHS, Tmp1, Tmp2);
2747   NewRHS = SDValue();
2748 }
2749
2750 SDValue DAGTypeLegalizer::ExpandIntOp_BR_CC(SDNode *N) {
2751   SDValue NewLHS = N->getOperand(2), NewRHS = N->getOperand(3);
2752   ISD::CondCode CCCode = cast<CondCodeSDNode>(N->getOperand(1))->get();
2753   IntegerExpandSetCCOperands(NewLHS, NewRHS, CCCode, SDLoc(N));
2754
2755   // If ExpandSetCCOperands returned a scalar, we need to compare the result
2756   // against zero to select between true and false values.
2757   if (!NewRHS.getNode()) {
2758     NewRHS = DAG.getConstant(0, SDLoc(N), NewLHS.getValueType());
2759     CCCode = ISD::SETNE;
2760   }
2761
2762   // Update N to have the operands specified.
2763   return SDValue(DAG.UpdateNodeOperands(N, N->getOperand(0),
2764                                 DAG.getCondCode(CCCode), NewLHS, NewRHS,
2765                                 N->getOperand(4)), 0);
2766 }
2767
2768 SDValue DAGTypeLegalizer::ExpandIntOp_SELECT_CC(SDNode *N) {
2769   SDValue NewLHS = N->getOperand(0), NewRHS = N->getOperand(1);
2770   ISD::CondCode CCCode = cast<CondCodeSDNode>(N->getOperand(4))->get();
2771   IntegerExpandSetCCOperands(NewLHS, NewRHS, CCCode, SDLoc(N));
2772
2773   // If ExpandSetCCOperands returned a scalar, we need to compare the result
2774   // against zero to select between true and false values.
2775   if (!NewRHS.getNode()) {
2776     NewRHS = DAG.getConstant(0, SDLoc(N), NewLHS.getValueType());
2777     CCCode = ISD::SETNE;
2778   }
2779
2780   // Update N to have the operands specified.
2781   return SDValue(DAG.UpdateNodeOperands(N, NewLHS, NewRHS,
2782                                 N->getOperand(2), N->getOperand(3),
2783                                 DAG.getCondCode(CCCode)), 0);
2784 }
2785
2786 SDValue DAGTypeLegalizer::ExpandIntOp_SETCC(SDNode *N) {
2787   SDValue NewLHS = N->getOperand(0), NewRHS = N->getOperand(1);
2788   ISD::CondCode CCCode = cast<CondCodeSDNode>(N->getOperand(2))->get();
2789   IntegerExpandSetCCOperands(NewLHS, NewRHS, CCCode, SDLoc(N));
2790
2791   // If ExpandSetCCOperands returned a scalar, use it.
2792   if (!NewRHS.getNode()) {
2793     assert(NewLHS.getValueType() == N->getValueType(0) &&
2794            "Unexpected setcc expansion!");
2795     return NewLHS;
2796   }
2797
2798   // Otherwise, update N to have the operands specified.
2799   return SDValue(DAG.UpdateNodeOperands(N, NewLHS, NewRHS,
2800                                 DAG.getCondCode(CCCode)), 0);
2801 }
2802
2803 SDValue DAGTypeLegalizer::ExpandIntOp_Shift(SDNode *N) {
2804   // The value being shifted is legal, but the shift amount is too big.
2805   // It follows that either the result of the shift is undefined, or the
2806   // upper half of the shift amount is zero.  Just use the lower half.
2807   SDValue Lo, Hi;
2808   GetExpandedInteger(N->getOperand(1), Lo, Hi);
2809   return SDValue(DAG.UpdateNodeOperands(N, N->getOperand(0), Lo), 0);
2810 }
2811
2812 SDValue DAGTypeLegalizer::ExpandIntOp_RETURNADDR(SDNode *N) {
2813   // The argument of RETURNADDR / FRAMEADDR builtin is 32 bit contant.  This
2814   // surely makes pretty nice problems on 8/16 bit targets. Just truncate this
2815   // constant to valid type.
2816   SDValue Lo, Hi;
2817   GetExpandedInteger(N->getOperand(0), Lo, Hi);
2818   return SDValue(DAG.UpdateNodeOperands(N, Lo), 0);
2819 }
2820
2821 SDValue DAGTypeLegalizer::ExpandIntOp_SINT_TO_FP(SDNode *N) {
2822   SDValue Op = N->getOperand(0);
2823   EVT DstVT = N->getValueType(0);
2824   RTLIB::Libcall LC = RTLIB::getSINTTOFP(Op.getValueType(), DstVT);
2825   assert(LC != RTLIB::UNKNOWN_LIBCALL &&
2826          "Don't know how to expand this SINT_TO_FP!");
2827   return TLI.makeLibCall(DAG, LC, DstVT, &Op, 1, true, SDLoc(N)).first;
2828 }
2829
2830 SDValue DAGTypeLegalizer::ExpandIntOp_STORE(StoreSDNode *N, unsigned OpNo) {
2831   if (ISD::isNormalStore(N))
2832     return ExpandOp_NormalStore(N, OpNo);
2833
2834   assert(ISD::isUNINDEXEDStore(N) && "Indexed store during type legalization!");
2835   assert(OpNo == 1 && "Can only expand the stored value so far");
2836
2837   EVT VT = N->getOperand(1).getValueType();
2838   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), VT);
2839   SDValue Ch  = N->getChain();
2840   SDValue Ptr = N->getBasePtr();
2841   unsigned Alignment = N->getAlignment();
2842   bool isVolatile = N->isVolatile();
2843   bool isNonTemporal = N->isNonTemporal();
2844   AAMDNodes AAInfo = N->getAAInfo();
2845   SDLoc dl(N);
2846   SDValue Lo, Hi;
2847
2848   assert(NVT.isByteSized() && "Expanded type not byte sized!");
2849
2850   if (N->getMemoryVT().bitsLE(NVT)) {
2851     GetExpandedInteger(N->getValue(), Lo, Hi);
2852     return DAG.getTruncStore(Ch, dl, Lo, Ptr, N->getPointerInfo(),
2853                              N->getMemoryVT(), isVolatile, isNonTemporal,
2854                              Alignment, AAInfo);
2855   }
2856
2857   if (DAG.getDataLayout().isLittleEndian()) {
2858     // Little-endian - low bits are at low addresses.
2859     GetExpandedInteger(N->getValue(), Lo, Hi);
2860
2861     Lo = DAG.getStore(Ch, dl, Lo, Ptr, N->getPointerInfo(),
2862                       isVolatile, isNonTemporal, Alignment, AAInfo);
2863
2864     unsigned ExcessBits =
2865       N->getMemoryVT().getSizeInBits() - NVT.getSizeInBits();
2866     EVT NEVT = EVT::getIntegerVT(*DAG.getContext(), ExcessBits);
2867
2868     // Increment the pointer to the other half.
2869     unsigned IncrementSize = NVT.getSizeInBits()/8;
2870     Ptr = DAG.getNode(ISD::ADD, dl, Ptr.getValueType(), Ptr,
2871                       DAG.getConstant(IncrementSize, dl, Ptr.getValueType()));
2872     Hi = DAG.getTruncStore(Ch, dl, Hi, Ptr,
2873                            N->getPointerInfo().getWithOffset(IncrementSize),
2874                            NEVT, isVolatile, isNonTemporal,
2875                            MinAlign(Alignment, IncrementSize), AAInfo);
2876     return DAG.getNode(ISD::TokenFactor, dl, MVT::Other, Lo, Hi);
2877   }
2878
2879   // Big-endian - high bits are at low addresses.  Favor aligned stores at
2880   // the cost of some bit-fiddling.
2881   GetExpandedInteger(N->getValue(), Lo, Hi);
2882
2883   EVT ExtVT = N->getMemoryVT();
2884   unsigned EBytes = ExtVT.getStoreSize();
2885   unsigned IncrementSize = NVT.getSizeInBits()/8;
2886   unsigned ExcessBits = (EBytes - IncrementSize)*8;
2887   EVT HiVT = EVT::getIntegerVT(*DAG.getContext(),
2888                                ExtVT.getSizeInBits() - ExcessBits);
2889
2890   if (ExcessBits < NVT.getSizeInBits()) {
2891     // Transfer high bits from the top of Lo to the bottom of Hi.
2892     Hi = DAG.getNode(ISD::SHL, dl, NVT, Hi,
2893                      DAG.getConstant(NVT.getSizeInBits() - ExcessBits, dl,
2894                                      TLI.getPointerTy(DAG.getDataLayout())));
2895     Hi = DAG.getNode(
2896         ISD::OR, dl, NVT, Hi,
2897         DAG.getNode(ISD::SRL, dl, NVT, Lo,
2898                     DAG.getConstant(ExcessBits, dl,
2899                                     TLI.getPointerTy(DAG.getDataLayout()))));
2900   }
2901
2902   // Store both the high bits and maybe some of the low bits.
2903   Hi = DAG.getTruncStore(Ch, dl, Hi, Ptr, N->getPointerInfo(),
2904                          HiVT, isVolatile, isNonTemporal, Alignment, AAInfo);
2905
2906   // Increment the pointer to the other half.
2907   Ptr = DAG.getNode(ISD::ADD, dl, Ptr.getValueType(), Ptr,
2908                     DAG.getConstant(IncrementSize, dl, Ptr.getValueType()));
2909   // Store the lowest ExcessBits bits in the second half.
2910   Lo = DAG.getTruncStore(Ch, dl, Lo, Ptr,
2911                          N->getPointerInfo().getWithOffset(IncrementSize),
2912                          EVT::getIntegerVT(*DAG.getContext(), ExcessBits),
2913                          isVolatile, isNonTemporal,
2914                          MinAlign(Alignment, IncrementSize), AAInfo);
2915   return DAG.getNode(ISD::TokenFactor, dl, MVT::Other, Lo, Hi);
2916 }
2917
2918 SDValue DAGTypeLegalizer::ExpandIntOp_TRUNCATE(SDNode *N) {
2919   SDValue InL, InH;
2920   GetExpandedInteger(N->getOperand(0), InL, InH);
2921   // Just truncate the low part of the source.
2922   return DAG.getNode(ISD::TRUNCATE, SDLoc(N), N->getValueType(0), InL);
2923 }
2924
2925 SDValue DAGTypeLegalizer::ExpandIntOp_UINT_TO_FP(SDNode *N) {
2926   SDValue Op = N->getOperand(0);
2927   EVT SrcVT = Op.getValueType();
2928   EVT DstVT = N->getValueType(0);
2929   SDLoc dl(N);
2930
2931   // The following optimization is valid only if every value in SrcVT (when
2932   // treated as signed) is representable in DstVT.  Check that the mantissa
2933   // size of DstVT is >= than the number of bits in SrcVT -1.
2934   const fltSemantics &sem = DAG.EVTToAPFloatSemantics(DstVT);
2935   if (APFloat::semanticsPrecision(sem) >= SrcVT.getSizeInBits()-1 &&
2936       TLI.getOperationAction(ISD::SINT_TO_FP, SrcVT) == TargetLowering::Custom){
2937     // Do a signed conversion then adjust the result.
2938     SDValue SignedConv = DAG.getNode(ISD::SINT_TO_FP, dl, DstVT, Op);
2939     SignedConv = TLI.LowerOperation(SignedConv, DAG);
2940
2941     // The result of the signed conversion needs adjusting if the 'sign bit' of
2942     // the incoming integer was set.  To handle this, we dynamically test to see
2943     // if it is set, and, if so, add a fudge factor.
2944
2945     const uint64_t F32TwoE32  = 0x4F800000ULL;
2946     const uint64_t F32TwoE64  = 0x5F800000ULL;
2947     const uint64_t F32TwoE128 = 0x7F800000ULL;
2948
2949     APInt FF(32, 0);
2950     if (SrcVT == MVT::i32)
2951       FF = APInt(32, F32TwoE32);
2952     else if (SrcVT == MVT::i64)
2953       FF = APInt(32, F32TwoE64);
2954     else if (SrcVT == MVT::i128)
2955       FF = APInt(32, F32TwoE128);
2956     else
2957       llvm_unreachable("Unsupported UINT_TO_FP!");
2958
2959     // Check whether the sign bit is set.
2960     SDValue Lo, Hi;
2961     GetExpandedInteger(Op, Lo, Hi);
2962     SDValue SignSet = DAG.getSetCC(dl,
2963                                    getSetCCResultType(Hi.getValueType()),
2964                                    Hi,
2965                                    DAG.getConstant(0, dl, Hi.getValueType()),
2966                                    ISD::SETLT);
2967
2968     // Build a 64 bit pair (0, FF) in the constant pool, with FF in the lo bits.
2969     SDValue FudgePtr =
2970         DAG.getConstantPool(ConstantInt::get(*DAG.getContext(), FF.zext(64)),
2971                             TLI.getPointerTy(DAG.getDataLayout()));
2972
2973     // Get a pointer to FF if the sign bit was set, or to 0 otherwise.
2974     SDValue Zero = DAG.getIntPtrConstant(0, dl);
2975     SDValue Four = DAG.getIntPtrConstant(4, dl);
2976     if (DAG.getDataLayout().isBigEndian())
2977       std::swap(Zero, Four);
2978     SDValue Offset = DAG.getSelect(dl, Zero.getValueType(), SignSet,
2979                                    Zero, Four);
2980     unsigned Alignment = cast<ConstantPoolSDNode>(FudgePtr)->getAlignment();
2981     FudgePtr = DAG.getNode(ISD::ADD, dl, FudgePtr.getValueType(),
2982                            FudgePtr, Offset);
2983     Alignment = std::min(Alignment, 4u);
2984
2985     // Load the value out, extending it from f32 to the destination float type.
2986     // FIXME: Avoid the extend by constructing the right constant pool?
2987     SDValue Fudge = DAG.getExtLoad(ISD::EXTLOAD, dl, DstVT, DAG.getEntryNode(),
2988                                    FudgePtr,
2989                                    MachinePointerInfo::getConstantPool(),
2990                                    MVT::f32,
2991                                    false, false, false, Alignment);
2992     return DAG.getNode(ISD::FADD, dl, DstVT, SignedConv, Fudge);
2993   }
2994
2995   // Otherwise, use a libcall.
2996   RTLIB::Libcall LC = RTLIB::getUINTTOFP(SrcVT, DstVT);
2997   assert(LC != RTLIB::UNKNOWN_LIBCALL &&
2998          "Don't know how to expand this UINT_TO_FP!");
2999   return TLI.makeLibCall(DAG, LC, DstVT, &Op, 1, true, dl).first;
3000 }
3001
3002 SDValue DAGTypeLegalizer::ExpandIntOp_ATOMIC_STORE(SDNode *N) {
3003   SDLoc dl(N);
3004   SDValue Swap = DAG.getAtomic(ISD::ATOMIC_SWAP, dl,
3005                                cast<AtomicSDNode>(N)->getMemoryVT(),
3006                                N->getOperand(0),
3007                                N->getOperand(1), N->getOperand(2),
3008                                cast<AtomicSDNode>(N)->getMemOperand(),
3009                                cast<AtomicSDNode>(N)->getOrdering(),
3010                                cast<AtomicSDNode>(N)->getSynchScope());
3011   return Swap.getValue(1);
3012 }
3013
3014
3015 SDValue DAGTypeLegalizer::PromoteIntRes_EXTRACT_SUBVECTOR(SDNode *N) {
3016   SDValue InOp0 = N->getOperand(0);
3017   EVT InVT = InOp0.getValueType();
3018
3019   EVT OutVT = N->getValueType(0);
3020   EVT NOutVT = TLI.getTypeToTransformTo(*DAG.getContext(), OutVT);
3021   assert(NOutVT.isVector() && "This type must be promoted to a vector type");
3022   unsigned OutNumElems = OutVT.getVectorNumElements();
3023   EVT NOutVTElem = NOutVT.getVectorElementType();
3024
3025   SDLoc dl(N);
3026   SDValue BaseIdx = N->getOperand(1);
3027
3028   SmallVector<SDValue, 8> Ops;
3029   Ops.reserve(OutNumElems);
3030   for (unsigned i = 0; i != OutNumElems; ++i) {
3031
3032     // Extract the element from the original vector.
3033     SDValue Index = DAG.getNode(ISD::ADD, dl, BaseIdx.getValueType(),
3034       BaseIdx, DAG.getConstant(i, dl, BaseIdx.getValueType()));
3035     SDValue Ext = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl,
3036       InVT.getVectorElementType(), N->getOperand(0), Index);
3037
3038     SDValue Op = DAG.getNode(ISD::ANY_EXTEND, dl, NOutVTElem, Ext);
3039     // Insert the converted element to the new vector.
3040     Ops.push_back(Op);
3041   }
3042
3043   return DAG.getNode(ISD::BUILD_VECTOR, dl, NOutVT, Ops);
3044 }
3045
3046
3047 SDValue DAGTypeLegalizer::PromoteIntRes_VECTOR_SHUFFLE(SDNode *N) {
3048   ShuffleVectorSDNode *SV = cast<ShuffleVectorSDNode>(N);
3049   EVT VT = N->getValueType(0);
3050   SDLoc dl(N);
3051
3052   ArrayRef<int> NewMask = SV->getMask().slice(0, VT.getVectorNumElements());
3053
3054   SDValue V0 = GetPromotedInteger(N->getOperand(0));
3055   SDValue V1 = GetPromotedInteger(N->getOperand(1));
3056   EVT OutVT = V0.getValueType();
3057
3058   return DAG.getVectorShuffle(OutVT, dl, V0, V1, NewMask);
3059 }
3060
3061
3062 SDValue DAGTypeLegalizer::PromoteIntRes_BUILD_VECTOR(SDNode *N) {
3063   EVT OutVT = N->getValueType(0);
3064   EVT NOutVT = TLI.getTypeToTransformTo(*DAG.getContext(), OutVT);
3065   assert(NOutVT.isVector() && "This type must be promoted to a vector type");
3066   unsigned NumElems = N->getNumOperands();
3067   EVT NOutVTElem = NOutVT.getVectorElementType();
3068
3069   SDLoc dl(N);
3070
3071   SmallVector<SDValue, 8> Ops;
3072   Ops.reserve(NumElems);
3073   for (unsigned i = 0; i != NumElems; ++i) {
3074     SDValue Op;
3075     // BUILD_VECTOR integer operand types are allowed to be larger than the
3076     // result's element type. This may still be true after the promotion. For
3077     // example, we might be promoting (<v?i1> = BV <i32>, <i32>, ...) to
3078     // (v?i16 = BV <i32>, <i32>, ...), and we can't any_extend <i32> to <i16>.
3079     if (N->getOperand(i).getValueType().bitsLT(NOutVTElem))
3080       Op = DAG.getNode(ISD::ANY_EXTEND, dl, NOutVTElem, N->getOperand(i));
3081     else
3082       Op = N->getOperand(i);
3083     Ops.push_back(Op);
3084   }
3085
3086   return DAG.getNode(ISD::BUILD_VECTOR, dl, NOutVT, Ops);
3087 }
3088
3089 SDValue DAGTypeLegalizer::PromoteIntRes_SCALAR_TO_VECTOR(SDNode *N) {
3090
3091   SDLoc dl(N);
3092
3093   assert(!N->getOperand(0).getValueType().isVector() &&
3094          "Input must be a scalar");
3095
3096   EVT OutVT = N->getValueType(0);
3097   EVT NOutVT = TLI.getTypeToTransformTo(*DAG.getContext(), OutVT);
3098   assert(NOutVT.isVector() && "This type must be promoted to a vector type");
3099   EVT NOutVTElem = NOutVT.getVectorElementType();
3100
3101   SDValue Op = DAG.getNode(ISD::ANY_EXTEND, dl, NOutVTElem, N->getOperand(0));
3102
3103   return DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, NOutVT, Op);
3104 }
3105
3106 SDValue DAGTypeLegalizer::PromoteIntRes_CONCAT_VECTORS(SDNode *N) {
3107   SDLoc dl(N);
3108
3109   EVT OutVT = N->getValueType(0);
3110   EVT NOutVT = TLI.getTypeToTransformTo(*DAG.getContext(), OutVT);
3111   assert(NOutVT.isVector() && "This type must be promoted to a vector type");
3112
3113   EVT InElemTy = OutVT.getVectorElementType();
3114   EVT OutElemTy = NOutVT.getVectorElementType();
3115
3116   unsigned NumElem = N->getOperand(0).getValueType().getVectorNumElements();
3117   unsigned NumOutElem = NOutVT.getVectorNumElements();
3118   unsigned NumOperands = N->getNumOperands();
3119   assert(NumElem * NumOperands == NumOutElem &&
3120          "Unexpected number of elements");
3121
3122   // Take the elements from the first vector.
3123   SmallVector<SDValue, 8> Ops(NumOutElem);
3124   for (unsigned i = 0; i < NumOperands; ++i) {
3125     SDValue Op = N->getOperand(i);
3126     for (unsigned j = 0; j < NumElem; ++j) {
3127       SDValue Ext = DAG.getNode(
3128           ISD::EXTRACT_VECTOR_ELT, dl, InElemTy, Op,
3129           DAG.getConstant(j, dl, TLI.getVectorIdxTy(DAG.getDataLayout())));
3130       Ops[i * NumElem + j] = DAG.getNode(ISD::ANY_EXTEND, dl, OutElemTy, Ext);
3131     }
3132   }
3133
3134   return DAG.getNode(ISD::BUILD_VECTOR, dl, NOutVT, Ops);
3135 }
3136
3137 SDValue DAGTypeLegalizer::PromoteIntRes_INSERT_VECTOR_ELT(SDNode *N) {
3138   EVT OutVT = N->getValueType(0);
3139   EVT NOutVT = TLI.getTypeToTransformTo(*DAG.getContext(), OutVT);
3140   assert(NOutVT.isVector() && "This type must be promoted to a vector type");
3141
3142   EVT NOutVTElem = NOutVT.getVectorElementType();
3143
3144   SDLoc dl(N);
3145   SDValue V0 = GetPromotedInteger(N->getOperand(0));
3146
3147   SDValue ConvElem = DAG.getNode(ISD::ANY_EXTEND, dl,
3148     NOutVTElem, N->getOperand(1));
3149   return DAG.getNode(ISD::INSERT_VECTOR_ELT, dl, NOutVT,
3150     V0, ConvElem, N->getOperand(2));
3151 }
3152
3153 SDValue DAGTypeLegalizer::PromoteIntOp_EXTRACT_VECTOR_ELT(SDNode *N) {
3154   SDLoc dl(N);
3155   SDValue V0 = GetPromotedInteger(N->getOperand(0));
3156   SDValue V1 = DAG.getZExtOrTrunc(N->getOperand(1), dl,
3157                                   TLI.getVectorIdxTy(DAG.getDataLayout()));
3158   SDValue Ext = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl,
3159     V0->getValueType(0).getScalarType(), V0, V1);
3160
3161   // EXTRACT_VECTOR_ELT can return types which are wider than the incoming
3162   // element types. If this is the case then we need to expand the outgoing
3163   // value and not truncate it.
3164   return DAG.getAnyExtOrTrunc(Ext, dl, N->getValueType(0));
3165 }
3166
3167 SDValue DAGTypeLegalizer::PromoteIntOp_EXTRACT_SUBVECTOR(SDNode *N) {
3168   SDLoc dl(N);
3169   SDValue V0 = GetPromotedInteger(N->getOperand(0));
3170   MVT InVT = V0.getValueType().getSimpleVT();
3171   MVT OutVT = MVT::getVectorVT(InVT.getVectorElementType(),
3172                                N->getValueType(0).getVectorNumElements());
3173   SDValue Ext = DAG.getNode(ISD::EXTRACT_SUBVECTOR, dl, OutVT, V0, N->getOperand(1));
3174   return DAG.getNode(ISD::TRUNCATE, dl, N->getValueType(0), Ext);
3175 }
3176
3177 SDValue DAGTypeLegalizer::PromoteIntOp_CONCAT_VECTORS(SDNode *N) {
3178   SDLoc dl(N);
3179   unsigned NumElems = N->getNumOperands();
3180
3181   EVT RetSclrTy = N->getValueType(0).getVectorElementType();
3182
3183   SmallVector<SDValue, 8> NewOps;
3184   NewOps.reserve(NumElems);
3185
3186   // For each incoming vector
3187   for (unsigned VecIdx = 0; VecIdx != NumElems; ++VecIdx) {
3188     SDValue Incoming = GetPromotedInteger(N->getOperand(VecIdx));
3189     EVT SclrTy = Incoming->getValueType(0).getVectorElementType();
3190     unsigned NumElem = Incoming->getValueType(0).getVectorNumElements();
3191
3192     for (unsigned i=0; i<NumElem; ++i) {
3193       // Extract element from incoming vector
3194       SDValue Ex = DAG.getNode(
3195           ISD::EXTRACT_VECTOR_ELT, dl, SclrTy, Incoming,
3196           DAG.getConstant(i, dl, TLI.getVectorIdxTy(DAG.getDataLayout())));
3197       SDValue Tr = DAG.getNode(ISD::TRUNCATE, dl, RetSclrTy, Ex);
3198       NewOps.push_back(Tr);
3199     }
3200   }
3201
3202   return DAG.getNode(ISD::BUILD_VECTOR, dl,  N->getValueType(0), NewOps);
3203 }