lib/CodeGen/SelectionDAG/LegalizeIntegerTypes.cpp

   1 //===----- LegalizeIntegerTypes.cpp - Legalization of integer types -------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file implements integer type expansion and promotion for LegalizeTypes.
  11 // Promotion is the act of changing a computation in an illegal type into a
  12 // computation in a larger type.  For example, implementing i8 arithmetic in an
  13 // i32 register (often needed on powerpc).
  14 // Expansion is the act of changing a computation in an illegal type into a
  15 // computation in two identical registers of a smaller type.  For example,
  16 // implementing i64 arithmetic in two i32 registers (often needed on 32-bit
  17 // targets).
  18 //
  19 //===----------------------------------------------------------------------===//
  20
  21 #include "LegalizeTypes.h"
  22 #include "llvm/IR/DerivedTypes.h"
  23 #include "llvm/Support/ErrorHandling.h"
  24 #include "llvm/Support/raw_ostream.h"
  25 using namespace llvm;
  26
  27 #define DEBUG_TYPE "legalize-types"
  28
  29 //===----------------------------------------------------------------------===//
  30 //  Integer Result Promotion
  31 //===----------------------------------------------------------------------===//
  32
  33 /// PromoteIntegerResult - This method is called when a result of a node is
  34 /// found to be in need of promotion to a larger type.  At this point, the node
  35 /// may also have invalid operands or may have other results that need
  36 /// expansion, we just know that (at least) one result needs promotion.
  37 void DAGTypeLegalizer::PromoteIntegerResult(SDNode *N, unsigned ResNo) {
  38   DEBUG(dbgs() << "Promote integer result: "; N->dump(&DAG); dbgs() << "\n");
  39   SDValue Res = SDValue();
  40
  41   // See if the target wants to custom expand this node.
  42   if (CustomLowerNode(N, N->getValueType(ResNo), true))
  43     return;
  44
  45   switch (N->getOpcode()) {
  46   default:
  47 #ifndef NDEBUG
  48     dbgs() << "PromoteIntegerResult #" << ResNo << ": ";
  49     N->dump(&DAG); dbgs() << "\n";
  50 #endif
  51     llvm_unreachable("Do not know how to promote this operator!");
  52   case ISD::MERGE_VALUES:Res = PromoteIntRes_MERGE_VALUES(N, ResNo); break;
  53   case ISD::AssertSext:  Res = PromoteIntRes_AssertSext(N); break;
  54   case ISD::AssertZext:  Res = PromoteIntRes_AssertZext(N); break;
  55   case ISD::BITCAST:     Res = PromoteIntRes_BITCAST(N); break;
  56   case ISD::BSWAP:       Res = PromoteIntRes_BSWAP(N); break;
  57   case ISD::BUILD_PAIR:  Res = PromoteIntRes_BUILD_PAIR(N); break;
  58   case ISD::Constant:    Res = PromoteIntRes_Constant(N); break;
  59   case ISD::CONVERT_RNDSAT:
  60                          Res = PromoteIntRes_CONVERT_RNDSAT(N); break;
  61   case ISD::CTLZ_ZERO_UNDEF:
  62   case ISD::CTLZ:        Res = PromoteIntRes_CTLZ(N); break;
  63   case ISD::CTPOP:       Res = PromoteIntRes_CTPOP(N); break;
  64   case ISD::CTTZ_ZERO_UNDEF:
  65   case ISD::CTTZ:        Res = PromoteIntRes_CTTZ(N); break;
  66   case ISD::EXTRACT_VECTOR_ELT:
  67                          Res = PromoteIntRes_EXTRACT_VECTOR_ELT(N); break;
  68   case ISD::LOAD:        Res = PromoteIntRes_LOAD(cast<LoadSDNode>(N));break;
  69   case ISD::MLOAD:       Res = PromoteIntRes_MLOAD(cast<MaskedLoadSDNode>(N));break;
  70   case ISD::SELECT:      Res = PromoteIntRes_SELECT(N); break;
  71   case ISD::VSELECT:     Res = PromoteIntRes_VSELECT(N); break;
  72   case ISD::SELECT_CC:   Res = PromoteIntRes_SELECT_CC(N); break;
  73   case ISD::SETCC:       Res = PromoteIntRes_SETCC(N); break;
  74   case ISD::SHL:         Res = PromoteIntRes_SHL(N); break;
  75   case ISD::SIGN_EXTEND_INREG:
  76                          Res = PromoteIntRes_SIGN_EXTEND_INREG(N); break;
  77   case ISD::SRA:         Res = PromoteIntRes_SRA(N); break;
  78   case ISD::SRL:         Res = PromoteIntRes_SRL(N); break;
  79   case ISD::TRUNCATE:    Res = PromoteIntRes_TRUNCATE(N); break;
  80   case ISD::UNDEF:       Res = PromoteIntRes_UNDEF(N); break;
  81   case ISD::VAARG:       Res = PromoteIntRes_VAARG(N); break;
  82
  83   case ISD::EXTRACT_SUBVECTOR:
  84                          Res = PromoteIntRes_EXTRACT_SUBVECTOR(N); break;
  85   case ISD::VECTOR_SHUFFLE:
  86                          Res = PromoteIntRes_VECTOR_SHUFFLE(N); break;
  87   case ISD::INSERT_VECTOR_ELT:
  88                          Res = PromoteIntRes_INSERT_VECTOR_ELT(N); break;
  89   case ISD::BUILD_VECTOR:
  90                          Res = PromoteIntRes_BUILD_VECTOR(N); break;
  91   case ISD::SCALAR_TO_VECTOR:
  92                          Res = PromoteIntRes_SCALAR_TO_VECTOR(N); break;
  93   case ISD::CONCAT_VECTORS:
  94                          Res = PromoteIntRes_CONCAT_VECTORS(N); break;
  95
  96   case ISD::SIGN_EXTEND:
  97   case ISD::ZERO_EXTEND:
  98   case ISD::ANY_EXTEND:  Res = PromoteIntRes_INT_EXTEND(N); break;
  99
 100   case ISD::FP_TO_SINT:
 101   case ISD::FP_TO_UINT:  Res = PromoteIntRes_FP_TO_XINT(N); break;
 102
 103   case ISD::FP_TO_FP16:  Res = PromoteIntRes_FP_TO_FP16(N); break;
 104
 105   case ISD::AND:
 106   case ISD::OR:
 107   case ISD::XOR:
 108   case ISD::ADD:
 109   case ISD::SUB:
 110   case ISD::MUL:         Res = PromoteIntRes_SimpleIntBinOp(N); break;
 111
 112   case ISD::SDIV:
 113   case ISD::SREM:        Res = PromoteIntRes_SDIV(N); break;
 114
 115   case ISD::UDIV:
 116   case ISD::UREM:        Res = PromoteIntRes_UDIV(N); break;
 117
 118   case ISD::SADDO:
 119   case ISD::SSUBO:       Res = PromoteIntRes_SADDSUBO(N, ResNo); break;
 120   case ISD::UADDO:
 121   case ISD::USUBO:       Res = PromoteIntRes_UADDSUBO(N, ResNo); break;
 122   case ISD::SMULO:
 123   case ISD::UMULO:       Res = PromoteIntRes_XMULO(N, ResNo); break;
 124
 125   case ISD::ATOMIC_LOAD:
 126     Res = PromoteIntRes_Atomic0(cast<AtomicSDNode>(N)); break;
 127
 128   case ISD::ATOMIC_LOAD_ADD:
 129   case ISD::ATOMIC_LOAD_SUB:
 130   case ISD::ATOMIC_LOAD_AND:
 131   case ISD::ATOMIC_LOAD_OR:
 132   case ISD::ATOMIC_LOAD_XOR:
 133   case ISD::ATOMIC_LOAD_NAND:
 134   case ISD::ATOMIC_LOAD_MIN:
 135   case ISD::ATOMIC_LOAD_MAX:
 136   case ISD::ATOMIC_LOAD_UMIN:
 137   case ISD::ATOMIC_LOAD_UMAX:
 138   case ISD::ATOMIC_SWAP:
 139     Res = PromoteIntRes_Atomic1(cast<AtomicSDNode>(N)); break;
 140
 141   case ISD::ATOMIC_CMP_SWAP:
 142   case ISD::ATOMIC_CMP_SWAP_WITH_SUCCESS:
 143     Res = PromoteIntRes_AtomicCmpSwap(cast<AtomicSDNode>(N), ResNo);
 144     break;
 145   }
 146
 147   // If the result is null then the sub-method took care of registering it.
 148   if (Res.getNode())
 149     SetPromotedInteger(SDValue(N, ResNo), Res);
 150 }
 151
 152 SDValue DAGTypeLegalizer::PromoteIntRes_MERGE_VALUES(SDNode *N,
 153                                                      unsigned ResNo) {
 154   SDValue Op = DisintegrateMERGE_VALUES(N, ResNo);
 155   return GetPromotedInteger(Op);
 156 }
 157
 158 SDValue DAGTypeLegalizer::PromoteIntRes_AssertSext(SDNode *N) {
 159   // Sign-extend the new bits, and continue the assertion.
 160   SDValue Op = SExtPromotedInteger(N->getOperand(0));
 161   return DAG.getNode(ISD::AssertSext, SDLoc(N),
 162                      Op.getValueType(), Op, N->getOperand(1));
 163 }
 164
 165 SDValue DAGTypeLegalizer::PromoteIntRes_AssertZext(SDNode *N) {
 166   // Zero the new bits, and continue the assertion.
 167   SDValue Op = ZExtPromotedInteger(N->getOperand(0));
 168   return DAG.getNode(ISD::AssertZext, SDLoc(N),
 169                      Op.getValueType(), Op, N->getOperand(1));
 170 }
 171
 172 SDValue DAGTypeLegalizer::PromoteIntRes_Atomic0(AtomicSDNode *N) {
 173   EVT ResVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
 174   SDValue Res = DAG.getAtomic(N->getOpcode(), SDLoc(N),
 175                               N->getMemoryVT(), ResVT,
 176                               N->getChain(), N->getBasePtr(),
 177                               N->getMemOperand(), N->getOrdering(),
 178                               N->getSynchScope());
 179   // Legalized the chain result - switch anything that used the old chain to
 180   // use the new one.
 181   ReplaceValueWith(SDValue(N, 1), Res.getValue(1));
 182   return Res;
 183 }
 184
 185 SDValue DAGTypeLegalizer::PromoteIntRes_Atomic1(AtomicSDNode *N) {
 186   SDValue Op2 = GetPromotedInteger(N->getOperand(2));
 187   SDValue Res = DAG.getAtomic(N->getOpcode(), SDLoc(N),
 188                               N->getMemoryVT(),
 189                               N->getChain(), N->getBasePtr(),
 190                               Op2, N->getMemOperand(), N->getOrdering(),
 191                               N->getSynchScope());
 192   // Legalized the chain result - switch anything that used the old chain to
 193   // use the new one.
 194   ReplaceValueWith(SDValue(N, 1), Res.getValue(1));
 195   return Res;
 196 }
 197
 198 SDValue DAGTypeLegalizer::PromoteIntRes_AtomicCmpSwap(AtomicSDNode *N,
 199                                                       unsigned ResNo) {
 200   if (ResNo == 1) {
 201     assert(N->getOpcode() == ISD::ATOMIC_CMP_SWAP_WITH_SUCCESS);
 202     EVT SVT = getSetCCResultType(N->getOperand(2).getValueType());
 203     EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(1));
 204
 205     // Only use the result of getSetCCResultType if it is legal,
 206     // otherwise just use the promoted result type (NVT).
 207     if (!TLI.isTypeLegal(SVT))
 208       SVT = NVT;
 209
 210     SDVTList VTs = DAG.getVTList(N->getValueType(0), SVT, MVT::Other);
 211     SDValue Res = DAG.getAtomicCmpSwap(
 212         ISD::ATOMIC_CMP_SWAP_WITH_SUCCESS, SDLoc(N), N->getMemoryVT(), VTs,
 213         N->getChain(), N->getBasePtr(), N->getOperand(2), N->getOperand(3),
 214         N->getMemOperand(), N->getSuccessOrdering(), N->getFailureOrdering(),
 215         N->getSynchScope());
 216     ReplaceValueWith(SDValue(N, 0), Res.getValue(0));
 217     ReplaceValueWith(SDValue(N, 2), Res.getValue(2));
 218     return Res.getValue(1);
 219   }
 220
 221   SDValue Op2 = GetPromotedInteger(N->getOperand(2));
 222   SDValue Op3 = GetPromotedInteger(N->getOperand(3));
 223   SDVTList VTs =
 224       DAG.getVTList(Op2.getValueType(), N->getValueType(1), MVT::Other);
 225   SDValue Res = DAG.getAtomicCmpSwap(
 226       N->getOpcode(), SDLoc(N), N->getMemoryVT(), VTs, N->getChain(),
 227       N->getBasePtr(), Op2, Op3, N->getMemOperand(), N->getSuccessOrdering(),
 228       N->getFailureOrdering(), N->getSynchScope());
 229   // Update the use to N with the newly created Res.
 230   for (unsigned i = 1, NumResults = N->getNumValues(); i < NumResults; ++i)
 231     ReplaceValueWith(SDValue(N, i), Res.getValue(i));
 232   return Res;
 233 }
 234
 235 SDValue DAGTypeLegalizer::PromoteIntRes_BITCAST(SDNode *N) {
 236   SDValue InOp = N->getOperand(0);
 237   EVT InVT = InOp.getValueType();
 238   EVT NInVT = TLI.getTypeToTransformTo(*DAG.getContext(), InVT);
 239   EVT OutVT = N->getValueType(0);
 240   EVT NOutVT = TLI.getTypeToTransformTo(*DAG.getContext(), OutVT);
 241   SDLoc dl(N);
 242
 243   switch (getTypeAction(InVT)) {
 244   case TargetLowering::TypeLegal:
 245     break;
 246   case TargetLowering::TypePromoteInteger:
 247     if (NOutVT.bitsEq(NInVT) && !NOutVT.isVector() && !NInVT.isVector())
 248       // The input promotes to the same size.  Convert the promoted value.
 249       return DAG.getNode(ISD::BITCAST, dl, NOutVT, GetPromotedInteger(InOp));
 250     break;
 251   case TargetLowering::TypeSoftenFloat:
 252     // Promote the integer operand by hand.
 253     return DAG.getNode(ISD::ANY_EXTEND, dl, NOutVT, GetSoftenedFloat(InOp));
 254   case TargetLowering::TypeExpandInteger:
 255   case TargetLowering::TypeExpandFloat:
 256     break;
 257   case TargetLowering::TypeScalarizeVector:
 258     // Convert the element to an integer and promote it by hand.
 259     if (!NOutVT.isVector())
 260       return DAG.getNode(ISD::ANY_EXTEND, dl, NOutVT,
 261                          BitConvertToInteger(GetScalarizedVector(InOp)));
 262     break;
 263   case TargetLowering::TypeSplitVector: {
 264     // For example, i32 = BITCAST v2i16 on alpha.  Convert the split
 265     // pieces of the input into integers and reassemble in the final type.
 266     SDValue Lo, Hi;
 267     GetSplitVector(N->getOperand(0), Lo, Hi);
 268     Lo = BitConvertToInteger(Lo);
 269     Hi = BitConvertToInteger(Hi);
 270
 271     if (TLI.isBigEndian())
 272       std::swap(Lo, Hi);
 273
 274     InOp = DAG.getNode(ISD::ANY_EXTEND, dl,
 275                        EVT::getIntegerVT(*DAG.getContext(),
 276                                          NOutVT.getSizeInBits()),
 277                        JoinIntegers(Lo, Hi));
 278     return DAG.getNode(ISD::BITCAST, dl, NOutVT, InOp);
 279   }
 280   case TargetLowering::TypeWidenVector:
 281     // The input is widened to the same size. Convert to the widened value.
 282     // Make sure that the outgoing value is not a vector, because this would
 283     // make us bitcast between two vectors which are legalized in different ways.
 284     if (NOutVT.bitsEq(NInVT) && !NOutVT.isVector())
 285       return DAG.getNode(ISD::BITCAST, dl, NOutVT, GetWidenedVector(InOp));
 286   }
 287
 288   return DAG.getNode(ISD::ANY_EXTEND, dl, NOutVT,
 289                      CreateStackStoreLoad(InOp, OutVT));
 290 }
 291
 292 SDValue DAGTypeLegalizer::PromoteIntRes_BSWAP(SDNode *N) {
 293   SDValue Op = GetPromotedInteger(N->getOperand(0));
 294   EVT OVT = N->getValueType(0);
 295   EVT NVT = Op.getValueType();
 296   SDLoc dl(N);
 297
 298   unsigned DiffBits = NVT.getScalarSizeInBits() - OVT.getScalarSizeInBits();
 299   return DAG.getNode(ISD::SRL, dl, NVT, DAG.getNode(ISD::BSWAP, dl, NVT, Op),
 300                      DAG.getConstant(DiffBits, TLI.getShiftAmountTy(NVT)));
 301 }
 302
 303 SDValue DAGTypeLegalizer::PromoteIntRes_BUILD_PAIR(SDNode *N) {
 304   // The pair element type may be legal, or may not promote to the same type as
 305   // the result, for example i14 = BUILD_PAIR (i7, i7).  Handle all cases.
 306   return DAG.getNode(ISD::ANY_EXTEND, SDLoc(N),
 307                      TLI.getTypeToTransformTo(*DAG.getContext(),
 308                      N->getValueType(0)), JoinIntegers(N->getOperand(0),
 309                      N->getOperand(1)));
 310 }
 311
 312 SDValue DAGTypeLegalizer::PromoteIntRes_Constant(SDNode *N) {
 313   EVT VT = N->getValueType(0);
 314   // FIXME there is no actual debug info here
 315   SDLoc dl(N);
 316   // Zero extend things like i1, sign extend everything else.  It shouldn't
 317   // matter in theory which one we pick, but this tends to give better code?
 318   unsigned Opc = VT.isByteSized() ? ISD::SIGN_EXTEND : ISD::ZERO_EXTEND;
 319   SDValue Result = DAG.getNode(Opc, dl,
 320                                TLI.getTypeToTransformTo(*DAG.getContext(), VT),
 321                                SDValue(N, 0));
 322   assert(isa<ConstantSDNode>(Result) && "Didn't constant fold ext?");
 323   return Result;
 324 }
 325
 326 SDValue DAGTypeLegalizer::PromoteIntRes_CONVERT_RNDSAT(SDNode *N) {
 327   ISD::CvtCode CvtCode = cast<CvtRndSatSDNode>(N)->getCvtCode();
 328   assert ((CvtCode == ISD::CVT_SS || CvtCode == ISD::CVT_SU ||
 329            CvtCode == ISD::CVT_US || CvtCode == ISD::CVT_UU ||
 330            CvtCode == ISD::CVT_SF || CvtCode == ISD::CVT_UF) &&
 331           "can only promote integers");
 332   EVT OutVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
 333   return DAG.getConvertRndSat(OutVT, SDLoc(N), N->getOperand(0),
 334                               N->getOperand(1), N->getOperand(2),
 335                               N->getOperand(3), N->getOperand(4), CvtCode);
 336 }
 337
 338 SDValue DAGTypeLegalizer::PromoteIntRes_CTLZ(SDNode *N) {
 339   // Zero extend to the promoted type and do the count there.
 340   SDValue Op = ZExtPromotedInteger(N->getOperand(0));
 341   SDLoc dl(N);
 342   EVT OVT = N->getValueType(0);
 343   EVT NVT = Op.getValueType();
 344   Op = DAG.getNode(N->getOpcode(), dl, NVT, Op);
 345   // Subtract off the extra leading bits in the bigger type.
 346   return DAG.getNode(
 347       ISD::SUB, dl, NVT, Op,
 348       DAG.getConstant(NVT.getScalarSizeInBits() - OVT.getScalarSizeInBits(),
 349                       NVT));
 350 }
 351
 352 SDValue DAGTypeLegalizer::PromoteIntRes_CTPOP(SDNode *N) {
 353   // Zero extend to the promoted type and do the count there.
 354   SDValue Op = ZExtPromotedInteger(N->getOperand(0));
 355   return DAG.getNode(ISD::CTPOP, SDLoc(N), Op.getValueType(), Op);
 356 }
 357
 358 SDValue DAGTypeLegalizer::PromoteIntRes_CTTZ(SDNode *N) {
 359   SDValue Op = GetPromotedInteger(N->getOperand(0));
 360   EVT OVT = N->getValueType(0);
 361   EVT NVT = Op.getValueType();
 362   SDLoc dl(N);
 363   if (N->getOpcode() == ISD::CTTZ) {
 364     // The count is the same in the promoted type except if the original
 365     // value was zero.  This can be handled by setting the bit just off
 366     // the top of the original type.
 367     auto TopBit = APInt::getOneBitSet(NVT.getScalarSizeInBits(),
 368                                       OVT.getScalarSizeInBits());
 369     Op = DAG.getNode(ISD::OR, dl, NVT, Op, DAG.getConstant(TopBit, NVT));
 370   }
 371   return DAG.getNode(N->getOpcode(), dl, NVT, Op);
 372 }
 373
 374 SDValue DAGTypeLegalizer::PromoteIntRes_EXTRACT_VECTOR_ELT(SDNode *N) {
 375   SDLoc dl(N);
 376   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
 377   return DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, NVT, N->getOperand(0),
 378                      N->getOperand(1));
 379 }
 380
 381 SDValue DAGTypeLegalizer::PromoteIntRes_FP_TO_XINT(SDNode *N) {
 382   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
 383   unsigned NewOpc = N->getOpcode();
 384   SDLoc dl(N);
 385
 386   // If we're promoting a UINT to a larger size and the larger FP_TO_UINT is
 387   // not Legal, check to see if we can use FP_TO_SINT instead.  (If both UINT
 388   // and SINT conversions are Custom, there is no way to tell which is
 389   // preferable. We choose SINT because that's the right thing on PPC.)
 390   if (N->getOpcode() == ISD::FP_TO_UINT &&
 391       !TLI.isOperationLegal(ISD::FP_TO_UINT, NVT) &&
 392       TLI.isOperationLegalOrCustom(ISD::FP_TO_SINT, NVT))
 393     NewOpc = ISD::FP_TO_SINT;
 394
 395   SDValue Res = DAG.getNode(NewOpc, dl, NVT, N->getOperand(0));
 396
 397   // Assert that the converted value fits in the original type.  If it doesn't
 398   // (eg: because the value being converted is too big), then the result of the
 399   // original operation was undefined anyway, so the assert is still correct.
 400   return DAG.getNode(N->getOpcode() == ISD::FP_TO_UINT ?
 401                      ISD::AssertZext : ISD::AssertSext, dl, NVT, Res,
 402                      DAG.getValueType(N->getValueType(0).getScalarType()));
 403 }
 404
 405 SDValue DAGTypeLegalizer::PromoteIntRes_FP_TO_FP16(SDNode *N) {
 406   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
 407   SDLoc dl(N);
 408
 409   SDValue Res = DAG.getNode(N->getOpcode(), dl, NVT, N->getOperand(0));
 410
 411   return DAG.getNode(ISD::AssertZext, dl,
 412                      NVT, Res, DAG.getValueType(N->getValueType(0)));
 413 }
 414
 415 SDValue DAGTypeLegalizer::PromoteIntRes_INT_EXTEND(SDNode *N) {
 416   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
 417   SDLoc dl(N);
 418
 419   if (getTypeAction(N->getOperand(0).getValueType())
 420       == TargetLowering::TypePromoteInteger) {
 421     SDValue Res = GetPromotedInteger(N->getOperand(0));
 422     assert(Res.getValueType().bitsLE(NVT) && "Extension doesn't make sense!");
 423
 424     // If the result and operand types are the same after promotion, simplify
 425     // to an in-register extension.
 426     if (NVT == Res.getValueType()) {
 427       // The high bits are not guaranteed to be anything.  Insert an extend.
 428       if (N->getOpcode() == ISD::SIGN_EXTEND)
 429         return DAG.getNode(ISD::SIGN_EXTEND_INREG, dl, NVT, Res,
 430                            DAG.getValueType(N->getOperand(0).getValueType()));
 431       if (N->getOpcode() == ISD::ZERO_EXTEND)
 432         return DAG.getZeroExtendInReg(Res, dl,
 433                       N->getOperand(0).getValueType().getScalarType());
 434       assert(N->getOpcode() == ISD::ANY_EXTEND && "Unknown integer extension!");
 435       return Res;
 436     }
 437   }
 438
 439   // Otherwise, just extend the original operand all the way to the larger type.
 440   return DAG.getNode(N->getOpcode(), dl, NVT, N->getOperand(0));
 441 }
 442
 443 SDValue DAGTypeLegalizer::PromoteIntRes_LOAD(LoadSDNode *N) {
 444   assert(ISD::isUNINDEXEDLoad(N) && "Indexed load during type legalization!");
 445   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
 446   ISD::LoadExtType ExtType =
 447     ISD::isNON_EXTLoad(N) ? ISD::EXTLOAD : N->getExtensionType();
 448   SDLoc dl(N);
 449   SDValue Res = DAG.getExtLoad(ExtType, dl, NVT, N->getChain(), N->getBasePtr(),
 450                                N->getMemoryVT(), N->getMemOperand());
 451
 452   // Legalized the chain result - switch anything that used the old chain to
 453   // use the new one.
 454   ReplaceValueWith(SDValue(N, 1), Res.getValue(1));
 455   return Res;
 456 }
 457
 458 SDValue DAGTypeLegalizer::PromoteIntRes_MLOAD(MaskedLoadSDNode *N) {
 459   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
 460   SDValue ExtSrc0 = GetPromotedInteger(N->getSrc0());
 461
 462   SDValue Mask = N->getMask();
 463   EVT NewMaskVT = getSetCCResultType(NVT);
 464   if (NewMaskVT != N->getMask().getValueType())
 465     Mask = PromoteTargetBoolean(Mask, NewMaskVT);
 466   SDLoc dl(N);
 467
 468   SDValue Res = DAG.getMaskedLoad(NVT, dl, N->getChain(), N->getBasePtr(),
 469                                   Mask, ExtSrc0, N->getMemoryVT(),
 470                                   N->getMemOperand(), ISD::SEXTLOAD);
 471   // Legalized the chain result - switch anything that used the old chain to
 472   // use the new one.
 473   ReplaceValueWith(SDValue(N, 1), Res.getValue(1));
 474   return Res;
 475 }
 476 /// Promote the overflow flag of an overflowing arithmetic node.
 477 SDValue DAGTypeLegalizer::PromoteIntRes_Overflow(SDNode *N) {
 478   // Simply change the return type of the boolean result.
 479   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(1));
 480   EVT ValueVTs[] = { N->getValueType(0), NVT };
 481   SDValue Ops[] = { N->getOperand(0), N->getOperand(1) };
 482   SDValue Res = DAG.getNode(N->getOpcode(), SDLoc(N),
 483                             DAG.getVTList(ValueVTs), Ops);
 484
 485   // Modified the sum result - switch anything that used the old sum to use
 486   // the new one.
 487   ReplaceValueWith(SDValue(N, 0), Res);
 488
 489   return SDValue(Res.getNode(), 1);
 490 }
 491
 492 SDValue DAGTypeLegalizer::PromoteIntRes_SADDSUBO(SDNode *N, unsigned ResNo) {
 493   if (ResNo == 1)
 494     return PromoteIntRes_Overflow(N);
 495
 496   // The operation overflowed iff the result in the larger type is not the
 497   // sign extension of its truncation to the original type.
 498   SDValue LHS = SExtPromotedInteger(N->getOperand(0));
 499   SDValue RHS = SExtPromotedInteger(N->getOperand(1));
 500   EVT OVT = N->getOperand(0).getValueType();
 501   EVT NVT = LHS.getValueType();
 502   SDLoc dl(N);
 503
 504   // Do the arithmetic in the larger type.
 505   unsigned Opcode = N->getOpcode() == ISD::SADDO ? ISD::ADD : ISD::SUB;
 506   SDValue Res = DAG.getNode(Opcode, dl, NVT, LHS, RHS);
 507
 508   // Calculate the overflow flag: sign extend the arithmetic result from
 509   // the original type.
 510   SDValue Ofl = DAG.getNode(ISD::SIGN_EXTEND_INREG, dl, NVT, Res,
 511                             DAG.getValueType(OVT));
 512   // Overflowed if and only if this is not equal to Res.
 513   Ofl = DAG.getSetCC(dl, N->getValueType(1), Ofl, Res, ISD::SETNE);
 514
 515   // Use the calculated overflow everywhere.
 516   ReplaceValueWith(SDValue(N, 1), Ofl);
 517
 518   return Res;
 519 }
 520
 521 SDValue DAGTypeLegalizer::PromoteIntRes_SDIV(SDNode *N) {
 522   // Sign extend the input.
 523   SDValue LHS = SExtPromotedInteger(N->getOperand(0));
 524   SDValue RHS = SExtPromotedInteger(N->getOperand(1));
 525   return DAG.getNode(N->getOpcode(), SDLoc(N),
 526                      LHS.getValueType(), LHS, RHS);
 527 }
 528
 529 SDValue DAGTypeLegalizer::PromoteIntRes_SELECT(SDNode *N) {
 530   SDValue LHS = GetPromotedInteger(N->getOperand(1));
 531   SDValue RHS = GetPromotedInteger(N->getOperand(2));
 532   return DAG.getSelect(SDLoc(N),
 533                        LHS.getValueType(), N->getOperand(0), LHS, RHS);
 534 }
 535
 536 SDValue DAGTypeLegalizer::PromoteIntRes_VSELECT(SDNode *N) {
 537   SDValue Mask = N->getOperand(0);
 538   EVT OpTy = N->getOperand(1).getValueType();
 539
 540   // Promote all the way up to the canonical SetCC type.
 541   Mask = PromoteTargetBoolean(Mask, OpTy);
 542   SDValue LHS = GetPromotedInteger(N->getOperand(1));
 543   SDValue RHS = GetPromotedInteger(N->getOperand(2));
 544   return DAG.getNode(ISD::VSELECT, SDLoc(N),
 545                      LHS.getValueType(), Mask, LHS, RHS);
 546 }
 547
 548 SDValue DAGTypeLegalizer::PromoteIntRes_SELECT_CC(SDNode *N) {
 549   SDValue LHS = GetPromotedInteger(N->getOperand(2));
 550   SDValue RHS = GetPromotedInteger(N->getOperand(3));
 551   return DAG.getNode(ISD::SELECT_CC, SDLoc(N),
 552                      LHS.getValueType(), N->getOperand(0),
 553                      N->getOperand(1), LHS, RHS, N->getOperand(4));
 554 }
 555
 556 SDValue DAGTypeLegalizer::PromoteIntRes_SETCC(SDNode *N) {
 557   EVT SVT = getSetCCResultType(N->getOperand(0).getValueType());
 558
 559   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
 560
 561   // Only use the result of getSetCCResultType if it is legal,
 562   // otherwise just use the promoted result type (NVT).
 563   if (!TLI.isTypeLegal(SVT))
 564     SVT = NVT;
 565
 566   SDLoc dl(N);
 567   assert(SVT.isVector() == N->getOperand(0).getValueType().isVector() &&
 568          "Vector compare must return a vector result!");
 569
 570   SDValue LHS = N->getOperand(0);
 571   SDValue RHS = N->getOperand(1);
 572   if (LHS.getValueType() != RHS.getValueType()) {
 573     if (getTypeAction(LHS.getValueType()) == TargetLowering::TypePromoteInteger &&
 574         !LHS.getValueType().isVector())
 575       LHS = GetPromotedInteger(LHS);
 576     if (getTypeAction(RHS.getValueType()) == TargetLowering::TypePromoteInteger &&
 577         !RHS.getValueType().isVector())
 578       RHS = GetPromotedInteger(RHS);
 579   }
 580
 581   // Get the SETCC result using the canonical SETCC type.
 582   SDValue SetCC = DAG.getNode(N->getOpcode(), dl, SVT, LHS, RHS,
 583                               N->getOperand(2));
 584
 585   assert(NVT.bitsLE(SVT) && "Integer type overpromoted?");
 586   // Convert to the expected type.
 587   return DAG.getNode(ISD::TRUNCATE, dl, NVT, SetCC);
 588 }
 589
 590 SDValue DAGTypeLegalizer::PromoteIntRes_SHL(SDNode *N) {
 591   SDValue Res = GetPromotedInteger(N->getOperand(0));
 592   SDValue Amt = N->getOperand(1);
 593   Amt = Amt.getValueType().isVector() ? ZExtPromotedInteger(Amt) : Amt;
 594   return DAG.getNode(ISD::SHL, SDLoc(N), Res.getValueType(), Res, Amt);
 595 }
 596
 597 SDValue DAGTypeLegalizer::PromoteIntRes_SIGN_EXTEND_INREG(SDNode *N) {
 598   SDValue Op = GetPromotedInteger(N->getOperand(0));
 599   return DAG.getNode(ISD::SIGN_EXTEND_INREG, SDLoc(N),
 600                      Op.getValueType(), Op, N->getOperand(1));
 601 }
 602
 603 SDValue DAGTypeLegalizer::PromoteIntRes_SimpleIntBinOp(SDNode *N) {
 604   // The input may have strange things in the top bits of the registers, but
 605   // these operations don't care.  They may have weird bits going out, but
 606   // that too is okay if they are integer operations.
 607   SDValue LHS = GetPromotedInteger(N->getOperand(0));
 608   SDValue RHS = GetPromotedInteger(N->getOperand(1));
 609   return DAG.getNode(N->getOpcode(), SDLoc(N),
 610                      LHS.getValueType(), LHS, RHS);
 611 }
 612
 613 SDValue DAGTypeLegalizer::PromoteIntRes_SRA(SDNode *N) {
 614   // The input value must be properly sign extended.
 615   SDValue Res = SExtPromotedInteger(N->getOperand(0));
 616   SDValue Amt = N->getOperand(1);
 617   Amt = Amt.getValueType().isVector() ? ZExtPromotedInteger(Amt) : Amt;
 618   return DAG.getNode(ISD::SRA, SDLoc(N), Res.getValueType(), Res, Amt);
 619 }
 620
 621 SDValue DAGTypeLegalizer::PromoteIntRes_SRL(SDNode *N) {
 622   // The input value must be properly zero extended.
 623   SDValue Res = ZExtPromotedInteger(N->getOperand(0));
 624   SDValue Amt = N->getOperand(1);
 625   Amt = Amt.getValueType().isVector() ? ZExtPromotedInteger(Amt) : Amt;
 626   return DAG.getNode(ISD::SRL, SDLoc(N), Res.getValueType(), Res, Amt);
 627 }
 628
 629 SDValue DAGTypeLegalizer::PromoteIntRes_TRUNCATE(SDNode *N) {
 630   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
 631   SDValue Res;
 632   SDValue InOp = N->getOperand(0);
 633   SDLoc dl(N);
 634
 635   switch (getTypeAction(InOp.getValueType())) {
 636   default: llvm_unreachable("Unknown type action!");
 637   case TargetLowering::TypeLegal:
 638   case TargetLowering::TypeExpandInteger:
 639     Res = InOp;
 640     break;
 641   case TargetLowering::TypePromoteInteger:
 642     Res = GetPromotedInteger(InOp);
 643     break;
 644   case TargetLowering::TypeSplitVector:
 645     EVT InVT = InOp.getValueType();
 646     assert(InVT.isVector() && "Cannot split scalar types");
 647     unsigned NumElts = InVT.getVectorNumElements();
 648     assert(NumElts == NVT.getVectorNumElements() &&
 649            "Dst and Src must have the same number of elements");
 650     assert(isPowerOf2_32(NumElts) &&
 651            "Promoted vector type must be a power of two");
 652
 653     SDValue EOp1, EOp2;
 654     GetSplitVector(InOp, EOp1, EOp2);
 655
 656     EVT HalfNVT = EVT::getVectorVT(*DAG.getContext(), NVT.getScalarType(),
 657                                    NumElts/2);
 658     EOp1 = DAG.getNode(ISD::TRUNCATE, dl, HalfNVT, EOp1);
 659     EOp2 = DAG.getNode(ISD::TRUNCATE, dl, HalfNVT, EOp2);
 660
 661     return DAG.getNode(ISD::CONCAT_VECTORS, dl, NVT, EOp1, EOp2);
 662   }
 663
 664   // Truncate to NVT instead of VT
 665   return DAG.getNode(ISD::TRUNCATE, dl, NVT, Res);
 666 }
 667
 668 SDValue DAGTypeLegalizer::PromoteIntRes_UADDSUBO(SDNode *N, unsigned ResNo) {
 669   if (ResNo == 1)
 670     return PromoteIntRes_Overflow(N);
 671
 672   // The operation overflowed iff the result in the larger type is not the
 673   // zero extension of its truncation to the original type.
 674   SDValue LHS = ZExtPromotedInteger(N->getOperand(0));
 675   SDValue RHS = ZExtPromotedInteger(N->getOperand(1));
 676   EVT OVT = N->getOperand(0).getValueType();
 677   EVT NVT = LHS.getValueType();
 678   SDLoc dl(N);
 679
 680   // Do the arithmetic in the larger type.
 681   unsigned Opcode = N->getOpcode() == ISD::UADDO ? ISD::ADD : ISD::SUB;
 682   SDValue Res = DAG.getNode(Opcode, dl, NVT, LHS, RHS);
 683
 684   // Calculate the overflow flag: zero extend the arithmetic result from
 685   // the original type.
 686   SDValue Ofl = DAG.getZeroExtendInReg(Res, dl, OVT);
 687   // Overflowed if and only if this is not equal to Res.
 688   Ofl = DAG.getSetCC(dl, N->getValueType(1), Ofl, Res, ISD::SETNE);
 689
 690   // Use the calculated overflow everywhere.
 691   ReplaceValueWith(SDValue(N, 1), Ofl);
 692
 693   return Res;
 694 }
 695
 696 SDValue DAGTypeLegalizer::PromoteIntRes_XMULO(SDNode *N, unsigned ResNo) {
 697   // Promote the overflow bit trivially.
 698   if (ResNo == 1)
 699     return PromoteIntRes_Overflow(N);
 700
 701   SDValue LHS = N->getOperand(0), RHS = N->getOperand(1);
 702   SDLoc DL(N);
 703   EVT SmallVT = LHS.getValueType();
 704
 705   // To determine if the result overflowed in a larger type, we extend the
 706   // input to the larger type, do the multiply (checking if it overflows),
 707   // then also check the high bits of the result to see if overflow happened
 708   // there.
 709   if (N->getOpcode() == ISD::SMULO) {
 710     LHS = SExtPromotedInteger(LHS);
 711     RHS = SExtPromotedInteger(RHS);
 712   } else {
 713     LHS = ZExtPromotedInteger(LHS);
 714     RHS = ZExtPromotedInteger(RHS);
 715   }
 716   SDVTList VTs = DAG.getVTList(LHS.getValueType(), N->getValueType(1));
 717   SDValue Mul = DAG.getNode(N->getOpcode(), DL, VTs, LHS, RHS);
 718
 719   // Overflow occurred if it occurred in the larger type, or if the high part
 720   // of the result does not zero/sign-extend the low part.  Check this second
 721   // possibility first.
 722   SDValue Overflow;
 723   if (N->getOpcode() == ISD::UMULO) {
 724     // Unsigned overflow occurred if the high part is non-zero.
 725     SDValue Hi = DAG.getNode(ISD::SRL, DL, Mul.getValueType(), Mul,
 726                              DAG.getIntPtrConstant(SmallVT.getSizeInBits()));
 727     Overflow = DAG.getSetCC(DL, N->getValueType(1), Hi,
 728                             DAG.getConstant(0, Hi.getValueType()), ISD::SETNE);
 729   } else {
 730     // Signed overflow occurred if the high part does not sign extend the low.
 731     SDValue SExt = DAG.getNode(ISD::SIGN_EXTEND_INREG, DL, Mul.getValueType(),
 732                                Mul, DAG.getValueType(SmallVT));
 733     Overflow = DAG.getSetCC(DL, N->getValueType(1), SExt, Mul, ISD::SETNE);
 734   }
 735
 736   // The only other way for overflow to occur is if the multiplication in the
 737   // larger type itself overflowed.
 738   Overflow = DAG.getNode(ISD::OR, DL, N->getValueType(1), Overflow,
 739                          SDValue(Mul.getNode(), 1));
 740
 741   // Use the calculated overflow everywhere.
 742   ReplaceValueWith(SDValue(N, 1), Overflow);
 743   return Mul;
 744 }
 745
 746 SDValue DAGTypeLegalizer::PromoteIntRes_UDIV(SDNode *N) {
 747   // Zero extend the input.
 748   SDValue LHS = ZExtPromotedInteger(N->getOperand(0));
 749   SDValue RHS = ZExtPromotedInteger(N->getOperand(1));
 750   return DAG.getNode(N->getOpcode(), SDLoc(N),
 751                      LHS.getValueType(), LHS, RHS);
 752 }
 753
 754 SDValue DAGTypeLegalizer::PromoteIntRes_UNDEF(SDNode *N) {
 755   return DAG.getUNDEF(TLI.getTypeToTransformTo(*DAG.getContext(),
 756                                                N->getValueType(0)));
 757 }
 758
 759 SDValue DAGTypeLegalizer::PromoteIntRes_VAARG(SDNode *N) {
 760   SDValue Chain = N->getOperand(0); // Get the chain.
 761   SDValue Ptr = N->getOperand(1); // Get the pointer.
 762   EVT VT = N->getValueType(0);
 763   SDLoc dl(N);
 764
 765   MVT RegVT = TLI.getRegisterType(*DAG.getContext(), VT);
 766   unsigned NumRegs = TLI.getNumRegisters(*DAG.getContext(), VT);
 767   // The argument is passed as NumRegs registers of type RegVT.
 768
 769   SmallVector<SDValue, 8> Parts(NumRegs);
 770   for (unsigned i = 0; i < NumRegs; ++i) {
 771     Parts[i] = DAG.getVAArg(RegVT, dl, Chain, Ptr, N->getOperand(2),
 772                             N->getConstantOperandVal(3));
 773     Chain = Parts[i].getValue(1);
 774   }
 775
 776   // Handle endianness of the load.
 777   if (TLI.isBigEndian())
 778     std::reverse(Parts.begin(), Parts.end());
 779
 780   // Assemble the parts in the promoted type.
 781   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
 782   SDValue Res = DAG.getNode(ISD::ZERO_EXTEND, dl, NVT, Parts[0]);
 783   for (unsigned i = 1; i < NumRegs; ++i) {
 784     SDValue Part = DAG.getNode(ISD::ZERO_EXTEND, dl, NVT, Parts[i]);
 785     // Shift it to the right position and "or" it in.
 786     Part = DAG.getNode(ISD::SHL, dl, NVT, Part,
 787                        DAG.getConstant(i * RegVT.getSizeInBits(),
 788                                        TLI.getPointerTy()));
 789     Res = DAG.getNode(ISD::OR, dl, NVT, Res, Part);
 790   }
 791
 792   // Modified the chain result - switch anything that used the old chain to
 793   // use the new one.
 794   ReplaceValueWith(SDValue(N, 1), Chain);
 795
 796   return Res;
 797 }
 798
 799 //===----------------------------------------------------------------------===//
 800 //  Integer Operand Promotion
 801 //===----------------------------------------------------------------------===//
 802
 803 /// PromoteIntegerOperand - This method is called when the specified operand of
 804 /// the specified node is found to need promotion.  At this point, all of the
 805 /// result types of the node are known to be legal, but other operands of the
 806 /// node may need promotion or expansion as well as the specified one.
 807 bool DAGTypeLegalizer::PromoteIntegerOperand(SDNode *N, unsigned OpNo) {
 808   DEBUG(dbgs() << "Promote integer operand: "; N->dump(&DAG); dbgs() << "\n");
 809   SDValue Res = SDValue();
 810
 811   if (CustomLowerNode(N, N->getOperand(OpNo).getValueType(), false))
 812     return false;
 813
 814   switch (N->getOpcode()) {
 815     default:
 816   #ifndef NDEBUG
 817     dbgs() << "PromoteIntegerOperand Op #" << OpNo << ": ";
 818     N->dump(&DAG); dbgs() << "\n";
 819   #endif
 820     llvm_unreachable("Do not know how to promote this operator's operand!");
 821
 822   case ISD::ANY_EXTEND:   Res = PromoteIntOp_ANY_EXTEND(N); break;
 823   case ISD::ATOMIC_STORE:
 824     Res = PromoteIntOp_ATOMIC_STORE(cast<AtomicSDNode>(N));
 825     break;
 826   case ISD::BITCAST:      Res = PromoteIntOp_BITCAST(N); break;
 827   case ISD::BR_CC:        Res = PromoteIntOp_BR_CC(N, OpNo); break;
 828   case ISD::BRCOND:       Res = PromoteIntOp_BRCOND(N, OpNo); break;
 829   case ISD::BUILD_PAIR:   Res = PromoteIntOp_BUILD_PAIR(N); break;
 830   case ISD::BUILD_VECTOR: Res = PromoteIntOp_BUILD_VECTOR(N); break;
 831   case ISD::CONCAT_VECTORS: Res = PromoteIntOp_CONCAT_VECTORS(N); break;
 832   case ISD::EXTRACT_VECTOR_ELT: Res = PromoteIntOp_EXTRACT_VECTOR_ELT(N); break;
 833   case ISD::CONVERT_RNDSAT:
 834                           Res = PromoteIntOp_CONVERT_RNDSAT(N); break;
 835   case ISD::INSERT_VECTOR_ELT:
 836                           Res = PromoteIntOp_INSERT_VECTOR_ELT(N, OpNo);break;
 837   case ISD::SCALAR_TO_VECTOR:
 838                           Res = PromoteIntOp_SCALAR_TO_VECTOR(N); break;
 839   case ISD::VSELECT:
 840   case ISD::SELECT:       Res = PromoteIntOp_SELECT(N, OpNo); break;
 841   case ISD::SELECT_CC:    Res = PromoteIntOp_SELECT_CC(N, OpNo); break;
 842   case ISD::SETCC:        Res = PromoteIntOp_SETCC(N, OpNo); break;
 843   case ISD::SIGN_EXTEND:  Res = PromoteIntOp_SIGN_EXTEND(N); break;
 844   case ISD::SINT_TO_FP:   Res = PromoteIntOp_SINT_TO_FP(N); break;
 845   case ISD::STORE:        Res = PromoteIntOp_STORE(cast<StoreSDNode>(N),
 846                                                    OpNo); break;
 847   case ISD::MSTORE:       Res = PromoteIntOp_MSTORE(cast<MaskedStoreSDNode>(N),
 848                                                     OpNo); break;
 849   case ISD::MLOAD:        Res = PromoteIntOp_MLOAD(cast<MaskedLoadSDNode>(N),
 850                                                     OpNo); break;
 851   case ISD::TRUNCATE:     Res = PromoteIntOp_TRUNCATE(N); break;
 852   case ISD::FP16_TO_FP:
 853   case ISD::UINT_TO_FP:   Res = PromoteIntOp_UINT_TO_FP(N); break;
 854   case ISD::ZERO_EXTEND:  Res = PromoteIntOp_ZERO_EXTEND(N); break;
 855
 856   case ISD::SHL:
 857   case ISD::SRA:
 858   case ISD::SRL:
 859   case ISD::ROTL:
 860   case ISD::ROTR: Res = PromoteIntOp_Shift(N); break;
 861   }
 862
 863   // If the result is null, the sub-method took care of registering results etc.
 864   if (!Res.getNode()) return false;
 865
 866   // If the result is N, the sub-method updated N in place.  Tell the legalizer
 867   // core about this.
 868   if (Res.getNode() == N)
 869     return true;
 870
 871   assert(Res.getValueType() == N->getValueType(0) && N->getNumValues() == 1 &&
 872          "Invalid operand expansion");
 873
 874   ReplaceValueWith(SDValue(N, 0), Res);
 875   return false;
 876 }
 877
 878 /// PromoteSetCCOperands - Promote the operands of a comparison.  This code is
 879 /// shared among BR_CC, SELECT_CC, and SETCC handlers.
 880 void DAGTypeLegalizer::PromoteSetCCOperands(SDValue &NewLHS,SDValue &NewRHS,
 881                                             ISD::CondCode CCCode) {
 882   // We have to insert explicit sign or zero extends.  Note that we could
 883   // insert sign extends for ALL conditions, but zero extend is cheaper on
 884   // many machines (an AND instead of two shifts), so prefer it.
 885   switch (CCCode) {
 886   default: llvm_unreachable("Unknown integer comparison!");
 887   case ISD::SETEQ:
 888   case ISD::SETNE: {
 889     SDValue OpL = GetPromotedInteger(NewLHS);
 890     SDValue OpR = GetPromotedInteger(NewRHS);
 891
 892     // We would prefer to promote the comparison operand with sign extension,
 893     // if we find the operand is actually to truncate an AssertSext. With this
 894     // optimization, we can avoid inserting real truncate instruction, which
 895     // is redudant eventually.
 896     if (OpL->getOpcode() == ISD::AssertSext &&
 897         cast<VTSDNode>(OpL->getOperand(1))->getVT() == NewLHS.getValueType() &&
 898         OpR->getOpcode() == ISD::AssertSext &&
 899         cast<VTSDNode>(OpR->getOperand(1))->getVT() == NewRHS.getValueType()) {
 900       NewLHS = OpL;
 901       NewRHS = OpR;
 902     } else {
 903       NewLHS = ZExtPromotedInteger(NewLHS);
 904       NewRHS = ZExtPromotedInteger(NewRHS);
 905     }
 906     break;
 907   }
 908   case ISD::SETUGE:
 909   case ISD::SETUGT:
 910   case ISD::SETULE:
 911   case ISD::SETULT:
 912     // ALL of these operations will work if we either sign or zero extend
 913     // the operands (including the unsigned comparisons!).  Zero extend is
 914     // usually a simpler/cheaper operation, so prefer it.
 915     NewLHS = ZExtPromotedInteger(NewLHS);
 916     NewRHS = ZExtPromotedInteger(NewRHS);
 917     break;
 918   case ISD::SETGE:
 919   case ISD::SETGT:
 920   case ISD::SETLT:
 921   case ISD::SETLE:
 922     NewLHS = SExtPromotedInteger(NewLHS);
 923     NewRHS = SExtPromotedInteger(NewRHS);
 924     break;
 925   }
 926 }
 927
 928 SDValue DAGTypeLegalizer::PromoteIntOp_ANY_EXTEND(SDNode *N) {
 929   SDValue Op = GetPromotedInteger(N->getOperand(0));
 930   return DAG.getNode(ISD::ANY_EXTEND, SDLoc(N), N->getValueType(0), Op);
 931 }
 932
 933 SDValue DAGTypeLegalizer::PromoteIntOp_ATOMIC_STORE(AtomicSDNode *N) {
 934   SDValue Op2 = GetPromotedInteger(N->getOperand(2));
 935   return DAG.getAtomic(N->getOpcode(), SDLoc(N), N->getMemoryVT(),
 936                        N->getChain(), N->getBasePtr(), Op2, N->getMemOperand(),
 937                        N->getOrdering(), N->getSynchScope());
 938 }
 939
 940 SDValue DAGTypeLegalizer::PromoteIntOp_BITCAST(SDNode *N) {
 941   // This should only occur in unusual situations like bitcasting to an
 942   // x86_fp80, so just turn it into a store+load
 943   return CreateStackStoreLoad(N->getOperand(0), N->getValueType(0));
 944 }
 945
 946 SDValue DAGTypeLegalizer::PromoteIntOp_BR_CC(SDNode *N, unsigned OpNo) {
 947   assert(OpNo == 2 && "Don't know how to promote this operand!");
 948
 949   SDValue LHS = N->getOperand(2);
 950   SDValue RHS = N->getOperand(3);
 951   PromoteSetCCOperands(LHS, RHS, cast<CondCodeSDNode>(N->getOperand(1))->get());
 952
 953   // The chain (Op#0), CC (#1) and basic block destination (Op#4) are always
 954   // legal types.
 955   return SDValue(DAG.UpdateNodeOperands(N, N->getOperand(0),
 956                                 N->getOperand(1), LHS, RHS, N->getOperand(4)),
 957                  0);
 958 }
 959
 960 SDValue DAGTypeLegalizer::PromoteIntOp_BRCOND(SDNode *N, unsigned OpNo) {
 961   assert(OpNo == 1 && "only know how to promote condition");
 962
 963   // Promote all the way up to the canonical SetCC type.
 964   SDValue Cond = PromoteTargetBoolean(N->getOperand(1), MVT::Other);
 965
 966   // The chain (Op#0) and basic block destination (Op#2) are always legal types.
 967   return SDValue(DAG.UpdateNodeOperands(N, N->getOperand(0), Cond,
 968                                         N->getOperand(2)), 0);
 969 }
 970
 971 SDValue DAGTypeLegalizer::PromoteIntOp_BUILD_PAIR(SDNode *N) {
 972   // Since the result type is legal, the operands must promote to it.
 973   EVT OVT = N->getOperand(0).getValueType();
 974   SDValue Lo = ZExtPromotedInteger(N->getOperand(0));
 975   SDValue Hi = GetPromotedInteger(N->getOperand(1));
 976   assert(Lo.getValueType() == N->getValueType(0) && "Operand over promoted?");
 977   SDLoc dl(N);
 978
 979   Hi = DAG.getNode(ISD::SHL, dl, N->getValueType(0), Hi,
 980                    DAG.getConstant(OVT.getSizeInBits(), TLI.getPointerTy()));
 981   return DAG.getNode(ISD::OR, dl, N->getValueType(0), Lo, Hi);
 982 }
 983
 984 SDValue DAGTypeLegalizer::PromoteIntOp_BUILD_VECTOR(SDNode *N) {
 985   // The vector type is legal but the element type is not.  This implies
 986   // that the vector is a power-of-two in length and that the element
 987   // type does not have a strange size (eg: it is not i1).
 988   EVT VecVT = N->getValueType(0);
 989   unsigned NumElts = VecVT.getVectorNumElements();
 990   assert(!((NumElts & 1) && (!TLI.isTypeLegal(VecVT))) &&
 991          "Legal vector of one illegal element?");
 992
 993   // Promote the inserted value.  The type does not need to match the
 994   // vector element type.  Check that any extra bits introduced will be
 995   // truncated away.
 996   assert(N->getOperand(0).getValueType().getSizeInBits() >=
 997          N->getValueType(0).getVectorElementType().getSizeInBits() &&
 998          "Type of inserted value narrower than vector element type!");
 999
1000   SmallVector<SDValue, 16> NewOps;
1001   for (unsigned i = 0; i < NumElts; ++i)
1002     NewOps.push_back(GetPromotedInteger(N->getOperand(i)));
1003
1004   return SDValue(DAG.UpdateNodeOperands(N, NewOps), 0);
1005 }
1006
1007 SDValue DAGTypeLegalizer::PromoteIntOp_CONVERT_RNDSAT(SDNode *N) {
1008   ISD::CvtCode CvtCode = cast<CvtRndSatSDNode>(N)->getCvtCode();
1009   assert ((CvtCode == ISD::CVT_SS || CvtCode == ISD::CVT_SU ||
1010            CvtCode == ISD::CVT_US || CvtCode == ISD::CVT_UU ||
1011            CvtCode == ISD::CVT_FS || CvtCode == ISD::CVT_FU) &&
1012            "can only promote integer arguments");
1013   SDValue InOp = GetPromotedInteger(N->getOperand(0));
1014   return DAG.getConvertRndSat(N->getValueType(0), SDLoc(N), InOp,
1015                               N->getOperand(1), N->getOperand(2),
1016                               N->getOperand(3), N->getOperand(4), CvtCode);
1017 }
1018
1019 SDValue DAGTypeLegalizer::PromoteIntOp_INSERT_VECTOR_ELT(SDNode *N,
1020                                                          unsigned OpNo) {
1021   if (OpNo == 1) {
1022     // Promote the inserted value.  This is valid because the type does not
1023     // have to match the vector element type.
1024
1025     // Check that any extra bits introduced will be truncated away.
1026     assert(N->getOperand(1).getValueType().getSizeInBits() >=
1027            N->getValueType(0).getVectorElementType().getSizeInBits() &&
1028            "Type of inserted value narrower than vector element type!");
1029     return SDValue(DAG.UpdateNodeOperands(N, N->getOperand(0),
1030                                   GetPromotedInteger(N->getOperand(1)),
1031                                   N->getOperand(2)),
1032                    0);
1033   }
1034
1035   assert(OpNo == 2 && "Different operand and result vector types?");
1036
1037   // Promote the index.
1038   SDValue Idx = DAG.getZExtOrTrunc(N->getOperand(2), SDLoc(N),
1039                                    TLI.getVectorIdxTy());
1040   return SDValue(DAG.UpdateNodeOperands(N, N->getOperand(0),
1041                                 N->getOperand(1), Idx), 0);
1042 }
1043
1044 SDValue DAGTypeLegalizer::PromoteIntOp_SCALAR_TO_VECTOR(SDNode *N) {
1045   // Integer SCALAR_TO_VECTOR operands are implicitly truncated, so just promote
1046   // the operand in place.
1047   return SDValue(DAG.UpdateNodeOperands(N,
1048                                 GetPromotedInteger(N->getOperand(0))), 0);
1049 }
1050
1051 SDValue DAGTypeLegalizer::PromoteIntOp_SELECT(SDNode *N, unsigned OpNo) {
1052   assert(OpNo == 0 && "Only know how to promote the condition!");
1053   SDValue Cond = N->getOperand(0);
1054   EVT OpTy = N->getOperand(1).getValueType();
1055
1056   // Promote all the way up to the canonical SetCC type.
1057   EVT OpVT = N->getOpcode() == ISD::SELECT ? OpTy.getScalarType() : OpTy;
1058   Cond = PromoteTargetBoolean(Cond, OpVT);
1059
1060   return SDValue(DAG.UpdateNodeOperands(N, Cond, N->getOperand(1),
1061                                         N->getOperand(2)), 0);
1062 }
1063
1064 SDValue DAGTypeLegalizer::PromoteIntOp_SELECT_CC(SDNode *N, unsigned OpNo) {
1065   assert(OpNo == 0 && "Don't know how to promote this operand!");
1066
1067   SDValue LHS = N->getOperand(0);
1068   SDValue RHS = N->getOperand(1);
1069   PromoteSetCCOperands(LHS, RHS, cast<CondCodeSDNode>(N->getOperand(4))->get());
1070
1071   // The CC (#4) and the possible return values (#2 and #3) have legal types.
1072   return SDValue(DAG.UpdateNodeOperands(N, LHS, RHS, N->getOperand(2),
1073                                 N->getOperand(3), N->getOperand(4)), 0);
1074 }
1075
1076 SDValue DAGTypeLegalizer::PromoteIntOp_SETCC(SDNode *N, unsigned OpNo) {
1077   assert(OpNo == 0 && "Don't know how to promote this operand!");
1078
1079   SDValue LHS = N->getOperand(0);
1080   SDValue RHS = N->getOperand(1);
1081   PromoteSetCCOperands(LHS, RHS, cast<CondCodeSDNode>(N->getOperand(2))->get());
1082
1083   // The CC (#2) is always legal.
1084   return SDValue(DAG.UpdateNodeOperands(N, LHS, RHS, N->getOperand(2)), 0);
1085 }
1086
1087 SDValue DAGTypeLegalizer::PromoteIntOp_Shift(SDNode *N) {
1088   return SDValue(DAG.UpdateNodeOperands(N, N->getOperand(0),
1089                                 ZExtPromotedInteger(N->getOperand(1))), 0);
1090 }
1091
1092 SDValue DAGTypeLegalizer::PromoteIntOp_SIGN_EXTEND(SDNode *N) {
1093   SDValue Op = GetPromotedInteger(N->getOperand(0));
1094   SDLoc dl(N);
1095   Op = DAG.getNode(ISD::ANY_EXTEND, dl, N->getValueType(0), Op);
1096   return DAG.getNode(ISD::SIGN_EXTEND_INREG, dl, Op.getValueType(),
1097                      Op, DAG.getValueType(N->getOperand(0).getValueType()));
1098 }
1099
1100 SDValue DAGTypeLegalizer::PromoteIntOp_SINT_TO_FP(SDNode *N) {
1101   return SDValue(DAG.UpdateNodeOperands(N,
1102                                 SExtPromotedInteger(N->getOperand(0))), 0);
1103 }
1104
1105 SDValue DAGTypeLegalizer::PromoteIntOp_STORE(StoreSDNode *N, unsigned OpNo){
1106   assert(ISD::isUNINDEXEDStore(N) && "Indexed store during type legalization!");
1107   SDValue Ch = N->getChain(), Ptr = N->getBasePtr();
1108   SDLoc dl(N);
1109
1110   SDValue Val = GetPromotedInteger(N->getValue());  // Get promoted value.
1111
1112   // Truncate the value and store the result.
1113   return DAG.getTruncStore(Ch, dl, Val, Ptr,
1114                            N->getMemoryVT(), N->getMemOperand());
1115 }
1116
1117 SDValue DAGTypeLegalizer::PromoteIntOp_MSTORE(MaskedStoreSDNode *N, unsigned OpNo){
1118
1119   SDValue DataOp = N->getValue();
1120   EVT DataVT = DataOp.getValueType();
1121   SDValue Mask = N->getMask();
1122   EVT MaskVT = Mask.getValueType();
1123   SDLoc dl(N);
1124
1125   bool TruncateStore = false;
1126   if (!TLI.isTypeLegal(DataVT)) {
1127     if (getTypeAction(DataVT) == TargetLowering::TypePromoteInteger) {
1128       DataOp = GetPromotedInteger(DataOp);
1129       if (!TLI.isTypeLegal(MaskVT))
1130         Mask = PromoteTargetBoolean(Mask, DataOp.getValueType());
1131       TruncateStore = true;
1132     }
1133     else {
1134       assert(getTypeAction(DataVT) == TargetLowering::TypeWidenVector &&
1135              "Unexpected data legalization in MSTORE");
1136       DataOp = GetWidenedVector(DataOp);
1137
1138       if (getTypeAction(MaskVT) == TargetLowering::TypeWidenVector)
1139         Mask = GetWidenedVector(Mask);
1140       else {
1141         EVT BoolVT = getSetCCResultType(DataOp.getValueType());
1142
1143         // We can't use ModifyToType() because we should fill the mask with
1144         // zeroes
1145         unsigned WidenNumElts = BoolVT.getVectorNumElements();
1146         unsigned MaskNumElts = MaskVT.getVectorNumElements();
1147
1148         unsigned NumConcat = WidenNumElts / MaskNumElts;
1149         SmallVector<SDValue, 16> Ops(NumConcat);
1150         SDValue ZeroVal = DAG.getConstant(0, MaskVT);
1151         Ops[0] = Mask;
1152         for (unsigned i = 1; i != NumConcat; ++i)
1153           Ops[i] = ZeroVal;
1154
1155         Mask = DAG.getNode(ISD::CONCAT_VECTORS, dl, BoolVT, Ops);
1156       }
1157     }
1158   }
1159   else
1160     Mask = PromoteTargetBoolean(N->getMask(), DataOp.getValueType());
1161   return DAG.getMaskedStore(N->getChain(), dl, DataOp, N->getBasePtr(), Mask,
1162                             N->getMemoryVT(), N->getMemOperand(),
1163                             TruncateStore);
1164 }
1165
1166 SDValue DAGTypeLegalizer::PromoteIntOp_MLOAD(MaskedLoadSDNode *N, unsigned OpNo){
1167   assert(OpNo == 2 && "Only know how to promote the mask!");
1168   EVT DataVT = N->getValueType(0);
1169   SDValue Mask = PromoteTargetBoolean(N->getOperand(OpNo), DataVT);
1170   SmallVector<SDValue, 4> NewOps(N->op_begin(), N->op_end());
1171   NewOps[OpNo] = Mask;
1172   return SDValue(DAG.UpdateNodeOperands(N, NewOps), 0);
1173 }
1174
1175 SDValue DAGTypeLegalizer::PromoteIntOp_TRUNCATE(SDNode *N) {
1176   SDValue Op = GetPromotedInteger(N->getOperand(0));
1177   return DAG.getNode(ISD::TRUNCATE, SDLoc(N), N->getValueType(0), Op);
1178 }
1179
1180 SDValue DAGTypeLegalizer::PromoteIntOp_UINT_TO_FP(SDNode *N) {
1181   return SDValue(DAG.UpdateNodeOperands(N,
1182                                 ZExtPromotedInteger(N->getOperand(0))), 0);
1183 }
1184
1185 SDValue DAGTypeLegalizer::PromoteIntOp_ZERO_EXTEND(SDNode *N) {
1186   SDLoc dl(N);
1187   SDValue Op = GetPromotedInteger(N->getOperand(0));
1188   Op = DAG.getNode(ISD::ANY_EXTEND, dl, N->getValueType(0), Op);
1189   return DAG.getZeroExtendInReg(Op, dl,
1190                                 N->getOperand(0).getValueType().getScalarType());
1191 }
1192
1193
1194 //===----------------------------------------------------------------------===//
1195 //  Integer Result Expansion
1196 //===----------------------------------------------------------------------===//
1197
1198 /// ExpandIntegerResult - This method is called when the specified result of the
1199 /// specified node is found to need expansion.  At this point, the node may also
1200 /// have invalid operands or may have other results that need promotion, we just
1201 /// know that (at least) one result needs expansion.
1202 void DAGTypeLegalizer::ExpandIntegerResult(SDNode *N, unsigned ResNo) {
1203   DEBUG(dbgs() << "Expand integer result: "; N->dump(&DAG); dbgs() << "\n");
1204   SDValue Lo, Hi;
1205   Lo = Hi = SDValue();
1206
1207   // See if the target wants to custom expand this node.
1208   if (CustomLowerNode(N, N->getValueType(ResNo), true))
1209     return;
1210
1211   switch (N->getOpcode()) {
1212   default:
1213 #ifndef NDEBUG
1214     dbgs() << "ExpandIntegerResult #" << ResNo << ": ";
1215     N->dump(&DAG); dbgs() << "\n";
1216 #endif
1217     llvm_unreachable("Do not know how to expand the result of this operator!");
1218
1219   case ISD::MERGE_VALUES: SplitRes_MERGE_VALUES(N, ResNo, Lo, Hi); break;
1220   case ISD::SELECT:       SplitRes_SELECT(N, Lo, Hi); break;
1221   case ISD::SELECT_CC:    SplitRes_SELECT_CC(N, Lo, Hi); break;
1222   case ISD::UNDEF:        SplitRes_UNDEF(N, Lo, Hi); break;
1223
1224   case ISD::BITCAST:            ExpandRes_BITCAST(N, Lo, Hi); break;
1225   case ISD::BUILD_PAIR:         ExpandRes_BUILD_PAIR(N, Lo, Hi); break;
1226   case ISD::EXTRACT_ELEMENT:    ExpandRes_EXTRACT_ELEMENT(N, Lo, Hi); break;
1227   case ISD::EXTRACT_VECTOR_ELT: ExpandRes_EXTRACT_VECTOR_ELT(N, Lo, Hi); break;
1228   case ISD::VAARG:              ExpandRes_VAARG(N, Lo, Hi); break;
1229
1230   case ISD::ANY_EXTEND:  ExpandIntRes_ANY_EXTEND(N, Lo, Hi); break;
1231   case ISD::AssertSext:  ExpandIntRes_AssertSext(N, Lo, Hi); break;
1232   case ISD::AssertZext:  ExpandIntRes_AssertZext(N, Lo, Hi); break;
1233   case ISD::BSWAP:       ExpandIntRes_BSWAP(N, Lo, Hi); break;
1234   case ISD::Constant:    ExpandIntRes_Constant(N, Lo, Hi); break;
1235   case ISD::CTLZ_ZERO_UNDEF:
1236   case ISD::CTLZ:        ExpandIntRes_CTLZ(N, Lo, Hi); break;
1237   case ISD::CTPOP:       ExpandIntRes_CTPOP(N, Lo, Hi); break;
1238   case ISD::CTTZ_ZERO_UNDEF:
1239   case ISD::CTTZ:        ExpandIntRes_CTTZ(N, Lo, Hi); break;
1240   case ISD::FP_TO_SINT:  ExpandIntRes_FP_TO_SINT(N, Lo, Hi); break;
1241   case ISD::FP_TO_UINT:  ExpandIntRes_FP_TO_UINT(N, Lo, Hi); break;
1242   case ISD::LOAD:        ExpandIntRes_LOAD(cast<LoadSDNode>(N), Lo, Hi); break;
1243   case ISD::MUL:         ExpandIntRes_MUL(N, Lo, Hi); break;
1244   case ISD::SDIV:        ExpandIntRes_SDIV(N, Lo, Hi); break;
1245   case ISD::SIGN_EXTEND: ExpandIntRes_SIGN_EXTEND(N, Lo, Hi); break;
1246   case ISD::SIGN_EXTEND_INREG: ExpandIntRes_SIGN_EXTEND_INREG(N, Lo, Hi); break;
1247   case ISD::SREM:        ExpandIntRes_SREM(N, Lo, Hi); break;
1248   case ISD::TRUNCATE:    ExpandIntRes_TRUNCATE(N, Lo, Hi); break;
1249   case ISD::UDIV:        ExpandIntRes_UDIV(N, Lo, Hi); break;
1250   case ISD::UREM:        ExpandIntRes_UREM(N, Lo, Hi); break;
1251   case ISD::ZERO_EXTEND: ExpandIntRes_ZERO_EXTEND(N, Lo, Hi); break;
1252   case ISD::ATOMIC_LOAD: ExpandIntRes_ATOMIC_LOAD(N, Lo, Hi); break;
1253
1254   case ISD::ATOMIC_LOAD_ADD:
1255   case ISD::ATOMIC_LOAD_SUB:
1256   case ISD::ATOMIC_LOAD_AND:
1257   case ISD::ATOMIC_LOAD_OR:
1258   case ISD::ATOMIC_LOAD_XOR:
1259   case ISD::ATOMIC_LOAD_NAND:
1260   case ISD::ATOMIC_LOAD_MIN:
1261   case ISD::ATOMIC_LOAD_MAX:
1262   case ISD::ATOMIC_LOAD_UMIN:
1263   case ISD::ATOMIC_LOAD_UMAX:
1264   case ISD::ATOMIC_SWAP:
1265   case ISD::ATOMIC_CMP_SWAP: {
1266     std::pair<SDValue, SDValue> Tmp = ExpandAtomic(N);
1267     SplitInteger(Tmp.first, Lo, Hi);
1268     ReplaceValueWith(SDValue(N, 1), Tmp.second);
1269     break;
1270   }
1271   case ISD::ATOMIC_CMP_SWAP_WITH_SUCCESS: {
1272     AtomicSDNode *AN = cast<AtomicSDNode>(N);
1273     SDVTList VTs = DAG.getVTList(N->getValueType(0), MVT::Other);
1274     SDValue Tmp = DAG.getAtomicCmpSwap(
1275         ISD::ATOMIC_CMP_SWAP, SDLoc(N), AN->getMemoryVT(), VTs,
1276         N->getOperand(0), N->getOperand(1), N->getOperand(2), N->getOperand(3),
1277         AN->getMemOperand(), AN->getSuccessOrdering(), AN->getFailureOrdering(),
1278         AN->getSynchScope());
1279
1280     // Expanding to the strong ATOMIC_CMP_SWAP node means we can determine
1281     // success simply by comparing the loaded value against the ingoing
1282     // comparison.
1283     SDValue Success = DAG.getSetCC(SDLoc(N), N->getValueType(1), Tmp,
1284                                    N->getOperand(2), ISD::SETEQ);
1285
1286     SplitInteger(Tmp, Lo, Hi);
1287     ReplaceValueWith(SDValue(N, 1), Success);
1288     ReplaceValueWith(SDValue(N, 2), Tmp.getValue(1));
1289     break;
1290   }
1291
1292   case ISD::AND:
1293   case ISD::OR:
1294   case ISD::XOR: ExpandIntRes_Logical(N, Lo, Hi); break;
1295
1296   case ISD::ADD:
1297   case ISD::SUB: ExpandIntRes_ADDSUB(N, Lo, Hi); break;
1298
1299   case ISD::ADDC:
1300   case ISD::SUBC: ExpandIntRes_ADDSUBC(N, Lo, Hi); break;
1301
1302   case ISD::ADDE:
1303   case ISD::SUBE: ExpandIntRes_ADDSUBE(N, Lo, Hi); break;
1304
1305   case ISD::SHL:
1306   case ISD::SRA:
1307   case ISD::SRL: ExpandIntRes_Shift(N, Lo, Hi); break;
1308
1309   case ISD::SADDO:
1310   case ISD::SSUBO: ExpandIntRes_SADDSUBO(N, Lo, Hi); break;
1311   case ISD::UADDO:
1312   case ISD::USUBO: ExpandIntRes_UADDSUBO(N, Lo, Hi); break;
1313   case ISD::UMULO:
1314   case ISD::SMULO: ExpandIntRes_XMULO(N, Lo, Hi); break;
1315   }
1316
1317   // If Lo/Hi is null, the sub-method took care of registering results etc.
1318   if (Lo.getNode())
1319     SetExpandedInteger(SDValue(N, ResNo), Lo, Hi);
1320 }
1321
1322 /// Lower an atomic node to the appropriate builtin call.
1323 std::pair <SDValue, SDValue> DAGTypeLegalizer::ExpandAtomic(SDNode *Node) {
1324   unsigned Opc = Node->getOpcode();
1325   MVT VT = cast<AtomicSDNode>(Node)->getMemoryVT().getSimpleVT();
1326   RTLIB::Libcall LC = RTLIB::getATOMIC(Opc, VT);
1327   assert(LC != RTLIB::UNKNOWN_LIBCALL && "Unexpected atomic op or value type!");
1328
1329   return ExpandChainLibCall(LC, Node, false);
1330 }
1331
1332 /// ExpandShiftByConstant - N is a shift by a value that needs to be expanded,
1333 /// and the shift amount is a constant 'Amt'.  Expand the operation.
1334 void DAGTypeLegalizer::ExpandShiftByConstant(SDNode *N, unsigned Amt,
1335                                              SDValue &Lo, SDValue &Hi) {
1336   SDLoc DL(N);
1337   // Expand the incoming operand to be shifted, so that we have its parts
1338   SDValue InL, InH;
1339   GetExpandedInteger(N->getOperand(0), InL, InH);
1340
1341   // Though Amt shouldn't usually be 0, it's possible. E.g. when legalization
1342   // splitted a vector shift, like this: <op1, op2> SHL <0, 2>.
1343   if (!Amt) {
1344     Lo = InL;
1345     Hi = InH;
1346     return;
1347   }
1348
1349   EVT NVT = InL.getValueType();
1350   unsigned VTBits = N->getValueType(0).getSizeInBits();
1351   unsigned NVTBits = NVT.getSizeInBits();
1352   EVT ShTy = N->getOperand(1).getValueType();
1353
1354   if (N->getOpcode() == ISD::SHL) {
1355     if (Amt > VTBits) {
1356       Lo = Hi = DAG.getConstant(0, NVT);
1357     } else if (Amt > NVTBits) {
1358       Lo = DAG.getConstant(0, NVT);
1359       Hi = DAG.getNode(ISD::SHL, DL,
1360                        NVT, InL, DAG.getConstant(Amt-NVTBits, ShTy));
1361     } else if (Amt == NVTBits) {
1362       Lo = DAG.getConstant(0, NVT);
1363       Hi = InL;
1364     } else if (Amt == 1 &&
1365                TLI.isOperationLegalOrCustom(ISD::ADDC,
1366                               TLI.getTypeToExpandTo(*DAG.getContext(), NVT))) {
1367       // Emit this X << 1 as X+X.
1368       SDVTList VTList = DAG.getVTList(NVT, MVT::Glue);
1369       SDValue LoOps[2] = { InL, InL };
1370       Lo = DAG.getNode(ISD::ADDC, DL, VTList, LoOps);
1371       SDValue HiOps[3] = { InH, InH, Lo.getValue(1) };
1372       Hi = DAG.getNode(ISD::ADDE, DL, VTList, HiOps);
1373     } else {
1374       Lo = DAG.getNode(ISD::SHL, DL, NVT, InL, DAG.getConstant(Amt, ShTy));
1375       Hi = DAG.getNode(ISD::OR, DL, NVT,
1376                        DAG.getNode(ISD::SHL, DL, NVT, InH,
1377                                    DAG.getConstant(Amt, ShTy)),
1378                        DAG.getNode(ISD::SRL, DL, NVT, InL,
1379                                    DAG.getConstant(NVTBits-Amt, ShTy)));
1380     }
1381     return;
1382   }
1383
1384   if (N->getOpcode() == ISD::SRL) {
1385     if (Amt > VTBits) {
1386       Lo = DAG.getConstant(0, NVT);
1387       Hi = DAG.getConstant(0, NVT);
1388     } else if (Amt > NVTBits) {
1389       Lo = DAG.getNode(ISD::SRL, DL,
1390                        NVT, InH, DAG.getConstant(Amt-NVTBits,ShTy));
1391       Hi = DAG.getConstant(0, NVT);
1392     } else if (Amt == NVTBits) {
1393       Lo = InH;
1394       Hi = DAG.getConstant(0, NVT);
1395     } else {
1396       Lo = DAG.getNode(ISD::OR, DL, NVT,
1397                        DAG.getNode(ISD::SRL, DL, NVT, InL,
1398                                    DAG.getConstant(Amt, ShTy)),
1399                        DAG.getNode(ISD::SHL, DL, NVT, InH,
1400                                    DAG.getConstant(NVTBits-Amt, ShTy)));
1401       Hi = DAG.getNode(ISD::SRL, DL, NVT, InH, DAG.getConstant(Amt, ShTy));
1402     }
1403     return;
1404   }
1405
1406   assert(N->getOpcode() == ISD::SRA && "Unknown shift!");
1407   if (Amt > VTBits) {
1408     Hi = Lo = DAG.getNode(ISD::SRA, DL, NVT, InH,
1409                           DAG.getConstant(NVTBits-1, ShTy));
1410   } else if (Amt > NVTBits) {
1411     Lo = DAG.getNode(ISD::SRA, DL, NVT, InH,
1412                      DAG.getConstant(Amt-NVTBits, ShTy));
1413     Hi = DAG.getNode(ISD::SRA, DL, NVT, InH,
1414                      DAG.getConstant(NVTBits-1, ShTy));
1415   } else if (Amt == NVTBits) {
1416     Lo = InH;
1417     Hi = DAG.getNode(ISD::SRA, DL, NVT, InH,
1418                      DAG.getConstant(NVTBits-1, ShTy));
1419   } else {
1420     Lo = DAG.getNode(ISD::OR, DL, NVT,
1421                      DAG.getNode(ISD::SRL, DL, NVT, InL,
1422                                  DAG.getConstant(Amt, ShTy)),
1423                      DAG.getNode(ISD::SHL, DL, NVT, InH,
1424                                  DAG.getConstant(NVTBits-Amt, ShTy)));
1425     Hi = DAG.getNode(ISD::SRA, DL, NVT, InH, DAG.getConstant(Amt, ShTy));
1426   }
1427 }
1428
1429 /// ExpandShiftWithKnownAmountBit - Try to determine whether we can simplify
1430 /// this shift based on knowledge of the high bit of the shift amount.  If we
1431 /// can tell this, we know that it is >= 32 or < 32, without knowing the actual
1432 /// shift amount.
1433 bool DAGTypeLegalizer::
1434 ExpandShiftWithKnownAmountBit(SDNode *N, SDValue &Lo, SDValue &Hi) {
1435   SDValue Amt = N->getOperand(1);
1436   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
1437   EVT ShTy = Amt.getValueType();
1438   unsigned ShBits = ShTy.getScalarType().getSizeInBits();
1439   unsigned NVTBits = NVT.getScalarType().getSizeInBits();
1440   assert(isPowerOf2_32(NVTBits) &&
1441          "Expanded integer type size not a power of two!");
1442   SDLoc dl(N);
1443
1444   APInt HighBitMask = APInt::getHighBitsSet(ShBits, ShBits - Log2_32(NVTBits));
1445   APInt KnownZero, KnownOne;
1446   DAG.computeKnownBits(N->getOperand(1), KnownZero, KnownOne);
1447
1448   // If we don't know anything about the high bits, exit.
1449   if (((KnownZero|KnownOne) & HighBitMask) == 0)
1450     return false;
1451
1452   // Get the incoming operand to be shifted.
1453   SDValue InL, InH;
1454   GetExpandedInteger(N->getOperand(0), InL, InH);
1455
1456   // If we know that any of the high bits of the shift amount are one, then we
1457   // can do this as a couple of simple shifts.
1458   if (KnownOne.intersects(HighBitMask)) {
1459     // Mask out the high bit, which we know is set.
1460     Amt = DAG.getNode(ISD::AND, dl, ShTy, Amt,
1461                       DAG.getConstant(~HighBitMask, ShTy));
1462
1463     switch (N->getOpcode()) {
1464     default: llvm_unreachable("Unknown shift");
1465     case ISD::SHL:
1466       Lo = DAG.getConstant(0, NVT);              // Low part is zero.
1467       Hi = DAG.getNode(ISD::SHL, dl, NVT, InL, Amt); // High part from Lo part.
1468       return true;
1469     case ISD::SRL:
1470       Hi = DAG.getConstant(0, NVT);              // Hi part is zero.
1471       Lo = DAG.getNode(ISD::SRL, dl, NVT, InH, Amt); // Lo part from Hi part.
1472       return true;
1473     case ISD::SRA:
1474       Hi = DAG.getNode(ISD::SRA, dl, NVT, InH,       // Sign extend high part.
1475                        DAG.getConstant(NVTBits-1, ShTy));
1476       Lo = DAG.getNode(ISD::SRA, dl, NVT, InH, Amt); // Lo part from Hi part.
1477       return true;
1478     }
1479   }
1480
1481   // If we know that all of the high bits of the shift amount are zero, then we
1482   // can do this as a couple of simple shifts.
1483   if ((KnownZero & HighBitMask) == HighBitMask) {
1484     // Calculate 31-x. 31 is used instead of 32 to avoid creating an undefined
1485     // shift if x is zero.  We can use XOR here because x is known to be smaller
1486     // than 32.
1487     SDValue Amt2 = DAG.getNode(ISD::XOR, dl, ShTy, Amt,
1488                                DAG.getConstant(NVTBits-1, ShTy));
1489
1490     unsigned Op1, Op2;
1491     switch (N->getOpcode()) {
1492     default: llvm_unreachable("Unknown shift");
1493     case ISD::SHL:  Op1 = ISD::SHL; Op2 = ISD::SRL; break;
1494     case ISD::SRL:
1495     case ISD::SRA:  Op1 = ISD::SRL; Op2 = ISD::SHL; break;
1496     }
1497
1498     // When shifting right the arithmetic for Lo and Hi is swapped.
1499     if (N->getOpcode() != ISD::SHL)
1500       std::swap(InL, InH);
1501
1502     // Use a little trick to get the bits that move from Lo to Hi. First
1503     // shift by one bit.
1504     SDValue Sh1 = DAG.getNode(Op2, dl, NVT, InL, DAG.getConstant(1, ShTy));
1505     // Then compute the remaining shift with amount-1.
1506     SDValue Sh2 = DAG.getNode(Op2, dl, NVT, Sh1, Amt2);
1507
1508     Lo = DAG.getNode(N->getOpcode(), dl, NVT, InL, Amt);
1509     Hi = DAG.getNode(ISD::OR, dl, NVT, DAG.getNode(Op1, dl, NVT, InH, Amt),Sh2);
1510
1511     if (N->getOpcode() != ISD::SHL)
1512       std::swap(Hi, Lo);
1513     return true;
1514   }
1515
1516   return false;
1517 }
1518
1519 /// ExpandShiftWithUnknownAmountBit - Fully general expansion of integer shift
1520 /// of any size.
1521 bool DAGTypeLegalizer::
1522 ExpandShiftWithUnknownAmountBit(SDNode *N, SDValue &Lo, SDValue &Hi) {
1523   SDValue Amt = N->getOperand(1);
1524   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
1525   EVT ShTy = Amt.getValueType();
1526   unsigned NVTBits = NVT.getSizeInBits();
1527   assert(isPowerOf2_32(NVTBits) &&
1528          "Expanded integer type size not a power of two!");
1529   SDLoc dl(N);
1530
1531   // Get the incoming operand to be shifted.
1532   SDValue InL, InH;
1533   GetExpandedInteger(N->getOperand(0), InL, InH);
1534
1535   SDValue NVBitsNode = DAG.getConstant(NVTBits, ShTy);
1536   SDValue AmtExcess = DAG.getNode(ISD::SUB, dl, ShTy, Amt, NVBitsNode);
1537   SDValue AmtLack = DAG.getNode(ISD::SUB, dl, ShTy, NVBitsNode, Amt);
1538   SDValue isShort = DAG.getSetCC(dl, getSetCCResultType(ShTy),
1539                                  Amt, NVBitsNode, ISD::SETULT);
1540
1541   SDValue LoS, HiS, LoL, HiL;
1542   switch (N->getOpcode()) {
1543   default: llvm_unreachable("Unknown shift");
1544   case ISD::SHL:
1545     // Short: ShAmt < NVTBits
1546     LoS = DAG.getNode(ISD::SHL, dl, NVT, InL, Amt);
1547     HiS = DAG.getNode(ISD::OR, dl, NVT,
1548                       DAG.getNode(ISD::SHL, dl, NVT, InH, Amt),
1549     // FIXME: If Amt is zero, the following shift generates an undefined result
1550     // on some architectures.
1551                       DAG.getNode(ISD::SRL, dl, NVT, InL, AmtLack));
1552
1553     // Long: ShAmt >= NVTBits
1554     LoL = DAG.getConstant(0, NVT);                        // Lo part is zero.
1555     HiL = DAG.getNode(ISD::SHL, dl, NVT, InL, AmtExcess); // Hi from Lo part.
1556
1557     Lo = DAG.getSelect(dl, NVT, isShort, LoS, LoL);
1558     Hi = DAG.getSelect(dl, NVT, isShort, HiS, HiL);
1559     return true;
1560   case ISD::SRL:
1561     // Short: ShAmt < NVTBits
1562     HiS = DAG.getNode(ISD::SRL, dl, NVT, InH, Amt);
1563     LoS = DAG.getNode(ISD::OR, dl, NVT,
1564                       DAG.getNode(ISD::SRL, dl, NVT, InL, Amt),
1565     // FIXME: If Amt is zero, the following shift generates an undefined result
1566     // on some architectures.
1567                       DAG.getNode(ISD::SHL, dl, NVT, InH, AmtLack));
1568
1569     // Long: ShAmt >= NVTBits
1570     HiL = DAG.getConstant(0, NVT);                        // Hi part is zero.
1571     LoL = DAG.getNode(ISD::SRL, dl, NVT, InH, AmtExcess); // Lo from Hi part.
1572
1573     Lo = DAG.getSelect(dl, NVT, isShort, LoS, LoL);
1574     Hi = DAG.getSelect(dl, NVT, isShort, HiS, HiL);
1575     return true;
1576   case ISD::SRA:
1577     // Short: ShAmt < NVTBits
1578     HiS = DAG.getNode(ISD::SRA, dl, NVT, InH, Amt);
1579     LoS = DAG.getNode(ISD::OR, dl, NVT,
1580                       DAG.getNode(ISD::SRL, dl, NVT, InL, Amt),
1581     // FIXME: If Amt is zero, the following shift generates an undefined result
1582     // on some architectures.
1583                       DAG.getNode(ISD::SHL, dl, NVT, InH, AmtLack));
1584
1585     // Long: ShAmt >= NVTBits
1586     HiL = DAG.getNode(ISD::SRA, dl, NVT, InH,             // Sign of Hi part.
1587                       DAG.getConstant(NVTBits-1, ShTy));
1588     LoL = DAG.getNode(ISD::SRA, dl, NVT, InH, AmtExcess); // Lo from Hi part.
1589
1590     Lo = DAG.getSelect(dl, NVT, isShort, LoS, LoL);
1591     Hi = DAG.getSelect(dl, NVT, isShort, HiS, HiL);
1592     return true;
1593   }
1594 }
1595
1596 void DAGTypeLegalizer::ExpandIntRes_ADDSUB(SDNode *N,
1597                                            SDValue &Lo, SDValue &Hi) {
1598   SDLoc dl(N);
1599   // Expand the subcomponents.
1600   SDValue LHSL, LHSH, RHSL, RHSH;
1601   GetExpandedInteger(N->getOperand(0), LHSL, LHSH);
1602   GetExpandedInteger(N->getOperand(1), RHSL, RHSH);
1603
1604   EVT NVT = LHSL.getValueType();
1605   SDValue LoOps[2] = { LHSL, RHSL };
1606   SDValue HiOps[3] = { LHSH, RHSH };
1607
1608   // Do not generate ADDC/ADDE or SUBC/SUBE if the target does not support
1609   // them.  TODO: Teach operation legalization how to expand unsupported
1610   // ADDC/ADDE/SUBC/SUBE.  The problem is that these operations generate
1611   // a carry of type MVT::Glue, but there doesn't seem to be any way to
1612   // generate a value of this type in the expanded code sequence.
1613   bool hasCarry =
1614     TLI.isOperationLegalOrCustom(N->getOpcode() == ISD::ADD ?
1615                                    ISD::ADDC : ISD::SUBC,
1616                                  TLI.getTypeToExpandTo(*DAG.getContext(), NVT));
1617
1618   if (hasCarry) {
1619     SDVTList VTList = DAG.getVTList(NVT, MVT::Glue);
1620     if (N->getOpcode() == ISD::ADD) {
1621       Lo = DAG.getNode(ISD::ADDC, dl, VTList, LoOps);
1622       HiOps[2] = Lo.getValue(1);
1623       Hi = DAG.getNode(ISD::ADDE, dl, VTList, HiOps);
1624     } else {
1625       Lo = DAG.getNode(ISD::SUBC, dl, VTList, LoOps);
1626       HiOps[2] = Lo.getValue(1);
1627       Hi = DAG.getNode(ISD::SUBE, dl, VTList, HiOps);
1628     }
1629     return;
1630   }
1631
1632   bool hasOVF =
1633     TLI.isOperationLegalOrCustom(N->getOpcode() == ISD::ADD ?
1634                                    ISD::UADDO : ISD::USUBO,
1635                                  TLI.getTypeToExpandTo(*DAG.getContext(), NVT));
1636   if (hasOVF) {
1637     SDVTList VTList = DAG.getVTList(NVT, NVT);
1638     TargetLoweringBase::BooleanContent BoolType = TLI.getBooleanContents(NVT);
1639     int RevOpc;
1640     if (N->getOpcode() == ISD::ADD) {
1641       RevOpc = ISD::SUB;
1642       Lo = DAG.getNode(ISD::UADDO, dl, VTList, LoOps);
1643       Hi = DAG.getNode(ISD::ADD, dl, NVT, makeArrayRef(HiOps, 2));
1644     } else {
1645       RevOpc = ISD::ADD;
1646       Lo = DAG.getNode(ISD::USUBO, dl, VTList, LoOps);
1647       Hi = DAG.getNode(ISD::SUB, dl, NVT, makeArrayRef(HiOps, 2));
1648     }
1649     SDValue OVF = Lo.getValue(1);
1650
1651     switch (BoolType) {
1652     case TargetLoweringBase::UndefinedBooleanContent:
1653       OVF = DAG.getNode(ISD::AND, dl, NVT, DAG.getConstant(1, NVT), OVF);
1654       // Fallthrough
1655     case TargetLoweringBase::ZeroOrOneBooleanContent:
1656       Hi = DAG.getNode(N->getOpcode(), dl, NVT, Hi, OVF);
1657       break;
1658     case TargetLoweringBase::ZeroOrNegativeOneBooleanContent:
1659       Hi = DAG.getNode(RevOpc, dl, NVT, Hi, OVF);
1660     }
1661     return;
1662   }
1663
1664   if (N->getOpcode() == ISD::ADD) {
1665     Lo = DAG.getNode(ISD::ADD, dl, NVT, LoOps);
1666     Hi = DAG.getNode(ISD::ADD, dl, NVT, makeArrayRef(HiOps, 2));
1667     SDValue Cmp1 = DAG.getSetCC(dl, getSetCCResultType(NVT), Lo, LoOps[0],
1668                                 ISD::SETULT);
1669     SDValue Carry1 = DAG.getSelect(dl, NVT, Cmp1,
1670                                    DAG.getConstant(1, NVT),
1671                                    DAG.getConstant(0, NVT));
1672     SDValue Cmp2 = DAG.getSetCC(dl, getSetCCResultType(NVT), Lo, LoOps[1],
1673                                 ISD::SETULT);
1674     SDValue Carry2 = DAG.getSelect(dl, NVT, Cmp2,
1675                                    DAG.getConstant(1, NVT), Carry1);
1676     Hi = DAG.getNode(ISD::ADD, dl, NVT, Hi, Carry2);
1677   } else {
1678     Lo = DAG.getNode(ISD::SUB, dl, NVT, LoOps);
1679     Hi = DAG.getNode(ISD::SUB, dl, NVT, makeArrayRef(HiOps, 2));
1680     SDValue Cmp =
1681       DAG.getSetCC(dl, getSetCCResultType(LoOps[0].getValueType()),
1682                    LoOps[0], LoOps[1], ISD::SETULT);
1683     SDValue Borrow = DAG.getSelect(dl, NVT, Cmp,
1684                                    DAG.getConstant(1, NVT),
1685                                    DAG.getConstant(0, NVT));
1686     Hi = DAG.getNode(ISD::SUB, dl, NVT, Hi, Borrow);
1687   }
1688 }
1689
1690 void DAGTypeLegalizer::ExpandIntRes_ADDSUBC(SDNode *N,
1691                                             SDValue &Lo, SDValue &Hi) {
1692   // Expand the subcomponents.
1693   SDValue LHSL, LHSH, RHSL, RHSH;
1694   SDLoc dl(N);
1695   GetExpandedInteger(N->getOperand(0), LHSL, LHSH);
1696   GetExpandedInteger(N->getOperand(1), RHSL, RHSH);
1697   SDVTList VTList = DAG.getVTList(LHSL.getValueType(), MVT::Glue);
1698   SDValue LoOps[2] = { LHSL, RHSL };
1699   SDValue HiOps[3] = { LHSH, RHSH };
1700
1701   if (N->getOpcode() == ISD::ADDC) {
1702     Lo = DAG.getNode(ISD::ADDC, dl, VTList, LoOps);
1703     HiOps[2] = Lo.getValue(1);
1704     Hi = DAG.getNode(ISD::ADDE, dl, VTList, HiOps);
1705   } else {
1706     Lo = DAG.getNode(ISD::SUBC, dl, VTList, LoOps);
1707     HiOps[2] = Lo.getValue(1);
1708     Hi = DAG.getNode(ISD::SUBE, dl, VTList, HiOps);
1709   }
1710
1711   // Legalized the flag result - switch anything that used the old flag to
1712   // use the new one.
1713   ReplaceValueWith(SDValue(N, 1), Hi.getValue(1));
1714 }
1715
1716 void DAGTypeLegalizer::ExpandIntRes_ADDSUBE(SDNode *N,
1717                                             SDValue &Lo, SDValue &Hi) {
1718   // Expand the subcomponents.
1719   SDValue LHSL, LHSH, RHSL, RHSH;
1720   SDLoc dl(N);
1721   GetExpandedInteger(N->getOperand(0), LHSL, LHSH);
1722   GetExpandedInteger(N->getOperand(1), RHSL, RHSH);
1723   SDVTList VTList = DAG.getVTList(LHSL.getValueType(), MVT::Glue);
1724   SDValue LoOps[3] = { LHSL, RHSL, N->getOperand(2) };
1725   SDValue HiOps[3] = { LHSH, RHSH };
1726
1727   Lo = DAG.getNode(N->getOpcode(), dl, VTList, LoOps);
1728   HiOps[2] = Lo.getValue(1);
1729   Hi = DAG.getNode(N->getOpcode(), dl, VTList, HiOps);
1730
1731   // Legalized the flag result - switch anything that used the old flag to
1732   // use the new one.
1733   ReplaceValueWith(SDValue(N, 1), Hi.getValue(1));
1734 }
1735
1736 void DAGTypeLegalizer::ExpandIntRes_MERGE_VALUES(SDNode *N, unsigned ResNo,
1737                                                  SDValue &Lo, SDValue &Hi) {
1738   SDValue Res = DisintegrateMERGE_VALUES(N, ResNo);
1739   SplitInteger(Res, Lo, Hi);
1740 }
1741
1742 void DAGTypeLegalizer::ExpandIntRes_ANY_EXTEND(SDNode *N,
1743                                                SDValue &Lo, SDValue &Hi) {
1744   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
1745   SDLoc dl(N);
1746   SDValue Op = N->getOperand(0);
1747   if (Op.getValueType().bitsLE(NVT)) {
1748     // The low part is any extension of the input (which degenerates to a copy).
1749     Lo = DAG.getNode(ISD::ANY_EXTEND, dl, NVT, Op);
1750     Hi = DAG.getUNDEF(NVT);   // The high part is undefined.
1751   } else {
1752     // For example, extension of an i48 to an i64.  The operand type necessarily
1753     // promotes to the result type, so will end up being expanded too.
1754     assert(getTypeAction(Op.getValueType()) ==
1755            TargetLowering::TypePromoteInteger &&
1756            "Only know how to promote this result!");
1757     SDValue Res = GetPromotedInteger(Op);
1758     assert(Res.getValueType() == N->getValueType(0) &&
1759            "Operand over promoted?");
1760     // Split the promoted operand.  This will simplify when it is expanded.
1761     SplitInteger(Res, Lo, Hi);
1762   }
1763 }
1764
1765 void DAGTypeLegalizer::ExpandIntRes_AssertSext(SDNode *N,
1766                                                SDValue &Lo, SDValue &Hi) {
1767   SDLoc dl(N);
1768   GetExpandedInteger(N->getOperand(0), Lo, Hi);
1769   EVT NVT = Lo.getValueType();
1770   EVT EVT = cast<VTSDNode>(N->getOperand(1))->getVT();
1771   unsigned NVTBits = NVT.getSizeInBits();
1772   unsigned EVTBits = EVT.getSizeInBits();
1773
1774   if (NVTBits < EVTBits) {
1775     Hi = DAG.getNode(ISD::AssertSext, dl, NVT, Hi,
1776                      DAG.getValueType(EVT::getIntegerVT(*DAG.getContext(),
1777                                                         EVTBits - NVTBits)));
1778   } else {
1779     Lo = DAG.getNode(ISD::AssertSext, dl, NVT, Lo, DAG.getValueType(EVT));
1780     // The high part replicates the sign bit of Lo, make it explicit.
1781     Hi = DAG.getNode(ISD::SRA, dl, NVT, Lo,
1782                      DAG.getConstant(NVTBits-1, TLI.getPointerTy()));
1783   }
1784 }
1785
1786 void DAGTypeLegalizer::ExpandIntRes_AssertZext(SDNode *N,
1787                                                SDValue &Lo, SDValue &Hi) {
1788   SDLoc dl(N);
1789   GetExpandedInteger(N->getOperand(0), Lo, Hi);
1790   EVT NVT = Lo.getValueType();
1791   EVT EVT = cast<VTSDNode>(N->getOperand(1))->getVT();
1792   unsigned NVTBits = NVT.getSizeInBits();
1793   unsigned EVTBits = EVT.getSizeInBits();
1794
1795   if (NVTBits < EVTBits) {
1796     Hi = DAG.getNode(ISD::AssertZext, dl, NVT, Hi,
1797                      DAG.getValueType(EVT::getIntegerVT(*DAG.getContext(),
1798                                                         EVTBits - NVTBits)));
1799   } else {
1800     Lo = DAG.getNode(ISD::AssertZext, dl, NVT, Lo, DAG.getValueType(EVT));
1801     // The high part must be zero, make it explicit.
1802     Hi = DAG.getConstant(0, NVT);
1803   }
1804 }
1805
1806 void DAGTypeLegalizer::ExpandIntRes_BSWAP(SDNode *N,
1807                                           SDValue &Lo, SDValue &Hi) {
1808   SDLoc dl(N);
1809   GetExpandedInteger(N->getOperand(0), Hi, Lo);  // Note swapped operands.
1810   Lo = DAG.getNode(ISD::BSWAP, dl, Lo.getValueType(), Lo);
1811   Hi = DAG.getNode(ISD::BSWAP, dl, Hi.getValueType(), Hi);
1812 }
1813
1814 void DAGTypeLegalizer::ExpandIntRes_Constant(SDNode *N,
1815                                              SDValue &Lo, SDValue &Hi) {
1816   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
1817   unsigned NBitWidth = NVT.getSizeInBits();
1818   auto Constant = cast<ConstantSDNode>(N);
1819   const APInt &Cst = Constant->getAPIntValue();
1820   bool IsTarget = Constant->isTargetOpcode();
1821   bool IsOpaque = Constant->isOpaque();
1822   Lo = DAG.getConstant(Cst.trunc(NBitWidth), NVT, IsTarget, IsOpaque);
1823   Hi = DAG.getConstant(Cst.lshr(NBitWidth).trunc(NBitWidth), NVT, IsTarget,
1824                        IsOpaque);
1825 }
1826
1827 void DAGTypeLegalizer::ExpandIntRes_CTLZ(SDNode *N,
1828                                          SDValue &Lo, SDValue &Hi) {
1829   SDLoc dl(N);
1830   // ctlz (HiLo) -> Hi != 0 ? ctlz(Hi) : (ctlz(Lo)+32)
1831   GetExpandedInteger(N->getOperand(0), Lo, Hi);
1832   EVT NVT = Lo.getValueType();
1833
1834   SDValue HiNotZero = DAG.getSetCC(dl, getSetCCResultType(NVT), Hi,
1835                                    DAG.getConstant(0, NVT), ISD::SETNE);
1836
1837   SDValue LoLZ = DAG.getNode(N->getOpcode(), dl, NVT, Lo);
1838   SDValue HiLZ = DAG.getNode(ISD::CTLZ_ZERO_UNDEF, dl, NVT, Hi);
1839
1840   Lo = DAG.getSelect(dl, NVT, HiNotZero, HiLZ,
1841                      DAG.getNode(ISD::ADD, dl, NVT, LoLZ,
1842                                  DAG.getConstant(NVT.getSizeInBits(), NVT)));
1843   Hi = DAG.getConstant(0, NVT);
1844 }
1845
1846 void DAGTypeLegalizer::ExpandIntRes_CTPOP(SDNode *N,
1847                                           SDValue &Lo, SDValue &Hi) {
1848   SDLoc dl(N);
1849   // ctpop(HiLo) -> ctpop(Hi)+ctpop(Lo)
1850   GetExpandedInteger(N->getOperand(0), Lo, Hi);
1851   EVT NVT = Lo.getValueType();
1852   Lo = DAG.getNode(ISD::ADD, dl, NVT, DAG.getNode(ISD::CTPOP, dl, NVT, Lo),
1853                    DAG.getNode(ISD::CTPOP, dl, NVT, Hi));
1854   Hi = DAG.getConstant(0, NVT);
1855 }
1856
1857 void DAGTypeLegalizer::ExpandIntRes_CTTZ(SDNode *N,
1858                                          SDValue &Lo, SDValue &Hi) {
1859   SDLoc dl(N);
1860   // cttz (HiLo) -> Lo != 0 ? cttz(Lo) : (cttz(Hi)+32)
1861   GetExpandedInteger(N->getOperand(0), Lo, Hi);
1862   EVT NVT = Lo.getValueType();
1863
1864   SDValue LoNotZero = DAG.getSetCC(dl, getSetCCResultType(NVT), Lo,
1865                                    DAG.getConstant(0, NVT), ISD::SETNE);
1866
1867   SDValue LoLZ = DAG.getNode(ISD::CTTZ_ZERO_UNDEF, dl, NVT, Lo);
1868   SDValue HiLZ = DAG.getNode(N->getOpcode(), dl, NVT, Hi);
1869
1870   Lo = DAG.getSelect(dl, NVT, LoNotZero, LoLZ,
1871                      DAG.getNode(ISD::ADD, dl, NVT, HiLZ,
1872                                  DAG.getConstant(NVT.getSizeInBits(), NVT)));
1873   Hi = DAG.getConstant(0, NVT);
1874 }
1875
1876 void DAGTypeLegalizer::ExpandIntRes_FP_TO_SINT(SDNode *N, SDValue &Lo,
1877                                                SDValue &Hi) {
1878   SDLoc dl(N);
1879   EVT VT = N->getValueType(0);
1880   SDValue Op = N->getOperand(0);
1881   RTLIB::Libcall LC = RTLIB::getFPTOSINT(Op.getValueType(), VT);
1882   assert(LC != RTLIB::UNKNOWN_LIBCALL && "Unexpected fp-to-sint conversion!");
1883   SplitInteger(TLI.makeLibCall(DAG, LC, VT, &Op, 1, true/*irrelevant*/,
1884                                dl).first,
1885                Lo, Hi);
1886 }
1887
1888 void DAGTypeLegalizer::ExpandIntRes_FP_TO_UINT(SDNode *N, SDValue &Lo,
1889                                                SDValue &Hi) {
1890   SDLoc dl(N);
1891   EVT VT = N->getValueType(0);
1892   SDValue Op = N->getOperand(0);
1893   RTLIB::Libcall LC = RTLIB::getFPTOUINT(Op.getValueType(), VT);
1894   assert(LC != RTLIB::UNKNOWN_LIBCALL && "Unexpected fp-to-uint conversion!");
1895   SplitInteger(TLI.makeLibCall(DAG, LC, VT, &Op, 1, false/*irrelevant*/,
1896                                dl).first,
1897                Lo, Hi);
1898 }
1899
1900 void DAGTypeLegalizer::ExpandIntRes_LOAD(LoadSDNode *N,
1901                                          SDValue &Lo, SDValue &Hi) {
1902   if (ISD::isNormalLoad(N)) {
1903     ExpandRes_NormalLoad(N, Lo, Hi);
1904     return;
1905   }
1906
1907   assert(ISD::isUNINDEXEDLoad(N) && "Indexed load during type legalization!");
1908
1909   EVT VT = N->getValueType(0);
1910   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), VT);
1911   SDValue Ch  = N->getChain();
1912   SDValue Ptr = N->getBasePtr();
1913   ISD::LoadExtType ExtType = N->getExtensionType();
1914   unsigned Alignment = N->getAlignment();
1915   bool isVolatile = N->isVolatile();
1916   bool isNonTemporal = N->isNonTemporal();
1917   bool isInvariant = N->isInvariant();
1918   AAMDNodes AAInfo = N->getAAInfo();
1919   SDLoc dl(N);
1920
1921   assert(NVT.isByteSized() && "Expanded type not byte sized!");
1922
1923   if (N->getMemoryVT().bitsLE(NVT)) {
1924     EVT MemVT = N->getMemoryVT();
1925
1926     Lo = DAG.getExtLoad(ExtType, dl, NVT, Ch, Ptr, N->getPointerInfo(),
1927                         MemVT, isVolatile, isNonTemporal, isInvariant,
1928                         Alignment, AAInfo);
1929
1930     // Remember the chain.
1931     Ch = Lo.getValue(1);
1932
1933     if (ExtType == ISD::SEXTLOAD) {
1934       // The high part is obtained by SRA'ing all but one of the bits of the
1935       // lo part.
1936       unsigned LoSize = Lo.getValueType().getSizeInBits();
1937       Hi = DAG.getNode(ISD::SRA, dl, NVT, Lo,
1938                        DAG.getConstant(LoSize-1, TLI.getPointerTy()));
1939     } else if (ExtType == ISD::ZEXTLOAD) {
1940       // The high part is just a zero.
1941       Hi = DAG.getConstant(0, NVT);
1942     } else {
1943       assert(ExtType == ISD::EXTLOAD && "Unknown extload!");
1944       // The high part is undefined.
1945       Hi = DAG.getUNDEF(NVT);
1946     }
1947   } else if (TLI.isLittleEndian()) {
1948     // Little-endian - low bits are at low addresses.
1949     Lo = DAG.getLoad(NVT, dl, Ch, Ptr, N->getPointerInfo(),
1950                      isVolatile, isNonTemporal, isInvariant, Alignment,
1951                      AAInfo);
1952
1953     unsigned ExcessBits =
1954       N->getMemoryVT().getSizeInBits() - NVT.getSizeInBits();
1955     EVT NEVT = EVT::getIntegerVT(*DAG.getContext(), ExcessBits);
1956
1957     // Increment the pointer to the other half.
1958     unsigned IncrementSize = NVT.getSizeInBits()/8;
1959     Ptr = DAG.getNode(ISD::ADD, dl, Ptr.getValueType(), Ptr,
1960                       DAG.getConstant(IncrementSize, Ptr.getValueType()));
1961     Hi = DAG.getExtLoad(ExtType, dl, NVT, Ch, Ptr,
1962                         N->getPointerInfo().getWithOffset(IncrementSize), NEVT,
1963                         isVolatile, isNonTemporal, isInvariant,
1964                         MinAlign(Alignment, IncrementSize), AAInfo);
1965
1966     // Build a factor node to remember that this load is independent of the
1967     // other one.
1968     Ch = DAG.getNode(ISD::TokenFactor, dl, MVT::Other, Lo.getValue(1),
1969                      Hi.getValue(1));
1970   } else {
1971     // Big-endian - high bits are at low addresses.  Favor aligned loads at
1972     // the cost of some bit-fiddling.
1973     EVT MemVT = N->getMemoryVT();
1974     unsigned EBytes = MemVT.getStoreSize();
1975     unsigned IncrementSize = NVT.getSizeInBits()/8;
1976     unsigned ExcessBits = (EBytes - IncrementSize)*8;
1977
1978     // Load both the high bits and maybe some of the low bits.
1979     Hi = DAG.getExtLoad(ExtType, dl, NVT, Ch, Ptr, N->getPointerInfo(),
1980                         EVT::getIntegerVT(*DAG.getContext(),
1981                                           MemVT.getSizeInBits() - ExcessBits),
1982                         isVolatile, isNonTemporal, isInvariant, Alignment,
1983                         AAInfo);
1984
1985     // Increment the pointer to the other half.
1986     Ptr = DAG.getNode(ISD::ADD, dl, Ptr.getValueType(), Ptr,
1987                       DAG.getConstant(IncrementSize, Ptr.getValueType()));
1988     // Load the rest of the low bits.
1989     Lo = DAG.getExtLoad(ISD::ZEXTLOAD, dl, NVT, Ch, Ptr,
1990                         N->getPointerInfo().getWithOffset(IncrementSize),
1991                         EVT::getIntegerVT(*DAG.getContext(), ExcessBits),
1992                         isVolatile, isNonTemporal, isInvariant,
1993                         MinAlign(Alignment, IncrementSize), AAInfo);
1994
1995     // Build a factor node to remember that this load is independent of the
1996     // other one.
1997     Ch = DAG.getNode(ISD::TokenFactor, dl, MVT::Other, Lo.getValue(1),
1998                      Hi.getValue(1));
1999
2000     if (ExcessBits < NVT.getSizeInBits()) {
2001       // Transfer low bits from the bottom of Hi to the top of Lo.
2002       Lo = DAG.getNode(ISD::OR, dl, NVT, Lo,
2003                        DAG.getNode(ISD::SHL, dl, NVT, Hi,
2004                                    DAG.getConstant(ExcessBits,
2005                                                    TLI.getPointerTy())));
2006       // Move high bits to the right position in Hi.
2007       Hi = DAG.getNode(ExtType == ISD::SEXTLOAD ? ISD::SRA : ISD::SRL, dl,
2008                        NVT, Hi,
2009                        DAG.getConstant(NVT.getSizeInBits() - ExcessBits,
2010                                        TLI.getPointerTy()));
2011     }
2012   }
2013
2014   // Legalized the chain result - switch anything that used the old chain to
2015   // use the new one.
2016   ReplaceValueWith(SDValue(N, 1), Ch);
2017 }
2018
2019 void DAGTypeLegalizer::ExpandIntRes_Logical(SDNode *N,
2020                                             SDValue &Lo, SDValue &Hi) {
2021   SDLoc dl(N);
2022   SDValue LL, LH, RL, RH;
2023   GetExpandedInteger(N->getOperand(0), LL, LH);
2024   GetExpandedInteger(N->getOperand(1), RL, RH);
2025   Lo = DAG.getNode(N->getOpcode(), dl, LL.getValueType(), LL, RL);
2026   Hi = DAG.getNode(N->getOpcode(), dl, LL.getValueType(), LH, RH);
2027 }
2028
2029 void DAGTypeLegalizer::ExpandIntRes_MUL(SDNode *N,
2030                                         SDValue &Lo, SDValue &Hi) {
2031   EVT VT = N->getValueType(0);
2032   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), VT);
2033   SDLoc dl(N);
2034
2035   SDValue LL, LH, RL, RH;
2036   GetExpandedInteger(N->getOperand(0), LL, LH);
2037   GetExpandedInteger(N->getOperand(1), RL, RH);
2038
2039   if (TLI.expandMUL(N, Lo, Hi, NVT, DAG, LL, LH, RL, RH))
2040     return;
2041
2042   // If nothing else, we can make a libcall.
2043   RTLIB::Libcall LC = RTLIB::UNKNOWN_LIBCALL;
2044   if (VT == MVT::i16)
2045     LC = RTLIB::MUL_I16;
2046   else if (VT == MVT::i32)
2047     LC = RTLIB::MUL_I32;
2048   else if (VT == MVT::i64)
2049     LC = RTLIB::MUL_I64;
2050   else if (VT == MVT::i128)
2051     LC = RTLIB::MUL_I128;
2052   assert(LC != RTLIB::UNKNOWN_LIBCALL && "Unsupported MUL!");
2053
2054   SDValue Ops[2] = { N->getOperand(0), N->getOperand(1) };
2055   SplitInteger(TLI.makeLibCall(DAG, LC, VT, Ops, 2, true/*irrelevant*/,
2056                                dl).first,
2057                Lo, Hi);
2058 }
2059
2060 void DAGTypeLegalizer::ExpandIntRes_SADDSUBO(SDNode *Node,
2061                                              SDValue &Lo, SDValue &Hi) {
2062   SDValue LHS = Node->getOperand(0);
2063   SDValue RHS = Node->getOperand(1);
2064   SDLoc dl(Node);
2065
2066   // Expand the result by simply replacing it with the equivalent
2067   // non-overflow-checking operation.
2068   SDValue Sum = DAG.getNode(Node->getOpcode() == ISD::SADDO ?
2069                             ISD::ADD : ISD::SUB, dl, LHS.getValueType(),
2070                             LHS, RHS);
2071   SplitInteger(Sum, Lo, Hi);
2072
2073   // Compute the overflow.
2074   //
2075   //   LHSSign -> LHS >= 0
2076   //   RHSSign -> RHS >= 0
2077   //   SumSign -> Sum >= 0
2078   //
2079   //   Add:
2080   //   Overflow -> (LHSSign == RHSSign) && (LHSSign != SumSign)
2081   //   Sub:
2082   //   Overflow -> (LHSSign != RHSSign) && (LHSSign != SumSign)
2083   //
2084   EVT OType = Node->getValueType(1);
2085   SDValue Zero = DAG.getConstant(0, LHS.getValueType());
2086
2087   SDValue LHSSign = DAG.getSetCC(dl, OType, LHS, Zero, ISD::SETGE);
2088   SDValue RHSSign = DAG.getSetCC(dl, OType, RHS, Zero, ISD::SETGE);
2089   SDValue SignsMatch = DAG.getSetCC(dl, OType, LHSSign, RHSSign,
2090                                     Node->getOpcode() == ISD::SADDO ?
2091                                     ISD::SETEQ : ISD::SETNE);
2092
2093   SDValue SumSign = DAG.getSetCC(dl, OType, Sum, Zero, ISD::SETGE);
2094   SDValue SumSignNE = DAG.getSetCC(dl, OType, LHSSign, SumSign, ISD::SETNE);
2095
2096   SDValue Cmp = DAG.getNode(ISD::AND, dl, OType, SignsMatch, SumSignNE);
2097
2098   // Use the calculated overflow everywhere.
2099   ReplaceValueWith(SDValue(Node, 1), Cmp);
2100 }
2101
2102 void DAGTypeLegalizer::ExpandIntRes_SDIV(SDNode *N,
2103                                          SDValue &Lo, SDValue &Hi) {
2104   EVT VT = N->getValueType(0);
2105   SDLoc dl(N);
2106
2107   RTLIB::Libcall LC = RTLIB::UNKNOWN_LIBCALL;
2108   if (VT == MVT::i16)
2109     LC = RTLIB::SDIV_I16;
2110   else if (VT == MVT::i32)
2111     LC = RTLIB::SDIV_I32;
2112   else if (VT == MVT::i64)
2113     LC = RTLIB::SDIV_I64;
2114   else if (VT == MVT::i128)
2115     LC = RTLIB::SDIV_I128;
2116   assert(LC != RTLIB::UNKNOWN_LIBCALL && "Unsupported SDIV!");
2117
2118   SDValue Ops[2] = { N->getOperand(0), N->getOperand(1) };
2119   SplitInteger(TLI.makeLibCall(DAG, LC, VT, Ops, 2, true, dl).first, Lo, Hi);
2120 }
2121
2122 void DAGTypeLegalizer::ExpandIntRes_Shift(SDNode *N,
2123                                           SDValue &Lo, SDValue &Hi) {
2124   EVT VT = N->getValueType(0);
2125   SDLoc dl(N);
2126
2127   // If we can emit an efficient shift operation, do so now.  Check to see if
2128   // the RHS is a constant.
2129   if (ConstantSDNode *CN = dyn_cast<ConstantSDNode>(N->getOperand(1)))
2130     return ExpandShiftByConstant(N, CN->getZExtValue(), Lo, Hi);
2131
2132   // If we can determine that the high bit of the shift is zero or one, even if
2133   // the low bits are variable, emit this shift in an optimized form.
2134   if (ExpandShiftWithKnownAmountBit(N, Lo, Hi))
2135     return;
2136
2137   // If this target supports shift_PARTS, use it.  First, map to the _PARTS opc.
2138   unsigned PartsOpc;
2139   if (N->getOpcode() == ISD::SHL) {
2140     PartsOpc = ISD::SHL_PARTS;
2141   } else if (N->getOpcode() == ISD::SRL) {
2142     PartsOpc = ISD::SRL_PARTS;
2143   } else {
2144     assert(N->getOpcode() == ISD::SRA && "Unknown shift!");
2145     PartsOpc = ISD::SRA_PARTS;
2146   }
2147
2148   // Next check to see if the target supports this SHL_PARTS operation or if it
2149   // will custom expand it.
2150   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), VT);
2151   TargetLowering::LegalizeAction Action = TLI.getOperationAction(PartsOpc, NVT);
2152   if ((Action == TargetLowering::Legal && TLI.isTypeLegal(NVT)) ||
2153       Action == TargetLowering::Custom) {
2154     // Expand the subcomponents.
2155     SDValue LHSL, LHSH;
2156     GetExpandedInteger(N->getOperand(0), LHSL, LHSH);
2157     EVT VT = LHSL.getValueType();
2158
2159     // If the shift amount operand is coming from a vector legalization it may
2160     // have an illegal type.  Fix that first by casting the operand, otherwise
2161     // the new SHL_PARTS operation would need further legalization.
2162     SDValue ShiftOp = N->getOperand(1);
2163     EVT ShiftTy = TLI.getShiftAmountTy(VT);
2164     assert(ShiftTy.getScalarType().getSizeInBits() >=
2165            Log2_32_Ceil(VT.getScalarType().getSizeInBits()) &&
2166            "ShiftAmountTy is too small to cover the range of this type!");
2167     if (ShiftOp.getValueType() != ShiftTy)
2168       ShiftOp = DAG.getZExtOrTrunc(ShiftOp, dl, ShiftTy);
2169
2170     SDValue Ops[] = { LHSL, LHSH, ShiftOp };
2171     Lo = DAG.getNode(PartsOpc, dl, DAG.getVTList(VT, VT), Ops);
2172     Hi = Lo.getValue(1);
2173     return;
2174   }
2175
2176   // Otherwise, emit a libcall.
2177   RTLIB::Libcall LC = RTLIB::UNKNOWN_LIBCALL;
2178   bool isSigned;
2179   if (N->getOpcode() == ISD::SHL) {
2180     isSigned = false; /*sign irrelevant*/
2181     if (VT == MVT::i16)
2182       LC = RTLIB::SHL_I16;
2183     else if (VT == MVT::i32)
2184       LC = RTLIB::SHL_I32;
2185     else if (VT == MVT::i64)
2186       LC = RTLIB::SHL_I64;
2187     else if (VT == MVT::i128)
2188       LC = RTLIB::SHL_I128;
2189   } else if (N->getOpcode() == ISD::SRL) {
2190     isSigned = false;
2191     if (VT == MVT::i16)
2192       LC = RTLIB::SRL_I16;
2193     else if (VT == MVT::i32)
2194       LC = RTLIB::SRL_I32;
2195     else if (VT == MVT::i64)
2196       LC = RTLIB::SRL_I64;
2197     else if (VT == MVT::i128)
2198       LC = RTLIB::SRL_I128;
2199   } else {
2200     assert(N->getOpcode() == ISD::SRA && "Unknown shift!");
2201     isSigned = true;
2202     if (VT == MVT::i16)
2203       LC = RTLIB::SRA_I16;
2204     else if (VT == MVT::i32)
2205       LC = RTLIB::SRA_I32;
2206     else if (VT == MVT::i64)
2207       LC = RTLIB::SRA_I64;
2208     else if (VT == MVT::i128)
2209       LC = RTLIB::SRA_I128;
2210   }
2211
2212   if (LC != RTLIB::UNKNOWN_LIBCALL && TLI.getLibcallName(LC)) {
2213     SDValue Ops[2] = { N->getOperand(0), N->getOperand(1) };
2214     SplitInteger(TLI.makeLibCall(DAG, LC, VT, Ops, 2, isSigned, dl).first, Lo,
2215                  Hi);
2216     return;
2217   }
2218
2219   if (!ExpandShiftWithUnknownAmountBit(N, Lo, Hi))
2220     llvm_unreachable("Unsupported shift!");
2221 }
2222
2223 void DAGTypeLegalizer::ExpandIntRes_SIGN_EXTEND(SDNode *N,
2224                                                 SDValue &Lo, SDValue &Hi) {
2225   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
2226   SDLoc dl(N);
2227   SDValue Op = N->getOperand(0);
2228   if (Op.getValueType().bitsLE(NVT)) {
2229     // The low part is sign extension of the input (degenerates to a copy).
2230     Lo = DAG.getNode(ISD::SIGN_EXTEND, dl, NVT, N->getOperand(0));
2231     // The high part is obtained by SRA'ing all but one of the bits of low part.
2232     unsigned LoSize = NVT.getSizeInBits();
2233     Hi = DAG.getNode(ISD::SRA, dl, NVT, Lo,
2234                      DAG.getConstant(LoSize-1, TLI.getPointerTy()));
2235   } else {
2236     // For example, extension of an i48 to an i64.  The operand type necessarily
2237     // promotes to the result type, so will end up being expanded too.
2238     assert(getTypeAction(Op.getValueType()) ==
2239            TargetLowering::TypePromoteInteger &&
2240            "Only know how to promote this result!");
2241     SDValue Res = GetPromotedInteger(Op);
2242     assert(Res.getValueType() == N->getValueType(0) &&
2243            "Operand over promoted?");
2244     // Split the promoted operand.  This will simplify when it is expanded.
2245     SplitInteger(Res, Lo, Hi);
2246     unsigned ExcessBits =
2247       Op.getValueType().getSizeInBits() - NVT.getSizeInBits();
2248     Hi = DAG.getNode(ISD::SIGN_EXTEND_INREG, dl, Hi.getValueType(), Hi,
2249                      DAG.getValueType(EVT::getIntegerVT(*DAG.getContext(),
2250                                                         ExcessBits)));
2251   }
2252 }
2253
2254 void DAGTypeLegalizer::
2255 ExpandIntRes_SIGN_EXTEND_INREG(SDNode *N, SDValue &Lo, SDValue &Hi) {
2256   SDLoc dl(N);
2257   GetExpandedInteger(N->getOperand(0), Lo, Hi);
2258   EVT EVT = cast<VTSDNode>(N->getOperand(1))->getVT();
2259
2260   if (EVT.bitsLE(Lo.getValueType())) {
2261     // sext_inreg the low part if needed.
2262     Lo = DAG.getNode(ISD::SIGN_EXTEND_INREG, dl, Lo.getValueType(), Lo,
2263                      N->getOperand(1));
2264
2265     // The high part gets the sign extension from the lo-part.  This handles
2266     // things like sextinreg V:i64 from i8.
2267     Hi = DAG.getNode(ISD::SRA, dl, Hi.getValueType(), Lo,
2268                      DAG.getConstant(Hi.getValueType().getSizeInBits()-1,
2269                                      TLI.getPointerTy()));
2270   } else {
2271     // For example, extension of an i48 to an i64.  Leave the low part alone,
2272     // sext_inreg the high part.
2273     unsigned ExcessBits =
2274       EVT.getSizeInBits() - Lo.getValueType().getSizeInBits();
2275     Hi = DAG.getNode(ISD::SIGN_EXTEND_INREG, dl, Hi.getValueType(), Hi,
2276                      DAG.getValueType(EVT::getIntegerVT(*DAG.getContext(),
2277                                                         ExcessBits)));
2278   }
2279 }
2280
2281 void DAGTypeLegalizer::ExpandIntRes_SREM(SDNode *N,
2282                                          SDValue &Lo, SDValue &Hi) {
2283   EVT VT = N->getValueType(0);
2284   SDLoc dl(N);
2285
2286   RTLIB::Libcall LC = RTLIB::UNKNOWN_LIBCALL;
2287   if (VT == MVT::i16)
2288     LC = RTLIB::SREM_I16;
2289   else if (VT == MVT::i32)
2290     LC = RTLIB::SREM_I32;
2291   else if (VT == MVT::i64)
2292     LC = RTLIB::SREM_I64;
2293   else if (VT == MVT::i128)
2294     LC = RTLIB::SREM_I128;
2295   assert(LC != RTLIB::UNKNOWN_LIBCALL && "Unsupported SREM!");
2296
2297   SDValue Ops[2] = { N->getOperand(0), N->getOperand(1) };
2298   SplitInteger(TLI.makeLibCall(DAG, LC, VT, Ops, 2, true, dl).first, Lo, Hi);
2299 }
2300
2301 void DAGTypeLegalizer::ExpandIntRes_TRUNCATE(SDNode *N,
2302                                              SDValue &Lo, SDValue &Hi) {
2303   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
2304   SDLoc dl(N);
2305   Lo = DAG.getNode(ISD::TRUNCATE, dl, NVT, N->getOperand(0));
2306   Hi = DAG.getNode(ISD::SRL, dl,
2307                    N->getOperand(0).getValueType(), N->getOperand(0),
2308                    DAG.getConstant(NVT.getSizeInBits(), TLI.getPointerTy()));
2309   Hi = DAG.getNode(ISD::TRUNCATE, dl, NVT, Hi);
2310 }
2311
2312 void DAGTypeLegalizer::ExpandIntRes_UADDSUBO(SDNode *N,
2313                                              SDValue &Lo, SDValue &Hi) {
2314   SDValue LHS = N->getOperand(0);
2315   SDValue RHS = N->getOperand(1);
2316   SDLoc dl(N);
2317
2318   // Expand the result by simply replacing it with the equivalent
2319   // non-overflow-checking operation.
2320   SDValue Sum = DAG.getNode(N->getOpcode() == ISD::UADDO ?
2321                             ISD::ADD : ISD::SUB, dl, LHS.getValueType(),
2322                             LHS, RHS);
2323   SplitInteger(Sum, Lo, Hi);
2324
2325   // Calculate the overflow: addition overflows iff a + b < a, and subtraction
2326   // overflows iff a - b > a.
2327   SDValue Ofl = DAG.getSetCC(dl, N->getValueType(1), Sum, LHS,
2328                              N->getOpcode () == ISD::UADDO ?
2329                              ISD::SETULT : ISD::SETUGT);
2330
2331   // Use the calculated overflow everywhere.
2332   ReplaceValueWith(SDValue(N, 1), Ofl);
2333 }
2334
2335 void DAGTypeLegalizer::ExpandIntRes_XMULO(SDNode *N,
2336                                           SDValue &Lo, SDValue &Hi) {
2337   EVT VT = N->getValueType(0);
2338   SDLoc dl(N);
2339
2340   // A divide for UMULO should be faster than a function call.
2341   if (N->getOpcode() == ISD::UMULO) {
2342     SDValue LHS = N->getOperand(0), RHS = N->getOperand(1);
2343
2344     SDValue MUL = DAG.getNode(ISD::MUL, dl, LHS.getValueType(), LHS, RHS);
2345     SplitInteger(MUL, Lo, Hi);
2346
2347     // A divide for UMULO will be faster than a function call. Select to
2348     // make sure we aren't using 0.
2349     SDValue isZero = DAG.getSetCC(dl, getSetCCResultType(VT),
2350                                   RHS, DAG.getConstant(0, VT), ISD::SETEQ);
2351     SDValue NotZero = DAG.getSelect(dl, VT, isZero,
2352                                     DAG.getConstant(1, VT), RHS);
2353     SDValue DIV = DAG.getNode(ISD::UDIV, dl, VT, MUL, NotZero);
2354     SDValue Overflow = DAG.getSetCC(dl, N->getValueType(1), DIV, LHS,
2355                                     ISD::SETNE);
2356     Overflow = DAG.getSelect(dl, N->getValueType(1), isZero,
2357                              DAG.getConstant(0, N->getValueType(1)),
2358                              Overflow);
2359     ReplaceValueWith(SDValue(N, 1), Overflow);
2360     return;
2361   }
2362
2363   Type *RetTy = VT.getTypeForEVT(*DAG.getContext());
2364   EVT PtrVT = TLI.getPointerTy();
2365   Type *PtrTy = PtrVT.getTypeForEVT(*DAG.getContext());
2366
2367   // Replace this with a libcall that will check overflow.
2368   RTLIB::Libcall LC = RTLIB::UNKNOWN_LIBCALL;
2369   if (VT == MVT::i32)
2370     LC = RTLIB::MULO_I32;
2371   else if (VT == MVT::i64)
2372     LC = RTLIB::MULO_I64;
2373   else if (VT == MVT::i128)
2374     LC = RTLIB::MULO_I128;
2375   assert(LC != RTLIB::UNKNOWN_LIBCALL && "Unsupported XMULO!");
2376
2377   SDValue Temp = DAG.CreateStackTemporary(PtrVT);
2378   // Temporary for the overflow value, default it to zero.
2379   SDValue Chain = DAG.getStore(DAG.getEntryNode(), dl,
2380                                DAG.getConstant(0, PtrVT), Temp,
2381                                MachinePointerInfo(), false, false, 0);
2382
2383   TargetLowering::ArgListTy Args;
2384   TargetLowering::ArgListEntry Entry;
2385   for (unsigned i = 0, e = N->getNumOperands(); i != e; ++i) {
2386     EVT ArgVT = N->getOperand(i).getValueType();
2387     Type *ArgTy = ArgVT.getTypeForEVT(*DAG.getContext());
2388     Entry.Node = N->getOperand(i);
2389     Entry.Ty = ArgTy;
2390     Entry.isSExt = true;
2391     Entry.isZExt = false;
2392     Args.push_back(Entry);
2393   }
2394
2395   // Also pass the address of the overflow check.
2396   Entry.Node = Temp;
2397   Entry.Ty = PtrTy->getPointerTo();
2398   Entry.isSExt = true;
2399   Entry.isZExt = false;
2400   Args.push_back(Entry);
2401
2402   SDValue Func = DAG.getExternalSymbol(TLI.getLibcallName(LC), PtrVT);
2403
2404   TargetLowering::CallLoweringInfo CLI(DAG);
2405   CLI.setDebugLoc(dl).setChain(Chain)
2406     .setCallee(TLI.getLibcallCallingConv(LC), RetTy, Func, std::move(Args), 0)
2407     .setSExtResult();
2408
2409   std::pair<SDValue, SDValue> CallInfo = TLI.LowerCallTo(CLI);
2410
2411   SplitInteger(CallInfo.first, Lo, Hi);
2412   SDValue Temp2 = DAG.getLoad(PtrVT, dl, CallInfo.second, Temp,
2413                               MachinePointerInfo(), false, false, false, 0);
2414   SDValue Ofl = DAG.getSetCC(dl, N->getValueType(1), Temp2,
2415                              DAG.getConstant(0, PtrVT),
2416                              ISD::SETNE);
2417   // Use the overflow from the libcall everywhere.
2418   ReplaceValueWith(SDValue(N, 1), Ofl);
2419 }
2420
2421 void DAGTypeLegalizer::ExpandIntRes_UDIV(SDNode *N,
2422                                          SDValue &Lo, SDValue &Hi) {
2423   EVT VT = N->getValueType(0);
2424   SDLoc dl(N);
2425
2426   RTLIB::Libcall LC = RTLIB::UNKNOWN_LIBCALL;
2427   if (VT == MVT::i16)
2428     LC = RTLIB::UDIV_I16;
2429   else if (VT == MVT::i32)
2430     LC = RTLIB::UDIV_I32;
2431   else if (VT == MVT::i64)
2432     LC = RTLIB::UDIV_I64;
2433   else if (VT == MVT::i128)
2434     LC = RTLIB::UDIV_I128;
2435   assert(LC != RTLIB::UNKNOWN_LIBCALL && "Unsupported UDIV!");
2436
2437   SDValue Ops[2] = { N->getOperand(0), N->getOperand(1) };
2438   SplitInteger(TLI.makeLibCall(DAG, LC, VT, Ops, 2, false, dl).first, Lo, Hi);
2439 }
2440
2441 void DAGTypeLegalizer::ExpandIntRes_UREM(SDNode *N,
2442                                          SDValue &Lo, SDValue &Hi) {
2443   EVT VT = N->getValueType(0);
2444   SDLoc dl(N);
2445
2446   RTLIB::Libcall LC = RTLIB::UNKNOWN_LIBCALL;
2447   if (VT == MVT::i16)
2448     LC = RTLIB::UREM_I16;
2449   else if (VT == MVT::i32)
2450     LC = RTLIB::UREM_I32;
2451   else if (VT == MVT::i64)
2452     LC = RTLIB::UREM_I64;
2453   else if (VT == MVT::i128)
2454     LC = RTLIB::UREM_I128;
2455   assert(LC != RTLIB::UNKNOWN_LIBCALL && "Unsupported UREM!");
2456
2457   SDValue Ops[2] = { N->getOperand(0), N->getOperand(1) };
2458   SplitInteger(TLI.makeLibCall(DAG, LC, VT, Ops, 2, false, dl).first, Lo, Hi);
2459 }
2460
2461 void DAGTypeLegalizer::ExpandIntRes_ZERO_EXTEND(SDNode *N,
2462                                                 SDValue &Lo, SDValue &Hi) {
2463   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
2464   SDLoc dl(N);
2465   SDValue Op = N->getOperand(0);
2466   if (Op.getValueType().bitsLE(NVT)) {
2467     // The low part is zero extension of the input (degenerates to a copy).
2468     Lo = DAG.getNode(ISD::ZERO_EXTEND, dl, NVT, N->getOperand(0));
2469     Hi = DAG.getConstant(0, NVT);   // The high part is just a zero.
2470   } else {
2471     // For example, extension of an i48 to an i64.  The operand type necessarily
2472     // promotes to the result type, so will end up being expanded too.
2473     assert(getTypeAction(Op.getValueType()) ==
2474            TargetLowering::TypePromoteInteger &&
2475            "Only know how to promote this result!");
2476     SDValue Res = GetPromotedInteger(Op);
2477     assert(Res.getValueType() == N->getValueType(0) &&
2478            "Operand over promoted?");
2479     // Split the promoted operand.  This will simplify when it is expanded.
2480     SplitInteger(Res, Lo, Hi);
2481     unsigned ExcessBits =
2482       Op.getValueType().getSizeInBits() - NVT.getSizeInBits();
2483     Hi = DAG.getZeroExtendInReg(Hi, dl,
2484                                 EVT::getIntegerVT(*DAG.getContext(),
2485                                                   ExcessBits));
2486   }
2487 }
2488
2489 void DAGTypeLegalizer::ExpandIntRes_ATOMIC_LOAD(SDNode *N,
2490                                                 SDValue &Lo, SDValue &Hi) {
2491   SDLoc dl(N);
2492   EVT VT = cast<AtomicSDNode>(N)->getMemoryVT();
2493   SDVTList VTs = DAG.getVTList(VT, MVT::i1, MVT::Other);
2494   SDValue Zero = DAG.getConstant(0, VT);
2495   SDValue Swap = DAG.getAtomicCmpSwap(
2496       ISD::ATOMIC_CMP_SWAP_WITH_SUCCESS, dl,
2497       cast<AtomicSDNode>(N)->getMemoryVT(), VTs, N->getOperand(0),
2498       N->getOperand(1), Zero, Zero, cast<AtomicSDNode>(N)->getMemOperand(),
2499       cast<AtomicSDNode>(N)->getOrdering(),
2500       cast<AtomicSDNode>(N)->getOrdering(),
2501       cast<AtomicSDNode>(N)->getSynchScope());
2502
2503   ReplaceValueWith(SDValue(N, 0), Swap.getValue(0));
2504   ReplaceValueWith(SDValue(N, 1), Swap.getValue(2));
2505 }
2506
2507 //===----------------------------------------------------------------------===//
2508 //  Integer Operand Expansion
2509 //===----------------------------------------------------------------------===//
2510
2511 /// ExpandIntegerOperand - This method is called when the specified operand of
2512 /// the specified node is found to need expansion.  At this point, all of the
2513 /// result types of the node are known to be legal, but other operands of the
2514 /// node may need promotion or expansion as well as the specified one.
2515 bool DAGTypeLegalizer::ExpandIntegerOperand(SDNode *N, unsigned OpNo) {
2516   DEBUG(dbgs() << "Expand integer operand: "; N->dump(&DAG); dbgs() << "\n");
2517   SDValue Res = SDValue();
2518
2519   if (CustomLowerNode(N, N->getOperand(OpNo).getValueType(), false))
2520     return false;
2521
2522   switch (N->getOpcode()) {
2523   default:
2524   #ifndef NDEBUG
2525     dbgs() << "ExpandIntegerOperand Op #" << OpNo << ": ";
2526     N->dump(&DAG); dbgs() << "\n";
2527   #endif
2528     llvm_unreachable("Do not know how to expand this operator's operand!");
2529
2530   case ISD::BITCAST:           Res = ExpandOp_BITCAST(N); break;
2531   case ISD::BR_CC:             Res = ExpandIntOp_BR_CC(N); break;
2532   case ISD::BUILD_VECTOR:      Res = ExpandOp_BUILD_VECTOR(N); break;
2533   case ISD::EXTRACT_ELEMENT:   Res = ExpandOp_EXTRACT_ELEMENT(N); break;
2534   case ISD::INSERT_VECTOR_ELT: Res = ExpandOp_INSERT_VECTOR_ELT(N); break;
2535   case ISD::SCALAR_TO_VECTOR:  Res = ExpandOp_SCALAR_TO_VECTOR(N); break;
2536   case ISD::SELECT_CC:         Res = ExpandIntOp_SELECT_CC(N); break;
2537   case ISD::SETCC:             Res = ExpandIntOp_SETCC(N); break;
2538   case ISD::SINT_TO_FP:        Res = ExpandIntOp_SINT_TO_FP(N); break;
2539   case ISD::STORE:   Res = ExpandIntOp_STORE(cast<StoreSDNode>(N), OpNo); break;
2540   case ISD::TRUNCATE:          Res = ExpandIntOp_TRUNCATE(N); break;
2541   case ISD::UINT_TO_FP:        Res = ExpandIntOp_UINT_TO_FP(N); break;
2542
2543   case ISD::SHL:
2544   case ISD::SRA:
2545   case ISD::SRL:
2546   case ISD::ROTL:
2547   case ISD::ROTR:              Res = ExpandIntOp_Shift(N); break;
2548   case ISD::RETURNADDR:
2549   case ISD::FRAMEADDR:         Res = ExpandIntOp_RETURNADDR(N); break;
2550
2551   case ISD::ATOMIC_STORE:      Res = ExpandIntOp_ATOMIC_STORE(N); break;
2552   }
2553
2554   // If the result is null, the sub-method took care of registering results etc.
2555   if (!Res.getNode()) return false;
2556
2557   // If the result is N, the sub-method updated N in place.  Tell the legalizer
2558   // core about this.
2559   if (Res.getNode() == N)
2560     return true;
2561
2562   assert(Res.getValueType() == N->getValueType(0) && N->getNumValues() == 1 &&
2563          "Invalid operand expansion");
2564
2565   ReplaceValueWith(SDValue(N, 0), Res);
2566   return false;
2567 }
2568
2569 /// IntegerExpandSetCCOperands - Expand the operands of a comparison.  This code
2570 /// is shared among BR_CC, SELECT_CC, and SETCC handlers.
2571 void DAGTypeLegalizer::IntegerExpandSetCCOperands(SDValue &NewLHS,
2572                                                   SDValue &NewRHS,
2573                                                   ISD::CondCode &CCCode,
2574                                                   SDLoc dl) {
2575   SDValue LHSLo, LHSHi, RHSLo, RHSHi;
2576   GetExpandedInteger(NewLHS, LHSLo, LHSHi);
2577   GetExpandedInteger(NewRHS, RHSLo, RHSHi);
2578
2579   if (CCCode == ISD::SETEQ || CCCode == ISD::SETNE) {
2580     if (RHSLo == RHSHi) {
2581       if (ConstantSDNode *RHSCST = dyn_cast<ConstantSDNode>(RHSLo)) {
2582         if (RHSCST->isAllOnesValue()) {
2583           // Equality comparison to -1.
2584           NewLHS = DAG.getNode(ISD::AND, dl,
2585                                LHSLo.getValueType(), LHSLo, LHSHi);
2586           NewRHS = RHSLo;
2587           return;
2588         }
2589       }
2590     }
2591
2592     NewLHS = DAG.getNode(ISD::XOR, dl, LHSLo.getValueType(), LHSLo, RHSLo);
2593     NewRHS = DAG.getNode(ISD::XOR, dl, LHSLo.getValueType(), LHSHi, RHSHi);
2594     NewLHS = DAG.getNode(ISD::OR, dl, NewLHS.getValueType(), NewLHS, NewRHS);
2595     NewRHS = DAG.getConstant(0, NewLHS.getValueType());
2596     return;
2597   }
2598
2599   // If this is a comparison of the sign bit, just look at the top part.
2600   // X > -1,  x < 0
2601   if (ConstantSDNode *CST = dyn_cast<ConstantSDNode>(NewRHS))
2602     if ((CCCode == ISD::SETLT && CST->isNullValue()) ||     // X < 0
2603         (CCCode == ISD::SETGT && CST->isAllOnesValue())) {  // X > -1
2604       NewLHS = LHSHi;
2605       NewRHS = RHSHi;
2606       return;
2607     }
2608
2609   // FIXME: This generated code sucks.
2610   ISD::CondCode LowCC;
2611   switch (CCCode) {
2612   default: llvm_unreachable("Unknown integer setcc!");
2613   case ISD::SETLT:
2614   case ISD::SETULT: LowCC = ISD::SETULT; break;
2615   case ISD::SETGT:
2616   case ISD::SETUGT: LowCC = ISD::SETUGT; break;
2617   case ISD::SETLE:
2618   case ISD::SETULE: LowCC = ISD::SETULE; break;
2619   case ISD::SETGE:
2620   case ISD::SETUGE: LowCC = ISD::SETUGE; break;
2621   }
2622
2623   // Tmp1 = lo(op1) < lo(op2)   // Always unsigned comparison
2624   // Tmp2 = hi(op1) < hi(op2)   // Signedness depends on operands
2625   // dest = hi(op1) == hi(op2) ? Tmp1 : Tmp2;
2626
2627   // NOTE: on targets without efficient SELECT of bools, we can always use
2628   // this identity: (B1 ? B2 : B3) --> (B1 & B2)|(!B1&B3)
2629   TargetLowering::DAGCombinerInfo DagCombineInfo(DAG, AfterLegalizeTypes, true,
2630                                                  nullptr);
2631   SDValue Tmp1, Tmp2;
2632   if (TLI.isTypeLegal(LHSLo.getValueType()) &&
2633       TLI.isTypeLegal(RHSLo.getValueType()))
2634     Tmp1 = TLI.SimplifySetCC(getSetCCResultType(LHSLo.getValueType()),
2635                              LHSLo, RHSLo, LowCC, false, DagCombineInfo, dl);
2636   if (!Tmp1.getNode())
2637     Tmp1 = DAG.getSetCC(dl, getSetCCResultType(LHSLo.getValueType()),
2638                         LHSLo, RHSLo, LowCC);
2639   if (TLI.isTypeLegal(LHSHi.getValueType()) &&
2640       TLI.isTypeLegal(RHSHi.getValueType()))
2641     Tmp2 = TLI.SimplifySetCC(getSetCCResultType(LHSHi.getValueType()),
2642                              LHSHi, RHSHi, CCCode, false, DagCombineInfo, dl);
2643   if (!Tmp2.getNode())
2644     Tmp2 = DAG.getNode(ISD::SETCC, dl,
2645                        getSetCCResultType(LHSHi.getValueType()),
2646                        LHSHi, RHSHi, DAG.getCondCode(CCCode));
2647
2648   ConstantSDNode *Tmp1C = dyn_cast<ConstantSDNode>(Tmp1.getNode());
2649   ConstantSDNode *Tmp2C = dyn_cast<ConstantSDNode>(Tmp2.getNode());
2650   if ((Tmp1C && Tmp1C->isNullValue()) ||
2651       (Tmp2C && Tmp2C->isNullValue() &&
2652        (CCCode == ISD::SETLE || CCCode == ISD::SETGE ||
2653         CCCode == ISD::SETUGE || CCCode == ISD::SETULE)) ||
2654       (Tmp2C && Tmp2C->getAPIntValue() == 1 &&
2655        (CCCode == ISD::SETLT || CCCode == ISD::SETGT ||
2656         CCCode == ISD::SETUGT || CCCode == ISD::SETULT))) {
2657     // low part is known false, returns high part.
2658     // For LE / GE, if high part is known false, ignore the low part.
2659     // For LT / GT, if high part is known true, ignore the low part.
2660     NewLHS = Tmp2;
2661     NewRHS = SDValue();
2662     return;
2663   }
2664
2665   NewLHS = TLI.SimplifySetCC(getSetCCResultType(LHSHi.getValueType()),
2666                              LHSHi, RHSHi, ISD::SETEQ, false,
2667                              DagCombineInfo, dl);
2668   if (!NewLHS.getNode())
2669     NewLHS = DAG.getSetCC(dl, getSetCCResultType(LHSHi.getValueType()),
2670                           LHSHi, RHSHi, ISD::SETEQ);
2671   NewLHS = DAG.getSelect(dl, Tmp1.getValueType(),
2672                          NewLHS, Tmp1, Tmp2);
2673   NewRHS = SDValue();
2674 }
2675
2676 SDValue DAGTypeLegalizer::ExpandIntOp_BR_CC(SDNode *N) {
2677   SDValue NewLHS = N->getOperand(2), NewRHS = N->getOperand(3);
2678   ISD::CondCode CCCode = cast<CondCodeSDNode>(N->getOperand(1))->get();
2679   IntegerExpandSetCCOperands(NewLHS, NewRHS, CCCode, SDLoc(N));
2680
2681   // If ExpandSetCCOperands returned a scalar, we need to compare the result
2682   // against zero to select between true and false values.
2683   if (!NewRHS.getNode()) {
2684     NewRHS = DAG.getConstant(0, NewLHS.getValueType());
2685     CCCode = ISD::SETNE;
2686   }
2687
2688   // Update N to have the operands specified.
2689   return SDValue(DAG.UpdateNodeOperands(N, N->getOperand(0),
2690                                 DAG.getCondCode(CCCode), NewLHS, NewRHS,
2691                                 N->getOperand(4)), 0);
2692 }
2693
2694 SDValue DAGTypeLegalizer::ExpandIntOp_SELECT_CC(SDNode *N) {
2695   SDValue NewLHS = N->getOperand(0), NewRHS = N->getOperand(1);
2696   ISD::CondCode CCCode = cast<CondCodeSDNode>(N->getOperand(4))->get();
2697   IntegerExpandSetCCOperands(NewLHS, NewRHS, CCCode, SDLoc(N));
2698
2699   // If ExpandSetCCOperands returned a scalar, we need to compare the result
2700   // against zero to select between true and false values.
2701   if (!NewRHS.getNode()) {
2702     NewRHS = DAG.getConstant(0, NewLHS.getValueType());
2703     CCCode = ISD::SETNE;
2704   }
2705
2706   // Update N to have the operands specified.
2707   return SDValue(DAG.UpdateNodeOperands(N, NewLHS, NewRHS,
2708                                 N->getOperand(2), N->getOperand(3),
2709                                 DAG.getCondCode(CCCode)), 0);
2710 }
2711
2712 SDValue DAGTypeLegalizer::ExpandIntOp_SETCC(SDNode *N) {
2713   SDValue NewLHS = N->getOperand(0), NewRHS = N->getOperand(1);
2714   ISD::CondCode CCCode = cast<CondCodeSDNode>(N->getOperand(2))->get();
2715   IntegerExpandSetCCOperands(NewLHS, NewRHS, CCCode, SDLoc(N));
2716
2717   // If ExpandSetCCOperands returned a scalar, use it.
2718   if (!NewRHS.getNode()) {
2719     assert(NewLHS.getValueType() == N->getValueType(0) &&
2720            "Unexpected setcc expansion!");
2721     return NewLHS;
2722   }
2723
2724   // Otherwise, update N to have the operands specified.
2725   return SDValue(DAG.UpdateNodeOperands(N, NewLHS, NewRHS,
2726                                 DAG.getCondCode(CCCode)), 0);
2727 }
2728
2729 SDValue DAGTypeLegalizer::ExpandIntOp_Shift(SDNode *N) {
2730   // The value being shifted is legal, but the shift amount is too big.
2731   // It follows that either the result of the shift is undefined, or the
2732   // upper half of the shift amount is zero.  Just use the lower half.
2733   SDValue Lo, Hi;
2734   GetExpandedInteger(N->getOperand(1), Lo, Hi);
2735   return SDValue(DAG.UpdateNodeOperands(N, N->getOperand(0), Lo), 0);
2736 }
2737
2738 SDValue DAGTypeLegalizer::ExpandIntOp_RETURNADDR(SDNode *N) {
2739   // The argument of RETURNADDR / FRAMEADDR builtin is 32 bit contant.  This
2740   // surely makes pretty nice problems on 8/16 bit targets. Just truncate this
2741   // constant to valid type.
2742   SDValue Lo, Hi;
2743   GetExpandedInteger(N->getOperand(0), Lo, Hi);
2744   return SDValue(DAG.UpdateNodeOperands(N, Lo), 0);
2745 }
2746
2747 SDValue DAGTypeLegalizer::ExpandIntOp_SINT_TO_FP(SDNode *N) {
2748   SDValue Op = N->getOperand(0);
2749   EVT DstVT = N->getValueType(0);
2750   RTLIB::Libcall LC = RTLIB::getSINTTOFP(Op.getValueType(), DstVT);
2751   assert(LC != RTLIB::UNKNOWN_LIBCALL &&
2752          "Don't know how to expand this SINT_TO_FP!");
2753   return TLI.makeLibCall(DAG, LC, DstVT, &Op, 1, true, SDLoc(N)).first;
2754 }
2755
2756 SDValue DAGTypeLegalizer::ExpandIntOp_STORE(StoreSDNode *N, unsigned OpNo) {
2757   if (ISD::isNormalStore(N))
2758     return ExpandOp_NormalStore(N, OpNo);
2759
2760   assert(ISD::isUNINDEXEDStore(N) && "Indexed store during type legalization!");
2761   assert(OpNo == 1 && "Can only expand the stored value so far");
2762
2763   EVT VT = N->getOperand(1).getValueType();
2764   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), VT);
2765   SDValue Ch  = N->getChain();
2766   SDValue Ptr = N->getBasePtr();
2767   unsigned Alignment = N->getAlignment();
2768   bool isVolatile = N->isVolatile();
2769   bool isNonTemporal = N->isNonTemporal();
2770   AAMDNodes AAInfo = N->getAAInfo();
2771   SDLoc dl(N);
2772   SDValue Lo, Hi;
2773
2774   assert(NVT.isByteSized() && "Expanded type not byte sized!");
2775
2776   if (N->getMemoryVT().bitsLE(NVT)) {
2777     GetExpandedInteger(N->getValue(), Lo, Hi);
2778     return DAG.getTruncStore(Ch, dl, Lo, Ptr, N->getPointerInfo(),
2779                              N->getMemoryVT(), isVolatile, isNonTemporal,
2780                              Alignment, AAInfo);
2781   }
2782
2783   if (TLI.isLittleEndian()) {
2784     // Little-endian - low bits are at low addresses.
2785     GetExpandedInteger(N->getValue(), Lo, Hi);
2786
2787     Lo = DAG.getStore(Ch, dl, Lo, Ptr, N->getPointerInfo(),
2788                       isVolatile, isNonTemporal, Alignment, AAInfo);
2789
2790     unsigned ExcessBits =
2791       N->getMemoryVT().getSizeInBits() - NVT.getSizeInBits();
2792     EVT NEVT = EVT::getIntegerVT(*DAG.getContext(), ExcessBits);
2793
2794     // Increment the pointer to the other half.
2795     unsigned IncrementSize = NVT.getSizeInBits()/8;
2796     Ptr = DAG.getNode(ISD::ADD, dl, Ptr.getValueType(), Ptr,
2797                       DAG.getConstant(IncrementSize, Ptr.getValueType()));
2798     Hi = DAG.getTruncStore(Ch, dl, Hi, Ptr,
2799                            N->getPointerInfo().getWithOffset(IncrementSize),
2800                            NEVT, isVolatile, isNonTemporal,
2801                            MinAlign(Alignment, IncrementSize), AAInfo);
2802     return DAG.getNode(ISD::TokenFactor, dl, MVT::Other, Lo, Hi);
2803   }
2804
2805   // Big-endian - high bits are at low addresses.  Favor aligned stores at
2806   // the cost of some bit-fiddling.
2807   GetExpandedInteger(N->getValue(), Lo, Hi);
2808
2809   EVT ExtVT = N->getMemoryVT();
2810   unsigned EBytes = ExtVT.getStoreSize();
2811   unsigned IncrementSize = NVT.getSizeInBits()/8;
2812   unsigned ExcessBits = (EBytes - IncrementSize)*8;
2813   EVT HiVT = EVT::getIntegerVT(*DAG.getContext(),
2814                                ExtVT.getSizeInBits() - ExcessBits);
2815
2816   if (ExcessBits < NVT.getSizeInBits()) {
2817     // Transfer high bits from the top of Lo to the bottom of Hi.
2818     Hi = DAG.getNode(ISD::SHL, dl, NVT, Hi,
2819                      DAG.getConstant(NVT.getSizeInBits() - ExcessBits,
2820                                      TLI.getPointerTy()));
2821     Hi = DAG.getNode(ISD::OR, dl, NVT, Hi,
2822                      DAG.getNode(ISD::SRL, dl, NVT, Lo,
2823                                  DAG.getConstant(ExcessBits,
2824                                                  TLI.getPointerTy())));
2825   }
2826
2827   // Store both the high bits and maybe some of the low bits.
2828   Hi = DAG.getTruncStore(Ch, dl, Hi, Ptr, N->getPointerInfo(),
2829                          HiVT, isVolatile, isNonTemporal, Alignment, AAInfo);
2830
2831   // Increment the pointer to the other half.
2832   Ptr = DAG.getNode(ISD::ADD, dl, Ptr.getValueType(), Ptr,
2833                     DAG.getConstant(IncrementSize, Ptr.getValueType()));
2834   // Store the lowest ExcessBits bits in the second half.
2835   Lo = DAG.getTruncStore(Ch, dl, Lo, Ptr,
2836                          N->getPointerInfo().getWithOffset(IncrementSize),
2837                          EVT::getIntegerVT(*DAG.getContext(), ExcessBits),
2838                          isVolatile, isNonTemporal,
2839                          MinAlign(Alignment, IncrementSize), AAInfo);
2840   return DAG.getNode(ISD::TokenFactor, dl, MVT::Other, Lo, Hi);
2841 }
2842
2843 SDValue DAGTypeLegalizer::ExpandIntOp_TRUNCATE(SDNode *N) {
2844   SDValue InL, InH;
2845   GetExpandedInteger(N->getOperand(0), InL, InH);
2846   // Just truncate the low part of the source.
2847   return DAG.getNode(ISD::TRUNCATE, SDLoc(N), N->getValueType(0), InL);
2848 }
2849
2850 SDValue DAGTypeLegalizer::ExpandIntOp_UINT_TO_FP(SDNode *N) {
2851   SDValue Op = N->getOperand(0);
2852   EVT SrcVT = Op.getValueType();
2853   EVT DstVT = N->getValueType(0);
2854   SDLoc dl(N);
2855
2856   // The following optimization is valid only if every value in SrcVT (when
2857   // treated as signed) is representable in DstVT.  Check that the mantissa
2858   // size of DstVT is >= than the number of bits in SrcVT -1.
2859   const fltSemantics &sem = DAG.EVTToAPFloatSemantics(DstVT);
2860   if (APFloat::semanticsPrecision(sem) >= SrcVT.getSizeInBits()-1 &&
2861       TLI.getOperationAction(ISD::SINT_TO_FP, SrcVT) == TargetLowering::Custom){
2862     // Do a signed conversion then adjust the result.
2863     SDValue SignedConv = DAG.getNode(ISD::SINT_TO_FP, dl, DstVT, Op);
2864     SignedConv = TLI.LowerOperation(SignedConv, DAG);
2865
2866     // The result of the signed conversion needs adjusting if the 'sign bit' of
2867     // the incoming integer was set.  To handle this, we dynamically test to see
2868     // if it is set, and, if so, add a fudge factor.
2869
2870     const uint64_t F32TwoE32  = 0x4F800000ULL;
2871     const uint64_t F32TwoE64  = 0x5F800000ULL;
2872     const uint64_t F32TwoE128 = 0x7F800000ULL;
2873
2874     APInt FF(32, 0);
2875     if (SrcVT == MVT::i32)
2876       FF = APInt(32, F32TwoE32);
2877     else if (SrcVT == MVT::i64)
2878       FF = APInt(32, F32TwoE64);
2879     else if (SrcVT == MVT::i128)
2880       FF = APInt(32, F32TwoE128);
2881     else
2882       llvm_unreachable("Unsupported UINT_TO_FP!");
2883
2884     // Check whether the sign bit is set.
2885     SDValue Lo, Hi;
2886     GetExpandedInteger(Op, Lo, Hi);
2887     SDValue SignSet = DAG.getSetCC(dl,
2888                                    getSetCCResultType(Hi.getValueType()),
2889                                    Hi, DAG.getConstant(0, Hi.getValueType()),
2890                                    ISD::SETLT);
2891
2892     // Build a 64 bit pair (0, FF) in the constant pool, with FF in the lo bits.
2893     SDValue FudgePtr = DAG.getConstantPool(
2894                                ConstantInt::get(*DAG.getContext(), FF.zext(64)),
2895                                            TLI.getPointerTy());
2896
2897     // Get a pointer to FF if the sign bit was set, or to 0 otherwise.
2898     SDValue Zero = DAG.getIntPtrConstant(0);
2899     SDValue Four = DAG.getIntPtrConstant(4);
2900     if (TLI.isBigEndian()) std::swap(Zero, Four);
2901     SDValue Offset = DAG.getSelect(dl, Zero.getValueType(), SignSet,
2902                                    Zero, Four);
2903     unsigned Alignment = cast<ConstantPoolSDNode>(FudgePtr)->getAlignment();
2904     FudgePtr = DAG.getNode(ISD::ADD, dl, FudgePtr.getValueType(),
2905                            FudgePtr, Offset);
2906     Alignment = std::min(Alignment, 4u);
2907
2908     // Load the value out, extending it from f32 to the destination float type.
2909     // FIXME: Avoid the extend by constructing the right constant pool?
2910     SDValue Fudge = DAG.getExtLoad(ISD::EXTLOAD, dl, DstVT, DAG.getEntryNode(),
2911                                    FudgePtr,
2912                                    MachinePointerInfo::getConstantPool(),
2913                                    MVT::f32,
2914                                    false, false, false, Alignment);
2915     return DAG.getNode(ISD::FADD, dl, DstVT, SignedConv, Fudge);
2916   }
2917
2918   // Otherwise, use a libcall.
2919   RTLIB::Libcall LC = RTLIB::getUINTTOFP(SrcVT, DstVT);
2920   assert(LC != RTLIB::UNKNOWN_LIBCALL &&
2921          "Don't know how to expand this UINT_TO_FP!");
2922   return TLI.makeLibCall(DAG, LC, DstVT, &Op, 1, true, dl).first;
2923 }
2924
2925 SDValue DAGTypeLegalizer::ExpandIntOp_ATOMIC_STORE(SDNode *N) {
2926   SDLoc dl(N);
2927   SDValue Swap = DAG.getAtomic(ISD::ATOMIC_SWAP, dl,
2928                                cast<AtomicSDNode>(N)->getMemoryVT(),
2929                                N->getOperand(0),
2930                                N->getOperand(1), N->getOperand(2),
2931                                cast<AtomicSDNode>(N)->getMemOperand(),
2932                                cast<AtomicSDNode>(N)->getOrdering(),
2933                                cast<AtomicSDNode>(N)->getSynchScope());
2934   return Swap.getValue(1);
2935 }
2936
2937
2938 SDValue DAGTypeLegalizer::PromoteIntRes_EXTRACT_SUBVECTOR(SDNode *N) {
2939   SDValue InOp0 = N->getOperand(0);
2940   EVT InVT = InOp0.getValueType();
2941
2942   EVT OutVT = N->getValueType(0);
2943   EVT NOutVT = TLI.getTypeToTransformTo(*DAG.getContext(), OutVT);
2944   assert(NOutVT.isVector() && "This type must be promoted to a vector type");
2945   unsigned OutNumElems = OutVT.getVectorNumElements();
2946   EVT NOutVTElem = NOutVT.getVectorElementType();
2947
2948   SDLoc dl(N);
2949   SDValue BaseIdx = N->getOperand(1);
2950
2951   SmallVector<SDValue, 8> Ops;
2952   Ops.reserve(OutNumElems);
2953   for (unsigned i = 0; i != OutNumElems; ++i) {
2954
2955     // Extract the element from the original vector.
2956     SDValue Index = DAG.getNode(ISD::ADD, dl, BaseIdx.getValueType(),
2957       BaseIdx, DAG.getConstant(i, BaseIdx.getValueType()));
2958     SDValue Ext = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl,
2959       InVT.getVectorElementType(), N->getOperand(0), Index);
2960
2961     SDValue Op = DAG.getNode(ISD::ANY_EXTEND, dl, NOutVTElem, Ext);
2962     // Insert the converted element to the new vector.
2963     Ops.push_back(Op);
2964   }
2965
2966   return DAG.getNode(ISD::BUILD_VECTOR, dl, NOutVT, Ops);
2967 }
2968
2969
2970 SDValue DAGTypeLegalizer::PromoteIntRes_VECTOR_SHUFFLE(SDNode *N) {
2971   ShuffleVectorSDNode *SV = cast<ShuffleVectorSDNode>(N);
2972   EVT VT = N->getValueType(0);
2973   SDLoc dl(N);
2974
2975   ArrayRef<int> NewMask = SV->getMask().slice(0, VT.getVectorNumElements());
2976
2977   SDValue V0 = GetPromotedInteger(N->getOperand(0));
2978   SDValue V1 = GetPromotedInteger(N->getOperand(1));
2979   EVT OutVT = V0.getValueType();
2980
2981   return DAG.getVectorShuffle(OutVT, dl, V0, V1, NewMask);
2982 }
2983
2984
2985 SDValue DAGTypeLegalizer::PromoteIntRes_BUILD_VECTOR(SDNode *N) {
2986   EVT OutVT = N->getValueType(0);
2987   EVT NOutVT = TLI.getTypeToTransformTo(*DAG.getContext(), OutVT);
2988   assert(NOutVT.isVector() && "This type must be promoted to a vector type");
2989   unsigned NumElems = N->getNumOperands();
2990   EVT NOutVTElem = NOutVT.getVectorElementType();
2991
2992   SDLoc dl(N);
2993
2994   SmallVector<SDValue, 8> Ops;
2995   Ops.reserve(NumElems);
2996   for (unsigned i = 0; i != NumElems; ++i) {
2997     SDValue Op;
2998     // BUILD_VECTOR integer operand types are allowed to be larger than the
2999     // result's element type. This may still be true after the promotion. For
3000     // example, we might be promoting (<v?i1> = BV <i32>, <i32>, ...) to
3001     // (v?i16 = BV <i32>, <i32>, ...), and we can't any_extend <i32> to <i16>.
3002     if (N->getOperand(i).getValueType().bitsLT(NOutVTElem))
3003       Op = DAG.getNode(ISD::ANY_EXTEND, dl, NOutVTElem, N->getOperand(i));
3004     else
3005       Op = N->getOperand(i);
3006     Ops.push_back(Op);
3007   }
3008
3009   return DAG.getNode(ISD::BUILD_VECTOR, dl, NOutVT, Ops);
3010 }
3011
3012 SDValue DAGTypeLegalizer::PromoteIntRes_SCALAR_TO_VECTOR(SDNode *N) {
3013
3014   SDLoc dl(N);
3015
3016   assert(!N->getOperand(0).getValueType().isVector() &&
3017          "Input must be a scalar");
3018
3019   EVT OutVT = N->getValueType(0);
3020   EVT NOutVT = TLI.getTypeToTransformTo(*DAG.getContext(), OutVT);
3021   assert(NOutVT.isVector() && "This type must be promoted to a vector type");
3022   EVT NOutVTElem = NOutVT.getVectorElementType();
3023
3024   SDValue Op = DAG.getNode(ISD::ANY_EXTEND, dl, NOutVTElem, N->getOperand(0));
3025
3026   return DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, NOutVT, Op);
3027 }
3028
3029 SDValue DAGTypeLegalizer::PromoteIntRes_CONCAT_VECTORS(SDNode *N) {
3030   SDLoc dl(N);
3031
3032   EVT OutVT = N->getValueType(0);
3033   EVT NOutVT = TLI.getTypeToTransformTo(*DAG.getContext(), OutVT);
3034   assert(NOutVT.isVector() && "This type must be promoted to a vector type");
3035
3036   EVT InElemTy = OutVT.getVectorElementType();
3037   EVT OutElemTy = NOutVT.getVectorElementType();
3038
3039   unsigned NumElem = N->getOperand(0).getValueType().getVectorNumElements();
3040   unsigned NumOutElem = NOutVT.getVectorNumElements();
3041   unsigned NumOperands = N->getNumOperands();
3042   assert(NumElem * NumOperands == NumOutElem &&
3043          "Unexpected number of elements");
3044
3045   // Take the elements from the first vector.
3046   SmallVector<SDValue, 8> Ops(NumOutElem);
3047   for (unsigned i = 0; i < NumOperands; ++i) {
3048     SDValue Op = N->getOperand(i);
3049     for (unsigned j = 0; j < NumElem; ++j) {
3050       SDValue Ext = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl,
3051                                 InElemTy, Op, DAG.getConstant(j,
3052                                               TLI.getVectorIdxTy()));
3053       Ops[i * NumElem + j] = DAG.getNode(ISD::ANY_EXTEND, dl, OutElemTy, Ext);
3054     }
3055   }
3056
3057   return DAG.getNode(ISD::BUILD_VECTOR, dl, NOutVT, Ops);
3058 }
3059
3060 SDValue DAGTypeLegalizer::PromoteIntRes_INSERT_VECTOR_ELT(SDNode *N) {
3061   EVT OutVT = N->getValueType(0);
3062   EVT NOutVT = TLI.getTypeToTransformTo(*DAG.getContext(), OutVT);
3063   assert(NOutVT.isVector() && "This type must be promoted to a vector type");
3064
3065   EVT NOutVTElem = NOutVT.getVectorElementType();
3066
3067   SDLoc dl(N);
3068   SDValue V0 = GetPromotedInteger(N->getOperand(0));
3069
3070   SDValue ConvElem = DAG.getNode(ISD::ANY_EXTEND, dl,
3071     NOutVTElem, N->getOperand(1));
3072   return DAG.getNode(ISD::INSERT_VECTOR_ELT, dl, NOutVT,
3073     V0, ConvElem, N->getOperand(2));
3074 }
3075
3076 SDValue DAGTypeLegalizer::PromoteIntOp_EXTRACT_VECTOR_ELT(SDNode *N) {
3077   SDLoc dl(N);
3078   SDValue V0 = GetPromotedInteger(N->getOperand(0));
3079   SDValue V1 = DAG.getZExtOrTrunc(N->getOperand(1), dl, TLI.getVectorIdxTy());
3080   SDValue Ext = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl,
3081     V0->getValueType(0).getScalarType(), V0, V1);
3082
3083   // EXTRACT_VECTOR_ELT can return types which are wider than the incoming
3084   // element types. If this is the case then we need to expand the outgoing
3085   // value and not truncate it.
3086   return DAG.getAnyExtOrTrunc(Ext, dl, N->getValueType(0));
3087 }
3088
3089 SDValue DAGTypeLegalizer::PromoteIntOp_CONCAT_VECTORS(SDNode *N) {
3090   SDLoc dl(N);
3091   unsigned NumElems = N->getNumOperands();
3092
3093   EVT RetSclrTy = N->getValueType(0).getVectorElementType();
3094
3095   SmallVector<SDValue, 8> NewOps;
3096   NewOps.reserve(NumElems);
3097
3098   // For each incoming vector
3099   for (unsigned VecIdx = 0; VecIdx != NumElems; ++VecIdx) {
3100     SDValue Incoming = GetPromotedInteger(N->getOperand(VecIdx));
3101     EVT SclrTy = Incoming->getValueType(0).getVectorElementType();
3102     unsigned NumElem = Incoming->getValueType(0).getVectorNumElements();
3103
3104     for (unsigned i=0; i<NumElem; ++i) {
3105       // Extract element from incoming vector
3106       SDValue Ex = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, SclrTy,
3107       Incoming, DAG.getConstant(i, TLI.getVectorIdxTy()));
3108       SDValue Tr = DAG.getNode(ISD::TRUNCATE, dl, RetSclrTy, Ex);
3109       NewOps.push_back(Tr);
3110     }
3111   }
3112
3113   return DAG.getNode(ISD::BUILD_VECTOR, dl,  N->getValueType(0), NewOps);
3114 }