lib/CodeGen/SelectionDAG/FunctionLoweringInfo.cpp

   1 //===-- FunctionLoweringInfo.cpp ------------------------------------------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This implements routines for translating functions from LLVM IR into
  11 // Machine IR.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #include "llvm/CodeGen/FunctionLoweringInfo.h"
  16 #include "llvm/ADT/PostOrderIterator.h"
  17 #include "llvm/CodeGen/Analysis.h"
  18 #include "llvm/CodeGen/MachineFrameInfo.h"
  19 #include "llvm/CodeGen/MachineFunction.h"
  20 #include "llvm/CodeGen/MachineInstrBuilder.h"
  21 #include "llvm/CodeGen/MachineModuleInfo.h"
  22 #include "llvm/CodeGen/MachineRegisterInfo.h"
  23 #include "llvm/CodeGen/WinEHFuncInfo.h"
  24 #include "llvm/IR/DataLayout.h"
  25 #include "llvm/IR/DebugInfo.h"
  26 #include "llvm/IR/DerivedTypes.h"
  27 #include "llvm/IR/Function.h"
  28 #include "llvm/IR/Instructions.h"
  29 #include "llvm/IR/IntrinsicInst.h"
  30 #include "llvm/IR/LLVMContext.h"
  31 #include "llvm/IR/Module.h"
  32 #include "llvm/Support/Debug.h"
  33 #include "llvm/Support/ErrorHandling.h"
  34 #include "llvm/Support/MathExtras.h"
  35 #include "llvm/Support/raw_ostream.h"
  36 #include "llvm/Target/TargetFrameLowering.h"
  37 #include "llvm/Target/TargetInstrInfo.h"
  38 #include "llvm/Target/TargetLowering.h"
  39 #include "llvm/Target/TargetOptions.h"
  40 #include "llvm/Target/TargetRegisterInfo.h"
  41 #include "llvm/Target/TargetSubtargetInfo.h"
  42 #include <algorithm>
  43 using namespace llvm;
  44
  45 #define DEBUG_TYPE "function-lowering-info"
  46
  47 /// isUsedOutsideOfDefiningBlock - Return true if this instruction is used by
  48 /// PHI nodes or outside of the basic block that defines it, or used by a
  49 /// switch or atomic instruction, which may expand to multiple basic blocks.
  50 static bool isUsedOutsideOfDefiningBlock(const Instruction *I) {
  51   if (I->use_empty()) return false;
  52   if (isa<PHINode>(I)) return true;
  53   const BasicBlock *BB = I->getParent();
  54   for (const User *U : I->users())
  55     if (cast<Instruction>(U)->getParent() != BB || isa<PHINode>(U))
  56       return true;
  57
  58   return false;
  59 }
  60
  61 static ISD::NodeType getPreferredExtendForValue(const Value *V) {
  62   // For the users of the source value being used for compare instruction, if
  63   // the number of signed predicate is greater than unsigned predicate, we
  64   // prefer to use SIGN_EXTEND.
  65   //
  66   // With this optimization, we would be able to reduce some redundant sign or
  67   // zero extension instruction, and eventually more machine CSE opportunities
  68   // can be exposed.
  69   ISD::NodeType ExtendKind = ISD::ANY_EXTEND;
  70   unsigned NumOfSigned = 0, NumOfUnsigned = 0;
  71   for (const User *U : V->users()) {
  72     if (const auto *CI = dyn_cast<CmpInst>(U)) {
  73       NumOfSigned += CI->isSigned();
  74       NumOfUnsigned += CI->isUnsigned();
  75     }
  76   }
  77   if (NumOfSigned > NumOfUnsigned)
  78     ExtendKind = ISD::SIGN_EXTEND;
  79
  80   return ExtendKind;
  81 }
  82
  83 void FunctionLoweringInfo::set(const Function &fn, MachineFunction &mf,
  84                                SelectionDAG *DAG) {
  85   Fn = &fn;
  86   MF = &mf;
  87   TLI = MF->getSubtarget().getTargetLowering();
  88   RegInfo = &MF->getRegInfo();
  89   MachineModuleInfo &MMI = MF->getMMI();
  90
  91   // Check whether the function can return without sret-demotion.
  92   SmallVector<ISD::OutputArg, 4> Outs;
  93   GetReturnInfo(Fn->getReturnType(), Fn->getAttributes(), Outs, *TLI,
  94                 mf.getDataLayout());
  95   CanLowerReturn = TLI->CanLowerReturn(Fn->getCallingConv(), *MF,
  96                                        Fn->isVarArg(), Outs, Fn->getContext());
  97
  98   // Initialize the mapping of values to registers.  This is only set up for
  99   // instruction values that are used outside of the block that defines
 100   // them.
 101   Function::const_iterator BB = Fn->begin(), EB = Fn->end();
 102   for (; BB != EB; ++BB)
 103     for (BasicBlock::const_iterator I = BB->begin(), E = BB->end();
 104          I != E; ++I) {
 105       if (const AllocaInst *AI = dyn_cast<AllocaInst>(I)) {
 106         // Static allocas can be folded into the initial stack frame adjustment.
 107         if (AI->isStaticAlloca()) {
 108           const ConstantInt *CUI = cast<ConstantInt>(AI->getArraySize());
 109           Type *Ty = AI->getAllocatedType();
 110           uint64_t TySize = MF->getDataLayout().getTypeAllocSize(Ty);
 111           unsigned Align =
 112               std::max((unsigned)MF->getDataLayout().getPrefTypeAlignment(Ty),
 113                        AI->getAlignment());
 114
 115           TySize *= CUI->getZExtValue();   // Get total allocated size.
 116           if (TySize == 0) TySize = 1; // Don't create zero-sized stack objects.
 117
 118           StaticAllocaMap[AI] =
 119             MF->getFrameInfo()->CreateStackObject(TySize, Align, false, AI);
 120
 121         } else {
 122           unsigned Align =
 123               std::max((unsigned)MF->getDataLayout().getPrefTypeAlignment(
 124                            AI->getAllocatedType()),
 125                        AI->getAlignment());
 126           unsigned StackAlign =
 127               MF->getSubtarget().getFrameLowering()->getStackAlignment();
 128           if (Align <= StackAlign)
 129             Align = 0;
 130           // Inform the Frame Information that we have variable-sized objects.
 131           MF->getFrameInfo()->CreateVariableSizedObject(Align ? Align : 1, AI);
 132         }
 133       }
 134
 135       // Look for inline asm that clobbers the SP register.
 136       if (isa<CallInst>(I) || isa<InvokeInst>(I)) {
 137         ImmutableCallSite CS(&*I);
 138         if (isa<InlineAsm>(CS.getCalledValue())) {
 139           unsigned SP = TLI->getStackPointerRegisterToSaveRestore();
 140           const TargetRegisterInfo *TRI = MF->getSubtarget().getRegisterInfo();
 141           std::vector<TargetLowering::AsmOperandInfo> Ops =
 142               TLI->ParseConstraints(Fn->getParent()->getDataLayout(), TRI, CS);
 143           for (size_t I = 0, E = Ops.size(); I != E; ++I) {
 144             TargetLowering::AsmOperandInfo &Op = Ops[I];
 145             if (Op.Type == InlineAsm::isClobber) {
 146               // Clobbers don't have SDValue operands, hence SDValue().
 147               TLI->ComputeConstraintToUse(Op, SDValue(), DAG);
 148               std::pair<unsigned, const TargetRegisterClass *> PhysReg =
 149                   TLI->getRegForInlineAsmConstraint(TRI, Op.ConstraintCode,
 150                                                     Op.ConstraintVT);
 151               if (PhysReg.first == SP)
 152                 MF->getFrameInfo()->setHasOpaqueSPAdjustment(true);
 153             }
 154           }
 155         }
 156       }
 157
 158       // Look for calls to the @llvm.va_start intrinsic. We can omit some
 159       // prologue boilerplate for variadic functions that don't examine their
 160       // arguments.
 161       if (const auto *II = dyn_cast<IntrinsicInst>(I)) {
 162         if (II->getIntrinsicID() == Intrinsic::vastart)
 163           MF->getFrameInfo()->setHasVAStart(true);
 164       }
 165
 166       // If we have a musttail call in a variadic funciton, we need to ensure we
 167       // forward implicit register parameters.
 168       if (const auto *CI = dyn_cast<CallInst>(I)) {
 169         if (CI->isMustTailCall() && Fn->isVarArg())
 170           MF->getFrameInfo()->setHasMustTailInVarArgFunc(true);
 171       }
 172
 173       // Mark values used outside their block as exported, by allocating
 174       // a virtual register for them.
 175       if (isUsedOutsideOfDefiningBlock(&*I))
 176         if (!isa<AllocaInst>(I) || !StaticAllocaMap.count(cast<AllocaInst>(I)))
 177           InitializeRegForValue(&*I);
 178
 179       // Collect llvm.dbg.declare information. This is done now instead of
 180       // during the initial isel pass through the IR so that it is done
 181       // in a predictable order.
 182       if (const DbgDeclareInst *DI = dyn_cast<DbgDeclareInst>(I)) {
 183         assert(DI->getVariable() && "Missing variable");
 184         assert(DI->getDebugLoc() && "Missing location");
 185         if (MMI.hasDebugInfo()) {
 186           // Don't handle byval struct arguments or VLAs, for example.
 187           // Non-byval arguments are handled here (they refer to the stack
 188           // temporary alloca at this point).
 189           const Value *Address = DI->getAddress();
 190           if (Address) {
 191             if (const BitCastInst *BCI = dyn_cast<BitCastInst>(Address))
 192               Address = BCI->getOperand(0);
 193             if (const AllocaInst *AI = dyn_cast<AllocaInst>(Address)) {
 194               DenseMap<const AllocaInst *, int>::iterator SI =
 195                 StaticAllocaMap.find(AI);
 196               if (SI != StaticAllocaMap.end()) { // Check for VLAs.
 197                 int FI = SI->second;
 198                 MMI.setVariableDbgInfo(DI->getVariable(), DI->getExpression(),
 199                                        FI, DI->getDebugLoc());
 200               }
 201             }
 202           }
 203         }
 204       }
 205
 206       // Decide the preferred extend type for a value.
 207       PreferredExtendType[&*I] = getPreferredExtendForValue(&*I);
 208     }
 209
 210   // Create an initial MachineBasicBlock for each LLVM BasicBlock in F.  This
 211   // also creates the initial PHI MachineInstrs, though none of the input
 212   // operands are populated.
 213   for (BB = Fn->begin(); BB != EB; ++BB) {
 214     // Don't create MachineBasicBlocks for imaginary EH pad blocks. These blocks
 215     // are really data, and no instructions can live here.
 216     if (BB->isEHPad()) {
 217       const Instruction *I = BB->getFirstNonPHI();
 218       // FIXME: Don't mark SEH functions without __finally blocks as having
 219       // funclets.
 220       if (!isa<LandingPadInst>(I))
 221         MMI.setHasEHFunclets(true);
 222       if (isa<CatchEndPadInst>(I) || isa<CleanupEndPadInst>(I)) {
 223         assert(&*BB->begin() == I &&
 224                "WinEHPrepare failed to remove PHIs from imaginary BBs");
 225         continue;
 226       }
 227       if (isa<CatchPadInst>(I) || isa<CleanupPadInst>(I))
 228         assert(&*BB->begin() == I && "WinEHPrepare failed to demote PHIs");
 229     }
 230
 231     MachineBasicBlock *MBB = mf.CreateMachineBasicBlock(&*BB);
 232     MBBMap[&*BB] = MBB;
 233     MF->push_back(MBB);
 234
 235     // Transfer the address-taken flag. This is necessary because there could
 236     // be multiple MachineBasicBlocks corresponding to one BasicBlock, and only
 237     // the first one should be marked.
 238     if (BB->hasAddressTaken())
 239       MBB->setHasAddressTaken();
 240
 241     // Create Machine PHI nodes for LLVM PHI nodes, lowering them as
 242     // appropriate.
 243     for (BasicBlock::const_iterator I = BB->begin();
 244          const PHINode *PN = dyn_cast<PHINode>(I); ++I) {
 245       if (PN->use_empty()) continue;
 246
 247       // Skip empty types
 248       if (PN->getType()->isEmptyTy())
 249         continue;
 250
 251       DebugLoc DL = PN->getDebugLoc();
 252       unsigned PHIReg = ValueMap[PN];
 253       assert(PHIReg && "PHI node does not have an assigned virtual register!");
 254
 255       SmallVector<EVT, 4> ValueVTs;
 256       ComputeValueVTs(*TLI, MF->getDataLayout(), PN->getType(), ValueVTs);
 257       for (unsigned vti = 0, vte = ValueVTs.size(); vti != vte; ++vti) {
 258         EVT VT = ValueVTs[vti];
 259         unsigned NumRegisters = TLI->getNumRegisters(Fn->getContext(), VT);
 260         const TargetInstrInfo *TII = MF->getSubtarget().getInstrInfo();
 261         for (unsigned i = 0; i != NumRegisters; ++i)
 262           BuildMI(MBB, DL, TII->get(TargetOpcode::PHI), PHIReg + i);
 263         PHIReg += NumRegisters;
 264       }
 265     }
 266   }
 267
 268   // Mark landing pad blocks.
 269   SmallVector<const LandingPadInst *, 4> LPads;
 270   for (BB = Fn->begin(); BB != EB; ++BB) {
 271     const Instruction *FNP = BB->getFirstNonPHI();
 272     if (BB->isEHPad() && MBBMap.count(&*BB))
 273       MBBMap[&*BB]->setIsEHPad();
 274     if (const auto *LPI = dyn_cast<LandingPadInst>(FNP))
 275       LPads.push_back(LPI);
 276   }
 277
 278   // If this personality uses funclets, we need to do a bit more work.
 279   if (!Fn->hasPersonalityFn())
 280     return;
 281   EHPersonality Personality = classifyEHPersonality(Fn->getPersonalityFn());
 282   if (!isFuncletEHPersonality(Personality))
 283     return;
 284
 285   // Calculate state numbers if we haven't already.
 286   WinEHFuncInfo &EHInfo = MMI.getWinEHFuncInfo(&fn);
 287   if (Personality == EHPersonality::MSVC_CXX)
 288     calculateWinCXXEHStateNumbers(&fn, EHInfo);
 289   else if (isAsynchronousEHPersonality(Personality))
 290     calculateSEHStateNumbers(&fn, EHInfo);
 291   else if (Personality == EHPersonality::CoreCLR)
 292     calculateClrEHStateNumbers(&fn, EHInfo);
 293
 294   calculateCatchReturnSuccessorColors(&fn, EHInfo);
 295
 296   // Map all BB references in the WinEH data to MBBs.
 297   for (WinEHTryBlockMapEntry &TBME : EHInfo.TryBlockMap) {
 298     for (WinEHHandlerType &H : TBME.HandlerArray) {
 299       if (H.CatchObj.Alloca) {
 300         assert(StaticAllocaMap.count(H.CatchObj.Alloca));
 301         H.CatchObj.FrameIndex = StaticAllocaMap[H.CatchObj.Alloca];
 302       } else {
 303         H.CatchObj.FrameIndex = INT_MAX;
 304       }
 305       if (H.Handler)
 306         H.Handler = MBBMap[H.Handler.get<const BasicBlock *>()];
 307     }
 308   }
 309   for (CxxUnwindMapEntry &UME : EHInfo.CxxUnwindMap)
 310     if (UME.Cleanup)
 311       UME.Cleanup = MBBMap[UME.Cleanup.get<const BasicBlock *>()];
 312   for (SEHUnwindMapEntry &UME : EHInfo.SEHUnwindMap) {
 313     const BasicBlock *BB = UME.Handler.get<const BasicBlock *>();
 314     UME.Handler = MBBMap[BB];
 315   }
 316   for (ClrEHUnwindMapEntry &CME : EHInfo.ClrEHUnwindMap) {
 317     const BasicBlock *BB = CME.Handler.get<const BasicBlock *>();
 318     CME.Handler = MBBMap[BB];
 319   }
 320
 321   // If there's an explicit EH registration node on the stack, record its
 322   // frame index.
 323   if (EHInfo.EHRegNode && EHInfo.EHRegNode->getParent()->getParent() == Fn) {
 324     assert(StaticAllocaMap.count(EHInfo.EHRegNode));
 325     EHInfo.EHRegNodeFrameIndex = StaticAllocaMap[EHInfo.EHRegNode];
 326   }
 327
 328   // Copy the state numbers to LandingPadInfo for the current function, which
 329   // could be a handler or the parent. This should happen for 32-bit SEH and
 330   // C++ EH.
 331   if (Personality == EHPersonality::MSVC_CXX ||
 332       Personality == EHPersonality::MSVC_X86SEH) {
 333     for (const LandingPadInst *LP : LPads) {
 334       MachineBasicBlock *LPadMBB = MBBMap[LP->getParent()];
 335       MMI.addWinEHState(LPadMBB, EHInfo.EHPadStateMap[LP]);
 336     }
 337   }
 338 }
 339
 340 /// clear - Clear out all the function-specific state. This returns this
 341 /// FunctionLoweringInfo to an empty state, ready to be used for a
 342 /// different function.
 343 void FunctionLoweringInfo::clear() {
 344   MBBMap.clear();
 345   ValueMap.clear();
 346   StaticAllocaMap.clear();
 347   LiveOutRegInfo.clear();
 348   VisitedBBs.clear();
 349   ArgDbgValues.clear();
 350   ByValArgFrameIndexMap.clear();
 351   RegFixups.clear();
 352   StatepointStackSlots.clear();
 353   StatepointRelocatedValues.clear();
 354   PreferredExtendType.clear();
 355 }
 356
 357 /// CreateReg - Allocate a single virtual register for the given type.
 358 unsigned FunctionLoweringInfo::CreateReg(MVT VT) {
 359   return RegInfo->createVirtualRegister(
 360       MF->getSubtarget().getTargetLowering()->getRegClassFor(VT));
 361 }
 362
 363 /// CreateRegs - Allocate the appropriate number of virtual registers of
 364 /// the correctly promoted or expanded types.  Assign these registers
 365 /// consecutive vreg numbers and return the first assigned number.
 366 ///
 367 /// In the case that the given value has struct or array type, this function
 368 /// will assign registers for each member or element.
 369 ///
 370 unsigned FunctionLoweringInfo::CreateRegs(Type *Ty) {
 371   const TargetLowering *TLI = MF->getSubtarget().getTargetLowering();
 372
 373   SmallVector<EVT, 4> ValueVTs;
 374   ComputeValueVTs(*TLI, MF->getDataLayout(), Ty, ValueVTs);
 375
 376   unsigned FirstReg = 0;
 377   for (unsigned Value = 0, e = ValueVTs.size(); Value != e; ++Value) {
 378     EVT ValueVT = ValueVTs[Value];
 379     MVT RegisterVT = TLI->getRegisterType(Ty->getContext(), ValueVT);
 380
 381     unsigned NumRegs = TLI->getNumRegisters(Ty->getContext(), ValueVT);
 382     for (unsigned i = 0; i != NumRegs; ++i) {
 383       unsigned R = CreateReg(RegisterVT);
 384       if (!FirstReg) FirstReg = R;
 385     }
 386   }
 387   return FirstReg;
 388 }
 389
 390 /// GetLiveOutRegInfo - Gets LiveOutInfo for a register, returning NULL if the
 391 /// register is a PHI destination and the PHI's LiveOutInfo is not valid. If
 392 /// the register's LiveOutInfo is for a smaller bit width, it is extended to
 393 /// the larger bit width by zero extension. The bit width must be no smaller
 394 /// than the LiveOutInfo's existing bit width.
 395 const FunctionLoweringInfo::LiveOutInfo *
 396 FunctionLoweringInfo::GetLiveOutRegInfo(unsigned Reg, unsigned BitWidth) {
 397   if (!LiveOutRegInfo.inBounds(Reg))
 398     return nullptr;
 399
 400   LiveOutInfo *LOI = &LiveOutRegInfo[Reg];
 401   if (!LOI->IsValid)
 402     return nullptr;
 403
 404   if (BitWidth > LOI->KnownZero.getBitWidth()) {
 405     LOI->NumSignBits = 1;
 406     LOI->KnownZero = LOI->KnownZero.zextOrTrunc(BitWidth);
 407     LOI->KnownOne = LOI->KnownOne.zextOrTrunc(BitWidth);
 408   }
 409
 410   return LOI;
 411 }
 412
 413 /// ComputePHILiveOutRegInfo - Compute LiveOutInfo for a PHI's destination
 414 /// register based on the LiveOutInfo of its operands.
 415 void FunctionLoweringInfo::ComputePHILiveOutRegInfo(const PHINode *PN) {
 416   Type *Ty = PN->getType();
 417   if (!Ty->isIntegerTy() || Ty->isVectorTy())
 418     return;
 419
 420   SmallVector<EVT, 1> ValueVTs;
 421   ComputeValueVTs(*TLI, MF->getDataLayout(), Ty, ValueVTs);
 422   assert(ValueVTs.size() == 1 &&
 423          "PHIs with non-vector integer types should have a single VT.");
 424   EVT IntVT = ValueVTs[0];
 425
 426   if (TLI->getNumRegisters(PN->getContext(), IntVT) != 1)
 427     return;
 428   IntVT = TLI->getTypeToTransformTo(PN->getContext(), IntVT);
 429   unsigned BitWidth = IntVT.getSizeInBits();
 430
 431   unsigned DestReg = ValueMap[PN];
 432   if (!TargetRegisterInfo::isVirtualRegister(DestReg))
 433     return;
 434   LiveOutRegInfo.grow(DestReg);
 435   LiveOutInfo &DestLOI = LiveOutRegInfo[DestReg];
 436
 437   Value *V = PN->getIncomingValue(0);
 438   if (isa<UndefValue>(V) || isa<ConstantExpr>(V)) {
 439     DestLOI.NumSignBits = 1;
 440     APInt Zero(BitWidth, 0);
 441     DestLOI.KnownZero = Zero;
 442     DestLOI.KnownOne = Zero;
 443     return;
 444   }
 445
 446   if (ConstantInt *CI = dyn_cast<ConstantInt>(V)) {
 447     APInt Val = CI->getValue().zextOrTrunc(BitWidth);
 448     DestLOI.NumSignBits = Val.getNumSignBits();
 449     DestLOI.KnownZero = ~Val;
 450     DestLOI.KnownOne = Val;
 451   } else {
 452     assert(ValueMap.count(V) && "V should have been placed in ValueMap when its"
 453                                 "CopyToReg node was created.");
 454     unsigned SrcReg = ValueMap[V];
 455     if (!TargetRegisterInfo::isVirtualRegister(SrcReg)) {
 456       DestLOI.IsValid = false;
 457       return;
 458     }
 459     const LiveOutInfo *SrcLOI = GetLiveOutRegInfo(SrcReg, BitWidth);
 460     if (!SrcLOI) {
 461       DestLOI.IsValid = false;
 462       return;
 463     }
 464     DestLOI = *SrcLOI;
 465   }
 466
 467   assert(DestLOI.KnownZero.getBitWidth() == BitWidth &&
 468          DestLOI.KnownOne.getBitWidth() == BitWidth &&
 469          "Masks should have the same bit width as the type.");
 470
 471   for (unsigned i = 1, e = PN->getNumIncomingValues(); i != e; ++i) {
 472     Value *V = PN->getIncomingValue(i);
 473     if (isa<UndefValue>(V) || isa<ConstantExpr>(V)) {
 474       DestLOI.NumSignBits = 1;
 475       APInt Zero(BitWidth, 0);
 476       DestLOI.KnownZero = Zero;
 477       DestLOI.KnownOne = Zero;
 478       return;
 479     }
 480
 481     if (ConstantInt *CI = dyn_cast<ConstantInt>(V)) {
 482       APInt Val = CI->getValue().zextOrTrunc(BitWidth);
 483       DestLOI.NumSignBits = std::min(DestLOI.NumSignBits, Val.getNumSignBits());
 484       DestLOI.KnownZero &= ~Val;
 485       DestLOI.KnownOne &= Val;
 486       continue;
 487     }
 488
 489     assert(ValueMap.count(V) && "V should have been placed in ValueMap when "
 490                                 "its CopyToReg node was created.");
 491     unsigned SrcReg = ValueMap[V];
 492     if (!TargetRegisterInfo::isVirtualRegister(SrcReg)) {
 493       DestLOI.IsValid = false;
 494       return;
 495     }
 496     const LiveOutInfo *SrcLOI = GetLiveOutRegInfo(SrcReg, BitWidth);
 497     if (!SrcLOI) {
 498       DestLOI.IsValid = false;
 499       return;
 500     }
 501     DestLOI.NumSignBits = std::min(DestLOI.NumSignBits, SrcLOI->NumSignBits);
 502     DestLOI.KnownZero &= SrcLOI->KnownZero;
 503     DestLOI.KnownOne &= SrcLOI->KnownOne;
 504   }
 505 }
 506
 507 /// setArgumentFrameIndex - Record frame index for the byval
 508 /// argument. This overrides previous frame index entry for this argument,
 509 /// if any.
 510 void FunctionLoweringInfo::setArgumentFrameIndex(const Argument *A,
 511                                                  int FI) {
 512   ByValArgFrameIndexMap[A] = FI;
 513 }
 514
 515 /// getArgumentFrameIndex - Get frame index for the byval argument.
 516 /// If the argument does not have any assigned frame index then 0 is
 517 /// returned.
 518 int FunctionLoweringInfo::getArgumentFrameIndex(const Argument *A) {
 519   DenseMap<const Argument *, int>::iterator I =
 520     ByValArgFrameIndexMap.find(A);
 521   if (I != ByValArgFrameIndexMap.end())
 522     return I->second;
 523   DEBUG(dbgs() << "Argument does not have assigned frame index!\n");
 524   return 0;
 525 }
 526
 527 unsigned FunctionLoweringInfo::getCatchPadExceptionPointerVReg(
 528     const Value *CPI, const TargetRegisterClass *RC) {
 529   MachineRegisterInfo &MRI = MF->getRegInfo();
 530   auto I = CatchPadExceptionPointers.insert({CPI, 0});
 531   unsigned &VReg = I.first->second;
 532   if (I.second)
 533     VReg = MRI.createVirtualRegister(RC);
 534   assert(VReg && "null vreg in exception pointer table!");
 535   return VReg;
 536 }
 537
 538 /// ComputeUsesVAFloatArgument - Determine if any floating-point values are
 539 /// being passed to this variadic function, and set the MachineModuleInfo's
 540 /// usesVAFloatArgument flag if so. This flag is used to emit an undefined
 541 /// reference to _fltused on Windows, which will link in MSVCRT's
 542 /// floating-point support.
 543 void llvm::ComputeUsesVAFloatArgument(const CallInst &I,
 544                                       MachineModuleInfo *MMI)
 545 {
 546   FunctionType *FT = cast<FunctionType>(
 547     I.getCalledValue()->getType()->getContainedType(0));
 548   if (FT->isVarArg() && !MMI->usesVAFloatArgument()) {
 549     for (unsigned i = 0, e = I.getNumArgOperands(); i != e; ++i) {
 550       Type* T = I.getArgOperand(i)->getType();
 551       for (auto i : post_order(T)) {
 552         if (i->isFloatingPointTy()) {
 553           MMI->setUsesVAFloatArgument(true);
 554           return;
 555         }
 556       }
 557     }
 558   }
 559 }
 560
 561 /// AddLandingPadInfo - Extract the exception handling information from the
 562 /// landingpad instruction and add them to the specified machine module info.
 563 void llvm::AddLandingPadInfo(const LandingPadInst &I, MachineModuleInfo &MMI,
 564                              MachineBasicBlock *MBB) {
 565   if (const auto *PF = dyn_cast<Function>(
 566       I.getParent()->getParent()->getPersonalityFn()->stripPointerCasts()))
 567     MMI.addPersonality(PF);
 568
 569   if (I.isCleanup())
 570     MMI.addCleanup(MBB);
 571
 572   // FIXME: New EH - Add the clauses in reverse order. This isn't 100% correct,
 573   //        but we need to do it this way because of how the DWARF EH emitter
 574   //        processes the clauses.
 575   for (unsigned i = I.getNumClauses(); i != 0; --i) {
 576     Value *Val = I.getClause(i - 1);
 577     if (I.isCatch(i - 1)) {
 578       MMI.addCatchTypeInfo(MBB,
 579                            dyn_cast<GlobalValue>(Val->stripPointerCasts()));
 580     } else {
 581       // Add filters in a list.
 582       Constant *CVal = cast<Constant>(Val);
 583       SmallVector<const GlobalValue*, 4> FilterList;
 584       for (User::op_iterator
 585              II = CVal->op_begin(), IE = CVal->op_end(); II != IE; ++II)
 586         FilterList.push_back(cast<GlobalValue>((*II)->stripPointerCasts()));
 587
 588       MMI.addFilterTypeInfo(MBB, FilterList);
 589     }
 590   }
 591 }