lib/CodeGen/SelectionDAG/FastISel.cpp

   1 //===-- FastISel.cpp - Implementation of the FastISel class ---------------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains the implementation of the FastISel class.
  11 //
  12 // "Fast" instruction selection is designed to emit very poor code quickly.
  13 // Also, it is not designed to be able to do much lowering, so most illegal
  14 // types (e.g. i64 on 32-bit targets) and operations are not supported.  It is
  15 // also not intended to be able to do much optimization, except in a few cases
  16 // where doing optimizations reduces overall compile time.  For example, folding
  17 // constants into immediate fields is often done, because it's cheap and it
  18 // reduces the number of instructions later phases have to examine.
  19 //
  20 // "Fast" instruction selection is able to fail gracefully and transfer
  21 // control to the SelectionDAG selector for operations that it doesn't
  22 // support.  In many cases, this allows us to avoid duplicating a lot of
  23 // the complicated lowering logic that SelectionDAG currently has.
  24 //
  25 // The intended use for "fast" instruction selection is "-O0" mode
  26 // compilation, where the quality of the generated code is irrelevant when
  27 // weighed against the speed at which the code can be generated.  Also,
  28 // at -O0, the LLVM optimizers are not running, and this makes the
  29 // compile time of codegen a much higher portion of the overall compile
  30 // time.  Despite its limitations, "fast" instruction selection is able to
  31 // handle enough code on its own to provide noticeable overall speedups
  32 // in -O0 compiles.
  33 //
  34 // Basic operations are supported in a target-independent way, by reading
  35 // the same instruction descriptions that the SelectionDAG selector reads,
  36 // and identifying simple arithmetic operations that can be directly selected
  37 // from simple operators.  More complicated operations currently require
  38 // target-specific code.
  39 //
  40 //===----------------------------------------------------------------------===//
  41
  42 #define DEBUG_TYPE "isel"
  43 #include "llvm/DebugInfo.h"
  44 #include "llvm/Function.h"
  45 #include "llvm/GlobalVariable.h"
  46 #include "llvm/Instructions.h"
  47 #include "llvm/IntrinsicInst.h"
  48 #include "llvm/Operator.h"
  49 #include "llvm/CodeGen/Analysis.h"
  50 #include "llvm/CodeGen/FastISel.h"
  51 #include "llvm/CodeGen/FunctionLoweringInfo.h"
  52 #include "llvm/CodeGen/MachineInstrBuilder.h"
  53 #include "llvm/CodeGen/MachineModuleInfo.h"
  54 #include "llvm/CodeGen/MachineRegisterInfo.h"
  55 #include "llvm/Analysis/Loads.h"
  56 #include "llvm/Target/TargetData.h"
  57 #include "llvm/Target/TargetInstrInfo.h"
  58 #include "llvm/Target/TargetLibraryInfo.h"
  59 #include "llvm/Target/TargetLowering.h"
  60 #include "llvm/Target/TargetMachine.h"
  61 #include "llvm/Support/ErrorHandling.h"
  62 #include "llvm/Support/Debug.h"
  63 #include "llvm/ADT/Statistic.h"
  64 using namespace llvm;
  65
  66 STATISTIC(NumFastIselSuccessIndependent, "Number of insts selected by "
  67           "target-independent selector");
  68 STATISTIC(NumFastIselSuccessTarget, "Number of insts selected by "
  69           "target-specific selector");
  70 STATISTIC(NumFastIselDead, "Number of dead insts removed on failure");
  71
  72 /// startNewBlock - Set the current block to which generated machine
  73 /// instructions will be appended, and clear the local CSE map.
  74 ///
  75 void FastISel::startNewBlock() {
  76   LocalValueMap.clear();
  77
  78   EmitStartPt = 0;
  79
  80   // Advance the emit start point past any EH_LABEL instructions.
  81   MachineBasicBlock::iterator
  82     I = FuncInfo.MBB->begin(), E = FuncInfo.MBB->end();
  83   while (I != E && I->getOpcode() == TargetOpcode::EH_LABEL) {
  84     EmitStartPt = I;
  85     ++I;
  86   }
  87   LastLocalValue = EmitStartPt;
  88 }
  89
  90 void FastISel::flushLocalValueMap() {
  91   LocalValueMap.clear();
  92   LastLocalValue = EmitStartPt;
  93   recomputeInsertPt();
  94 }
  95
  96 bool FastISel::hasTrivialKill(const Value *V) const {
  97   // Don't consider constants or arguments to have trivial kills.
  98   const Instruction *I = dyn_cast<Instruction>(V);
  99   if (!I)
 100     return false;
 101
 102   // No-op casts are trivially coalesced by fast-isel.
 103   if (const CastInst *Cast = dyn_cast<CastInst>(I))
 104     if (Cast->isNoopCast(TD.getIntPtrType(Cast->getContext())) &&
 105         !hasTrivialKill(Cast->getOperand(0)))
 106       return false;
 107
 108   // GEPs with all zero indices are trivially coalesced by fast-isel.
 109   if (const GetElementPtrInst *GEP = dyn_cast<GetElementPtrInst>(I))
 110     if (GEP->hasAllZeroIndices() && !hasTrivialKill(GEP->getOperand(0)))
 111       return false;
 112
 113   // Only instructions with a single use in the same basic block are considered
 114   // to have trivial kills.
 115   return I->hasOneUse() &&
 116          !(I->getOpcode() == Instruction::BitCast ||
 117            I->getOpcode() == Instruction::PtrToInt ||
 118            I->getOpcode() == Instruction::IntToPtr) &&
 119          cast<Instruction>(*I->use_begin())->getParent() == I->getParent();
 120 }
 121
 122 unsigned FastISel::getRegForValue(const Value *V) {
 123   EVT RealVT = TLI.getValueType(V->getType(), /*AllowUnknown=*/true);
 124   // Don't handle non-simple values in FastISel.
 125   if (!RealVT.isSimple())
 126     return 0;
 127
 128   // Ignore illegal types. We must do this before looking up the value
 129   // in ValueMap because Arguments are given virtual registers regardless
 130   // of whether FastISel can handle them.
 131   MVT VT = RealVT.getSimpleVT();
 132   if (!TLI.isTypeLegal(VT)) {
 133     // Handle integer promotions, though, because they're common and easy.
 134     if (VT == MVT::i1 || VT == MVT::i8 || VT == MVT::i16)
 135       VT = TLI.getTypeToTransformTo(V->getContext(), VT).getSimpleVT();
 136     else
 137       return 0;
 138   }
 139
 140   // Look up the value to see if we already have a register for it.
 141   unsigned Reg = lookUpRegForValue(V);
 142   if (Reg != 0)
 143     return Reg;
 144
 145   // In bottom-up mode, just create the virtual register which will be used
 146   // to hold the value. It will be materialized later.
 147   if (isa<Instruction>(V) &&
 148       (!isa<AllocaInst>(V) ||
 149        !FuncInfo.StaticAllocaMap.count(cast<AllocaInst>(V))))
 150     return FuncInfo.InitializeRegForValue(V);
 151
 152   SavePoint SaveInsertPt = enterLocalValueArea();
 153
 154   // Materialize the value in a register. Emit any instructions in the
 155   // local value area.
 156   Reg = materializeRegForValue(V, VT);
 157
 158   leaveLocalValueArea(SaveInsertPt);
 159
 160   return Reg;
 161 }
 162
 163 /// materializeRegForValue - Helper for getRegForValue. This function is
 164 /// called when the value isn't already available in a register and must
 165 /// be materialized with new instructions.
 166 unsigned FastISel::materializeRegForValue(const Value *V, MVT VT) {
 167   unsigned Reg = 0;
 168
 169   if (const ConstantInt *CI = dyn_cast<ConstantInt>(V)) {
 170     if (CI->getValue().getActiveBits() <= 64)
 171       Reg = FastEmit_i(VT, VT, ISD::Constant, CI->getZExtValue());
 172   } else if (isa<AllocaInst>(V)) {
 173     Reg = TargetMaterializeAlloca(cast<AllocaInst>(V));
 174   } else if (isa<ConstantPointerNull>(V)) {
 175     // Translate this as an integer zero so that it can be
 176     // local-CSE'd with actual integer zeros.
 177     Reg =
 178       getRegForValue(Constant::getNullValue(TD.getIntPtrType(V->getContext())));
 179   } else if (const ConstantFP *CF = dyn_cast<ConstantFP>(V)) {
 180     if (CF->isNullValue()) {
 181       Reg = TargetMaterializeFloatZero(CF);
 182     } else {
 183       // Try to emit the constant directly.
 184       Reg = FastEmit_f(VT, VT, ISD::ConstantFP, CF);
 185     }
 186
 187     if (!Reg) {
 188       // Try to emit the constant by using an integer constant with a cast.
 189       const APFloat &Flt = CF->getValueAPF();
 190       EVT IntVT = TLI.getPointerTy();
 191
 192       uint64_t x[2];
 193       uint32_t IntBitWidth = IntVT.getSizeInBits();
 194       bool isExact;
 195       (void) Flt.convertToInteger(x, IntBitWidth, /*isSigned=*/true,
 196                                   APFloat::rmTowardZero, &isExact);
 197       if (isExact) {
 198         APInt IntVal(IntBitWidth, x);
 199
 200         unsigned IntegerReg =
 201           getRegForValue(ConstantInt::get(V->getContext(), IntVal));
 202         if (IntegerReg != 0)
 203           Reg = FastEmit_r(IntVT.getSimpleVT(), VT, ISD::SINT_TO_FP,
 204                            IntegerReg, /*Kill=*/false);
 205       }
 206     }
 207   } else if (const Operator *Op = dyn_cast<Operator>(V)) {
 208     if (!SelectOperator(Op, Op->getOpcode()))
 209       if (!isa<Instruction>(Op) ||
 210           !TargetSelectInstruction(cast<Instruction>(Op)))
 211         return 0;
 212     Reg = lookUpRegForValue(Op);
 213   } else if (isa<UndefValue>(V)) {
 214     Reg = createResultReg(TLI.getRegClassFor(VT));
 215     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL,
 216             TII.get(TargetOpcode::IMPLICIT_DEF), Reg);
 217   }
 218
 219   // If target-independent code couldn't handle the value, give target-specific
 220   // code a try.
 221   if (!Reg && isa<Constant>(V))
 222     Reg = TargetMaterializeConstant(cast<Constant>(V));
 223
 224   // Don't cache constant materializations in the general ValueMap.
 225   // To do so would require tracking what uses they dominate.
 226   if (Reg != 0) {
 227     LocalValueMap[V] = Reg;
 228     LastLocalValue = MRI.getVRegDef(Reg);
 229   }
 230   return Reg;
 231 }
 232
 233 unsigned FastISel::lookUpRegForValue(const Value *V) {
 234   // Look up the value to see if we already have a register for it. We
 235   // cache values defined by Instructions across blocks, and other values
 236   // only locally. This is because Instructions already have the SSA
 237   // def-dominates-use requirement enforced.
 238   DenseMap<const Value *, unsigned>::iterator I = FuncInfo.ValueMap.find(V);
 239   if (I != FuncInfo.ValueMap.end())
 240     return I->second;
 241   return LocalValueMap[V];
 242 }
 243
 244 /// UpdateValueMap - Update the value map to include the new mapping for this
 245 /// instruction, or insert an extra copy to get the result in a previous
 246 /// determined register.
 247 /// NOTE: This is only necessary because we might select a block that uses
 248 /// a value before we select the block that defines the value.  It might be
 249 /// possible to fix this by selecting blocks in reverse postorder.
 250 void FastISel::UpdateValueMap(const Value *I, unsigned Reg, unsigned NumRegs) {
 251   if (!isa<Instruction>(I)) {
 252     LocalValueMap[I] = Reg;
 253     return;
 254   }
 255
 256   unsigned &AssignedReg = FuncInfo.ValueMap[I];
 257   if (AssignedReg == 0)
 258     // Use the new register.
 259     AssignedReg = Reg;
 260   else if (Reg != AssignedReg) {
 261     // Arrange for uses of AssignedReg to be replaced by uses of Reg.
 262     for (unsigned i = 0; i < NumRegs; i++)
 263       FuncInfo.RegFixups[AssignedReg+i] = Reg+i;
 264
 265     AssignedReg = Reg;
 266   }
 267 }
 268
 269 std::pair<unsigned, bool> FastISel::getRegForGEPIndex(const Value *Idx) {
 270   unsigned IdxN = getRegForValue(Idx);
 271   if (IdxN == 0)
 272     // Unhandled operand. Halt "fast" selection and bail.
 273     return std::pair<unsigned, bool>(0, false);
 274
 275   bool IdxNIsKill = hasTrivialKill(Idx);
 276
 277   // If the index is smaller or larger than intptr_t, truncate or extend it.
 278   MVT PtrVT = TLI.getPointerTy();
 279   EVT IdxVT = EVT::getEVT(Idx->getType(), /*HandleUnknown=*/false);
 280   if (IdxVT.bitsLT(PtrVT)) {
 281     IdxN = FastEmit_r(IdxVT.getSimpleVT(), PtrVT, ISD::SIGN_EXTEND,
 282                       IdxN, IdxNIsKill);
 283     IdxNIsKill = true;
 284   }
 285   else if (IdxVT.bitsGT(PtrVT)) {
 286     IdxN = FastEmit_r(IdxVT.getSimpleVT(), PtrVT, ISD::TRUNCATE,
 287                       IdxN, IdxNIsKill);
 288     IdxNIsKill = true;
 289   }
 290   return std::pair<unsigned, bool>(IdxN, IdxNIsKill);
 291 }
 292
 293 void FastISel::recomputeInsertPt() {
 294   if (getLastLocalValue()) {
 295     FuncInfo.InsertPt = getLastLocalValue();
 296     FuncInfo.MBB = FuncInfo.InsertPt->getParent();
 297     ++FuncInfo.InsertPt;
 298   } else
 299     FuncInfo.InsertPt = FuncInfo.MBB->getFirstNonPHI();
 300
 301   // Now skip past any EH_LABELs, which must remain at the beginning.
 302   while (FuncInfo.InsertPt != FuncInfo.MBB->end() &&
 303          FuncInfo.InsertPt->getOpcode() == TargetOpcode::EH_LABEL)
 304     ++FuncInfo.InsertPt;
 305 }
 306
 307 void FastISel::removeDeadCode(MachineBasicBlock::iterator I,
 308                               MachineBasicBlock::iterator E) {
 309   assert (I && E && std::distance(I, E) > 0 && "Invalid iterator!");
 310   while (I != E) {
 311     MachineInstr *Dead = &*I;
 312     ++I;
 313     Dead->eraseFromParent();
 314     ++NumFastIselDead;
 315   }
 316   recomputeInsertPt();
 317 }
 318
 319 FastISel::SavePoint FastISel::enterLocalValueArea() {
 320   MachineBasicBlock::iterator OldInsertPt = FuncInfo.InsertPt;
 321   DebugLoc OldDL = DL;
 322   recomputeInsertPt();
 323   DL = DebugLoc();
 324   SavePoint SP = { OldInsertPt, OldDL };
 325   return SP;
 326 }
 327
 328 void FastISel::leaveLocalValueArea(SavePoint OldInsertPt) {
 329   if (FuncInfo.InsertPt != FuncInfo.MBB->begin())
 330     LastLocalValue = llvm::prior(FuncInfo.InsertPt);
 331
 332   // Restore the previous insert position.
 333   FuncInfo.InsertPt = OldInsertPt.InsertPt;
 334   DL = OldInsertPt.DL;
 335 }
 336
 337 /// SelectBinaryOp - Select and emit code for a binary operator instruction,
 338 /// which has an opcode which directly corresponds to the given ISD opcode.
 339 ///
 340 bool FastISel::SelectBinaryOp(const User *I, unsigned ISDOpcode) {
 341   EVT VT = EVT::getEVT(I->getType(), /*HandleUnknown=*/true);
 342   if (VT == MVT::Other || !VT.isSimple())
 343     // Unhandled type. Halt "fast" selection and bail.
 344     return false;
 345
 346   // We only handle legal types. For example, on x86-32 the instruction
 347   // selector contains all of the 64-bit instructions from x86-64,
 348   // under the assumption that i64 won't be used if the target doesn't
 349   // support it.
 350   if (!TLI.isTypeLegal(VT)) {
 351     // MVT::i1 is special. Allow AND, OR, or XOR because they
 352     // don't require additional zeroing, which makes them easy.
 353     if (VT == MVT::i1 &&
 354         (ISDOpcode == ISD::AND || ISDOpcode == ISD::OR ||
 355          ISDOpcode == ISD::XOR))
 356       VT = TLI.getTypeToTransformTo(I->getContext(), VT);
 357     else
 358       return false;
 359   }
 360
 361   // Check if the first operand is a constant, and handle it as "ri".  At -O0,
 362   // we don't have anything that canonicalizes operand order.
 363   if (ConstantInt *CI = dyn_cast<ConstantInt>(I->getOperand(0)))
 364     if (isa<Instruction>(I) && cast<Instruction>(I)->isCommutative()) {
 365       unsigned Op1 = getRegForValue(I->getOperand(1));
 366       if (Op1 == 0) return false;
 367
 368       bool Op1IsKill = hasTrivialKill(I->getOperand(1));
 369
 370       unsigned ResultReg = FastEmit_ri_(VT.getSimpleVT(), ISDOpcode, Op1,
 371                                         Op1IsKill, CI->getZExtValue(),
 372                                         VT.getSimpleVT());
 373       if (ResultReg == 0) return false;
 374
 375       // We successfully emitted code for the given LLVM Instruction.
 376       UpdateValueMap(I, ResultReg);
 377       return true;
 378     }
 379
 380
 381   unsigned Op0 = getRegForValue(I->getOperand(0));
 382   if (Op0 == 0)   // Unhandled operand. Halt "fast" selection and bail.
 383     return false;
 384
 385   bool Op0IsKill = hasTrivialKill(I->getOperand(0));
 386
 387   // Check if the second operand is a constant and handle it appropriately.
 388   if (ConstantInt *CI = dyn_cast<ConstantInt>(I->getOperand(1))) {
 389     uint64_t Imm = CI->getZExtValue();
 390
 391     // Transform "sdiv exact X, 8" -> "sra X, 3".
 392     if (ISDOpcode == ISD::SDIV && isa<BinaryOperator>(I) &&
 393         cast<BinaryOperator>(I)->isExact() &&
 394         isPowerOf2_64(Imm)) {
 395       Imm = Log2_64(Imm);
 396       ISDOpcode = ISD::SRA;
 397     }
 398
 399     // Transform "urem x, pow2" -> "and x, pow2-1".
 400     if (ISDOpcode == ISD::UREM && isa<BinaryOperator>(I) &&
 401         isPowerOf2_64(Imm)) {
 402       --Imm;
 403       ISDOpcode = ISD::AND;
 404     }
 405
 406     unsigned ResultReg = FastEmit_ri_(VT.getSimpleVT(), ISDOpcode, Op0,
 407                                       Op0IsKill, Imm, VT.getSimpleVT());
 408     if (ResultReg == 0) return false;
 409
 410     // We successfully emitted code for the given LLVM Instruction.
 411     UpdateValueMap(I, ResultReg);
 412     return true;
 413   }
 414
 415   // Check if the second operand is a constant float.
 416   if (ConstantFP *CF = dyn_cast<ConstantFP>(I->getOperand(1))) {
 417     unsigned ResultReg = FastEmit_rf(VT.getSimpleVT(), VT.getSimpleVT(),
 418                                      ISDOpcode, Op0, Op0IsKill, CF);
 419     if (ResultReg != 0) {
 420       // We successfully emitted code for the given LLVM Instruction.
 421       UpdateValueMap(I, ResultReg);
 422       return true;
 423     }
 424   }
 425
 426   unsigned Op1 = getRegForValue(I->getOperand(1));
 427   if (Op1 == 0)
 428     // Unhandled operand. Halt "fast" selection and bail.
 429     return false;
 430
 431   bool Op1IsKill = hasTrivialKill(I->getOperand(1));
 432
 433   // Now we have both operands in registers. Emit the instruction.
 434   unsigned ResultReg = FastEmit_rr(VT.getSimpleVT(), VT.getSimpleVT(),
 435                                    ISDOpcode,
 436                                    Op0, Op0IsKill,
 437                                    Op1, Op1IsKill);
 438   if (ResultReg == 0)
 439     // Target-specific code wasn't able to find a machine opcode for
 440     // the given ISD opcode and type. Halt "fast" selection and bail.
 441     return false;
 442
 443   // We successfully emitted code for the given LLVM Instruction.
 444   UpdateValueMap(I, ResultReg);
 445   return true;
 446 }
 447
 448 bool FastISel::SelectGetElementPtr(const User *I) {
 449   unsigned N = getRegForValue(I->getOperand(0));
 450   if (N == 0)
 451     // Unhandled operand. Halt "fast" selection and bail.
 452     return false;
 453
 454   bool NIsKill = hasTrivialKill(I->getOperand(0));
 455
 456   // Keep a running tab of the total offset to coalesce multiple N = N + Offset
 457   // into a single N = N + TotalOffset.
 458   uint64_t TotalOffs = 0;
 459   // FIXME: What's a good SWAG number for MaxOffs?
 460   uint64_t MaxOffs = 2048;
 461   Type *Ty = I->getOperand(0)->getType();
 462   MVT VT = TLI.getPointerTy();
 463   for (GetElementPtrInst::const_op_iterator OI = I->op_begin()+1,
 464        E = I->op_end(); OI != E; ++OI) {
 465     const Value *Idx = *OI;
 466     if (StructType *StTy = dyn_cast<StructType>(Ty)) {
 467       unsigned Field = cast<ConstantInt>(Idx)->getZExtValue();
 468       if (Field) {
 469         // N = N + Offset
 470         TotalOffs += TD.getStructLayout(StTy)->getElementOffset(Field);
 471         if (TotalOffs >= MaxOffs) {
 472           N = FastEmit_ri_(VT, ISD::ADD, N, NIsKill, TotalOffs, VT);
 473           if (N == 0)
 474             // Unhandled operand. Halt "fast" selection and bail.
 475             return false;
 476           NIsKill = true;
 477           TotalOffs = 0;
 478         }
 479       }
 480       Ty = StTy->getElementType(Field);
 481     } else {
 482       Ty = cast<SequentialType>(Ty)->getElementType();
 483
 484       // If this is a constant subscript, handle it quickly.
 485       if (const ConstantInt *CI = dyn_cast<ConstantInt>(Idx)) {
 486         if (CI->isZero()) continue;
 487         // N = N + Offset
 488         TotalOffs +=
 489           TD.getTypeAllocSize(Ty)*cast<ConstantInt>(CI)->getSExtValue();
 490         if (TotalOffs >= MaxOffs) {
 491           N = FastEmit_ri_(VT, ISD::ADD, N, NIsKill, TotalOffs, VT);
 492           if (N == 0)
 493             // Unhandled operand. Halt "fast" selection and bail.
 494             return false;
 495           NIsKill = true;
 496           TotalOffs = 0;
 497         }
 498         continue;
 499       }
 500       if (TotalOffs) {
 501         N = FastEmit_ri_(VT, ISD::ADD, N, NIsKill, TotalOffs, VT);
 502         if (N == 0)
 503           // Unhandled operand. Halt "fast" selection and bail.
 504           return false;
 505         NIsKill = true;
 506         TotalOffs = 0;
 507       }
 508
 509       // N = N + Idx * ElementSize;
 510       uint64_t ElementSize = TD.getTypeAllocSize(Ty);
 511       std::pair<unsigned, bool> Pair = getRegForGEPIndex(Idx);
 512       unsigned IdxN = Pair.first;
 513       bool IdxNIsKill = Pair.second;
 514       if (IdxN == 0)
 515         // Unhandled operand. Halt "fast" selection and bail.
 516         return false;
 517
 518       if (ElementSize != 1) {
 519         IdxN = FastEmit_ri_(VT, ISD::MUL, IdxN, IdxNIsKill, ElementSize, VT);
 520         if (IdxN == 0)
 521           // Unhandled operand. Halt "fast" selection and bail.
 522           return false;
 523         IdxNIsKill = true;
 524       }
 525       N = FastEmit_rr(VT, VT, ISD::ADD, N, NIsKill, IdxN, IdxNIsKill);
 526       if (N == 0)
 527         // Unhandled operand. Halt "fast" selection and bail.
 528         return false;
 529     }
 530   }
 531   if (TotalOffs) {
 532     N = FastEmit_ri_(VT, ISD::ADD, N, NIsKill, TotalOffs, VT);
 533     if (N == 0)
 534       // Unhandled operand. Halt "fast" selection and bail.
 535       return false;
 536   }
 537
 538   // We successfully emitted code for the given LLVM Instruction.
 539   UpdateValueMap(I, N);
 540   return true;
 541 }
 542
 543 bool FastISel::SelectCall(const User *I) {
 544   const CallInst *Call = cast<CallInst>(I);
 545
 546   // Handle simple inline asms.
 547   if (const InlineAsm *IA = dyn_cast<InlineAsm>(Call->getCalledValue())) {
 548     // Don't attempt to handle constraints.
 549     if (!IA->getConstraintString().empty())
 550       return false;
 551
 552     unsigned ExtraInfo = 0;
 553     if (IA->hasSideEffects())
 554       ExtraInfo |= InlineAsm::Extra_HasSideEffects;
 555     if (IA->isAlignStack())
 556       ExtraInfo |= InlineAsm::Extra_IsAlignStack;
 557
 558     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL,
 559             TII.get(TargetOpcode::INLINEASM))
 560       .addExternalSymbol(IA->getAsmString().c_str())
 561       .addImm(ExtraInfo);
 562     return true;
 563   }
 564
 565   MachineModuleInfo &MMI = FuncInfo.MF->getMMI();
 566   ComputeUsesVAFloatArgument(*Call, &MMI);
 567
 568   const Function *F = Call->getCalledFunction();
 569   if (!F) return false;
 570
 571   // Handle selected intrinsic function calls.
 572   switch (F->getIntrinsicID()) {
 573   default: break;
 574     // At -O0 we don't care about the lifetime intrinsics.
 575   case Intrinsic::lifetime_start:
 576   case Intrinsic::lifetime_end:
 577     // The donothing intrinsic does, well, nothing.
 578   case Intrinsic::donothing:
 579     return true;
 580
 581   case Intrinsic::dbg_declare: {
 582     const DbgDeclareInst *DI = cast<DbgDeclareInst>(Call);
 583     if (!DIVariable(DI->getVariable()).Verify() ||
 584         !FuncInfo.MF->getMMI().hasDebugInfo()) {
 585       DEBUG(dbgs() << "Dropping debug info for " << *DI << "\n");
 586       return true;
 587     }
 588
 589     const Value *Address = DI->getAddress();
 590     if (!Address || isa<UndefValue>(Address)) {
 591       DEBUG(dbgs() << "Dropping debug info for " << *DI << "\n");
 592       return true;
 593     }
 594
 595     unsigned Reg = 0;
 596     unsigned Offset = 0;
 597     if (const Argument *Arg = dyn_cast<Argument>(Address)) {
 598       // Some arguments' frame index is recorded during argument lowering.
 599       Offset = FuncInfo.getArgumentFrameIndex(Arg);
 600       if (Offset)
 601         Reg = TRI.getFrameRegister(*FuncInfo.MF);
 602     }
 603     if (!Reg)
 604       Reg = lookUpRegForValue(Address);
 605
 606     // If we have a VLA that has a "use" in a metadata node that's then used
 607     // here but it has no other uses, then we have a problem. E.g.,
 608     //
 609     //   int foo (const int *x) {
 610     //     char a[*x];
 611     //     return 0;
 612     //   }
 613     //
 614     // If we assign 'a' a vreg and fast isel later on has to use the selection
 615     // DAG isel, it will want to copy the value to the vreg. However, there are
 616     // no uses, which goes counter to what selection DAG isel expects.
 617     if (!Reg && !Address->use_empty() && isa<Instruction>(Address) &&
 618         (!isa<AllocaInst>(Address) ||
 619          !FuncInfo.StaticAllocaMap.count(cast<AllocaInst>(Address))))
 620       Reg = FuncInfo.InitializeRegForValue(Address);
 621
 622     if (Reg)
 623       BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL,
 624               TII.get(TargetOpcode::DBG_VALUE))
 625         .addReg(Reg, RegState::Debug).addImm(Offset)
 626         .addMetadata(DI->getVariable());
 627     else
 628       // We can't yet handle anything else here because it would require
 629       // generating code, thus altering codegen because of debug info.
 630       DEBUG(dbgs() << "Dropping debug info for " << DI);
 631     return true;
 632   }
 633   case Intrinsic::dbg_value: {
 634     // This form of DBG_VALUE is target-independent.
 635     const DbgValueInst *DI = cast<DbgValueInst>(Call);
 636     const MCInstrDesc &II = TII.get(TargetOpcode::DBG_VALUE);
 637     const Value *V = DI->getValue();
 638     if (!V) {
 639       // Currently the optimizer can produce this; insert an undef to
 640       // help debugging.  Probably the optimizer should not do this.
 641       BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II)
 642         .addReg(0U).addImm(DI->getOffset())
 643         .addMetadata(DI->getVariable());
 644     } else if (const ConstantInt *CI = dyn_cast<ConstantInt>(V)) {
 645       if (CI->getBitWidth() > 64)
 646         BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II)
 647           .addCImm(CI).addImm(DI->getOffset())
 648           .addMetadata(DI->getVariable());
 649       else
 650         BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II)
 651           .addImm(CI->getZExtValue()).addImm(DI->getOffset())
 652           .addMetadata(DI->getVariable());
 653     } else if (const ConstantFP *CF = dyn_cast<ConstantFP>(V)) {
 654       BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II)
 655         .addFPImm(CF).addImm(DI->getOffset())
 656         .addMetadata(DI->getVariable());
 657     } else if (unsigned Reg = lookUpRegForValue(V)) {
 658       BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II)
 659         .addReg(Reg, RegState::Debug).addImm(DI->getOffset())
 660         .addMetadata(DI->getVariable());
 661     } else {
 662       // We can't yet handle anything else here because it would require
 663       // generating code, thus altering codegen because of debug info.
 664       DEBUG(dbgs() << "Dropping debug info for " << DI);
 665     }
 666     return true;
 667   }
 668   case Intrinsic::objectsize: {
 669     ConstantInt *CI = cast<ConstantInt>(Call->getArgOperand(1));
 670     unsigned long long Res = CI->isZero() ? -1ULL : 0;
 671     Constant *ResCI = ConstantInt::get(Call->getType(), Res);
 672     unsigned ResultReg = getRegForValue(ResCI);
 673     if (ResultReg == 0)
 674       return false;
 675     UpdateValueMap(Call, ResultReg);
 676     return true;
 677   }
 678   }
 679
 680   // Usually, it does not make sense to initialize a value,
 681   // make an unrelated function call and use the value, because
 682   // it tends to be spilled on the stack. So, we move the pointer
 683   // to the last local value to the beginning of the block, so that
 684   // all the values which have already been materialized,
 685   // appear after the call. It also makes sense to skip intrinsics
 686   // since they tend to be inlined.
 687   if (!isa<IntrinsicInst>(F))
 688     flushLocalValueMap();
 689
 690   // An arbitrary call. Bail.
 691   return false;
 692 }
 693
 694 bool FastISel::SelectCast(const User *I, unsigned Opcode) {
 695   EVT SrcVT = TLI.getValueType(I->getOperand(0)->getType());
 696   EVT DstVT = TLI.getValueType(I->getType());
 697
 698   if (SrcVT == MVT::Other || !SrcVT.isSimple() ||
 699       DstVT == MVT::Other || !DstVT.isSimple())
 700     // Unhandled type. Halt "fast" selection and bail.
 701     return false;
 702
 703   // Check if the destination type is legal.
 704   if (!TLI.isTypeLegal(DstVT))
 705     return false;
 706
 707   // Check if the source operand is legal.
 708   if (!TLI.isTypeLegal(SrcVT))
 709     return false;
 710
 711   unsigned InputReg = getRegForValue(I->getOperand(0));
 712   if (!InputReg)
 713     // Unhandled operand.  Halt "fast" selection and bail.
 714     return false;
 715
 716   bool InputRegIsKill = hasTrivialKill(I->getOperand(0));
 717
 718   unsigned ResultReg = FastEmit_r(SrcVT.getSimpleVT(),
 719                                   DstVT.getSimpleVT(),
 720                                   Opcode,
 721                                   InputReg, InputRegIsKill);
 722   if (!ResultReg)
 723     return false;
 724
 725   UpdateValueMap(I, ResultReg);
 726   return true;
 727 }
 728
 729 bool FastISel::SelectBitCast(const User *I) {
 730   // If the bitcast doesn't change the type, just use the operand value.
 731   if (I->getType() == I->getOperand(0)->getType()) {
 732     unsigned Reg = getRegForValue(I->getOperand(0));
 733     if (Reg == 0)
 734       return false;
 735     UpdateValueMap(I, Reg);
 736     return true;
 737   }
 738
 739   // Bitcasts of other values become reg-reg copies or BITCAST operators.
 740   EVT SrcVT = TLI.getValueType(I->getOperand(0)->getType());
 741   EVT DstVT = TLI.getValueType(I->getType());
 742
 743   if (SrcVT == MVT::Other || !SrcVT.isSimple() ||
 744       DstVT == MVT::Other || !DstVT.isSimple() ||
 745       !TLI.isTypeLegal(SrcVT) || !TLI.isTypeLegal(DstVT))
 746     // Unhandled type. Halt "fast" selection and bail.
 747     return false;
 748
 749   unsigned Op0 = getRegForValue(I->getOperand(0));
 750   if (Op0 == 0)
 751     // Unhandled operand. Halt "fast" selection and bail.
 752     return false;
 753
 754   bool Op0IsKill = hasTrivialKill(I->getOperand(0));
 755
 756   // First, try to perform the bitcast by inserting a reg-reg copy.
 757   unsigned ResultReg = 0;
 758   if (SrcVT.getSimpleVT() == DstVT.getSimpleVT()) {
 759     const TargetRegisterClass* SrcClass = TLI.getRegClassFor(SrcVT);
 760     const TargetRegisterClass* DstClass = TLI.getRegClassFor(DstVT);
 761     // Don't attempt a cross-class copy. It will likely fail.
 762     if (SrcClass == DstClass) {
 763       ResultReg = createResultReg(DstClass);
 764       BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, TII.get(TargetOpcode::COPY),
 765               ResultReg).addReg(Op0);
 766     }
 767   }
 768
 769   // If the reg-reg copy failed, select a BITCAST opcode.
 770   if (!ResultReg)
 771     ResultReg = FastEmit_r(SrcVT.getSimpleVT(), DstVT.getSimpleVT(),
 772                            ISD::BITCAST, Op0, Op0IsKill);
 773
 774   if (!ResultReg)
 775     return false;
 776
 777   UpdateValueMap(I, ResultReg);
 778   return true;
 779 }
 780
 781 bool
 782 FastISel::SelectInstruction(const Instruction *I) {
 783   // Just before the terminator instruction, insert instructions to
 784   // feed PHI nodes in successor blocks.
 785   if (isa<TerminatorInst>(I))
 786     if (!HandlePHINodesInSuccessorBlocks(I->getParent()))
 787       return false;
 788
 789   DL = I->getDebugLoc();
 790
 791   MachineBasicBlock::iterator SavedInsertPt = FuncInfo.InsertPt;
 792
 793   // As a special case, don't even try to handle calls to builtin library
 794   // functions so that calls to builtin functions get translated to
 795   // instructions when supported by the target.
 796   if (const CallInst *Call = dyn_cast<CallInst>(I)) {
 797     const Function *F = Call->getCalledFunction();
 798     LibFunc::Func Func;
 799     if (F && !F->hasLocalLinkage() && F->hasName() &&
 800         LibInfo->getLibFunc(F->getName(), Func) &&
 801         LibInfo->has(Func))
 802       return false;
 803   }
 804
 805   // First, try doing target-independent selection.
 806   if (SelectOperator(I, I->getOpcode())) {
 807     ++NumFastIselSuccessIndependent;
 808     DL = DebugLoc();
 809     return true;
 810   }
 811   // Remove dead code.  However, ignore call instructions since we've flushed
 812   // the local value map and recomputed the insert point.
 813   if (!isa<CallInst>(I)) {
 814     recomputeInsertPt();
 815     if (SavedInsertPt != FuncInfo.InsertPt)
 816       removeDeadCode(FuncInfo.InsertPt, SavedInsertPt);
 817   }
 818
 819   // Next, try calling the target to attempt to handle the instruction.
 820   SavedInsertPt = FuncInfo.InsertPt;
 821   if (TargetSelectInstruction(I)) {
 822     ++NumFastIselSuccessTarget;
 823     DL = DebugLoc();
 824     return true;
 825   }
 826   // Check for dead code and remove as necessary.
 827   recomputeInsertPt();
 828   if (SavedInsertPt != FuncInfo.InsertPt)
 829     removeDeadCode(FuncInfo.InsertPt, SavedInsertPt);
 830
 831   DL = DebugLoc();
 832   return false;
 833 }
 834
 835 /// FastEmitBranch - Emit an unconditional branch to the given block,
 836 /// unless it is the immediate (fall-through) successor, and update
 837 /// the CFG.
 838 void
 839 FastISel::FastEmitBranch(MachineBasicBlock *MSucc, DebugLoc DL) {
 840
 841   if (FuncInfo.MBB->getBasicBlock()->size() > 1 && FuncInfo.MBB->isLayoutSuccessor(MSucc)) {
 842     // For more accurate line information if this is the only instruction
 843     // in the block then emit it, otherwise we have the unconditional
 844     // fall-through case, which needs no instructions.
 845   } else {
 846     // The unconditional branch case.
 847     TII.InsertBranch(*FuncInfo.MBB, MSucc, NULL,
 848                      SmallVector<MachineOperand, 0>(), DL);
 849   }
 850   FuncInfo.MBB->addSuccessor(MSucc);
 851 }
 852
 853 /// SelectFNeg - Emit an FNeg operation.
 854 ///
 855 bool
 856 FastISel::SelectFNeg(const User *I) {
 857   unsigned OpReg = getRegForValue(BinaryOperator::getFNegArgument(I));
 858   if (OpReg == 0) return false;
 859
 860   bool OpRegIsKill = hasTrivialKill(I);
 861
 862   // If the target has ISD::FNEG, use it.
 863   EVT VT = TLI.getValueType(I->getType());
 864   unsigned ResultReg = FastEmit_r(VT.getSimpleVT(), VT.getSimpleVT(),
 865                                   ISD::FNEG, OpReg, OpRegIsKill);
 866   if (ResultReg != 0) {
 867     UpdateValueMap(I, ResultReg);
 868     return true;
 869   }
 870
 871   // Bitcast the value to integer, twiddle the sign bit with xor,
 872   // and then bitcast it back to floating-point.
 873   if (VT.getSizeInBits() > 64) return false;
 874   EVT IntVT = EVT::getIntegerVT(I->getContext(), VT.getSizeInBits());
 875   if (!TLI.isTypeLegal(IntVT))
 876     return false;
 877
 878   unsigned IntReg = FastEmit_r(VT.getSimpleVT(), IntVT.getSimpleVT(),
 879                                ISD::BITCAST, OpReg, OpRegIsKill);
 880   if (IntReg == 0)
 881     return false;
 882
 883   unsigned IntResultReg = FastEmit_ri_(IntVT.getSimpleVT(), ISD::XOR,
 884                                        IntReg, /*Kill=*/true,
 885                                        UINT64_C(1) << (VT.getSizeInBits()-1),
 886                                        IntVT.getSimpleVT());
 887   if (IntResultReg == 0)
 888     return false;
 889
 890   ResultReg = FastEmit_r(IntVT.getSimpleVT(), VT.getSimpleVT(),
 891                          ISD::BITCAST, IntResultReg, /*Kill=*/true);
 892   if (ResultReg == 0)
 893     return false;
 894
 895   UpdateValueMap(I, ResultReg);
 896   return true;
 897 }
 898
 899 bool
 900 FastISel::SelectExtractValue(const User *U) {
 901   const ExtractValueInst *EVI = dyn_cast<ExtractValueInst>(U);
 902   if (!EVI)
 903     return false;
 904
 905   // Make sure we only try to handle extracts with a legal result.  But also
 906   // allow i1 because it's easy.
 907   EVT RealVT = TLI.getValueType(EVI->getType(), /*AllowUnknown=*/true);
 908   if (!RealVT.isSimple())
 909     return false;
 910   MVT VT = RealVT.getSimpleVT();
 911   if (!TLI.isTypeLegal(VT) && VT != MVT::i1)
 912     return false;
 913
 914   const Value *Op0 = EVI->getOperand(0);
 915   Type *AggTy = Op0->getType();
 916
 917   // Get the base result register.
 918   unsigned ResultReg;
 919   DenseMap<const Value *, unsigned>::iterator I = FuncInfo.ValueMap.find(Op0);
 920   if (I != FuncInfo.ValueMap.end())
 921     ResultReg = I->second;
 922   else if (isa<Instruction>(Op0))
 923     ResultReg = FuncInfo.InitializeRegForValue(Op0);
 924   else
 925     return false; // fast-isel can't handle aggregate constants at the moment
 926
 927   // Get the actual result register, which is an offset from the base register.
 928   unsigned VTIndex = ComputeLinearIndex(AggTy, EVI->getIndices());
 929
 930   SmallVector<EVT, 4> AggValueVTs;
 931   ComputeValueVTs(TLI, AggTy, AggValueVTs);
 932
 933   for (unsigned i = 0; i < VTIndex; i++)
 934     ResultReg += TLI.getNumRegisters(FuncInfo.Fn->getContext(), AggValueVTs[i]);
 935
 936   UpdateValueMap(EVI, ResultReg);
 937   return true;
 938 }
 939
 940 bool
 941 FastISel::SelectOperator(const User *I, unsigned Opcode) {
 942   switch (Opcode) {
 943   case Instruction::Add:
 944     return SelectBinaryOp(I, ISD::ADD);
 945   case Instruction::FAdd:
 946     return SelectBinaryOp(I, ISD::FADD);
 947   case Instruction::Sub:
 948     return SelectBinaryOp(I, ISD::SUB);
 949   case Instruction::FSub:
 950     // FNeg is currently represented in LLVM IR as a special case of FSub.
 951     if (BinaryOperator::isFNeg(I))
 952       return SelectFNeg(I);
 953     return SelectBinaryOp(I, ISD::FSUB);
 954   case Instruction::Mul:
 955     return SelectBinaryOp(I, ISD::MUL);
 956   case Instruction::FMul:
 957     return SelectBinaryOp(I, ISD::FMUL);
 958   case Instruction::SDiv:
 959     return SelectBinaryOp(I, ISD::SDIV);
 960   case Instruction::UDiv:
 961     return SelectBinaryOp(I, ISD::UDIV);
 962   case Instruction::FDiv:
 963     return SelectBinaryOp(I, ISD::FDIV);
 964   case Instruction::SRem:
 965     return SelectBinaryOp(I, ISD::SREM);
 966   case Instruction::URem:
 967     return SelectBinaryOp(I, ISD::UREM);
 968   case Instruction::FRem:
 969     return SelectBinaryOp(I, ISD::FREM);
 970   case Instruction::Shl:
 971     return SelectBinaryOp(I, ISD::SHL);
 972   case Instruction::LShr:
 973     return SelectBinaryOp(I, ISD::SRL);
 974   case Instruction::AShr:
 975     return SelectBinaryOp(I, ISD::SRA);
 976   case Instruction::And:
 977     return SelectBinaryOp(I, ISD::AND);
 978   case Instruction::Or:
 979     return SelectBinaryOp(I, ISD::OR);
 980   case Instruction::Xor:
 981     return SelectBinaryOp(I, ISD::XOR);
 982
 983   case Instruction::GetElementPtr:
 984     return SelectGetElementPtr(I);
 985
 986   case Instruction::Br: {
 987     const BranchInst *BI = cast<BranchInst>(I);
 988
 989     if (BI->isUnconditional()) {
 990       const BasicBlock *LLVMSucc = BI->getSuccessor(0);
 991       MachineBasicBlock *MSucc = FuncInfo.MBBMap[LLVMSucc];
 992       FastEmitBranch(MSucc, BI->getDebugLoc());
 993       return true;
 994     }
 995
 996     // Conditional branches are not handed yet.
 997     // Halt "fast" selection and bail.
 998     return false;
 999   }
1000
1001   case Instruction::Unreachable:
1002     // Nothing to emit.
1003     return true;
1004
1005   case Instruction::Alloca:
1006     // FunctionLowering has the static-sized case covered.
1007     if (FuncInfo.StaticAllocaMap.count(cast<AllocaInst>(I)))
1008       return true;
1009
1010     // Dynamic-sized alloca is not handled yet.
1011     return false;
1012
1013   case Instruction::Call:
1014     return SelectCall(I);
1015
1016   case Instruction::BitCast:
1017     return SelectBitCast(I);
1018
1019   case Instruction::FPToSI:
1020     return SelectCast(I, ISD::FP_TO_SINT);
1021   case Instruction::ZExt:
1022     return SelectCast(I, ISD::ZERO_EXTEND);
1023   case Instruction::SExt:
1024     return SelectCast(I, ISD::SIGN_EXTEND);
1025   case Instruction::Trunc:
1026     return SelectCast(I, ISD::TRUNCATE);
1027   case Instruction::SIToFP:
1028     return SelectCast(I, ISD::SINT_TO_FP);
1029
1030   case Instruction::IntToPtr: // Deliberate fall-through.
1031   case Instruction::PtrToInt: {
1032     EVT SrcVT = TLI.getValueType(I->getOperand(0)->getType());
1033     EVT DstVT = TLI.getValueType(I->getType());
1034     if (DstVT.bitsGT(SrcVT))
1035       return SelectCast(I, ISD::ZERO_EXTEND);
1036     if (DstVT.bitsLT(SrcVT))
1037       return SelectCast(I, ISD::TRUNCATE);
1038     unsigned Reg = getRegForValue(I->getOperand(0));
1039     if (Reg == 0) return false;
1040     UpdateValueMap(I, Reg);
1041     return true;
1042   }
1043
1044   case Instruction::ExtractValue:
1045     return SelectExtractValue(I);
1046
1047   case Instruction::PHI:
1048     llvm_unreachable("FastISel shouldn't visit PHI nodes!");
1049
1050   default:
1051     // Unhandled instruction. Halt "fast" selection and bail.
1052     return false;
1053   }
1054 }
1055
1056 FastISel::FastISel(FunctionLoweringInfo &funcInfo,
1057                    const TargetLibraryInfo *libInfo)
1058   : FuncInfo(funcInfo),
1059     MRI(FuncInfo.MF->getRegInfo()),
1060     MFI(*FuncInfo.MF->getFrameInfo()),
1061     MCP(*FuncInfo.MF->getConstantPool()),
1062     TM(FuncInfo.MF->getTarget()),
1063     TD(*TM.getTargetData()),
1064     TII(*TM.getInstrInfo()),
1065     TLI(*TM.getTargetLowering()),
1066     TRI(*TM.getRegisterInfo()),
1067     LibInfo(libInfo) {
1068 }
1069
1070 FastISel::~FastISel() {}
1071
1072 unsigned FastISel::FastEmit_(MVT, MVT,
1073                              unsigned) {
1074   return 0;
1075 }
1076
1077 unsigned FastISel::FastEmit_r(MVT, MVT,
1078                               unsigned,
1079                               unsigned /*Op0*/, bool /*Op0IsKill*/) {
1080   return 0;
1081 }
1082
1083 unsigned FastISel::FastEmit_rr(MVT, MVT,
1084                                unsigned,
1085                                unsigned /*Op0*/, bool /*Op0IsKill*/,
1086                                unsigned /*Op1*/, bool /*Op1IsKill*/) {
1087   return 0;
1088 }
1089
1090 unsigned FastISel::FastEmit_i(MVT, MVT, unsigned, uint64_t /*Imm*/) {
1091   return 0;
1092 }
1093
1094 unsigned FastISel::FastEmit_f(MVT, MVT,
1095                               unsigned, const ConstantFP * /*FPImm*/) {
1096   return 0;
1097 }
1098
1099 unsigned FastISel::FastEmit_ri(MVT, MVT,
1100                                unsigned,
1101                                unsigned /*Op0*/, bool /*Op0IsKill*/,
1102                                uint64_t /*Imm*/) {
1103   return 0;
1104 }
1105
1106 unsigned FastISel::FastEmit_rf(MVT, MVT,
1107                                unsigned,
1108                                unsigned /*Op0*/, bool /*Op0IsKill*/,
1109                                const ConstantFP * /*FPImm*/) {
1110   return 0;
1111 }
1112
1113 unsigned FastISel::FastEmit_rri(MVT, MVT,
1114                                 unsigned,
1115                                 unsigned /*Op0*/, bool /*Op0IsKill*/,
1116                                 unsigned /*Op1*/, bool /*Op1IsKill*/,
1117                                 uint64_t /*Imm*/) {
1118   return 0;
1119 }
1120
1121 /// FastEmit_ri_ - This method is a wrapper of FastEmit_ri. It first tries
1122 /// to emit an instruction with an immediate operand using FastEmit_ri.
1123 /// If that fails, it materializes the immediate into a register and try
1124 /// FastEmit_rr instead.
1125 unsigned FastISel::FastEmit_ri_(MVT VT, unsigned Opcode,
1126                                 unsigned Op0, bool Op0IsKill,
1127                                 uint64_t Imm, MVT ImmType) {
1128   // If this is a multiply by a power of two, emit this as a shift left.
1129   if (Opcode == ISD::MUL && isPowerOf2_64(Imm)) {
1130     Opcode = ISD::SHL;
1131     Imm = Log2_64(Imm);
1132   } else if (Opcode == ISD::UDIV && isPowerOf2_64(Imm)) {
1133     // div x, 8 -> srl x, 3
1134     Opcode = ISD::SRL;
1135     Imm = Log2_64(Imm);
1136   }
1137
1138   // Horrible hack (to be removed), check to make sure shift amounts are
1139   // in-range.
1140   if ((Opcode == ISD::SHL || Opcode == ISD::SRA || Opcode == ISD::SRL) &&
1141       Imm >= VT.getSizeInBits())
1142     return 0;
1143
1144   // First check if immediate type is legal. If not, we can't use the ri form.
1145   unsigned ResultReg = FastEmit_ri(VT, VT, Opcode, Op0, Op0IsKill, Imm);
1146   if (ResultReg != 0)
1147     return ResultReg;
1148   unsigned MaterialReg = FastEmit_i(ImmType, ImmType, ISD::Constant, Imm);
1149   if (MaterialReg == 0) {
1150     // This is a bit ugly/slow, but failing here means falling out of
1151     // fast-isel, which would be very slow.
1152     IntegerType *ITy = IntegerType::get(FuncInfo.Fn->getContext(),
1153                                               VT.getSizeInBits());
1154     MaterialReg = getRegForValue(ConstantInt::get(ITy, Imm));
1155   }
1156   return FastEmit_rr(VT, VT, Opcode,
1157                      Op0, Op0IsKill,
1158                      MaterialReg, /*Kill=*/true);
1159 }
1160
1161 unsigned FastISel::createResultReg(const TargetRegisterClass* RC) {
1162   return MRI.createVirtualRegister(RC);
1163 }
1164
1165 unsigned FastISel::FastEmitInst_(unsigned MachineInstOpcode,
1166                                  const TargetRegisterClass* RC) {
1167   unsigned ResultReg = createResultReg(RC);
1168   const MCInstrDesc &II = TII.get(MachineInstOpcode);
1169
1170   BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II, ResultReg);
1171   return ResultReg;
1172 }
1173
1174 unsigned FastISel::FastEmitInst_r(unsigned MachineInstOpcode,
1175                                   const TargetRegisterClass *RC,
1176                                   unsigned Op0, bool Op0IsKill) {
1177   unsigned ResultReg = createResultReg(RC);
1178   const MCInstrDesc &II = TII.get(MachineInstOpcode);
1179
1180   if (II.getNumDefs() >= 1)
1181     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II, ResultReg)
1182       .addReg(Op0, Op0IsKill * RegState::Kill);
1183   else {
1184     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II)
1185       .addReg(Op0, Op0IsKill * RegState::Kill);
1186     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, TII.get(TargetOpcode::COPY),
1187             ResultReg).addReg(II.ImplicitDefs[0]);
1188   }
1189
1190   return ResultReg;
1191 }
1192
1193 unsigned FastISel::FastEmitInst_rr(unsigned MachineInstOpcode,
1194                                    const TargetRegisterClass *RC,
1195                                    unsigned Op0, bool Op0IsKill,
1196                                    unsigned Op1, bool Op1IsKill) {
1197   unsigned ResultReg = createResultReg(RC);
1198   const MCInstrDesc &II = TII.get(MachineInstOpcode);
1199
1200   if (II.getNumDefs() >= 1)
1201     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II, ResultReg)
1202       .addReg(Op0, Op0IsKill * RegState::Kill)
1203       .addReg(Op1, Op1IsKill * RegState::Kill);
1204   else {
1205     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II)
1206       .addReg(Op0, Op0IsKill * RegState::Kill)
1207       .addReg(Op1, Op1IsKill * RegState::Kill);
1208     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, TII.get(TargetOpcode::COPY),
1209             ResultReg).addReg(II.ImplicitDefs[0]);
1210   }
1211   return ResultReg;
1212 }
1213
1214 unsigned FastISel::FastEmitInst_rrr(unsigned MachineInstOpcode,
1215                                    const TargetRegisterClass *RC,
1216                                    unsigned Op0, bool Op0IsKill,
1217                                    unsigned Op1, bool Op1IsKill,
1218                                    unsigned Op2, bool Op2IsKill) {
1219   unsigned ResultReg = createResultReg(RC);
1220   const MCInstrDesc &II = TII.get(MachineInstOpcode);
1221
1222   if (II.getNumDefs() >= 1)
1223     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II, ResultReg)
1224       .addReg(Op0, Op0IsKill * RegState::Kill)
1225       .addReg(Op1, Op1IsKill * RegState::Kill)
1226       .addReg(Op2, Op2IsKill * RegState::Kill);
1227   else {
1228     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II)
1229       .addReg(Op0, Op0IsKill * RegState::Kill)
1230       .addReg(Op1, Op1IsKill * RegState::Kill)
1231       .addReg(Op2, Op2IsKill * RegState::Kill);
1232     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, TII.get(TargetOpcode::COPY),
1233             ResultReg).addReg(II.ImplicitDefs[0]);
1234   }
1235   return ResultReg;
1236 }
1237
1238 unsigned FastISel::FastEmitInst_ri(unsigned MachineInstOpcode,
1239                                    const TargetRegisterClass *RC,
1240                                    unsigned Op0, bool Op0IsKill,
1241                                    uint64_t Imm) {
1242   unsigned ResultReg = createResultReg(RC);
1243   const MCInstrDesc &II = TII.get(MachineInstOpcode);
1244
1245   if (II.getNumDefs() >= 1)
1246     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II, ResultReg)
1247       .addReg(Op0, Op0IsKill * RegState::Kill)
1248       .addImm(Imm);
1249   else {
1250     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II)
1251       .addReg(Op0, Op0IsKill * RegState::Kill)
1252       .addImm(Imm);
1253     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, TII.get(TargetOpcode::COPY),
1254             ResultReg).addReg(II.ImplicitDefs[0]);
1255   }
1256   return ResultReg;
1257 }
1258
1259 unsigned FastISel::FastEmitInst_rii(unsigned MachineInstOpcode,
1260                                    const TargetRegisterClass *RC,
1261                                    unsigned Op0, bool Op0IsKill,
1262                                    uint64_t Imm1, uint64_t Imm2) {
1263   unsigned ResultReg = createResultReg(RC);
1264   const MCInstrDesc &II = TII.get(MachineInstOpcode);
1265
1266   if (II.getNumDefs() >= 1)
1267     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II, ResultReg)
1268       .addReg(Op0, Op0IsKill * RegState::Kill)
1269       .addImm(Imm1)
1270       .addImm(Imm2);
1271   else {
1272     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II)
1273       .addReg(Op0, Op0IsKill * RegState::Kill)
1274       .addImm(Imm1)
1275       .addImm(Imm2);
1276     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, TII.get(TargetOpcode::COPY),
1277             ResultReg).addReg(II.ImplicitDefs[0]);
1278   }
1279   return ResultReg;
1280 }
1281
1282 unsigned FastISel::FastEmitInst_rf(unsigned MachineInstOpcode,
1283                                    const TargetRegisterClass *RC,
1284                                    unsigned Op0, bool Op0IsKill,
1285                                    const ConstantFP *FPImm) {
1286   unsigned ResultReg = createResultReg(RC);
1287   const MCInstrDesc &II = TII.get(MachineInstOpcode);
1288
1289   if (II.getNumDefs() >= 1)
1290     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II, ResultReg)
1291       .addReg(Op0, Op0IsKill * RegState::Kill)
1292       .addFPImm(FPImm);
1293   else {
1294     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II)
1295       .addReg(Op0, Op0IsKill * RegState::Kill)
1296       .addFPImm(FPImm);
1297     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, TII.get(TargetOpcode::COPY),
1298             ResultReg).addReg(II.ImplicitDefs[0]);
1299   }
1300   return ResultReg;
1301 }
1302
1303 unsigned FastISel::FastEmitInst_rri(unsigned MachineInstOpcode,
1304                                     const TargetRegisterClass *RC,
1305                                     unsigned Op0, bool Op0IsKill,
1306                                     unsigned Op1, bool Op1IsKill,
1307                                     uint64_t Imm) {
1308   unsigned ResultReg = createResultReg(RC);
1309   const MCInstrDesc &II = TII.get(MachineInstOpcode);
1310
1311   if (II.getNumDefs() >= 1)
1312     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II, ResultReg)
1313       .addReg(Op0, Op0IsKill * RegState::Kill)
1314       .addReg(Op1, Op1IsKill * RegState::Kill)
1315       .addImm(Imm);
1316   else {
1317     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II)
1318       .addReg(Op0, Op0IsKill * RegState::Kill)
1319       .addReg(Op1, Op1IsKill * RegState::Kill)
1320       .addImm(Imm);
1321     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, TII.get(TargetOpcode::COPY),
1322             ResultReg).addReg(II.ImplicitDefs[0]);
1323   }
1324   return ResultReg;
1325 }
1326
1327 unsigned FastISel::FastEmitInst_rrii(unsigned MachineInstOpcode,
1328                                      const TargetRegisterClass *RC,
1329                                      unsigned Op0, bool Op0IsKill,
1330                                      unsigned Op1, bool Op1IsKill,
1331                                      uint64_t Imm1, uint64_t Imm2) {
1332   unsigned ResultReg = createResultReg(RC);
1333   const MCInstrDesc &II = TII.get(MachineInstOpcode);
1334
1335   if (II.getNumDefs() >= 1)
1336     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II, ResultReg)
1337       .addReg(Op0, Op0IsKill * RegState::Kill)
1338       .addReg(Op1, Op1IsKill * RegState::Kill)
1339       .addImm(Imm1).addImm(Imm2);
1340   else {
1341     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II)
1342       .addReg(Op0, Op0IsKill * RegState::Kill)
1343       .addReg(Op1, Op1IsKill * RegState::Kill)
1344       .addImm(Imm1).addImm(Imm2);
1345     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, TII.get(TargetOpcode::COPY),
1346             ResultReg).addReg(II.ImplicitDefs[0]);
1347   }
1348   return ResultReg;
1349 }
1350
1351 unsigned FastISel::FastEmitInst_i(unsigned MachineInstOpcode,
1352                                   const TargetRegisterClass *RC,
1353                                   uint64_t Imm) {
1354   unsigned ResultReg = createResultReg(RC);
1355   const MCInstrDesc &II = TII.get(MachineInstOpcode);
1356
1357   if (II.getNumDefs() >= 1)
1358     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II, ResultReg).addImm(Imm);
1359   else {
1360     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II).addImm(Imm);
1361     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, TII.get(TargetOpcode::COPY),
1362             ResultReg).addReg(II.ImplicitDefs[0]);
1363   }
1364   return ResultReg;
1365 }
1366
1367 unsigned FastISel::FastEmitInst_ii(unsigned MachineInstOpcode,
1368                                   const TargetRegisterClass *RC,
1369                                   uint64_t Imm1, uint64_t Imm2) {
1370   unsigned ResultReg = createResultReg(RC);
1371   const MCInstrDesc &II = TII.get(MachineInstOpcode);
1372
1373   if (II.getNumDefs() >= 1)
1374     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II, ResultReg)
1375       .addImm(Imm1).addImm(Imm2);
1376   else {
1377     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II).addImm(Imm1).addImm(Imm2);
1378     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, TII.get(TargetOpcode::COPY),
1379             ResultReg).addReg(II.ImplicitDefs[0]);
1380   }
1381   return ResultReg;
1382 }
1383
1384 unsigned FastISel::FastEmitInst_extractsubreg(MVT RetVT,
1385                                               unsigned Op0, bool Op0IsKill,
1386                                               uint32_t Idx) {
1387   unsigned ResultReg = createResultReg(TLI.getRegClassFor(RetVT));
1388   assert(TargetRegisterInfo::isVirtualRegister(Op0) &&
1389          "Cannot yet extract from physregs");
1390   const TargetRegisterClass *RC = MRI.getRegClass(Op0);
1391   MRI.constrainRegClass(Op0, TRI.getSubClassWithSubReg(RC, Idx));
1392   BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt,
1393           DL, TII.get(TargetOpcode::COPY), ResultReg)
1394     .addReg(Op0, getKillRegState(Op0IsKill), Idx);
1395   return ResultReg;
1396 }
1397
1398 /// FastEmitZExtFromI1 - Emit MachineInstrs to compute the value of Op
1399 /// with all but the least significant bit set to zero.
1400 unsigned FastISel::FastEmitZExtFromI1(MVT VT, unsigned Op0, bool Op0IsKill) {
1401   return FastEmit_ri(VT, VT, ISD::AND, Op0, Op0IsKill, 1);
1402 }
1403
1404 /// HandlePHINodesInSuccessorBlocks - Handle PHI nodes in successor blocks.
1405 /// Emit code to ensure constants are copied into registers when needed.
1406 /// Remember the virtual registers that need to be added to the Machine PHI
1407 /// nodes as input.  We cannot just directly add them, because expansion
1408 /// might result in multiple MBB's for one BB.  As such, the start of the
1409 /// BB might correspond to a different MBB than the end.
1410 bool FastISel::HandlePHINodesInSuccessorBlocks(const BasicBlock *LLVMBB) {
1411   const TerminatorInst *TI = LLVMBB->getTerminator();
1412
1413   SmallPtrSet<MachineBasicBlock *, 4> SuccsHandled;
1414   unsigned OrigNumPHINodesToUpdate = FuncInfo.PHINodesToUpdate.size();
1415
1416   // Check successor nodes' PHI nodes that expect a constant to be available
1417   // from this block.
1418   for (unsigned succ = 0, e = TI->getNumSuccessors(); succ != e; ++succ) {
1419     const BasicBlock *SuccBB = TI->getSuccessor(succ);
1420     if (!isa<PHINode>(SuccBB->begin())) continue;
1421     MachineBasicBlock *SuccMBB = FuncInfo.MBBMap[SuccBB];
1422
1423     // If this terminator has multiple identical successors (common for
1424     // switches), only handle each succ once.
1425     if (!SuccsHandled.insert(SuccMBB)) continue;
1426
1427     MachineBasicBlock::iterator MBBI = SuccMBB->begin();
1428
1429     // At this point we know that there is a 1-1 correspondence between LLVM PHI
1430     // nodes and Machine PHI nodes, but the incoming operands have not been
1431     // emitted yet.
1432     for (BasicBlock::const_iterator I = SuccBB->begin();
1433          const PHINode *PN = dyn_cast<PHINode>(I); ++I) {
1434
1435       // Ignore dead phi's.
1436       if (PN->use_empty()) continue;
1437
1438       // Only handle legal types. Two interesting things to note here. First,
1439       // by bailing out early, we may leave behind some dead instructions,
1440       // since SelectionDAG's HandlePHINodesInSuccessorBlocks will insert its
1441       // own moves. Second, this check is necessary because FastISel doesn't
1442       // use CreateRegs to create registers, so it always creates
1443       // exactly one register for each non-void instruction.
1444       EVT VT = TLI.getValueType(PN->getType(), /*AllowUnknown=*/true);
1445       if (VT == MVT::Other || !TLI.isTypeLegal(VT)) {
1446         // Handle integer promotions, though, because they're common and easy.
1447         if (VT == MVT::i1 || VT == MVT::i8 || VT == MVT::i16)
1448           VT = TLI.getTypeToTransformTo(LLVMBB->getContext(), VT);
1449         else {
1450           FuncInfo.PHINodesToUpdate.resize(OrigNumPHINodesToUpdate);
1451           return false;
1452         }
1453       }
1454
1455       const Value *PHIOp = PN->getIncomingValueForBlock(LLVMBB);
1456
1457       // Set the DebugLoc for the copy. Prefer the location of the operand
1458       // if there is one; use the location of the PHI otherwise.
1459       DL = PN->getDebugLoc();
1460       if (const Instruction *Inst = dyn_cast<Instruction>(PHIOp))
1461         DL = Inst->getDebugLoc();
1462
1463       unsigned Reg = getRegForValue(PHIOp);
1464       if (Reg == 0) {
1465         FuncInfo.PHINodesToUpdate.resize(OrigNumPHINodesToUpdate);
1466         return false;
1467       }
1468       FuncInfo.PHINodesToUpdate.push_back(std::make_pair(MBBI++, Reg));
1469       DL = DebugLoc();
1470     }
1471   }
1472
1473   return true;
1474 }