lib/CodeGen/SelectionDAG/FastISel.cpp

   1 //===-- FastISel.cpp - Implementation of the FastISel class ---------------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains the implementation of the FastISel class.
  11 //
  12 // "Fast" instruction selection is designed to emit very poor code quickly.
  13 // Also, it is not designed to be able to do much lowering, so most illegal
  14 // types (e.g. i64 on 32-bit targets) and operations are not supported.  It is
  15 // also not intended to be able to do much optimization, except in a few cases
  16 // where doing optimizations reduces overall compile time.  For example, folding
  17 // constants into immediate fields is often done, because it's cheap and it
  18 // reduces the number of instructions later phases have to examine.
  19 //
  20 // "Fast" instruction selection is able to fail gracefully and transfer
  21 // control to the SelectionDAG selector for operations that it doesn't
  22 // support.  In many cases, this allows us to avoid duplicating a lot of
  23 // the complicated lowering logic that SelectionDAG currently has.
  24 //
  25 // The intended use for "fast" instruction selection is "-O0" mode
  26 // compilation, where the quality of the generated code is irrelevant when
  27 // weighed against the speed at which the code can be generated.  Also,
  28 // at -O0, the LLVM optimizers are not running, and this makes the
  29 // compile time of codegen a much higher portion of the overall compile
  30 // time.  Despite its limitations, "fast" instruction selection is able to
  31 // handle enough code on its own to provide noticeable overall speedups
  32 // in -O0 compiles.
  33 //
  34 // Basic operations are supported in a target-independent way, by reading
  35 // the same instruction descriptions that the SelectionDAG selector reads,
  36 // and identifying simple arithmetic operations that can be directly selected
  37 // from simple operators.  More complicated operations currently require
  38 // target-specific code.
  39 //
  40 //===----------------------------------------------------------------------===//
  41
  42 #define DEBUG_TYPE "isel"
  43 #include "llvm/DebugInfo.h"
  44 #include "llvm/Function.h"
  45 #include "llvm/GlobalVariable.h"
  46 #include "llvm/Instructions.h"
  47 #include "llvm/IntrinsicInst.h"
  48 #include "llvm/Operator.h"
  49 #include "llvm/CodeGen/Analysis.h"
  50 #include "llvm/CodeGen/FastISel.h"
  51 #include "llvm/CodeGen/FunctionLoweringInfo.h"
  52 #include "llvm/CodeGen/MachineInstrBuilder.h"
  53 #include "llvm/CodeGen/MachineModuleInfo.h"
  54 #include "llvm/CodeGen/MachineRegisterInfo.h"
  55 #include "llvm/Analysis/Loads.h"
  56 #include "llvm/DataLayout.h"
  57 #include "llvm/Target/TargetInstrInfo.h"
  58 #include "llvm/Target/TargetLibraryInfo.h"
  59 #include "llvm/Target/TargetLowering.h"
  60 #include "llvm/Target/TargetMachine.h"
  61 #include "llvm/Support/ErrorHandling.h"
  62 #include "llvm/Support/Debug.h"
  63 #include "llvm/ADT/Statistic.h"
  64 using namespace llvm;
  65
  66 STATISTIC(NumFastIselSuccessIndependent, "Number of insts selected by "
  67           "target-independent selector");
  68 STATISTIC(NumFastIselSuccessTarget, "Number of insts selected by "
  69           "target-specific selector");
  70 STATISTIC(NumFastIselDead, "Number of dead insts removed on failure");
  71
  72 /// startNewBlock - Set the current block to which generated machine
  73 /// instructions will be appended, and clear the local CSE map.
  74 ///
  75 void FastISel::startNewBlock() {
  76   LocalValueMap.clear();
  77
  78   EmitStartPt = 0;
  79
  80   // Advance the emit start point past any EH_LABEL instructions.
  81   MachineBasicBlock::iterator
  82     I = FuncInfo.MBB->begin(), E = FuncInfo.MBB->end();
  83   while (I != E && I->getOpcode() == TargetOpcode::EH_LABEL) {
  84     EmitStartPt = I;
  85     ++I;
  86   }
  87   LastLocalValue = EmitStartPt;
  88 }
  89
  90 void FastISel::flushLocalValueMap() {
  91   LocalValueMap.clear();
  92   LastLocalValue = EmitStartPt;
  93   recomputeInsertPt();
  94 }
  95
  96 bool FastISel::hasTrivialKill(const Value *V) const {
  97   // Don't consider constants or arguments to have trivial kills.
  98   const Instruction *I = dyn_cast<Instruction>(V);
  99   if (!I)
 100     return false;
 101
 102   // No-op casts are trivially coalesced by fast-isel.
 103   if (const CastInst *Cast = dyn_cast<CastInst>(I))
 104     if (Cast->isNoopCast(TD) && !hasTrivialKill(Cast->getOperand(0)))
 105       return false;
 106
 107   // GEPs with all zero indices are trivially coalesced by fast-isel.
 108   if (const GetElementPtrInst *GEP = dyn_cast<GetElementPtrInst>(I))
 109     if (GEP->hasAllZeroIndices() && !hasTrivialKill(GEP->getOperand(0)))
 110       return false;
 111
 112   // Only instructions with a single use in the same basic block are considered
 113   // to have trivial kills.
 114   return I->hasOneUse() &&
 115          !(I->getOpcode() == Instruction::BitCast ||
 116            I->getOpcode() == Instruction::PtrToInt ||
 117            I->getOpcode() == Instruction::IntToPtr) &&
 118          cast<Instruction>(*I->use_begin())->getParent() == I->getParent();
 119 }
 120
 121 unsigned FastISel::getRegForValue(const Value *V) {
 122   EVT RealVT = TLI.getValueType(V->getType(), /*AllowUnknown=*/true);
 123   // Don't handle non-simple values in FastISel.
 124   if (!RealVT.isSimple())
 125     return 0;
 126
 127   // Ignore illegal types. We must do this before looking up the value
 128   // in ValueMap because Arguments are given virtual registers regardless
 129   // of whether FastISel can handle them.
 130   MVT VT = RealVT.getSimpleVT();
 131   if (!TLI.isTypeLegal(VT)) {
 132     // Handle integer promotions, though, because they're common and easy.
 133     if (VT == MVT::i1 || VT == MVT::i8 || VT == MVT::i16)
 134       VT = TLI.getTypeToTransformTo(V->getContext(), VT).getSimpleVT();
 135     else
 136       return 0;
 137   }
 138
 139   // Look up the value to see if we already have a register for it.
 140   unsigned Reg = lookUpRegForValue(V);
 141   if (Reg != 0)
 142     return Reg;
 143
 144   // In bottom-up mode, just create the virtual register which will be used
 145   // to hold the value. It will be materialized later.
 146   if (isa<Instruction>(V) &&
 147       (!isa<AllocaInst>(V) ||
 148        !FuncInfo.StaticAllocaMap.count(cast<AllocaInst>(V))))
 149     return FuncInfo.InitializeRegForValue(V);
 150
 151   SavePoint SaveInsertPt = enterLocalValueArea();
 152
 153   // Materialize the value in a register. Emit any instructions in the
 154   // local value area.
 155   Reg = materializeRegForValue(V, VT);
 156
 157   leaveLocalValueArea(SaveInsertPt);
 158
 159   return Reg;
 160 }
 161
 162 /// materializeRegForValue - Helper for getRegForValue. This function is
 163 /// called when the value isn't already available in a register and must
 164 /// be materialized with new instructions.
 165 unsigned FastISel::materializeRegForValue(const Value *V, MVT VT) {
 166   unsigned Reg = 0;
 167
 168   if (const ConstantInt *CI = dyn_cast<ConstantInt>(V)) {
 169     if (CI->getValue().getActiveBits() <= 64)
 170       Reg = FastEmit_i(VT, VT, ISD::Constant, CI->getZExtValue());
 171   } else if (isa<AllocaInst>(V)) {
 172     Reg = TargetMaterializeAlloca(cast<AllocaInst>(V));
 173   } else if (isa<ConstantPointerNull>(V)) {
 174     // Translate this as an integer zero so that it can be
 175     // local-CSE'd with actual integer zeros.
 176     Reg =
 177       getRegForValue(Constant::getNullValue(TD.getIntPtrType(V->getType())));
 178   } else if (const ConstantFP *CF = dyn_cast<ConstantFP>(V)) {
 179     if (CF->isNullValue()) {
 180       Reg = TargetMaterializeFloatZero(CF);
 181     } else {
 182       // Try to emit the constant directly.
 183       Reg = FastEmit_f(VT, VT, ISD::ConstantFP, CF);
 184     }
 185
 186     if (!Reg) {
 187       // Try to emit the constant by using an integer constant with a cast.
 188       const APFloat &Flt = CF->getValueAPF();
 189       EVT IntVT = TLI.getPointerTy();
 190
 191       uint64_t x[2];
 192       uint32_t IntBitWidth = IntVT.getSizeInBits();
 193       bool isExact;
 194       (void) Flt.convertToInteger(x, IntBitWidth, /*isSigned=*/true,
 195                                   APFloat::rmTowardZero, &isExact);
 196       if (isExact) {
 197         APInt IntVal(IntBitWidth, x);
 198
 199         unsigned IntegerReg =
 200           getRegForValue(ConstantInt::get(V->getContext(), IntVal));
 201         if (IntegerReg != 0)
 202           Reg = FastEmit_r(IntVT.getSimpleVT(), VT, ISD::SINT_TO_FP,
 203                            IntegerReg, /*Kill=*/false);
 204       }
 205     }
 206   } else if (const Operator *Op = dyn_cast<Operator>(V)) {
 207     if (!SelectOperator(Op, Op->getOpcode()))
 208       if (!isa<Instruction>(Op) ||
 209           !TargetSelectInstruction(cast<Instruction>(Op)))
 210         return 0;
 211     Reg = lookUpRegForValue(Op);
 212   } else if (isa<UndefValue>(V)) {
 213     Reg = createResultReg(TLI.getRegClassFor(VT));
 214     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL,
 215             TII.get(TargetOpcode::IMPLICIT_DEF), Reg);
 216   }
 217
 218   // If target-independent code couldn't handle the value, give target-specific
 219   // code a try.
 220   if (!Reg && isa<Constant>(V))
 221     Reg = TargetMaterializeConstant(cast<Constant>(V));
 222
 223   // Don't cache constant materializations in the general ValueMap.
 224   // To do so would require tracking what uses they dominate.
 225   if (Reg != 0) {
 226     LocalValueMap[V] = Reg;
 227     LastLocalValue = MRI.getVRegDef(Reg);
 228   }
 229   return Reg;
 230 }
 231
 232 unsigned FastISel::lookUpRegForValue(const Value *V) {
 233   // Look up the value to see if we already have a register for it. We
 234   // cache values defined by Instructions across blocks, and other values
 235   // only locally. This is because Instructions already have the SSA
 236   // def-dominates-use requirement enforced.
 237   DenseMap<const Value *, unsigned>::iterator I = FuncInfo.ValueMap.find(V);
 238   if (I != FuncInfo.ValueMap.end())
 239     return I->second;
 240   return LocalValueMap[V];
 241 }
 242
 243 /// UpdateValueMap - Update the value map to include the new mapping for this
 244 /// instruction, or insert an extra copy to get the result in a previous
 245 /// determined register.
 246 /// NOTE: This is only necessary because we might select a block that uses
 247 /// a value before we select the block that defines the value.  It might be
 248 /// possible to fix this by selecting blocks in reverse postorder.
 249 void FastISel::UpdateValueMap(const Value *I, unsigned Reg, unsigned NumRegs) {
 250   if (!isa<Instruction>(I)) {
 251     LocalValueMap[I] = Reg;
 252     return;
 253   }
 254
 255   unsigned &AssignedReg = FuncInfo.ValueMap[I];
 256   if (AssignedReg == 0)
 257     // Use the new register.
 258     AssignedReg = Reg;
 259   else if (Reg != AssignedReg) {
 260     // Arrange for uses of AssignedReg to be replaced by uses of Reg.
 261     for (unsigned i = 0; i < NumRegs; i++)
 262       FuncInfo.RegFixups[AssignedReg+i] = Reg+i;
 263
 264     AssignedReg = Reg;
 265   }
 266 }
 267
 268 std::pair<unsigned, bool> FastISel::getRegForGEPIndex(const Value *Idx) {
 269   unsigned IdxN = getRegForValue(Idx);
 270   if (IdxN == 0)
 271     // Unhandled operand. Halt "fast" selection and bail.
 272     return std::pair<unsigned, bool>(0, false);
 273
 274   bool IdxNIsKill = hasTrivialKill(Idx);
 275
 276   // If the index is smaller or larger than intptr_t, truncate or extend it.
 277   MVT PtrVT = TLI.getPointerTy();
 278   EVT IdxVT = EVT::getEVT(Idx->getType(), /*HandleUnknown=*/false);
 279   if (IdxVT.bitsLT(PtrVT)) {
 280     IdxN = FastEmit_r(IdxVT.getSimpleVT(), PtrVT, ISD::SIGN_EXTEND,
 281                       IdxN, IdxNIsKill);
 282     IdxNIsKill = true;
 283   }
 284   else if (IdxVT.bitsGT(PtrVT)) {
 285     IdxN = FastEmit_r(IdxVT.getSimpleVT(), PtrVT, ISD::TRUNCATE,
 286                       IdxN, IdxNIsKill);
 287     IdxNIsKill = true;
 288   }
 289   return std::pair<unsigned, bool>(IdxN, IdxNIsKill);
 290 }
 291
 292 void FastISel::recomputeInsertPt() {
 293   if (getLastLocalValue()) {
 294     FuncInfo.InsertPt = getLastLocalValue();
 295     FuncInfo.MBB = FuncInfo.InsertPt->getParent();
 296     ++FuncInfo.InsertPt;
 297   } else
 298     FuncInfo.InsertPt = FuncInfo.MBB->getFirstNonPHI();
 299
 300   // Now skip past any EH_LABELs, which must remain at the beginning.
 301   while (FuncInfo.InsertPt != FuncInfo.MBB->end() &&
 302          FuncInfo.InsertPt->getOpcode() == TargetOpcode::EH_LABEL)
 303     ++FuncInfo.InsertPt;
 304 }
 305
 306 void FastISel::removeDeadCode(MachineBasicBlock::iterator I,
 307                               MachineBasicBlock::iterator E) {
 308   assert (I && E && std::distance(I, E) > 0 && "Invalid iterator!");
 309   while (I != E) {
 310     MachineInstr *Dead = &*I;
 311     ++I;
 312     Dead->eraseFromParent();
 313     ++NumFastIselDead;
 314   }
 315   recomputeInsertPt();
 316 }
 317
 318 FastISel::SavePoint FastISel::enterLocalValueArea() {
 319   MachineBasicBlock::iterator OldInsertPt = FuncInfo.InsertPt;
 320   DebugLoc OldDL = DL;
 321   recomputeInsertPt();
 322   DL = DebugLoc();
 323   SavePoint SP = { OldInsertPt, OldDL };
 324   return SP;
 325 }
 326
 327 void FastISel::leaveLocalValueArea(SavePoint OldInsertPt) {
 328   if (FuncInfo.InsertPt != FuncInfo.MBB->begin())
 329     LastLocalValue = llvm::prior(FuncInfo.InsertPt);
 330
 331   // Restore the previous insert position.
 332   FuncInfo.InsertPt = OldInsertPt.InsertPt;
 333   DL = OldInsertPt.DL;
 334 }
 335
 336 /// SelectBinaryOp - Select and emit code for a binary operator instruction,
 337 /// which has an opcode which directly corresponds to the given ISD opcode.
 338 ///
 339 bool FastISel::SelectBinaryOp(const User *I, unsigned ISDOpcode) {
 340   EVT VT = EVT::getEVT(I->getType(), /*HandleUnknown=*/true);
 341   if (VT == MVT::Other || !VT.isSimple())
 342     // Unhandled type. Halt "fast" selection and bail.
 343     return false;
 344
 345   // We only handle legal types. For example, on x86-32 the instruction
 346   // selector contains all of the 64-bit instructions from x86-64,
 347   // under the assumption that i64 won't be used if the target doesn't
 348   // support it.
 349   if (!TLI.isTypeLegal(VT)) {
 350     // MVT::i1 is special. Allow AND, OR, or XOR because they
 351     // don't require additional zeroing, which makes them easy.
 352     if (VT == MVT::i1 &&
 353         (ISDOpcode == ISD::AND || ISDOpcode == ISD::OR ||
 354          ISDOpcode == ISD::XOR))
 355       VT = TLI.getTypeToTransformTo(I->getContext(), VT);
 356     else
 357       return false;
 358   }
 359
 360   // Check if the first operand is a constant, and handle it as "ri".  At -O0,
 361   // we don't have anything that canonicalizes operand order.
 362   if (ConstantInt *CI = dyn_cast<ConstantInt>(I->getOperand(0)))
 363     if (isa<Instruction>(I) && cast<Instruction>(I)->isCommutative()) {
 364       unsigned Op1 = getRegForValue(I->getOperand(1));
 365       if (Op1 == 0) return false;
 366
 367       bool Op1IsKill = hasTrivialKill(I->getOperand(1));
 368
 369       unsigned ResultReg = FastEmit_ri_(VT.getSimpleVT(), ISDOpcode, Op1,
 370                                         Op1IsKill, CI->getZExtValue(),
 371                                         VT.getSimpleVT());
 372       if (ResultReg == 0) return false;
 373
 374       // We successfully emitted code for the given LLVM Instruction.
 375       UpdateValueMap(I, ResultReg);
 376       return true;
 377     }
 378
 379
 380   unsigned Op0 = getRegForValue(I->getOperand(0));
 381   if (Op0 == 0)   // Unhandled operand. Halt "fast" selection and bail.
 382     return false;
 383
 384   bool Op0IsKill = hasTrivialKill(I->getOperand(0));
 385
 386   // Check if the second operand is a constant and handle it appropriately.
 387   if (ConstantInt *CI = dyn_cast<ConstantInt>(I->getOperand(1))) {
 388     uint64_t Imm = CI->getZExtValue();
 389
 390     // Transform "sdiv exact X, 8" -> "sra X, 3".
 391     if (ISDOpcode == ISD::SDIV && isa<BinaryOperator>(I) &&
 392         cast<BinaryOperator>(I)->isExact() &&
 393         isPowerOf2_64(Imm)) {
 394       Imm = Log2_64(Imm);
 395       ISDOpcode = ISD::SRA;
 396     }
 397
 398     // Transform "urem x, pow2" -> "and x, pow2-1".
 399     if (ISDOpcode == ISD::UREM && isa<BinaryOperator>(I) &&
 400         isPowerOf2_64(Imm)) {
 401       --Imm;
 402       ISDOpcode = ISD::AND;
 403     }
 404
 405     unsigned ResultReg = FastEmit_ri_(VT.getSimpleVT(), ISDOpcode, Op0,
 406                                       Op0IsKill, Imm, VT.getSimpleVT());
 407     if (ResultReg == 0) return false;
 408
 409     // We successfully emitted code for the given LLVM Instruction.
 410     UpdateValueMap(I, ResultReg);
 411     return true;
 412   }
 413
 414   // Check if the second operand is a constant float.
 415   if (ConstantFP *CF = dyn_cast<ConstantFP>(I->getOperand(1))) {
 416     unsigned ResultReg = FastEmit_rf(VT.getSimpleVT(), VT.getSimpleVT(),
 417                                      ISDOpcode, Op0, Op0IsKill, CF);
 418     if (ResultReg != 0) {
 419       // We successfully emitted code for the given LLVM Instruction.
 420       UpdateValueMap(I, ResultReg);
 421       return true;
 422     }
 423   }
 424
 425   unsigned Op1 = getRegForValue(I->getOperand(1));
 426   if (Op1 == 0)
 427     // Unhandled operand. Halt "fast" selection and bail.
 428     return false;
 429
 430   bool Op1IsKill = hasTrivialKill(I->getOperand(1));
 431
 432   // Now we have both operands in registers. Emit the instruction.
 433   unsigned ResultReg = FastEmit_rr(VT.getSimpleVT(), VT.getSimpleVT(),
 434                                    ISDOpcode,
 435                                    Op0, Op0IsKill,
 436                                    Op1, Op1IsKill);
 437   if (ResultReg == 0)
 438     // Target-specific code wasn't able to find a machine opcode for
 439     // the given ISD opcode and type. Halt "fast" selection and bail.
 440     return false;
 441
 442   // We successfully emitted code for the given LLVM Instruction.
 443   UpdateValueMap(I, ResultReg);
 444   return true;
 445 }
 446
 447 bool FastISel::SelectGetElementPtr(const User *I) {
 448   unsigned N = getRegForValue(I->getOperand(0));
 449   if (N == 0)
 450     // Unhandled operand. Halt "fast" selection and bail.
 451     return false;
 452
 453   bool NIsKill = hasTrivialKill(I->getOperand(0));
 454
 455   // Keep a running tab of the total offset to coalesce multiple N = N + Offset
 456   // into a single N = N + TotalOffset.
 457   uint64_t TotalOffs = 0;
 458   // FIXME: What's a good SWAG number for MaxOffs?
 459   uint64_t MaxOffs = 2048;
 460   Type *Ty = I->getOperand(0)->getType();
 461   MVT VT = TLI.getPointerTy();
 462   for (GetElementPtrInst::const_op_iterator OI = I->op_begin()+1,
 463        E = I->op_end(); OI != E; ++OI) {
 464     const Value *Idx = *OI;
 465     if (StructType *StTy = dyn_cast<StructType>(Ty)) {
 466       unsigned Field = cast<ConstantInt>(Idx)->getZExtValue();
 467       if (Field) {
 468         // N = N + Offset
 469         TotalOffs += TD.getStructLayout(StTy)->getElementOffset(Field);
 470         if (TotalOffs >= MaxOffs) {
 471           N = FastEmit_ri_(VT, ISD::ADD, N, NIsKill, TotalOffs, VT);
 472           if (N == 0)
 473             // Unhandled operand. Halt "fast" selection and bail.
 474             return false;
 475           NIsKill = true;
 476           TotalOffs = 0;
 477         }
 478       }
 479       Ty = StTy->getElementType(Field);
 480     } else {
 481       Ty = cast<SequentialType>(Ty)->getElementType();
 482
 483       // If this is a constant subscript, handle it quickly.
 484       if (const ConstantInt *CI = dyn_cast<ConstantInt>(Idx)) {
 485         if (CI->isZero()) continue;
 486         // N = N + Offset
 487         TotalOffs +=
 488           TD.getTypeAllocSize(Ty)*cast<ConstantInt>(CI)->getSExtValue();
 489         if (TotalOffs >= MaxOffs) {
 490           N = FastEmit_ri_(VT, ISD::ADD, N, NIsKill, TotalOffs, VT);
 491           if (N == 0)
 492             // Unhandled operand. Halt "fast" selection and bail.
 493             return false;
 494           NIsKill = true;
 495           TotalOffs = 0;
 496         }
 497         continue;
 498       }
 499       if (TotalOffs) {
 500         N = FastEmit_ri_(VT, ISD::ADD, N, NIsKill, TotalOffs, VT);
 501         if (N == 0)
 502           // Unhandled operand. Halt "fast" selection and bail.
 503           return false;
 504         NIsKill = true;
 505         TotalOffs = 0;
 506       }
 507
 508       // N = N + Idx * ElementSize;
 509       uint64_t ElementSize = TD.getTypeAllocSize(Ty);
 510       std::pair<unsigned, bool> Pair = getRegForGEPIndex(Idx);
 511       unsigned IdxN = Pair.first;
 512       bool IdxNIsKill = Pair.second;
 513       if (IdxN == 0)
 514         // Unhandled operand. Halt "fast" selection and bail.
 515         return false;
 516
 517       if (ElementSize != 1) {
 518         IdxN = FastEmit_ri_(VT, ISD::MUL, IdxN, IdxNIsKill, ElementSize, VT);
 519         if (IdxN == 0)
 520           // Unhandled operand. Halt "fast" selection and bail.
 521           return false;
 522         IdxNIsKill = true;
 523       }
 524       N = FastEmit_rr(VT, VT, ISD::ADD, N, NIsKill, IdxN, IdxNIsKill);
 525       if (N == 0)
 526         // Unhandled operand. Halt "fast" selection and bail.
 527         return false;
 528     }
 529   }
 530   if (TotalOffs) {
 531     N = FastEmit_ri_(VT, ISD::ADD, N, NIsKill, TotalOffs, VT);
 532     if (N == 0)
 533       // Unhandled operand. Halt "fast" selection and bail.
 534       return false;
 535   }
 536
 537   // We successfully emitted code for the given LLVM Instruction.
 538   UpdateValueMap(I, N);
 539   return true;
 540 }
 541
 542 bool FastISel::SelectCall(const User *I) {
 543   const CallInst *Call = cast<CallInst>(I);
 544
 545   // Handle simple inline asms.
 546   if (const InlineAsm *IA = dyn_cast<InlineAsm>(Call->getCalledValue())) {
 547     // Don't attempt to handle constraints.
 548     if (!IA->getConstraintString().empty())
 549       return false;
 550
 551     unsigned ExtraInfo = 0;
 552     if (IA->hasSideEffects())
 553       ExtraInfo |= InlineAsm::Extra_HasSideEffects;
 554     if (IA->isAlignStack())
 555       ExtraInfo |= InlineAsm::Extra_IsAlignStack;
 556
 557     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL,
 558             TII.get(TargetOpcode::INLINEASM))
 559       .addExternalSymbol(IA->getAsmString().c_str())
 560       .addImm(ExtraInfo);
 561     return true;
 562   }
 563
 564   MachineModuleInfo &MMI = FuncInfo.MF->getMMI();
 565   ComputeUsesVAFloatArgument(*Call, &MMI);
 566
 567   const Function *F = Call->getCalledFunction();
 568   if (!F) return false;
 569
 570   // Handle selected intrinsic function calls.
 571   switch (F->getIntrinsicID()) {
 572   default: break;
 573     // At -O0 we don't care about the lifetime intrinsics.
 574   case Intrinsic::lifetime_start:
 575   case Intrinsic::lifetime_end:
 576     // The donothing intrinsic does, well, nothing.
 577   case Intrinsic::donothing:
 578     return true;
 579
 580   case Intrinsic::dbg_declare: {
 581     const DbgDeclareInst *DI = cast<DbgDeclareInst>(Call);
 582     if (!DIVariable(DI->getVariable()).Verify() ||
 583         !FuncInfo.MF->getMMI().hasDebugInfo()) {
 584       DEBUG(dbgs() << "Dropping debug info for " << *DI << "\n");
 585       return true;
 586     }
 587
 588     const Value *Address = DI->getAddress();
 589     if (!Address || isa<UndefValue>(Address)) {
 590       DEBUG(dbgs() << "Dropping debug info for " << *DI << "\n");
 591       return true;
 592     }
 593
 594     unsigned Reg = 0;
 595     unsigned Offset = 0;
 596     if (const Argument *Arg = dyn_cast<Argument>(Address)) {
 597       // Some arguments' frame index is recorded during argument lowering.
 598       Offset = FuncInfo.getArgumentFrameIndex(Arg);
 599       if (Offset)
 600         Reg = TRI.getFrameRegister(*FuncInfo.MF);
 601     }
 602     if (!Reg)
 603       Reg = lookUpRegForValue(Address);
 604
 605     // If we have a VLA that has a "use" in a metadata node that's then used
 606     // here but it has no other uses, then we have a problem. E.g.,
 607     //
 608     //   int foo (const int *x) {
 609     //     char a[*x];
 610     //     return 0;
 611     //   }
 612     //
 613     // If we assign 'a' a vreg and fast isel later on has to use the selection
 614     // DAG isel, it will want to copy the value to the vreg. However, there are
 615     // no uses, which goes counter to what selection DAG isel expects.
 616     if (!Reg && !Address->use_empty() && isa<Instruction>(Address) &&
 617         (!isa<AllocaInst>(Address) ||
 618          !FuncInfo.StaticAllocaMap.count(cast<AllocaInst>(Address))))
 619       Reg = FuncInfo.InitializeRegForValue(Address);
 620
 621     if (Reg)
 622       BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL,
 623               TII.get(TargetOpcode::DBG_VALUE))
 624         .addReg(Reg, RegState::Debug).addImm(Offset)
 625         .addMetadata(DI->getVariable());
 626     else
 627       // We can't yet handle anything else here because it would require
 628       // generating code, thus altering codegen because of debug info.
 629       DEBUG(dbgs() << "Dropping debug info for " << DI);
 630     return true;
 631   }
 632   case Intrinsic::dbg_value: {
 633     // This form of DBG_VALUE is target-independent.
 634     const DbgValueInst *DI = cast<DbgValueInst>(Call);
 635     const MCInstrDesc &II = TII.get(TargetOpcode::DBG_VALUE);
 636     const Value *V = DI->getValue();
 637     if (!V) {
 638       // Currently the optimizer can produce this; insert an undef to
 639       // help debugging.  Probably the optimizer should not do this.
 640       BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II)
 641         .addReg(0U).addImm(DI->getOffset())
 642         .addMetadata(DI->getVariable());
 643     } else if (const ConstantInt *CI = dyn_cast<ConstantInt>(V)) {
 644       if (CI->getBitWidth() > 64)
 645         BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II)
 646           .addCImm(CI).addImm(DI->getOffset())
 647           .addMetadata(DI->getVariable());
 648       else
 649         BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II)
 650           .addImm(CI->getZExtValue()).addImm(DI->getOffset())
 651           .addMetadata(DI->getVariable());
 652     } else if (const ConstantFP *CF = dyn_cast<ConstantFP>(V)) {
 653       BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II)
 654         .addFPImm(CF).addImm(DI->getOffset())
 655         .addMetadata(DI->getVariable());
 656     } else if (unsigned Reg = lookUpRegForValue(V)) {
 657       BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II)
 658         .addReg(Reg, RegState::Debug).addImm(DI->getOffset())
 659         .addMetadata(DI->getVariable());
 660     } else {
 661       // We can't yet handle anything else here because it would require
 662       // generating code, thus altering codegen because of debug info.
 663       DEBUG(dbgs() << "Dropping debug info for " << DI);
 664     }
 665     return true;
 666   }
 667   case Intrinsic::objectsize: {
 668     ConstantInt *CI = cast<ConstantInt>(Call->getArgOperand(1));
 669     unsigned long long Res = CI->isZero() ? -1ULL : 0;
 670     Constant *ResCI = ConstantInt::get(Call->getType(), Res);
 671     unsigned ResultReg = getRegForValue(ResCI);
 672     if (ResultReg == 0)
 673       return false;
 674     UpdateValueMap(Call, ResultReg);
 675     return true;
 676   }
 677   }
 678
 679   // Usually, it does not make sense to initialize a value,
 680   // make an unrelated function call and use the value, because
 681   // it tends to be spilled on the stack. So, we move the pointer
 682   // to the last local value to the beginning of the block, so that
 683   // all the values which have already been materialized,
 684   // appear after the call. It also makes sense to skip intrinsics
 685   // since they tend to be inlined.
 686   if (!isa<IntrinsicInst>(F))
 687     flushLocalValueMap();
 688
 689   // An arbitrary call. Bail.
 690   return false;
 691 }
 692
 693 bool FastISel::SelectCast(const User *I, unsigned Opcode) {
 694   EVT SrcVT = TLI.getValueType(I->getOperand(0)->getType());
 695   EVT DstVT = TLI.getValueType(I->getType());
 696
 697   if (SrcVT == MVT::Other || !SrcVT.isSimple() ||
 698       DstVT == MVT::Other || !DstVT.isSimple())
 699     // Unhandled type. Halt "fast" selection and bail.
 700     return false;
 701
 702   // Check if the destination type is legal.
 703   if (!TLI.isTypeLegal(DstVT))
 704     return false;
 705
 706   // Check if the source operand is legal.
 707   if (!TLI.isTypeLegal(SrcVT))
 708     return false;
 709
 710   unsigned InputReg = getRegForValue(I->getOperand(0));
 711   if (!InputReg)
 712     // Unhandled operand.  Halt "fast" selection and bail.
 713     return false;
 714
 715   bool InputRegIsKill = hasTrivialKill(I->getOperand(0));
 716
 717   unsigned ResultReg = FastEmit_r(SrcVT.getSimpleVT(),
 718                                   DstVT.getSimpleVT(),
 719                                   Opcode,
 720                                   InputReg, InputRegIsKill);
 721   if (!ResultReg)
 722     return false;
 723
 724   UpdateValueMap(I, ResultReg);
 725   return true;
 726 }
 727
 728 bool FastISel::SelectBitCast(const User *I) {
 729   // If the bitcast doesn't change the type, just use the operand value.
 730   if (I->getType() == I->getOperand(0)->getType()) {
 731     unsigned Reg = getRegForValue(I->getOperand(0));
 732     if (Reg == 0)
 733       return false;
 734     UpdateValueMap(I, Reg);
 735     return true;
 736   }
 737
 738   // Bitcasts of other values become reg-reg copies or BITCAST operators.
 739   EVT SrcVT = TLI.getValueType(I->getOperand(0)->getType());
 740   EVT DstVT = TLI.getValueType(I->getType());
 741
 742   if (SrcVT == MVT::Other || !SrcVT.isSimple() ||
 743       DstVT == MVT::Other || !DstVT.isSimple() ||
 744       !TLI.isTypeLegal(SrcVT) || !TLI.isTypeLegal(DstVT))
 745     // Unhandled type. Halt "fast" selection and bail.
 746     return false;
 747
 748   unsigned Op0 = getRegForValue(I->getOperand(0));
 749   if (Op0 == 0)
 750     // Unhandled operand. Halt "fast" selection and bail.
 751     return false;
 752
 753   bool Op0IsKill = hasTrivialKill(I->getOperand(0));
 754
 755   // First, try to perform the bitcast by inserting a reg-reg copy.
 756   unsigned ResultReg = 0;
 757   if (SrcVT.getSimpleVT() == DstVT.getSimpleVT()) {
 758     const TargetRegisterClass* SrcClass = TLI.getRegClassFor(SrcVT);
 759     const TargetRegisterClass* DstClass = TLI.getRegClassFor(DstVT);
 760     // Don't attempt a cross-class copy. It will likely fail.
 761     if (SrcClass == DstClass) {
 762       ResultReg = createResultReg(DstClass);
 763       BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, TII.get(TargetOpcode::COPY),
 764               ResultReg).addReg(Op0);
 765     }
 766   }
 767
 768   // If the reg-reg copy failed, select a BITCAST opcode.
 769   if (!ResultReg)
 770     ResultReg = FastEmit_r(SrcVT.getSimpleVT(), DstVT.getSimpleVT(),
 771                            ISD::BITCAST, Op0, Op0IsKill);
 772
 773   if (!ResultReg)
 774     return false;
 775
 776   UpdateValueMap(I, ResultReg);
 777   return true;
 778 }
 779
 780 bool
 781 FastISel::SelectInstruction(const Instruction *I) {
 782   // Just before the terminator instruction, insert instructions to
 783   // feed PHI nodes in successor blocks.
 784   if (isa<TerminatorInst>(I))
 785     if (!HandlePHINodesInSuccessorBlocks(I->getParent()))
 786       return false;
 787
 788   DL = I->getDebugLoc();
 789
 790   MachineBasicBlock::iterator SavedInsertPt = FuncInfo.InsertPt;
 791
 792   // As a special case, don't handle calls to builtin library functions that
 793   // may be translated directly to target instructions.
 794   if (const CallInst *Call = dyn_cast<CallInst>(I)) {
 795     const Function *F = Call->getCalledFunction();
 796     LibFunc::Func Func;
 797     if (F && !F->hasLocalLinkage() && F->hasName() &&
 798         LibInfo->getLibFunc(F->getName(), Func) &&
 799         LibInfo->hasOptimizedCodeGen(Func))
 800       return false;
 801   }
 802
 803   // First, try doing target-independent selection.
 804   if (SelectOperator(I, I->getOpcode())) {
 805     ++NumFastIselSuccessIndependent;
 806     DL = DebugLoc();
 807     return true;
 808   }
 809   // Remove dead code.  However, ignore call instructions since we've flushed
 810   // the local value map and recomputed the insert point.
 811   if (!isa<CallInst>(I)) {
 812     recomputeInsertPt();
 813     if (SavedInsertPt != FuncInfo.InsertPt)
 814       removeDeadCode(FuncInfo.InsertPt, SavedInsertPt);
 815   }
 816
 817   // Next, try calling the target to attempt to handle the instruction.
 818   SavedInsertPt = FuncInfo.InsertPt;
 819   if (TargetSelectInstruction(I)) {
 820     ++NumFastIselSuccessTarget;
 821     DL = DebugLoc();
 822     return true;
 823   }
 824   // Check for dead code and remove as necessary.
 825   recomputeInsertPt();
 826   if (SavedInsertPt != FuncInfo.InsertPt)
 827     removeDeadCode(FuncInfo.InsertPt, SavedInsertPt);
 828
 829   DL = DebugLoc();
 830   return false;
 831 }
 832
 833 /// FastEmitBranch - Emit an unconditional branch to the given block,
 834 /// unless it is the immediate (fall-through) successor, and update
 835 /// the CFG.
 836 void
 837 FastISel::FastEmitBranch(MachineBasicBlock *MSucc, DebugLoc DL) {
 838
 839   if (FuncInfo.MBB->getBasicBlock()->size() > 1 && FuncInfo.MBB->isLayoutSuccessor(MSucc)) {
 840     // For more accurate line information if this is the only instruction
 841     // in the block then emit it, otherwise we have the unconditional
 842     // fall-through case, which needs no instructions.
 843   } else {
 844     // The unconditional branch case.
 845     TII.InsertBranch(*FuncInfo.MBB, MSucc, NULL,
 846                      SmallVector<MachineOperand, 0>(), DL);
 847   }
 848   FuncInfo.MBB->addSuccessor(MSucc);
 849 }
 850
 851 /// SelectFNeg - Emit an FNeg operation.
 852 ///
 853 bool
 854 FastISel::SelectFNeg(const User *I) {
 855   unsigned OpReg = getRegForValue(BinaryOperator::getFNegArgument(I));
 856   if (OpReg == 0) return false;
 857
 858   bool OpRegIsKill = hasTrivialKill(I);
 859
 860   // If the target has ISD::FNEG, use it.
 861   EVT VT = TLI.getValueType(I->getType());
 862   unsigned ResultReg = FastEmit_r(VT.getSimpleVT(), VT.getSimpleVT(),
 863                                   ISD::FNEG, OpReg, OpRegIsKill);
 864   if (ResultReg != 0) {
 865     UpdateValueMap(I, ResultReg);
 866     return true;
 867   }
 868
 869   // Bitcast the value to integer, twiddle the sign bit with xor,
 870   // and then bitcast it back to floating-point.
 871   if (VT.getSizeInBits() > 64) return false;
 872   EVT IntVT = EVT::getIntegerVT(I->getContext(), VT.getSizeInBits());
 873   if (!TLI.isTypeLegal(IntVT))
 874     return false;
 875
 876   unsigned IntReg = FastEmit_r(VT.getSimpleVT(), IntVT.getSimpleVT(),
 877                                ISD::BITCAST, OpReg, OpRegIsKill);
 878   if (IntReg == 0)
 879     return false;
 880
 881   unsigned IntResultReg = FastEmit_ri_(IntVT.getSimpleVT(), ISD::XOR,
 882                                        IntReg, /*Kill=*/true,
 883                                        UINT64_C(1) << (VT.getSizeInBits()-1),
 884                                        IntVT.getSimpleVT());
 885   if (IntResultReg == 0)
 886     return false;
 887
 888   ResultReg = FastEmit_r(IntVT.getSimpleVT(), VT.getSimpleVT(),
 889                          ISD::BITCAST, IntResultReg, /*Kill=*/true);
 890   if (ResultReg == 0)
 891     return false;
 892
 893   UpdateValueMap(I, ResultReg);
 894   return true;
 895 }
 896
 897 bool
 898 FastISel::SelectExtractValue(const User *U) {
 899   const ExtractValueInst *EVI = dyn_cast<ExtractValueInst>(U);
 900   if (!EVI)
 901     return false;
 902
 903   // Make sure we only try to handle extracts with a legal result.  But also
 904   // allow i1 because it's easy.
 905   EVT RealVT = TLI.getValueType(EVI->getType(), /*AllowUnknown=*/true);
 906   if (!RealVT.isSimple())
 907     return false;
 908   MVT VT = RealVT.getSimpleVT();
 909   if (!TLI.isTypeLegal(VT) && VT != MVT::i1)
 910     return false;
 911
 912   const Value *Op0 = EVI->getOperand(0);
 913   Type *AggTy = Op0->getType();
 914
 915   // Get the base result register.
 916   unsigned ResultReg;
 917   DenseMap<const Value *, unsigned>::iterator I = FuncInfo.ValueMap.find(Op0);
 918   if (I != FuncInfo.ValueMap.end())
 919     ResultReg = I->second;
 920   else if (isa<Instruction>(Op0))
 921     ResultReg = FuncInfo.InitializeRegForValue(Op0);
 922   else
 923     return false; // fast-isel can't handle aggregate constants at the moment
 924
 925   // Get the actual result register, which is an offset from the base register.
 926   unsigned VTIndex = ComputeLinearIndex(AggTy, EVI->getIndices());
 927
 928   SmallVector<EVT, 4> AggValueVTs;
 929   ComputeValueVTs(TLI, AggTy, AggValueVTs);
 930
 931   for (unsigned i = 0; i < VTIndex; i++)
 932     ResultReg += TLI.getNumRegisters(FuncInfo.Fn->getContext(), AggValueVTs[i]);
 933
 934   UpdateValueMap(EVI, ResultReg);
 935   return true;
 936 }
 937
 938 bool
 939 FastISel::SelectOperator(const User *I, unsigned Opcode) {
 940   switch (Opcode) {
 941   case Instruction::Add:
 942     return SelectBinaryOp(I, ISD::ADD);
 943   case Instruction::FAdd:
 944     return SelectBinaryOp(I, ISD::FADD);
 945   case Instruction::Sub:
 946     return SelectBinaryOp(I, ISD::SUB);
 947   case Instruction::FSub:
 948     // FNeg is currently represented in LLVM IR as a special case of FSub.
 949     if (BinaryOperator::isFNeg(I))
 950       return SelectFNeg(I);
 951     return SelectBinaryOp(I, ISD::FSUB);
 952   case Instruction::Mul:
 953     return SelectBinaryOp(I, ISD::MUL);
 954   case Instruction::FMul:
 955     return SelectBinaryOp(I, ISD::FMUL);
 956   case Instruction::SDiv:
 957     return SelectBinaryOp(I, ISD::SDIV);
 958   case Instruction::UDiv:
 959     return SelectBinaryOp(I, ISD::UDIV);
 960   case Instruction::FDiv:
 961     return SelectBinaryOp(I, ISD::FDIV);
 962   case Instruction::SRem:
 963     return SelectBinaryOp(I, ISD::SREM);
 964   case Instruction::URem:
 965     return SelectBinaryOp(I, ISD::UREM);
 966   case Instruction::FRem:
 967     return SelectBinaryOp(I, ISD::FREM);
 968   case Instruction::Shl:
 969     return SelectBinaryOp(I, ISD::SHL);
 970   case Instruction::LShr:
 971     return SelectBinaryOp(I, ISD::SRL);
 972   case Instruction::AShr:
 973     return SelectBinaryOp(I, ISD::SRA);
 974   case Instruction::And:
 975     return SelectBinaryOp(I, ISD::AND);
 976   case Instruction::Or:
 977     return SelectBinaryOp(I, ISD::OR);
 978   case Instruction::Xor:
 979     return SelectBinaryOp(I, ISD::XOR);
 980
 981   case Instruction::GetElementPtr:
 982     return SelectGetElementPtr(I);
 983
 984   case Instruction::Br: {
 985     const BranchInst *BI = cast<BranchInst>(I);
 986
 987     if (BI->isUnconditional()) {
 988       const BasicBlock *LLVMSucc = BI->getSuccessor(0);
 989       MachineBasicBlock *MSucc = FuncInfo.MBBMap[LLVMSucc];
 990       FastEmitBranch(MSucc, BI->getDebugLoc());
 991       return true;
 992     }
 993
 994     // Conditional branches are not handed yet.
 995     // Halt "fast" selection and bail.
 996     return false;
 997   }
 998
 999   case Instruction::Unreachable:
1000     // Nothing to emit.
1001     return true;
1002
1003   case Instruction::Alloca:
1004     // FunctionLowering has the static-sized case covered.
1005     if (FuncInfo.StaticAllocaMap.count(cast<AllocaInst>(I)))
1006       return true;
1007
1008     // Dynamic-sized alloca is not handled yet.
1009     return false;
1010
1011   case Instruction::Call:
1012     return SelectCall(I);
1013
1014   case Instruction::BitCast:
1015     return SelectBitCast(I);
1016
1017   case Instruction::FPToSI:
1018     return SelectCast(I, ISD::FP_TO_SINT);
1019   case Instruction::ZExt:
1020     return SelectCast(I, ISD::ZERO_EXTEND);
1021   case Instruction::SExt:
1022     return SelectCast(I, ISD::SIGN_EXTEND);
1023   case Instruction::Trunc:
1024     return SelectCast(I, ISD::TRUNCATE);
1025   case Instruction::SIToFP:
1026     return SelectCast(I, ISD::SINT_TO_FP);
1027
1028   case Instruction::IntToPtr: // Deliberate fall-through.
1029   case Instruction::PtrToInt: {
1030     EVT SrcVT = TLI.getValueType(I->getOperand(0)->getType());
1031     EVT DstVT = TLI.getValueType(I->getType());
1032     if (DstVT.bitsGT(SrcVT))
1033       return SelectCast(I, ISD::ZERO_EXTEND);
1034     if (DstVT.bitsLT(SrcVT))
1035       return SelectCast(I, ISD::TRUNCATE);
1036     unsigned Reg = getRegForValue(I->getOperand(0));
1037     if (Reg == 0) return false;
1038     UpdateValueMap(I, Reg);
1039     return true;
1040   }
1041
1042   case Instruction::ExtractValue:
1043     return SelectExtractValue(I);
1044
1045   case Instruction::PHI:
1046     llvm_unreachable("FastISel shouldn't visit PHI nodes!");
1047
1048   default:
1049     // Unhandled instruction. Halt "fast" selection and bail.
1050     return false;
1051   }
1052 }
1053
1054 FastISel::FastISel(FunctionLoweringInfo &funcInfo,
1055                    const TargetLibraryInfo *libInfo)
1056   : FuncInfo(funcInfo),
1057     MRI(FuncInfo.MF->getRegInfo()),
1058     MFI(*FuncInfo.MF->getFrameInfo()),
1059     MCP(*FuncInfo.MF->getConstantPool()),
1060     TM(FuncInfo.MF->getTarget()),
1061     TD(*TM.getDataLayout()),
1062     TII(*TM.getInstrInfo()),
1063     TLI(*TM.getTargetLowering()),
1064     TRI(*TM.getRegisterInfo()),
1065     LibInfo(libInfo) {
1066 }
1067
1068 FastISel::~FastISel() {}
1069
1070 unsigned FastISel::FastEmit_(MVT, MVT,
1071                              unsigned) {
1072   return 0;
1073 }
1074
1075 unsigned FastISel::FastEmit_r(MVT, MVT,
1076                               unsigned,
1077                               unsigned /*Op0*/, bool /*Op0IsKill*/) {
1078   return 0;
1079 }
1080
1081 unsigned FastISel::FastEmit_rr(MVT, MVT,
1082                                unsigned,
1083                                unsigned /*Op0*/, bool /*Op0IsKill*/,
1084                                unsigned /*Op1*/, bool /*Op1IsKill*/) {
1085   return 0;
1086 }
1087
1088 unsigned FastISel::FastEmit_i(MVT, MVT, unsigned, uint64_t /*Imm*/) {
1089   return 0;
1090 }
1091
1092 unsigned FastISel::FastEmit_f(MVT, MVT,
1093                               unsigned, const ConstantFP * /*FPImm*/) {
1094   return 0;
1095 }
1096
1097 unsigned FastISel::FastEmit_ri(MVT, MVT,
1098                                unsigned,
1099                                unsigned /*Op0*/, bool /*Op0IsKill*/,
1100                                uint64_t /*Imm*/) {
1101   return 0;
1102 }
1103
1104 unsigned FastISel::FastEmit_rf(MVT, MVT,
1105                                unsigned,
1106                                unsigned /*Op0*/, bool /*Op0IsKill*/,
1107                                const ConstantFP * /*FPImm*/) {
1108   return 0;
1109 }
1110
1111 unsigned FastISel::FastEmit_rri(MVT, MVT,
1112                                 unsigned,
1113                                 unsigned /*Op0*/, bool /*Op0IsKill*/,
1114                                 unsigned /*Op1*/, bool /*Op1IsKill*/,
1115                                 uint64_t /*Imm*/) {
1116   return 0;
1117 }
1118
1119 /// FastEmit_ri_ - This method is a wrapper of FastEmit_ri. It first tries
1120 /// to emit an instruction with an immediate operand using FastEmit_ri.
1121 /// If that fails, it materializes the immediate into a register and try
1122 /// FastEmit_rr instead.
1123 unsigned FastISel::FastEmit_ri_(MVT VT, unsigned Opcode,
1124                                 unsigned Op0, bool Op0IsKill,
1125                                 uint64_t Imm, MVT ImmType) {
1126   // If this is a multiply by a power of two, emit this as a shift left.
1127   if (Opcode == ISD::MUL && isPowerOf2_64(Imm)) {
1128     Opcode = ISD::SHL;
1129     Imm = Log2_64(Imm);
1130   } else if (Opcode == ISD::UDIV && isPowerOf2_64(Imm)) {
1131     // div x, 8 -> srl x, 3
1132     Opcode = ISD::SRL;
1133     Imm = Log2_64(Imm);
1134   }
1135
1136   // Horrible hack (to be removed), check to make sure shift amounts are
1137   // in-range.
1138   if ((Opcode == ISD::SHL || Opcode == ISD::SRA || Opcode == ISD::SRL) &&
1139       Imm >= VT.getSizeInBits())
1140     return 0;
1141
1142   // First check if immediate type is legal. If not, we can't use the ri form.
1143   unsigned ResultReg = FastEmit_ri(VT, VT, Opcode, Op0, Op0IsKill, Imm);
1144   if (ResultReg != 0)
1145     return ResultReg;
1146   unsigned MaterialReg = FastEmit_i(ImmType, ImmType, ISD::Constant, Imm);
1147   if (MaterialReg == 0) {
1148     // This is a bit ugly/slow, but failing here means falling out of
1149     // fast-isel, which would be very slow.
1150     IntegerType *ITy = IntegerType::get(FuncInfo.Fn->getContext(),
1151                                               VT.getSizeInBits());
1152     MaterialReg = getRegForValue(ConstantInt::get(ITy, Imm));
1153   }
1154   return FastEmit_rr(VT, VT, Opcode,
1155                      Op0, Op0IsKill,
1156                      MaterialReg, /*Kill=*/true);
1157 }
1158
1159 unsigned FastISel::createResultReg(const TargetRegisterClass* RC) {
1160   return MRI.createVirtualRegister(RC);
1161 }
1162
1163 unsigned FastISel::FastEmitInst_(unsigned MachineInstOpcode,
1164                                  const TargetRegisterClass* RC) {
1165   unsigned ResultReg = createResultReg(RC);
1166   const MCInstrDesc &II = TII.get(MachineInstOpcode);
1167
1168   BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II, ResultReg);
1169   return ResultReg;
1170 }
1171
1172 unsigned FastISel::FastEmitInst_r(unsigned MachineInstOpcode,
1173                                   const TargetRegisterClass *RC,
1174                                   unsigned Op0, bool Op0IsKill) {
1175   unsigned ResultReg = createResultReg(RC);
1176   const MCInstrDesc &II = TII.get(MachineInstOpcode);
1177
1178   if (II.getNumDefs() >= 1)
1179     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II, ResultReg)
1180       .addReg(Op0, Op0IsKill * RegState::Kill);
1181   else {
1182     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II)
1183       .addReg(Op0, Op0IsKill * RegState::Kill);
1184     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, TII.get(TargetOpcode::COPY),
1185             ResultReg).addReg(II.ImplicitDefs[0]);
1186   }
1187
1188   return ResultReg;
1189 }
1190
1191 unsigned FastISel::FastEmitInst_rr(unsigned MachineInstOpcode,
1192                                    const TargetRegisterClass *RC,
1193                                    unsigned Op0, bool Op0IsKill,
1194                                    unsigned Op1, bool Op1IsKill) {
1195   unsigned ResultReg = createResultReg(RC);
1196   const MCInstrDesc &II = TII.get(MachineInstOpcode);
1197
1198   if (II.getNumDefs() >= 1)
1199     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II, ResultReg)
1200       .addReg(Op0, Op0IsKill * RegState::Kill)
1201       .addReg(Op1, Op1IsKill * RegState::Kill);
1202   else {
1203     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II)
1204       .addReg(Op0, Op0IsKill * RegState::Kill)
1205       .addReg(Op1, Op1IsKill * RegState::Kill);
1206     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, TII.get(TargetOpcode::COPY),
1207             ResultReg).addReg(II.ImplicitDefs[0]);
1208   }
1209   return ResultReg;
1210 }
1211
1212 unsigned FastISel::FastEmitInst_rrr(unsigned MachineInstOpcode,
1213                                    const TargetRegisterClass *RC,
1214                                    unsigned Op0, bool Op0IsKill,
1215                                    unsigned Op1, bool Op1IsKill,
1216                                    unsigned Op2, bool Op2IsKill) {
1217   unsigned ResultReg = createResultReg(RC);
1218   const MCInstrDesc &II = TII.get(MachineInstOpcode);
1219
1220   if (II.getNumDefs() >= 1)
1221     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II, ResultReg)
1222       .addReg(Op0, Op0IsKill * RegState::Kill)
1223       .addReg(Op1, Op1IsKill * RegState::Kill)
1224       .addReg(Op2, Op2IsKill * RegState::Kill);
1225   else {
1226     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II)
1227       .addReg(Op0, Op0IsKill * RegState::Kill)
1228       .addReg(Op1, Op1IsKill * RegState::Kill)
1229       .addReg(Op2, Op2IsKill * RegState::Kill);
1230     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, TII.get(TargetOpcode::COPY),
1231             ResultReg).addReg(II.ImplicitDefs[0]);
1232   }
1233   return ResultReg;
1234 }
1235
1236 unsigned FastISel::FastEmitInst_ri(unsigned MachineInstOpcode,
1237                                    const TargetRegisterClass *RC,
1238                                    unsigned Op0, bool Op0IsKill,
1239                                    uint64_t Imm) {
1240   unsigned ResultReg = createResultReg(RC);
1241   const MCInstrDesc &II = TII.get(MachineInstOpcode);
1242
1243   if (II.getNumDefs() >= 1)
1244     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II, ResultReg)
1245       .addReg(Op0, Op0IsKill * RegState::Kill)
1246       .addImm(Imm);
1247   else {
1248     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II)
1249       .addReg(Op0, Op0IsKill * RegState::Kill)
1250       .addImm(Imm);
1251     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, TII.get(TargetOpcode::COPY),
1252             ResultReg).addReg(II.ImplicitDefs[0]);
1253   }
1254   return ResultReg;
1255 }
1256
1257 unsigned FastISel::FastEmitInst_rii(unsigned MachineInstOpcode,
1258                                    const TargetRegisterClass *RC,
1259                                    unsigned Op0, bool Op0IsKill,
1260                                    uint64_t Imm1, uint64_t Imm2) {
1261   unsigned ResultReg = createResultReg(RC);
1262   const MCInstrDesc &II = TII.get(MachineInstOpcode);
1263
1264   if (II.getNumDefs() >= 1)
1265     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II, ResultReg)
1266       .addReg(Op0, Op0IsKill * RegState::Kill)
1267       .addImm(Imm1)
1268       .addImm(Imm2);
1269   else {
1270     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II)
1271       .addReg(Op0, Op0IsKill * RegState::Kill)
1272       .addImm(Imm1)
1273       .addImm(Imm2);
1274     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, TII.get(TargetOpcode::COPY),
1275             ResultReg).addReg(II.ImplicitDefs[0]);
1276   }
1277   return ResultReg;
1278 }
1279
1280 unsigned FastISel::FastEmitInst_rf(unsigned MachineInstOpcode,
1281                                    const TargetRegisterClass *RC,
1282                                    unsigned Op0, bool Op0IsKill,
1283                                    const ConstantFP *FPImm) {
1284   unsigned ResultReg = createResultReg(RC);
1285   const MCInstrDesc &II = TII.get(MachineInstOpcode);
1286
1287   if (II.getNumDefs() >= 1)
1288     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II, ResultReg)
1289       .addReg(Op0, Op0IsKill * RegState::Kill)
1290       .addFPImm(FPImm);
1291   else {
1292     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II)
1293       .addReg(Op0, Op0IsKill * RegState::Kill)
1294       .addFPImm(FPImm);
1295     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, TII.get(TargetOpcode::COPY),
1296             ResultReg).addReg(II.ImplicitDefs[0]);
1297   }
1298   return ResultReg;
1299 }
1300
1301 unsigned FastISel::FastEmitInst_rri(unsigned MachineInstOpcode,
1302                                     const TargetRegisterClass *RC,
1303                                     unsigned Op0, bool Op0IsKill,
1304                                     unsigned Op1, bool Op1IsKill,
1305                                     uint64_t Imm) {
1306   unsigned ResultReg = createResultReg(RC);
1307   const MCInstrDesc &II = TII.get(MachineInstOpcode);
1308
1309   if (II.getNumDefs() >= 1)
1310     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II, ResultReg)
1311       .addReg(Op0, Op0IsKill * RegState::Kill)
1312       .addReg(Op1, Op1IsKill * RegState::Kill)
1313       .addImm(Imm);
1314   else {
1315     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II)
1316       .addReg(Op0, Op0IsKill * RegState::Kill)
1317       .addReg(Op1, Op1IsKill * RegState::Kill)
1318       .addImm(Imm);
1319     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, TII.get(TargetOpcode::COPY),
1320             ResultReg).addReg(II.ImplicitDefs[0]);
1321   }
1322   return ResultReg;
1323 }
1324
1325 unsigned FastISel::FastEmitInst_rrii(unsigned MachineInstOpcode,
1326                                      const TargetRegisterClass *RC,
1327                                      unsigned Op0, bool Op0IsKill,
1328                                      unsigned Op1, bool Op1IsKill,
1329                                      uint64_t Imm1, uint64_t Imm2) {
1330   unsigned ResultReg = createResultReg(RC);
1331   const MCInstrDesc &II = TII.get(MachineInstOpcode);
1332
1333   if (II.getNumDefs() >= 1)
1334     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II, ResultReg)
1335       .addReg(Op0, Op0IsKill * RegState::Kill)
1336       .addReg(Op1, Op1IsKill * RegState::Kill)
1337       .addImm(Imm1).addImm(Imm2);
1338   else {
1339     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II)
1340       .addReg(Op0, Op0IsKill * RegState::Kill)
1341       .addReg(Op1, Op1IsKill * RegState::Kill)
1342       .addImm(Imm1).addImm(Imm2);
1343     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, TII.get(TargetOpcode::COPY),
1344             ResultReg).addReg(II.ImplicitDefs[0]);
1345   }
1346   return ResultReg;
1347 }
1348
1349 unsigned FastISel::FastEmitInst_i(unsigned MachineInstOpcode,
1350                                   const TargetRegisterClass *RC,
1351                                   uint64_t Imm) {
1352   unsigned ResultReg = createResultReg(RC);
1353   const MCInstrDesc &II = TII.get(MachineInstOpcode);
1354
1355   if (II.getNumDefs() >= 1)
1356     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II, ResultReg).addImm(Imm);
1357   else {
1358     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II).addImm(Imm);
1359     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, TII.get(TargetOpcode::COPY),
1360             ResultReg).addReg(II.ImplicitDefs[0]);
1361   }
1362   return ResultReg;
1363 }
1364
1365 unsigned FastISel::FastEmitInst_ii(unsigned MachineInstOpcode,
1366                                   const TargetRegisterClass *RC,
1367                                   uint64_t Imm1, uint64_t Imm2) {
1368   unsigned ResultReg = createResultReg(RC);
1369   const MCInstrDesc &II = TII.get(MachineInstOpcode);
1370
1371   if (II.getNumDefs() >= 1)
1372     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II, ResultReg)
1373       .addImm(Imm1).addImm(Imm2);
1374   else {
1375     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II).addImm(Imm1).addImm(Imm2);
1376     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, TII.get(TargetOpcode::COPY),
1377             ResultReg).addReg(II.ImplicitDefs[0]);
1378   }
1379   return ResultReg;
1380 }
1381
1382 unsigned FastISel::FastEmitInst_extractsubreg(MVT RetVT,
1383                                               unsigned Op0, bool Op0IsKill,
1384                                               uint32_t Idx) {
1385   unsigned ResultReg = createResultReg(TLI.getRegClassFor(RetVT));
1386   assert(TargetRegisterInfo::isVirtualRegister(Op0) &&
1387          "Cannot yet extract from physregs");
1388   const TargetRegisterClass *RC = MRI.getRegClass(Op0);
1389   MRI.constrainRegClass(Op0, TRI.getSubClassWithSubReg(RC, Idx));
1390   BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt,
1391           DL, TII.get(TargetOpcode::COPY), ResultReg)
1392     .addReg(Op0, getKillRegState(Op0IsKill), Idx);
1393   return ResultReg;
1394 }
1395
1396 /// FastEmitZExtFromI1 - Emit MachineInstrs to compute the value of Op
1397 /// with all but the least significant bit set to zero.
1398 unsigned FastISel::FastEmitZExtFromI1(MVT VT, unsigned Op0, bool Op0IsKill) {
1399   return FastEmit_ri(VT, VT, ISD::AND, Op0, Op0IsKill, 1);
1400 }
1401
1402 /// HandlePHINodesInSuccessorBlocks - Handle PHI nodes in successor blocks.
1403 /// Emit code to ensure constants are copied into registers when needed.
1404 /// Remember the virtual registers that need to be added to the Machine PHI
1405 /// nodes as input.  We cannot just directly add them, because expansion
1406 /// might result in multiple MBB's for one BB.  As such, the start of the
1407 /// BB might correspond to a different MBB than the end.
1408 bool FastISel::HandlePHINodesInSuccessorBlocks(const BasicBlock *LLVMBB) {
1409   const TerminatorInst *TI = LLVMBB->getTerminator();
1410
1411   SmallPtrSet<MachineBasicBlock *, 4> SuccsHandled;
1412   unsigned OrigNumPHINodesToUpdate = FuncInfo.PHINodesToUpdate.size();
1413
1414   // Check successor nodes' PHI nodes that expect a constant to be available
1415   // from this block.
1416   for (unsigned succ = 0, e = TI->getNumSuccessors(); succ != e; ++succ) {
1417     const BasicBlock *SuccBB = TI->getSuccessor(succ);
1418     if (!isa<PHINode>(SuccBB->begin())) continue;
1419     MachineBasicBlock *SuccMBB = FuncInfo.MBBMap[SuccBB];
1420
1421     // If this terminator has multiple identical successors (common for
1422     // switches), only handle each succ once.
1423     if (!SuccsHandled.insert(SuccMBB)) continue;
1424
1425     MachineBasicBlock::iterator MBBI = SuccMBB->begin();
1426
1427     // At this point we know that there is a 1-1 correspondence between LLVM PHI
1428     // nodes and Machine PHI nodes, but the incoming operands have not been
1429     // emitted yet.
1430     for (BasicBlock::const_iterator I = SuccBB->begin();
1431          const PHINode *PN = dyn_cast<PHINode>(I); ++I) {
1432
1433       // Ignore dead phi's.
1434       if (PN->use_empty()) continue;
1435
1436       // Only handle legal types. Two interesting things to note here. First,
1437       // by bailing out early, we may leave behind some dead instructions,
1438       // since SelectionDAG's HandlePHINodesInSuccessorBlocks will insert its
1439       // own moves. Second, this check is necessary because FastISel doesn't
1440       // use CreateRegs to create registers, so it always creates
1441       // exactly one register for each non-void instruction.
1442       EVT VT = TLI.getValueType(PN->getType(), /*AllowUnknown=*/true);
1443       if (VT == MVT::Other || !TLI.isTypeLegal(VT)) {
1444         // Handle integer promotions, though, because they're common and easy.
1445         if (VT == MVT::i1 || VT == MVT::i8 || VT == MVT::i16)
1446           VT = TLI.getTypeToTransformTo(LLVMBB->getContext(), VT);
1447         else {
1448           FuncInfo.PHINodesToUpdate.resize(OrigNumPHINodesToUpdate);
1449           return false;
1450         }
1451       }
1452
1453       const Value *PHIOp = PN->getIncomingValueForBlock(LLVMBB);
1454
1455       // Set the DebugLoc for the copy. Prefer the location of the operand
1456       // if there is one; use the location of the PHI otherwise.
1457       DL = PN->getDebugLoc();
1458       if (const Instruction *Inst = dyn_cast<Instruction>(PHIOp))
1459         DL = Inst->getDebugLoc();
1460
1461       unsigned Reg = getRegForValue(PHIOp);
1462       if (Reg == 0) {
1463         FuncInfo.PHINodesToUpdate.resize(OrigNumPHINodesToUpdate);
1464         return false;
1465       }
1466       FuncInfo.PHINodesToUpdate.push_back(std::make_pair(MBBI++, Reg));
1467       DL = DebugLoc();
1468     }
1469   }
1470
1471   return true;
1472 }