lib/CodeGen/SelectionDAG/FastISel.cpp

   1 //===-- FastISel.cpp - Implementation of the FastISel class ---------------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains the implementation of the FastISel class.
  11 //
  12 // "Fast" instruction selection is designed to emit very poor code quickly.
  13 // Also, it is not designed to be able to do much lowering, so most illegal
  14 // types (e.g. i64 on 32-bit targets) and operations are not supported.  It is
  15 // also not intended to be able to do much optimization, except in a few cases
  16 // where doing optimizations reduces overall compile time.  For example, folding
  17 // constants into immediate fields is often done, because it's cheap and it
  18 // reduces the number of instructions later phases have to examine.
  19 //
  20 // "Fast" instruction selection is able to fail gracefully and transfer
  21 // control to the SelectionDAG selector for operations that it doesn't
  22 // support.  In many cases, this allows us to avoid duplicating a lot of
  23 // the complicated lowering logic that SelectionDAG currently has.
  24 //
  25 // The intended use for "fast" instruction selection is "-O0" mode
  26 // compilation, where the quality of the generated code is irrelevant when
  27 // weighed against the speed at which the code can be generated.  Also,
  28 // at -O0, the LLVM optimizers are not running, and this makes the
  29 // compile time of codegen a much higher portion of the overall compile
  30 // time.  Despite its limitations, "fast" instruction selection is able to
  31 // handle enough code on its own to provide noticeable overall speedups
  32 // in -O0 compiles.
  33 //
  34 // Basic operations are supported in a target-independent way, by reading
  35 // the same instruction descriptions that the SelectionDAG selector reads,
  36 // and identifying simple arithmetic operations that can be directly selected
  37 // from simple operators.  More complicated operations currently require
  38 // target-specific code.
  39 //
  40 //===----------------------------------------------------------------------===//
  41
  42 #define DEBUG_TYPE "isel"
  43 #include "llvm/DebugInfo.h"
  44 #include "llvm/Function.h"
  45 #include "llvm/GlobalVariable.h"
  46 #include "llvm/Instructions.h"
  47 #include "llvm/IntrinsicInst.h"
  48 #include "llvm/Operator.h"
  49 #include "llvm/CodeGen/Analysis.h"
  50 #include "llvm/CodeGen/FastISel.h"
  51 #include "llvm/CodeGen/FunctionLoweringInfo.h"
  52 #include "llvm/CodeGen/MachineInstrBuilder.h"
  53 #include "llvm/CodeGen/MachineModuleInfo.h"
  54 #include "llvm/CodeGen/MachineRegisterInfo.h"
  55 #include "llvm/Analysis/Loads.h"
  56 #include "llvm/Target/TargetData.h"
  57 #include "llvm/Target/TargetInstrInfo.h"
  58 #include "llvm/Target/TargetLowering.h"
  59 #include "llvm/Target/TargetMachine.h"
  60 #include "llvm/Support/ErrorHandling.h"
  61 #include "llvm/Support/Debug.h"
  62 #include "llvm/ADT/Statistic.h"
  63 using namespace llvm;
  64
  65 STATISTIC(NumFastIselSuccessIndependent, "Number of insts selected by "
  66           "target-independent selector");
  67 STATISTIC(NumFastIselSuccessTarget, "Number of insts selected by "
  68           "target-specific selector");
  69 STATISTIC(NumFastIselDead, "Number of dead insts removed on failure");
  70
  71 /// startNewBlock - Set the current block to which generated machine
  72 /// instructions will be appended, and clear the local CSE map.
  73 ///
  74 void FastISel::startNewBlock() {
  75   LocalValueMap.clear();
  76
  77   EmitStartPt = 0;
  78
  79   // Advance the emit start point past any EH_LABEL instructions.
  80   MachineBasicBlock::iterator
  81     I = FuncInfo.MBB->begin(), E = FuncInfo.MBB->end();
  82   while (I != E && I->getOpcode() == TargetOpcode::EH_LABEL) {
  83     EmitStartPt = I;
  84     ++I;
  85   }
  86   LastLocalValue = EmitStartPt;
  87 }
  88
  89 void FastISel::flushLocalValueMap() {
  90   LocalValueMap.clear();
  91   LastLocalValue = EmitStartPt;
  92   recomputeInsertPt();
  93 }
  94
  95 bool FastISel::hasTrivialKill(const Value *V) const {
  96   // Don't consider constants or arguments to have trivial kills.
  97   const Instruction *I = dyn_cast<Instruction>(V);
  98   if (!I)
  99     return false;
 100
 101   // No-op casts are trivially coalesced by fast-isel.
 102   if (const CastInst *Cast = dyn_cast<CastInst>(I))
 103     if (Cast->isNoopCast(TD.getIntPtrType(Cast->getContext())) &&
 104         !hasTrivialKill(Cast->getOperand(0)))
 105       return false;
 106
 107   // GEPs with all zero indices are trivially coalesced by fast-isel.
 108   if (const GetElementPtrInst *GEP = dyn_cast<GetElementPtrInst>(I))
 109     if (GEP->hasAllZeroIndices() && !hasTrivialKill(GEP->getOperand(0)))
 110       return false;
 111
 112   // Only instructions with a single use in the same basic block are considered
 113   // to have trivial kills.
 114   return I->hasOneUse() &&
 115          !(I->getOpcode() == Instruction::BitCast ||
 116            I->getOpcode() == Instruction::PtrToInt ||
 117            I->getOpcode() == Instruction::IntToPtr) &&
 118          cast<Instruction>(*I->use_begin())->getParent() == I->getParent();
 119 }
 120
 121 unsigned FastISel::getRegForValue(const Value *V) {
 122   EVT RealVT = TLI.getValueType(V->getType(), /*AllowUnknown=*/true);
 123   // Don't handle non-simple values in FastISel.
 124   if (!RealVT.isSimple())
 125     return 0;
 126
 127   // Ignore illegal types. We must do this before looking up the value
 128   // in ValueMap because Arguments are given virtual registers regardless
 129   // of whether FastISel can handle them.
 130   MVT VT = RealVT.getSimpleVT();
 131   if (!TLI.isTypeLegal(VT)) {
 132     // Handle integer promotions, though, because they're common and easy.
 133     if (VT == MVT::i1 || VT == MVT::i8 || VT == MVT::i16)
 134       VT = TLI.getTypeToTransformTo(V->getContext(), VT).getSimpleVT();
 135     else
 136       return 0;
 137   }
 138
 139   // Look up the value to see if we already have a register for it.
 140   unsigned Reg = lookUpRegForValue(V);
 141   if (Reg != 0)
 142     return Reg;
 143
 144   // In bottom-up mode, just create the virtual register which will be used
 145   // to hold the value. It will be materialized later.
 146   if (isa<Instruction>(V) &&
 147       (!isa<AllocaInst>(V) ||
 148        !FuncInfo.StaticAllocaMap.count(cast<AllocaInst>(V))))
 149     return FuncInfo.InitializeRegForValue(V);
 150
 151   SavePoint SaveInsertPt = enterLocalValueArea();
 152
 153   // Materialize the value in a register. Emit any instructions in the
 154   // local value area.
 155   Reg = materializeRegForValue(V, VT);
 156
 157   leaveLocalValueArea(SaveInsertPt);
 158
 159   return Reg;
 160 }
 161
 162 /// materializeRegForValue - Helper for getRegForValue. This function is
 163 /// called when the value isn't already available in a register and must
 164 /// be materialized with new instructions.
 165 unsigned FastISel::materializeRegForValue(const Value *V, MVT VT) {
 166   unsigned Reg = 0;
 167
 168   if (const ConstantInt *CI = dyn_cast<ConstantInt>(V)) {
 169     if (CI->getValue().getActiveBits() <= 64)
 170       Reg = FastEmit_i(VT, VT, ISD::Constant, CI->getZExtValue());
 171   } else if (isa<AllocaInst>(V)) {
 172     Reg = TargetMaterializeAlloca(cast<AllocaInst>(V));
 173   } else if (isa<ConstantPointerNull>(V)) {
 174     // Translate this as an integer zero so that it can be
 175     // local-CSE'd with actual integer zeros.
 176     Reg =
 177       getRegForValue(Constant::getNullValue(TD.getIntPtrType(V->getContext())));
 178   } else if (const ConstantFP *CF = dyn_cast<ConstantFP>(V)) {
 179     if (CF->isNullValue()) {
 180       Reg = TargetMaterializeFloatZero(CF);
 181     } else {
 182       // Try to emit the constant directly.
 183       Reg = FastEmit_f(VT, VT, ISD::ConstantFP, CF);
 184     }
 185
 186     if (!Reg) {
 187       // Try to emit the constant by using an integer constant with a cast.
 188       const APFloat &Flt = CF->getValueAPF();
 189       EVT IntVT = TLI.getPointerTy();
 190
 191       uint64_t x[2];
 192       uint32_t IntBitWidth = IntVT.getSizeInBits();
 193       bool isExact;
 194       (void) Flt.convertToInteger(x, IntBitWidth, /*isSigned=*/true,
 195                                   APFloat::rmTowardZero, &isExact);
 196       if (isExact) {
 197         APInt IntVal(IntBitWidth, x);
 198
 199         unsigned IntegerReg =
 200           getRegForValue(ConstantInt::get(V->getContext(), IntVal));
 201         if (IntegerReg != 0)
 202           Reg = FastEmit_r(IntVT.getSimpleVT(), VT, ISD::SINT_TO_FP,
 203                            IntegerReg, /*Kill=*/false);
 204       }
 205     }
 206   } else if (const Operator *Op = dyn_cast<Operator>(V)) {
 207     if (!SelectOperator(Op, Op->getOpcode()))
 208       if (!isa<Instruction>(Op) ||
 209           !TargetSelectInstruction(cast<Instruction>(Op)))
 210         return 0;
 211     Reg = lookUpRegForValue(Op);
 212   } else if (isa<UndefValue>(V)) {
 213     Reg = createResultReg(TLI.getRegClassFor(VT));
 214     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL,
 215             TII.get(TargetOpcode::IMPLICIT_DEF), Reg);
 216   }
 217
 218   // If target-independent code couldn't handle the value, give target-specific
 219   // code a try.
 220   if (!Reg && isa<Constant>(V))
 221     Reg = TargetMaterializeConstant(cast<Constant>(V));
 222
 223   // Don't cache constant materializations in the general ValueMap.
 224   // To do so would require tracking what uses they dominate.
 225   if (Reg != 0) {
 226     LocalValueMap[V] = Reg;
 227     LastLocalValue = MRI.getVRegDef(Reg);
 228   }
 229   return Reg;
 230 }
 231
 232 unsigned FastISel::lookUpRegForValue(const Value *V) {
 233   // Look up the value to see if we already have a register for it. We
 234   // cache values defined by Instructions across blocks, and other values
 235   // only locally. This is because Instructions already have the SSA
 236   // def-dominates-use requirement enforced.
 237   DenseMap<const Value *, unsigned>::iterator I = FuncInfo.ValueMap.find(V);
 238   if (I != FuncInfo.ValueMap.end())
 239     return I->second;
 240   return LocalValueMap[V];
 241 }
 242
 243 /// UpdateValueMap - Update the value map to include the new mapping for this
 244 /// instruction, or insert an extra copy to get the result in a previous
 245 /// determined register.
 246 /// NOTE: This is only necessary because we might select a block that uses
 247 /// a value before we select the block that defines the value.  It might be
 248 /// possible to fix this by selecting blocks in reverse postorder.
 249 void FastISel::UpdateValueMap(const Value *I, unsigned Reg, unsigned NumRegs) {
 250   if (!isa<Instruction>(I)) {
 251     LocalValueMap[I] = Reg;
 252     return;
 253   }
 254
 255   unsigned &AssignedReg = FuncInfo.ValueMap[I];
 256   if (AssignedReg == 0)
 257     // Use the new register.
 258     AssignedReg = Reg;
 259   else if (Reg != AssignedReg) {
 260     // Arrange for uses of AssignedReg to be replaced by uses of Reg.
 261     for (unsigned i = 0; i < NumRegs; i++)
 262       FuncInfo.RegFixups[AssignedReg+i] = Reg+i;
 263
 264     AssignedReg = Reg;
 265   }
 266 }
 267
 268 std::pair<unsigned, bool> FastISel::getRegForGEPIndex(const Value *Idx) {
 269   unsigned IdxN = getRegForValue(Idx);
 270   if (IdxN == 0)
 271     // Unhandled operand. Halt "fast" selection and bail.
 272     return std::pair<unsigned, bool>(0, false);
 273
 274   bool IdxNIsKill = hasTrivialKill(Idx);
 275
 276   // If the index is smaller or larger than intptr_t, truncate or extend it.
 277   MVT PtrVT = TLI.getPointerTy();
 278   EVT IdxVT = EVT::getEVT(Idx->getType(), /*HandleUnknown=*/false);
 279   if (IdxVT.bitsLT(PtrVT)) {
 280     IdxN = FastEmit_r(IdxVT.getSimpleVT(), PtrVT, ISD::SIGN_EXTEND,
 281                       IdxN, IdxNIsKill);
 282     IdxNIsKill = true;
 283   }
 284   else if (IdxVT.bitsGT(PtrVT)) {
 285     IdxN = FastEmit_r(IdxVT.getSimpleVT(), PtrVT, ISD::TRUNCATE,
 286                       IdxN, IdxNIsKill);
 287     IdxNIsKill = true;
 288   }
 289   return std::pair<unsigned, bool>(IdxN, IdxNIsKill);
 290 }
 291
 292 void FastISel::recomputeInsertPt() {
 293   if (getLastLocalValue()) {
 294     FuncInfo.InsertPt = getLastLocalValue();
 295     FuncInfo.MBB = FuncInfo.InsertPt->getParent();
 296     ++FuncInfo.InsertPt;
 297   } else
 298     FuncInfo.InsertPt = FuncInfo.MBB->getFirstNonPHI();
 299
 300   // Now skip past any EH_LABELs, which must remain at the beginning.
 301   while (FuncInfo.InsertPt != FuncInfo.MBB->end() &&
 302          FuncInfo.InsertPt->getOpcode() == TargetOpcode::EH_LABEL)
 303     ++FuncInfo.InsertPt;
 304 }
 305
 306 void FastISel::removeDeadCode(MachineBasicBlock::iterator I,
 307                               MachineBasicBlock::iterator E) {
 308   assert (I && E && std::distance(I, E) > 0 && "Invalid iterator!");
 309   while (I != E) {
 310     MachineInstr *Dead = &*I;
 311     ++I;
 312     Dead->eraseFromParent();
 313     ++NumFastIselDead;
 314   }
 315   recomputeInsertPt();
 316 }
 317
 318 FastISel::SavePoint FastISel::enterLocalValueArea() {
 319   MachineBasicBlock::iterator OldInsertPt = FuncInfo.InsertPt;
 320   DebugLoc OldDL = DL;
 321   recomputeInsertPt();
 322   DL = DebugLoc();
 323   SavePoint SP = { OldInsertPt, OldDL };
 324   return SP;
 325 }
 326
 327 void FastISel::leaveLocalValueArea(SavePoint OldInsertPt) {
 328   if (FuncInfo.InsertPt != FuncInfo.MBB->begin())
 329     LastLocalValue = llvm::prior(FuncInfo.InsertPt);
 330
 331   // Restore the previous insert position.
 332   FuncInfo.InsertPt = OldInsertPt.InsertPt;
 333   DL = OldInsertPt.DL;
 334 }
 335
 336 /// SelectBinaryOp - Select and emit code for a binary operator instruction,
 337 /// which has an opcode which directly corresponds to the given ISD opcode.
 338 ///
 339 bool FastISel::SelectBinaryOp(const User *I, unsigned ISDOpcode) {
 340   EVT VT = EVT::getEVT(I->getType(), /*HandleUnknown=*/true);
 341   if (VT == MVT::Other || !VT.isSimple())
 342     // Unhandled type. Halt "fast" selection and bail.
 343     return false;
 344
 345   // We only handle legal types. For example, on x86-32 the instruction
 346   // selector contains all of the 64-bit instructions from x86-64,
 347   // under the assumption that i64 won't be used if the target doesn't
 348   // support it.
 349   if (!TLI.isTypeLegal(VT)) {
 350     // MVT::i1 is special. Allow AND, OR, or XOR because they
 351     // don't require additional zeroing, which makes them easy.
 352     if (VT == MVT::i1 &&
 353         (ISDOpcode == ISD::AND || ISDOpcode == ISD::OR ||
 354          ISDOpcode == ISD::XOR))
 355       VT = TLI.getTypeToTransformTo(I->getContext(), VT);
 356     else
 357       return false;
 358   }
 359
 360   // Check if the first operand is a constant, and handle it as "ri".  At -O0,
 361   // we don't have anything that canonicalizes operand order.
 362   if (ConstantInt *CI = dyn_cast<ConstantInt>(I->getOperand(0)))
 363     if (isa<Instruction>(I) && cast<Instruction>(I)->isCommutative()) {
 364       unsigned Op1 = getRegForValue(I->getOperand(1));
 365       if (Op1 == 0) return false;
 366
 367       bool Op1IsKill = hasTrivialKill(I->getOperand(1));
 368
 369       unsigned ResultReg = FastEmit_ri_(VT.getSimpleVT(), ISDOpcode, Op1,
 370                                         Op1IsKill, CI->getZExtValue(),
 371                                         VT.getSimpleVT());
 372       if (ResultReg == 0) return false;
 373
 374       // We successfully emitted code for the given LLVM Instruction.
 375       UpdateValueMap(I, ResultReg);
 376       return true;
 377     }
 378
 379
 380   unsigned Op0 = getRegForValue(I->getOperand(0));
 381   if (Op0 == 0)   // Unhandled operand. Halt "fast" selection and bail.
 382     return false;
 383
 384   bool Op0IsKill = hasTrivialKill(I->getOperand(0));
 385
 386   // Check if the second operand is a constant and handle it appropriately.
 387   if (ConstantInt *CI = dyn_cast<ConstantInt>(I->getOperand(1))) {
 388     uint64_t Imm = CI->getZExtValue();
 389
 390     // Transform "sdiv exact X, 8" -> "sra X, 3".
 391     if (ISDOpcode == ISD::SDIV && isa<BinaryOperator>(I) &&
 392         cast<BinaryOperator>(I)->isExact() &&
 393         isPowerOf2_64(Imm)) {
 394       Imm = Log2_64(Imm);
 395       ISDOpcode = ISD::SRA;
 396     }
 397
 398     // Transform "urem x, pow2" -> "and x, pow2-1".
 399     if (ISDOpcode == ISD::UREM && isa<BinaryOperator>(I) &&
 400         isPowerOf2_64(Imm)) {
 401       --Imm;
 402       ISDOpcode = ISD::AND;
 403     }
 404
 405     unsigned ResultReg = FastEmit_ri_(VT.getSimpleVT(), ISDOpcode, Op0,
 406                                       Op0IsKill, Imm, VT.getSimpleVT());
 407     if (ResultReg == 0) return false;
 408
 409     // We successfully emitted code for the given LLVM Instruction.
 410     UpdateValueMap(I, ResultReg);
 411     return true;
 412   }
 413
 414   // Check if the second operand is a constant float.
 415   if (ConstantFP *CF = dyn_cast<ConstantFP>(I->getOperand(1))) {
 416     unsigned ResultReg = FastEmit_rf(VT.getSimpleVT(), VT.getSimpleVT(),
 417                                      ISDOpcode, Op0, Op0IsKill, CF);
 418     if (ResultReg != 0) {
 419       // We successfully emitted code for the given LLVM Instruction.
 420       UpdateValueMap(I, ResultReg);
 421       return true;
 422     }
 423   }
 424
 425   unsigned Op1 = getRegForValue(I->getOperand(1));
 426   if (Op1 == 0)
 427     // Unhandled operand. Halt "fast" selection and bail.
 428     return false;
 429
 430   bool Op1IsKill = hasTrivialKill(I->getOperand(1));
 431
 432   // Now we have both operands in registers. Emit the instruction.
 433   unsigned ResultReg = FastEmit_rr(VT.getSimpleVT(), VT.getSimpleVT(),
 434                                    ISDOpcode,
 435                                    Op0, Op0IsKill,
 436                                    Op1, Op1IsKill);
 437   if (ResultReg == 0)
 438     // Target-specific code wasn't able to find a machine opcode for
 439     // the given ISD opcode and type. Halt "fast" selection and bail.
 440     return false;
 441
 442   // We successfully emitted code for the given LLVM Instruction.
 443   UpdateValueMap(I, ResultReg);
 444   return true;
 445 }
 446
 447 bool FastISel::SelectGetElementPtr(const User *I) {
 448   unsigned N = getRegForValue(I->getOperand(0));
 449   if (N == 0)
 450     // Unhandled operand. Halt "fast" selection and bail.
 451     return false;
 452
 453   bool NIsKill = hasTrivialKill(I->getOperand(0));
 454
 455   // Keep a running tab of the total offset to coalesce multiple N = N + Offset
 456   // into a single N = N + TotalOffset.
 457   uint64_t TotalOffs = 0;
 458   // FIXME: What's a good SWAG number for MaxOffs?
 459   uint64_t MaxOffs = 2048;
 460   Type *Ty = I->getOperand(0)->getType();
 461   MVT VT = TLI.getPointerTy();
 462   for (GetElementPtrInst::const_op_iterator OI = I->op_begin()+1,
 463        E = I->op_end(); OI != E; ++OI) {
 464     const Value *Idx = *OI;
 465     if (StructType *StTy = dyn_cast<StructType>(Ty)) {
 466       unsigned Field = cast<ConstantInt>(Idx)->getZExtValue();
 467       if (Field) {
 468         // N = N + Offset
 469         TotalOffs += TD.getStructLayout(StTy)->getElementOffset(Field);
 470         if (TotalOffs >= MaxOffs) {
 471           N = FastEmit_ri_(VT, ISD::ADD, N, NIsKill, TotalOffs, VT);
 472           if (N == 0)
 473             // Unhandled operand. Halt "fast" selection and bail.
 474             return false;
 475           NIsKill = true;
 476           TotalOffs = 0;
 477         }
 478       }
 479       Ty = StTy->getElementType(Field);
 480     } else {
 481       Ty = cast<SequentialType>(Ty)->getElementType();
 482
 483       // If this is a constant subscript, handle it quickly.
 484       if (const ConstantInt *CI = dyn_cast<ConstantInt>(Idx)) {
 485         if (CI->isZero()) continue;
 486         // N = N + Offset
 487         TotalOffs +=
 488           TD.getTypeAllocSize(Ty)*cast<ConstantInt>(CI)->getSExtValue();
 489         if (TotalOffs >= MaxOffs) {
 490           N = FastEmit_ri_(VT, ISD::ADD, N, NIsKill, TotalOffs, VT);
 491           if (N == 0)
 492             // Unhandled operand. Halt "fast" selection and bail.
 493             return false;
 494           NIsKill = true;
 495           TotalOffs = 0;
 496         }
 497         continue;
 498       }
 499       if (TotalOffs) {
 500         N = FastEmit_ri_(VT, ISD::ADD, N, NIsKill, TotalOffs, VT);
 501         if (N == 0)
 502           // Unhandled operand. Halt "fast" selection and bail.
 503           return false;
 504         NIsKill = true;
 505         TotalOffs = 0;
 506       }
 507
 508       // N = N + Idx * ElementSize;
 509       uint64_t ElementSize = TD.getTypeAllocSize(Ty);
 510       std::pair<unsigned, bool> Pair = getRegForGEPIndex(Idx);
 511       unsigned IdxN = Pair.first;
 512       bool IdxNIsKill = Pair.second;
 513       if (IdxN == 0)
 514         // Unhandled operand. Halt "fast" selection and bail.
 515         return false;
 516
 517       if (ElementSize != 1) {
 518         IdxN = FastEmit_ri_(VT, ISD::MUL, IdxN, IdxNIsKill, ElementSize, VT);
 519         if (IdxN == 0)
 520           // Unhandled operand. Halt "fast" selection and bail.
 521           return false;
 522         IdxNIsKill = true;
 523       }
 524       N = FastEmit_rr(VT, VT, ISD::ADD, N, NIsKill, IdxN, IdxNIsKill);
 525       if (N == 0)
 526         // Unhandled operand. Halt "fast" selection and bail.
 527         return false;
 528     }
 529   }
 530   if (TotalOffs) {
 531     N = FastEmit_ri_(VT, ISD::ADD, N, NIsKill, TotalOffs, VT);
 532     if (N == 0)
 533       // Unhandled operand. Halt "fast" selection and bail.
 534       return false;
 535   }
 536
 537   // We successfully emitted code for the given LLVM Instruction.
 538   UpdateValueMap(I, N);
 539   return true;
 540 }
 541
 542 bool FastISel::SelectCall(const User *I) {
 543   const CallInst *Call = cast<CallInst>(I);
 544
 545   // Handle simple inline asms.
 546   if (const InlineAsm *IA = dyn_cast<InlineAsm>(Call->getCalledValue())) {
 547     // Don't attempt to handle constraints.
 548     if (!IA->getConstraintString().empty())
 549       return false;
 550
 551     unsigned ExtraInfo = 0;
 552     if (IA->hasSideEffects())
 553       ExtraInfo |= InlineAsm::Extra_HasSideEffects;
 554     if (IA->isAlignStack())
 555       ExtraInfo |= InlineAsm::Extra_IsAlignStack;
 556
 557     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL,
 558             TII.get(TargetOpcode::INLINEASM))
 559       .addExternalSymbol(IA->getAsmString().c_str())
 560       .addImm(ExtraInfo);
 561     return true;
 562   }
 563
 564   MachineModuleInfo &MMI = FuncInfo.MF->getMMI();
 565   ComputeUsesVAFloatArgument(*Call, &MMI);
 566
 567   const Function *F = Call->getCalledFunction();
 568   if (!F) return false;
 569
 570   // Handle selected intrinsic function calls.
 571   switch (F->getIntrinsicID()) {
 572   default: break;
 573     // At -O0 we don't care about the lifetime intrinsics.
 574   case Intrinsic::lifetime_start:
 575   case Intrinsic::lifetime_end:
 576     // The donothing intrinsic does, well, nothing.
 577   case Intrinsic::donothing:
 578     return true;
 579
 580   case Intrinsic::dbg_declare: {
 581     const DbgDeclareInst *DI = cast<DbgDeclareInst>(Call);
 582     if (!DIVariable(DI->getVariable()).Verify() ||
 583         !FuncInfo.MF->getMMI().hasDebugInfo()) {
 584       DEBUG(dbgs() << "Dropping debug info for " << *DI << "\n");
 585       return true;
 586     }
 587
 588     const Value *Address = DI->getAddress();
 589     if (!Address || isa<UndefValue>(Address)) {
 590       DEBUG(dbgs() << "Dropping debug info for " << *DI << "\n");
 591       return true;
 592     }
 593
 594     unsigned Reg = 0;
 595     unsigned Offset = 0;
 596     if (const Argument *Arg = dyn_cast<Argument>(Address)) {
 597       // Some arguments' frame index is recorded during argument lowering.
 598       Offset = FuncInfo.getArgumentFrameIndex(Arg);
 599       if (Offset)
 600         Reg = TRI.getFrameRegister(*FuncInfo.MF);
 601     }
 602     if (!Reg)
 603       Reg = lookUpRegForValue(Address);
 604
 605     // If we have a VLA that has a "use" in a metadata node that's then used
 606     // here but it has no other uses, then we have a problem. E.g.,
 607     //
 608     //   int foo (const int *x) {
 609     //     char a[*x];
 610     //     return 0;
 611     //   }
 612     //
 613     // If we assign 'a' a vreg and fast isel later on has to use the selection
 614     // DAG isel, it will want to copy the value to the vreg. However, there are
 615     // no uses, which goes counter to what selection DAG isel expects.
 616     if (!Reg && !Address->use_empty() && isa<Instruction>(Address) &&
 617         (!isa<AllocaInst>(Address) ||
 618          !FuncInfo.StaticAllocaMap.count(cast<AllocaInst>(Address))))
 619       Reg = FuncInfo.InitializeRegForValue(Address);
 620
 621     if (Reg)
 622       BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL,
 623               TII.get(TargetOpcode::DBG_VALUE))
 624         .addReg(Reg, RegState::Debug).addImm(Offset)
 625         .addMetadata(DI->getVariable());
 626     else
 627       // We can't yet handle anything else here because it would require
 628       // generating code, thus altering codegen because of debug info.
 629       DEBUG(dbgs() << "Dropping debug info for " << DI);
 630     return true;
 631   }
 632   case Intrinsic::dbg_value: {
 633     // This form of DBG_VALUE is target-independent.
 634     const DbgValueInst *DI = cast<DbgValueInst>(Call);
 635     const MCInstrDesc &II = TII.get(TargetOpcode::DBG_VALUE);
 636     const Value *V = DI->getValue();
 637     if (!V) {
 638       // Currently the optimizer can produce this; insert an undef to
 639       // help debugging.  Probably the optimizer should not do this.
 640       BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II)
 641         .addReg(0U).addImm(DI->getOffset())
 642         .addMetadata(DI->getVariable());
 643     } else if (const ConstantInt *CI = dyn_cast<ConstantInt>(V)) {
 644       if (CI->getBitWidth() > 64)
 645         BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II)
 646           .addCImm(CI).addImm(DI->getOffset())
 647           .addMetadata(DI->getVariable());
 648       else
 649         BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II)
 650           .addImm(CI->getZExtValue()).addImm(DI->getOffset())
 651           .addMetadata(DI->getVariable());
 652     } else if (const ConstantFP *CF = dyn_cast<ConstantFP>(V)) {
 653       BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II)
 654         .addFPImm(CF).addImm(DI->getOffset())
 655         .addMetadata(DI->getVariable());
 656     } else if (unsigned Reg = lookUpRegForValue(V)) {
 657       BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II)
 658         .addReg(Reg, RegState::Debug).addImm(DI->getOffset())
 659         .addMetadata(DI->getVariable());
 660     } else {
 661       // We can't yet handle anything else here because it would require
 662       // generating code, thus altering codegen because of debug info.
 663       DEBUG(dbgs() << "Dropping debug info for " << DI);
 664     }
 665     return true;
 666   }
 667   case Intrinsic::objectsize: {
 668     ConstantInt *CI = cast<ConstantInt>(Call->getArgOperand(1));
 669     unsigned long long Res = CI->isZero() ? -1ULL : 0;
 670     Constant *ResCI = ConstantInt::get(Call->getType(), Res);
 671     unsigned ResultReg = getRegForValue(ResCI);
 672     if (ResultReg == 0)
 673       return false;
 674     UpdateValueMap(Call, ResultReg);
 675     return true;
 676   }
 677   }
 678
 679   // Usually, it does not make sense to initialize a value,
 680   // make an unrelated function call and use the value, because
 681   // it tends to be spilled on the stack. So, we move the pointer
 682   // to the last local value to the beginning of the block, so that
 683   // all the values which have already been materialized,
 684   // appear after the call. It also makes sense to skip intrinsics
 685   // since they tend to be inlined.
 686   if (!isa<IntrinsicInst>(F))
 687     flushLocalValueMap();
 688
 689   // An arbitrary call. Bail.
 690   return false;
 691 }
 692
 693 bool FastISel::SelectCast(const User *I, unsigned Opcode) {
 694   EVT SrcVT = TLI.getValueType(I->getOperand(0)->getType());
 695   EVT DstVT = TLI.getValueType(I->getType());
 696
 697   if (SrcVT == MVT::Other || !SrcVT.isSimple() ||
 698       DstVT == MVT::Other || !DstVT.isSimple())
 699     // Unhandled type. Halt "fast" selection and bail.
 700     return false;
 701
 702   // Check if the destination type is legal.
 703   if (!TLI.isTypeLegal(DstVT))
 704     return false;
 705
 706   // Check if the source operand is legal.
 707   if (!TLI.isTypeLegal(SrcVT))
 708     return false;
 709
 710   unsigned InputReg = getRegForValue(I->getOperand(0));
 711   if (!InputReg)
 712     // Unhandled operand.  Halt "fast" selection and bail.
 713     return false;
 714
 715   bool InputRegIsKill = hasTrivialKill(I->getOperand(0));
 716
 717   unsigned ResultReg = FastEmit_r(SrcVT.getSimpleVT(),
 718                                   DstVT.getSimpleVT(),
 719                                   Opcode,
 720                                   InputReg, InputRegIsKill);
 721   if (!ResultReg)
 722     return false;
 723
 724   UpdateValueMap(I, ResultReg);
 725   return true;
 726 }
 727
 728 bool FastISel::SelectBitCast(const User *I) {
 729   // If the bitcast doesn't change the type, just use the operand value.
 730   if (I->getType() == I->getOperand(0)->getType()) {
 731     unsigned Reg = getRegForValue(I->getOperand(0));
 732     if (Reg == 0)
 733       return false;
 734     UpdateValueMap(I, Reg);
 735     return true;
 736   }
 737
 738   // Bitcasts of other values become reg-reg copies or BITCAST operators.
 739   EVT SrcVT = TLI.getValueType(I->getOperand(0)->getType());
 740   EVT DstVT = TLI.getValueType(I->getType());
 741
 742   if (SrcVT == MVT::Other || !SrcVT.isSimple() ||
 743       DstVT == MVT::Other || !DstVT.isSimple() ||
 744       !TLI.isTypeLegal(SrcVT) || !TLI.isTypeLegal(DstVT))
 745     // Unhandled type. Halt "fast" selection and bail.
 746     return false;
 747
 748   unsigned Op0 = getRegForValue(I->getOperand(0));
 749   if (Op0 == 0)
 750     // Unhandled operand. Halt "fast" selection and bail.
 751     return false;
 752
 753   bool Op0IsKill = hasTrivialKill(I->getOperand(0));
 754
 755   // First, try to perform the bitcast by inserting a reg-reg copy.
 756   unsigned ResultReg = 0;
 757   if (SrcVT.getSimpleVT() == DstVT.getSimpleVT()) {
 758     const TargetRegisterClass* SrcClass = TLI.getRegClassFor(SrcVT);
 759     const TargetRegisterClass* DstClass = TLI.getRegClassFor(DstVT);
 760     // Don't attempt a cross-class copy. It will likely fail.
 761     if (SrcClass == DstClass) {
 762       ResultReg = createResultReg(DstClass);
 763       BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, TII.get(TargetOpcode::COPY),
 764               ResultReg).addReg(Op0);
 765     }
 766   }
 767
 768   // If the reg-reg copy failed, select a BITCAST opcode.
 769   if (!ResultReg)
 770     ResultReg = FastEmit_r(SrcVT.getSimpleVT(), DstVT.getSimpleVT(),
 771                            ISD::BITCAST, Op0, Op0IsKill);
 772
 773   if (!ResultReg)
 774     return false;
 775
 776   UpdateValueMap(I, ResultReg);
 777   return true;
 778 }
 779
 780 bool
 781 FastISel::SelectInstruction(const Instruction *I) {
 782   // Just before the terminator instruction, insert instructions to
 783   // feed PHI nodes in successor blocks.
 784   if (isa<TerminatorInst>(I))
 785     if (!HandlePHINodesInSuccessorBlocks(I->getParent()))
 786       return false;
 787
 788   DL = I->getDebugLoc();
 789
 790   MachineBasicBlock::iterator SavedInsertPt = FuncInfo.InsertPt;
 791
 792   // First, try doing target-independent selection.
 793   if (SelectOperator(I, I->getOpcode())) {
 794     ++NumFastIselSuccessIndependent;
 795     DL = DebugLoc();
 796     return true;
 797   }
 798   // Remove dead code.  However, ignore call instructions since we've flushed
 799   // the local value map and recomputed the insert point.
 800   if (!isa<CallInst>(I)) {
 801     recomputeInsertPt();
 802     if (SavedInsertPt != FuncInfo.InsertPt)
 803       removeDeadCode(FuncInfo.InsertPt, SavedInsertPt);
 804   }
 805
 806   // Next, try calling the target to attempt to handle the instruction.
 807   SavedInsertPt = FuncInfo.InsertPt;
 808   if (TargetSelectInstruction(I)) {
 809     ++NumFastIselSuccessTarget;
 810     DL = DebugLoc();
 811     return true;
 812   }
 813   // Check for dead code and remove as necessary.
 814   recomputeInsertPt();
 815   if (SavedInsertPt != FuncInfo.InsertPt)
 816     removeDeadCode(FuncInfo.InsertPt, SavedInsertPt);
 817
 818   DL = DebugLoc();
 819   return false;
 820 }
 821
 822 /// FastEmitBranch - Emit an unconditional branch to the given block,
 823 /// unless it is the immediate (fall-through) successor, and update
 824 /// the CFG.
 825 void
 826 FastISel::FastEmitBranch(MachineBasicBlock *MSucc, DebugLoc DL) {
 827
 828   if (FuncInfo.MBB->getBasicBlock()->size() > 1 && FuncInfo.MBB->isLayoutSuccessor(MSucc)) {
 829     // For more accurate line information if this is the only instruction
 830     // in the block then emit it, otherwise we have the unconditional
 831     // fall-through case, which needs no instructions.
 832   } else {
 833     // The unconditional branch case.
 834     TII.InsertBranch(*FuncInfo.MBB, MSucc, NULL,
 835                      SmallVector<MachineOperand, 0>(), DL);
 836   }
 837   FuncInfo.MBB->addSuccessor(MSucc);
 838 }
 839
 840 /// SelectFNeg - Emit an FNeg operation.
 841 ///
 842 bool
 843 FastISel::SelectFNeg(const User *I) {
 844   unsigned OpReg = getRegForValue(BinaryOperator::getFNegArgument(I));
 845   if (OpReg == 0) return false;
 846
 847   bool OpRegIsKill = hasTrivialKill(I);
 848
 849   // If the target has ISD::FNEG, use it.
 850   EVT VT = TLI.getValueType(I->getType());
 851   unsigned ResultReg = FastEmit_r(VT.getSimpleVT(), VT.getSimpleVT(),
 852                                   ISD::FNEG, OpReg, OpRegIsKill);
 853   if (ResultReg != 0) {
 854     UpdateValueMap(I, ResultReg);
 855     return true;
 856   }
 857
 858   // Bitcast the value to integer, twiddle the sign bit with xor,
 859   // and then bitcast it back to floating-point.
 860   if (VT.getSizeInBits() > 64) return false;
 861   EVT IntVT = EVT::getIntegerVT(I->getContext(), VT.getSizeInBits());
 862   if (!TLI.isTypeLegal(IntVT))
 863     return false;
 864
 865   unsigned IntReg = FastEmit_r(VT.getSimpleVT(), IntVT.getSimpleVT(),
 866                                ISD::BITCAST, OpReg, OpRegIsKill);
 867   if (IntReg == 0)
 868     return false;
 869
 870   unsigned IntResultReg = FastEmit_ri_(IntVT.getSimpleVT(), ISD::XOR,
 871                                        IntReg, /*Kill=*/true,
 872                                        UINT64_C(1) << (VT.getSizeInBits()-1),
 873                                        IntVT.getSimpleVT());
 874   if (IntResultReg == 0)
 875     return false;
 876
 877   ResultReg = FastEmit_r(IntVT.getSimpleVT(), VT.getSimpleVT(),
 878                          ISD::BITCAST, IntResultReg, /*Kill=*/true);
 879   if (ResultReg == 0)
 880     return false;
 881
 882   UpdateValueMap(I, ResultReg);
 883   return true;
 884 }
 885
 886 bool
 887 FastISel::SelectExtractValue(const User *U) {
 888   const ExtractValueInst *EVI = dyn_cast<ExtractValueInst>(U);
 889   if (!EVI)
 890     return false;
 891
 892   // Make sure we only try to handle extracts with a legal result.  But also
 893   // allow i1 because it's easy.
 894   EVT RealVT = TLI.getValueType(EVI->getType(), /*AllowUnknown=*/true);
 895   if (!RealVT.isSimple())
 896     return false;
 897   MVT VT = RealVT.getSimpleVT();
 898   if (!TLI.isTypeLegal(VT) && VT != MVT::i1)
 899     return false;
 900
 901   const Value *Op0 = EVI->getOperand(0);
 902   Type *AggTy = Op0->getType();
 903
 904   // Get the base result register.
 905   unsigned ResultReg;
 906   DenseMap<const Value *, unsigned>::iterator I = FuncInfo.ValueMap.find(Op0);
 907   if (I != FuncInfo.ValueMap.end())
 908     ResultReg = I->second;
 909   else if (isa<Instruction>(Op0))
 910     ResultReg = FuncInfo.InitializeRegForValue(Op0);
 911   else
 912     return false; // fast-isel can't handle aggregate constants at the moment
 913
 914   // Get the actual result register, which is an offset from the base register.
 915   unsigned VTIndex = ComputeLinearIndex(AggTy, EVI->getIndices());
 916
 917   SmallVector<EVT, 4> AggValueVTs;
 918   ComputeValueVTs(TLI, AggTy, AggValueVTs);
 919
 920   for (unsigned i = 0; i < VTIndex; i++)
 921     ResultReg += TLI.getNumRegisters(FuncInfo.Fn->getContext(), AggValueVTs[i]);
 922
 923   UpdateValueMap(EVI, ResultReg);
 924   return true;
 925 }
 926
 927 bool
 928 FastISel::SelectOperator(const User *I, unsigned Opcode) {
 929   switch (Opcode) {
 930   case Instruction::Add:
 931     return SelectBinaryOp(I, ISD::ADD);
 932   case Instruction::FAdd:
 933     return SelectBinaryOp(I, ISD::FADD);
 934   case Instruction::Sub:
 935     return SelectBinaryOp(I, ISD::SUB);
 936   case Instruction::FSub:
 937     // FNeg is currently represented in LLVM IR as a special case of FSub.
 938     if (BinaryOperator::isFNeg(I))
 939       return SelectFNeg(I);
 940     return SelectBinaryOp(I, ISD::FSUB);
 941   case Instruction::Mul:
 942     return SelectBinaryOp(I, ISD::MUL);
 943   case Instruction::FMul:
 944     return SelectBinaryOp(I, ISD::FMUL);
 945   case Instruction::SDiv:
 946     return SelectBinaryOp(I, ISD::SDIV);
 947   case Instruction::UDiv:
 948     return SelectBinaryOp(I, ISD::UDIV);
 949   case Instruction::FDiv:
 950     return SelectBinaryOp(I, ISD::FDIV);
 951   case Instruction::SRem:
 952     return SelectBinaryOp(I, ISD::SREM);
 953   case Instruction::URem:
 954     return SelectBinaryOp(I, ISD::UREM);
 955   case Instruction::FRem:
 956     return SelectBinaryOp(I, ISD::FREM);
 957   case Instruction::Shl:
 958     return SelectBinaryOp(I, ISD::SHL);
 959   case Instruction::LShr:
 960     return SelectBinaryOp(I, ISD::SRL);
 961   case Instruction::AShr:
 962     return SelectBinaryOp(I, ISD::SRA);
 963   case Instruction::And:
 964     return SelectBinaryOp(I, ISD::AND);
 965   case Instruction::Or:
 966     return SelectBinaryOp(I, ISD::OR);
 967   case Instruction::Xor:
 968     return SelectBinaryOp(I, ISD::XOR);
 969
 970   case Instruction::GetElementPtr:
 971     return SelectGetElementPtr(I);
 972
 973   case Instruction::Br: {
 974     const BranchInst *BI = cast<BranchInst>(I);
 975
 976     if (BI->isUnconditional()) {
 977       const BasicBlock *LLVMSucc = BI->getSuccessor(0);
 978       MachineBasicBlock *MSucc = FuncInfo.MBBMap[LLVMSucc];
 979       FastEmitBranch(MSucc, BI->getDebugLoc());
 980       return true;
 981     }
 982
 983     // Conditional branches are not handed yet.
 984     // Halt "fast" selection and bail.
 985     return false;
 986   }
 987
 988   case Instruction::Unreachable:
 989     // Nothing to emit.
 990     return true;
 991
 992   case Instruction::Alloca:
 993     // FunctionLowering has the static-sized case covered.
 994     if (FuncInfo.StaticAllocaMap.count(cast<AllocaInst>(I)))
 995       return true;
 996
 997     // Dynamic-sized alloca is not handled yet.
 998     return false;
 999
1000   case Instruction::Call:
1001     return SelectCall(I);
1002
1003   case Instruction::BitCast:
1004     return SelectBitCast(I);
1005
1006   case Instruction::FPToSI:
1007     return SelectCast(I, ISD::FP_TO_SINT);
1008   case Instruction::ZExt:
1009     return SelectCast(I, ISD::ZERO_EXTEND);
1010   case Instruction::SExt:
1011     return SelectCast(I, ISD::SIGN_EXTEND);
1012   case Instruction::Trunc:
1013     return SelectCast(I, ISD::TRUNCATE);
1014   case Instruction::SIToFP:
1015     return SelectCast(I, ISD::SINT_TO_FP);
1016
1017   case Instruction::IntToPtr: // Deliberate fall-through.
1018   case Instruction::PtrToInt: {
1019     EVT SrcVT = TLI.getValueType(I->getOperand(0)->getType());
1020     EVT DstVT = TLI.getValueType(I->getType());
1021     if (DstVT.bitsGT(SrcVT))
1022       return SelectCast(I, ISD::ZERO_EXTEND);
1023     if (DstVT.bitsLT(SrcVT))
1024       return SelectCast(I, ISD::TRUNCATE);
1025     unsigned Reg = getRegForValue(I->getOperand(0));
1026     if (Reg == 0) return false;
1027     UpdateValueMap(I, Reg);
1028     return true;
1029   }
1030
1031   case Instruction::ExtractValue:
1032     return SelectExtractValue(I);
1033
1034   case Instruction::PHI:
1035     llvm_unreachable("FastISel shouldn't visit PHI nodes!");
1036
1037   default:
1038     // Unhandled instruction. Halt "fast" selection and bail.
1039     return false;
1040   }
1041 }
1042
1043 FastISel::FastISel(FunctionLoweringInfo &funcInfo)
1044   : FuncInfo(funcInfo),
1045     MRI(FuncInfo.MF->getRegInfo()),
1046     MFI(*FuncInfo.MF->getFrameInfo()),
1047     MCP(*FuncInfo.MF->getConstantPool()),
1048     TM(FuncInfo.MF->getTarget()),
1049     TD(*TM.getTargetData()),
1050     TII(*TM.getInstrInfo()),
1051     TLI(*TM.getTargetLowering()),
1052     TRI(*TM.getRegisterInfo()) {
1053 }
1054
1055 FastISel::~FastISel() {}
1056
1057 unsigned FastISel::FastEmit_(MVT, MVT,
1058                              unsigned) {
1059   return 0;
1060 }
1061
1062 unsigned FastISel::FastEmit_r(MVT, MVT,
1063                               unsigned,
1064                               unsigned /*Op0*/, bool /*Op0IsKill*/) {
1065   return 0;
1066 }
1067
1068 unsigned FastISel::FastEmit_rr(MVT, MVT,
1069                                unsigned,
1070                                unsigned /*Op0*/, bool /*Op0IsKill*/,
1071                                unsigned /*Op1*/, bool /*Op1IsKill*/) {
1072   return 0;
1073 }
1074
1075 unsigned FastISel::FastEmit_i(MVT, MVT, unsigned, uint64_t /*Imm*/) {
1076   return 0;
1077 }
1078
1079 unsigned FastISel::FastEmit_f(MVT, MVT,
1080                               unsigned, const ConstantFP * /*FPImm*/) {
1081   return 0;
1082 }
1083
1084 unsigned FastISel::FastEmit_ri(MVT, MVT,
1085                                unsigned,
1086                                unsigned /*Op0*/, bool /*Op0IsKill*/,
1087                                uint64_t /*Imm*/) {
1088   return 0;
1089 }
1090
1091 unsigned FastISel::FastEmit_rf(MVT, MVT,
1092                                unsigned,
1093                                unsigned /*Op0*/, bool /*Op0IsKill*/,
1094                                const ConstantFP * /*FPImm*/) {
1095   return 0;
1096 }
1097
1098 unsigned FastISel::FastEmit_rri(MVT, MVT,
1099                                 unsigned,
1100                                 unsigned /*Op0*/, bool /*Op0IsKill*/,
1101                                 unsigned /*Op1*/, bool /*Op1IsKill*/,
1102                                 uint64_t /*Imm*/) {
1103   return 0;
1104 }
1105
1106 /// FastEmit_ri_ - This method is a wrapper of FastEmit_ri. It first tries
1107 /// to emit an instruction with an immediate operand using FastEmit_ri.
1108 /// If that fails, it materializes the immediate into a register and try
1109 /// FastEmit_rr instead.
1110 unsigned FastISel::FastEmit_ri_(MVT VT, unsigned Opcode,
1111                                 unsigned Op0, bool Op0IsKill,
1112                                 uint64_t Imm, MVT ImmType) {
1113   // If this is a multiply by a power of two, emit this as a shift left.
1114   if (Opcode == ISD::MUL && isPowerOf2_64(Imm)) {
1115     Opcode = ISD::SHL;
1116     Imm = Log2_64(Imm);
1117   } else if (Opcode == ISD::UDIV && isPowerOf2_64(Imm)) {
1118     // div x, 8 -> srl x, 3
1119     Opcode = ISD::SRL;
1120     Imm = Log2_64(Imm);
1121   }
1122
1123   // Horrible hack (to be removed), check to make sure shift amounts are
1124   // in-range.
1125   if ((Opcode == ISD::SHL || Opcode == ISD::SRA || Opcode == ISD::SRL) &&
1126       Imm >= VT.getSizeInBits())
1127     return 0;
1128
1129   // First check if immediate type is legal. If not, we can't use the ri form.
1130   unsigned ResultReg = FastEmit_ri(VT, VT, Opcode, Op0, Op0IsKill, Imm);
1131   if (ResultReg != 0)
1132     return ResultReg;
1133   unsigned MaterialReg = FastEmit_i(ImmType, ImmType, ISD::Constant, Imm);
1134   if (MaterialReg == 0) {
1135     // This is a bit ugly/slow, but failing here means falling out of
1136     // fast-isel, which would be very slow.
1137     IntegerType *ITy = IntegerType::get(FuncInfo.Fn->getContext(),
1138                                               VT.getSizeInBits());
1139     MaterialReg = getRegForValue(ConstantInt::get(ITy, Imm));
1140   }
1141   return FastEmit_rr(VT, VT, Opcode,
1142                      Op0, Op0IsKill,
1143                      MaterialReg, /*Kill=*/true);
1144 }
1145
1146 unsigned FastISel::createResultReg(const TargetRegisterClass* RC) {
1147   return MRI.createVirtualRegister(RC);
1148 }
1149
1150 unsigned FastISel::FastEmitInst_(unsigned MachineInstOpcode,
1151                                  const TargetRegisterClass* RC) {
1152   unsigned ResultReg = createResultReg(RC);
1153   const MCInstrDesc &II = TII.get(MachineInstOpcode);
1154
1155   BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II, ResultReg);
1156   return ResultReg;
1157 }
1158
1159 unsigned FastISel::FastEmitInst_r(unsigned MachineInstOpcode,
1160                                   const TargetRegisterClass *RC,
1161                                   unsigned Op0, bool Op0IsKill) {
1162   unsigned ResultReg = createResultReg(RC);
1163   const MCInstrDesc &II = TII.get(MachineInstOpcode);
1164
1165   if (II.getNumDefs() >= 1)
1166     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II, ResultReg)
1167       .addReg(Op0, Op0IsKill * RegState::Kill);
1168   else {
1169     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II)
1170       .addReg(Op0, Op0IsKill * RegState::Kill);
1171     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, TII.get(TargetOpcode::COPY),
1172             ResultReg).addReg(II.ImplicitDefs[0]);
1173   }
1174
1175   return ResultReg;
1176 }
1177
1178 unsigned FastISel::FastEmitInst_rr(unsigned MachineInstOpcode,
1179                                    const TargetRegisterClass *RC,
1180                                    unsigned Op0, bool Op0IsKill,
1181                                    unsigned Op1, bool Op1IsKill) {
1182   unsigned ResultReg = createResultReg(RC);
1183   const MCInstrDesc &II = TII.get(MachineInstOpcode);
1184
1185   if (II.getNumDefs() >= 1)
1186     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II, ResultReg)
1187       .addReg(Op0, Op0IsKill * RegState::Kill)
1188       .addReg(Op1, Op1IsKill * RegState::Kill);
1189   else {
1190     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II)
1191       .addReg(Op0, Op0IsKill * RegState::Kill)
1192       .addReg(Op1, Op1IsKill * RegState::Kill);
1193     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, TII.get(TargetOpcode::COPY),
1194             ResultReg).addReg(II.ImplicitDefs[0]);
1195   }
1196   return ResultReg;
1197 }
1198
1199 unsigned FastISel::FastEmitInst_rrr(unsigned MachineInstOpcode,
1200                                    const TargetRegisterClass *RC,
1201                                    unsigned Op0, bool Op0IsKill,
1202                                    unsigned Op1, bool Op1IsKill,
1203                                    unsigned Op2, bool Op2IsKill) {
1204   unsigned ResultReg = createResultReg(RC);
1205   const MCInstrDesc &II = TII.get(MachineInstOpcode);
1206
1207   if (II.getNumDefs() >= 1)
1208     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II, ResultReg)
1209       .addReg(Op0, Op0IsKill * RegState::Kill)
1210       .addReg(Op1, Op1IsKill * RegState::Kill)
1211       .addReg(Op2, Op2IsKill * RegState::Kill);
1212   else {
1213     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II)
1214       .addReg(Op0, Op0IsKill * RegState::Kill)
1215       .addReg(Op1, Op1IsKill * RegState::Kill)
1216       .addReg(Op2, Op2IsKill * RegState::Kill);
1217     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, TII.get(TargetOpcode::COPY),
1218             ResultReg).addReg(II.ImplicitDefs[0]);
1219   }
1220   return ResultReg;
1221 }
1222
1223 unsigned FastISel::FastEmitInst_ri(unsigned MachineInstOpcode,
1224                                    const TargetRegisterClass *RC,
1225                                    unsigned Op0, bool Op0IsKill,
1226                                    uint64_t Imm) {
1227   unsigned ResultReg = createResultReg(RC);
1228   const MCInstrDesc &II = TII.get(MachineInstOpcode);
1229
1230   if (II.getNumDefs() >= 1)
1231     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II, ResultReg)
1232       .addReg(Op0, Op0IsKill * RegState::Kill)
1233       .addImm(Imm);
1234   else {
1235     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II)
1236       .addReg(Op0, Op0IsKill * RegState::Kill)
1237       .addImm(Imm);
1238     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, TII.get(TargetOpcode::COPY),
1239             ResultReg).addReg(II.ImplicitDefs[0]);
1240   }
1241   return ResultReg;
1242 }
1243
1244 unsigned FastISel::FastEmitInst_rii(unsigned MachineInstOpcode,
1245                                    const TargetRegisterClass *RC,
1246                                    unsigned Op0, bool Op0IsKill,
1247                                    uint64_t Imm1, uint64_t Imm2) {
1248   unsigned ResultReg = createResultReg(RC);
1249   const MCInstrDesc &II = TII.get(MachineInstOpcode);
1250
1251   if (II.getNumDefs() >= 1)
1252     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II, ResultReg)
1253       .addReg(Op0, Op0IsKill * RegState::Kill)
1254       .addImm(Imm1)
1255       .addImm(Imm2);
1256   else {
1257     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II)
1258       .addReg(Op0, Op0IsKill * RegState::Kill)
1259       .addImm(Imm1)
1260       .addImm(Imm2);
1261     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, TII.get(TargetOpcode::COPY),
1262             ResultReg).addReg(II.ImplicitDefs[0]);
1263   }
1264   return ResultReg;
1265 }
1266
1267 unsigned FastISel::FastEmitInst_rf(unsigned MachineInstOpcode,
1268                                    const TargetRegisterClass *RC,
1269                                    unsigned Op0, bool Op0IsKill,
1270                                    const ConstantFP *FPImm) {
1271   unsigned ResultReg = createResultReg(RC);
1272   const MCInstrDesc &II = TII.get(MachineInstOpcode);
1273
1274   if (II.getNumDefs() >= 1)
1275     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II, ResultReg)
1276       .addReg(Op0, Op0IsKill * RegState::Kill)
1277       .addFPImm(FPImm);
1278   else {
1279     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II)
1280       .addReg(Op0, Op0IsKill * RegState::Kill)
1281       .addFPImm(FPImm);
1282     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, TII.get(TargetOpcode::COPY),
1283             ResultReg).addReg(II.ImplicitDefs[0]);
1284   }
1285   return ResultReg;
1286 }
1287
1288 unsigned FastISel::FastEmitInst_rri(unsigned MachineInstOpcode,
1289                                     const TargetRegisterClass *RC,
1290                                     unsigned Op0, bool Op0IsKill,
1291                                     unsigned Op1, bool Op1IsKill,
1292                                     uint64_t Imm) {
1293   unsigned ResultReg = createResultReg(RC);
1294   const MCInstrDesc &II = TII.get(MachineInstOpcode);
1295
1296   if (II.getNumDefs() >= 1)
1297     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II, ResultReg)
1298       .addReg(Op0, Op0IsKill * RegState::Kill)
1299       .addReg(Op1, Op1IsKill * RegState::Kill)
1300       .addImm(Imm);
1301   else {
1302     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II)
1303       .addReg(Op0, Op0IsKill * RegState::Kill)
1304       .addReg(Op1, Op1IsKill * RegState::Kill)
1305       .addImm(Imm);
1306     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, TII.get(TargetOpcode::COPY),
1307             ResultReg).addReg(II.ImplicitDefs[0]);
1308   }
1309   return ResultReg;
1310 }
1311
1312 unsigned FastISel::FastEmitInst_rrii(unsigned MachineInstOpcode,
1313                                      const TargetRegisterClass *RC,
1314                                      unsigned Op0, bool Op0IsKill,
1315                                      unsigned Op1, bool Op1IsKill,
1316                                      uint64_t Imm1, uint64_t Imm2) {
1317   unsigned ResultReg = createResultReg(RC);
1318   const MCInstrDesc &II = TII.get(MachineInstOpcode);
1319
1320   if (II.getNumDefs() >= 1)
1321     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II, ResultReg)
1322       .addReg(Op0, Op0IsKill * RegState::Kill)
1323       .addReg(Op1, Op1IsKill * RegState::Kill)
1324       .addImm(Imm1).addImm(Imm2);
1325   else {
1326     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II)
1327       .addReg(Op0, Op0IsKill * RegState::Kill)
1328       .addReg(Op1, Op1IsKill * RegState::Kill)
1329       .addImm(Imm1).addImm(Imm2);
1330     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, TII.get(TargetOpcode::COPY),
1331             ResultReg).addReg(II.ImplicitDefs[0]);
1332   }
1333   return ResultReg;
1334 }
1335
1336 unsigned FastISel::FastEmitInst_i(unsigned MachineInstOpcode,
1337                                   const TargetRegisterClass *RC,
1338                                   uint64_t Imm) {
1339   unsigned ResultReg = createResultReg(RC);
1340   const MCInstrDesc &II = TII.get(MachineInstOpcode);
1341
1342   if (II.getNumDefs() >= 1)
1343     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II, ResultReg).addImm(Imm);
1344   else {
1345     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II).addImm(Imm);
1346     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, TII.get(TargetOpcode::COPY),
1347             ResultReg).addReg(II.ImplicitDefs[0]);
1348   }
1349   return ResultReg;
1350 }
1351
1352 unsigned FastISel::FastEmitInst_ii(unsigned MachineInstOpcode,
1353                                   const TargetRegisterClass *RC,
1354                                   uint64_t Imm1, uint64_t Imm2) {
1355   unsigned ResultReg = createResultReg(RC);
1356   const MCInstrDesc &II = TII.get(MachineInstOpcode);
1357
1358   if (II.getNumDefs() >= 1)
1359     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II, ResultReg)
1360       .addImm(Imm1).addImm(Imm2);
1361   else {
1362     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, II).addImm(Imm1).addImm(Imm2);
1363     BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DL, TII.get(TargetOpcode::COPY),
1364             ResultReg).addReg(II.ImplicitDefs[0]);
1365   }
1366   return ResultReg;
1367 }
1368
1369 unsigned FastISel::FastEmitInst_extractsubreg(MVT RetVT,
1370                                               unsigned Op0, bool Op0IsKill,
1371                                               uint32_t Idx) {
1372   unsigned ResultReg = createResultReg(TLI.getRegClassFor(RetVT));
1373   assert(TargetRegisterInfo::isVirtualRegister(Op0) &&
1374          "Cannot yet extract from physregs");
1375   const TargetRegisterClass *RC = MRI.getRegClass(Op0);
1376   MRI.constrainRegClass(Op0, TRI.getSubClassWithSubReg(RC, Idx));
1377   BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt,
1378           DL, TII.get(TargetOpcode::COPY), ResultReg)
1379     .addReg(Op0, getKillRegState(Op0IsKill), Idx);
1380   return ResultReg;
1381 }
1382
1383 /// FastEmitZExtFromI1 - Emit MachineInstrs to compute the value of Op
1384 /// with all but the least significant bit set to zero.
1385 unsigned FastISel::FastEmitZExtFromI1(MVT VT, unsigned Op0, bool Op0IsKill) {
1386   return FastEmit_ri(VT, VT, ISD::AND, Op0, Op0IsKill, 1);
1387 }
1388
1389 /// HandlePHINodesInSuccessorBlocks - Handle PHI nodes in successor blocks.
1390 /// Emit code to ensure constants are copied into registers when needed.
1391 /// Remember the virtual registers that need to be added to the Machine PHI
1392 /// nodes as input.  We cannot just directly add them, because expansion
1393 /// might result in multiple MBB's for one BB.  As such, the start of the
1394 /// BB might correspond to a different MBB than the end.
1395 bool FastISel::HandlePHINodesInSuccessorBlocks(const BasicBlock *LLVMBB) {
1396   const TerminatorInst *TI = LLVMBB->getTerminator();
1397
1398   SmallPtrSet<MachineBasicBlock *, 4> SuccsHandled;
1399   unsigned OrigNumPHINodesToUpdate = FuncInfo.PHINodesToUpdate.size();
1400
1401   // Check successor nodes' PHI nodes that expect a constant to be available
1402   // from this block.
1403   for (unsigned succ = 0, e = TI->getNumSuccessors(); succ != e; ++succ) {
1404     const BasicBlock *SuccBB = TI->getSuccessor(succ);
1405     if (!isa<PHINode>(SuccBB->begin())) continue;
1406     MachineBasicBlock *SuccMBB = FuncInfo.MBBMap[SuccBB];
1407
1408     // If this terminator has multiple identical successors (common for
1409     // switches), only handle each succ once.
1410     if (!SuccsHandled.insert(SuccMBB)) continue;
1411
1412     MachineBasicBlock::iterator MBBI = SuccMBB->begin();
1413
1414     // At this point we know that there is a 1-1 correspondence between LLVM PHI
1415     // nodes and Machine PHI nodes, but the incoming operands have not been
1416     // emitted yet.
1417     for (BasicBlock::const_iterator I = SuccBB->begin();
1418          const PHINode *PN = dyn_cast<PHINode>(I); ++I) {
1419
1420       // Ignore dead phi's.
1421       if (PN->use_empty()) continue;
1422
1423       // Only handle legal types. Two interesting things to note here. First,
1424       // by bailing out early, we may leave behind some dead instructions,
1425       // since SelectionDAG's HandlePHINodesInSuccessorBlocks will insert its
1426       // own moves. Second, this check is necessary because FastISel doesn't
1427       // use CreateRegs to create registers, so it always creates
1428       // exactly one register for each non-void instruction.
1429       EVT VT = TLI.getValueType(PN->getType(), /*AllowUnknown=*/true);
1430       if (VT == MVT::Other || !TLI.isTypeLegal(VT)) {
1431         // Handle integer promotions, though, because they're common and easy.
1432         if (VT == MVT::i1 || VT == MVT::i8 || VT == MVT::i16)
1433           VT = TLI.getTypeToTransformTo(LLVMBB->getContext(), VT);
1434         else {
1435           FuncInfo.PHINodesToUpdate.resize(OrigNumPHINodesToUpdate);
1436           return false;
1437         }
1438       }
1439
1440       const Value *PHIOp = PN->getIncomingValueForBlock(LLVMBB);
1441
1442       // Set the DebugLoc for the copy. Prefer the location of the operand
1443       // if there is one; use the location of the PHI otherwise.
1444       DL = PN->getDebugLoc();
1445       if (const Instruction *Inst = dyn_cast<Instruction>(PHIOp))
1446         DL = Inst->getDebugLoc();
1447
1448       unsigned Reg = getRegForValue(PHIOp);
1449       if (Reg == 0) {
1450         FuncInfo.PHINodesToUpdate.resize(OrigNumPHINodesToUpdate);
1451         return false;
1452       }
1453       FuncInfo.PHINodesToUpdate.push_back(std::make_pair(MBBI++, Reg));
1454       DL = DebugLoc();
1455     }
1456   }
1457
1458   return true;
1459 }