lib/CodeGen/SelectionDAG/FastISel.cpp

   1 ///===-- FastISel.cpp - Implementation of the FastISel class --------------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains the implementation of the FastISel class.
  11 //
  12 // "Fast" instruction selection is designed to emit very poor code quickly.
  13 // Also, it is not designed to be able to do much lowering, so most illegal
  14 // types (e.g. i64 on 32-bit targets) and operations are not supported.  It is
  15 // also not intended to be able to do much optimization, except in a few cases
  16 // where doing optimizations reduces overall compile time.  For example, folding
  17 // constants into immediate fields is often done, because it's cheap and it
  18 // reduces the number of instructions later phases have to examine.
  19 //
  20 // "Fast" instruction selection is able to fail gracefully and transfer
  21 // control to the SelectionDAG selector for operations that it doesn't
  22 // support.  In many cases, this allows us to avoid duplicating a lot of
  23 // the complicated lowering logic that SelectionDAG currently has.
  24 //
  25 // The intended use for "fast" instruction selection is "-O0" mode
  26 // compilation, where the quality of the generated code is irrelevant when
  27 // weighed against the speed at which the code can be generated.  Also,
  28 // at -O0, the LLVM optimizers are not running, and this makes the
  29 // compile time of codegen a much higher portion of the overall compile
  30 // time.  Despite its limitations, "fast" instruction selection is able to
  31 // handle enough code on its own to provide noticeable overall speedups
  32 // in -O0 compiles.
  33 //
  34 // Basic operations are supported in a target-independent way, by reading
  35 // the same instruction descriptions that the SelectionDAG selector reads,
  36 // and identifying simple arithmetic operations that can be directly selected
  37 // from simple operators.  More complicated operations currently require
  38 // target-specific code.
  39 //
  40 //===----------------------------------------------------------------------===//
  41
  42 #include "llvm/Function.h"
  43 #include "llvm/GlobalVariable.h"
  44 #include "llvm/Instructions.h"
  45 #include "llvm/IntrinsicInst.h"
  46 #include "llvm/CodeGen/FastISel.h"
  47 #include "llvm/CodeGen/MachineInstrBuilder.h"
  48 #include "llvm/CodeGen/MachineModuleInfo.h"
  49 #include "llvm/CodeGen/MachineRegisterInfo.h"
  50 #include "llvm/CodeGen/DwarfWriter.h"
  51 #include "llvm/Analysis/DebugInfo.h"
  52 #include "llvm/Target/TargetData.h"
  53 #include "llvm/Target/TargetInstrInfo.h"
  54 #include "llvm/Target/TargetLowering.h"
  55 #include "llvm/Target/TargetMachine.h"
  56 #include "SelectionDAGBuild.h"
  57 using namespace llvm;
  58
  59 unsigned FastISel::getRegForValue(Value *V) {
  60   MVT::SimpleValueType VT = TLI.getValueType(V->getType()).getSimpleVT();
  61
  62   // Ignore illegal types. We must do this before looking up the value
  63   // in ValueMap because Arguments are given virtual registers regardless
  64   // of whether FastISel can handle them.
  65   if (!TLI.isTypeLegal(VT)) {
  66     // Promote MVT::i1 to a legal type though, because it's common and easy.
  67     if (VT == MVT::i1)
  68       VT = TLI.getTypeToTransformTo(VT).getSimpleVT();
  69     else
  70       return 0;
  71   }
  72
  73   // Look up the value to see if we already have a register for it. We
  74   // cache values defined by Instructions across blocks, and other values
  75   // only locally. This is because Instructions already have the SSA
  76   // def-dominatess-use requirement enforced.
  77   if (ValueMap.count(V))
  78     return ValueMap[V];
  79   unsigned Reg = LocalValueMap[V];
  80   if (Reg != 0)
  81     return Reg;
  82
  83   if (ConstantInt *CI = dyn_cast<ConstantInt>(V)) {
  84     if (CI->getValue().getActiveBits() <= 64)
  85       Reg = FastEmit_i(VT, VT, ISD::Constant, CI->getZExtValue());
  86   } else if (isa<AllocaInst>(V)) {
  87     Reg = TargetMaterializeAlloca(cast<AllocaInst>(V));
  88   } else if (isa<ConstantPointerNull>(V)) {
  89     // Translate this as an integer zero so that it can be
  90     // local-CSE'd with actual integer zeros.
  91     Reg = getRegForValue(Constant::getNullValue(TD.getIntPtrType()));
  92   } else if (ConstantFP *CF = dyn_cast<ConstantFP>(V)) {
  93     Reg = FastEmit_f(VT, VT, ISD::ConstantFP, CF);
  94
  95     if (!Reg) {
  96       const APFloat &Flt = CF->getValueAPF();
  97       MVT IntVT = TLI.getPointerTy();
  98
  99       uint64_t x[2];
 100       uint32_t IntBitWidth = IntVT.getSizeInBits();
 101       bool isExact;
 102       (void) Flt.convertToInteger(x, IntBitWidth, /*isSigned=*/true,
 103                                 APFloat::rmTowardZero, &isExact);
 104       if (isExact) {
 105         APInt IntVal(IntBitWidth, 2, x);
 106
 107         unsigned IntegerReg = getRegForValue(ConstantInt::get(IntVal));
 108         if (IntegerReg != 0)
 109           Reg = FastEmit_r(IntVT.getSimpleVT(), VT, ISD::SINT_TO_FP, IntegerReg);
 110       }
 111     }
 112   } else if (ConstantExpr *CE = dyn_cast<ConstantExpr>(V)) {
 113     if (!SelectOperator(CE, CE->getOpcode())) return 0;
 114     Reg = LocalValueMap[CE];
 115   } else if (isa<UndefValue>(V)) {
 116     Reg = createResultReg(TLI.getRegClassFor(VT));
 117     BuildMI(MBB, DL, TII.get(TargetInstrInfo::IMPLICIT_DEF), Reg);
 118   }
 119
 120   // If target-independent code couldn't handle the value, give target-specific
 121   // code a try.
 122   if (!Reg && isa<Constant>(V))
 123     Reg = TargetMaterializeConstant(cast<Constant>(V));
 124
 125   // Don't cache constant materializations in the general ValueMap.
 126   // To do so would require tracking what uses they dominate.
 127   if (Reg != 0)
 128     LocalValueMap[V] = Reg;
 129   return Reg;
 130 }
 131
 132 unsigned FastISel::lookUpRegForValue(Value *V) {
 133   // Look up the value to see if we already have a register for it. We
 134   // cache values defined by Instructions across blocks, and other values
 135   // only locally. This is because Instructions already have the SSA
 136   // def-dominatess-use requirement enforced.
 137   if (ValueMap.count(V))
 138     return ValueMap[V];
 139   return LocalValueMap[V];
 140 }
 141
 142 /// UpdateValueMap - Update the value map to include the new mapping for this
 143 /// instruction, or insert an extra copy to get the result in a previous
 144 /// determined register.
 145 /// NOTE: This is only necessary because we might select a block that uses
 146 /// a value before we select the block that defines the value.  It might be
 147 /// possible to fix this by selecting blocks in reverse postorder.
 148 void FastISel::UpdateValueMap(Value* I, unsigned Reg) {
 149   if (!isa<Instruction>(I)) {
 150     LocalValueMap[I] = Reg;
 151     return;
 152   }
 153   if (!ValueMap.count(I))
 154     ValueMap[I] = Reg;
 155   else
 156     TII.copyRegToReg(*MBB, MBB->end(), ValueMap[I],
 157                      Reg, MRI.getRegClass(Reg), MRI.getRegClass(Reg));
 158 }
 159
 160 unsigned FastISel::getRegForGEPIndex(Value *Idx) {
 161   unsigned IdxN = getRegForValue(Idx);
 162   if (IdxN == 0)
 163     // Unhandled operand. Halt "fast" selection and bail.
 164     return 0;
 165
 166   // If the index is smaller or larger than intptr_t, truncate or extend it.
 167   MVT PtrVT = TLI.getPointerTy();
 168   MVT IdxVT = MVT::getMVT(Idx->getType(), /*HandleUnknown=*/false);
 169   if (IdxVT.bitsLT(PtrVT))
 170     IdxN = FastEmit_r(IdxVT.getSimpleVT(), PtrVT.getSimpleVT(),
 171                       ISD::SIGN_EXTEND, IdxN);
 172   else if (IdxVT.bitsGT(PtrVT))
 173     IdxN = FastEmit_r(IdxVT.getSimpleVT(), PtrVT.getSimpleVT(),
 174                       ISD::TRUNCATE, IdxN);
 175   return IdxN;
 176 }
 177
 178 /// SelectBinaryOp - Select and emit code for a binary operator instruction,
 179 /// which has an opcode which directly corresponds to the given ISD opcode.
 180 ///
 181 bool FastISel::SelectBinaryOp(User *I, ISD::NodeType ISDOpcode) {
 182   MVT VT = MVT::getMVT(I->getType(), /*HandleUnknown=*/true);
 183   if (VT == MVT::Other || !VT.isSimple())
 184     // Unhandled type. Halt "fast" selection and bail.
 185     return false;
 186
 187   // We only handle legal types. For example, on x86-32 the instruction
 188   // selector contains all of the 64-bit instructions from x86-64,
 189   // under the assumption that i64 won't be used if the target doesn't
 190   // support it.
 191   if (!TLI.isTypeLegal(VT)) {
 192     // MVT::i1 is special. Allow AND, OR, or XOR because they
 193     // don't require additional zeroing, which makes them easy.
 194     if (VT == MVT::i1 &&
 195         (ISDOpcode == ISD::AND || ISDOpcode == ISD::OR ||
 196          ISDOpcode == ISD::XOR))
 197       VT = TLI.getTypeToTransformTo(VT);
 198     else
 199       return false;
 200   }
 201
 202   unsigned Op0 = getRegForValue(I->getOperand(0));
 203   if (Op0 == 0)
 204     // Unhandled operand. Halt "fast" selection and bail.
 205     return false;
 206
 207   // Check if the second operand is a constant and handle it appropriately.
 208   if (ConstantInt *CI = dyn_cast<ConstantInt>(I->getOperand(1))) {
 209     unsigned ResultReg = FastEmit_ri(VT.getSimpleVT(), VT.getSimpleVT(),
 210                                      ISDOpcode, Op0, CI->getZExtValue());
 211     if (ResultReg != 0) {
 212       // We successfully emitted code for the given LLVM Instruction.
 213       UpdateValueMap(I, ResultReg);
 214       return true;
 215     }
 216   }
 217
 218   // Check if the second operand is a constant float.
 219   if (ConstantFP *CF = dyn_cast<ConstantFP>(I->getOperand(1))) {
 220     unsigned ResultReg = FastEmit_rf(VT.getSimpleVT(), VT.getSimpleVT(),
 221                                      ISDOpcode, Op0, CF);
 222     if (ResultReg != 0) {
 223       // We successfully emitted code for the given LLVM Instruction.
 224       UpdateValueMap(I, ResultReg);
 225       return true;
 226     }
 227   }
 228
 229   unsigned Op1 = getRegForValue(I->getOperand(1));
 230   if (Op1 == 0)
 231     // Unhandled operand. Halt "fast" selection and bail.
 232     return false;
 233
 234   // Now we have both operands in registers. Emit the instruction.
 235   unsigned ResultReg = FastEmit_rr(VT.getSimpleVT(), VT.getSimpleVT(),
 236                                    ISDOpcode, Op0, Op1);
 237   if (ResultReg == 0)
 238     // Target-specific code wasn't able to find a machine opcode for
 239     // the given ISD opcode and type. Halt "fast" selection and bail.
 240     return false;
 241
 242   // We successfully emitted code for the given LLVM Instruction.
 243   UpdateValueMap(I, ResultReg);
 244   return true;
 245 }
 246
 247 bool FastISel::SelectGetElementPtr(User *I) {
 248   unsigned N = getRegForValue(I->getOperand(0));
 249   if (N == 0)
 250     // Unhandled operand. Halt "fast" selection and bail.
 251     return false;
 252
 253   const Type *Ty = I->getOperand(0)->getType();
 254   MVT::SimpleValueType VT = TLI.getPointerTy().getSimpleVT();
 255   for (GetElementPtrInst::op_iterator OI = I->op_begin()+1, E = I->op_end();
 256        OI != E; ++OI) {
 257     Value *Idx = *OI;
 258     if (const StructType *StTy = dyn_cast<StructType>(Ty)) {
 259       unsigned Field = cast<ConstantInt>(Idx)->getZExtValue();
 260       if (Field) {
 261         // N = N + Offset
 262         uint64_t Offs = TD.getStructLayout(StTy)->getElementOffset(Field);
 263         // FIXME: This can be optimized by combining the add with a
 264         // subsequent one.
 265         N = FastEmit_ri_(VT, ISD::ADD, N, Offs, VT);
 266         if (N == 0)
 267           // Unhandled operand. Halt "fast" selection and bail.
 268           return false;
 269       }
 270       Ty = StTy->getElementType(Field);
 271     } else {
 272       Ty = cast<SequentialType>(Ty)->getElementType();
 273
 274       // If this is a constant subscript, handle it quickly.
 275       if (ConstantInt *CI = dyn_cast<ConstantInt>(Idx)) {
 276         if (CI->getZExtValue() == 0) continue;
 277         uint64_t Offs =
 278           TD.getTypePaddedSize(Ty)*cast<ConstantInt>(CI)->getSExtValue();
 279         N = FastEmit_ri_(VT, ISD::ADD, N, Offs, VT);
 280         if (N == 0)
 281           // Unhandled operand. Halt "fast" selection and bail.
 282           return false;
 283         continue;
 284       }
 285
 286       // N = N + Idx * ElementSize;
 287       uint64_t ElementSize = TD.getTypePaddedSize(Ty);
 288       unsigned IdxN = getRegForGEPIndex(Idx);
 289       if (IdxN == 0)
 290         // Unhandled operand. Halt "fast" selection and bail.
 291         return false;
 292
 293       if (ElementSize != 1) {
 294         IdxN = FastEmit_ri_(VT, ISD::MUL, IdxN, ElementSize, VT);
 295         if (IdxN == 0)
 296           // Unhandled operand. Halt "fast" selection and bail.
 297           return false;
 298       }
 299       N = FastEmit_rr(VT, VT, ISD::ADD, N, IdxN);
 300       if (N == 0)
 301         // Unhandled operand. Halt "fast" selection and bail.
 302         return false;
 303     }
 304   }
 305
 306   // We successfully emitted code for the given LLVM Instruction.
 307   UpdateValueMap(I, N);
 308   return true;
 309 }
 310
 311 bool FastISel::SelectCall(User *I) {
 312   Function *F = cast<CallInst>(I)->getCalledFunction();
 313   if (!F) return false;
 314
 315   unsigned IID = F->getIntrinsicID();
 316   switch (IID) {
 317   default: break;
 318   case Intrinsic::dbg_stoppoint: {
 319     DbgStopPointInst *SPI = cast<DbgStopPointInst>(I);
 320     if (DW && DW->ValidDebugInfo(SPI->getContext())) {
 321       DICompileUnit CU(cast<GlobalVariable>(SPI->getContext()));
 322       unsigned SrcFile = DW->RecordSource(CU.getDirectory(),
 323                                           CU.getFilename());
 324       unsigned Line = SPI->getLine();
 325       unsigned Col = SPI->getColumn();
 326       unsigned ID = DW->RecordSourceLine(Line, Col, SrcFile);
 327       unsigned Idx = MF.getOrCreateDebugLocID(SrcFile, Line, Col);
 328       setCurDebugLoc(DebugLoc::get(Idx));
 329       const TargetInstrDesc &II = TII.get(TargetInstrInfo::DBG_LABEL);
 330       BuildMI(MBB, DL, II).addImm(ID);
 331     }
 332     return true;
 333   }
 334   case Intrinsic::dbg_region_start: {
 335     DbgRegionStartInst *RSI = cast<DbgRegionStartInst>(I);
 336     if (DW && DW->ValidDebugInfo(RSI->getContext())) {
 337       unsigned ID =
 338         DW->RecordRegionStart(cast<GlobalVariable>(RSI->getContext()));
 339       const TargetInstrDesc &II = TII.get(TargetInstrInfo::DBG_LABEL);
 340       BuildMI(MBB, DL, II).addImm(ID);
 341     }
 342     return true;
 343   }
 344   case Intrinsic::dbg_region_end: {
 345     DbgRegionEndInst *REI = cast<DbgRegionEndInst>(I);
 346     if (DW && DW->ValidDebugInfo(REI->getContext())) {
 347       unsigned ID =
 348         DW->RecordRegionEnd(cast<GlobalVariable>(REI->getContext()));
 349       const TargetInstrDesc &II = TII.get(TargetInstrInfo::DBG_LABEL);
 350       BuildMI(MBB, DL, II).addImm(ID);
 351     }
 352     return true;
 353   }
 354   case Intrinsic::dbg_func_start: {
 355     if (!DW) return true;
 356     DbgFuncStartInst *FSI = cast<DbgFuncStartInst>(I);
 357     Value *SP = FSI->getSubprogram();
 358
 359     if (DW->ValidDebugInfo(SP)) {
 360       // llvm.dbg.func.start implicitly defines a dbg_stoppoint which is what
 361       // (most?) gdb expects.
 362       DISubprogram Subprogram(cast<GlobalVariable>(SP));
 363       DICompileUnit CompileUnit = Subprogram.getCompileUnit();
 364       unsigned SrcFile = DW->RecordSource(CompileUnit.getDirectory(),
 365                                           CompileUnit.getFilename());
 366
 367       // Record the source line but does not create a label for the normal
 368       // function start. It will be emitted at asm emission time. However,
 369       // create a label if this is a beginning of inlined function.
 370       unsigned Line = Subprogram.getLineNumber();
 371       unsigned LabelID = DW->RecordSourceLine(Line, 0, SrcFile);
 372       setCurDebugLoc(DebugLoc::get(MF.getOrCreateDebugLocID(SrcFile, Line, 0)));
 373       DW->setFastCodeGen(true);
 374
 375       if (DW->getRecordSourceLineCount() != 1) {
 376         const TargetInstrDesc &II = TII.get(TargetInstrInfo::DBG_LABEL);
 377         BuildMI(MBB, DL, II).addImm(LabelID);
 378       }
 379     }
 380
 381     return true;
 382   }
 383   case Intrinsic::dbg_declare: {
 384     DbgDeclareInst *DI = cast<DbgDeclareInst>(I);
 385     Value *Variable = DI->getVariable();
 386     if (DW && DW->ValidDebugInfo(Variable)) {
 387       // Determine the address of the declared object.
 388       Value *Address = DI->getAddress();
 389       if (BitCastInst *BCI = dyn_cast<BitCastInst>(Address))
 390         Address = BCI->getOperand(0);
 391       AllocaInst *AI = dyn_cast<AllocaInst>(Address);
 392       // Don't handle byval struct arguments or VLAs, for example.
 393       if (!AI) break;
 394       DenseMap<const AllocaInst*, int>::iterator SI =
 395         StaticAllocaMap.find(AI);
 396       if (SI == StaticAllocaMap.end()) break; // VLAs.
 397       int FI = SI->second;
 398
 399       // Determine the debug globalvariable.
 400       GlobalValue *GV = cast<GlobalVariable>(Variable);
 401
 402       // Build the DECLARE instruction.
 403       const TargetInstrDesc &II = TII.get(TargetInstrInfo::DECLARE);
 404       BuildMI(MBB, DL, II).addFrameIndex(FI).addGlobalAddress(GV);
 405     }
 406     return true;
 407   }
 408   case Intrinsic::eh_exception: {
 409     MVT VT = TLI.getValueType(I->getType());
 410     switch (TLI.getOperationAction(ISD::EXCEPTIONADDR, VT)) {
 411     default: break;
 412     case TargetLowering::Expand: {
 413       if (!MBB->isLandingPad()) {
 414         // FIXME: Mark exception register as live in.  Hack for PR1508.
 415         unsigned Reg = TLI.getExceptionAddressRegister();
 416         if (Reg) MBB->addLiveIn(Reg);
 417       }
 418       unsigned Reg = TLI.getExceptionAddressRegister();
 419       const TargetRegisterClass *RC = TLI.getRegClassFor(VT);
 420       unsigned ResultReg = createResultReg(RC);
 421       bool InsertedCopy = TII.copyRegToReg(*MBB, MBB->end(), ResultReg,
 422                                            Reg, RC, RC);
 423       assert(InsertedCopy && "Can't copy address registers!");
 424       InsertedCopy = InsertedCopy;
 425       UpdateValueMap(I, ResultReg);
 426       return true;
 427     }
 428     }
 429     break;
 430   }
 431   case Intrinsic::eh_selector_i32:
 432   case Intrinsic::eh_selector_i64: {
 433     MVT VT = TLI.getValueType(I->getType());
 434     switch (TLI.getOperationAction(ISD::EHSELECTION, VT)) {
 435     default: break;
 436     case TargetLowering::Expand: {
 437       MVT VT = (IID == Intrinsic::eh_selector_i32 ?
 438                            MVT::i32 : MVT::i64);
 439
 440       if (MMI) {
 441         if (MBB->isLandingPad())
 442           AddCatchInfo(*cast<CallInst>(I), MMI, MBB);
 443         else {
 444 #ifndef NDEBUG
 445           CatchInfoLost.insert(cast<CallInst>(I));
 446 #endif
 447           // FIXME: Mark exception selector register as live in.  Hack for PR1508.
 448           unsigned Reg = TLI.getExceptionSelectorRegister();
 449           if (Reg) MBB->addLiveIn(Reg);
 450         }
 451
 452         unsigned Reg = TLI.getExceptionSelectorRegister();
 453         const TargetRegisterClass *RC = TLI.getRegClassFor(VT);
 454         unsigned ResultReg = createResultReg(RC);
 455         bool InsertedCopy = TII.copyRegToReg(*MBB, MBB->end(), ResultReg,
 456                                              Reg, RC, RC);
 457         assert(InsertedCopy && "Can't copy address registers!");
 458         InsertedCopy = InsertedCopy;
 459         UpdateValueMap(I, ResultReg);
 460       } else {
 461         unsigned ResultReg =
 462           getRegForValue(Constant::getNullValue(I->getType()));
 463         UpdateValueMap(I, ResultReg);
 464       }
 465       return true;
 466     }
 467     }
 468     break;
 469   }
 470   }
 471   return false;
 472 }
 473
 474 bool FastISel::SelectCast(User *I, ISD::NodeType Opcode) {
 475   MVT SrcVT = TLI.getValueType(I->getOperand(0)->getType());
 476   MVT DstVT = TLI.getValueType(I->getType());
 477
 478   if (SrcVT == MVT::Other || !SrcVT.isSimple() ||
 479       DstVT == MVT::Other || !DstVT.isSimple() ||
 480       !TLI.isTypeLegal(DstVT))
 481     // Unhandled type. Halt "fast" selection and bail.
 482     return false;
 483
 484   // Check if the source operand is legal. Or as a special case,
 485   // it may be i1 if we're doing zero-extension because that's
 486   // trivially easy and somewhat common.
 487   if (!TLI.isTypeLegal(SrcVT)) {
 488     if (SrcVT == MVT::i1 && Opcode == ISD::ZERO_EXTEND)
 489       SrcVT = TLI.getTypeToTransformTo(SrcVT);
 490     else
 491       // Unhandled type. Halt "fast" selection and bail.
 492       return false;
 493   }
 494
 495   unsigned InputReg = getRegForValue(I->getOperand(0));
 496   if (!InputReg)
 497     // Unhandled operand.  Halt "fast" selection and bail.
 498     return false;
 499
 500   unsigned ResultReg = FastEmit_r(SrcVT.getSimpleVT(),
 501                                   DstVT.getSimpleVT(),
 502                                   Opcode,
 503                                   InputReg);
 504   if (!ResultReg)
 505     return false;
 506
 507   UpdateValueMap(I, ResultReg);
 508   return true;
 509 }
 510
 511 bool FastISel::SelectBitCast(User *I) {
 512   // If the bitcast doesn't change the type, just use the operand value.
 513   if (I->getType() == I->getOperand(0)->getType()) {
 514     unsigned Reg = getRegForValue(I->getOperand(0));
 515     if (Reg == 0)
 516       return false;
 517     UpdateValueMap(I, Reg);
 518     return true;
 519   }
 520
 521   // Bitcasts of other values become reg-reg copies or BIT_CONVERT operators.
 522   MVT SrcVT = TLI.getValueType(I->getOperand(0)->getType());
 523   MVT DstVT = TLI.getValueType(I->getType());
 524
 525   if (SrcVT == MVT::Other || !SrcVT.isSimple() ||
 526       DstVT == MVT::Other || !DstVT.isSimple() ||
 527       !TLI.isTypeLegal(SrcVT) || !TLI.isTypeLegal(DstVT))
 528     // Unhandled type. Halt "fast" selection and bail.
 529     return false;
 530
 531   unsigned Op0 = getRegForValue(I->getOperand(0));
 532   if (Op0 == 0)
 533     // Unhandled operand. Halt "fast" selection and bail.
 534     return false;
 535
 536   // First, try to perform the bitcast by inserting a reg-reg copy.
 537   unsigned ResultReg = 0;
 538   if (SrcVT.getSimpleVT() == DstVT.getSimpleVT()) {
 539     TargetRegisterClass* SrcClass = TLI.getRegClassFor(SrcVT);
 540     TargetRegisterClass* DstClass = TLI.getRegClassFor(DstVT);
 541     ResultReg = createResultReg(DstClass);
 542
 543     bool InsertedCopy = TII.copyRegToReg(*MBB, MBB->end(), ResultReg,
 544                                          Op0, DstClass, SrcClass);
 545     if (!InsertedCopy)
 546       ResultReg = 0;
 547   }
 548
 549   // If the reg-reg copy failed, select a BIT_CONVERT opcode.
 550   if (!ResultReg)
 551     ResultReg = FastEmit_r(SrcVT.getSimpleVT(), DstVT.getSimpleVT(),
 552                            ISD::BIT_CONVERT, Op0);
 553
 554   if (!ResultReg)
 555     return false;
 556
 557   UpdateValueMap(I, ResultReg);
 558   return true;
 559 }
 560
 561 bool
 562 FastISel::SelectInstruction(Instruction *I) {
 563   return SelectOperator(I, I->getOpcode());
 564 }
 565
 566 /// FastEmitBranch - Emit an unconditional branch to the given block,
 567 /// unless it is the immediate (fall-through) successor, and update
 568 /// the CFG.
 569 void
 570 FastISel::FastEmitBranch(MachineBasicBlock *MSucc) {
 571   MachineFunction::iterator NextMBB =
 572      next(MachineFunction::iterator(MBB));
 573
 574   if (MBB->isLayoutSuccessor(MSucc)) {
 575     // The unconditional fall-through case, which needs no instructions.
 576   } else {
 577     // The unconditional branch case.
 578     TII.InsertBranch(*MBB, MSucc, NULL, SmallVector<MachineOperand, 0>());
 579   }
 580   MBB->addSuccessor(MSucc);
 581 }
 582
 583 bool
 584 FastISel::SelectOperator(User *I, unsigned Opcode) {
 585   switch (Opcode) {
 586   case Instruction::Add: {
 587     ISD::NodeType Opc = I->getType()->isFPOrFPVector() ? ISD::FADD : ISD::ADD;
 588     return SelectBinaryOp(I, Opc);
 589   }
 590   case Instruction::Sub: {
 591     ISD::NodeType Opc = I->getType()->isFPOrFPVector() ? ISD::FSUB : ISD::SUB;
 592     return SelectBinaryOp(I, Opc);
 593   }
 594   case Instruction::Mul: {
 595     ISD::NodeType Opc = I->getType()->isFPOrFPVector() ? ISD::FMUL : ISD::MUL;
 596     return SelectBinaryOp(I, Opc);
 597   }
 598   case Instruction::SDiv:
 599     return SelectBinaryOp(I, ISD::SDIV);
 600   case Instruction::UDiv:
 601     return SelectBinaryOp(I, ISD::UDIV);
 602   case Instruction::FDiv:
 603     return SelectBinaryOp(I, ISD::FDIV);
 604   case Instruction::SRem:
 605     return SelectBinaryOp(I, ISD::SREM);
 606   case Instruction::URem:
 607     return SelectBinaryOp(I, ISD::UREM);
 608   case Instruction::FRem:
 609     return SelectBinaryOp(I, ISD::FREM);
 610   case Instruction::Shl:
 611     return SelectBinaryOp(I, ISD::SHL);
 612   case Instruction::LShr:
 613     return SelectBinaryOp(I, ISD::SRL);
 614   case Instruction::AShr:
 615     return SelectBinaryOp(I, ISD::SRA);
 616   case Instruction::And:
 617     return SelectBinaryOp(I, ISD::AND);
 618   case Instruction::Or:
 619     return SelectBinaryOp(I, ISD::OR);
 620   case Instruction::Xor:
 621     return SelectBinaryOp(I, ISD::XOR);
 622
 623   case Instruction::GetElementPtr:
 624     return SelectGetElementPtr(I);
 625
 626   case Instruction::Br: {
 627     BranchInst *BI = cast<BranchInst>(I);
 628
 629     if (BI->isUnconditional()) {
 630       BasicBlock *LLVMSucc = BI->getSuccessor(0);
 631       MachineBasicBlock *MSucc = MBBMap[LLVMSucc];
 632       FastEmitBranch(MSucc);
 633       return true;
 634     }
 635
 636     // Conditional branches are not handed yet.
 637     // Halt "fast" selection and bail.
 638     return false;
 639   }
 640
 641   case Instruction::Unreachable:
 642     // Nothing to emit.
 643     return true;
 644
 645   case Instruction::PHI:
 646     // PHI nodes are already emitted.
 647     return true;
 648
 649   case Instruction::Alloca:
 650     // FunctionLowering has the static-sized case covered.
 651     if (StaticAllocaMap.count(cast<AllocaInst>(I)))
 652       return true;
 653
 654     // Dynamic-sized alloca is not handled yet.
 655     return false;
 656
 657   case Instruction::Call:
 658     return SelectCall(I);
 659
 660   case Instruction::BitCast:
 661     return SelectBitCast(I);
 662
 663   case Instruction::FPToSI:
 664     return SelectCast(I, ISD::FP_TO_SINT);
 665   case Instruction::ZExt:
 666     return SelectCast(I, ISD::ZERO_EXTEND);
 667   case Instruction::SExt:
 668     return SelectCast(I, ISD::SIGN_EXTEND);
 669   case Instruction::Trunc:
 670     return SelectCast(I, ISD::TRUNCATE);
 671   case Instruction::SIToFP:
 672     return SelectCast(I, ISD::SINT_TO_FP);
 673
 674   case Instruction::IntToPtr: // Deliberate fall-through.
 675   case Instruction::PtrToInt: {
 676     MVT SrcVT = TLI.getValueType(I->getOperand(0)->getType());
 677     MVT DstVT = TLI.getValueType(I->getType());
 678     if (DstVT.bitsGT(SrcVT))
 679       return SelectCast(I, ISD::ZERO_EXTEND);
 680     if (DstVT.bitsLT(SrcVT))
 681       return SelectCast(I, ISD::TRUNCATE);
 682     unsigned Reg = getRegForValue(I->getOperand(0));
 683     if (Reg == 0) return false;
 684     UpdateValueMap(I, Reg);
 685     return true;
 686   }
 687
 688   default:
 689     // Unhandled instruction. Halt "fast" selection and bail.
 690     return false;
 691   }
 692 }
 693
 694 FastISel::FastISel(MachineFunction &mf,
 695                    MachineModuleInfo *mmi,
 696                    DwarfWriter *dw,
 697                    DenseMap<const Value *, unsigned> &vm,
 698                    DenseMap<const BasicBlock *, MachineBasicBlock *> &bm,
 699                    DenseMap<const AllocaInst *, int> &am
 700 #ifndef NDEBUG
 701                    , SmallSet<Instruction*, 8> &cil
 702 #endif
 703                    )
 704   : MBB(0),
 705     ValueMap(vm),
 706     MBBMap(bm),
 707     StaticAllocaMap(am),
 708 #ifndef NDEBUG
 709     CatchInfoLost(cil),
 710 #endif
 711     MF(mf),
 712     MMI(mmi),
 713     DW(dw),
 714     MRI(MF.getRegInfo()),
 715     MFI(*MF.getFrameInfo()),
 716     MCP(*MF.getConstantPool()),
 717     TM(MF.getTarget()),
 718     TD(*TM.getTargetData()),
 719     TII(*TM.getInstrInfo()),
 720     TLI(*TM.getTargetLowering()) {
 721 }
 722
 723 FastISel::~FastISel() {}
 724
 725 unsigned FastISel::FastEmit_(MVT::SimpleValueType, MVT::SimpleValueType,
 726                              ISD::NodeType) {
 727   return 0;
 728 }
 729
 730 unsigned FastISel::FastEmit_r(MVT::SimpleValueType, MVT::SimpleValueType,
 731                               ISD::NodeType, unsigned /*Op0*/) {
 732   return 0;
 733 }
 734
 735 unsigned FastISel::FastEmit_rr(MVT::SimpleValueType, MVT::SimpleValueType,
 736                                ISD::NodeType, unsigned /*Op0*/,
 737                                unsigned /*Op0*/) {
 738   return 0;
 739 }
 740
 741 unsigned FastISel::FastEmit_i(MVT::SimpleValueType, MVT::SimpleValueType,
 742                               ISD::NodeType, uint64_t /*Imm*/) {
 743   return 0;
 744 }
 745
 746 unsigned FastISel::FastEmit_f(MVT::SimpleValueType, MVT::SimpleValueType,
 747                               ISD::NodeType, ConstantFP * /*FPImm*/) {
 748   return 0;
 749 }
 750
 751 unsigned FastISel::FastEmit_ri(MVT::SimpleValueType, MVT::SimpleValueType,
 752                                ISD::NodeType, unsigned /*Op0*/,
 753                                uint64_t /*Imm*/) {
 754   return 0;
 755 }
 756
 757 unsigned FastISel::FastEmit_rf(MVT::SimpleValueType, MVT::SimpleValueType,
 758                                ISD::NodeType, unsigned /*Op0*/,
 759                                ConstantFP * /*FPImm*/) {
 760   return 0;
 761 }
 762
 763 unsigned FastISel::FastEmit_rri(MVT::SimpleValueType, MVT::SimpleValueType,
 764                                 ISD::NodeType,
 765                                 unsigned /*Op0*/, unsigned /*Op1*/,
 766                                 uint64_t /*Imm*/) {
 767   return 0;
 768 }
 769
 770 /// FastEmit_ri_ - This method is a wrapper of FastEmit_ri. It first tries
 771 /// to emit an instruction with an immediate operand using FastEmit_ri.
 772 /// If that fails, it materializes the immediate into a register and try
 773 /// FastEmit_rr instead.
 774 unsigned FastISel::FastEmit_ri_(MVT::SimpleValueType VT, ISD::NodeType Opcode,
 775                                 unsigned Op0, uint64_t Imm,
 776                                 MVT::SimpleValueType ImmType) {
 777   // First check if immediate type is legal. If not, we can't use the ri form.
 778   unsigned ResultReg = FastEmit_ri(VT, VT, Opcode, Op0, Imm);
 779   if (ResultReg != 0)
 780     return ResultReg;
 781   unsigned MaterialReg = FastEmit_i(ImmType, ImmType, ISD::Constant, Imm);
 782   if (MaterialReg == 0)
 783     return 0;
 784   return FastEmit_rr(VT, VT, Opcode, Op0, MaterialReg);
 785 }
 786
 787 /// FastEmit_rf_ - This method is a wrapper of FastEmit_ri. It first tries
 788 /// to emit an instruction with a floating-point immediate operand using
 789 /// FastEmit_rf. If that fails, it materializes the immediate into a register
 790 /// and try FastEmit_rr instead.
 791 unsigned FastISel::FastEmit_rf_(MVT::SimpleValueType VT, ISD::NodeType Opcode,
 792                                 unsigned Op0, ConstantFP *FPImm,
 793                                 MVT::SimpleValueType ImmType) {
 794   // First check if immediate type is legal. If not, we can't use the rf form.
 795   unsigned ResultReg = FastEmit_rf(VT, VT, Opcode, Op0, FPImm);
 796   if (ResultReg != 0)
 797     return ResultReg;
 798
 799   // Materialize the constant in a register.
 800   unsigned MaterialReg = FastEmit_f(ImmType, ImmType, ISD::ConstantFP, FPImm);
 801   if (MaterialReg == 0) {
 802     // If the target doesn't have a way to directly enter a floating-point
 803     // value into a register, use an alternate approach.
 804     // TODO: The current approach only supports floating-point constants
 805     // that can be constructed by conversion from integer values. This should
 806     // be replaced by code that creates a load from a constant-pool entry,
 807     // which will require some target-specific work.
 808     const APFloat &Flt = FPImm->getValueAPF();
 809     MVT IntVT = TLI.getPointerTy();
 810
 811     uint64_t x[2];
 812     uint32_t IntBitWidth = IntVT.getSizeInBits();
 813     bool isExact;
 814     (void) Flt.convertToInteger(x, IntBitWidth, /*isSigned=*/true,
 815                              APFloat::rmTowardZero, &isExact);
 816     if (!isExact)
 817       return 0;
 818     APInt IntVal(IntBitWidth, 2, x);
 819
 820     unsigned IntegerReg = FastEmit_i(IntVT.getSimpleVT(), IntVT.getSimpleVT(),
 821                                      ISD::Constant, IntVal.getZExtValue());
 822     if (IntegerReg == 0)
 823       return 0;
 824     MaterialReg = FastEmit_r(IntVT.getSimpleVT(), VT,
 825                              ISD::SINT_TO_FP, IntegerReg);
 826     if (MaterialReg == 0)
 827       return 0;
 828   }
 829   return FastEmit_rr(VT, VT, Opcode, Op0, MaterialReg);
 830 }
 831
 832 unsigned FastISel::createResultReg(const TargetRegisterClass* RC) {
 833   return MRI.createVirtualRegister(RC);
 834 }
 835
 836 unsigned FastISel::FastEmitInst_(unsigned MachineInstOpcode,
 837                                  const TargetRegisterClass* RC) {
 838   unsigned ResultReg = createResultReg(RC);
 839   const TargetInstrDesc &II = TII.get(MachineInstOpcode);
 840
 841   BuildMI(MBB, DL, II, ResultReg);
 842   return ResultReg;
 843 }
 844
 845 unsigned FastISel::FastEmitInst_r(unsigned MachineInstOpcode,
 846                                   const TargetRegisterClass *RC,
 847                                   unsigned Op0) {
 848   unsigned ResultReg = createResultReg(RC);
 849   const TargetInstrDesc &II = TII.get(MachineInstOpcode);
 850
 851   if (II.getNumDefs() >= 1)
 852     BuildMI(MBB, DL, II, ResultReg).addReg(Op0);
 853   else {
 854     BuildMI(MBB, DL, II).addReg(Op0);
 855     bool InsertedCopy = TII.copyRegToReg(*MBB, MBB->end(), ResultReg,
 856                                          II.ImplicitDefs[0], RC, RC);
 857     if (!InsertedCopy)
 858       ResultReg = 0;
 859   }
 860
 861   return ResultReg;
 862 }
 863
 864 unsigned FastISel::FastEmitInst_rr(unsigned MachineInstOpcode,
 865                                    const TargetRegisterClass *RC,
 866                                    unsigned Op0, unsigned Op1) {
 867   unsigned ResultReg = createResultReg(RC);
 868   const TargetInstrDesc &II = TII.get(MachineInstOpcode);
 869
 870   if (II.getNumDefs() >= 1)
 871     BuildMI(MBB, DL, II, ResultReg).addReg(Op0).addReg(Op1);
 872   else {
 873     BuildMI(MBB, DL, II).addReg(Op0).addReg(Op1);
 874     bool InsertedCopy = TII.copyRegToReg(*MBB, MBB->end(), ResultReg,
 875                                          II.ImplicitDefs[0], RC, RC);
 876     if (!InsertedCopy)
 877       ResultReg = 0;
 878   }
 879   return ResultReg;
 880 }
 881
 882 unsigned FastISel::FastEmitInst_ri(unsigned MachineInstOpcode,
 883                                    const TargetRegisterClass *RC,
 884                                    unsigned Op0, uint64_t Imm) {
 885   unsigned ResultReg = createResultReg(RC);
 886   const TargetInstrDesc &II = TII.get(MachineInstOpcode);
 887
 888   if (II.getNumDefs() >= 1)
 889     BuildMI(MBB, DL, II, ResultReg).addReg(Op0).addImm(Imm);
 890   else {
 891     BuildMI(MBB, DL, II).addReg(Op0).addImm(Imm);
 892     bool InsertedCopy = TII.copyRegToReg(*MBB, MBB->end(), ResultReg,
 893                                          II.ImplicitDefs[0], RC, RC);
 894     if (!InsertedCopy)
 895       ResultReg = 0;
 896   }
 897   return ResultReg;
 898 }
 899
 900 unsigned FastISel::FastEmitInst_rf(unsigned MachineInstOpcode,
 901                                    const TargetRegisterClass *RC,
 902                                    unsigned Op0, ConstantFP *FPImm) {
 903   unsigned ResultReg = createResultReg(RC);
 904   const TargetInstrDesc &II = TII.get(MachineInstOpcode);
 905
 906   if (II.getNumDefs() >= 1)
 907     BuildMI(MBB, DL, II, ResultReg).addReg(Op0).addFPImm(FPImm);
 908   else {
 909     BuildMI(MBB, DL, II).addReg(Op0).addFPImm(FPImm);
 910     bool InsertedCopy = TII.copyRegToReg(*MBB, MBB->end(), ResultReg,
 911                                          II.ImplicitDefs[0], RC, RC);
 912     if (!InsertedCopy)
 913       ResultReg = 0;
 914   }
 915   return ResultReg;
 916 }
 917
 918 unsigned FastISel::FastEmitInst_rri(unsigned MachineInstOpcode,
 919                                     const TargetRegisterClass *RC,
 920                                     unsigned Op0, unsigned Op1, uint64_t Imm) {
 921   unsigned ResultReg = createResultReg(RC);
 922   const TargetInstrDesc &II = TII.get(MachineInstOpcode);
 923
 924   if (II.getNumDefs() >= 1)
 925     BuildMI(MBB, DL, II, ResultReg).addReg(Op0).addReg(Op1).addImm(Imm);
 926   else {
 927     BuildMI(MBB, DL, II).addReg(Op0).addReg(Op1).addImm(Imm);
 928     bool InsertedCopy = TII.copyRegToReg(*MBB, MBB->end(), ResultReg,
 929                                          II.ImplicitDefs[0], RC, RC);
 930     if (!InsertedCopy)
 931       ResultReg = 0;
 932   }
 933   return ResultReg;
 934 }
 935
 936 unsigned FastISel::FastEmitInst_i(unsigned MachineInstOpcode,
 937                                   const TargetRegisterClass *RC,
 938                                   uint64_t Imm) {
 939   unsigned ResultReg = createResultReg(RC);
 940   const TargetInstrDesc &II = TII.get(MachineInstOpcode);
 941
 942   if (II.getNumDefs() >= 1)
 943     BuildMI(MBB, DL, II, ResultReg).addImm(Imm);
 944   else {
 945     BuildMI(MBB, DL, II).addImm(Imm);
 946     bool InsertedCopy = TII.copyRegToReg(*MBB, MBB->end(), ResultReg,
 947                                          II.ImplicitDefs[0], RC, RC);
 948     if (!InsertedCopy)
 949       ResultReg = 0;
 950   }
 951   return ResultReg;
 952 }
 953
 954 unsigned FastISel::FastEmitInst_extractsubreg(MVT::SimpleValueType RetVT,
 955                                               unsigned Op0, uint32_t Idx) {
 956   const TargetRegisterClass* RC = MRI.getRegClass(Op0);
 957
 958   unsigned ResultReg = createResultReg(TLI.getRegClassFor(RetVT));
 959   const TargetInstrDesc &II = TII.get(TargetInstrInfo::EXTRACT_SUBREG);
 960
 961   if (II.getNumDefs() >= 1)
 962     BuildMI(MBB, DL, II, ResultReg).addReg(Op0).addImm(Idx);
 963   else {
 964     BuildMI(MBB, DL, II).addReg(Op0).addImm(Idx);
 965     bool InsertedCopy = TII.copyRegToReg(*MBB, MBB->end(), ResultReg,
 966                                          II.ImplicitDefs[0], RC, RC);
 967     if (!InsertedCopy)
 968       ResultReg = 0;
 969   }
 970   return ResultReg;
 971 }