lib/CodeGen/SelectionDAG/DAGCombiner.cpp

   1 //===-- DAGCombiner.cpp - Implement a DAG node combiner -------------------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file was developed by Nate Begeman and is distributed under the
   6 // University of Illinois Open Source License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This pass combines dag nodes to form fewer, simpler DAG nodes.  It can be run
  11 // both before and after the DAG is legalized.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #define DEBUG_TYPE "dagcombine"
  16 #include "llvm/CodeGen/SelectionDAG.h"
  17 #include "llvm/Analysis/AliasAnalysis.h"
  18 #include "llvm/Target/TargetData.h"
  19 #include "llvm/Target/TargetLowering.h"
  20 #include "llvm/Target/TargetMachine.h"
  21 #include "llvm/Target/TargetOptions.h"
  22 #include "llvm/ADT/SmallPtrSet.h"
  23 #include "llvm/ADT/Statistic.h"
  24 #include "llvm/Support/Compiler.h"
  25 #include "llvm/Support/CommandLine.h"
  26 #include "llvm/Support/Debug.h"
  27 #include "llvm/Support/MathExtras.h"
  28 #include <algorithm>
  29 using namespace llvm;
  30
  31 STATISTIC(NodesCombined   , "Number of dag nodes combined");
  32 STATISTIC(PreIndexedNodes , "Number of pre-indexed nodes created");
  33 STATISTIC(PostIndexedNodes, "Number of post-indexed nodes created");
  34
  35 namespace {
  36 #ifndef NDEBUG
  37   static cl::opt<bool>
  38     ViewDAGCombine1("view-dag-combine1-dags", cl::Hidden,
  39                     cl::desc("Pop up a window to show dags before the first "
  40                              "dag combine pass"));
  41   static cl::opt<bool>
  42     ViewDAGCombine2("view-dag-combine2-dags", cl::Hidden,
  43                     cl::desc("Pop up a window to show dags before the second "
  44                              "dag combine pass"));
  45 #else
  46   static const bool ViewDAGCombine1 = false;
  47   static const bool ViewDAGCombine2 = false;
  48 #endif
  49
  50   static cl::opt<bool>
  51     CombinerAA("combiner-alias-analysis", cl::Hidden,
  52                cl::desc("Turn on alias analysis during testing"));
  53
  54   static cl::opt<bool>
  55     CombinerGlobalAA("combiner-global-alias-analysis", cl::Hidden,
  56                cl::desc("Include global information in alias analysis"));
  57
  58 //------------------------------ DAGCombiner ---------------------------------//
  59
  60   class VISIBILITY_HIDDEN DAGCombiner {
  61     SelectionDAG &DAG;
  62     TargetLowering &TLI;
  63     bool AfterLegalize;
  64
  65     // Worklist of all of the nodes that need to be simplified.
  66     std::vector<SDNode*> WorkList;
  67
  68     // AA - Used for DAG load/store alias analysis.
  69     AliasAnalysis &AA;
  70
  71     /// AddUsersToWorkList - When an instruction is simplified, add all users of
  72     /// the instruction to the work lists because they might get more simplified
  73     /// now.
  74     ///
  75     void AddUsersToWorkList(SDNode *N) {
  76       for (SDNode::use_iterator UI = N->use_begin(), UE = N->use_end();
  77            UI != UE; ++UI)
  78         AddToWorkList(*UI);
  79     }
  80
  81     /// removeFromWorkList - remove all instances of N from the worklist.
  82     ///
  83     void removeFromWorkList(SDNode *N) {
  84       WorkList.erase(std::remove(WorkList.begin(), WorkList.end(), N),
  85                      WorkList.end());
  86     }
  87
  88     /// visit - call the node-specific routine that knows how to fold each
  89     /// particular type of node.
  90     SDOperand visit(SDNode *N);
  91
  92   public:
  93     /// AddToWorkList - Add to the work list making sure it's instance is at the
  94     /// the back (next to be processed.)
  95     void AddToWorkList(SDNode *N) {
  96       removeFromWorkList(N);
  97       WorkList.push_back(N);
  98     }
  99
 100     SDOperand CombineTo(SDNode *N, const SDOperand *To, unsigned NumTo,
 101                         bool AddTo = true) {
 102       assert(N->getNumValues() == NumTo && "Broken CombineTo call!");
 103       ++NodesCombined;
 104       DOUT << "\nReplacing.1 "; DEBUG(N->dump(&DAG));
 105       DOUT << "\nWith: "; DEBUG(To[0].Val->dump(&DAG));
 106       DOUT << " and " << NumTo-1 << " other values\n";
 107       std::vector<SDNode*> NowDead;
 108       DAG.ReplaceAllUsesWith(N, To, &NowDead);
 109
 110       if (AddTo) {
 111         // Push the new nodes and any users onto the worklist
 112         for (unsigned i = 0, e = NumTo; i != e; ++i) {
 113           AddToWorkList(To[i].Val);
 114           AddUsersToWorkList(To[i].Val);
 115         }
 116       }
 117
 118       // Nodes can be reintroduced into the worklist.  Make sure we do not
 119       // process a node that has been replaced.
 120       removeFromWorkList(N);
 121       for (unsigned i = 0, e = NowDead.size(); i != e; ++i)
 122         removeFromWorkList(NowDead[i]);
 123
 124       // Finally, since the node is now dead, remove it from the graph.
 125       DAG.DeleteNode(N);
 126       return SDOperand(N, 0);
 127     }
 128
 129     SDOperand CombineTo(SDNode *N, SDOperand Res, bool AddTo = true) {
 130       return CombineTo(N, &Res, 1, AddTo);
 131     }
 132
 133     SDOperand CombineTo(SDNode *N, SDOperand Res0, SDOperand Res1,
 134                         bool AddTo = true) {
 135       SDOperand To[] = { Res0, Res1 };
 136       return CombineTo(N, To, 2, AddTo);
 137     }
 138   private:
 139
 140     /// SimplifyDemandedBits - Check the specified integer node value to see if
 141     /// it can be simplified or if things it uses can be simplified by bit
 142     /// propagation.  If so, return true.
 143     bool SimplifyDemandedBits(SDOperand Op, uint64_t Demanded = ~0ULL) {
 144       TargetLowering::TargetLoweringOpt TLO(DAG);
 145       uint64_t KnownZero, KnownOne;
 146       Demanded &= MVT::getIntVTBitMask(Op.getValueType());
 147       if (!TLI.SimplifyDemandedBits(Op, Demanded, KnownZero, KnownOne, TLO))
 148         return false;
 149
 150       // Revisit the node.
 151       AddToWorkList(Op.Val);
 152
 153       // Replace the old value with the new one.
 154       ++NodesCombined;
 155       DOUT << "\nReplacing.2 "; DEBUG(TLO.Old.Val->dump(&DAG));
 156       DOUT << "\nWith: "; DEBUG(TLO.New.Val->dump(&DAG));
 157       DOUT << '\n';
 158
 159       std::vector<SDNode*> NowDead;
 160       DAG.ReplaceAllUsesOfValueWith(TLO.Old, TLO.New, &NowDead);
 161
 162       // Push the new node and any (possibly new) users onto the worklist.
 163       AddToWorkList(TLO.New.Val);
 164       AddUsersToWorkList(TLO.New.Val);
 165
 166       // Nodes can end up on the worklist more than once.  Make sure we do
 167       // not process a node that has been replaced.
 168       for (unsigned i = 0, e = NowDead.size(); i != e; ++i)
 169         removeFromWorkList(NowDead[i]);
 170
 171       // Finally, if the node is now dead, remove it from the graph.  The node
 172       // may not be dead if the replacement process recursively simplified to
 173       // something else needing this node.
 174       if (TLO.Old.Val->use_empty()) {
 175         removeFromWorkList(TLO.Old.Val);
 176
 177         // If the operands of this node are only used by the node, they will now
 178         // be dead.  Make sure to visit them first to delete dead nodes early.
 179         for (unsigned i = 0, e = TLO.Old.Val->getNumOperands(); i != e; ++i)
 180           if (TLO.Old.Val->getOperand(i).Val->hasOneUse())
 181             AddToWorkList(TLO.Old.Val->getOperand(i).Val);
 182
 183         DAG.DeleteNode(TLO.Old.Val);
 184       }
 185       return true;
 186     }
 187
 188     bool CombineToPreIndexedLoadStore(SDNode *N);
 189     bool CombineToPostIndexedLoadStore(SDNode *N);
 190
 191
 192     /// combine - call the node-specific routine that knows how to fold each
 193     /// particular type of node. If that doesn't do anything, try the
 194     /// target-specific DAG combines.
 195     SDOperand combine(SDNode *N);
 196
 197     // Visitation implementation - Implement dag node combining for different
 198     // node types.  The semantics are as follows:
 199     // Return Value:
 200     //   SDOperand.Val == 0   - No change was made
 201     //   SDOperand.Val == N   - N was replaced, is dead, and is already handled.
 202     //   otherwise            - N should be replaced by the returned Operand.
 203     //
 204     SDOperand visitTokenFactor(SDNode *N);
 205     SDOperand visitADD(SDNode *N);
 206     SDOperand visitSUB(SDNode *N);
 207     SDOperand visitADDC(SDNode *N);
 208     SDOperand visitADDE(SDNode *N);
 209     SDOperand visitMUL(SDNode *N);
 210     SDOperand visitSDIV(SDNode *N);
 211     SDOperand visitUDIV(SDNode *N);
 212     SDOperand visitSREM(SDNode *N);
 213     SDOperand visitUREM(SDNode *N);
 214     SDOperand visitMULHU(SDNode *N);
 215     SDOperand visitMULHS(SDNode *N);
 216     SDOperand visitSMUL_LOHI(SDNode *N);
 217     SDOperand visitUMUL_LOHI(SDNode *N);
 218     SDOperand visitSDIVREM(SDNode *N);
 219     SDOperand visitUDIVREM(SDNode *N);
 220     SDOperand visitAND(SDNode *N);
 221     SDOperand visitOR(SDNode *N);
 222     SDOperand visitXOR(SDNode *N);
 223     SDOperand SimplifyVBinOp(SDNode *N);
 224     SDOperand visitSHL(SDNode *N);
 225     SDOperand visitSRA(SDNode *N);
 226     SDOperand visitSRL(SDNode *N);
 227     SDOperand visitCTLZ(SDNode *N);
 228     SDOperand visitCTTZ(SDNode *N);
 229     SDOperand visitCTPOP(SDNode *N);
 230     SDOperand visitSELECT(SDNode *N);
 231     SDOperand visitSELECT_CC(SDNode *N);
 232     SDOperand visitSETCC(SDNode *N);
 233     SDOperand visitSIGN_EXTEND(SDNode *N);
 234     SDOperand visitZERO_EXTEND(SDNode *N);
 235     SDOperand visitANY_EXTEND(SDNode *N);
 236     SDOperand visitSIGN_EXTEND_INREG(SDNode *N);
 237     SDOperand visitTRUNCATE(SDNode *N);
 238     SDOperand visitBIT_CONVERT(SDNode *N);
 239     SDOperand visitFADD(SDNode *N);
 240     SDOperand visitFSUB(SDNode *N);
 241     SDOperand visitFMUL(SDNode *N);
 242     SDOperand visitFDIV(SDNode *N);
 243     SDOperand visitFREM(SDNode *N);
 244     SDOperand visitFCOPYSIGN(SDNode *N);
 245     SDOperand visitSINT_TO_FP(SDNode *N);
 246     SDOperand visitUINT_TO_FP(SDNode *N);
 247     SDOperand visitFP_TO_SINT(SDNode *N);
 248     SDOperand visitFP_TO_UINT(SDNode *N);
 249     SDOperand visitFP_ROUND(SDNode *N);
 250     SDOperand visitFP_ROUND_INREG(SDNode *N);
 251     SDOperand visitFP_EXTEND(SDNode *N);
 252     SDOperand visitFNEG(SDNode *N);
 253     SDOperand visitFABS(SDNode *N);
 254     SDOperand visitBRCOND(SDNode *N);
 255     SDOperand visitBR_CC(SDNode *N);
 256     SDOperand visitLOAD(SDNode *N);
 257     SDOperand visitSTORE(SDNode *N);
 258     SDOperand visitINSERT_VECTOR_ELT(SDNode *N);
 259     SDOperand visitEXTRACT_VECTOR_ELT(SDNode *N);
 260     SDOperand visitBUILD_VECTOR(SDNode *N);
 261     SDOperand visitCONCAT_VECTORS(SDNode *N);
 262     SDOperand visitVECTOR_SHUFFLE(SDNode *N);
 263
 264     SDOperand XformToShuffleWithZero(SDNode *N);
 265     SDOperand ReassociateOps(unsigned Opc, SDOperand LHS, SDOperand RHS);
 266
 267     SDOperand visitShiftByConstant(SDNode *N, unsigned Amt);
 268
 269     bool SimplifySelectOps(SDNode *SELECT, SDOperand LHS, SDOperand RHS);
 270     SDOperand SimplifyBinOpWithSameOpcodeHands(SDNode *N);
 271     SDOperand SimplifySelect(SDOperand N0, SDOperand N1, SDOperand N2);
 272     SDOperand SimplifySelectCC(SDOperand N0, SDOperand N1, SDOperand N2,
 273                                SDOperand N3, ISD::CondCode CC,
 274                                bool NotExtCompare = false);
 275     SDOperand SimplifySetCC(MVT::ValueType VT, SDOperand N0, SDOperand N1,
 276                             ISD::CondCode Cond, bool foldBooleans = true);
 277     bool SimplifyNodeWithTwoResults(SDNode *N, unsigned LoOp, unsigned HiOp);
 278     SDOperand ConstantFoldBIT_CONVERTofBUILD_VECTOR(SDNode *, MVT::ValueType);
 279     SDOperand BuildSDIV(SDNode *N);
 280     SDOperand BuildUDIV(SDNode *N);
 281     SDNode *MatchRotate(SDOperand LHS, SDOperand RHS);
 282     SDOperand ReduceLoadWidth(SDNode *N);
 283
 284     SDOperand GetDemandedBits(SDOperand V, uint64_t Mask);
 285
 286     /// GatherAllAliases - Walk up chain skipping non-aliasing memory nodes,
 287     /// looking for aliasing nodes and adding them to the Aliases vector.
 288     void GatherAllAliases(SDNode *N, SDOperand OriginalChain,
 289                           SmallVector<SDOperand, 8> &Aliases);
 290
 291     /// isAlias - Return true if there is any possibility that the two addresses
 292     /// overlap.
 293     bool isAlias(SDOperand Ptr1, int64_t Size1,
 294                  const Value *SrcValue1, int SrcValueOffset1,
 295                  SDOperand Ptr2, int64_t Size2,
 296                  const Value *SrcValue2, int SrcValueOffset2);
 297
 298     /// FindAliasInfo - Extracts the relevant alias information from the memory
 299     /// node.  Returns true if the operand was a load.
 300     bool FindAliasInfo(SDNode *N,
 301                        SDOperand &Ptr, int64_t &Size,
 302                        const Value *&SrcValue, int &SrcValueOffset);
 303
 304     /// FindBetterChain - Walk up chain skipping non-aliasing memory nodes,
 305     /// looking for a better chain (aliasing node.)
 306     SDOperand FindBetterChain(SDNode *N, SDOperand Chain);
 307
 308 public:
 309     DAGCombiner(SelectionDAG &D, AliasAnalysis &A)
 310       : DAG(D),
 311         TLI(D.getTargetLoweringInfo()),
 312         AfterLegalize(false),
 313         AA(A) {}
 314
 315     /// Run - runs the dag combiner on all nodes in the work list
 316     void Run(bool RunningAfterLegalize);
 317   };
 318 }
 319
 320 //===----------------------------------------------------------------------===//
 321 //  TargetLowering::DAGCombinerInfo implementation
 322 //===----------------------------------------------------------------------===//
 323
 324 void TargetLowering::DAGCombinerInfo::AddToWorklist(SDNode *N) {
 325   ((DAGCombiner*)DC)->AddToWorkList(N);
 326 }
 327
 328 SDOperand TargetLowering::DAGCombinerInfo::
 329 CombineTo(SDNode *N, const std::vector<SDOperand> &To) {
 330   return ((DAGCombiner*)DC)->CombineTo(N, &To[0], To.size());
 331 }
 332
 333 SDOperand TargetLowering::DAGCombinerInfo::
 334 CombineTo(SDNode *N, SDOperand Res) {
 335   return ((DAGCombiner*)DC)->CombineTo(N, Res);
 336 }
 337
 338
 339 SDOperand TargetLowering::DAGCombinerInfo::
 340 CombineTo(SDNode *N, SDOperand Res0, SDOperand Res1) {
 341   return ((DAGCombiner*)DC)->CombineTo(N, Res0, Res1);
 342 }
 343
 344
 345 //===----------------------------------------------------------------------===//
 346 // Helper Functions
 347 //===----------------------------------------------------------------------===//
 348
 349 /// isNegatibleForFree - Return 1 if we can compute the negated form of the
 350 /// specified expression for the same cost as the expression itself, or 2 if we
 351 /// can compute the negated form more cheaply than the expression itself.
 352 static char isNegatibleForFree(SDOperand Op, unsigned Depth = 0) {
 353   // No compile time optimizations on this type.
 354   if (Op.getValueType() == MVT::ppcf128)
 355     return 0;
 356
 357   // fneg is removable even if it has multiple uses.
 358   if (Op.getOpcode() == ISD::FNEG) return 2;
 359
 360   // Don't allow anything with multiple uses.
 361   if (!Op.hasOneUse()) return 0;
 362
 363   // Don't recurse exponentially.
 364   if (Depth > 6) return 0;
 365
 366   switch (Op.getOpcode()) {
 367   default: return false;
 368   case ISD::ConstantFP:
 369     return 1;
 370   case ISD::FADD:
 371     // FIXME: determine better conditions for this xform.
 372     if (!UnsafeFPMath) return 0;
 373
 374     // -(A+B) -> -A - B
 375     if (char V = isNegatibleForFree(Op.getOperand(0), Depth+1))
 376       return V;
 377     // -(A+B) -> -B - A
 378     return isNegatibleForFree(Op.getOperand(1), Depth+1);
 379   case ISD::FSUB:
 380     // We can't turn -(A-B) into B-A when we honor signed zeros.
 381     if (!UnsafeFPMath) return 0;
 382
 383     // -(A-B) -> B-A
 384     return 1;
 385
 386   case ISD::FMUL:
 387   case ISD::FDIV:
 388     if (HonorSignDependentRoundingFPMath()) return 0;
 389
 390     // -(X*Y) -> (-X * Y) or (X*-Y)
 391     if (char V = isNegatibleForFree(Op.getOperand(0), Depth+1))
 392       return V;
 393
 394     return isNegatibleForFree(Op.getOperand(1), Depth+1);
 395
 396   case ISD::FP_EXTEND:
 397   case ISD::FP_ROUND:
 398   case ISD::FSIN:
 399     return isNegatibleForFree(Op.getOperand(0), Depth+1);
 400   }
 401 }
 402
 403 /// GetNegatedExpression - If isNegatibleForFree returns true, this function
 404 /// returns the newly negated expression.
 405 static SDOperand GetNegatedExpression(SDOperand Op, SelectionDAG &DAG,
 406                                       unsigned Depth = 0) {
 407   // fneg is removable even if it has multiple uses.
 408   if (Op.getOpcode() == ISD::FNEG) return Op.getOperand(0);
 409
 410   // Don't allow anything with multiple uses.
 411   assert(Op.hasOneUse() && "Unknown reuse!");
 412
 413   assert(Depth <= 6 && "GetNegatedExpression doesn't match isNegatibleForFree");
 414   switch (Op.getOpcode()) {
 415   default: assert(0 && "Unknown code");
 416   case ISD::ConstantFP: {
 417     APFloat V = cast<ConstantFPSDNode>(Op)->getValueAPF();
 418     V.changeSign();
 419     return DAG.getConstantFP(V, Op.getValueType());
 420   }
 421   case ISD::FADD:
 422     // FIXME: determine better conditions for this xform.
 423     assert(UnsafeFPMath);
 424
 425     // -(A+B) -> -A - B
 426     if (isNegatibleForFree(Op.getOperand(0), Depth+1))
 427       return DAG.getNode(ISD::FSUB, Op.getValueType(),
 428                          GetNegatedExpression(Op.getOperand(0), DAG, Depth+1),
 429                          Op.getOperand(1));
 430     // -(A+B) -> -B - A
 431     return DAG.getNode(ISD::FSUB, Op.getValueType(),
 432                        GetNegatedExpression(Op.getOperand(1), DAG, Depth+1),
 433                        Op.getOperand(0));
 434   case ISD::FSUB:
 435     // We can't turn -(A-B) into B-A when we honor signed zeros.
 436     assert(UnsafeFPMath);
 437
 438     // -(0-B) -> B
 439     if (ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(Op.getOperand(0)))
 440       if (N0CFP->getValueAPF().isZero())
 441         return Op.getOperand(1);
 442
 443     // -(A-B) -> B-A
 444     return DAG.getNode(ISD::FSUB, Op.getValueType(), Op.getOperand(1),
 445                        Op.getOperand(0));
 446
 447   case ISD::FMUL:
 448   case ISD::FDIV:
 449     assert(!HonorSignDependentRoundingFPMath());
 450
 451     // -(X*Y) -> -X * Y
 452     if (isNegatibleForFree(Op.getOperand(0), Depth+1))
 453       return DAG.getNode(Op.getOpcode(), Op.getValueType(),
 454                          GetNegatedExpression(Op.getOperand(0), DAG, Depth+1),
 455                          Op.getOperand(1));
 456
 457     // -(X*Y) -> X * -Y
 458     return DAG.getNode(Op.getOpcode(), Op.getValueType(),
 459                        Op.getOperand(0),
 460                        GetNegatedExpression(Op.getOperand(1), DAG, Depth+1));
 461
 462   case ISD::FP_EXTEND:
 463   case ISD::FP_ROUND:
 464   case ISD::FSIN:
 465     return DAG.getNode(Op.getOpcode(), Op.getValueType(),
 466                        GetNegatedExpression(Op.getOperand(0), DAG, Depth+1));
 467   }
 468 }
 469
 470
 471 // isSetCCEquivalent - Return true if this node is a setcc, or is a select_cc
 472 // that selects between the values 1 and 0, making it equivalent to a setcc.
 473 // Also, set the incoming LHS, RHS, and CC references to the appropriate
 474 // nodes based on the type of node we are checking.  This simplifies life a
 475 // bit for the callers.
 476 static bool isSetCCEquivalent(SDOperand N, SDOperand &LHS, SDOperand &RHS,
 477                               SDOperand &CC) {
 478   if (N.getOpcode() == ISD::SETCC) {
 479     LHS = N.getOperand(0);
 480     RHS = N.getOperand(1);
 481     CC  = N.getOperand(2);
 482     return true;
 483   }
 484   if (N.getOpcode() == ISD::SELECT_CC &&
 485       N.getOperand(2).getOpcode() == ISD::Constant &&
 486       N.getOperand(3).getOpcode() == ISD::Constant &&
 487       cast<ConstantSDNode>(N.getOperand(2))->getValue() == 1 &&
 488       cast<ConstantSDNode>(N.getOperand(3))->isNullValue()) {
 489     LHS = N.getOperand(0);
 490     RHS = N.getOperand(1);
 491     CC  = N.getOperand(4);
 492     return true;
 493   }
 494   return false;
 495 }
 496
 497 // isOneUseSetCC - Return true if this is a SetCC-equivalent operation with only
 498 // one use.  If this is true, it allows the users to invert the operation for
 499 // free when it is profitable to do so.
 500 static bool isOneUseSetCC(SDOperand N) {
 501   SDOperand N0, N1, N2;
 502   if (isSetCCEquivalent(N, N0, N1, N2) && N.Val->hasOneUse())
 503     return true;
 504   return false;
 505 }
 506
 507 SDOperand DAGCombiner::ReassociateOps(unsigned Opc, SDOperand N0, SDOperand N1){
 508   MVT::ValueType VT = N0.getValueType();
 509   // reassoc. (op (op x, c1), y) -> (op (op x, y), c1) iff x+c1 has one use
 510   // reassoc. (op (op x, c1), c2) -> (op x, (op c1, c2))
 511   if (N0.getOpcode() == Opc && isa<ConstantSDNode>(N0.getOperand(1))) {
 512     if (isa<ConstantSDNode>(N1)) {
 513       SDOperand OpNode = DAG.getNode(Opc, VT, N0.getOperand(1), N1);
 514       AddToWorkList(OpNode.Val);
 515       return DAG.getNode(Opc, VT, OpNode, N0.getOperand(0));
 516     } else if (N0.hasOneUse()) {
 517       SDOperand OpNode = DAG.getNode(Opc, VT, N0.getOperand(0), N1);
 518       AddToWorkList(OpNode.Val);
 519       return DAG.getNode(Opc, VT, OpNode, N0.getOperand(1));
 520     }
 521   }
 522   // reassoc. (op y, (op x, c1)) -> (op (op x, y), c1) iff x+c1 has one use
 523   // reassoc. (op c2, (op x, c1)) -> (op x, (op c1, c2))
 524   if (N1.getOpcode() == Opc && isa<ConstantSDNode>(N1.getOperand(1))) {
 525     if (isa<ConstantSDNode>(N0)) {
 526       SDOperand OpNode = DAG.getNode(Opc, VT, N1.getOperand(1), N0);
 527       AddToWorkList(OpNode.Val);
 528       return DAG.getNode(Opc, VT, OpNode, N1.getOperand(0));
 529     } else if (N1.hasOneUse()) {
 530       SDOperand OpNode = DAG.getNode(Opc, VT, N1.getOperand(0), N0);
 531       AddToWorkList(OpNode.Val);
 532       return DAG.getNode(Opc, VT, OpNode, N1.getOperand(1));
 533     }
 534   }
 535   return SDOperand();
 536 }
 537
 538 //===----------------------------------------------------------------------===//
 539 //  Main DAG Combiner implementation
 540 //===----------------------------------------------------------------------===//
 541
 542 void DAGCombiner::Run(bool RunningAfterLegalize) {
 543   // set the instance variable, so that the various visit routines may use it.
 544   AfterLegalize = RunningAfterLegalize;
 545
 546   // Add all the dag nodes to the worklist.
 547   for (SelectionDAG::allnodes_iterator I = DAG.allnodes_begin(),
 548        E = DAG.allnodes_end(); I != E; ++I)
 549     WorkList.push_back(I);
 550
 551   // Create a dummy node (which is not added to allnodes), that adds a reference
 552   // to the root node, preventing it from being deleted, and tracking any
 553   // changes of the root.
 554   HandleSDNode Dummy(DAG.getRoot());
 555
 556   // The root of the dag may dangle to deleted nodes until the dag combiner is
 557   // done.  Set it to null to avoid confusion.
 558   DAG.setRoot(SDOperand());
 559
 560   // while the worklist isn't empty, inspect the node on the end of it and
 561   // try and combine it.
 562   while (!WorkList.empty()) {
 563     SDNode *N = WorkList.back();
 564     WorkList.pop_back();
 565
 566     // If N has no uses, it is dead.  Make sure to revisit all N's operands once
 567     // N is deleted from the DAG, since they too may now be dead or may have a
 568     // reduced number of uses, allowing other xforms.
 569     if (N->use_empty() && N != &Dummy) {
 570       for (unsigned i = 0, e = N->getNumOperands(); i != e; ++i)
 571         AddToWorkList(N->getOperand(i).Val);
 572
 573       DAG.DeleteNode(N);
 574       continue;
 575     }
 576
 577     SDOperand RV = combine(N);
 578
 579     if (RV.Val) {
 580       ++NodesCombined;
 581       // If we get back the same node we passed in, rather than a new node or
 582       // zero, we know that the node must have defined multiple values and
 583       // CombineTo was used.  Since CombineTo takes care of the worklist
 584       // mechanics for us, we have no work to do in this case.
 585       if (RV.Val != N) {
 586         assert(N->getOpcode() != ISD::DELETED_NODE &&
 587                RV.Val->getOpcode() != ISD::DELETED_NODE &&
 588                "Node was deleted but visit returned new node!");
 589
 590         DOUT << "\nReplacing.3 "; DEBUG(N->dump(&DAG));
 591         DOUT << "\nWith: "; DEBUG(RV.Val->dump(&DAG));
 592         DOUT << '\n';
 593         std::vector<SDNode*> NowDead;
 594         if (N->getNumValues() == RV.Val->getNumValues())
 595           DAG.ReplaceAllUsesWith(N, RV.Val, &NowDead);
 596         else {
 597           assert(N->getValueType(0) == RV.getValueType() && "Type mismatch");
 598           SDOperand OpV = RV;
 599           DAG.ReplaceAllUsesWith(N, &OpV, &NowDead);
 600         }
 601
 602         // Push the new node and any users onto the worklist
 603         AddToWorkList(RV.Val);
 604         AddUsersToWorkList(RV.Val);
 605
 606         // Nodes can be reintroduced into the worklist.  Make sure we do not
 607         // process a node that has been replaced.
 608         removeFromWorkList(N);
 609         for (unsigned i = 0, e = NowDead.size(); i != e; ++i)
 610           removeFromWorkList(NowDead[i]);
 611
 612         // Finally, since the node is now dead, remove it from the graph.
 613         DAG.DeleteNode(N);
 614       }
 615     }
 616   }
 617
 618   // If the root changed (e.g. it was a dead load, update the root).
 619   DAG.setRoot(Dummy.getValue());
 620 }
 621
 622 SDOperand DAGCombiner::visit(SDNode *N) {
 623   switch(N->getOpcode()) {
 624   default: break;
 625   case ISD::TokenFactor:        return visitTokenFactor(N);
 626   case ISD::ADD:                return visitADD(N);
 627   case ISD::SUB:                return visitSUB(N);
 628   case ISD::ADDC:               return visitADDC(N);
 629   case ISD::ADDE:               return visitADDE(N);
 630   case ISD::MUL:                return visitMUL(N);
 631   case ISD::SDIV:               return visitSDIV(N);
 632   case ISD::UDIV:               return visitUDIV(N);
 633   case ISD::SREM:               return visitSREM(N);
 634   case ISD::UREM:               return visitUREM(N);
 635   case ISD::MULHU:              return visitMULHU(N);
 636   case ISD::MULHS:              return visitMULHS(N);
 637   case ISD::SMUL_LOHI:          return visitSMUL_LOHI(N);
 638   case ISD::UMUL_LOHI:          return visitUMUL_LOHI(N);
 639   case ISD::SDIVREM:            return visitSDIVREM(N);
 640   case ISD::UDIVREM:            return visitUDIVREM(N);
 641   case ISD::AND:                return visitAND(N);
 642   case ISD::OR:                 return visitOR(N);
 643   case ISD::XOR:                return visitXOR(N);
 644   case ISD::SHL:                return visitSHL(N);
 645   case ISD::SRA:                return visitSRA(N);
 646   case ISD::SRL:                return visitSRL(N);
 647   case ISD::CTLZ:               return visitCTLZ(N);
 648   case ISD::CTTZ:               return visitCTTZ(N);
 649   case ISD::CTPOP:              return visitCTPOP(N);
 650   case ISD::SELECT:             return visitSELECT(N);
 651   case ISD::SELECT_CC:          return visitSELECT_CC(N);
 652   case ISD::SETCC:              return visitSETCC(N);
 653   case ISD::SIGN_EXTEND:        return visitSIGN_EXTEND(N);
 654   case ISD::ZERO_EXTEND:        return visitZERO_EXTEND(N);
 655   case ISD::ANY_EXTEND:         return visitANY_EXTEND(N);
 656   case ISD::SIGN_EXTEND_INREG:  return visitSIGN_EXTEND_INREG(N);
 657   case ISD::TRUNCATE:           return visitTRUNCATE(N);
 658   case ISD::BIT_CONVERT:        return visitBIT_CONVERT(N);
 659   case ISD::FADD:               return visitFADD(N);
 660   case ISD::FSUB:               return visitFSUB(N);
 661   case ISD::FMUL:               return visitFMUL(N);
 662   case ISD::FDIV:               return visitFDIV(N);
 663   case ISD::FREM:               return visitFREM(N);
 664   case ISD::FCOPYSIGN:          return visitFCOPYSIGN(N);
 665   case ISD::SINT_TO_FP:         return visitSINT_TO_FP(N);
 666   case ISD::UINT_TO_FP:         return visitUINT_TO_FP(N);
 667   case ISD::FP_TO_SINT:         return visitFP_TO_SINT(N);
 668   case ISD::FP_TO_UINT:         return visitFP_TO_UINT(N);
 669   case ISD::FP_ROUND:           return visitFP_ROUND(N);
 670   case ISD::FP_ROUND_INREG:     return visitFP_ROUND_INREG(N);
 671   case ISD::FP_EXTEND:          return visitFP_EXTEND(N);
 672   case ISD::FNEG:               return visitFNEG(N);
 673   case ISD::FABS:               return visitFABS(N);
 674   case ISD::BRCOND:             return visitBRCOND(N);
 675   case ISD::BR_CC:              return visitBR_CC(N);
 676   case ISD::LOAD:               return visitLOAD(N);
 677   case ISD::STORE:              return visitSTORE(N);
 678   case ISD::INSERT_VECTOR_ELT:  return visitINSERT_VECTOR_ELT(N);
 679   case ISD::EXTRACT_VECTOR_ELT: return visitEXTRACT_VECTOR_ELT(N);
 680   case ISD::BUILD_VECTOR:       return visitBUILD_VECTOR(N);
 681   case ISD::CONCAT_VECTORS:     return visitCONCAT_VECTORS(N);
 682   case ISD::VECTOR_SHUFFLE:     return visitVECTOR_SHUFFLE(N);
 683   }
 684   return SDOperand();
 685 }
 686
 687 SDOperand DAGCombiner::combine(SDNode *N) {
 688
 689   SDOperand RV = visit(N);
 690
 691   // If nothing happened, try a target-specific DAG combine.
 692   if (RV.Val == 0) {
 693     assert(N->getOpcode() != ISD::DELETED_NODE &&
 694            "Node was deleted but visit returned NULL!");
 695
 696     if (N->getOpcode() >= ISD::BUILTIN_OP_END ||
 697         TLI.hasTargetDAGCombine((ISD::NodeType)N->getOpcode())) {
 698
 699       // Expose the DAG combiner to the target combiner impls.
 700       TargetLowering::DAGCombinerInfo
 701         DagCombineInfo(DAG, !AfterLegalize, false, this);
 702
 703       RV = TLI.PerformDAGCombine(N, DagCombineInfo);
 704     }
 705   }
 706
 707   return RV;
 708 }
 709
 710 /// getInputChainForNode - Given a node, return its input chain if it has one,
 711 /// otherwise return a null sd operand.
 712 static SDOperand getInputChainForNode(SDNode *N) {
 713   if (unsigned NumOps = N->getNumOperands()) {
 714     if (N->getOperand(0).getValueType() == MVT::Other)
 715       return N->getOperand(0);
 716     else if (N->getOperand(NumOps-1).getValueType() == MVT::Other)
 717       return N->getOperand(NumOps-1);
 718     for (unsigned i = 1; i < NumOps-1; ++i)
 719       if (N->getOperand(i).getValueType() == MVT::Other)
 720         return N->getOperand(i);
 721   }
 722   return SDOperand(0, 0);
 723 }
 724
 725 SDOperand DAGCombiner::visitTokenFactor(SDNode *N) {
 726   // If N has two operands, where one has an input chain equal to the other,
 727   // the 'other' chain is redundant.
 728   if (N->getNumOperands() == 2) {
 729     if (getInputChainForNode(N->getOperand(0).Val) == N->getOperand(1))
 730       return N->getOperand(0);
 731     if (getInputChainForNode(N->getOperand(1).Val) == N->getOperand(0))
 732       return N->getOperand(1);
 733   }
 734
 735   SmallVector<SDNode *, 8> TFs;     // List of token factors to visit.
 736   SmallVector<SDOperand, 8> Ops;    // Ops for replacing token factor.
 737   SmallPtrSet<SDNode*, 16> SeenOps;
 738   bool Changed = false;             // If we should replace this token factor.
 739
 740   // Start out with this token factor.
 741   TFs.push_back(N);
 742
 743   // Iterate through token factors.  The TFs grows when new token factors are
 744   // encountered.
 745   for (unsigned i = 0; i < TFs.size(); ++i) {
 746     SDNode *TF = TFs[i];
 747
 748     // Check each of the operands.
 749     for (unsigned i = 0, ie = TF->getNumOperands(); i != ie; ++i) {
 750       SDOperand Op = TF->getOperand(i);
 751
 752       switch (Op.getOpcode()) {
 753       case ISD::EntryToken:
 754         // Entry tokens don't need to be added to the list. They are
 755         // rededundant.
 756         Changed = true;
 757         break;
 758
 759       case ISD::TokenFactor:
 760         if ((CombinerAA || Op.hasOneUse()) &&
 761             std::find(TFs.begin(), TFs.end(), Op.Val) == TFs.end()) {
 762           // Queue up for processing.
 763           TFs.push_back(Op.Val);
 764           // Clean up in case the token factor is removed.
 765           AddToWorkList(Op.Val);
 766           Changed = true;
 767           break;
 768         }
 769         // Fall thru
 770
 771       default:
 772         // Only add if it isn't already in the list.
 773         if (SeenOps.insert(Op.Val))
 774           Ops.push_back(Op);
 775         else
 776           Changed = true;
 777         break;
 778       }
 779     }
 780   }
 781
 782   SDOperand Result;
 783
 784   // If we've change things around then replace token factor.
 785   if (Changed) {
 786     if (Ops.size() == 0) {
 787       // The entry token is the only possible outcome.
 788       Result = DAG.getEntryNode();
 789     } else {
 790       // New and improved token factor.
 791       Result = DAG.getNode(ISD::TokenFactor, MVT::Other, &Ops[0], Ops.size());
 792     }
 793
 794     // Don't add users to work list.
 795     return CombineTo(N, Result, false);
 796   }
 797
 798   return Result;
 799 }
 800
 801 static
 802 SDOperand combineShlAddConstant(SDOperand N0, SDOperand N1, SelectionDAG &DAG) {
 803   MVT::ValueType VT = N0.getValueType();
 804   SDOperand N00 = N0.getOperand(0);
 805   SDOperand N01 = N0.getOperand(1);
 806   ConstantSDNode *N01C = dyn_cast<ConstantSDNode>(N01);
 807   if (N01C && N00.getOpcode() == ISD::ADD && N00.Val->hasOneUse() &&
 808       isa<ConstantSDNode>(N00.getOperand(1))) {
 809     N0 = DAG.getNode(ISD::ADD, VT,
 810                      DAG.getNode(ISD::SHL, VT, N00.getOperand(0), N01),
 811                      DAG.getNode(ISD::SHL, VT, N00.getOperand(1), N01));
 812     return DAG.getNode(ISD::ADD, VT, N0, N1);
 813   }
 814   return SDOperand();
 815 }
 816
 817 static
 818 SDOperand combineSelectAndUse(SDNode *N, SDOperand Slct, SDOperand OtherOp,
 819                               SelectionDAG &DAG) {
 820   MVT::ValueType VT = N->getValueType(0);
 821   unsigned Opc = N->getOpcode();
 822   bool isSlctCC = Slct.getOpcode() == ISD::SELECT_CC;
 823   SDOperand LHS = isSlctCC ? Slct.getOperand(2) : Slct.getOperand(1);
 824   SDOperand RHS = isSlctCC ? Slct.getOperand(3) : Slct.getOperand(2);
 825   ISD::CondCode CC = ISD::SETCC_INVALID;
 826   if (isSlctCC)
 827     CC = cast<CondCodeSDNode>(Slct.getOperand(4))->get();
 828   else {
 829     SDOperand CCOp = Slct.getOperand(0);
 830     if (CCOp.getOpcode() == ISD::SETCC)
 831       CC = cast<CondCodeSDNode>(CCOp.getOperand(2))->get();
 832   }
 833
 834   bool DoXform = false;
 835   bool InvCC = false;
 836   assert ((Opc == ISD::ADD || (Opc == ISD::SUB && Slct == N->getOperand(1))) &&
 837           "Bad input!");
 838   if (LHS.getOpcode() == ISD::Constant &&
 839       cast<ConstantSDNode>(LHS)->isNullValue())
 840     DoXform = true;
 841   else if (CC != ISD::SETCC_INVALID &&
 842            RHS.getOpcode() == ISD::Constant &&
 843            cast<ConstantSDNode>(RHS)->isNullValue()) {
 844     std::swap(LHS, RHS);
 845     bool isInt = MVT::isInteger(isSlctCC ? Slct.getOperand(0).getValueType()
 846                                 : Slct.getOperand(0).getOperand(0).getValueType());
 847     CC = ISD::getSetCCInverse(CC, isInt);
 848     DoXform = true;
 849     InvCC = true;
 850   }
 851
 852   if (DoXform) {
 853     SDOperand Result = DAG.getNode(Opc, VT, OtherOp, RHS);
 854     if (isSlctCC)
 855       return DAG.getSelectCC(OtherOp, Result,
 856                              Slct.getOperand(0), Slct.getOperand(1), CC);
 857     SDOperand CCOp = Slct.getOperand(0);
 858     if (InvCC)
 859       CCOp = DAG.getSetCC(CCOp.getValueType(), CCOp.getOperand(0),
 860                           CCOp.getOperand(1), CC);
 861     return DAG.getNode(ISD::SELECT, VT, CCOp, OtherOp, Result);
 862   }
 863   return SDOperand();
 864 }
 865
 866 SDOperand DAGCombiner::visitADD(SDNode *N) {
 867   SDOperand N0 = N->getOperand(0);
 868   SDOperand N1 = N->getOperand(1);
 869   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
 870   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
 871   MVT::ValueType VT = N0.getValueType();
 872
 873   // fold vector ops
 874   if (MVT::isVector(VT)) {
 875     SDOperand FoldedVOp = SimplifyVBinOp(N);
 876     if (FoldedVOp.Val) return FoldedVOp;
 877   }
 878
 879   // fold (add x, undef) -> undef
 880   if (N0.getOpcode() == ISD::UNDEF)
 881     return N0;
 882   if (N1.getOpcode() == ISD::UNDEF)
 883     return N1;
 884   // fold (add c1, c2) -> c1+c2
 885   if (N0C && N1C)
 886     return DAG.getNode(ISD::ADD, VT, N0, N1);
 887   // canonicalize constant to RHS
 888   if (N0C && !N1C)
 889     return DAG.getNode(ISD::ADD, VT, N1, N0);
 890   // fold (add x, 0) -> x
 891   if (N1C && N1C->isNullValue())
 892     return N0;
 893   // fold ((c1-A)+c2) -> (c1+c2)-A
 894   if (N1C && N0.getOpcode() == ISD::SUB)
 895     if (ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0.getOperand(0)))
 896       return DAG.getNode(ISD::SUB, VT,
 897                          DAG.getConstant(N1C->getValue()+N0C->getValue(), VT),
 898                          N0.getOperand(1));
 899   // reassociate add
 900   SDOperand RADD = ReassociateOps(ISD::ADD, N0, N1);
 901   if (RADD.Val != 0)
 902     return RADD;
 903   // fold ((0-A) + B) -> B-A
 904   if (N0.getOpcode() == ISD::SUB && isa<ConstantSDNode>(N0.getOperand(0)) &&
 905       cast<ConstantSDNode>(N0.getOperand(0))->isNullValue())
 906     return DAG.getNode(ISD::SUB, VT, N1, N0.getOperand(1));
 907   // fold (A + (0-B)) -> A-B
 908   if (N1.getOpcode() == ISD::SUB && isa<ConstantSDNode>(N1.getOperand(0)) &&
 909       cast<ConstantSDNode>(N1.getOperand(0))->isNullValue())
 910     return DAG.getNode(ISD::SUB, VT, N0, N1.getOperand(1));
 911   // fold (A+(B-A)) -> B
 912   if (N1.getOpcode() == ISD::SUB && N0 == N1.getOperand(1))
 913     return N1.getOperand(0);
 914
 915   if (!MVT::isVector(VT) && SimplifyDemandedBits(SDOperand(N, 0)))
 916     return SDOperand(N, 0);
 917
 918   // fold (a+b) -> (a|b) iff a and b share no bits.
 919   if (MVT::isInteger(VT) && !MVT::isVector(VT)) {
 920     uint64_t LHSZero, LHSOne;
 921     uint64_t RHSZero, RHSOne;
 922     uint64_t Mask = MVT::getIntVTBitMask(VT);
 923     DAG.ComputeMaskedBits(N0, Mask, LHSZero, LHSOne);
 924     if (LHSZero) {
 925       DAG.ComputeMaskedBits(N1, Mask, RHSZero, RHSOne);
 926
 927       // If all possibly-set bits on the LHS are clear on the RHS, return an OR.
 928       // If all possibly-set bits on the RHS are clear on the LHS, return an OR.
 929       if ((RHSZero & (~LHSZero & Mask)) == (~LHSZero & Mask) ||
 930           (LHSZero & (~RHSZero & Mask)) == (~RHSZero & Mask))
 931         return DAG.getNode(ISD::OR, VT, N0, N1);
 932     }
 933   }
 934
 935   // fold (add (shl (add x, c1), c2), ) -> (add (add (shl x, c2), c1<<c2), )
 936   if (N0.getOpcode() == ISD::SHL && N0.Val->hasOneUse()) {
 937     SDOperand Result = combineShlAddConstant(N0, N1, DAG);
 938     if (Result.Val) return Result;
 939   }
 940   if (N1.getOpcode() == ISD::SHL && N1.Val->hasOneUse()) {
 941     SDOperand Result = combineShlAddConstant(N1, N0, DAG);
 942     if (Result.Val) return Result;
 943   }
 944
 945   // fold (add (select cc, 0, c), x) -> (select cc, x, (add, x, c))
 946   if (N0.getOpcode() == ISD::SELECT && N0.Val->hasOneUse()) {
 947     SDOperand Result = combineSelectAndUse(N, N0, N1, DAG);
 948     if (Result.Val) return Result;
 949   }
 950   if (N1.getOpcode() == ISD::SELECT && N1.Val->hasOneUse()) {
 951     SDOperand Result = combineSelectAndUse(N, N1, N0, DAG);
 952     if (Result.Val) return Result;
 953   }
 954
 955   return SDOperand();
 956 }
 957
 958 SDOperand DAGCombiner::visitADDC(SDNode *N) {
 959   SDOperand N0 = N->getOperand(0);
 960   SDOperand N1 = N->getOperand(1);
 961   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
 962   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
 963   MVT::ValueType VT = N0.getValueType();
 964
 965   // If the flag result is dead, turn this into an ADD.
 966   if (N->hasNUsesOfValue(0, 1))
 967     return CombineTo(N, DAG.getNode(ISD::ADD, VT, N1, N0),
 968                      DAG.getNode(ISD::CARRY_FALSE, MVT::Flag));
 969
 970   // canonicalize constant to RHS.
 971   if (N0C && !N1C) {
 972     SDOperand Ops[] = { N1, N0 };
 973     return DAG.getNode(ISD::ADDC, N->getVTList(), Ops, 2);
 974   }
 975
 976   // fold (addc x, 0) -> x + no carry out
 977   if (N1C && N1C->isNullValue())
 978     return CombineTo(N, N0, DAG.getNode(ISD::CARRY_FALSE, MVT::Flag));
 979
 980   // fold (addc a, b) -> (or a, b), CARRY_FALSE iff a and b share no bits.
 981   uint64_t LHSZero, LHSOne;
 982   uint64_t RHSZero, RHSOne;
 983   uint64_t Mask = MVT::getIntVTBitMask(VT);
 984   DAG.ComputeMaskedBits(N0, Mask, LHSZero, LHSOne);
 985   if (LHSZero) {
 986     DAG.ComputeMaskedBits(N1, Mask, RHSZero, RHSOne);
 987
 988     // If all possibly-set bits on the LHS are clear on the RHS, return an OR.
 989     // If all possibly-set bits on the RHS are clear on the LHS, return an OR.
 990     if ((RHSZero & (~LHSZero & Mask)) == (~LHSZero & Mask) ||
 991         (LHSZero & (~RHSZero & Mask)) == (~RHSZero & Mask))
 992       return CombineTo(N, DAG.getNode(ISD::OR, VT, N0, N1),
 993                        DAG.getNode(ISD::CARRY_FALSE, MVT::Flag));
 994   }
 995
 996   return SDOperand();
 997 }
 998
 999 SDOperand DAGCombiner::visitADDE(SDNode *N) {
1000   SDOperand N0 = N->getOperand(0);
1001   SDOperand N1 = N->getOperand(1);
1002   SDOperand CarryIn = N->getOperand(2);
1003   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1004   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1005   //MVT::ValueType VT = N0.getValueType();
1006
1007   // canonicalize constant to RHS
1008   if (N0C && !N1C) {
1009     SDOperand Ops[] = { N1, N0, CarryIn };
1010     return DAG.getNode(ISD::ADDE, N->getVTList(), Ops, 3);
1011   }
1012
1013   // fold (adde x, y, false) -> (addc x, y)
1014   if (CarryIn.getOpcode() == ISD::CARRY_FALSE) {
1015     SDOperand Ops[] = { N1, N0 };
1016     return DAG.getNode(ISD::ADDC, N->getVTList(), Ops, 2);
1017   }
1018
1019   return SDOperand();
1020 }
1021
1022
1023
1024 SDOperand DAGCombiner::visitSUB(SDNode *N) {
1025   SDOperand N0 = N->getOperand(0);
1026   SDOperand N1 = N->getOperand(1);
1027   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0.Val);
1028   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1.Val);
1029   MVT::ValueType VT = N0.getValueType();
1030
1031   // fold vector ops
1032   if (MVT::isVector(VT)) {
1033     SDOperand FoldedVOp = SimplifyVBinOp(N);
1034     if (FoldedVOp.Val) return FoldedVOp;
1035   }
1036
1037   // fold (sub x, x) -> 0
1038   if (N0 == N1)
1039     return DAG.getConstant(0, N->getValueType(0));
1040   // fold (sub c1, c2) -> c1-c2
1041   if (N0C && N1C)
1042     return DAG.getNode(ISD::SUB, VT, N0, N1);
1043   // fold (sub x, c) -> (add x, -c)
1044   if (N1C)
1045     return DAG.getNode(ISD::ADD, VT, N0, DAG.getConstant(-N1C->getValue(), VT));
1046   // fold (A+B)-A -> B
1047   if (N0.getOpcode() == ISD::ADD && N0.getOperand(0) == N1)
1048     return N0.getOperand(1);
1049   // fold (A+B)-B -> A
1050   if (N0.getOpcode() == ISD::ADD && N0.getOperand(1) == N1)
1051     return N0.getOperand(0);
1052   // fold (sub x, (select cc, 0, c)) -> (select cc, x, (sub, x, c))
1053   if (N1.getOpcode() == ISD::SELECT && N1.Val->hasOneUse()) {
1054     SDOperand Result = combineSelectAndUse(N, N1, N0, DAG);
1055     if (Result.Val) return Result;
1056   }
1057   // If either operand of a sub is undef, the result is undef
1058   if (N0.getOpcode() == ISD::UNDEF)
1059     return N0;
1060   if (N1.getOpcode() == ISD::UNDEF)
1061     return N1;
1062
1063   return SDOperand();
1064 }
1065
1066 SDOperand DAGCombiner::visitMUL(SDNode *N) {
1067   SDOperand N0 = N->getOperand(0);
1068   SDOperand N1 = N->getOperand(1);
1069   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1070   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1071   MVT::ValueType VT = N0.getValueType();
1072
1073   // fold vector ops
1074   if (MVT::isVector(VT)) {
1075     SDOperand FoldedVOp = SimplifyVBinOp(N);
1076     if (FoldedVOp.Val) return FoldedVOp;
1077   }
1078
1079   // fold (mul x, undef) -> 0
1080   if (N0.getOpcode() == ISD::UNDEF || N1.getOpcode() == ISD::UNDEF)
1081     return DAG.getConstant(0, VT);
1082   // fold (mul c1, c2) -> c1*c2
1083   if (N0C && N1C)
1084     return DAG.getNode(ISD::MUL, VT, N0, N1);
1085   // canonicalize constant to RHS
1086   if (N0C && !N1C)
1087     return DAG.getNode(ISD::MUL, VT, N1, N0);
1088   // fold (mul x, 0) -> 0
1089   if (N1C && N1C->isNullValue())
1090     return N1;
1091   // fold (mul x, -1) -> 0-x
1092   if (N1C && N1C->isAllOnesValue())
1093     return DAG.getNode(ISD::SUB, VT, DAG.getConstant(0, VT), N0);
1094   // fold (mul x, (1 << c)) -> x << c
1095   if (N1C && isPowerOf2_64(N1C->getValue()))
1096     return DAG.getNode(ISD::SHL, VT, N0,
1097                        DAG.getConstant(Log2_64(N1C->getValue()),
1098                                        TLI.getShiftAmountTy()));
1099   // fold (mul x, -(1 << c)) -> -(x << c) or (-x) << c
1100   if (N1C && isPowerOf2_64(-N1C->getSignExtended())) {
1101     // FIXME: If the input is something that is easily negated (e.g. a
1102     // single-use add), we should put the negate there.
1103     return DAG.getNode(ISD::SUB, VT, DAG.getConstant(0, VT),
1104                        DAG.getNode(ISD::SHL, VT, N0,
1105                             DAG.getConstant(Log2_64(-N1C->getSignExtended()),
1106                                             TLI.getShiftAmountTy())));
1107   }
1108
1109   // (mul (shl X, c1), c2) -> (mul X, c2 << c1)
1110   if (N1C && N0.getOpcode() == ISD::SHL &&
1111       isa<ConstantSDNode>(N0.getOperand(1))) {
1112     SDOperand C3 = DAG.getNode(ISD::SHL, VT, N1, N0.getOperand(1));
1113     AddToWorkList(C3.Val);
1114     return DAG.getNode(ISD::MUL, VT, N0.getOperand(0), C3);
1115   }
1116
1117   // Change (mul (shl X, C), Y) -> (shl (mul X, Y), C) when the shift has one
1118   // use.
1119   {
1120     SDOperand Sh(0,0), Y(0,0);
1121     // Check for both (mul (shl X, C), Y)  and  (mul Y, (shl X, C)).
1122     if (N0.getOpcode() == ISD::SHL && isa<ConstantSDNode>(N0.getOperand(1)) &&
1123         N0.Val->hasOneUse()) {
1124       Sh = N0; Y = N1;
1125     } else if (N1.getOpcode() == ISD::SHL &&
1126                isa<ConstantSDNode>(N1.getOperand(1)) && N1.Val->hasOneUse()) {
1127       Sh = N1; Y = N0;
1128     }
1129     if (Sh.Val) {
1130       SDOperand Mul = DAG.getNode(ISD::MUL, VT, Sh.getOperand(0), Y);
1131       return DAG.getNode(ISD::SHL, VT, Mul, Sh.getOperand(1));
1132     }
1133   }
1134   // fold (mul (add x, c1), c2) -> (add (mul x, c2), c1*c2)
1135   if (N1C && N0.getOpcode() == ISD::ADD && N0.Val->hasOneUse() &&
1136       isa<ConstantSDNode>(N0.getOperand(1))) {
1137     return DAG.getNode(ISD::ADD, VT,
1138                        DAG.getNode(ISD::MUL, VT, N0.getOperand(0), N1),
1139                        DAG.getNode(ISD::MUL, VT, N0.getOperand(1), N1));
1140   }
1141
1142   // reassociate mul
1143   SDOperand RMUL = ReassociateOps(ISD::MUL, N0, N1);
1144   if (RMUL.Val != 0)
1145     return RMUL;
1146
1147   return SDOperand();
1148 }
1149
1150 SDOperand DAGCombiner::visitSDIV(SDNode *N) {
1151   SDOperand N0 = N->getOperand(0);
1152   SDOperand N1 = N->getOperand(1);
1153   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0.Val);
1154   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1.Val);
1155   MVT::ValueType VT = N->getValueType(0);
1156
1157   // fold vector ops
1158   if (MVT::isVector(VT)) {
1159     SDOperand FoldedVOp = SimplifyVBinOp(N);
1160     if (FoldedVOp.Val) return FoldedVOp;
1161   }
1162
1163   // fold (sdiv c1, c2) -> c1/c2
1164   if (N0C && N1C && !N1C->isNullValue())
1165     return DAG.getNode(ISD::SDIV, VT, N0, N1);
1166   // fold (sdiv X, 1) -> X
1167   if (N1C && N1C->getSignExtended() == 1LL)
1168     return N0;
1169   // fold (sdiv X, -1) -> 0-X
1170   if (N1C && N1C->isAllOnesValue())
1171     return DAG.getNode(ISD::SUB, VT, DAG.getConstant(0, VT), N0);
1172   // If we know the sign bits of both operands are zero, strength reduce to a
1173   // udiv instead.  Handles (X&15) /s 4 -> X&15 >> 2
1174   uint64_t SignBit = 1ULL << (MVT::getSizeInBits(VT)-1);
1175   if (DAG.MaskedValueIsZero(N1, SignBit) &&
1176       DAG.MaskedValueIsZero(N0, SignBit))
1177     return DAG.getNode(ISD::UDIV, N1.getValueType(), N0, N1);
1178   // fold (sdiv X, pow2) -> simple ops after legalize
1179   if (N1C && N1C->getValue() && !TLI.isIntDivCheap() &&
1180       (isPowerOf2_64(N1C->getSignExtended()) ||
1181        isPowerOf2_64(-N1C->getSignExtended()))) {
1182     // If dividing by powers of two is cheap, then don't perform the following
1183     // fold.
1184     if (TLI.isPow2DivCheap())
1185       return SDOperand();
1186     int64_t pow2 = N1C->getSignExtended();
1187     int64_t abs2 = pow2 > 0 ? pow2 : -pow2;
1188     unsigned lg2 = Log2_64(abs2);
1189     // Splat the sign bit into the register
1190     SDOperand SGN = DAG.getNode(ISD::SRA, VT, N0,
1191                                 DAG.getConstant(MVT::getSizeInBits(VT)-1,
1192                                                 TLI.getShiftAmountTy()));
1193     AddToWorkList(SGN.Val);
1194     // Add (N0 < 0) ? abs2 - 1 : 0;
1195     SDOperand SRL = DAG.getNode(ISD::SRL, VT, SGN,
1196                                 DAG.getConstant(MVT::getSizeInBits(VT)-lg2,
1197                                                 TLI.getShiftAmountTy()));
1198     SDOperand ADD = DAG.getNode(ISD::ADD, VT, N0, SRL);
1199     AddToWorkList(SRL.Val);
1200     AddToWorkList(ADD.Val);    // Divide by pow2
1201     SDOperand SRA = DAG.getNode(ISD::SRA, VT, ADD,
1202                                 DAG.getConstant(lg2, TLI.getShiftAmountTy()));
1203     // If we're dividing by a positive value, we're done.  Otherwise, we must
1204     // negate the result.
1205     if (pow2 > 0)
1206       return SRA;
1207     AddToWorkList(SRA.Val);
1208     return DAG.getNode(ISD::SUB, VT, DAG.getConstant(0, VT), SRA);
1209   }
1210   // if integer divide is expensive and we satisfy the requirements, emit an
1211   // alternate sequence.
1212   if (N1C && (N1C->getSignExtended() < -1 || N1C->getSignExtended() > 1) &&
1213       !TLI.isIntDivCheap()) {
1214     SDOperand Op = BuildSDIV(N);
1215     if (Op.Val) return Op;
1216   }
1217
1218   // undef / X -> 0
1219   if (N0.getOpcode() == ISD::UNDEF)
1220     return DAG.getConstant(0, VT);
1221   // X / undef -> undef
1222   if (N1.getOpcode() == ISD::UNDEF)
1223     return N1;
1224
1225   return SDOperand();
1226 }
1227
1228 SDOperand DAGCombiner::visitUDIV(SDNode *N) {
1229   SDOperand N0 = N->getOperand(0);
1230   SDOperand N1 = N->getOperand(1);
1231   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0.Val);
1232   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1.Val);
1233   MVT::ValueType VT = N->getValueType(0);
1234
1235   // fold vector ops
1236   if (MVT::isVector(VT)) {
1237     SDOperand FoldedVOp = SimplifyVBinOp(N);
1238     if (FoldedVOp.Val) return FoldedVOp;
1239   }
1240
1241   // fold (udiv c1, c2) -> c1/c2
1242   if (N0C && N1C && !N1C->isNullValue())
1243     return DAG.getNode(ISD::UDIV, VT, N0, N1);
1244   // fold (udiv x, (1 << c)) -> x >>u c
1245   if (N1C && isPowerOf2_64(N1C->getValue()))
1246     return DAG.getNode(ISD::SRL, VT, N0,
1247                        DAG.getConstant(Log2_64(N1C->getValue()),
1248                                        TLI.getShiftAmountTy()));
1249   // fold (udiv x, (shl c, y)) -> x >>u (log2(c)+y) iff c is power of 2
1250   if (N1.getOpcode() == ISD::SHL) {
1251     if (ConstantSDNode *SHC = dyn_cast<ConstantSDNode>(N1.getOperand(0))) {
1252       if (isPowerOf2_64(SHC->getValue())) {
1253         MVT::ValueType ADDVT = N1.getOperand(1).getValueType();
1254         SDOperand Add = DAG.getNode(ISD::ADD, ADDVT, N1.getOperand(1),
1255                                     DAG.getConstant(Log2_64(SHC->getValue()),
1256                                                     ADDVT));
1257         AddToWorkList(Add.Val);
1258         return DAG.getNode(ISD::SRL, VT, N0, Add);
1259       }
1260     }
1261   }
1262   // fold (udiv x, c) -> alternate
1263   if (N1C && N1C->getValue() && !TLI.isIntDivCheap()) {
1264     SDOperand Op = BuildUDIV(N);
1265     if (Op.Val) return Op;
1266   }
1267
1268   // undef / X -> 0
1269   if (N0.getOpcode() == ISD::UNDEF)
1270     return DAG.getConstant(0, VT);
1271   // X / undef -> undef
1272   if (N1.getOpcode() == ISD::UNDEF)
1273     return N1;
1274
1275   return SDOperand();
1276 }
1277
1278 SDOperand DAGCombiner::visitSREM(SDNode *N) {
1279   SDOperand N0 = N->getOperand(0);
1280   SDOperand N1 = N->getOperand(1);
1281   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1282   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1283   MVT::ValueType VT = N->getValueType(0);
1284
1285   // fold (srem c1, c2) -> c1%c2
1286   if (N0C && N1C && !N1C->isNullValue())
1287     return DAG.getNode(ISD::SREM, VT, N0, N1);
1288   // If we know the sign bits of both operands are zero, strength reduce to a
1289   // urem instead.  Handles (X & 0x0FFFFFFF) %s 16 -> X&15
1290   uint64_t SignBit = 1ULL << (MVT::getSizeInBits(VT)-1);
1291   if (DAG.MaskedValueIsZero(N1, SignBit) &&
1292       DAG.MaskedValueIsZero(N0, SignBit))
1293     return DAG.getNode(ISD::UREM, VT, N0, N1);
1294
1295   // If X/C can be simplified by the division-by-constant logic, lower
1296   // X%C to the equivalent of X-X/C*C.
1297   if (N1C && !N1C->isNullValue()) {
1298     SDOperand Div = DAG.getNode(ISD::SDIV, VT, N0, N1);
1299     SDOperand OptimizedDiv = combine(Div.Val);
1300     if (OptimizedDiv.Val && OptimizedDiv.Val != Div.Val) {
1301       SDOperand Mul = DAG.getNode(ISD::MUL, VT, OptimizedDiv, N1);
1302       SDOperand Sub = DAG.getNode(ISD::SUB, VT, N0, Mul);
1303       AddToWorkList(Mul.Val);
1304       return Sub;
1305     }
1306   }
1307
1308   // undef % X -> 0
1309   if (N0.getOpcode() == ISD::UNDEF)
1310     return DAG.getConstant(0, VT);
1311   // X % undef -> undef
1312   if (N1.getOpcode() == ISD::UNDEF)
1313     return N1;
1314
1315   return SDOperand();
1316 }
1317
1318 SDOperand DAGCombiner::visitUREM(SDNode *N) {
1319   SDOperand N0 = N->getOperand(0);
1320   SDOperand N1 = N->getOperand(1);
1321   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1322   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1323   MVT::ValueType VT = N->getValueType(0);
1324
1325   // fold (urem c1, c2) -> c1%c2
1326   if (N0C && N1C && !N1C->isNullValue())
1327     return DAG.getNode(ISD::UREM, VT, N0, N1);
1328   // fold (urem x, pow2) -> (and x, pow2-1)
1329   if (N1C && !N1C->isNullValue() && isPowerOf2_64(N1C->getValue()))
1330     return DAG.getNode(ISD::AND, VT, N0, DAG.getConstant(N1C->getValue()-1,VT));
1331   // fold (urem x, (shl pow2, y)) -> (and x, (add (shl pow2, y), -1))
1332   if (N1.getOpcode() == ISD::SHL) {
1333     if (ConstantSDNode *SHC = dyn_cast<ConstantSDNode>(N1.getOperand(0))) {
1334       if (isPowerOf2_64(SHC->getValue())) {
1335         SDOperand Add = DAG.getNode(ISD::ADD, VT, N1,DAG.getConstant(~0ULL,VT));
1336         AddToWorkList(Add.Val);
1337         return DAG.getNode(ISD::AND, VT, N0, Add);
1338       }
1339     }
1340   }
1341
1342   // If X/C can be simplified by the division-by-constant logic, lower
1343   // X%C to the equivalent of X-X/C*C.
1344   if (N1C && !N1C->isNullValue()) {
1345     SDOperand Div = DAG.getNode(ISD::UDIV, VT, N0, N1);
1346     SDOperand OptimizedDiv = combine(Div.Val);
1347     if (OptimizedDiv.Val && OptimizedDiv.Val != Div.Val) {
1348       SDOperand Mul = DAG.getNode(ISD::MUL, VT, OptimizedDiv, N1);
1349       SDOperand Sub = DAG.getNode(ISD::SUB, VT, N0, Mul);
1350       AddToWorkList(Mul.Val);
1351       return Sub;
1352     }
1353   }
1354
1355   // undef % X -> 0
1356   if (N0.getOpcode() == ISD::UNDEF)
1357     return DAG.getConstant(0, VT);
1358   // X % undef -> undef
1359   if (N1.getOpcode() == ISD::UNDEF)
1360     return N1;
1361
1362   return SDOperand();
1363 }
1364
1365 SDOperand DAGCombiner::visitMULHS(SDNode *N) {
1366   SDOperand N0 = N->getOperand(0);
1367   SDOperand N1 = N->getOperand(1);
1368   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1369   MVT::ValueType VT = N->getValueType(0);
1370
1371   // fold (mulhs x, 0) -> 0
1372   if (N1C && N1C->isNullValue())
1373     return N1;
1374   // fold (mulhs x, 1) -> (sra x, size(x)-1)
1375   if (N1C && N1C->getValue() == 1)
1376     return DAG.getNode(ISD::SRA, N0.getValueType(), N0,
1377                        DAG.getConstant(MVT::getSizeInBits(N0.getValueType())-1,
1378                                        TLI.getShiftAmountTy()));
1379   // fold (mulhs x, undef) -> 0
1380   if (N0.getOpcode() == ISD::UNDEF || N1.getOpcode() == ISD::UNDEF)
1381     return DAG.getConstant(0, VT);
1382
1383   return SDOperand();
1384 }
1385
1386 SDOperand DAGCombiner::visitMULHU(SDNode *N) {
1387   SDOperand N0 = N->getOperand(0);
1388   SDOperand N1 = N->getOperand(1);
1389   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1390   MVT::ValueType VT = N->getValueType(0);
1391
1392   // fold (mulhu x, 0) -> 0
1393   if (N1C && N1C->isNullValue())
1394     return N1;
1395   // fold (mulhu x, 1) -> 0
1396   if (N1C && N1C->getValue() == 1)
1397     return DAG.getConstant(0, N0.getValueType());
1398   // fold (mulhu x, undef) -> 0
1399   if (N0.getOpcode() == ISD::UNDEF || N1.getOpcode() == ISD::UNDEF)
1400     return DAG.getConstant(0, VT);
1401
1402   return SDOperand();
1403 }
1404
1405 /// SimplifyNodeWithTwoResults - Perform optimizations common to nodes that
1406 /// compute two values. LoOp and HiOp give the opcodes for the two computations
1407 /// that are being performed. Return true if a simplification was made.
1408 ///
1409 bool DAGCombiner::SimplifyNodeWithTwoResults(SDNode *N,
1410                                              unsigned LoOp, unsigned HiOp) {
1411   // If the high half is not needed, just compute the low half.
1412   bool HiExists = N->hasAnyUseOfValue(1);
1413   if (!HiExists &&
1414       (!AfterLegalize ||
1415        TLI.isOperationLegal(LoOp, N->getValueType(0)))) {
1416     DAG.ReplaceAllUsesOfValueWith(SDOperand(N, 0),
1417                                   DAG.getNode(LoOp, N->getValueType(0),
1418                                               N->op_begin(),
1419                                               N->getNumOperands()));
1420     return true;
1421   }
1422
1423   // If the low half is not needed, just compute the high half.
1424   bool LoExists = N->hasAnyUseOfValue(0);
1425   if (!LoExists &&
1426       (!AfterLegalize ||
1427        TLI.isOperationLegal(HiOp, N->getValueType(1)))) {
1428     DAG.ReplaceAllUsesOfValueWith(SDOperand(N, 1),
1429                                   DAG.getNode(HiOp, N->getValueType(1),
1430                                               N->op_begin(),
1431                                               N->getNumOperands()));
1432     return true;
1433   }
1434
1435   // If both halves are used, return as it is.
1436   if (LoExists && HiExists)
1437     return false;
1438
1439   // If the two computed results can be simplified separately, separate them.
1440   bool RetVal = false;
1441   if (LoExists) {
1442     SDOperand Lo = DAG.getNode(LoOp, N->getValueType(0),
1443                                N->op_begin(), N->getNumOperands());
1444     SDOperand LoOpt = combine(Lo.Val);
1445     if (LoOpt.Val && LoOpt != Lo &&
1446         TLI.isOperationLegal(LoOpt.getOpcode(), LoOpt.getValueType())) {
1447       RetVal = true;
1448       DAG.ReplaceAllUsesOfValueWith(SDOperand(N, 0), LoOpt);
1449     }
1450   }
1451
1452   if (HiExists) {
1453     SDOperand Hi = DAG.getNode(HiOp, N->getValueType(1),
1454                                N->op_begin(), N->getNumOperands());
1455     SDOperand HiOpt = combine(Hi.Val);
1456     if (HiOpt.Val && HiOpt != Hi &&
1457         TLI.isOperationLegal(HiOpt.getOpcode(), HiOpt.getValueType())) {
1458       RetVal = true;
1459       DAG.ReplaceAllUsesOfValueWith(SDOperand(N, 1), HiOpt);
1460     }
1461   }
1462
1463   return RetVal;
1464 }
1465
1466 SDOperand DAGCombiner::visitSMUL_LOHI(SDNode *N) {
1467
1468   if (SimplifyNodeWithTwoResults(N, ISD::MUL, ISD::MULHS))
1469     return SDOperand();
1470
1471   return SDOperand();
1472 }
1473
1474 SDOperand DAGCombiner::visitUMUL_LOHI(SDNode *N) {
1475
1476   if (SimplifyNodeWithTwoResults(N, ISD::MUL, ISD::MULHU))
1477     return SDOperand();
1478
1479   return SDOperand();
1480 }
1481
1482 SDOperand DAGCombiner::visitSDIVREM(SDNode *N) {
1483
1484   if (SimplifyNodeWithTwoResults(N, ISD::SDIV, ISD::SREM))
1485     return SDOperand();
1486
1487   return SDOperand();
1488 }
1489
1490 SDOperand DAGCombiner::visitUDIVREM(SDNode *N) {
1491
1492   if (SimplifyNodeWithTwoResults(N, ISD::UDIV, ISD::UREM))
1493     return SDOperand();
1494
1495   return SDOperand();
1496 }
1497
1498 /// SimplifyBinOpWithSameOpcodeHands - If this is a binary operator with
1499 /// two operands of the same opcode, try to simplify it.
1500 SDOperand DAGCombiner::SimplifyBinOpWithSameOpcodeHands(SDNode *N) {
1501   SDOperand N0 = N->getOperand(0), N1 = N->getOperand(1);
1502   MVT::ValueType VT = N0.getValueType();
1503   assert(N0.getOpcode() == N1.getOpcode() && "Bad input!");
1504
1505   // For each of OP in AND/OR/XOR:
1506   // fold (OP (zext x), (zext y)) -> (zext (OP x, y))
1507   // fold (OP (sext x), (sext y)) -> (sext (OP x, y))
1508   // fold (OP (aext x), (aext y)) -> (aext (OP x, y))
1509   // fold (OP (trunc x), (trunc y)) -> (trunc (OP x, y))
1510   if ((N0.getOpcode() == ISD::ZERO_EXTEND || N0.getOpcode() == ISD::ANY_EXTEND||
1511        N0.getOpcode() == ISD::SIGN_EXTEND || N0.getOpcode() == ISD::TRUNCATE) &&
1512       N0.getOperand(0).getValueType() == N1.getOperand(0).getValueType()) {
1513     SDOperand ORNode = DAG.getNode(N->getOpcode(),
1514                                    N0.getOperand(0).getValueType(),
1515                                    N0.getOperand(0), N1.getOperand(0));
1516     AddToWorkList(ORNode.Val);
1517     return DAG.getNode(N0.getOpcode(), VT, ORNode);
1518   }
1519
1520   // For each of OP in SHL/SRL/SRA/AND...
1521   //   fold (and (OP x, z), (OP y, z)) -> (OP (and x, y), z)
1522   //   fold (or  (OP x, z), (OP y, z)) -> (OP (or  x, y), z)
1523   //   fold (xor (OP x, z), (OP y, z)) -> (OP (xor x, y), z)
1524   if ((N0.getOpcode() == ISD::SHL || N0.getOpcode() == ISD::SRL ||
1525        N0.getOpcode() == ISD::SRA || N0.getOpcode() == ISD::AND) &&
1526       N0.getOperand(1) == N1.getOperand(1)) {
1527     SDOperand ORNode = DAG.getNode(N->getOpcode(),
1528                                    N0.getOperand(0).getValueType(),
1529                                    N0.getOperand(0), N1.getOperand(0));
1530     AddToWorkList(ORNode.Val);
1531     return DAG.getNode(N0.getOpcode(), VT, ORNode, N0.getOperand(1));
1532   }
1533
1534   return SDOperand();
1535 }
1536
1537 SDOperand DAGCombiner::visitAND(SDNode *N) {
1538   SDOperand N0 = N->getOperand(0);
1539   SDOperand N1 = N->getOperand(1);
1540   SDOperand LL, LR, RL, RR, CC0, CC1;
1541   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1542   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1543   MVT::ValueType VT = N1.getValueType();
1544
1545   // fold vector ops
1546   if (MVT::isVector(VT)) {
1547     SDOperand FoldedVOp = SimplifyVBinOp(N);
1548     if (FoldedVOp.Val) return FoldedVOp;
1549   }
1550
1551   // fold (and x, undef) -> 0
1552   if (N0.getOpcode() == ISD::UNDEF || N1.getOpcode() == ISD::UNDEF)
1553     return DAG.getConstant(0, VT);
1554   // fold (and c1, c2) -> c1&c2
1555   if (N0C && N1C)
1556     return DAG.getNode(ISD::AND, VT, N0, N1);
1557   // canonicalize constant to RHS
1558   if (N0C && !N1C)
1559     return DAG.getNode(ISD::AND, VT, N1, N0);
1560   // fold (and x, -1) -> x
1561   if (N1C && N1C->isAllOnesValue())
1562     return N0;
1563   // if (and x, c) is known to be zero, return 0
1564   if (N1C && DAG.MaskedValueIsZero(SDOperand(N, 0), MVT::getIntVTBitMask(VT)))
1565     return DAG.getConstant(0, VT);
1566   // reassociate and
1567   SDOperand RAND = ReassociateOps(ISD::AND, N0, N1);
1568   if (RAND.Val != 0)
1569     return RAND;
1570   // fold (and (or x, 0xFFFF), 0xFF) -> 0xFF
1571   if (N1C && N0.getOpcode() == ISD::OR)
1572     if (ConstantSDNode *ORI = dyn_cast<ConstantSDNode>(N0.getOperand(1)))
1573       if ((ORI->getValue() & N1C->getValue()) == N1C->getValue())
1574         return N1;
1575   // fold (and (any_ext V), c) -> (zero_ext V) if 'and' only clears top bits.
1576   if (N1C && N0.getOpcode() == ISD::ANY_EXTEND) {
1577     unsigned InMask = MVT::getIntVTBitMask(N0.getOperand(0).getValueType());
1578     if (DAG.MaskedValueIsZero(N0.getOperand(0),
1579                               ~N1C->getValue() & InMask)) {
1580       SDOperand Zext = DAG.getNode(ISD::ZERO_EXTEND, N0.getValueType(),
1581                                    N0.getOperand(0));
1582
1583       // Replace uses of the AND with uses of the Zero extend node.
1584       CombineTo(N, Zext);
1585
1586       // We actually want to replace all uses of the any_extend with the
1587       // zero_extend, to avoid duplicating things.  This will later cause this
1588       // AND to be folded.
1589       CombineTo(N0.Val, Zext);
1590       return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
1591     }
1592   }
1593   // fold (and (setcc x), (setcc y)) -> (setcc (and x, y))
1594   if (isSetCCEquivalent(N0, LL, LR, CC0) && isSetCCEquivalent(N1, RL, RR, CC1)){
1595     ISD::CondCode Op0 = cast<CondCodeSDNode>(CC0)->get();
1596     ISD::CondCode Op1 = cast<CondCodeSDNode>(CC1)->get();
1597
1598     if (LR == RR && isa<ConstantSDNode>(LR) && Op0 == Op1 &&
1599         MVT::isInteger(LL.getValueType())) {
1600       // fold (X == 0) & (Y == 0) -> (X|Y == 0)
1601       if (cast<ConstantSDNode>(LR)->getValue() == 0 && Op1 == ISD::SETEQ) {
1602         SDOperand ORNode = DAG.getNode(ISD::OR, LR.getValueType(), LL, RL);
1603         AddToWorkList(ORNode.Val);
1604         return DAG.getSetCC(VT, ORNode, LR, Op1);
1605       }
1606       // fold (X == -1) & (Y == -1) -> (X&Y == -1)
1607       if (cast<ConstantSDNode>(LR)->isAllOnesValue() && Op1 == ISD::SETEQ) {
1608         SDOperand ANDNode = DAG.getNode(ISD::AND, LR.getValueType(), LL, RL);
1609         AddToWorkList(ANDNode.Val);
1610         return DAG.getSetCC(VT, ANDNode, LR, Op1);
1611       }
1612       // fold (X >  -1) & (Y >  -1) -> (X|Y > -1)
1613       if (cast<ConstantSDNode>(LR)->isAllOnesValue() && Op1 == ISD::SETGT) {
1614         SDOperand ORNode = DAG.getNode(ISD::OR, LR.getValueType(), LL, RL);
1615         AddToWorkList(ORNode.Val);
1616         return DAG.getSetCC(VT, ORNode, LR, Op1);
1617       }
1618     }
1619     // canonicalize equivalent to ll == rl
1620     if (LL == RR && LR == RL) {
1621       Op1 = ISD::getSetCCSwappedOperands(Op1);
1622       std::swap(RL, RR);
1623     }
1624     if (LL == RL && LR == RR) {
1625       bool isInteger = MVT::isInteger(LL.getValueType());
1626       ISD::CondCode Result = ISD::getSetCCAndOperation(Op0, Op1, isInteger);
1627       if (Result != ISD::SETCC_INVALID)
1628         return DAG.getSetCC(N0.getValueType(), LL, LR, Result);
1629     }
1630   }
1631
1632   // Simplify: and (op x...), (op y...)  -> (op (and x, y))
1633   if (N0.getOpcode() == N1.getOpcode()) {
1634     SDOperand Tmp = SimplifyBinOpWithSameOpcodeHands(N);
1635     if (Tmp.Val) return Tmp;
1636   }
1637
1638   // fold (and (sign_extend_inreg x, i16 to i32), 1) -> (and x, 1)
1639   // fold (and (sra)) -> (and (srl)) when possible.
1640   if (!MVT::isVector(VT) &&
1641       SimplifyDemandedBits(SDOperand(N, 0)))
1642     return SDOperand(N, 0);
1643   // fold (zext_inreg (extload x)) -> (zextload x)
1644   if (ISD::isEXTLoad(N0.Val) && ISD::isUNINDEXEDLoad(N0.Val)) {
1645     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
1646     MVT::ValueType EVT = LN0->getLoadedVT();
1647     // If we zero all the possible extended bits, then we can turn this into
1648     // a zextload if we are running before legalize or the operation is legal.
1649     if (DAG.MaskedValueIsZero(N1, ~0ULL << MVT::getSizeInBits(EVT)) &&
1650         (!AfterLegalize || TLI.isLoadXLegal(ISD::ZEXTLOAD, EVT))) {
1651       SDOperand ExtLoad = DAG.getExtLoad(ISD::ZEXTLOAD, VT, LN0->getChain(),
1652                                          LN0->getBasePtr(), LN0->getSrcValue(),
1653                                          LN0->getSrcValueOffset(), EVT,
1654                                          LN0->isVolatile(),
1655                                          LN0->getAlignment());
1656       AddToWorkList(N);
1657       CombineTo(N0.Val, ExtLoad, ExtLoad.getValue(1));
1658       return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
1659     }
1660   }
1661   // fold (zext_inreg (sextload x)) -> (zextload x) iff load has one use
1662   if (ISD::isSEXTLoad(N0.Val) && ISD::isUNINDEXEDLoad(N0.Val) &&
1663       N0.hasOneUse()) {
1664     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
1665     MVT::ValueType EVT = LN0->getLoadedVT();
1666     // If we zero all the possible extended bits, then we can turn this into
1667     // a zextload if we are running before legalize or the operation is legal.
1668     if (DAG.MaskedValueIsZero(N1, ~0ULL << MVT::getSizeInBits(EVT)) &&
1669         (!AfterLegalize || TLI.isLoadXLegal(ISD::ZEXTLOAD, EVT))) {
1670       SDOperand ExtLoad = DAG.getExtLoad(ISD::ZEXTLOAD, VT, LN0->getChain(),
1671                                          LN0->getBasePtr(), LN0->getSrcValue(),
1672                                          LN0->getSrcValueOffset(), EVT,
1673                                          LN0->isVolatile(),
1674                                          LN0->getAlignment());
1675       AddToWorkList(N);
1676       CombineTo(N0.Val, ExtLoad, ExtLoad.getValue(1));
1677       return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
1678     }
1679   }
1680
1681   // fold (and (load x), 255) -> (zextload x, i8)
1682   // fold (and (extload x, i16), 255) -> (zextload x, i8)
1683   if (N1C && N0.getOpcode() == ISD::LOAD) {
1684     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
1685     if (LN0->getExtensionType() != ISD::SEXTLOAD &&
1686         LN0->getAddressingMode() == ISD::UNINDEXED &&
1687         N0.hasOneUse()) {
1688       MVT::ValueType EVT, LoadedVT;
1689       if (N1C->getValue() == 255)
1690         EVT = MVT::i8;
1691       else if (N1C->getValue() == 65535)
1692         EVT = MVT::i16;
1693       else if (N1C->getValue() == ~0U)
1694         EVT = MVT::i32;
1695       else
1696         EVT = MVT::Other;
1697
1698       LoadedVT = LN0->getLoadedVT();
1699       if (EVT != MVT::Other && LoadedVT > EVT &&
1700           (!AfterLegalize || TLI.isLoadXLegal(ISD::ZEXTLOAD, EVT))) {
1701         MVT::ValueType PtrType = N0.getOperand(1).getValueType();
1702         // For big endian targets, we need to add an offset to the pointer to
1703         // load the correct bytes.  For little endian systems, we merely need to
1704         // read fewer bytes from the same pointer.
1705         unsigned LVTStoreBytes = MVT::getStoreSizeInBits(LoadedVT)/8;
1706         unsigned EVTStoreBytes = MVT::getStoreSizeInBits(EVT)/8;
1707         unsigned PtrOff = LVTStoreBytes - EVTStoreBytes;
1708         unsigned Alignment = LN0->getAlignment();
1709         SDOperand NewPtr = LN0->getBasePtr();
1710         if (!TLI.isLittleEndian()) {
1711           NewPtr = DAG.getNode(ISD::ADD, PtrType, NewPtr,
1712                                DAG.getConstant(PtrOff, PtrType));
1713           Alignment = MinAlign(Alignment, PtrOff);
1714         }
1715         AddToWorkList(NewPtr.Val);
1716         SDOperand Load =
1717           DAG.getExtLoad(ISD::ZEXTLOAD, VT, LN0->getChain(), NewPtr,
1718                          LN0->getSrcValue(), LN0->getSrcValueOffset(), EVT,
1719                          LN0->isVolatile(), Alignment);
1720         AddToWorkList(N);
1721         CombineTo(N0.Val, Load, Load.getValue(1));
1722         return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
1723       }
1724     }
1725   }
1726
1727   return SDOperand();
1728 }
1729
1730 SDOperand DAGCombiner::visitOR(SDNode *N) {
1731   SDOperand N0 = N->getOperand(0);
1732   SDOperand N1 = N->getOperand(1);
1733   SDOperand LL, LR, RL, RR, CC0, CC1;
1734   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
1735   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
1736   MVT::ValueType VT = N1.getValueType();
1737   unsigned OpSizeInBits = MVT::getSizeInBits(VT);
1738
1739   // fold vector ops
1740   if (MVT::isVector(VT)) {
1741     SDOperand FoldedVOp = SimplifyVBinOp(N);
1742     if (FoldedVOp.Val) return FoldedVOp;
1743   }
1744
1745   // fold (or x, undef) -> -1
1746   if (N0.getOpcode() == ISD::UNDEF || N1.getOpcode() == ISD::UNDEF)
1747     return DAG.getConstant(~0ULL, VT);
1748   // fold (or c1, c2) -> c1|c2
1749   if (N0C && N1C)
1750     return DAG.getNode(ISD::OR, VT, N0, N1);
1751   // canonicalize constant to RHS
1752   if (N0C && !N1C)
1753     return DAG.getNode(ISD::OR, VT, N1, N0);
1754   // fold (or x, 0) -> x
1755   if (N1C && N1C->isNullValue())
1756     return N0;
1757   // fold (or x, -1) -> -1
1758   if (N1C && N1C->isAllOnesValue())
1759     return N1;
1760   // fold (or x, c) -> c iff (x & ~c) == 0
1761   if (N1C &&
1762       DAG.MaskedValueIsZero(N0,~N1C->getValue() & (~0ULL>>(64-OpSizeInBits))))
1763     return N1;
1764   // reassociate or
1765   SDOperand ROR = ReassociateOps(ISD::OR, N0, N1);
1766   if (ROR.Val != 0)
1767     return ROR;
1768   // Canonicalize (or (and X, c1), c2) -> (and (or X, c2), c1|c2)
1769   if (N1C && N0.getOpcode() == ISD::AND && N0.Val->hasOneUse() &&
1770              isa<ConstantSDNode>(N0.getOperand(1))) {
1771     ConstantSDNode *C1 = cast<ConstantSDNode>(N0.getOperand(1));
1772     return DAG.getNode(ISD::AND, VT, DAG.getNode(ISD::OR, VT, N0.getOperand(0),
1773                                                  N1),
1774                        DAG.getConstant(N1C->getValue() | C1->getValue(), VT));
1775   }
1776   // fold (or (setcc x), (setcc y)) -> (setcc (or x, y))
1777   if (isSetCCEquivalent(N0, LL, LR, CC0) && isSetCCEquivalent(N1, RL, RR, CC1)){
1778     ISD::CondCode Op0 = cast<CondCodeSDNode>(CC0)->get();
1779     ISD::CondCode Op1 = cast<CondCodeSDNode>(CC1)->get();
1780
1781     if (LR == RR && isa<ConstantSDNode>(LR) && Op0 == Op1 &&
1782         MVT::isInteger(LL.getValueType())) {
1783       // fold (X != 0) | (Y != 0) -> (X|Y != 0)
1784       // fold (X <  0) | (Y <  0) -> (X|Y < 0)
1785       if (cast<ConstantSDNode>(LR)->getValue() == 0 &&
1786           (Op1 == ISD::SETNE || Op1 == ISD::SETLT)) {
1787         SDOperand ORNode = DAG.getNode(ISD::OR, LR.getValueType(), LL, RL);
1788         AddToWorkList(ORNode.Val);
1789         return DAG.getSetCC(VT, ORNode, LR, Op1);
1790       }
1791       // fold (X != -1) | (Y != -1) -> (X&Y != -1)
1792       // fold (X >  -1) | (Y >  -1) -> (X&Y >  -1)
1793       if (cast<ConstantSDNode>(LR)->isAllOnesValue() &&
1794           (Op1 == ISD::SETNE || Op1 == ISD::SETGT)) {
1795         SDOperand ANDNode = DAG.getNode(ISD::AND, LR.getValueType(), LL, RL);
1796         AddToWorkList(ANDNode.Val);
1797         return DAG.getSetCC(VT, ANDNode, LR, Op1);
1798       }
1799     }
1800     // canonicalize equivalent to ll == rl
1801     if (LL == RR && LR == RL) {
1802       Op1 = ISD::getSetCCSwappedOperands(Op1);
1803       std::swap(RL, RR);
1804     }
1805     if (LL == RL && LR == RR) {
1806       bool isInteger = MVT::isInteger(LL.getValueType());
1807       ISD::CondCode Result = ISD::getSetCCOrOperation(Op0, Op1, isInteger);
1808       if (Result != ISD::SETCC_INVALID)
1809         return DAG.getSetCC(N0.getValueType(), LL, LR, Result);
1810     }
1811   }
1812
1813   // Simplify: or (op x...), (op y...)  -> (op (or x, y))
1814   if (N0.getOpcode() == N1.getOpcode()) {
1815     SDOperand Tmp = SimplifyBinOpWithSameOpcodeHands(N);
1816     if (Tmp.Val) return Tmp;
1817   }
1818
1819   // (X & C1) | (Y & C2)  -> (X|Y) & C3  if possible.
1820   if (N0.getOpcode() == ISD::AND &&
1821       N1.getOpcode() == ISD::AND &&
1822       N0.getOperand(1).getOpcode() == ISD::Constant &&
1823       N1.getOperand(1).getOpcode() == ISD::Constant &&
1824       // Don't increase # computations.
1825       (N0.Val->hasOneUse() || N1.Val->hasOneUse())) {
1826     // We can only do this xform if we know that bits from X that are set in C2
1827     // but not in C1 are already zero.  Likewise for Y.
1828     uint64_t LHSMask = cast<ConstantSDNode>(N0.getOperand(1))->getValue();
1829     uint64_t RHSMask = cast<ConstantSDNode>(N1.getOperand(1))->getValue();
1830
1831     if (DAG.MaskedValueIsZero(N0.getOperand(0), RHSMask&~LHSMask) &&
1832         DAG.MaskedValueIsZero(N1.getOperand(0), LHSMask&~RHSMask)) {
1833       SDOperand X =DAG.getNode(ISD::OR, VT, N0.getOperand(0), N1.getOperand(0));
1834       return DAG.getNode(ISD::AND, VT, X, DAG.getConstant(LHSMask|RHSMask, VT));
1835     }
1836   }
1837
1838
1839   // See if this is some rotate idiom.
1840   if (SDNode *Rot = MatchRotate(N0, N1))
1841     return SDOperand(Rot, 0);
1842
1843   return SDOperand();
1844 }
1845
1846
1847 /// MatchRotateHalf - Match "(X shl/srl V1) & V2" where V2 may not be present.
1848 static bool MatchRotateHalf(SDOperand Op, SDOperand &Shift, SDOperand &Mask) {
1849   if (Op.getOpcode() == ISD::AND) {
1850     if (isa<ConstantSDNode>(Op.getOperand(1))) {
1851       Mask = Op.getOperand(1);
1852       Op = Op.getOperand(0);
1853     } else {
1854       return false;
1855     }
1856   }
1857
1858   if (Op.getOpcode() == ISD::SRL || Op.getOpcode() == ISD::SHL) {
1859     Shift = Op;
1860     return true;
1861   }
1862   return false;
1863 }
1864
1865
1866 // MatchRotate - Handle an 'or' of two operands.  If this is one of the many
1867 // idioms for rotate, and if the target supports rotation instructions, generate
1868 // a rot[lr].
1869 SDNode *DAGCombiner::MatchRotate(SDOperand LHS, SDOperand RHS) {
1870   // Must be a legal type.  Expanded an promoted things won't work with rotates.
1871   MVT::ValueType VT = LHS.getValueType();
1872   if (!TLI.isTypeLegal(VT)) return 0;
1873
1874   // The target must have at least one rotate flavor.
1875   bool HasROTL = TLI.isOperationLegal(ISD::ROTL, VT);
1876   bool HasROTR = TLI.isOperationLegal(ISD::ROTR, VT);
1877   if (!HasROTL && !HasROTR) return 0;
1878
1879   // Match "(X shl/srl V1) & V2" where V2 may not be present.
1880   SDOperand LHSShift;   // The shift.
1881   SDOperand LHSMask;    // AND value if any.
1882   if (!MatchRotateHalf(LHS, LHSShift, LHSMask))
1883     return 0; // Not part of a rotate.
1884
1885   SDOperand RHSShift;   // The shift.
1886   SDOperand RHSMask;    // AND value if any.
1887   if (!MatchRotateHalf(RHS, RHSShift, RHSMask))
1888     return 0; // Not part of a rotate.
1889
1890   if (LHSShift.getOperand(0) != RHSShift.getOperand(0))
1891     return 0;   // Not shifting the same value.
1892
1893   if (LHSShift.getOpcode() == RHSShift.getOpcode())
1894     return 0;   // Shifts must disagree.
1895
1896   // Canonicalize shl to left side in a shl/srl pair.
1897   if (RHSShift.getOpcode() == ISD::SHL) {
1898     std::swap(LHS, RHS);
1899     std::swap(LHSShift, RHSShift);
1900     std::swap(LHSMask , RHSMask );
1901   }
1902
1903   unsigned OpSizeInBits = MVT::getSizeInBits(VT);
1904   SDOperand LHSShiftArg = LHSShift.getOperand(0);
1905   SDOperand LHSShiftAmt = LHSShift.getOperand(1);
1906   SDOperand RHSShiftAmt = RHSShift.getOperand(1);
1907
1908   // fold (or (shl x, C1), (srl x, C2)) -> (rotl x, C1)
1909   // fold (or (shl x, C1), (srl x, C2)) -> (rotr x, C2)
1910   if (LHSShiftAmt.getOpcode() == ISD::Constant &&
1911       RHSShiftAmt.getOpcode() == ISD::Constant) {
1912     uint64_t LShVal = cast<ConstantSDNode>(LHSShiftAmt)->getValue();
1913     uint64_t RShVal = cast<ConstantSDNode>(RHSShiftAmt)->getValue();
1914     if ((LShVal + RShVal) != OpSizeInBits)
1915       return 0;
1916
1917     SDOperand Rot;
1918     if (HasROTL)
1919       Rot = DAG.getNode(ISD::ROTL, VT, LHSShiftArg, LHSShiftAmt);
1920     else
1921       Rot = DAG.getNode(ISD::ROTR, VT, LHSShiftArg, RHSShiftAmt);
1922
1923     // If there is an AND of either shifted operand, apply it to the result.
1924     if (LHSMask.Val || RHSMask.Val) {
1925       uint64_t Mask = MVT::getIntVTBitMask(VT);
1926
1927       if (LHSMask.Val) {
1928         uint64_t RHSBits = (1ULL << LShVal)-1;
1929         Mask &= cast<ConstantSDNode>(LHSMask)->getValue() | RHSBits;
1930       }
1931       if (RHSMask.Val) {
1932         uint64_t LHSBits = ~((1ULL << (OpSizeInBits-RShVal))-1);
1933         Mask &= cast<ConstantSDNode>(RHSMask)->getValue() | LHSBits;
1934       }
1935
1936       Rot = DAG.getNode(ISD::AND, VT, Rot, DAG.getConstant(Mask, VT));
1937     }
1938
1939     return Rot.Val;
1940   }
1941
1942   // If there is a mask here, and we have a variable shift, we can't be sure
1943   // that we're masking out the right stuff.
1944   if (LHSMask.Val || RHSMask.Val)
1945     return 0;
1946
1947   // fold (or (shl x, y), (srl x, (sub 32, y))) -> (rotl x, y)
1948   // fold (or (shl x, y), (srl x, (sub 32, y))) -> (rotr x, (sub 32, y))
1949   if (RHSShiftAmt.getOpcode() == ISD::SUB &&
1950       LHSShiftAmt == RHSShiftAmt.getOperand(1)) {
1951     if (ConstantSDNode *SUBC =
1952           dyn_cast<ConstantSDNode>(RHSShiftAmt.getOperand(0))) {
1953       if (SUBC->getValue() == OpSizeInBits)
1954         if (HasROTL)
1955           return DAG.getNode(ISD::ROTL, VT, LHSShiftArg, LHSShiftAmt).Val;
1956         else
1957           return DAG.getNode(ISD::ROTR, VT, LHSShiftArg, RHSShiftAmt).Val;
1958     }
1959   }
1960
1961   // fold (or (shl x, (sub 32, y)), (srl x, r)) -> (rotr x, y)
1962   // fold (or (shl x, (sub 32, y)), (srl x, r)) -> (rotl x, (sub 32, y))
1963   if (LHSShiftAmt.getOpcode() == ISD::SUB &&
1964       RHSShiftAmt == LHSShiftAmt.getOperand(1)) {
1965     if (ConstantSDNode *SUBC =
1966           dyn_cast<ConstantSDNode>(LHSShiftAmt.getOperand(0))) {
1967       if (SUBC->getValue() == OpSizeInBits)
1968         if (HasROTL)
1969           return DAG.getNode(ISD::ROTL, VT, LHSShiftArg, LHSShiftAmt).Val;
1970         else
1971           return DAG.getNode(ISD::ROTR, VT, LHSShiftArg, RHSShiftAmt).Val;
1972     }
1973   }
1974
1975   // Look for sign/zext/any-extended cases:
1976   if ((LHSShiftAmt.getOpcode() == ISD::SIGN_EXTEND
1977        || LHSShiftAmt.getOpcode() == ISD::ZERO_EXTEND
1978        || LHSShiftAmt.getOpcode() == ISD::ANY_EXTEND) &&
1979       (RHSShiftAmt.getOpcode() == ISD::SIGN_EXTEND
1980        || RHSShiftAmt.getOpcode() == ISD::ZERO_EXTEND
1981        || RHSShiftAmt.getOpcode() == ISD::ANY_EXTEND)) {
1982     SDOperand LExtOp0 = LHSShiftAmt.getOperand(0);
1983     SDOperand RExtOp0 = RHSShiftAmt.getOperand(0);
1984     if (RExtOp0.getOpcode() == ISD::SUB &&
1985         RExtOp0.getOperand(1) == LExtOp0) {
1986       // fold (or (shl x, (*ext y)), (srl x, (*ext (sub 32, y)))) ->
1987       //   (rotr x, y)
1988       // fold (or (shl x, (*ext y)), (srl x, (*ext (sub 32, y)))) ->
1989       //   (rotl x, (sub 32, y))
1990       if (ConstantSDNode *SUBC = cast<ConstantSDNode>(RExtOp0.getOperand(0))) {
1991         if (SUBC->getValue() == OpSizeInBits) {
1992           if (HasROTL)
1993             return DAG.getNode(ISD::ROTL, VT, LHSShiftArg, LHSShiftAmt).Val;
1994           else
1995             return DAG.getNode(ISD::ROTR, VT, LHSShiftArg, RHSShiftAmt).Val;
1996         }
1997       }
1998     } else if (LExtOp0.getOpcode() == ISD::SUB &&
1999                RExtOp0 == LExtOp0.getOperand(1)) {
2000       // fold (or (shl x, (*ext (sub 32, y))), (srl x, (*ext r))) ->
2001       //   (rotl x, y)
2002       // fold (or (shl x, (*ext (sub 32, y))), (srl x, (*ext r))) ->
2003       //   (rotr x, (sub 32, y))
2004       if (ConstantSDNode *SUBC = cast<ConstantSDNode>(LExtOp0.getOperand(0))) {
2005         if (SUBC->getValue() == OpSizeInBits) {
2006           if (HasROTL)
2007             return DAG.getNode(ISD::ROTL, VT, LHSShiftArg, RHSShiftAmt).Val;
2008           else
2009             return DAG.getNode(ISD::ROTL, VT, LHSShiftArg, LHSShiftAmt).Val;
2010         }
2011       }
2012     }
2013   }
2014
2015   return 0;
2016 }
2017
2018
2019 SDOperand DAGCombiner::visitXOR(SDNode *N) {
2020   SDOperand N0 = N->getOperand(0);
2021   SDOperand N1 = N->getOperand(1);
2022   SDOperand LHS, RHS, CC;
2023   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
2024   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
2025   MVT::ValueType VT = N0.getValueType();
2026
2027   // fold vector ops
2028   if (MVT::isVector(VT)) {
2029     SDOperand FoldedVOp = SimplifyVBinOp(N);
2030     if (FoldedVOp.Val) return FoldedVOp;
2031   }
2032
2033   // fold (xor x, undef) -> undef
2034   if (N0.getOpcode() == ISD::UNDEF)
2035     return N0;
2036   if (N1.getOpcode() == ISD::UNDEF)
2037     return N1;
2038   // fold (xor c1, c2) -> c1^c2
2039   if (N0C && N1C)
2040     return DAG.getNode(ISD::XOR, VT, N0, N1);
2041   // canonicalize constant to RHS
2042   if (N0C && !N1C)
2043     return DAG.getNode(ISD::XOR, VT, N1, N0);
2044   // fold (xor x, 0) -> x
2045   if (N1C && N1C->isNullValue())
2046     return N0;
2047   // reassociate xor
2048   SDOperand RXOR = ReassociateOps(ISD::XOR, N0, N1);
2049   if (RXOR.Val != 0)
2050     return RXOR;
2051   // fold !(x cc y) -> (x !cc y)
2052   if (N1C && N1C->getValue() == 1 && isSetCCEquivalent(N0, LHS, RHS, CC)) {
2053     bool isInt = MVT::isInteger(LHS.getValueType());
2054     ISD::CondCode NotCC = ISD::getSetCCInverse(cast<CondCodeSDNode>(CC)->get(),
2055                                                isInt);
2056     if (N0.getOpcode() == ISD::SETCC)
2057       return DAG.getSetCC(VT, LHS, RHS, NotCC);
2058     if (N0.getOpcode() == ISD::SELECT_CC)
2059       return DAG.getSelectCC(LHS, RHS, N0.getOperand(2),N0.getOperand(3),NotCC);
2060     assert(0 && "Unhandled SetCC Equivalent!");
2061     abort();
2062   }
2063   // fold (not (zext (setcc x, y))) -> (zext (not (setcc x, y)))
2064   if (N1C && N1C->getValue() == 1 && N0.getOpcode() == ISD::ZERO_EXTEND &&
2065       N0.Val->hasOneUse() && isSetCCEquivalent(N0.getOperand(0), LHS, RHS, CC)){
2066     SDOperand V = N0.getOperand(0);
2067     V = DAG.getNode(ISD::XOR, V.getValueType(), V,
2068                     DAG.getConstant(1, V.getValueType()));
2069     AddToWorkList(V.Val);
2070     return DAG.getNode(ISD::ZERO_EXTEND, VT, V);
2071   }
2072
2073   // fold !(x or y) -> (!x and !y) iff x or y are setcc
2074   if (N1C && N1C->getValue() == 1 && VT == MVT::i1 &&
2075       (N0.getOpcode() == ISD::OR || N0.getOpcode() == ISD::AND)) {
2076     SDOperand LHS = N0.getOperand(0), RHS = N0.getOperand(1);
2077     if (isOneUseSetCC(RHS) || isOneUseSetCC(LHS)) {
2078       unsigned NewOpcode = N0.getOpcode() == ISD::AND ? ISD::OR : ISD::AND;
2079       LHS = DAG.getNode(ISD::XOR, VT, LHS, N1);  // RHS = ~LHS
2080       RHS = DAG.getNode(ISD::XOR, VT, RHS, N1);  // RHS = ~RHS
2081       AddToWorkList(LHS.Val); AddToWorkList(RHS.Val);
2082       return DAG.getNode(NewOpcode, VT, LHS, RHS);
2083     }
2084   }
2085   // fold !(x or y) -> (!x and !y) iff x or y are constants
2086   if (N1C && N1C->isAllOnesValue() &&
2087       (N0.getOpcode() == ISD::OR || N0.getOpcode() == ISD::AND)) {
2088     SDOperand LHS = N0.getOperand(0), RHS = N0.getOperand(1);
2089     if (isa<ConstantSDNode>(RHS) || isa<ConstantSDNode>(LHS)) {
2090       unsigned NewOpcode = N0.getOpcode() == ISD::AND ? ISD::OR : ISD::AND;
2091       LHS = DAG.getNode(ISD::XOR, VT, LHS, N1);  // RHS = ~LHS
2092       RHS = DAG.getNode(ISD::XOR, VT, RHS, N1);  // RHS = ~RHS
2093       AddToWorkList(LHS.Val); AddToWorkList(RHS.Val);
2094       return DAG.getNode(NewOpcode, VT, LHS, RHS);
2095     }
2096   }
2097   // fold (xor (xor x, c1), c2) -> (xor x, c1^c2)
2098   if (N1C && N0.getOpcode() == ISD::XOR) {
2099     ConstantSDNode *N00C = dyn_cast<ConstantSDNode>(N0.getOperand(0));
2100     ConstantSDNode *N01C = dyn_cast<ConstantSDNode>(N0.getOperand(1));
2101     if (N00C)
2102       return DAG.getNode(ISD::XOR, VT, N0.getOperand(1),
2103                          DAG.getConstant(N1C->getValue()^N00C->getValue(), VT));
2104     if (N01C)
2105       return DAG.getNode(ISD::XOR, VT, N0.getOperand(0),
2106                          DAG.getConstant(N1C->getValue()^N01C->getValue(), VT));
2107   }
2108   // fold (xor x, x) -> 0
2109   if (N0 == N1) {
2110     if (!MVT::isVector(VT)) {
2111       return DAG.getConstant(0, VT);
2112     } else if (!AfterLegalize || TLI.isOperationLegal(ISD::BUILD_VECTOR, VT)) {
2113       // Produce a vector of zeros.
2114       SDOperand El = DAG.getConstant(0, MVT::getVectorElementType(VT));
2115       std::vector<SDOperand> Ops(MVT::getVectorNumElements(VT), El);
2116       return DAG.getNode(ISD::BUILD_VECTOR, VT, &Ops[0], Ops.size());
2117     }
2118   }
2119
2120   // Simplify: xor (op x...), (op y...)  -> (op (xor x, y))
2121   if (N0.getOpcode() == N1.getOpcode()) {
2122     SDOperand Tmp = SimplifyBinOpWithSameOpcodeHands(N);
2123     if (Tmp.Val) return Tmp;
2124   }
2125
2126   // Simplify the expression using non-local knowledge.
2127   if (!MVT::isVector(VT) &&
2128       SimplifyDemandedBits(SDOperand(N, 0)))
2129     return SDOperand(N, 0);
2130
2131   return SDOperand();
2132 }
2133
2134 /// visitShiftByConstant - Handle transforms common to the three shifts, when
2135 /// the shift amount is a constant.
2136 SDOperand DAGCombiner::visitShiftByConstant(SDNode *N, unsigned Amt) {
2137   SDNode *LHS = N->getOperand(0).Val;
2138   if (!LHS->hasOneUse()) return SDOperand();
2139
2140   // We want to pull some binops through shifts, so that we have (and (shift))
2141   // instead of (shift (and)), likewise for add, or, xor, etc.  This sort of
2142   // thing happens with address calculations, so it's important to canonicalize
2143   // it.
2144   bool HighBitSet = false;  // Can we transform this if the high bit is set?
2145
2146   switch (LHS->getOpcode()) {
2147   default: return SDOperand();
2148   case ISD::OR:
2149   case ISD::XOR:
2150     HighBitSet = false; // We can only transform sra if the high bit is clear.
2151     break;
2152   case ISD::AND:
2153     HighBitSet = true;  // We can only transform sra if the high bit is set.
2154     break;
2155   case ISD::ADD:
2156     if (N->getOpcode() != ISD::SHL)
2157       return SDOperand(); // only shl(add) not sr[al](add).
2158     HighBitSet = false; // We can only transform sra if the high bit is clear.
2159     break;
2160   }
2161
2162   // We require the RHS of the binop to be a constant as well.
2163   ConstantSDNode *BinOpCst = dyn_cast<ConstantSDNode>(LHS->getOperand(1));
2164   if (!BinOpCst) return SDOperand();
2165
2166   MVT::ValueType VT = N->getValueType(0);
2167
2168   // If this is a signed shift right, and the high bit is modified
2169   // by the logical operation, do not perform the transformation.
2170   // The highBitSet boolean indicates the value of the high bit of
2171   // the constant which would cause it to be modified for this
2172   // operation.
2173   if (N->getOpcode() == ISD::SRA) {
2174     uint64_t BinOpRHSSign = BinOpCst->getValue() >> MVT::getSizeInBits(VT)-1;
2175     if ((bool)BinOpRHSSign != HighBitSet)
2176       return SDOperand();
2177   }
2178
2179   // Fold the constants, shifting the binop RHS by the shift amount.
2180   SDOperand NewRHS = DAG.getNode(N->getOpcode(), N->getValueType(0),
2181                                  LHS->getOperand(1), N->getOperand(1));
2182
2183   // Create the new shift.
2184   SDOperand NewShift = DAG.getNode(N->getOpcode(), VT, LHS->getOperand(0),
2185                                    N->getOperand(1));
2186
2187   // Create the new binop.
2188   return DAG.getNode(LHS->getOpcode(), VT, NewShift, NewRHS);
2189 }
2190
2191
2192 SDOperand DAGCombiner::visitSHL(SDNode *N) {
2193   SDOperand N0 = N->getOperand(0);
2194   SDOperand N1 = N->getOperand(1);
2195   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
2196   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
2197   MVT::ValueType VT = N0.getValueType();
2198   unsigned OpSizeInBits = MVT::getSizeInBits(VT);
2199
2200   // fold (shl c1, c2) -> c1<<c2
2201   if (N0C && N1C)
2202     return DAG.getNode(ISD::SHL, VT, N0, N1);
2203   // fold (shl 0, x) -> 0
2204   if (N0C && N0C->isNullValue())
2205     return N0;
2206   // fold (shl x, c >= size(x)) -> undef
2207   if (N1C && N1C->getValue() >= OpSizeInBits)
2208     return DAG.getNode(ISD::UNDEF, VT);
2209   // fold (shl x, 0) -> x
2210   if (N1C && N1C->isNullValue())
2211     return N0;
2212   // if (shl x, c) is known to be zero, return 0
2213   if (DAG.MaskedValueIsZero(SDOperand(N, 0), MVT::getIntVTBitMask(VT)))
2214     return DAG.getConstant(0, VT);
2215   if (N1C && SimplifyDemandedBits(SDOperand(N, 0)))
2216     return SDOperand(N, 0);
2217   // fold (shl (shl x, c1), c2) -> 0 or (shl x, c1+c2)
2218   if (N1C && N0.getOpcode() == ISD::SHL &&
2219       N0.getOperand(1).getOpcode() == ISD::Constant) {
2220     uint64_t c1 = cast<ConstantSDNode>(N0.getOperand(1))->getValue();
2221     uint64_t c2 = N1C->getValue();
2222     if (c1 + c2 > OpSizeInBits)
2223       return DAG.getConstant(0, VT);
2224     return DAG.getNode(ISD::SHL, VT, N0.getOperand(0),
2225                        DAG.getConstant(c1 + c2, N1.getValueType()));
2226   }
2227   // fold (shl (srl x, c1), c2) -> (shl (and x, -1 << c1), c2-c1) or
2228   //                               (srl (and x, -1 << c1), c1-c2)
2229   if (N1C && N0.getOpcode() == ISD::SRL &&
2230       N0.getOperand(1).getOpcode() == ISD::Constant) {
2231     uint64_t c1 = cast<ConstantSDNode>(N0.getOperand(1))->getValue();
2232     uint64_t c2 = N1C->getValue();
2233     SDOperand Mask = DAG.getNode(ISD::AND, VT, N0.getOperand(0),
2234                                  DAG.getConstant(~0ULL << c1, VT));
2235     if (c2 > c1)
2236       return DAG.getNode(ISD::SHL, VT, Mask,
2237                          DAG.getConstant(c2-c1, N1.getValueType()));
2238     else
2239       return DAG.getNode(ISD::SRL, VT, Mask,
2240                          DAG.getConstant(c1-c2, N1.getValueType()));
2241   }
2242   // fold (shl (sra x, c1), c1) -> (and x, -1 << c1)
2243   if (N1C && N0.getOpcode() == ISD::SRA && N1 == N0.getOperand(1))
2244     return DAG.getNode(ISD::AND, VT, N0.getOperand(0),
2245                        DAG.getConstant(~0ULL << N1C->getValue(), VT));
2246
2247   return N1C ? visitShiftByConstant(N, N1C->getValue()) : SDOperand();
2248 }
2249
2250 SDOperand DAGCombiner::visitSRA(SDNode *N) {
2251   SDOperand N0 = N->getOperand(0);
2252   SDOperand N1 = N->getOperand(1);
2253   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
2254   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
2255   MVT::ValueType VT = N0.getValueType();
2256
2257   // fold (sra c1, c2) -> c1>>c2
2258   if (N0C && N1C)
2259     return DAG.getNode(ISD::SRA, VT, N0, N1);
2260   // fold (sra 0, x) -> 0
2261   if (N0C && N0C->isNullValue())
2262     return N0;
2263   // fold (sra -1, x) -> -1
2264   if (N0C && N0C->isAllOnesValue())
2265     return N0;
2266   // fold (sra x, c >= size(x)) -> undef
2267   if (N1C && N1C->getValue() >= MVT::getSizeInBits(VT))
2268     return DAG.getNode(ISD::UNDEF, VT);
2269   // fold (sra x, 0) -> x
2270   if (N1C && N1C->isNullValue())
2271     return N0;
2272   // fold (sra (shl x, c1), c1) -> sext_inreg for some c1 and target supports
2273   // sext_inreg.
2274   if (N1C && N0.getOpcode() == ISD::SHL && N1 == N0.getOperand(1)) {
2275     unsigned LowBits = MVT::getSizeInBits(VT) - (unsigned)N1C->getValue();
2276     MVT::ValueType EVT;
2277     switch (LowBits) {
2278     default: EVT = MVT::Other; break;
2279     case  1: EVT = MVT::i1;    break;
2280     case  8: EVT = MVT::i8;    break;
2281     case 16: EVT = MVT::i16;   break;
2282     case 32: EVT = MVT::i32;   break;
2283     }
2284     if (EVT > MVT::Other && TLI.isOperationLegal(ISD::SIGN_EXTEND_INREG, EVT))
2285       return DAG.getNode(ISD::SIGN_EXTEND_INREG, VT, N0.getOperand(0),
2286                          DAG.getValueType(EVT));
2287   }
2288
2289   // fold (sra (sra x, c1), c2) -> (sra x, c1+c2)
2290   if (N1C && N0.getOpcode() == ISD::SRA) {
2291     if (ConstantSDNode *C1 = dyn_cast<ConstantSDNode>(N0.getOperand(1))) {
2292       unsigned Sum = N1C->getValue() + C1->getValue();
2293       if (Sum >= MVT::getSizeInBits(VT)) Sum = MVT::getSizeInBits(VT)-1;
2294       return DAG.getNode(ISD::SRA, VT, N0.getOperand(0),
2295                          DAG.getConstant(Sum, N1C->getValueType(0)));
2296     }
2297   }
2298
2299   // Simplify, based on bits shifted out of the LHS.
2300   if (N1C && SimplifyDemandedBits(SDOperand(N, 0)))
2301     return SDOperand(N, 0);
2302
2303
2304   // If the sign bit is known to be zero, switch this to a SRL.
2305   if (DAG.MaskedValueIsZero(N0, MVT::getIntVTSignBit(VT)))
2306     return DAG.getNode(ISD::SRL, VT, N0, N1);
2307
2308   return N1C ? visitShiftByConstant(N, N1C->getValue()) : SDOperand();
2309 }
2310
2311 SDOperand DAGCombiner::visitSRL(SDNode *N) {
2312   SDOperand N0 = N->getOperand(0);
2313   SDOperand N1 = N->getOperand(1);
2314   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
2315   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
2316   MVT::ValueType VT = N0.getValueType();
2317   unsigned OpSizeInBits = MVT::getSizeInBits(VT);
2318
2319   // fold (srl c1, c2) -> c1 >>u c2
2320   if (N0C && N1C)
2321     return DAG.getNode(ISD::SRL, VT, N0, N1);
2322   // fold (srl 0, x) -> 0
2323   if (N0C && N0C->isNullValue())
2324     return N0;
2325   // fold (srl x, c >= size(x)) -> undef
2326   if (N1C && N1C->getValue() >= OpSizeInBits)
2327     return DAG.getNode(ISD::UNDEF, VT);
2328   // fold (srl x, 0) -> x
2329   if (N1C && N1C->isNullValue())
2330     return N0;
2331   // if (srl x, c) is known to be zero, return 0
2332   if (N1C && DAG.MaskedValueIsZero(SDOperand(N, 0), ~0ULL >> (64-OpSizeInBits)))
2333     return DAG.getConstant(0, VT);
2334
2335   // fold (srl (srl x, c1), c2) -> 0 or (srl x, c1+c2)
2336   if (N1C && N0.getOpcode() == ISD::SRL &&
2337       N0.getOperand(1).getOpcode() == ISD::Constant) {
2338     uint64_t c1 = cast<ConstantSDNode>(N0.getOperand(1))->getValue();
2339     uint64_t c2 = N1C->getValue();
2340     if (c1 + c2 > OpSizeInBits)
2341       return DAG.getConstant(0, VT);
2342     return DAG.getNode(ISD::SRL, VT, N0.getOperand(0),
2343                        DAG.getConstant(c1 + c2, N1.getValueType()));
2344   }
2345
2346   // fold (srl (anyextend x), c) -> (anyextend (srl x, c))
2347   if (N1C && N0.getOpcode() == ISD::ANY_EXTEND) {
2348     // Shifting in all undef bits?
2349     MVT::ValueType SmallVT = N0.getOperand(0).getValueType();
2350     if (N1C->getValue() >= MVT::getSizeInBits(SmallVT))
2351       return DAG.getNode(ISD::UNDEF, VT);
2352
2353     SDOperand SmallShift = DAG.getNode(ISD::SRL, SmallVT, N0.getOperand(0), N1);
2354     AddToWorkList(SmallShift.Val);
2355     return DAG.getNode(ISD::ANY_EXTEND, VT, SmallShift);
2356   }
2357
2358   // fold (srl (sra X, Y), 31) -> (srl X, 31).  This srl only looks at the sign
2359   // bit, which is unmodified by sra.
2360   if (N1C && N1C->getValue()+1 == MVT::getSizeInBits(VT)) {
2361     if (N0.getOpcode() == ISD::SRA)
2362       return DAG.getNode(ISD::SRL, VT, N0.getOperand(0), N1);
2363   }
2364
2365   // fold (srl (ctlz x), "5") -> x  iff x has one bit set (the low bit).
2366   if (N1C && N0.getOpcode() == ISD::CTLZ &&
2367       N1C->getValue() == Log2_32(MVT::getSizeInBits(VT))) {
2368     uint64_t KnownZero, KnownOne, Mask = MVT::getIntVTBitMask(VT);
2369     DAG.ComputeMaskedBits(N0.getOperand(0), Mask, KnownZero, KnownOne);
2370
2371     // If any of the input bits are KnownOne, then the input couldn't be all
2372     // zeros, thus the result of the srl will always be zero.
2373     if (KnownOne) return DAG.getConstant(0, VT);
2374
2375     // If all of the bits input the to ctlz node are known to be zero, then
2376     // the result of the ctlz is "32" and the result of the shift is one.
2377     uint64_t UnknownBits = ~KnownZero & Mask;
2378     if (UnknownBits == 0) return DAG.getConstant(1, VT);
2379
2380     // Otherwise, check to see if there is exactly one bit input to the ctlz.
2381     if ((UnknownBits & (UnknownBits-1)) == 0) {
2382       // Okay, we know that only that the single bit specified by UnknownBits
2383       // could be set on input to the CTLZ node.  If this bit is set, the SRL
2384       // will return 0, if it is clear, it returns 1.  Change the CTLZ/SRL pair
2385       // to an SRL,XOR pair, which is likely to simplify more.
2386       unsigned ShAmt = CountTrailingZeros_64(UnknownBits);
2387       SDOperand Op = N0.getOperand(0);
2388       if (ShAmt) {
2389         Op = DAG.getNode(ISD::SRL, VT, Op,
2390                          DAG.getConstant(ShAmt, TLI.getShiftAmountTy()));
2391         AddToWorkList(Op.Val);
2392       }
2393       return DAG.getNode(ISD::XOR, VT, Op, DAG.getConstant(1, VT));
2394     }
2395   }
2396
2397   // fold operands of srl based on knowledge that the low bits are not
2398   // demanded.
2399   if (N1C && SimplifyDemandedBits(SDOperand(N, 0)))
2400     return SDOperand(N, 0);
2401
2402   return N1C ? visitShiftByConstant(N, N1C->getValue()) : SDOperand();
2403 }
2404
2405 SDOperand DAGCombiner::visitCTLZ(SDNode *N) {
2406   SDOperand N0 = N->getOperand(0);
2407   MVT::ValueType VT = N->getValueType(0);
2408
2409   // fold (ctlz c1) -> c2
2410   if (isa<ConstantSDNode>(N0))
2411     return DAG.getNode(ISD::CTLZ, VT, N0);
2412   return SDOperand();
2413 }
2414
2415 SDOperand DAGCombiner::visitCTTZ(SDNode *N) {
2416   SDOperand N0 = N->getOperand(0);
2417   MVT::ValueType VT = N->getValueType(0);
2418
2419   // fold (cttz c1) -> c2
2420   if (isa<ConstantSDNode>(N0))
2421     return DAG.getNode(ISD::CTTZ, VT, N0);
2422   return SDOperand();
2423 }
2424
2425 SDOperand DAGCombiner::visitCTPOP(SDNode *N) {
2426   SDOperand N0 = N->getOperand(0);
2427   MVT::ValueType VT = N->getValueType(0);
2428
2429   // fold (ctpop c1) -> c2
2430   if (isa<ConstantSDNode>(N0))
2431     return DAG.getNode(ISD::CTPOP, VT, N0);
2432   return SDOperand();
2433 }
2434
2435 SDOperand DAGCombiner::visitSELECT(SDNode *N) {
2436   SDOperand N0 = N->getOperand(0);
2437   SDOperand N1 = N->getOperand(1);
2438   SDOperand N2 = N->getOperand(2);
2439   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
2440   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
2441   ConstantSDNode *N2C = dyn_cast<ConstantSDNode>(N2);
2442   MVT::ValueType VT = N->getValueType(0);
2443   MVT::ValueType VT0 = N0.getValueType();
2444
2445
2446   // Some targets have SETCC types bigger than 1 bit, but do not set all the
2447   // bits to 1; identified by getSetCCResultContents.  Watch out for these.
2448
2449   // fold select C, X, X -> X
2450   if (N1 == N2)
2451     return N1;
2452   // fold select true, X, Y -> X
2453   if (N0C && !N0C->isNullValue())
2454     return N1;
2455   // fold select false, X, Y -> Y
2456   if (N0C && N0C->isNullValue())
2457     return N2;
2458   // fold select C, 1, X -> C | X
2459   if (MVT::i1 == VT && N1C && N1C->getValue() == 1)
2460     return DAG.getNode(ISD::OR, VT, N0, N2);
2461   // fold select C, 0, 1 -> ~C
2462   if (MVT::isInteger(VT) && MVT::isInteger(VT0) &&
2463       N1C && N2C && N1C->isNullValue() && N2C->getValue() == 1) {
2464     SDOperand XORNode = DAG.getNode(ISD::XOR, VT0, N0, DAG.getConstant(1, VT0));
2465     if (VT == VT0)
2466       return XORNode;
2467     AddToWorkList(XORNode.Val);
2468     if (MVT::getSizeInBits(VT) > MVT::getSizeInBits(VT0))
2469       return DAG.getNode(ISD::ZERO_EXTEND, VT, XORNode);
2470     return DAG.getNode(ISD::TRUNCATE, VT, XORNode);
2471   }
2472   // fold select C, 0, X -> ~C & X
2473   if (VT == VT0 && N1C && N1C->isNullValue() &&
2474       (N0.Val->getOpcode()!=ISD::SETCC || VT==MVT::i1 ||
2475        TLI.getSetCCResultContents()==
2476           TargetLowering::ZeroOrNegativeOneSetCCResult)) {
2477     SDOperand XORNode;
2478     XORNode = DAG.getNode(ISD::XOR, VT, N0, DAG.getConstant(~0UL, VT));
2479     AddToWorkList(XORNode.Val);
2480     return DAG.getNode(ISD::AND, VT, XORNode, N2);
2481   }
2482   // fold select C, X, 1 -> ~C | X
2483   if (VT == VT0 && N2C && N2C->getValue() == 1 &&
2484       (N0.Val->getOpcode()!=ISD::SETCC || VT==MVT::i1 ||
2485        TLI.getSetCCResultContents()==
2486           TargetLowering::ZeroOrNegativeOneSetCCResult)) {
2487     SDOperand XORNode;
2488     XORNode = DAG.getNode(ISD::XOR, VT, N0, DAG.getConstant(~0UL, VT));
2489     AddToWorkList(XORNode.Val);
2490     return DAG.getNode(ISD::OR, VT, XORNode, N1);
2491   }
2492   // fold select C, X, 0 -> C & X
2493   // FIXME: this should check for C type == X type, not i1?
2494   if (MVT::i1 == VT && N2C && N2C->isNullValue())
2495     return DAG.getNode(ISD::AND, VT, N0, N1);
2496   // fold  X ? X : Y --> X ? 1 : Y --> X | Y
2497   if (MVT::i1 == VT && N0 == N1)
2498     return DAG.getNode(ISD::OR, VT, N0, N2);
2499   // fold X ? Y : X --> X ? Y : 0 --> X & Y
2500   if (MVT::i1 == VT && N0 == N2)
2501     return DAG.getNode(ISD::AND, VT, N0, N1);
2502
2503   // If we can fold this based on the true/false value, do so.
2504   if (SimplifySelectOps(N, N1, N2))
2505     return SDOperand(N, 0);  // Don't revisit N.
2506
2507   // fold selects based on a setcc into other things, such as min/max/abs
2508   if (N0.getOpcode() == ISD::SETCC)
2509     // FIXME:
2510     // Check against MVT::Other for SELECT_CC, which is a workaround for targets
2511     // having to say they don't support SELECT_CC on every type the DAG knows
2512     // about, since there is no way to mark an opcode illegal at all value types
2513     if (TLI.isOperationLegal(ISD::SELECT_CC, MVT::Other))
2514       return DAG.getNode(ISD::SELECT_CC, VT, N0.getOperand(0), N0.getOperand(1),
2515                          N1, N2, N0.getOperand(2));
2516     else
2517       return SimplifySelect(N0, N1, N2);
2518   return SDOperand();
2519 }
2520
2521 SDOperand DAGCombiner::visitSELECT_CC(SDNode *N) {
2522   SDOperand N0 = N->getOperand(0);
2523   SDOperand N1 = N->getOperand(1);
2524   SDOperand N2 = N->getOperand(2);
2525   SDOperand N3 = N->getOperand(3);
2526   SDOperand N4 = N->getOperand(4);
2527   ISD::CondCode CC = cast<CondCodeSDNode>(N4)->get();
2528
2529   // fold select_cc lhs, rhs, x, x, cc -> x
2530   if (N2 == N3)
2531     return N2;
2532
2533   // Determine if the condition we're dealing with is constant
2534   SDOperand SCC = SimplifySetCC(TLI.getSetCCResultTy(), N0, N1, CC, false);
2535   if (SCC.Val) AddToWorkList(SCC.Val);
2536
2537   if (ConstantSDNode *SCCC = dyn_cast_or_null<ConstantSDNode>(SCC.Val)) {
2538     if (SCCC->getValue())
2539       return N2;    // cond always true -> true val
2540     else
2541       return N3;    // cond always false -> false val
2542   }
2543
2544   // Fold to a simpler select_cc
2545   if (SCC.Val && SCC.getOpcode() == ISD::SETCC)
2546     return DAG.getNode(ISD::SELECT_CC, N2.getValueType(),
2547                        SCC.getOperand(0), SCC.getOperand(1), N2, N3,
2548                        SCC.getOperand(2));
2549
2550   // If we can fold this based on the true/false value, do so.
2551   if (SimplifySelectOps(N, N2, N3))
2552     return SDOperand(N, 0);  // Don't revisit N.
2553
2554   // fold select_cc into other things, such as min/max/abs
2555   return SimplifySelectCC(N0, N1, N2, N3, CC);
2556 }
2557
2558 SDOperand DAGCombiner::visitSETCC(SDNode *N) {
2559   return SimplifySetCC(N->getValueType(0), N->getOperand(0), N->getOperand(1),
2560                        cast<CondCodeSDNode>(N->getOperand(2))->get());
2561 }
2562
2563 // ExtendUsesToFormExtLoad - Trying to extend uses of a load to enable this:
2564 // "fold ({s|z}ext (load x)) -> ({s|z}ext (truncate ({s|z}extload x)))"
2565 // transformation. Returns true if extension are possible and the above
2566 // mentioned transformation is profitable.
2567 static bool ExtendUsesToFormExtLoad(SDNode *N, SDOperand N0,
2568                                     unsigned ExtOpc,
2569                                     SmallVector<SDNode*, 4> &ExtendNodes,
2570                                     TargetLowering &TLI) {
2571   bool HasCopyToRegUses = false;
2572   bool isTruncFree = TLI.isTruncateFree(N->getValueType(0), N0.getValueType());
2573   for (SDNode::use_iterator UI = N0.Val->use_begin(), UE = N0.Val->use_end();
2574        UI != UE; ++UI) {
2575     SDNode *User = *UI;
2576     if (User == N)
2577       continue;
2578     // FIXME: Only extend SETCC N, N and SETCC N, c for now.
2579     if (User->getOpcode() == ISD::SETCC) {
2580       ISD::CondCode CC = cast<CondCodeSDNode>(User->getOperand(2))->get();
2581       if (ExtOpc == ISD::ZERO_EXTEND && ISD::isSignedIntSetCC(CC))
2582         // Sign bits will be lost after a zext.
2583         return false;
2584       bool Add = false;
2585       for (unsigned i = 0; i != 2; ++i) {
2586         SDOperand UseOp = User->getOperand(i);
2587         if (UseOp == N0)
2588           continue;
2589         if (!isa<ConstantSDNode>(UseOp))
2590           return false;
2591         Add = true;
2592       }
2593       if (Add)
2594         ExtendNodes.push_back(User);
2595     } else {
2596       for (unsigned i = 0, e = User->getNumOperands(); i != e; ++i) {
2597         SDOperand UseOp = User->getOperand(i);
2598         if (UseOp == N0) {
2599           // If truncate from extended type to original load type is free
2600           // on this target, then it's ok to extend a CopyToReg.
2601           if (isTruncFree && User->getOpcode() == ISD::CopyToReg)
2602             HasCopyToRegUses = true;
2603           else
2604             return false;
2605         }
2606       }
2607     }
2608   }
2609
2610   if (HasCopyToRegUses) {
2611     bool BothLiveOut = false;
2612     for (SDNode::use_iterator UI = N->use_begin(), UE = N->use_end();
2613          UI != UE; ++UI) {
2614       SDNode *User = *UI;
2615       for (unsigned i = 0, e = User->getNumOperands(); i != e; ++i) {
2616         SDOperand UseOp = User->getOperand(i);
2617         if (UseOp.Val == N && UseOp.ResNo == 0) {
2618           BothLiveOut = true;
2619           break;
2620         }
2621       }
2622     }
2623     if (BothLiveOut)
2624       // Both unextended and extended values are live out. There had better be
2625       // good a reason for the transformation.
2626       return ExtendNodes.size();
2627   }
2628   return true;
2629 }
2630
2631 SDOperand DAGCombiner::visitSIGN_EXTEND(SDNode *N) {
2632   SDOperand N0 = N->getOperand(0);
2633   MVT::ValueType VT = N->getValueType(0);
2634
2635   // fold (sext c1) -> c1
2636   if (isa<ConstantSDNode>(N0))
2637     return DAG.getNode(ISD::SIGN_EXTEND, VT, N0);
2638
2639   // fold (sext (sext x)) -> (sext x)
2640   // fold (sext (aext x)) -> (sext x)
2641   if (N0.getOpcode() == ISD::SIGN_EXTEND || N0.getOpcode() == ISD::ANY_EXTEND)
2642     return DAG.getNode(ISD::SIGN_EXTEND, VT, N0.getOperand(0));
2643
2644   // fold (sext (truncate (load x))) -> (sext (smaller load x))
2645   // fold (sext (truncate (srl (load x), c))) -> (sext (smaller load (x+c/n)))
2646   if (N0.getOpcode() == ISD::TRUNCATE) {
2647     SDOperand NarrowLoad = ReduceLoadWidth(N0.Val);
2648     if (NarrowLoad.Val) {
2649       if (NarrowLoad.Val != N0.Val)
2650         CombineTo(N0.Val, NarrowLoad);
2651       return DAG.getNode(ISD::SIGN_EXTEND, VT, NarrowLoad);
2652     }
2653   }
2654
2655   // See if the value being truncated is already sign extended.  If so, just
2656   // eliminate the trunc/sext pair.
2657   if (N0.getOpcode() == ISD::TRUNCATE) {
2658     SDOperand Op = N0.getOperand(0);
2659     unsigned OpBits   = MVT::getSizeInBits(Op.getValueType());
2660     unsigned MidBits  = MVT::getSizeInBits(N0.getValueType());
2661     unsigned DestBits = MVT::getSizeInBits(VT);
2662     unsigned NumSignBits = DAG.ComputeNumSignBits(Op);
2663
2664     if (OpBits == DestBits) {
2665       // Op is i32, Mid is i8, and Dest is i32.  If Op has more than 24 sign
2666       // bits, it is already ready.
2667       if (NumSignBits > DestBits-MidBits)
2668         return Op;
2669     } else if (OpBits < DestBits) {
2670       // Op is i32, Mid is i8, and Dest is i64.  If Op has more than 24 sign
2671       // bits, just sext from i32.
2672       if (NumSignBits > OpBits-MidBits)
2673         return DAG.getNode(ISD::SIGN_EXTEND, VT, Op);
2674     } else {
2675       // Op is i64, Mid is i8, and Dest is i32.  If Op has more than 56 sign
2676       // bits, just truncate to i32.
2677       if (NumSignBits > OpBits-MidBits)
2678         return DAG.getNode(ISD::TRUNCATE, VT, Op);
2679     }
2680
2681     // fold (sext (truncate x)) -> (sextinreg x).
2682     if (!AfterLegalize || TLI.isOperationLegal(ISD::SIGN_EXTEND_INREG,
2683                                                N0.getValueType())) {
2684       if (Op.getValueType() < VT)
2685         Op = DAG.getNode(ISD::ANY_EXTEND, VT, Op);
2686       else if (Op.getValueType() > VT)
2687         Op = DAG.getNode(ISD::TRUNCATE, VT, Op);
2688       return DAG.getNode(ISD::SIGN_EXTEND_INREG, VT, Op,
2689                          DAG.getValueType(N0.getValueType()));
2690     }
2691   }
2692
2693   // fold (sext (load x)) -> (sext (truncate (sextload x)))
2694   if (ISD::isNON_EXTLoad(N0.Val) &&
2695       (!AfterLegalize||TLI.isLoadXLegal(ISD::SEXTLOAD, N0.getValueType()))){
2696     bool DoXform = true;
2697     SmallVector<SDNode*, 4> SetCCs;
2698     if (!N0.hasOneUse())
2699       DoXform = ExtendUsesToFormExtLoad(N, N0, ISD::SIGN_EXTEND, SetCCs, TLI);
2700     if (DoXform) {
2701       LoadSDNode *LN0 = cast<LoadSDNode>(N0);
2702       SDOperand ExtLoad = DAG.getExtLoad(ISD::SEXTLOAD, VT, LN0->getChain(),
2703                                          LN0->getBasePtr(), LN0->getSrcValue(),
2704                                          LN0->getSrcValueOffset(),
2705                                          N0.getValueType(),
2706                                          LN0->isVolatile(),
2707                                          LN0->getAlignment());
2708       CombineTo(N, ExtLoad);
2709       SDOperand Trunc = DAG.getNode(ISD::TRUNCATE, N0.getValueType(), ExtLoad);
2710       CombineTo(N0.Val, Trunc, ExtLoad.getValue(1));
2711       // Extend SetCC uses if necessary.
2712       for (unsigned i = 0, e = SetCCs.size(); i != e; ++i) {
2713         SDNode *SetCC = SetCCs[i];
2714         SmallVector<SDOperand, 4> Ops;
2715         for (unsigned j = 0; j != 2; ++j) {
2716           SDOperand SOp = SetCC->getOperand(j);
2717           if (SOp == Trunc)
2718             Ops.push_back(ExtLoad);
2719           else
2720             Ops.push_back(DAG.getNode(ISD::SIGN_EXTEND, VT, SOp));
2721           }
2722         Ops.push_back(SetCC->getOperand(2));
2723         CombineTo(SetCC, DAG.getNode(ISD::SETCC, SetCC->getValueType(0),
2724                                      &Ops[0], Ops.size()));
2725       }
2726       return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
2727     }
2728   }
2729
2730   // fold (sext (sextload x)) -> (sext (truncate (sextload x)))
2731   // fold (sext ( extload x)) -> (sext (truncate (sextload x)))
2732   if ((ISD::isSEXTLoad(N0.Val) || ISD::isEXTLoad(N0.Val)) &&
2733       ISD::isUNINDEXEDLoad(N0.Val) && N0.hasOneUse()) {
2734     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
2735     MVT::ValueType EVT = LN0->getLoadedVT();
2736     if (!AfterLegalize || TLI.isLoadXLegal(ISD::SEXTLOAD, EVT)) {
2737       SDOperand ExtLoad = DAG.getExtLoad(ISD::SEXTLOAD, VT, LN0->getChain(),
2738                                          LN0->getBasePtr(), LN0->getSrcValue(),
2739                                          LN0->getSrcValueOffset(), EVT,
2740                                          LN0->isVolatile(),
2741                                          LN0->getAlignment());
2742       CombineTo(N, ExtLoad);
2743       CombineTo(N0.Val, DAG.getNode(ISD::TRUNCATE, N0.getValueType(), ExtLoad),
2744                 ExtLoad.getValue(1));
2745       return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
2746     }
2747   }
2748
2749   // sext(setcc x,y,cc) -> select_cc x, y, -1, 0, cc
2750   if (N0.getOpcode() == ISD::SETCC) {
2751     SDOperand SCC =
2752       SimplifySelectCC(N0.getOperand(0), N0.getOperand(1),
2753                        DAG.getConstant(~0ULL, VT), DAG.getConstant(0, VT),
2754                        cast<CondCodeSDNode>(N0.getOperand(2))->get(), true);
2755     if (SCC.Val) return SCC;
2756   }
2757
2758   return SDOperand();
2759 }
2760
2761 SDOperand DAGCombiner::visitZERO_EXTEND(SDNode *N) {
2762   SDOperand N0 = N->getOperand(0);
2763   MVT::ValueType VT = N->getValueType(0);
2764
2765   // fold (zext c1) -> c1
2766   if (isa<ConstantSDNode>(N0))
2767     return DAG.getNode(ISD::ZERO_EXTEND, VT, N0);
2768   // fold (zext (zext x)) -> (zext x)
2769   // fold (zext (aext x)) -> (zext x)
2770   if (N0.getOpcode() == ISD::ZERO_EXTEND || N0.getOpcode() == ISD::ANY_EXTEND)
2771     return DAG.getNode(ISD::ZERO_EXTEND, VT, N0.getOperand(0));
2772
2773   // fold (zext (truncate (load x))) -> (zext (smaller load x))
2774   // fold (zext (truncate (srl (load x), c))) -> (zext (small load (x+c/n)))
2775   if (N0.getOpcode() == ISD::TRUNCATE) {
2776     SDOperand NarrowLoad = ReduceLoadWidth(N0.Val);
2777     if (NarrowLoad.Val) {
2778       if (NarrowLoad.Val != N0.Val)
2779         CombineTo(N0.Val, NarrowLoad);
2780       return DAG.getNode(ISD::ZERO_EXTEND, VT, NarrowLoad);
2781     }
2782   }
2783
2784   // fold (zext (truncate x)) -> (and x, mask)
2785   if (N0.getOpcode() == ISD::TRUNCATE &&
2786       (!AfterLegalize || TLI.isOperationLegal(ISD::AND, VT))) {
2787     SDOperand Op = N0.getOperand(0);
2788     if (Op.getValueType() < VT) {
2789       Op = DAG.getNode(ISD::ANY_EXTEND, VT, Op);
2790     } else if (Op.getValueType() > VT) {
2791       Op = DAG.getNode(ISD::TRUNCATE, VT, Op);
2792     }
2793     return DAG.getZeroExtendInReg(Op, N0.getValueType());
2794   }
2795
2796   // fold (zext (and (trunc x), cst)) -> (and x, cst).
2797   if (N0.getOpcode() == ISD::AND &&
2798       N0.getOperand(0).getOpcode() == ISD::TRUNCATE &&
2799       N0.getOperand(1).getOpcode() == ISD::Constant) {
2800     SDOperand X = N0.getOperand(0).getOperand(0);
2801     if (X.getValueType() < VT) {
2802       X = DAG.getNode(ISD::ANY_EXTEND, VT, X);
2803     } else if (X.getValueType() > VT) {
2804       X = DAG.getNode(ISD::TRUNCATE, VT, X);
2805     }
2806     uint64_t Mask = cast<ConstantSDNode>(N0.getOperand(1))->getValue();
2807     return DAG.getNode(ISD::AND, VT, X, DAG.getConstant(Mask, VT));
2808   }
2809
2810   // fold (zext (load x)) -> (zext (truncate (zextload x)))
2811   if (ISD::isNON_EXTLoad(N0.Val) &&
2812       (!AfterLegalize||TLI.isLoadXLegal(ISD::ZEXTLOAD, N0.getValueType()))) {
2813     bool DoXform = true;
2814     SmallVector<SDNode*, 4> SetCCs;
2815     if (!N0.hasOneUse())
2816       DoXform = ExtendUsesToFormExtLoad(N, N0, ISD::ZERO_EXTEND, SetCCs, TLI);
2817     if (DoXform) {
2818       LoadSDNode *LN0 = cast<LoadSDNode>(N0);
2819       SDOperand ExtLoad = DAG.getExtLoad(ISD::ZEXTLOAD, VT, LN0->getChain(),
2820                                          LN0->getBasePtr(), LN0->getSrcValue(),
2821                                          LN0->getSrcValueOffset(),
2822                                          N0.getValueType(),
2823                                          LN0->isVolatile(),
2824                                          LN0->getAlignment());
2825       CombineTo(N, ExtLoad);
2826       SDOperand Trunc = DAG.getNode(ISD::TRUNCATE, N0.getValueType(), ExtLoad);
2827       CombineTo(N0.Val, Trunc, ExtLoad.getValue(1));
2828       // Extend SetCC uses if necessary.
2829       for (unsigned i = 0, e = SetCCs.size(); i != e; ++i) {
2830         SDNode *SetCC = SetCCs[i];
2831         SmallVector<SDOperand, 4> Ops;
2832         for (unsigned j = 0; j != 2; ++j) {
2833           SDOperand SOp = SetCC->getOperand(j);
2834           if (SOp == Trunc)
2835             Ops.push_back(ExtLoad);
2836           else
2837             Ops.push_back(DAG.getNode(ISD::ZERO_EXTEND, VT, SOp));
2838           }
2839         Ops.push_back(SetCC->getOperand(2));
2840         CombineTo(SetCC, DAG.getNode(ISD::SETCC, SetCC->getValueType(0),
2841                                      &Ops[0], Ops.size()));
2842       }
2843       return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
2844     }
2845   }
2846
2847   // fold (zext (zextload x)) -> (zext (truncate (zextload x)))
2848   // fold (zext ( extload x)) -> (zext (truncate (zextload x)))
2849   if ((ISD::isZEXTLoad(N0.Val) || ISD::isEXTLoad(N0.Val)) &&
2850       ISD::isUNINDEXEDLoad(N0.Val) && N0.hasOneUse()) {
2851     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
2852     MVT::ValueType EVT = LN0->getLoadedVT();
2853     SDOperand ExtLoad = DAG.getExtLoad(ISD::ZEXTLOAD, VT, LN0->getChain(),
2854                                        LN0->getBasePtr(), LN0->getSrcValue(),
2855                                        LN0->getSrcValueOffset(), EVT,
2856                                        LN0->isVolatile(),
2857                                        LN0->getAlignment());
2858     CombineTo(N, ExtLoad);
2859     CombineTo(N0.Val, DAG.getNode(ISD::TRUNCATE, N0.getValueType(), ExtLoad),
2860               ExtLoad.getValue(1));
2861     return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
2862   }
2863
2864   // zext(setcc x,y,cc) -> select_cc x, y, 1, 0, cc
2865   if (N0.getOpcode() == ISD::SETCC) {
2866     SDOperand SCC =
2867       SimplifySelectCC(N0.getOperand(0), N0.getOperand(1),
2868                        DAG.getConstant(1, VT), DAG.getConstant(0, VT),
2869                        cast<CondCodeSDNode>(N0.getOperand(2))->get(), true);
2870     if (SCC.Val) return SCC;
2871   }
2872
2873   return SDOperand();
2874 }
2875
2876 SDOperand DAGCombiner::visitANY_EXTEND(SDNode *N) {
2877   SDOperand N0 = N->getOperand(0);
2878   MVT::ValueType VT = N->getValueType(0);
2879
2880   // fold (aext c1) -> c1
2881   if (isa<ConstantSDNode>(N0))
2882     return DAG.getNode(ISD::ANY_EXTEND, VT, N0);
2883   // fold (aext (aext x)) -> (aext x)
2884   // fold (aext (zext x)) -> (zext x)
2885   // fold (aext (sext x)) -> (sext x)
2886   if (N0.getOpcode() == ISD::ANY_EXTEND  ||
2887       N0.getOpcode() == ISD::ZERO_EXTEND ||
2888       N0.getOpcode() == ISD::SIGN_EXTEND)
2889     return DAG.getNode(N0.getOpcode(), VT, N0.getOperand(0));
2890
2891   // fold (aext (truncate (load x))) -> (aext (smaller load x))
2892   // fold (aext (truncate (srl (load x), c))) -> (aext (small load (x+c/n)))
2893   if (N0.getOpcode() == ISD::TRUNCATE) {
2894     SDOperand NarrowLoad = ReduceLoadWidth(N0.Val);
2895     if (NarrowLoad.Val) {
2896       if (NarrowLoad.Val != N0.Val)
2897         CombineTo(N0.Val, NarrowLoad);
2898       return DAG.getNode(ISD::ANY_EXTEND, VT, NarrowLoad);
2899     }
2900   }
2901
2902   // fold (aext (truncate x))
2903   if (N0.getOpcode() == ISD::TRUNCATE) {
2904     SDOperand TruncOp = N0.getOperand(0);
2905     if (TruncOp.getValueType() == VT)
2906       return TruncOp; // x iff x size == zext size.
2907     if (TruncOp.getValueType() > VT)
2908       return DAG.getNode(ISD::TRUNCATE, VT, TruncOp);
2909     return DAG.getNode(ISD::ANY_EXTEND, VT, TruncOp);
2910   }
2911
2912   // fold (aext (and (trunc x), cst)) -> (and x, cst).
2913   if (N0.getOpcode() == ISD::AND &&
2914       N0.getOperand(0).getOpcode() == ISD::TRUNCATE &&
2915       N0.getOperand(1).getOpcode() == ISD::Constant) {
2916     SDOperand X = N0.getOperand(0).getOperand(0);
2917     if (X.getValueType() < VT) {
2918       X = DAG.getNode(ISD::ANY_EXTEND, VT, X);
2919     } else if (X.getValueType() > VT) {
2920       X = DAG.getNode(ISD::TRUNCATE, VT, X);
2921     }
2922     uint64_t Mask = cast<ConstantSDNode>(N0.getOperand(1))->getValue();
2923     return DAG.getNode(ISD::AND, VT, X, DAG.getConstant(Mask, VT));
2924   }
2925
2926   // fold (aext (load x)) -> (aext (truncate (extload x)))
2927   if (ISD::isNON_EXTLoad(N0.Val) && N0.hasOneUse() &&
2928       (!AfterLegalize||TLI.isLoadXLegal(ISD::EXTLOAD, N0.getValueType()))) {
2929     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
2930     SDOperand ExtLoad = DAG.getExtLoad(ISD::EXTLOAD, VT, LN0->getChain(),
2931                                        LN0->getBasePtr(), LN0->getSrcValue(),
2932                                        LN0->getSrcValueOffset(),
2933                                        N0.getValueType(),
2934                                        LN0->isVolatile(),
2935                                        LN0->getAlignment());
2936     CombineTo(N, ExtLoad);
2937     CombineTo(N0.Val, DAG.getNode(ISD::TRUNCATE, N0.getValueType(), ExtLoad),
2938               ExtLoad.getValue(1));
2939     return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
2940   }
2941
2942   // fold (aext (zextload x)) -> (aext (truncate (zextload x)))
2943   // fold (aext (sextload x)) -> (aext (truncate (sextload x)))
2944   // fold (aext ( extload x)) -> (aext (truncate (extload  x)))
2945   if (N0.getOpcode() == ISD::LOAD &&
2946       !ISD::isNON_EXTLoad(N0.Val) && ISD::isUNINDEXEDLoad(N0.Val) &&
2947       N0.hasOneUse()) {
2948     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
2949     MVT::ValueType EVT = LN0->getLoadedVT();
2950     SDOperand ExtLoad = DAG.getExtLoad(LN0->getExtensionType(), VT,
2951                                        LN0->getChain(), LN0->getBasePtr(),
2952                                        LN0->getSrcValue(),
2953                                        LN0->getSrcValueOffset(), EVT,
2954                                        LN0->isVolatile(),
2955                                        LN0->getAlignment());
2956     CombineTo(N, ExtLoad);
2957     CombineTo(N0.Val, DAG.getNode(ISD::TRUNCATE, N0.getValueType(), ExtLoad),
2958               ExtLoad.getValue(1));
2959     return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
2960   }
2961
2962   // aext(setcc x,y,cc) -> select_cc x, y, 1, 0, cc
2963   if (N0.getOpcode() == ISD::SETCC) {
2964     SDOperand SCC =
2965       SimplifySelectCC(N0.getOperand(0), N0.getOperand(1),
2966                        DAG.getConstant(1, VT), DAG.getConstant(0, VT),
2967                        cast<CondCodeSDNode>(N0.getOperand(2))->get(), true);
2968     if (SCC.Val)
2969       return SCC;
2970   }
2971
2972   return SDOperand();
2973 }
2974
2975 /// GetDemandedBits - See if the specified operand can be simplified with the
2976 /// knowledge that only the bits specified by Mask are used.  If so, return the
2977 /// simpler operand, otherwise return a null SDOperand.
2978 SDOperand DAGCombiner::GetDemandedBits(SDOperand V, uint64_t Mask) {
2979   switch (V.getOpcode()) {
2980   default: break;
2981   case ISD::OR:
2982   case ISD::XOR:
2983     // If the LHS or RHS don't contribute bits to the or, drop them.
2984     if (DAG.MaskedValueIsZero(V.getOperand(0), Mask))
2985       return V.getOperand(1);
2986     if (DAG.MaskedValueIsZero(V.getOperand(1), Mask))
2987       return V.getOperand(0);
2988     break;
2989   case ISD::SRL:
2990     // Only look at single-use SRLs.
2991     if (!V.Val->hasOneUse())
2992       break;
2993     if (ConstantSDNode *RHSC = dyn_cast<ConstantSDNode>(V.getOperand(1))) {
2994       // See if we can recursively simplify the LHS.
2995       unsigned Amt = RHSC->getValue();
2996       Mask = (Mask << Amt) & MVT::getIntVTBitMask(V.getValueType());
2997       SDOperand SimplifyLHS = GetDemandedBits(V.getOperand(0), Mask);
2998       if (SimplifyLHS.Val) {
2999         return DAG.getNode(ISD::SRL, V.getValueType(),
3000                            SimplifyLHS, V.getOperand(1));
3001       }
3002     }
3003   }
3004   return SDOperand();
3005 }
3006
3007 /// ReduceLoadWidth - If the result of a wider load is shifted to right of N
3008 /// bits and then truncated to a narrower type and where N is a multiple
3009 /// of number of bits of the narrower type, transform it to a narrower load
3010 /// from address + N / num of bits of new type. If the result is to be
3011 /// extended, also fold the extension to form a extending load.
3012 SDOperand DAGCombiner::ReduceLoadWidth(SDNode *N) {
3013   unsigned Opc = N->getOpcode();
3014   ISD::LoadExtType ExtType = ISD::NON_EXTLOAD;
3015   SDOperand N0 = N->getOperand(0);
3016   MVT::ValueType VT = N->getValueType(0);
3017   MVT::ValueType EVT = N->getValueType(0);
3018
3019   // Special case: SIGN_EXTEND_INREG is basically truncating to EVT then
3020   // extended to VT.
3021   if (Opc == ISD::SIGN_EXTEND_INREG) {
3022     ExtType = ISD::SEXTLOAD;
3023     EVT = cast<VTSDNode>(N->getOperand(1))->getVT();
3024     if (AfterLegalize && !TLI.isLoadXLegal(ISD::SEXTLOAD, EVT))
3025       return SDOperand();
3026   }
3027
3028   unsigned EVTBits = MVT::getSizeInBits(EVT);
3029   unsigned ShAmt = 0;
3030   bool CombineSRL =  false;
3031   if (N0.getOpcode() == ISD::SRL && N0.hasOneUse()) {
3032     if (ConstantSDNode *N01 = dyn_cast<ConstantSDNode>(N0.getOperand(1))) {
3033       ShAmt = N01->getValue();
3034       // Is the shift amount a multiple of size of VT?
3035       if ((ShAmt & (EVTBits-1)) == 0) {
3036         N0 = N0.getOperand(0);
3037         if (MVT::getSizeInBits(N0.getValueType()) <= EVTBits)
3038           return SDOperand();
3039         CombineSRL = true;
3040       }
3041     }
3042   }
3043
3044   if (ISD::isNON_EXTLoad(N0.Val) && N0.hasOneUse() &&
3045       // Do not allow folding to i1 here.  i1 is implicitly stored in memory in
3046       // zero extended form: by shrinking the load, we lose track of the fact
3047       // that it is already zero extended.
3048       // FIXME: This should be reevaluated.
3049       VT != MVT::i1) {
3050     assert(MVT::getSizeInBits(N0.getValueType()) > EVTBits &&
3051            "Cannot truncate to larger type!");
3052     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3053     MVT::ValueType PtrType = N0.getOperand(1).getValueType();
3054     // For big endian targets, we need to adjust the offset to the pointer to
3055     // load the correct bytes.
3056     if (!TLI.isLittleEndian()) {
3057       unsigned LVTStoreBits = MVT::getStoreSizeInBits(N0.getValueType());
3058       unsigned EVTStoreBits = MVT::getStoreSizeInBits(EVT);
3059       ShAmt = LVTStoreBits - EVTStoreBits - ShAmt;
3060     }
3061     uint64_t PtrOff =  ShAmt / 8;
3062     unsigned NewAlign = MinAlign(LN0->getAlignment(), PtrOff);
3063     SDOperand NewPtr = DAG.getNode(ISD::ADD, PtrType, LN0->getBasePtr(),
3064                                    DAG.getConstant(PtrOff, PtrType));
3065     AddToWorkList(NewPtr.Val);
3066     SDOperand Load = (ExtType == ISD::NON_EXTLOAD)
3067       ? DAG.getLoad(VT, LN0->getChain(), NewPtr,
3068                     LN0->getSrcValue(), LN0->getSrcValueOffset(),
3069                     LN0->isVolatile(), NewAlign)
3070       : DAG.getExtLoad(ExtType, VT, LN0->getChain(), NewPtr,
3071                        LN0->getSrcValue(), LN0->getSrcValueOffset(), EVT,
3072                        LN0->isVolatile(), NewAlign);
3073     AddToWorkList(N);
3074     if (CombineSRL) {
3075       DAG.ReplaceAllUsesOfValueWith(N0.getValue(1), Load.getValue(1));
3076       CombineTo(N->getOperand(0).Val, Load);
3077     } else
3078       CombineTo(N0.Val, Load, Load.getValue(1));
3079     if (ShAmt) {
3080       if (Opc == ISD::SIGN_EXTEND_INREG)
3081         return DAG.getNode(Opc, VT, Load, N->getOperand(1));
3082       else
3083         return DAG.getNode(Opc, VT, Load);
3084     }
3085     return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
3086   }
3087
3088   return SDOperand();
3089 }
3090
3091
3092 SDOperand DAGCombiner::visitSIGN_EXTEND_INREG(SDNode *N) {
3093   SDOperand N0 = N->getOperand(0);
3094   SDOperand N1 = N->getOperand(1);
3095   MVT::ValueType VT = N->getValueType(0);
3096   MVT::ValueType EVT = cast<VTSDNode>(N1)->getVT();
3097   unsigned EVTBits = MVT::getSizeInBits(EVT);
3098
3099   // fold (sext_in_reg c1) -> c1
3100   if (isa<ConstantSDNode>(N0) || N0.getOpcode() == ISD::UNDEF)
3101     return DAG.getNode(ISD::SIGN_EXTEND_INREG, VT, N0, N1);
3102
3103   // If the input is already sign extended, just drop the extension.
3104   if (DAG.ComputeNumSignBits(N0) >= MVT::getSizeInBits(VT)-EVTBits+1)
3105     return N0;
3106
3107   // fold (sext_in_reg (sext_in_reg x, VT2), VT1) -> (sext_in_reg x, minVT) pt2
3108   if (N0.getOpcode() == ISD::SIGN_EXTEND_INREG &&
3109       EVT < cast<VTSDNode>(N0.getOperand(1))->getVT()) {
3110     return DAG.getNode(ISD::SIGN_EXTEND_INREG, VT, N0.getOperand(0), N1);
3111   }
3112
3113   // fold (sext_in_reg x) -> (zext_in_reg x) if the sign bit is known zero.
3114   if (DAG.MaskedValueIsZero(N0, 1ULL << (EVTBits-1)))
3115     return DAG.getZeroExtendInReg(N0, EVT);
3116
3117   // fold operands of sext_in_reg based on knowledge that the top bits are not
3118   // demanded.
3119   if (SimplifyDemandedBits(SDOperand(N, 0)))
3120     return SDOperand(N, 0);
3121
3122   // fold (sext_in_reg (load x)) -> (smaller sextload x)
3123   // fold (sext_in_reg (srl (load x), c)) -> (smaller sextload (x+c/evtbits))
3124   SDOperand NarrowLoad = ReduceLoadWidth(N);
3125   if (NarrowLoad.Val)
3126     return NarrowLoad;
3127
3128   // fold (sext_in_reg (srl X, 24), i8) -> sra X, 24
3129   // fold (sext_in_reg (srl X, 23), i8) -> sra X, 23 iff possible.
3130   // We already fold "(sext_in_reg (srl X, 25), i8) -> srl X, 25" above.
3131   if (N0.getOpcode() == ISD::SRL) {
3132     if (ConstantSDNode *ShAmt = dyn_cast<ConstantSDNode>(N0.getOperand(1)))
3133       if (ShAmt->getValue()+EVTBits <= MVT::getSizeInBits(VT)) {
3134         // We can turn this into an SRA iff the input to the SRL is already sign
3135         // extended enough.
3136         unsigned InSignBits = DAG.ComputeNumSignBits(N0.getOperand(0));
3137         if (MVT::getSizeInBits(VT)-(ShAmt->getValue()+EVTBits) < InSignBits)
3138           return DAG.getNode(ISD::SRA, VT, N0.getOperand(0), N0.getOperand(1));
3139       }
3140   }
3141
3142   // fold (sext_inreg (extload x)) -> (sextload x)
3143   if (ISD::isEXTLoad(N0.Val) &&
3144       ISD::isUNINDEXEDLoad(N0.Val) &&
3145       EVT == cast<LoadSDNode>(N0)->getLoadedVT() &&
3146       (!AfterLegalize || TLI.isLoadXLegal(ISD::SEXTLOAD, EVT))) {
3147     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3148     SDOperand ExtLoad = DAG.getExtLoad(ISD::SEXTLOAD, VT, LN0->getChain(),
3149                                        LN0->getBasePtr(), LN0->getSrcValue(),
3150                                        LN0->getSrcValueOffset(), EVT,
3151                                        LN0->isVolatile(),
3152                                        LN0->getAlignment());
3153     CombineTo(N, ExtLoad);
3154     CombineTo(N0.Val, ExtLoad, ExtLoad.getValue(1));
3155     return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
3156   }
3157   // fold (sext_inreg (zextload x)) -> (sextload x) iff load has one use
3158   if (ISD::isZEXTLoad(N0.Val) && ISD::isUNINDEXEDLoad(N0.Val) &&
3159       N0.hasOneUse() &&
3160       EVT == cast<LoadSDNode>(N0)->getLoadedVT() &&
3161       (!AfterLegalize || TLI.isLoadXLegal(ISD::SEXTLOAD, EVT))) {
3162     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3163     SDOperand ExtLoad = DAG.getExtLoad(ISD::SEXTLOAD, VT, LN0->getChain(),
3164                                        LN0->getBasePtr(), LN0->getSrcValue(),
3165                                        LN0->getSrcValueOffset(), EVT,
3166                                        LN0->isVolatile(),
3167                                        LN0->getAlignment());
3168     CombineTo(N, ExtLoad);
3169     CombineTo(N0.Val, ExtLoad, ExtLoad.getValue(1));
3170     return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
3171   }
3172   return SDOperand();
3173 }
3174
3175 SDOperand DAGCombiner::visitTRUNCATE(SDNode *N) {
3176   SDOperand N0 = N->getOperand(0);
3177   MVT::ValueType VT = N->getValueType(0);
3178
3179   // noop truncate
3180   if (N0.getValueType() == N->getValueType(0))
3181     return N0;
3182   // fold (truncate c1) -> c1
3183   if (isa<ConstantSDNode>(N0))
3184     return DAG.getNode(ISD::TRUNCATE, VT, N0);
3185   // fold (truncate (truncate x)) -> (truncate x)
3186   if (N0.getOpcode() == ISD::TRUNCATE)
3187     return DAG.getNode(ISD::TRUNCATE, VT, N0.getOperand(0));
3188   // fold (truncate (ext x)) -> (ext x) or (truncate x) or x
3189   if (N0.getOpcode() == ISD::ZERO_EXTEND || N0.getOpcode() == ISD::SIGN_EXTEND||
3190       N0.getOpcode() == ISD::ANY_EXTEND) {
3191     if (N0.getOperand(0).getValueType() < VT)
3192       // if the source is smaller than the dest, we still need an extend
3193       return DAG.getNode(N0.getOpcode(), VT, N0.getOperand(0));
3194     else if (N0.getOperand(0).getValueType() > VT)
3195       // if the source is larger than the dest, than we just need the truncate
3196       return DAG.getNode(ISD::TRUNCATE, VT, N0.getOperand(0));
3197     else
3198       // if the source and dest are the same type, we can drop both the extend
3199       // and the truncate
3200       return N0.getOperand(0);
3201   }
3202
3203   // See if we can simplify the input to this truncate through knowledge that
3204   // only the low bits are being used.  For example "trunc (or (shl x, 8), y)"
3205   // -> trunc y
3206   SDOperand Shorter = GetDemandedBits(N0, MVT::getIntVTBitMask(VT));
3207   if (Shorter.Val)
3208     return DAG.getNode(ISD::TRUNCATE, VT, Shorter);
3209
3210   // fold (truncate (load x)) -> (smaller load x)
3211   // fold (truncate (srl (load x), c)) -> (smaller load (x+c/evtbits))
3212   return ReduceLoadWidth(N);
3213 }
3214
3215 SDOperand DAGCombiner::visitBIT_CONVERT(SDNode *N) {
3216   SDOperand N0 = N->getOperand(0);
3217   MVT::ValueType VT = N->getValueType(0);
3218
3219   // If the input is a BUILD_VECTOR with all constant elements, fold this now.
3220   // Only do this before legalize, since afterward the target may be depending
3221   // on the bitconvert.
3222   // First check to see if this is all constant.
3223   if (!AfterLegalize &&
3224       N0.getOpcode() == ISD::BUILD_VECTOR && N0.Val->hasOneUse() &&
3225       MVT::isVector(VT)) {
3226     bool isSimple = true;
3227     for (unsigned i = 0, e = N0.getNumOperands(); i != e; ++i)
3228       if (N0.getOperand(i).getOpcode() != ISD::UNDEF &&
3229           N0.getOperand(i).getOpcode() != ISD::Constant &&
3230           N0.getOperand(i).getOpcode() != ISD::ConstantFP) {
3231         isSimple = false;
3232         break;
3233       }
3234
3235     MVT::ValueType DestEltVT = MVT::getVectorElementType(N->getValueType(0));
3236     assert(!MVT::isVector(DestEltVT) &&
3237            "Element type of vector ValueType must not be vector!");
3238     if (isSimple) {
3239       return ConstantFoldBIT_CONVERTofBUILD_VECTOR(N0.Val, DestEltVT);
3240     }
3241   }
3242
3243   // If the input is a constant, let getNode() fold it.
3244   if (isa<ConstantSDNode>(N0) || isa<ConstantFPSDNode>(N0)) {
3245     SDOperand Res = DAG.getNode(ISD::BIT_CONVERT, VT, N0);
3246     if (Res.Val != N) return Res;
3247   }
3248
3249   if (N0.getOpcode() == ISD::BIT_CONVERT)  // conv(conv(x,t1),t2) -> conv(x,t2)
3250     return DAG.getNode(ISD::BIT_CONVERT, VT, N0.getOperand(0));
3251
3252   // fold (conv (load x)) -> (load (conv*)x)
3253   // If the resultant load doesn't need a higher alignment than the original!
3254   if (ISD::isNormalLoad(N0.Val) && N0.hasOneUse() &&
3255       TLI.isOperationLegal(ISD::LOAD, VT)) {
3256     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3257     unsigned Align = TLI.getTargetMachine().getTargetData()->
3258       getABITypeAlignment(MVT::getTypeForValueType(VT));
3259     unsigned OrigAlign = LN0->getAlignment();
3260     if (Align <= OrigAlign) {
3261       SDOperand Load = DAG.getLoad(VT, LN0->getChain(), LN0->getBasePtr(),
3262                                    LN0->getSrcValue(), LN0->getSrcValueOffset(),
3263                                    LN0->isVolatile(), Align);
3264       AddToWorkList(N);
3265       CombineTo(N0.Val, DAG.getNode(ISD::BIT_CONVERT, N0.getValueType(), Load),
3266                 Load.getValue(1));
3267       return Load;
3268     }
3269   }
3270
3271   return SDOperand();
3272 }
3273
3274 /// ConstantFoldBIT_CONVERTofBUILD_VECTOR - We know that BV is a build_vector
3275 /// node with Constant, ConstantFP or Undef operands.  DstEltVT indicates the
3276 /// destination element value type.
3277 SDOperand DAGCombiner::
3278 ConstantFoldBIT_CONVERTofBUILD_VECTOR(SDNode *BV, MVT::ValueType DstEltVT) {
3279   MVT::ValueType SrcEltVT = BV->getOperand(0).getValueType();
3280
3281   // If this is already the right type, we're done.
3282   if (SrcEltVT == DstEltVT) return SDOperand(BV, 0);
3283
3284   unsigned SrcBitSize = MVT::getSizeInBits(SrcEltVT);
3285   unsigned DstBitSize = MVT::getSizeInBits(DstEltVT);
3286
3287   // If this is a conversion of N elements of one type to N elements of another
3288   // type, convert each element.  This handles FP<->INT cases.
3289   if (SrcBitSize == DstBitSize) {
3290     SmallVector<SDOperand, 8> Ops;
3291     for (unsigned i = 0, e = BV->getNumOperands(); i != e; ++i) {
3292       Ops.push_back(DAG.getNode(ISD::BIT_CONVERT, DstEltVT, BV->getOperand(i)));
3293       AddToWorkList(Ops.back().Val);
3294     }
3295     MVT::ValueType VT =
3296       MVT::getVectorType(DstEltVT,
3297                          MVT::getVectorNumElements(BV->getValueType(0)));
3298     return DAG.getNode(ISD::BUILD_VECTOR, VT, &Ops[0], Ops.size());
3299   }
3300
3301   // Otherwise, we're growing or shrinking the elements.  To avoid having to
3302   // handle annoying details of growing/shrinking FP values, we convert them to
3303   // int first.
3304   if (MVT::isFloatingPoint(SrcEltVT)) {
3305     // Convert the input float vector to a int vector where the elements are the
3306     // same sizes.
3307     assert((SrcEltVT == MVT::f32 || SrcEltVT == MVT::f64) && "Unknown FP VT!");
3308     MVT::ValueType IntVT = SrcEltVT == MVT::f32 ? MVT::i32 : MVT::i64;
3309     BV = ConstantFoldBIT_CONVERTofBUILD_VECTOR(BV, IntVT).Val;
3310     SrcEltVT = IntVT;
3311   }
3312
3313   // Now we know the input is an integer vector.  If the output is a FP type,
3314   // convert to integer first, then to FP of the right size.
3315   if (MVT::isFloatingPoint(DstEltVT)) {
3316     assert((DstEltVT == MVT::f32 || DstEltVT == MVT::f64) && "Unknown FP VT!");
3317     MVT::ValueType TmpVT = DstEltVT == MVT::f32 ? MVT::i32 : MVT::i64;
3318     SDNode *Tmp = ConstantFoldBIT_CONVERTofBUILD_VECTOR(BV, TmpVT).Val;
3319
3320     // Next, convert to FP elements of the same size.
3321     return ConstantFoldBIT_CONVERTofBUILD_VECTOR(Tmp, DstEltVT);
3322   }
3323
3324   // Okay, we know the src/dst types are both integers of differing types.
3325   // Handling growing first.
3326   assert(MVT::isInteger(SrcEltVT) && MVT::isInteger(DstEltVT));
3327   if (SrcBitSize < DstBitSize) {
3328     unsigned NumInputsPerOutput = DstBitSize/SrcBitSize;
3329
3330     SmallVector<SDOperand, 8> Ops;
3331     for (unsigned i = 0, e = BV->getNumOperands(); i != e;
3332          i += NumInputsPerOutput) {
3333       bool isLE = TLI.isLittleEndian();
3334       uint64_t NewBits = 0;
3335       bool EltIsUndef = true;
3336       for (unsigned j = 0; j != NumInputsPerOutput; ++j) {
3337         // Shift the previously computed bits over.
3338         NewBits <<= SrcBitSize;
3339         SDOperand Op = BV->getOperand(i+ (isLE ? (NumInputsPerOutput-j-1) : j));
3340         if (Op.getOpcode() == ISD::UNDEF) continue;
3341         EltIsUndef = false;
3342
3343         NewBits |= cast<ConstantSDNode>(Op)->getValue();
3344       }
3345
3346       if (EltIsUndef)
3347         Ops.push_back(DAG.getNode(ISD::UNDEF, DstEltVT));
3348       else
3349         Ops.push_back(DAG.getConstant(NewBits, DstEltVT));
3350     }
3351
3352     MVT::ValueType VT = MVT::getVectorType(DstEltVT,
3353                                            Ops.size());
3354     return DAG.getNode(ISD::BUILD_VECTOR, VT, &Ops[0], Ops.size());
3355   }
3356
3357   // Finally, this must be the case where we are shrinking elements: each input
3358   // turns into multiple outputs.
3359   unsigned NumOutputsPerInput = SrcBitSize/DstBitSize;
3360   SmallVector<SDOperand, 8> Ops;
3361   for (unsigned i = 0, e = BV->getNumOperands(); i != e; ++i) {
3362     if (BV->getOperand(i).getOpcode() == ISD::UNDEF) {
3363       for (unsigned j = 0; j != NumOutputsPerInput; ++j)
3364         Ops.push_back(DAG.getNode(ISD::UNDEF, DstEltVT));
3365       continue;
3366     }
3367     uint64_t OpVal = cast<ConstantSDNode>(BV->getOperand(i))->getValue();
3368
3369     for (unsigned j = 0; j != NumOutputsPerInput; ++j) {
3370       unsigned ThisVal = OpVal & ((1ULL << DstBitSize)-1);
3371       OpVal >>= DstBitSize;
3372       Ops.push_back(DAG.getConstant(ThisVal, DstEltVT));
3373     }
3374
3375     // For big endian targets, swap the order of the pieces of each element.
3376     if (!TLI.isLittleEndian())
3377       std::reverse(Ops.end()-NumOutputsPerInput, Ops.end());
3378   }
3379   MVT::ValueType VT = MVT::getVectorType(DstEltVT, Ops.size());
3380   return DAG.getNode(ISD::BUILD_VECTOR, VT, &Ops[0], Ops.size());
3381 }
3382
3383
3384
3385 SDOperand DAGCombiner::visitFADD(SDNode *N) {
3386   SDOperand N0 = N->getOperand(0);
3387   SDOperand N1 = N->getOperand(1);
3388   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3389   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
3390   MVT::ValueType VT = N->getValueType(0);
3391
3392   // fold vector ops
3393   if (MVT::isVector(VT)) {
3394     SDOperand FoldedVOp = SimplifyVBinOp(N);
3395     if (FoldedVOp.Val) return FoldedVOp;
3396   }
3397
3398   // fold (fadd c1, c2) -> c1+c2
3399   if (N0CFP && N1CFP && VT != MVT::ppcf128)
3400     return DAG.getNode(ISD::FADD, VT, N0, N1);
3401   // canonicalize constant to RHS
3402   if (N0CFP && !N1CFP)
3403     return DAG.getNode(ISD::FADD, VT, N1, N0);
3404   // fold (A + (-B)) -> A-B
3405   if (isNegatibleForFree(N1) == 2)
3406     return DAG.getNode(ISD::FSUB, VT, N0, GetNegatedExpression(N1, DAG));
3407   // fold ((-A) + B) -> B-A
3408   if (isNegatibleForFree(N0) == 2)
3409     return DAG.getNode(ISD::FSUB, VT, N1, GetNegatedExpression(N0, DAG));
3410
3411   // If allowed, fold (fadd (fadd x, c1), c2) -> (fadd x, (fadd c1, c2))
3412   if (UnsafeFPMath && N1CFP && N0.getOpcode() == ISD::FADD &&
3413       N0.Val->hasOneUse() && isa<ConstantFPSDNode>(N0.getOperand(1)))
3414     return DAG.getNode(ISD::FADD, VT, N0.getOperand(0),
3415                        DAG.getNode(ISD::FADD, VT, N0.getOperand(1), N1));
3416
3417   return SDOperand();
3418 }
3419
3420 SDOperand DAGCombiner::visitFSUB(SDNode *N) {
3421   SDOperand N0 = N->getOperand(0);
3422   SDOperand N1 = N->getOperand(1);
3423   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3424   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
3425   MVT::ValueType VT = N->getValueType(0);
3426
3427   // fold vector ops
3428   if (MVT::isVector(VT)) {
3429     SDOperand FoldedVOp = SimplifyVBinOp(N);
3430     if (FoldedVOp.Val) return FoldedVOp;
3431   }
3432
3433   // fold (fsub c1, c2) -> c1-c2
3434   if (N0CFP && N1CFP && VT != MVT::ppcf128)
3435     return DAG.getNode(ISD::FSUB, VT, N0, N1);
3436   // fold (0-B) -> -B
3437   if (UnsafeFPMath && N0CFP && N0CFP->getValueAPF().isZero()) {
3438     if (isNegatibleForFree(N1))
3439       return GetNegatedExpression(N1, DAG);
3440     return DAG.getNode(ISD::FNEG, VT, N1);
3441   }
3442   // fold (A-(-B)) -> A+B
3443   if (isNegatibleForFree(N1))
3444     return DAG.getNode(ISD::FADD, VT, N0, GetNegatedExpression(N1, DAG));
3445
3446   return SDOperand();
3447 }
3448
3449 SDOperand DAGCombiner::visitFMUL(SDNode *N) {
3450   SDOperand N0 = N->getOperand(0);
3451   SDOperand N1 = N->getOperand(1);
3452   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3453   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
3454   MVT::ValueType VT = N->getValueType(0);
3455
3456   // fold vector ops
3457   if (MVT::isVector(VT)) {
3458     SDOperand FoldedVOp = SimplifyVBinOp(N);
3459     if (FoldedVOp.Val) return FoldedVOp;
3460   }
3461
3462   // fold (fmul c1, c2) -> c1*c2
3463   if (N0CFP && N1CFP && VT != MVT::ppcf128)
3464     return DAG.getNode(ISD::FMUL, VT, N0, N1);
3465   // canonicalize constant to RHS
3466   if (N0CFP && !N1CFP)
3467     return DAG.getNode(ISD::FMUL, VT, N1, N0);
3468   // fold (fmul X, 2.0) -> (fadd X, X)
3469   if (N1CFP && N1CFP->isExactlyValue(+2.0))
3470     return DAG.getNode(ISD::FADD, VT, N0, N0);
3471   // fold (fmul X, -1.0) -> (fneg X)
3472   if (N1CFP && N1CFP->isExactlyValue(-1.0))
3473     return DAG.getNode(ISD::FNEG, VT, N0);
3474
3475   // -X * -Y -> X*Y
3476   if (char LHSNeg = isNegatibleForFree(N0)) {
3477     if (char RHSNeg = isNegatibleForFree(N1)) {
3478       // Both can be negated for free, check to see if at least one is cheaper
3479       // negated.
3480       if (LHSNeg == 2 || RHSNeg == 2)
3481         return DAG.getNode(ISD::FMUL, VT, GetNegatedExpression(N0, DAG),
3482                            GetNegatedExpression(N1, DAG));
3483     }
3484   }
3485
3486   // If allowed, fold (fmul (fmul x, c1), c2) -> (fmul x, (fmul c1, c2))
3487   if (UnsafeFPMath && N1CFP && N0.getOpcode() == ISD::FMUL &&
3488       N0.Val->hasOneUse() && isa<ConstantFPSDNode>(N0.getOperand(1)))
3489     return DAG.getNode(ISD::FMUL, VT, N0.getOperand(0),
3490                        DAG.getNode(ISD::FMUL, VT, N0.getOperand(1), N1));
3491
3492   return SDOperand();
3493 }
3494
3495 SDOperand DAGCombiner::visitFDIV(SDNode *N) {
3496   SDOperand N0 = N->getOperand(0);
3497   SDOperand N1 = N->getOperand(1);
3498   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3499   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
3500   MVT::ValueType VT = N->getValueType(0);
3501
3502   // fold vector ops
3503   if (MVT::isVector(VT)) {
3504     SDOperand FoldedVOp = SimplifyVBinOp(N);
3505     if (FoldedVOp.Val) return FoldedVOp;
3506   }
3507
3508   // fold (fdiv c1, c2) -> c1/c2
3509   if (N0CFP && N1CFP && VT != MVT::ppcf128)
3510     return DAG.getNode(ISD::FDIV, VT, N0, N1);
3511
3512
3513   // -X / -Y -> X*Y
3514   if (char LHSNeg = isNegatibleForFree(N0)) {
3515     if (char RHSNeg = isNegatibleForFree(N1)) {
3516       // Both can be negated for free, check to see if at least one is cheaper
3517       // negated.
3518       if (LHSNeg == 2 || RHSNeg == 2)
3519         return DAG.getNode(ISD::FDIV, VT, GetNegatedExpression(N0, DAG),
3520                            GetNegatedExpression(N1, DAG));
3521     }
3522   }
3523
3524   return SDOperand();
3525 }
3526
3527 SDOperand DAGCombiner::visitFREM(SDNode *N) {
3528   SDOperand N0 = N->getOperand(0);
3529   SDOperand N1 = N->getOperand(1);
3530   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3531   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
3532   MVT::ValueType VT = N->getValueType(0);
3533
3534   // fold (frem c1, c2) -> fmod(c1,c2)
3535   if (N0CFP && N1CFP && VT != MVT::ppcf128)
3536     return DAG.getNode(ISD::FREM, VT, N0, N1);
3537
3538   return SDOperand();
3539 }
3540
3541 SDOperand DAGCombiner::visitFCOPYSIGN(SDNode *N) {
3542   SDOperand N0 = N->getOperand(0);
3543   SDOperand N1 = N->getOperand(1);
3544   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3545   ConstantFPSDNode *N1CFP = dyn_cast<ConstantFPSDNode>(N1);
3546   MVT::ValueType VT = N->getValueType(0);
3547
3548   if (N0CFP && N1CFP && VT != MVT::ppcf128)  // Constant fold
3549     return DAG.getNode(ISD::FCOPYSIGN, VT, N0, N1);
3550
3551   if (N1CFP) {
3552     const APFloat& V = N1CFP->getValueAPF();
3553     // copysign(x, c1) -> fabs(x)       iff ispos(c1)
3554     // copysign(x, c1) -> fneg(fabs(x)) iff isneg(c1)
3555     if (!V.isNegative())
3556       return DAG.getNode(ISD::FABS, VT, N0);
3557     else
3558       return DAG.getNode(ISD::FNEG, VT, DAG.getNode(ISD::FABS, VT, N0));
3559   }
3560
3561   // copysign(fabs(x), y) -> copysign(x, y)
3562   // copysign(fneg(x), y) -> copysign(x, y)
3563   // copysign(copysign(x,z), y) -> copysign(x, y)
3564   if (N0.getOpcode() == ISD::FABS || N0.getOpcode() == ISD::FNEG ||
3565       N0.getOpcode() == ISD::FCOPYSIGN)
3566     return DAG.getNode(ISD::FCOPYSIGN, VT, N0.getOperand(0), N1);
3567
3568   // copysign(x, abs(y)) -> abs(x)
3569   if (N1.getOpcode() == ISD::FABS)
3570     return DAG.getNode(ISD::FABS, VT, N0);
3571
3572   // copysign(x, copysign(y,z)) -> copysign(x, z)
3573   if (N1.getOpcode() == ISD::FCOPYSIGN)
3574     return DAG.getNode(ISD::FCOPYSIGN, VT, N0, N1.getOperand(1));
3575
3576   // copysign(x, fp_extend(y)) -> copysign(x, y)
3577   // copysign(x, fp_round(y)) -> copysign(x, y)
3578   if (N1.getOpcode() == ISD::FP_EXTEND || N1.getOpcode() == ISD::FP_ROUND)
3579     return DAG.getNode(ISD::FCOPYSIGN, VT, N0, N1.getOperand(0));
3580
3581   return SDOperand();
3582 }
3583
3584
3585
3586 SDOperand DAGCombiner::visitSINT_TO_FP(SDNode *N) {
3587   SDOperand N0 = N->getOperand(0);
3588   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
3589   MVT::ValueType VT = N->getValueType(0);
3590
3591   // fold (sint_to_fp c1) -> c1fp
3592   if (N0C && N0.getValueType() != MVT::ppcf128)
3593     return DAG.getNode(ISD::SINT_TO_FP, VT, N0);
3594   return SDOperand();
3595 }
3596
3597 SDOperand DAGCombiner::visitUINT_TO_FP(SDNode *N) {
3598   SDOperand N0 = N->getOperand(0);
3599   ConstantSDNode *N0C = dyn_cast<ConstantSDNode>(N0);
3600   MVT::ValueType VT = N->getValueType(0);
3601
3602   // fold (uint_to_fp c1) -> c1fp
3603   if (N0C && N0.getValueType() != MVT::ppcf128)
3604     return DAG.getNode(ISD::UINT_TO_FP, VT, N0);
3605   return SDOperand();
3606 }
3607
3608 SDOperand DAGCombiner::visitFP_TO_SINT(SDNode *N) {
3609   SDOperand N0 = N->getOperand(0);
3610   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3611   MVT::ValueType VT = N->getValueType(0);
3612
3613   // fold (fp_to_sint c1fp) -> c1
3614   if (N0CFP)
3615     return DAG.getNode(ISD::FP_TO_SINT, VT, N0);
3616   return SDOperand();
3617 }
3618
3619 SDOperand DAGCombiner::visitFP_TO_UINT(SDNode *N) {
3620   SDOperand N0 = N->getOperand(0);
3621   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3622   MVT::ValueType VT = N->getValueType(0);
3623
3624   // fold (fp_to_uint c1fp) -> c1
3625   if (N0CFP && VT != MVT::ppcf128)
3626     return DAG.getNode(ISD::FP_TO_UINT, VT, N0);
3627   return SDOperand();
3628 }
3629
3630 SDOperand DAGCombiner::visitFP_ROUND(SDNode *N) {
3631   SDOperand N0 = N->getOperand(0);
3632   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3633   MVT::ValueType VT = N->getValueType(0);
3634
3635   // fold (fp_round c1fp) -> c1fp
3636   if (N0CFP && N0.getValueType() != MVT::ppcf128)
3637     return DAG.getNode(ISD::FP_ROUND, VT, N0);
3638
3639   // fold (fp_round (fp_extend x)) -> x
3640   if (N0.getOpcode() == ISD::FP_EXTEND && VT == N0.getOperand(0).getValueType())
3641     return N0.getOperand(0);
3642
3643   // fold (fp_round (copysign X, Y)) -> (copysign (fp_round X), Y)
3644   if (N0.getOpcode() == ISD::FCOPYSIGN && N0.Val->hasOneUse()) {
3645     SDOperand Tmp = DAG.getNode(ISD::FP_ROUND, VT, N0.getOperand(0));
3646     AddToWorkList(Tmp.Val);
3647     return DAG.getNode(ISD::FCOPYSIGN, VT, Tmp, N0.getOperand(1));
3648   }
3649
3650   return SDOperand();
3651 }
3652
3653 SDOperand DAGCombiner::visitFP_ROUND_INREG(SDNode *N) {
3654   SDOperand N0 = N->getOperand(0);
3655   MVT::ValueType VT = N->getValueType(0);
3656   MVT::ValueType EVT = cast<VTSDNode>(N->getOperand(1))->getVT();
3657   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3658
3659   // fold (fp_round_inreg c1fp) -> c1fp
3660   if (N0CFP) {
3661     SDOperand Round = DAG.getConstantFP(N0CFP->getValueAPF(), EVT);
3662     return DAG.getNode(ISD::FP_EXTEND, VT, Round);
3663   }
3664   return SDOperand();
3665 }
3666
3667 SDOperand DAGCombiner::visitFP_EXTEND(SDNode *N) {
3668   SDOperand N0 = N->getOperand(0);
3669   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3670   MVT::ValueType VT = N->getValueType(0);
3671
3672   // fold (fp_extend c1fp) -> c1fp
3673   if (N0CFP && VT != MVT::ppcf128)
3674     return DAG.getNode(ISD::FP_EXTEND, VT, N0);
3675
3676   // fold (fpext (load x)) -> (fpext (fpround (extload x)))
3677   if (ISD::isNON_EXTLoad(N0.Val) && N0.hasOneUse() &&
3678       (!AfterLegalize||TLI.isLoadXLegal(ISD::EXTLOAD, N0.getValueType()))) {
3679     LoadSDNode *LN0 = cast<LoadSDNode>(N0);
3680     SDOperand ExtLoad = DAG.getExtLoad(ISD::EXTLOAD, VT, LN0->getChain(),
3681                                        LN0->getBasePtr(), LN0->getSrcValue(),
3682                                        LN0->getSrcValueOffset(),
3683                                        N0.getValueType(),
3684                                        LN0->isVolatile(),
3685                                        LN0->getAlignment());
3686     CombineTo(N, ExtLoad);
3687     CombineTo(N0.Val, DAG.getNode(ISD::FP_ROUND, N0.getValueType(), ExtLoad),
3688               ExtLoad.getValue(1));
3689     return SDOperand(N, 0);   // Return N so it doesn't get rechecked!
3690   }
3691
3692
3693   return SDOperand();
3694 }
3695
3696 SDOperand DAGCombiner::visitFNEG(SDNode *N) {
3697   SDOperand N0 = N->getOperand(0);
3698
3699   if (isNegatibleForFree(N0))
3700     return GetNegatedExpression(N0, DAG);
3701
3702   return SDOperand();
3703 }
3704
3705 SDOperand DAGCombiner::visitFABS(SDNode *N) {
3706   SDOperand N0 = N->getOperand(0);
3707   ConstantFPSDNode *N0CFP = dyn_cast<ConstantFPSDNode>(N0);
3708   MVT::ValueType VT = N->getValueType(0);
3709
3710   // fold (fabs c1) -> fabs(c1)
3711   if (N0CFP && VT != MVT::ppcf128)
3712     return DAG.getNode(ISD::FABS, VT, N0);
3713   // fold (fabs (fabs x)) -> (fabs x)
3714   if (N0.getOpcode() == ISD::FABS)
3715     return N->getOperand(0);
3716   // fold (fabs (fneg x)) -> (fabs x)
3717   // fold (fabs (fcopysign x, y)) -> (fabs x)
3718   if (N0.getOpcode() == ISD::FNEG || N0.getOpcode() == ISD::FCOPYSIGN)
3719     return DAG.getNode(ISD::FABS, VT, N0.getOperand(0));
3720
3721   return SDOperand();
3722 }
3723
3724 SDOperand DAGCombiner::visitBRCOND(SDNode *N) {
3725   SDOperand Chain = N->getOperand(0);
3726   SDOperand N1 = N->getOperand(1);
3727   SDOperand N2 = N->getOperand(2);
3728   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1);
3729
3730   // never taken branch, fold to chain
3731   if (N1C && N1C->isNullValue())
3732     return Chain;
3733   // unconditional branch
3734   if (N1C && N1C->getValue() == 1)
3735     return DAG.getNode(ISD::BR, MVT::Other, Chain, N2);
3736   // fold a brcond with a setcc condition into a BR_CC node if BR_CC is legal
3737   // on the target.
3738   if (N1.getOpcode() == ISD::SETCC &&
3739       TLI.isOperationLegal(ISD::BR_CC, MVT::Other)) {
3740     return DAG.getNode(ISD::BR_CC, MVT::Other, Chain, N1.getOperand(2),
3741                        N1.getOperand(0), N1.getOperand(1), N2);
3742   }
3743   return SDOperand();
3744 }
3745
3746 // Operand List for BR_CC: Chain, CondCC, CondLHS, CondRHS, DestBB.
3747 //
3748 SDOperand DAGCombiner::visitBR_CC(SDNode *N) {
3749   CondCodeSDNode *CC = cast<CondCodeSDNode>(N->getOperand(1));
3750   SDOperand CondLHS = N->getOperand(2), CondRHS = N->getOperand(3);
3751
3752   // Use SimplifySetCC  to simplify SETCC's.
3753   SDOperand Simp = SimplifySetCC(MVT::i1, CondLHS, CondRHS, CC->get(), false);
3754   if (Simp.Val) AddToWorkList(Simp.Val);
3755
3756   ConstantSDNode *SCCC = dyn_cast_or_null<ConstantSDNode>(Simp.Val);
3757
3758   // fold br_cc true, dest -> br dest (unconditional branch)
3759   if (SCCC && SCCC->getValue())
3760     return DAG.getNode(ISD::BR, MVT::Other, N->getOperand(0),
3761                        N->getOperand(4));
3762   // fold br_cc false, dest -> unconditional fall through
3763   if (SCCC && SCCC->isNullValue())
3764     return N->getOperand(0);
3765
3766   // fold to a simpler setcc
3767   if (Simp.Val && Simp.getOpcode() == ISD::SETCC)
3768     return DAG.getNode(ISD::BR_CC, MVT::Other, N->getOperand(0),
3769                        Simp.getOperand(2), Simp.getOperand(0),
3770                        Simp.getOperand(1), N->getOperand(4));
3771   return SDOperand();
3772 }
3773
3774
3775 /// CombineToPreIndexedLoadStore - Try turning a load / store and a
3776 /// pre-indexed load / store when the base pointer is a add or subtract
3777 /// and it has other uses besides the load / store. After the
3778 /// transformation, the new indexed load / store has effectively folded
3779 /// the add / subtract in and all of its other uses are redirected to the
3780 /// new load / store.
3781 bool DAGCombiner::CombineToPreIndexedLoadStore(SDNode *N) {
3782   if (!AfterLegalize)
3783     return false;
3784
3785   bool isLoad = true;
3786   SDOperand Ptr;
3787   MVT::ValueType VT;
3788   if (LoadSDNode *LD  = dyn_cast<LoadSDNode>(N)) {
3789     if (LD->getAddressingMode() != ISD::UNINDEXED)
3790       return false;
3791     VT = LD->getLoadedVT();
3792     if (!TLI.isIndexedLoadLegal(ISD::PRE_INC, VT) &&
3793         !TLI.isIndexedLoadLegal(ISD::PRE_DEC, VT))
3794       return false;
3795     Ptr = LD->getBasePtr();
3796   } else if (StoreSDNode *ST  = dyn_cast<StoreSDNode>(N)) {
3797     if (ST->getAddressingMode() != ISD::UNINDEXED)
3798       return false;
3799     VT = ST->getStoredVT();
3800     if (!TLI.isIndexedStoreLegal(ISD::PRE_INC, VT) &&
3801         !TLI.isIndexedStoreLegal(ISD::PRE_DEC, VT))
3802       return false;
3803     Ptr = ST->getBasePtr();
3804     isLoad = false;
3805   } else
3806     return false;
3807
3808   // If the pointer is not an add/sub, or if it doesn't have multiple uses, bail
3809   // out.  There is no reason to make this a preinc/predec.
3810   if ((Ptr.getOpcode() != ISD::ADD && Ptr.getOpcode() != ISD::SUB) ||
3811       Ptr.Val->hasOneUse())
3812     return false;
3813
3814   // Ask the target to do addressing mode selection.
3815   SDOperand BasePtr;
3816   SDOperand Offset;
3817   ISD::MemIndexedMode AM = ISD::UNINDEXED;
3818   if (!TLI.getPreIndexedAddressParts(N, BasePtr, Offset, AM, DAG))
3819     return false;
3820   // Don't create a indexed load / store with zero offset.
3821   if (isa<ConstantSDNode>(Offset) &&
3822       cast<ConstantSDNode>(Offset)->getValue() == 0)
3823     return false;
3824
3825   // Try turning it into a pre-indexed load / store except when:
3826   // 1) The new base ptr is a frame index.
3827   // 2) If N is a store and the new base ptr is either the same as or is a
3828   //    predecessor of the value being stored.
3829   // 3) Another use of old base ptr is a predecessor of N. If ptr is folded
3830   //    that would create a cycle.
3831   // 4) All uses are load / store ops that use it as old base ptr.
3832
3833   // Check #1.  Preinc'ing a frame index would require copying the stack pointer
3834   // (plus the implicit offset) to a register to preinc anyway.
3835   if (isa<FrameIndexSDNode>(BasePtr))
3836     return false;
3837
3838   // Check #2.
3839   if (!isLoad) {
3840     SDOperand Val = cast<StoreSDNode>(N)->getValue();
3841     if (Val == BasePtr || BasePtr.Val->isPredecessor(Val.Val))
3842       return false;
3843   }
3844
3845   // Now check for #3 and #4.
3846   bool RealUse = false;
3847   for (SDNode::use_iterator I = Ptr.Val->use_begin(),
3848          E = Ptr.Val->use_end(); I != E; ++I) {
3849     SDNode *Use = *I;
3850     if (Use == N)
3851       continue;
3852     if (Use->isPredecessor(N))
3853       return false;
3854
3855     if (!((Use->getOpcode() == ISD::LOAD &&
3856            cast<LoadSDNode>(Use)->getBasePtr() == Ptr) ||
3857           (Use->getOpcode() == ISD::STORE) &&
3858           cast<StoreSDNode>(Use)->getBasePtr() == Ptr))
3859       RealUse = true;
3860   }
3861   if (!RealUse)
3862     return false;
3863
3864   SDOperand Result;
3865   if (isLoad)
3866     Result = DAG.getIndexedLoad(SDOperand(N,0), BasePtr, Offset, AM);
3867   else
3868     Result = DAG.getIndexedStore(SDOperand(N,0), BasePtr, Offset, AM);
3869   ++PreIndexedNodes;
3870   ++NodesCombined;
3871   DOUT << "\nReplacing.4 "; DEBUG(N->dump(&DAG));
3872   DOUT << "\nWith: "; DEBUG(Result.Val->dump(&DAG));
3873   DOUT << '\n';
3874   std::vector<SDNode*> NowDead;
3875   if (isLoad) {
3876     DAG.ReplaceAllUsesOfValueWith(SDOperand(N, 0), Result.getValue(0),
3877                                   &NowDead);
3878     DAG.ReplaceAllUsesOfValueWith(SDOperand(N, 1), Result.getValue(2),
3879                                   &NowDead);
3880   } else {
3881     DAG.ReplaceAllUsesOfValueWith(SDOperand(N, 0), Result.getValue(1),
3882                                   &NowDead);
3883   }
3884
3885   // Nodes can end up on the worklist more than once.  Make sure we do
3886   // not process a node that has been replaced.
3887   for (unsigned i = 0, e = NowDead.size(); i != e; ++i)
3888     removeFromWorkList(NowDead[i]);
3889   // Finally, since the node is now dead, remove it from the graph.
3890   DAG.DeleteNode(N);
3891
3892   // Replace the uses of Ptr with uses of the updated base value.
3893   DAG.ReplaceAllUsesOfValueWith(Ptr, Result.getValue(isLoad ? 1 : 0),
3894                                 &NowDead);
3895   removeFromWorkList(Ptr.Val);
3896   for (unsigned i = 0, e = NowDead.size(); i != e; ++i)
3897     removeFromWorkList(NowDead[i]);
3898   DAG.DeleteNode(Ptr.Val);
3899
3900   return true;
3901 }
3902
3903 /// CombineToPostIndexedLoadStore - Try combine a load / store with a
3904 /// add / sub of the base pointer node into a post-indexed load / store.
3905 /// The transformation folded the add / subtract into the new indexed
3906 /// load / store effectively and all of its uses are redirected to the
3907 /// new load / store.
3908 bool DAGCombiner::CombineToPostIndexedLoadStore(SDNode *N) {
3909   if (!AfterLegalize)
3910     return false;
3911
3912   bool isLoad = true;
3913   SDOperand Ptr;
3914   MVT::ValueType VT;
3915   if (LoadSDNode *LD  = dyn_cast<LoadSDNode>(N)) {
3916     if (LD->getAddressingMode() != ISD::UNINDEXED)
3917       return false;
3918     VT = LD->getLoadedVT();
3919     if (!TLI.isIndexedLoadLegal(ISD::POST_INC, VT) &&
3920         !TLI.isIndexedLoadLegal(ISD::POST_DEC, VT))
3921       return false;
3922     Ptr = LD->getBasePtr();
3923   } else if (StoreSDNode *ST  = dyn_cast<StoreSDNode>(N)) {
3924     if (ST->getAddressingMode() != ISD::UNINDEXED)
3925       return false;
3926     VT = ST->getStoredVT();
3927     if (!TLI.isIndexedStoreLegal(ISD::POST_INC, VT) &&
3928         !TLI.isIndexedStoreLegal(ISD::POST_DEC, VT))
3929       return false;
3930     Ptr = ST->getBasePtr();
3931     isLoad = false;
3932   } else
3933     return false;
3934
3935   if (Ptr.Val->hasOneUse())
3936     return false;
3937
3938   for (SDNode::use_iterator I = Ptr.Val->use_begin(),
3939          E = Ptr.Val->use_end(); I != E; ++I) {
3940     SDNode *Op = *I;
3941     if (Op == N ||
3942         (Op->getOpcode() != ISD::ADD && Op->getOpcode() != ISD::SUB))
3943       continue;
3944
3945     SDOperand BasePtr;
3946     SDOperand Offset;
3947     ISD::MemIndexedMode AM = ISD::UNINDEXED;
3948     if (TLI.getPostIndexedAddressParts(N, Op, BasePtr, Offset, AM, DAG)) {
3949       if (Ptr == Offset)
3950         std::swap(BasePtr, Offset);
3951       if (Ptr != BasePtr)
3952         continue;
3953       // Don't create a indexed load / store with zero offset.
3954       if (isa<ConstantSDNode>(Offset) &&
3955           cast<ConstantSDNode>(Offset)->getValue() == 0)
3956         continue;
3957
3958       // Try turning it into a post-indexed load / store except when
3959       // 1) All uses are load / store ops that use it as base ptr.
3960       // 2) Op must be independent of N, i.e. Op is neither a predecessor
3961       //    nor a successor of N. Otherwise, if Op is folded that would
3962       //    create a cycle.
3963
3964       // Check for #1.
3965       bool TryNext = false;
3966       for (SDNode::use_iterator II = BasePtr.Val->use_begin(),
3967              EE = BasePtr.Val->use_end(); II != EE; ++II) {
3968         SDNode *Use = *II;
3969         if (Use == Ptr.Val)
3970           continue;
3971
3972         // If all the uses are load / store addresses, then don't do the
3973         // transformation.
3974         if (Use->getOpcode() == ISD::ADD || Use->getOpcode() == ISD::SUB){
3975           bool RealUse = false;
3976           for (SDNode::use_iterator III = Use->use_begin(),
3977                  EEE = Use->use_end(); III != EEE; ++III) {
3978             SDNode *UseUse = *III;
3979             if (!((UseUse->getOpcode() == ISD::LOAD &&
3980                    cast<LoadSDNode>(UseUse)->getBasePtr().Val == Use) ||
3981                   (UseUse->getOpcode() == ISD::STORE) &&
3982                   cast<StoreSDNode>(UseUse)->getBasePtr().Val == Use))
3983               RealUse = true;
3984           }
3985
3986           if (!RealUse) {
3987             TryNext = true;
3988             break;
3989           }
3990         }
3991       }
3992       if (TryNext)
3993         continue;
3994
3995       // Check for #2
3996       if (!Op->isPredecessor(N) && !N->isPredecessor(Op)) {
3997         SDOperand Result = isLoad
3998           ? DAG.getIndexedLoad(SDOperand(N,0), BasePtr, Offset, AM)
3999           : DAG.getIndexedStore(SDOperand(N,0), BasePtr, Offset, AM);
4000         ++PostIndexedNodes;
4001         ++NodesCombined;
4002         DOUT << "\nReplacing.5 "; DEBUG(N->dump(&DAG));
4003         DOUT << "\nWith: "; DEBUG(Result.Val->dump(&DAG));
4004         DOUT << '\n';
4005         std::vector<SDNode*> NowDead;
4006         if (isLoad) {
4007           DAG.ReplaceAllUsesOfValueWith(SDOperand(N, 0), Result.getValue(0),
4008                                         &NowDead);
4009           DAG.ReplaceAllUsesOfValueWith(SDOperand(N, 1), Result.getValue(2),
4010                                         &NowDead);
4011         } else {
4012           DAG.ReplaceAllUsesOfValueWith(SDOperand(N, 0), Result.getValue(1),
4013                                         &NowDead);
4014         }
4015
4016         // Nodes can end up on the worklist more than once.  Make sure we do
4017         // not process a node that has been replaced.
4018         for (unsigned i = 0, e = NowDead.size(); i != e; ++i)
4019           removeFromWorkList(NowDead[i]);
4020         // Finally, since the node is now dead, remove it from the graph.
4021         DAG.DeleteNode(N);
4022
4023         // Replace the uses of Use with uses of the updated base value.
4024         DAG.ReplaceAllUsesOfValueWith(SDOperand(Op, 0),
4025                                       Result.getValue(isLoad ? 1 : 0),
4026                                       &NowDead);
4027         removeFromWorkList(Op);
4028         for (unsigned i = 0, e = NowDead.size(); i != e; ++i)
4029           removeFromWorkList(NowDead[i]);
4030         DAG.DeleteNode(Op);
4031
4032         return true;
4033       }
4034     }
4035   }
4036   return false;
4037 }
4038
4039
4040 SDOperand DAGCombiner::visitLOAD(SDNode *N) {
4041   LoadSDNode *LD  = cast<LoadSDNode>(N);
4042   SDOperand Chain = LD->getChain();
4043   SDOperand Ptr   = LD->getBasePtr();
4044
4045   // If load is not volatile and there are no uses of the loaded value (and
4046   // the updated indexed value in case of indexed loads), change uses of the
4047   // chain value into uses of the chain input (i.e. delete the dead load).
4048   if (!LD->isVolatile()) {
4049     if (N->getValueType(1) == MVT::Other) {
4050       // Unindexed loads.
4051       if (N->hasNUsesOfValue(0, 0))
4052         return CombineTo(N, DAG.getNode(ISD::UNDEF, N->getValueType(0)), Chain);
4053     } else {
4054       // Indexed loads.
4055       assert(N->getValueType(2) == MVT::Other && "Malformed indexed loads?");
4056       if (N->hasNUsesOfValue(0, 0) && N->hasNUsesOfValue(0, 1)) {
4057         SDOperand Undef0 = DAG.getNode(ISD::UNDEF, N->getValueType(0));
4058         SDOperand Undef1 = DAG.getNode(ISD::UNDEF, N->getValueType(1));
4059         SDOperand To[] = { Undef0, Undef1, Chain };
4060         return CombineTo(N, To, 3);
4061       }
4062     }
4063   }
4064
4065   // If this load is directly stored, replace the load value with the stored
4066   // value.
4067   // TODO: Handle store large -> read small portion.
4068   // TODO: Handle TRUNCSTORE/LOADEXT
4069   if (LD->getExtensionType() == ISD::NON_EXTLOAD) {
4070     if (ISD::isNON_TRUNCStore(Chain.Val)) {
4071       StoreSDNode *PrevST = cast<StoreSDNode>(Chain);
4072       if (PrevST->getBasePtr() == Ptr &&
4073           PrevST->getValue().getValueType() == N->getValueType(0))
4074       return CombineTo(N, Chain.getOperand(1), Chain);
4075     }
4076   }
4077
4078   if (CombinerAA) {
4079     // Walk up chain skipping non-aliasing memory nodes.
4080     SDOperand BetterChain = FindBetterChain(N, Chain);
4081
4082     // If there is a better chain.
4083     if (Chain != BetterChain) {
4084       SDOperand ReplLoad;
4085
4086       // Replace the chain to void dependency.
4087       if (LD->getExtensionType() == ISD::NON_EXTLOAD) {
4088         ReplLoad = DAG.getLoad(N->getValueType(0), BetterChain, Ptr,
4089                                LD->getSrcValue(), LD->getSrcValueOffset(),
4090                                LD->isVolatile(), LD->getAlignment());
4091       } else {
4092         ReplLoad = DAG.getExtLoad(LD->getExtensionType(),
4093                                   LD->getValueType(0),
4094                                   BetterChain, Ptr, LD->getSrcValue(),
4095                                   LD->getSrcValueOffset(),
4096                                   LD->getLoadedVT(),
4097                                   LD->isVolatile(),
4098                                   LD->getAlignment());
4099       }
4100
4101       // Create token factor to keep old chain connected.
4102       SDOperand Token = DAG.getNode(ISD::TokenFactor, MVT::Other,
4103                                     Chain, ReplLoad.getValue(1));
4104
4105       // Replace uses with load result and token factor. Don't add users
4106       // to work list.
4107       return CombineTo(N, ReplLoad.getValue(0), Token, false);
4108     }
4109   }
4110
4111   // Try transforming N to an indexed load.
4112   if (CombineToPreIndexedLoadStore(N) || CombineToPostIndexedLoadStore(N))
4113     return SDOperand(N, 0);
4114
4115   return SDOperand();
4116 }
4117
4118 SDOperand DAGCombiner::visitSTORE(SDNode *N) {
4119   StoreSDNode *ST  = cast<StoreSDNode>(N);
4120   SDOperand Chain = ST->getChain();
4121   SDOperand Value = ST->getValue();
4122   SDOperand Ptr   = ST->getBasePtr();
4123
4124   // If this is a store of a bit convert, store the input value if the
4125   // resultant store does not need a higher alignment than the original.
4126   if (Value.getOpcode() == ISD::BIT_CONVERT && !ST->isTruncatingStore() &&
4127       ST->getAddressingMode() == ISD::UNINDEXED) {
4128     unsigned Align = ST->getAlignment();
4129     MVT::ValueType SVT = Value.getOperand(0).getValueType();
4130     unsigned OrigAlign = TLI.getTargetMachine().getTargetData()->
4131       getABITypeAlignment(MVT::getTypeForValueType(SVT));
4132     if (Align <= OrigAlign && TLI.isOperationLegal(ISD::STORE, SVT))
4133       return DAG.getStore(Chain, Value.getOperand(0), Ptr, ST->getSrcValue(),
4134                           ST->getSrcValueOffset(), ST->isVolatile(), Align);
4135   }
4136
4137   // Turn 'store float 1.0, Ptr' -> 'store int 0x12345678, Ptr'
4138   if (ConstantFPSDNode *CFP = dyn_cast<ConstantFPSDNode>(Value)) {
4139     if (Value.getOpcode() != ISD::TargetConstantFP) {
4140       SDOperand Tmp;
4141       switch (CFP->getValueType(0)) {
4142       default: assert(0 && "Unknown FP type");
4143       case MVT::f80:    // We don't do this for these yet.
4144       case MVT::f128:
4145       case MVT::ppcf128:
4146         break;
4147       case MVT::f32:
4148         if (!AfterLegalize || TLI.isTypeLegal(MVT::i32)) {
4149           Tmp = DAG.getConstant((uint32_t)CFP->getValueAPF().
4150                               convertToAPInt().getZExtValue(), MVT::i32);
4151           return DAG.getStore(Chain, Tmp, Ptr, ST->getSrcValue(),
4152                               ST->getSrcValueOffset(), ST->isVolatile(),
4153                               ST->getAlignment());
4154         }
4155         break;
4156       case MVT::f64:
4157         if (!AfterLegalize || TLI.isTypeLegal(MVT::i64)) {
4158           Tmp = DAG.getConstant(CFP->getValueAPF().convertToAPInt().
4159                                   getZExtValue(), MVT::i64);
4160           return DAG.getStore(Chain, Tmp, Ptr, ST->getSrcValue(),
4161                               ST->getSrcValueOffset(), ST->isVolatile(),
4162                               ST->getAlignment());
4163         } else if (TLI.isTypeLegal(MVT::i32)) {
4164           // Many FP stores are not made apparent until after legalize, e.g. for
4165           // argument passing.  Since this is so common, custom legalize the
4166           // 64-bit integer store into two 32-bit stores.
4167           uint64_t Val = CFP->getValueAPF().convertToAPInt().getZExtValue();
4168           SDOperand Lo = DAG.getConstant(Val & 0xFFFFFFFF, MVT::i32);
4169           SDOperand Hi = DAG.getConstant(Val >> 32, MVT::i32);
4170           if (!TLI.isLittleEndian()) std::swap(Lo, Hi);
4171
4172           int SVOffset = ST->getSrcValueOffset();
4173           unsigned Alignment = ST->getAlignment();
4174           bool isVolatile = ST->isVolatile();
4175
4176           SDOperand St0 = DAG.getStore(Chain, Lo, Ptr, ST->getSrcValue(),
4177                                        ST->getSrcValueOffset(),
4178                                        isVolatile, ST->getAlignment());
4179           Ptr = DAG.getNode(ISD::ADD, Ptr.getValueType(), Ptr,
4180                             DAG.getConstant(4, Ptr.getValueType()));
4181           SVOffset += 4;
4182           Alignment = MinAlign(Alignment, 4U);
4183           SDOperand St1 = DAG.getStore(Chain, Hi, Ptr, ST->getSrcValue(),
4184                                        SVOffset, isVolatile, Alignment);
4185           return DAG.getNode(ISD::TokenFactor, MVT::Other, St0, St1);
4186         }
4187         break;
4188       }
4189     }
4190   }
4191
4192   if (CombinerAA) {
4193     // Walk up chain skipping non-aliasing memory nodes.
4194     SDOperand BetterChain = FindBetterChain(N, Chain);
4195
4196     // If there is a better chain.
4197     if (Chain != BetterChain) {
4198       // Replace the chain to avoid dependency.
4199       SDOperand ReplStore;
4200       if (ST->isTruncatingStore()) {
4201         ReplStore = DAG.getTruncStore(BetterChain, Value, Ptr,
4202           ST->getSrcValue(), ST->getSrcValueOffset(), ST->getStoredVT(),
4203           ST->isVolatile(), ST->getAlignment());
4204       } else {
4205         ReplStore = DAG.getStore(BetterChain, Value, Ptr,
4206           ST->getSrcValue(), ST->getSrcValueOffset(),
4207           ST->isVolatile(), ST->getAlignment());
4208       }
4209
4210       // Create token to keep both nodes around.
4211       SDOperand Token =
4212         DAG.getNode(ISD::TokenFactor, MVT::Other, Chain, ReplStore);
4213
4214       // Don't add users to work list.
4215       return CombineTo(N, Token, false);
4216     }
4217   }
4218
4219   // Try transforming N to an indexed store.
4220   if (CombineToPreIndexedLoadStore(N) || CombineToPostIndexedLoadStore(N))
4221     return SDOperand(N, 0);
4222
4223   // FIXME: is there such a think as a truncating indexed store?
4224   if (ST->isTruncatingStore() && ST->getAddressingMode() == ISD::UNINDEXED &&
4225       MVT::isInteger(Value.getValueType())) {
4226     // See if we can simplify the input to this truncstore with knowledge that
4227     // only the low bits are being used.  For example:
4228     // "truncstore (or (shl x, 8), y), i8"  -> "truncstore y, i8"
4229     SDOperand Shorter =
4230       GetDemandedBits(Value, MVT::getIntVTBitMask(ST->getStoredVT()));
4231     AddToWorkList(Value.Val);
4232     if (Shorter.Val)
4233       return DAG.getTruncStore(Chain, Shorter, Ptr, ST->getSrcValue(),
4234                                ST->getSrcValueOffset(), ST->getStoredVT(),
4235                                ST->isVolatile(), ST->getAlignment());
4236
4237     // Otherwise, see if we can simplify the operation with
4238     // SimplifyDemandedBits, which only works if the value has a single use.
4239     if (SimplifyDemandedBits(Value, MVT::getIntVTBitMask(ST->getStoredVT())))
4240       return SDOperand(N, 0);
4241   }
4242
4243   return SDOperand();
4244 }
4245
4246 SDOperand DAGCombiner::visitINSERT_VECTOR_ELT(SDNode *N) {
4247   SDOperand InVec = N->getOperand(0);
4248   SDOperand InVal = N->getOperand(1);
4249   SDOperand EltNo = N->getOperand(2);
4250
4251   // If the invec is a BUILD_VECTOR and if EltNo is a constant, build a new
4252   // vector with the inserted element.
4253   if (InVec.getOpcode() == ISD::BUILD_VECTOR && isa<ConstantSDNode>(EltNo)) {
4254     unsigned Elt = cast<ConstantSDNode>(EltNo)->getValue();
4255     SmallVector<SDOperand, 8> Ops(InVec.Val->op_begin(), InVec.Val->op_end());
4256     if (Elt < Ops.size())
4257       Ops[Elt] = InVal;
4258     return DAG.getNode(ISD::BUILD_VECTOR, InVec.getValueType(),
4259                        &Ops[0], Ops.size());
4260   }
4261
4262   return SDOperand();
4263 }
4264
4265 SDOperand DAGCombiner::visitEXTRACT_VECTOR_ELT(SDNode *N) {
4266   SDOperand InVec = N->getOperand(0);
4267   SDOperand EltNo = N->getOperand(1);
4268
4269   // (vextract (v4f32 s2v (f32 load $addr)), 0) -> (f32 load $addr)
4270   // (vextract (v4i32 bc (v4f32 s2v (f32 load $addr))), 0) -> (i32 load $addr)
4271   if (isa<ConstantSDNode>(EltNo)) {
4272     unsigned Elt = cast<ConstantSDNode>(EltNo)->getValue();
4273     bool NewLoad = false;
4274     if (Elt == 0) {
4275       MVT::ValueType VT = InVec.getValueType();
4276       MVT::ValueType EVT = MVT::getVectorElementType(VT);
4277       MVT::ValueType LVT = EVT;
4278       unsigned NumElts = MVT::getVectorNumElements(VT);
4279       if (InVec.getOpcode() == ISD::BIT_CONVERT) {
4280         MVT::ValueType BCVT = InVec.getOperand(0).getValueType();
4281         if (!MVT::isVector(BCVT) ||
4282             NumElts != MVT::getVectorNumElements(BCVT))
4283           return SDOperand();
4284         InVec = InVec.getOperand(0);
4285         EVT = MVT::getVectorElementType(BCVT);
4286         NewLoad = true;
4287       }
4288       if (InVec.getOpcode() == ISD::SCALAR_TO_VECTOR &&
4289           InVec.getOperand(0).getValueType() == EVT &&
4290           ISD::isNormalLoad(InVec.getOperand(0).Val) &&
4291           InVec.getOperand(0).hasOneUse()) {
4292         LoadSDNode *LN0 = cast<LoadSDNode>(InVec.getOperand(0));
4293         unsigned Align = LN0->getAlignment();
4294         if (NewLoad) {
4295           // Check the resultant load doesn't need a higher alignment than the
4296           // original load.
4297           unsigned NewAlign = TLI.getTargetMachine().getTargetData()->
4298             getABITypeAlignment(MVT::getTypeForValueType(LVT));
4299           if (!TLI.isOperationLegal(ISD::LOAD, LVT) || NewAlign > Align)
4300             return SDOperand();
4301           Align = NewAlign;
4302         }
4303
4304         return DAG.getLoad(LVT, LN0->getChain(), LN0->getBasePtr(),
4305                            LN0->getSrcValue(), LN0->getSrcValueOffset(),
4306                            LN0->isVolatile(), Align);
4307       }
4308     }
4309   }
4310   return SDOperand();
4311 }
4312
4313
4314 SDOperand DAGCombiner::visitBUILD_VECTOR(SDNode *N) {
4315   unsigned NumInScalars = N->getNumOperands();
4316   MVT::ValueType VT = N->getValueType(0);
4317   unsigned NumElts = MVT::getVectorNumElements(VT);
4318   MVT::ValueType EltType = MVT::getVectorElementType(VT);
4319
4320   // Check to see if this is a BUILD_VECTOR of a bunch of EXTRACT_VECTOR_ELT
4321   // operations.  If so, and if the EXTRACT_VECTOR_ELT vector inputs come from
4322   // at most two distinct vectors, turn this into a shuffle node.
4323   SDOperand VecIn1, VecIn2;
4324   for (unsigned i = 0; i != NumInScalars; ++i) {
4325     // Ignore undef inputs.
4326     if (N->getOperand(i).getOpcode() == ISD::UNDEF) continue;
4327
4328     // If this input is something other than a EXTRACT_VECTOR_ELT with a
4329     // constant index, bail out.
4330     if (N->getOperand(i).getOpcode() != ISD::EXTRACT_VECTOR_ELT ||
4331         !isa<ConstantSDNode>(N->getOperand(i).getOperand(1))) {
4332       VecIn1 = VecIn2 = SDOperand(0, 0);
4333       break;
4334     }
4335
4336     // If the input vector type disagrees with the result of the build_vector,
4337     // we can't make a shuffle.
4338     SDOperand ExtractedFromVec = N->getOperand(i).getOperand(0);
4339     if (ExtractedFromVec.getValueType() != VT) {
4340       VecIn1 = VecIn2 = SDOperand(0, 0);
4341       break;
4342     }
4343
4344     // Otherwise, remember this.  We allow up to two distinct input vectors.
4345     if (ExtractedFromVec == VecIn1 || ExtractedFromVec == VecIn2)
4346       continue;
4347
4348     if (VecIn1.Val == 0) {
4349       VecIn1 = ExtractedFromVec;
4350     } else if (VecIn2.Val == 0) {
4351       VecIn2 = ExtractedFromVec;
4352     } else {
4353       // Too many inputs.
4354       VecIn1 = VecIn2 = SDOperand(0, 0);
4355       break;
4356     }
4357   }
4358
4359   // If everything is good, we can make a shuffle operation.
4360   if (VecIn1.Val) {
4361     SmallVector<SDOperand, 8> BuildVecIndices;
4362     for (unsigned i = 0; i != NumInScalars; ++i) {
4363       if (N->getOperand(i).getOpcode() == ISD::UNDEF) {
4364         BuildVecIndices.push_back(DAG.getNode(ISD::UNDEF, TLI.getPointerTy()));
4365         continue;
4366       }
4367
4368       SDOperand Extract = N->getOperand(i);
4369
4370       // If extracting from the first vector, just use the index directly.
4371       if (Extract.getOperand(0) == VecIn1) {
4372         BuildVecIndices.push_back(Extract.getOperand(1));
4373         continue;
4374       }
4375
4376       // Otherwise, use InIdx + VecSize
4377       unsigned Idx = cast<ConstantSDNode>(Extract.getOperand(1))->getValue();
4378       BuildVecIndices.push_back(DAG.getConstant(Idx+NumInScalars,
4379                                                 TLI.getPointerTy()));
4380     }
4381
4382     // Add count and size info.
4383     MVT::ValueType BuildVecVT =
4384       MVT::getVectorType(TLI.getPointerTy(), NumElts);
4385
4386     // Return the new VECTOR_SHUFFLE node.
4387     SDOperand Ops[5];
4388     Ops[0] = VecIn1;
4389     if (VecIn2.Val) {
4390       Ops[1] = VecIn2;
4391     } else {
4392       // Use an undef build_vector as input for the second operand.
4393       std::vector<SDOperand> UnOps(NumInScalars,
4394                                    DAG.getNode(ISD::UNDEF,
4395                                                EltType));
4396       Ops[1] = DAG.getNode(ISD::BUILD_VECTOR, VT,
4397                            &UnOps[0], UnOps.size());
4398       AddToWorkList(Ops[1].Val);
4399     }
4400     Ops[2] = DAG.getNode(ISD::BUILD_VECTOR, BuildVecVT,
4401                          &BuildVecIndices[0], BuildVecIndices.size());
4402     return DAG.getNode(ISD::VECTOR_SHUFFLE, VT, Ops, 3);
4403   }
4404
4405   return SDOperand();
4406 }
4407
4408 SDOperand DAGCombiner::visitCONCAT_VECTORS(SDNode *N) {
4409   // TODO: Check to see if this is a CONCAT_VECTORS of a bunch of
4410   // EXTRACT_SUBVECTOR operations.  If so, and if the EXTRACT_SUBVECTOR vector
4411   // inputs come from at most two distinct vectors, turn this into a shuffle
4412   // node.
4413
4414   // If we only have one input vector, we don't need to do any concatenation.
4415   if (N->getNumOperands() == 1) {
4416     return N->getOperand(0);
4417   }
4418
4419   return SDOperand();
4420 }
4421
4422 SDOperand DAGCombiner::visitVECTOR_SHUFFLE(SDNode *N) {
4423   SDOperand ShufMask = N->getOperand(2);
4424   unsigned NumElts = ShufMask.getNumOperands();
4425
4426   // If the shuffle mask is an identity operation on the LHS, return the LHS.
4427   bool isIdentity = true;
4428   for (unsigned i = 0; i != NumElts; ++i) {
4429     if (ShufMask.getOperand(i).getOpcode() != ISD::UNDEF &&
4430         cast<ConstantSDNode>(ShufMask.getOperand(i))->getValue() != i) {
4431       isIdentity = false;
4432       break;
4433     }
4434   }
4435   if (isIdentity) return N->getOperand(0);
4436
4437   // If the shuffle mask is an identity operation on the RHS, return the RHS.
4438   isIdentity = true;
4439   for (unsigned i = 0; i != NumElts; ++i) {
4440     if (ShufMask.getOperand(i).getOpcode() != ISD::UNDEF &&
4441         cast<ConstantSDNode>(ShufMask.getOperand(i))->getValue() != i+NumElts) {
4442       isIdentity = false;
4443       break;
4444     }
4445   }
4446   if (isIdentity) return N->getOperand(1);
4447
4448   // Check if the shuffle is a unary shuffle, i.e. one of the vectors is not
4449   // needed at all.
4450   bool isUnary = true;
4451   bool isSplat = true;
4452   int VecNum = -1;
4453   unsigned BaseIdx = 0;
4454   for (unsigned i = 0; i != NumElts; ++i)
4455     if (ShufMask.getOperand(i).getOpcode() != ISD::UNDEF) {
4456       unsigned Idx = cast<ConstantSDNode>(ShufMask.getOperand(i))->getValue();
4457       int V = (Idx < NumElts) ? 0 : 1;
4458       if (VecNum == -1) {
4459         VecNum = V;
4460         BaseIdx = Idx;
4461       } else {
4462         if (BaseIdx != Idx)
4463           isSplat = false;
4464         if (VecNum != V) {
4465           isUnary = false;
4466           break;
4467         }
4468       }
4469     }
4470
4471   SDOperand N0 = N->getOperand(0);
4472   SDOperand N1 = N->getOperand(1);
4473   // Normalize unary shuffle so the RHS is undef.
4474   if (isUnary && VecNum == 1)
4475     std::swap(N0, N1);
4476
4477   // If it is a splat, check if the argument vector is a build_vector with
4478   // all scalar elements the same.
4479   if (isSplat) {
4480     SDNode *V = N0.Val;
4481
4482     // If this is a bit convert that changes the element type of the vector but
4483     // not the number of vector elements, look through it.  Be careful not to
4484     // look though conversions that change things like v4f32 to v2f64.
4485     if (V->getOpcode() == ISD::BIT_CONVERT) {
4486       SDOperand ConvInput = V->getOperand(0);
4487       if (MVT::getVectorNumElements(ConvInput.getValueType()) == NumElts)
4488         V = ConvInput.Val;
4489     }
4490
4491     if (V->getOpcode() == ISD::BUILD_VECTOR) {
4492       unsigned NumElems = V->getNumOperands();
4493       if (NumElems > BaseIdx) {
4494         SDOperand Base;
4495         bool AllSame = true;
4496         for (unsigned i = 0; i != NumElems; ++i) {
4497           if (V->getOperand(i).getOpcode() != ISD::UNDEF) {
4498             Base = V->getOperand(i);
4499             break;
4500           }
4501         }
4502         // Splat of <u, u, u, u>, return <u, u, u, u>
4503         if (!Base.Val)
4504           return N0;
4505         for (unsigned i = 0; i != NumElems; ++i) {
4506           if (V->getOperand(i) != Base) {
4507             AllSame = false;
4508             break;
4509           }
4510         }
4511         // Splat of <x, x, x, x>, return <x, x, x, x>
4512         if (AllSame)
4513           return N0;
4514       }
4515     }
4516   }
4517
4518   // If it is a unary or the LHS and the RHS are the same node, turn the RHS
4519   // into an undef.
4520   if (isUnary || N0 == N1) {
4521     // Check the SHUFFLE mask, mapping any inputs from the 2nd operand into the
4522     // first operand.
4523     SmallVector<SDOperand, 8> MappedOps;
4524     for (unsigned i = 0; i != NumElts; ++i) {
4525       if (ShufMask.getOperand(i).getOpcode() == ISD::UNDEF ||
4526           cast<ConstantSDNode>(ShufMask.getOperand(i))->getValue() < NumElts) {
4527         MappedOps.push_back(ShufMask.getOperand(i));
4528       } else {
4529         unsigned NewIdx =
4530           cast<ConstantSDNode>(ShufMask.getOperand(i))->getValue() - NumElts;
4531         MappedOps.push_back(DAG.getConstant(NewIdx, MVT::i32));
4532       }
4533     }
4534     ShufMask = DAG.getNode(ISD::BUILD_VECTOR, ShufMask.getValueType(),
4535                            &MappedOps[0], MappedOps.size());
4536     AddToWorkList(ShufMask.Val);
4537     return DAG.getNode(ISD::VECTOR_SHUFFLE, N->getValueType(0),
4538                        N0,
4539                        DAG.getNode(ISD::UNDEF, N->getValueType(0)),
4540                        ShufMask);
4541   }
4542
4543   return SDOperand();
4544 }
4545
4546 /// XformToShuffleWithZero - Returns a vector_shuffle if it able to transform
4547 /// an AND to a vector_shuffle with the destination vector and a zero vector.
4548 /// e.g. AND V, <0xffffffff, 0, 0xffffffff, 0>. ==>
4549 ///      vector_shuffle V, Zero, <0, 4, 2, 4>
4550 SDOperand DAGCombiner::XformToShuffleWithZero(SDNode *N) {
4551   SDOperand LHS = N->getOperand(0);
4552   SDOperand RHS = N->getOperand(1);
4553   if (N->getOpcode() == ISD::AND) {
4554     if (RHS.getOpcode() == ISD::BIT_CONVERT)
4555       RHS = RHS.getOperand(0);
4556     if (RHS.getOpcode() == ISD::BUILD_VECTOR) {
4557       std::vector<SDOperand> IdxOps;
4558       unsigned NumOps = RHS.getNumOperands();
4559       unsigned NumElts = NumOps;
4560       MVT::ValueType EVT = MVT::getVectorElementType(RHS.getValueType());
4561       for (unsigned i = 0; i != NumElts; ++i) {
4562         SDOperand Elt = RHS.getOperand(i);
4563         if (!isa<ConstantSDNode>(Elt))
4564           return SDOperand();
4565         else if (cast<ConstantSDNode>(Elt)->isAllOnesValue())
4566           IdxOps.push_back(DAG.getConstant(i, EVT));
4567         else if (cast<ConstantSDNode>(Elt)->isNullValue())
4568           IdxOps.push_back(DAG.getConstant(NumElts, EVT));
4569         else
4570           return SDOperand();
4571       }
4572
4573       // Let's see if the target supports this vector_shuffle.
4574       if (!TLI.isVectorClearMaskLegal(IdxOps, EVT, DAG))
4575         return SDOperand();
4576
4577       // Return the new VECTOR_SHUFFLE node.
4578       MVT::ValueType VT = MVT::getVectorType(EVT, NumElts);
4579       std::vector<SDOperand> Ops;
4580       LHS = DAG.getNode(ISD::BIT_CONVERT, VT, LHS);
4581       Ops.push_back(LHS);
4582       AddToWorkList(LHS.Val);
4583       std::vector<SDOperand> ZeroOps(NumElts, DAG.getConstant(0, EVT));
4584       Ops.push_back(DAG.getNode(ISD::BUILD_VECTOR, VT,
4585                                 &ZeroOps[0], ZeroOps.size()));
4586       Ops.push_back(DAG.getNode(ISD::BUILD_VECTOR, VT,
4587                                 &IdxOps[0], IdxOps.size()));
4588       SDOperand Result = DAG.getNode(ISD::VECTOR_SHUFFLE, VT,
4589                                      &Ops[0], Ops.size());
4590       if (VT != LHS.getValueType()) {
4591         Result = DAG.getNode(ISD::BIT_CONVERT, LHS.getValueType(), Result);
4592       }
4593       return Result;
4594     }
4595   }
4596   return SDOperand();
4597 }
4598
4599 /// SimplifyVBinOp - Visit a binary vector operation, like ADD.
4600 SDOperand DAGCombiner::SimplifyVBinOp(SDNode *N) {
4601   // After legalize, the target may be depending on adds and other
4602   // binary ops to provide legal ways to construct constants or other
4603   // things. Simplifying them may result in a loss of legality.
4604   if (AfterLegalize) return SDOperand();
4605
4606   MVT::ValueType VT = N->getValueType(0);
4607   assert(MVT::isVector(VT) && "SimplifyVBinOp only works on vectors!");
4608
4609   MVT::ValueType EltType = MVT::getVectorElementType(VT);
4610   SDOperand LHS = N->getOperand(0);
4611   SDOperand RHS = N->getOperand(1);
4612   SDOperand Shuffle = XformToShuffleWithZero(N);
4613   if (Shuffle.Val) return Shuffle;
4614
4615   // If the LHS and RHS are BUILD_VECTOR nodes, see if we can constant fold
4616   // this operation.
4617   if (LHS.getOpcode() == ISD::BUILD_VECTOR &&
4618       RHS.getOpcode() == ISD::BUILD_VECTOR) {
4619     SmallVector<SDOperand, 8> Ops;
4620     for (unsigned i = 0, e = LHS.getNumOperands(); i != e; ++i) {
4621       SDOperand LHSOp = LHS.getOperand(i);
4622       SDOperand RHSOp = RHS.getOperand(i);
4623       // If these two elements can't be folded, bail out.
4624       if ((LHSOp.getOpcode() != ISD::UNDEF &&
4625            LHSOp.getOpcode() != ISD::Constant &&
4626            LHSOp.getOpcode() != ISD::ConstantFP) ||
4627           (RHSOp.getOpcode() != ISD::UNDEF &&
4628            RHSOp.getOpcode() != ISD::Constant &&
4629            RHSOp.getOpcode() != ISD::ConstantFP))
4630         break;
4631       // Can't fold divide by zero.
4632       if (N->getOpcode() == ISD::SDIV || N->getOpcode() == ISD::UDIV ||
4633           N->getOpcode() == ISD::FDIV) {
4634         if ((RHSOp.getOpcode() == ISD::Constant &&
4635              cast<ConstantSDNode>(RHSOp.Val)->isNullValue()) ||
4636             (RHSOp.getOpcode() == ISD::ConstantFP &&
4637              cast<ConstantFPSDNode>(RHSOp.Val)->getValueAPF().isZero()))
4638           break;
4639       }
4640       Ops.push_back(DAG.getNode(N->getOpcode(), EltType, LHSOp, RHSOp));
4641       AddToWorkList(Ops.back().Val);
4642       assert((Ops.back().getOpcode() == ISD::UNDEF ||
4643               Ops.back().getOpcode() == ISD::Constant ||
4644               Ops.back().getOpcode() == ISD::ConstantFP) &&
4645              "Scalar binop didn't fold!");
4646     }
4647
4648     if (Ops.size() == LHS.getNumOperands()) {
4649       MVT::ValueType VT = LHS.getValueType();
4650       return DAG.getNode(ISD::BUILD_VECTOR, VT, &Ops[0], Ops.size());
4651     }
4652   }
4653
4654   return SDOperand();
4655 }
4656
4657 SDOperand DAGCombiner::SimplifySelect(SDOperand N0, SDOperand N1, SDOperand N2){
4658   assert(N0.getOpcode() ==ISD::SETCC && "First argument must be a SetCC node!");
4659
4660   SDOperand SCC = SimplifySelectCC(N0.getOperand(0), N0.getOperand(1), N1, N2,
4661                                  cast<CondCodeSDNode>(N0.getOperand(2))->get());
4662   // If we got a simplified select_cc node back from SimplifySelectCC, then
4663   // break it down into a new SETCC node, and a new SELECT node, and then return
4664   // the SELECT node, since we were called with a SELECT node.
4665   if (SCC.Val) {
4666     // Check to see if we got a select_cc back (to turn into setcc/select).
4667     // Otherwise, just return whatever node we got back, like fabs.
4668     if (SCC.getOpcode() == ISD::SELECT_CC) {
4669       SDOperand SETCC = DAG.getNode(ISD::SETCC, N0.getValueType(),
4670                                     SCC.getOperand(0), SCC.getOperand(1),
4671                                     SCC.getOperand(4));
4672       AddToWorkList(SETCC.Val);
4673       return DAG.getNode(ISD::SELECT, SCC.getValueType(), SCC.getOperand(2),
4674                          SCC.getOperand(3), SETCC);
4675     }
4676     return SCC;
4677   }
4678   return SDOperand();
4679 }
4680
4681 /// SimplifySelectOps - Given a SELECT or a SELECT_CC node, where LHS and RHS
4682 /// are the two values being selected between, see if we can simplify the
4683 /// select.  Callers of this should assume that TheSelect is deleted if this
4684 /// returns true.  As such, they should return the appropriate thing (e.g. the
4685 /// node) back to the top-level of the DAG combiner loop to avoid it being
4686 /// looked at.
4687 ///
4688 bool DAGCombiner::SimplifySelectOps(SDNode *TheSelect, SDOperand LHS,
4689                                     SDOperand RHS) {
4690
4691   // If this is a select from two identical things, try to pull the operation
4692   // through the select.
4693   if (LHS.getOpcode() == RHS.getOpcode() && LHS.hasOneUse() && RHS.hasOneUse()){
4694     // If this is a load and the token chain is identical, replace the select
4695     // of two loads with a load through a select of the address to load from.
4696     // This triggers in things like "select bool X, 10.0, 123.0" after the FP
4697     // constants have been dropped into the constant pool.
4698     if (LHS.getOpcode() == ISD::LOAD &&
4699         // Token chains must be identical.
4700         LHS.getOperand(0) == RHS.getOperand(0)) {
4701       LoadSDNode *LLD = cast<LoadSDNode>(LHS);
4702       LoadSDNode *RLD = cast<LoadSDNode>(RHS);
4703
4704       // If this is an EXTLOAD, the VT's must match.
4705       if (LLD->getLoadedVT() == RLD->getLoadedVT()) {
4706         // FIXME: this conflates two src values, discarding one.  This is not
4707         // the right thing to do, but nothing uses srcvalues now.  When they do,
4708         // turn SrcValue into a list of locations.
4709         SDOperand Addr;
4710         if (TheSelect->getOpcode() == ISD::SELECT) {
4711           // Check that the condition doesn't reach either load.  If so, folding
4712           // this will induce a cycle into the DAG.
4713           if (!LLD->isPredecessor(TheSelect->getOperand(0).Val) &&
4714               !RLD->isPredecessor(TheSelect->getOperand(0).Val)) {
4715             Addr = DAG.getNode(ISD::SELECT, LLD->getBasePtr().getValueType(),
4716                                TheSelect->getOperand(0), LLD->getBasePtr(),
4717                                RLD->getBasePtr());
4718           }
4719         } else {
4720           // Check that the condition doesn't reach either load.  If so, folding
4721           // this will induce a cycle into the DAG.
4722           if (!LLD->isPredecessor(TheSelect->getOperand(0).Val) &&
4723               !RLD->isPredecessor(TheSelect->getOperand(0).Val) &&
4724               !LLD->isPredecessor(TheSelect->getOperand(1).Val) &&
4725               !RLD->isPredecessor(TheSelect->getOperand(1).Val)) {
4726             Addr = DAG.getNode(ISD::SELECT_CC, LLD->getBasePtr().getValueType(),
4727                              TheSelect->getOperand(0),
4728                              TheSelect->getOperand(1),
4729                              LLD->getBasePtr(), RLD->getBasePtr(),
4730                              TheSelect->getOperand(4));
4731           }
4732         }
4733
4734         if (Addr.Val) {
4735           SDOperand Load;
4736           if (LLD->getExtensionType() == ISD::NON_EXTLOAD)
4737             Load = DAG.getLoad(TheSelect->getValueType(0), LLD->getChain(),
4738                                Addr,LLD->getSrcValue(),
4739                                LLD->getSrcValueOffset(),
4740                                LLD->isVolatile(),
4741                                LLD->getAlignment());
4742           else {
4743             Load = DAG.getExtLoad(LLD->getExtensionType(),
4744                                   TheSelect->getValueType(0),
4745                                   LLD->getChain(), Addr, LLD->getSrcValue(),
4746                                   LLD->getSrcValueOffset(),
4747                                   LLD->getLoadedVT(),
4748                                   LLD->isVolatile(),
4749                                   LLD->getAlignment());
4750           }
4751           // Users of the select now use the result of the load.
4752           CombineTo(TheSelect, Load);
4753
4754           // Users of the old loads now use the new load's chain.  We know the
4755           // old-load value is dead now.
4756           CombineTo(LHS.Val, Load.getValue(0), Load.getValue(1));
4757           CombineTo(RHS.Val, Load.getValue(0), Load.getValue(1));
4758           return true;
4759         }
4760       }
4761     }
4762   }
4763
4764   return false;
4765 }
4766
4767 SDOperand DAGCombiner::SimplifySelectCC(SDOperand N0, SDOperand N1,
4768                                         SDOperand N2, SDOperand N3,
4769                                         ISD::CondCode CC, bool NotExtCompare) {
4770
4771   MVT::ValueType VT = N2.getValueType();
4772   ConstantSDNode *N1C = dyn_cast<ConstantSDNode>(N1.Val);
4773   ConstantSDNode *N2C = dyn_cast<ConstantSDNode>(N2.Val);
4774   ConstantSDNode *N3C = dyn_cast<ConstantSDNode>(N3.Val);
4775
4776   // Determine if the condition we're dealing with is constant
4777   SDOperand SCC = SimplifySetCC(TLI.getSetCCResultTy(), N0, N1, CC, false);
4778   if (SCC.Val) AddToWorkList(SCC.Val);
4779   ConstantSDNode *SCCC = dyn_cast_or_null<ConstantSDNode>(SCC.Val);
4780
4781   // fold select_cc true, x, y -> x
4782   if (SCCC && SCCC->getValue())
4783     return N2;
4784   // fold select_cc false, x, y -> y
4785   if (SCCC && SCCC->getValue() == 0)
4786     return N3;
4787
4788   // Check to see if we can simplify the select into an fabs node
4789   if (ConstantFPSDNode *CFP = dyn_cast<ConstantFPSDNode>(N1)) {
4790     // Allow either -0.0 or 0.0
4791     if (CFP->getValueAPF().isZero()) {
4792       // select (setg[te] X, +/-0.0), X, fneg(X) -> fabs
4793       if ((CC == ISD::SETGE || CC == ISD::SETGT) &&
4794           N0 == N2 && N3.getOpcode() == ISD::FNEG &&
4795           N2 == N3.getOperand(0))
4796         return DAG.getNode(ISD::FABS, VT, N0);
4797
4798       // select (setl[te] X, +/-0.0), fneg(X), X -> fabs
4799       if ((CC == ISD::SETLT || CC == ISD::SETLE) &&
4800           N0 == N3 && N2.getOpcode() == ISD::FNEG &&
4801           N2.getOperand(0) == N3)
4802         return DAG.getNode(ISD::FABS, VT, N3);
4803     }
4804   }
4805
4806   // Check to see if we can perform the "gzip trick", transforming
4807   // select_cc setlt X, 0, A, 0 -> and (sra X, size(X)-1), A
4808   if (N1C && N3C && N3C->isNullValue() && CC == ISD::SETLT &&
4809       MVT::isInteger(N0.getValueType()) &&
4810       MVT::isInteger(N2.getValueType()) &&
4811       (N1C->isNullValue() ||                    // (a < 0) ? b : 0
4812        (N1C->getValue() == 1 && N0 == N2))) {   // (a < 1) ? a : 0
4813     MVT::ValueType XType = N0.getValueType();
4814     MVT::ValueType AType = N2.getValueType();
4815     if (XType >= AType) {
4816       // and (sra X, size(X)-1, A) -> "and (srl X, C2), A" iff A is a
4817       // single-bit constant.
4818       if (N2C && ((N2C->getValue() & (N2C->getValue()-1)) == 0)) {
4819         unsigned ShCtV = Log2_64(N2C->getValue());
4820         ShCtV = MVT::getSizeInBits(XType)-ShCtV-1;
4821         SDOperand ShCt = DAG.getConstant(ShCtV, TLI.getShiftAmountTy());
4822         SDOperand Shift = DAG.getNode(ISD::SRL, XType, N0, ShCt);
4823         AddToWorkList(Shift.Val);
4824         if (XType > AType) {
4825           Shift = DAG.getNode(ISD::TRUNCATE, AType, Shift);
4826           AddToWorkList(Shift.Val);
4827         }
4828         return DAG.getNode(ISD::AND, AType, Shift, N2);
4829       }
4830       SDOperand Shift = DAG.getNode(ISD::SRA, XType, N0,
4831                                     DAG.getConstant(MVT::getSizeInBits(XType)-1,
4832                                                     TLI.getShiftAmountTy()));
4833       AddToWorkList(Shift.Val);
4834       if (XType > AType) {
4835         Shift = DAG.getNode(ISD::TRUNCATE, AType, Shift);
4836         AddToWorkList(Shift.Val);
4837       }
4838       return DAG.getNode(ISD::AND, AType, Shift, N2);
4839     }
4840   }
4841
4842   // fold select C, 16, 0 -> shl C, 4
4843   if (N2C && N3C && N3C->isNullValue() && isPowerOf2_64(N2C->getValue()) &&
4844       TLI.getSetCCResultContents() == TargetLowering::ZeroOrOneSetCCResult) {
4845
4846     // If the caller doesn't want us to simplify this into a zext of a compare,
4847     // don't do it.
4848     if (NotExtCompare && N2C->getValue() == 1)
4849       return SDOperand();
4850
4851     // Get a SetCC of the condition
4852     // FIXME: Should probably make sure that setcc is legal if we ever have a
4853     // target where it isn't.
4854     SDOperand Temp, SCC;
4855     // cast from setcc result type to select result type
4856     if (AfterLegalize) {
4857       SCC  = DAG.getSetCC(TLI.getSetCCResultTy(), N0, N1, CC);
4858       if (N2.getValueType() < SCC.getValueType())
4859         Temp = DAG.getZeroExtendInReg(SCC, N2.getValueType());
4860       else
4861         Temp = DAG.getNode(ISD::ZERO_EXTEND, N2.getValueType(), SCC);
4862     } else {
4863       SCC  = DAG.getSetCC(MVT::i1, N0, N1, CC);
4864       Temp = DAG.getNode(ISD::ZERO_EXTEND, N2.getValueType(), SCC);
4865     }
4866     AddToWorkList(SCC.Val);
4867     AddToWorkList(Temp.Val);
4868
4869     if (N2C->getValue() == 1)
4870       return Temp;
4871     // shl setcc result by log2 n2c
4872     return DAG.getNode(ISD::SHL, N2.getValueType(), Temp,
4873                        DAG.getConstant(Log2_64(N2C->getValue()),
4874                                        TLI.getShiftAmountTy()));
4875   }
4876
4877   // Check to see if this is the equivalent of setcc
4878   // FIXME: Turn all of these into setcc if setcc if setcc is legal
4879   // otherwise, go ahead with the folds.
4880   if (0 && N3C && N3C->isNullValue() && N2C && (N2C->getValue() == 1ULL)) {
4881     MVT::ValueType XType = N0.getValueType();
4882     if (TLI.isOperationLegal(ISD::SETCC, TLI.getSetCCResultTy())) {
4883       SDOperand Res = DAG.getSetCC(TLI.getSetCCResultTy(), N0, N1, CC);
4884       if (Res.getValueType() != VT)
4885         Res = DAG.getNode(ISD::ZERO_EXTEND, VT, Res);
4886       return Res;
4887     }
4888
4889     // seteq X, 0 -> srl (ctlz X, log2(size(X)))
4890     if (N1C && N1C->isNullValue() && CC == ISD::SETEQ &&
4891         TLI.isOperationLegal(ISD::CTLZ, XType)) {
4892       SDOperand Ctlz = DAG.getNode(ISD::CTLZ, XType, N0);
4893       return DAG.getNode(ISD::SRL, XType, Ctlz,
4894                          DAG.getConstant(Log2_32(MVT::getSizeInBits(XType)),
4895                                          TLI.getShiftAmountTy()));
4896     }
4897     // setgt X, 0 -> srl (and (-X, ~X), size(X)-1)
4898     if (N1C && N1C->isNullValue() && CC == ISD::SETGT) {
4899       SDOperand NegN0 = DAG.getNode(ISD::SUB, XType, DAG.getConstant(0, XType),
4900                                     N0);
4901       SDOperand NotN0 = DAG.getNode(ISD::XOR, XType, N0,
4902                                     DAG.getConstant(~0ULL, XType));
4903       return DAG.getNode(ISD::SRL, XType,
4904                          DAG.getNode(ISD::AND, XType, NegN0, NotN0),
4905                          DAG.getConstant(MVT::getSizeInBits(XType)-1,
4906                                          TLI.getShiftAmountTy()));
4907     }
4908     // setgt X, -1 -> xor (srl (X, size(X)-1), 1)
4909     if (N1C && N1C->isAllOnesValue() && CC == ISD::SETGT) {
4910       SDOperand Sign = DAG.getNode(ISD::SRL, XType, N0,
4911                                    DAG.getConstant(MVT::getSizeInBits(XType)-1,
4912                                                    TLI.getShiftAmountTy()));
4913       return DAG.getNode(ISD::XOR, XType, Sign, DAG.getConstant(1, XType));
4914     }
4915   }
4916
4917   // Check to see if this is an integer abs. select_cc setl[te] X, 0, -X, X ->
4918   // Y = sra (X, size(X)-1); xor (add (X, Y), Y)
4919   if (N1C && N1C->isNullValue() && (CC == ISD::SETLT || CC == ISD::SETLE) &&
4920       N0 == N3 && N2.getOpcode() == ISD::SUB && N0 == N2.getOperand(1) &&
4921       N2.getOperand(0) == N1 && MVT::isInteger(N0.getValueType())) {
4922     MVT::ValueType XType = N0.getValueType();
4923     SDOperand Shift = DAG.getNode(ISD::SRA, XType, N0,
4924                                   DAG.getConstant(MVT::getSizeInBits(XType)-1,
4925                                                   TLI.getShiftAmountTy()));
4926     SDOperand Add = DAG.getNode(ISD::ADD, XType, N0, Shift);
4927     AddToWorkList(Shift.Val);
4928     AddToWorkList(Add.Val);
4929     return DAG.getNode(ISD::XOR, XType, Add, Shift);
4930   }
4931   // Check to see if this is an integer abs. select_cc setgt X, -1, X, -X ->
4932   // Y = sra (X, size(X)-1); xor (add (X, Y), Y)
4933   if (N1C && N1C->isAllOnesValue() && CC == ISD::SETGT &&
4934       N0 == N2 && N3.getOpcode() == ISD::SUB && N0 == N3.getOperand(1)) {
4935     if (ConstantSDNode *SubC = dyn_cast<ConstantSDNode>(N3.getOperand(0))) {
4936       MVT::ValueType XType = N0.getValueType();
4937       if (SubC->isNullValue() && MVT::isInteger(XType)) {
4938         SDOperand Shift = DAG.getNode(ISD::SRA, XType, N0,
4939                                     DAG.getConstant(MVT::getSizeInBits(XType)-1,
4940                                                       TLI.getShiftAmountTy()));
4941         SDOperand Add = DAG.getNode(ISD::ADD, XType, N0, Shift);
4942         AddToWorkList(Shift.Val);
4943         AddToWorkList(Add.Val);
4944         return DAG.getNode(ISD::XOR, XType, Add, Shift);
4945       }
4946     }
4947   }
4948
4949   return SDOperand();
4950 }
4951
4952 /// SimplifySetCC - This is a stub for TargetLowering::SimplifySetCC.
4953 SDOperand DAGCombiner::SimplifySetCC(MVT::ValueType VT, SDOperand N0,
4954                                      SDOperand N1, ISD::CondCode Cond,
4955                                      bool foldBooleans) {
4956   TargetLowering::DAGCombinerInfo
4957     DagCombineInfo(DAG, !AfterLegalize, false, this);
4958   return TLI.SimplifySetCC(VT, N0, N1, Cond, foldBooleans, DagCombineInfo);
4959 }
4960
4961 /// BuildSDIVSequence - Given an ISD::SDIV node expressing a divide by constant,
4962 /// return a DAG expression to select that will generate the same value by
4963 /// multiplying by a magic number.  See:
4964 /// <http://the.wall.riscom.net/books/proc/ppc/cwg/code2.html>
4965 SDOperand DAGCombiner::BuildSDIV(SDNode *N) {
4966   std::vector<SDNode*> Built;
4967   SDOperand S = TLI.BuildSDIV(N, DAG, &Built);
4968
4969   for (std::vector<SDNode*>::iterator ii = Built.begin(), ee = Built.end();
4970        ii != ee; ++ii)
4971     AddToWorkList(*ii);
4972   return S;
4973 }
4974
4975 /// BuildUDIVSequence - Given an ISD::UDIV node expressing a divide by constant,
4976 /// return a DAG expression to select that will generate the same value by
4977 /// multiplying by a magic number.  See:
4978 /// <http://the.wall.riscom.net/books/proc/ppc/cwg/code2.html>
4979 SDOperand DAGCombiner::BuildUDIV(SDNode *N) {
4980   std::vector<SDNode*> Built;
4981   SDOperand S = TLI.BuildUDIV(N, DAG, &Built);
4982
4983   for (std::vector<SDNode*>::iterator ii = Built.begin(), ee = Built.end();
4984        ii != ee; ++ii)
4985     AddToWorkList(*ii);
4986   return S;
4987 }
4988
4989 /// FindBaseOffset - Return true if base is known not to alias with anything
4990 /// but itself.  Provides base object and offset as results.
4991 static bool FindBaseOffset(SDOperand Ptr, SDOperand &Base, int64_t &Offset) {
4992   // Assume it is a primitive operation.
4993   Base = Ptr; Offset = 0;
4994
4995   // If it's an adding a simple constant then integrate the offset.
4996   if (Base.getOpcode() == ISD::ADD) {
4997     if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(Base.getOperand(1))) {
4998       Base = Base.getOperand(0);
4999       Offset += C->getValue();
5000     }
5001   }
5002
5003   // If it's any of the following then it can't alias with anything but itself.
5004   return isa<FrameIndexSDNode>(Base) ||
5005          isa<ConstantPoolSDNode>(Base) ||
5006          isa<GlobalAddressSDNode>(Base);
5007 }
5008
5009 /// isAlias - Return true if there is any possibility that the two addresses
5010 /// overlap.
5011 bool DAGCombiner::isAlias(SDOperand Ptr1, int64_t Size1,
5012                           const Value *SrcValue1, int SrcValueOffset1,
5013                           SDOperand Ptr2, int64_t Size2,
5014                           const Value *SrcValue2, int SrcValueOffset2)
5015 {
5016   // If they are the same then they must be aliases.
5017   if (Ptr1 == Ptr2) return true;
5018
5019   // Gather base node and offset information.
5020   SDOperand Base1, Base2;
5021   int64_t Offset1, Offset2;
5022   bool KnownBase1 = FindBaseOffset(Ptr1, Base1, Offset1);
5023   bool KnownBase2 = FindBaseOffset(Ptr2, Base2, Offset2);
5024
5025   // If they have a same base address then...
5026   if (Base1 == Base2) {
5027     // Check to see if the addresses overlap.
5028     return!((Offset1 + Size1) <= Offset2 || (Offset2 + Size2) <= Offset1);
5029   }
5030
5031   // If we know both bases then they can't alias.
5032   if (KnownBase1 && KnownBase2) return false;
5033
5034   if (CombinerGlobalAA) {
5035     // Use alias analysis information.
5036     int64_t MinOffset = std::min(SrcValueOffset1, SrcValueOffset2);
5037     int64_t Overlap1 = Size1 + SrcValueOffset1 - MinOffset;
5038     int64_t Overlap2 = Size2 + SrcValueOffset2 - MinOffset;
5039     AliasAnalysis::AliasResult AAResult =
5040                              AA.alias(SrcValue1, Overlap1, SrcValue2, Overlap2);
5041     if (AAResult == AliasAnalysis::NoAlias)
5042       return false;
5043   }
5044
5045   // Otherwise we have to assume they alias.
5046   return true;
5047 }
5048
5049 /// FindAliasInfo - Extracts the relevant alias information from the memory
5050 /// node.  Returns true if the operand was a load.
5051 bool DAGCombiner::FindAliasInfo(SDNode *N,
5052                         SDOperand &Ptr, int64_t &Size,
5053                         const Value *&SrcValue, int &SrcValueOffset) {
5054   if (LoadSDNode *LD = dyn_cast<LoadSDNode>(N)) {
5055     Ptr = LD->getBasePtr();
5056     Size = MVT::getSizeInBits(LD->getLoadedVT()) >> 3;
5057     SrcValue = LD->getSrcValue();
5058     SrcValueOffset = LD->getSrcValueOffset();
5059     return true;
5060   } else if (StoreSDNode *ST = dyn_cast<StoreSDNode>(N)) {
5061     Ptr = ST->getBasePtr();
5062     Size = MVT::getSizeInBits(ST->getStoredVT()) >> 3;
5063     SrcValue = ST->getSrcValue();
5064     SrcValueOffset = ST->getSrcValueOffset();
5065   } else {
5066     assert(0 && "FindAliasInfo expected a memory operand");
5067   }
5068
5069   return false;
5070 }
5071
5072 /// GatherAllAliases - Walk up chain skipping non-aliasing memory nodes,
5073 /// looking for aliasing nodes and adding them to the Aliases vector.
5074 void DAGCombiner::GatherAllAliases(SDNode *N, SDOperand OriginalChain,
5075                                    SmallVector<SDOperand, 8> &Aliases) {
5076   SmallVector<SDOperand, 8> Chains;     // List of chains to visit.
5077   std::set<SDNode *> Visited;           // Visited node set.
5078
5079   // Get alias information for node.
5080   SDOperand Ptr;
5081   int64_t Size;
5082   const Value *SrcValue;
5083   int SrcValueOffset;
5084   bool IsLoad = FindAliasInfo(N, Ptr, Size, SrcValue, SrcValueOffset);
5085
5086   // Starting off.
5087   Chains.push_back(OriginalChain);
5088
5089   // Look at each chain and determine if it is an alias.  If so, add it to the
5090   // aliases list.  If not, then continue up the chain looking for the next
5091   // candidate.
5092   while (!Chains.empty()) {
5093     SDOperand Chain = Chains.back();
5094     Chains.pop_back();
5095
5096      // Don't bother if we've been before.
5097     if (Visited.find(Chain.Val) != Visited.end()) continue;
5098     Visited.insert(Chain.Val);
5099
5100     switch (Chain.getOpcode()) {
5101     case ISD::EntryToken:
5102       // Entry token is ideal chain operand, but handled in FindBetterChain.
5103       break;
5104
5105     case ISD::LOAD:
5106     case ISD::STORE: {
5107       // Get alias information for Chain.
5108       SDOperand OpPtr;
5109       int64_t OpSize;
5110       const Value *OpSrcValue;
5111       int OpSrcValueOffset;
5112       bool IsOpLoad = FindAliasInfo(Chain.Val, OpPtr, OpSize,
5113                                     OpSrcValue, OpSrcValueOffset);
5114
5115       // If chain is alias then stop here.
5116       if (!(IsLoad && IsOpLoad) &&
5117           isAlias(Ptr, Size, SrcValue, SrcValueOffset,
5118                   OpPtr, OpSize, OpSrcValue, OpSrcValueOffset)) {
5119         Aliases.push_back(Chain);
5120       } else {
5121         // Look further up the chain.
5122         Chains.push_back(Chain.getOperand(0));
5123         // Clean up old chain.
5124         AddToWorkList(Chain.Val);
5125       }
5126       break;
5127     }
5128
5129     case ISD::TokenFactor:
5130       // We have to check each of the operands of the token factor, so we queue
5131       // then up.  Adding the  operands to the queue (stack) in reverse order
5132       // maintains the original order and increases the likelihood that getNode
5133       // will find a matching token factor (CSE.)
5134       for (unsigned n = Chain.getNumOperands(); n;)
5135         Chains.push_back(Chain.getOperand(--n));
5136       // Eliminate the token factor if we can.
5137       AddToWorkList(Chain.Val);
5138       break;
5139
5140     default:
5141       // For all other instructions we will just have to take what we can get.
5142       Aliases.push_back(Chain);
5143       break;
5144     }
5145   }
5146 }
5147
5148 /// FindBetterChain - Walk up chain skipping non-aliasing memory nodes, looking
5149 /// for a better chain (aliasing node.)
5150 SDOperand DAGCombiner::FindBetterChain(SDNode *N, SDOperand OldChain) {
5151   SmallVector<SDOperand, 8> Aliases;  // Ops for replacing token factor.
5152
5153   // Accumulate all the aliases to this node.
5154   GatherAllAliases(N, OldChain, Aliases);
5155
5156   if (Aliases.size() == 0) {
5157     // If no operands then chain to entry token.
5158     return DAG.getEntryNode();
5159   } else if (Aliases.size() == 1) {
5160     // If a single operand then chain to it.  We don't need to revisit it.
5161     return Aliases[0];
5162   }
5163
5164   // Construct a custom tailored token factor.
5165   SDOperand NewChain = DAG.getNode(ISD::TokenFactor, MVT::Other,
5166                                    &Aliases[0], Aliases.size());
5167
5168   // Make sure the old chain gets cleaned up.
5169   if (NewChain != OldChain) AddToWorkList(OldChain.Val);
5170
5171   return NewChain;
5172 }
5173
5174 // SelectionDAG::Combine - This is the entry point for the file.
5175 //
5176 void SelectionDAG::Combine(bool RunningAfterLegalize, AliasAnalysis &AA) {
5177   if (!RunningAfterLegalize && ViewDAGCombine1)
5178     viewGraph();
5179   if (RunningAfterLegalize && ViewDAGCombine2)
5180     viewGraph();
5181   /// run - This is the main entry point to this class.
5182   ///
5183   DAGCombiner(*this, AA).Run(RunningAfterLegalize);
5184 }