lib/CodeGen/LiveVariables.cpp

   1 //===-- LiveVariables.cpp - Live Variable Analysis for Machine Code -------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file was developed by the LLVM research group and is distributed under
   6 // the University of Illinois Open Source License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file implements the LiveVariable analysis pass.  For each machine
  11 // instruction in the function, this pass calculates the set of registers that
  12 // are immediately dead after the instruction (i.e., the instruction calculates
  13 // the value, but it is never used) and the set of registers that are used by
  14 // the instruction, but are never used after the instruction (i.e., they are
  15 // killed).
  16 //
  17 // This class computes live variables using are sparse implementation based on
  18 // the machine code SSA form.  This class computes live variable information for
  19 // each virtual and _register allocatable_ physical register in a function.  It
  20 // uses the dominance properties of SSA form to efficiently compute live
  21 // variables for virtual registers, and assumes that physical registers are only
  22 // live within a single basic block (allowing it to do a single local analysis
  23 // to resolve physical register lifetimes in each basic block).  If a physical
  24 // register is not register allocatable, it is not tracked.  This is useful for
  25 // things like the stack pointer and condition codes.
  26 //
  27 //===----------------------------------------------------------------------===//
  28
  29 #include "llvm/CodeGen/LiveVariables.h"
  30 #include "llvm/CodeGen/MachineInstr.h"
  31 #include "llvm/Target/MRegisterInfo.h"
  32 #include "llvm/Target/TargetInstrInfo.h"
  33 #include "llvm/Target/TargetMachine.h"
  34 #include "llvm/ADT/DepthFirstIterator.h"
  35 #include "llvm/ADT/SmallPtrSet.h"
  36 #include "llvm/ADT/STLExtras.h"
  37 #include "llvm/Config/alloca.h"
  38 #include <algorithm>
  39 using namespace llvm;
  40
  41 char LiveVariables::ID = 0;
  42 static RegisterPass<LiveVariables> X("livevars", "Live Variable Analysis");
  43
  44 void LiveVariables::VarInfo::dump() const {
  45   cerr << "Register Defined by: ";
  46   if (DefInst)
  47     cerr << *DefInst;
  48   else
  49     cerr << "<null>\n";
  50   cerr << "  Alive in blocks: ";
  51   for (unsigned i = 0, e = AliveBlocks.size(); i != e; ++i)
  52     if (AliveBlocks[i]) cerr << i << ", ";
  53   cerr << "\n  Killed by:";
  54   if (Kills.empty())
  55     cerr << " No instructions.\n";
  56   else {
  57     for (unsigned i = 0, e = Kills.size(); i != e; ++i)
  58       cerr << "\n    #" << i << ": " << *Kills[i];
  59     cerr << "\n";
  60   }
  61 }
  62
  63 LiveVariables::VarInfo &LiveVariables::getVarInfo(unsigned RegIdx) {
  64   assert(MRegisterInfo::isVirtualRegister(RegIdx) &&
  65          "getVarInfo: not a virtual register!");
  66   RegIdx -= MRegisterInfo::FirstVirtualRegister;
  67   if (RegIdx >= VirtRegInfo.size()) {
  68     if (RegIdx >= 2*VirtRegInfo.size())
  69       VirtRegInfo.resize(RegIdx*2);
  70     else
  71       VirtRegInfo.resize(2*VirtRegInfo.size());
  72   }
  73   VarInfo &VI = VirtRegInfo[RegIdx];
  74   VI.AliveBlocks.resize(MF->getNumBlockIDs());
  75   return VI;
  76 }
  77
  78 bool LiveVariables::KillsRegister(MachineInstr *MI, unsigned Reg) const {
  79   for (unsigned i = 0, e = MI->getNumOperands(); i != e; ++i) {
  80     MachineOperand &MO = MI->getOperand(i);
  81     if (MO.isReg() && MO.isKill()) {
  82       if ((MO.getReg() == Reg) ||
  83           (MRegisterInfo::isPhysicalRegister(MO.getReg()) &&
  84            MRegisterInfo::isPhysicalRegister(Reg) &&
  85            RegInfo->isSubRegister(MO.getReg(), Reg)))
  86         return true;
  87     }
  88   }
  89   return false;
  90 }
  91
  92 bool LiveVariables::RegisterDefIsDead(MachineInstr *MI, unsigned Reg) const {
  93   for (unsigned i = 0, e = MI->getNumOperands(); i != e; ++i) {
  94     MachineOperand &MO = MI->getOperand(i);
  95     if (MO.isReg() && MO.isDead()) {
  96       if ((MO.getReg() == Reg) ||
  97           (MRegisterInfo::isPhysicalRegister(MO.getReg()) &&
  98            MRegisterInfo::isPhysicalRegister(Reg) &&
  99            RegInfo->isSubRegister(MO.getReg(), Reg)))
 100         return true;
 101     }
 102   }
 103   return false;
 104 }
 105
 106 bool LiveVariables::ModifiesRegister(MachineInstr *MI, unsigned Reg) const {
 107   for (unsigned i = 0, e = MI->getNumOperands(); i != e; ++i) {
 108     MachineOperand &MO = MI->getOperand(i);
 109     if (MO.isReg() && MO.isDef() && MO.getReg() == Reg)
 110       return true;
 111   }
 112   return false;
 113 }
 114
 115 void LiveVariables::MarkVirtRegAliveInBlock(VarInfo &VRInfo,
 116                                             MachineBasicBlock *MBB,
 117                                     std::vector<MachineBasicBlock*> &WorkList) {
 118   unsigned BBNum = MBB->getNumber();
 119
 120   // Check to see if this basic block is one of the killing blocks.  If so,
 121   // remove it...
 122   for (unsigned i = 0, e = VRInfo.Kills.size(); i != e; ++i)
 123     if (VRInfo.Kills[i]->getParent() == MBB) {
 124       VRInfo.Kills.erase(VRInfo.Kills.begin()+i);  // Erase entry
 125       break;
 126     }
 127
 128   if (MBB == VRInfo.DefInst->getParent()) return;  // Terminate recursion
 129
 130   if (VRInfo.AliveBlocks[BBNum])
 131     return;  // We already know the block is live
 132
 133   // Mark the variable known alive in this bb
 134   VRInfo.AliveBlocks[BBNum] = true;
 135
 136   for (MachineBasicBlock::const_pred_reverse_iterator PI = MBB->pred_rbegin(),
 137          E = MBB->pred_rend(); PI != E; ++PI)
 138     WorkList.push_back(*PI);
 139 }
 140
 141 void LiveVariables::MarkVirtRegAliveInBlock(VarInfo &VRInfo,
 142                                             MachineBasicBlock *MBB) {
 143   std::vector<MachineBasicBlock*> WorkList;
 144   MarkVirtRegAliveInBlock(VRInfo, MBB, WorkList);
 145   while (!WorkList.empty()) {
 146     MachineBasicBlock *Pred = WorkList.back();
 147     WorkList.pop_back();
 148     MarkVirtRegAliveInBlock(VRInfo, Pred, WorkList);
 149   }
 150 }
 151
 152
 153 void LiveVariables::HandleVirtRegUse(VarInfo &VRInfo, MachineBasicBlock *MBB,
 154                                      MachineInstr *MI) {
 155   assert(VRInfo.DefInst && "Register use before def!");
 156
 157   VRInfo.NumUses++;
 158
 159   // Check to see if this basic block is already a kill block...
 160   if (!VRInfo.Kills.empty() && VRInfo.Kills.back()->getParent() == MBB) {
 161     // Yes, this register is killed in this basic block already.  Increase the
 162     // live range by updating the kill instruction.
 163     VRInfo.Kills.back() = MI;
 164     return;
 165   }
 166
 167 #ifndef NDEBUG
 168   for (unsigned i = 0, e = VRInfo.Kills.size(); i != e; ++i)
 169     assert(VRInfo.Kills[i]->getParent() != MBB && "entry should be at end!");
 170 #endif
 171
 172   assert(MBB != VRInfo.DefInst->getParent() &&
 173          "Should have kill for defblock!");
 174
 175   // Add a new kill entry for this basic block.
 176   // If this virtual register is already marked as alive in this basic block,
 177   // that means it is alive in at least one of the successor block, it's not
 178   // a kill.
 179   if (!VRInfo.AliveBlocks[MBB->getNumber()])
 180     VRInfo.Kills.push_back(MI);
 181
 182   // Update all dominating blocks to mark them known live.
 183   for (MachineBasicBlock::const_pred_iterator PI = MBB->pred_begin(),
 184          E = MBB->pred_end(); PI != E; ++PI)
 185     MarkVirtRegAliveInBlock(VRInfo, *PI);
 186 }
 187
 188 bool LiveVariables::addRegisterKilled(unsigned IncomingReg, MachineInstr *MI,
 189                                       bool AddIfNotFound) {
 190   bool Found = false;
 191   for (unsigned i = 0, e = MI->getNumOperands(); i != e; ++i) {
 192     MachineOperand &MO = MI->getOperand(i);
 193     if (MO.isReg() && MO.isUse()) {
 194       unsigned Reg = MO.getReg();
 195       if (!Reg)
 196         continue;
 197       if (Reg == IncomingReg) {
 198         MO.setIsKill();
 199         Found = true;
 200         break;
 201       } else if (MRegisterInfo::isPhysicalRegister(Reg) &&
 202                  MRegisterInfo::isPhysicalRegister(IncomingReg) &&
 203                  RegInfo->isSuperRegister(IncomingReg, Reg) &&
 204                  MO.isKill())
 205         // A super-register kill already exists.
 206         return true;
 207     }
 208   }
 209
 210   // If not found, this means an alias of one of the operand is killed. Add a
 211   // new implicit operand if required.
 212   if (!Found && AddIfNotFound) {
 213     MI->addRegOperand(IncomingReg, false/*IsDef*/,true/*IsImp*/,true/*IsKill*/);
 214     return true;
 215   }
 216   return Found;
 217 }
 218
 219 bool LiveVariables::addRegisterDead(unsigned IncomingReg, MachineInstr *MI,
 220                                     bool AddIfNotFound) {
 221   bool Found = false;
 222   for (unsigned i = 0, e = MI->getNumOperands(); i != e; ++i) {
 223     MachineOperand &MO = MI->getOperand(i);
 224     if (MO.isReg() && MO.isDef()) {
 225       unsigned Reg = MO.getReg();
 226       if (!Reg)
 227         continue;
 228       if (Reg == IncomingReg) {
 229         MO.setIsDead();
 230         Found = true;
 231         break;
 232       } else if (MRegisterInfo::isPhysicalRegister(Reg) &&
 233                  MRegisterInfo::isPhysicalRegister(IncomingReg) &&
 234                  RegInfo->isSuperRegister(IncomingReg, Reg) &&
 235                  MO.isDead())
 236         // There exists a super-register that's marked dead.
 237         return true;
 238     }
 239   }
 240
 241   // If not found, this means an alias of one of the operand is dead. Add a
 242   // new implicit operand.
 243   if (!Found && AddIfNotFound) {
 244     MI->addRegOperand(IncomingReg, true/*IsDef*/,true/*IsImp*/,false/*IsKill*/,
 245                       true/*IsDead*/);
 246     return true;
 247   }
 248   return Found;
 249 }
 250
 251 void LiveVariables::HandlePhysRegUse(unsigned Reg, MachineInstr *MI) {
 252   // There is a now a proper use, forget about the last partial use.
 253   PhysRegPartUse[Reg] = NULL;
 254
 255   // Turn previous partial def's into read/mod/write.
 256   for (unsigned i = 0, e = PhysRegPartDef[Reg].size(); i != e; ++i) {
 257     MachineInstr *Def = PhysRegPartDef[Reg][i];
 258     // First one is just a def. This means the use is reading some undef bits.
 259     if (i != 0)
 260       Def->addRegOperand(Reg, false/*IsDef*/,true/*IsImp*/,true/*IsKill*/);
 261     Def->addRegOperand(Reg, true/*IsDef*/,true/*IsImp*/);
 262   }
 263   PhysRegPartDef[Reg].clear();
 264
 265   // There was an earlier def of a super-register. Add implicit def to that MI.
 266   // A: EAX = ...
 267   // B:     = AX
 268   // Add implicit def to A.
 269   if (PhysRegInfo[Reg] && !PhysRegUsed[Reg]) {
 270     MachineInstr *Def = PhysRegInfo[Reg];
 271     if (!Def->findRegisterDefOperand(Reg))
 272       Def->addRegOperand(Reg, true/*IsDef*/,true/*IsImp*/);
 273   }
 274
 275   PhysRegInfo[Reg] = MI;
 276   PhysRegUsed[Reg] = true;
 277
 278   for (const unsigned *SubRegs = RegInfo->getSubRegisters(Reg);
 279        unsigned SubReg = *SubRegs; ++SubRegs) {
 280     PhysRegInfo[SubReg] = MI;
 281     PhysRegUsed[SubReg] = true;
 282   }
 283
 284   for (const unsigned *SuperRegs = RegInfo->getSuperRegisters(Reg);
 285        unsigned SuperReg = *SuperRegs; ++SuperRegs) {
 286     // Remember the partial use of this superreg if it was previously defined.
 287     bool HasPrevDef = PhysRegInfo[SuperReg] != NULL;
 288     if (!HasPrevDef) {
 289       for (const unsigned *SSRegs = RegInfo->getSuperRegisters(SuperReg);
 290            unsigned SSReg = *SSRegs; ++SSRegs) {
 291         if (PhysRegInfo[SSReg] != NULL) {
 292           HasPrevDef = true;
 293           break;
 294         }
 295       }
 296     }
 297     if (HasPrevDef) {
 298       PhysRegInfo[SuperReg] = MI;
 299       PhysRegPartUse[SuperReg] = MI;
 300     }
 301   }
 302 }
 303
 304 bool LiveVariables::HandlePhysRegKill(unsigned Reg, MachineInstr *RefMI,
 305                                       SmallSet<unsigned, 4> &SubKills) {
 306   for (const unsigned *SubRegs = RegInfo->getImmediateSubRegisters(Reg);
 307        unsigned SubReg = *SubRegs; ++SubRegs) {
 308     MachineInstr *LastRef = PhysRegInfo[SubReg];
 309     if (LastRef != RefMI)
 310       SubKills.insert(SubReg);
 311     else if (!HandlePhysRegKill(SubReg, RefMI, SubKills))
 312       SubKills.insert(SubReg);
 313   }
 314
 315   if (*RegInfo->getImmediateSubRegisters(Reg) == 0) {
 316     // No sub-registers, just check if reg is killed by RefMI.
 317     if (PhysRegInfo[Reg] == RefMI)
 318       return true;
 319   } else if (SubKills.empty())
 320     // None of the sub-registers are killed elsewhere...
 321     return true;
 322   return false;
 323 }
 324
 325 void LiveVariables::addRegisterKills(unsigned Reg, MachineInstr *MI,
 326                                      SmallSet<unsigned, 4> &SubKills) {
 327   if (SubKills.count(Reg) == 0)
 328     addRegisterKilled(Reg, MI, true);
 329   else {
 330     for (const unsigned *SubRegs = RegInfo->getImmediateSubRegisters(Reg);
 331          unsigned SubReg = *SubRegs; ++SubRegs)
 332       addRegisterKills(SubReg, MI, SubKills);
 333   }
 334 }
 335
 336 bool LiveVariables::HandlePhysRegKill(unsigned Reg, MachineInstr *RefMI) {
 337   SmallSet<unsigned, 4> SubKills;
 338   if (HandlePhysRegKill(Reg, RefMI, SubKills)) {
 339     addRegisterKilled(Reg, RefMI);
 340     return true;
 341   } else {
 342     // Some sub-registers are killed by another MI.
 343     for (const unsigned *SubRegs = RegInfo->getImmediateSubRegisters(Reg);
 344          unsigned SubReg = *SubRegs; ++SubRegs)
 345       addRegisterKills(SubReg, RefMI, SubKills);
 346     return false;
 347   }
 348 }
 349
 350 void LiveVariables::HandlePhysRegDef(unsigned Reg, MachineInstr *MI) {
 351   // Does this kill a previous version of this register?
 352   if (MachineInstr *LastRef = PhysRegInfo[Reg]) {
 353     if (PhysRegUsed[Reg]) {
 354       if (!HandlePhysRegKill(Reg, LastRef)) {
 355         if (PhysRegPartUse[Reg])
 356           addRegisterKilled(Reg, PhysRegPartUse[Reg], true);
 357       }
 358     } else if (PhysRegPartUse[Reg])
 359       // Add implicit use / kill to last partial use.
 360       addRegisterKilled(Reg, PhysRegPartUse[Reg], true);
 361     else
 362       addRegisterDead(Reg, LastRef);
 363   }
 364
 365   for (const unsigned *SubRegs = RegInfo->getSubRegisters(Reg);
 366        unsigned SubReg = *SubRegs; ++SubRegs) {
 367     if (MachineInstr *LastRef = PhysRegInfo[SubReg]) {
 368       if (PhysRegUsed[SubReg]) {
 369         if (!HandlePhysRegKill(SubReg, LastRef)) {
 370           if (PhysRegPartUse[SubReg])
 371             addRegisterKilled(SubReg, PhysRegPartUse[SubReg], true);
 372         }
 373       } else if (PhysRegPartUse[SubReg])
 374         // Add implicit use / kill to last use of a sub-register.
 375         addRegisterKilled(SubReg, PhysRegPartUse[SubReg], true);
 376       else
 377         addRegisterDead(SubReg, LastRef);
 378     }
 379   }
 380
 381   if (MI) {
 382     for (const unsigned *SuperRegs = RegInfo->getSuperRegisters(Reg);
 383          unsigned SuperReg = *SuperRegs; ++SuperRegs) {
 384       if (PhysRegInfo[SuperReg]) {
 385         // The larger register is previously defined. Now a smaller part is
 386         // being re-defined. Treat it as read/mod/write.
 387         // EAX =
 388         // AX  =        EAX<imp-use,kill>, EAX<imp-def>
 389         MI->addRegOperand(SuperReg, false/*IsDef*/,true/*IsImp*/,true/*IsKill*/);
 390         MI->addRegOperand(SuperReg, true/*IsDef*/,true/*IsImp*/);
 391         PhysRegInfo[SuperReg] = MI;
 392         PhysRegUsed[SuperReg] = false;
 393         PhysRegPartUse[SuperReg] = NULL;
 394       } else {
 395         // Remember this partial def.
 396         PhysRegPartDef[SuperReg].push_back(MI);
 397       }
 398     }
 399
 400     PhysRegInfo[Reg] = MI;
 401     PhysRegUsed[Reg] = false;
 402     PhysRegPartDef[Reg].clear();
 403     PhysRegPartUse[Reg] = NULL;
 404     for (const unsigned *SubRegs = RegInfo->getSubRegisters(Reg);
 405          unsigned SubReg = *SubRegs; ++SubRegs) {
 406       PhysRegInfo[SubReg] = MI;
 407       PhysRegUsed[SubReg] = false;
 408       PhysRegPartDef[SubReg].clear();
 409       PhysRegPartUse[SubReg] = NULL;
 410     }
 411   }
 412 }
 413
 414 bool LiveVariables::runOnMachineFunction(MachineFunction &mf) {
 415   MF = &mf;
 416   const TargetInstrInfo &TII = *MF->getTarget().getInstrInfo();
 417   RegInfo = MF->getTarget().getRegisterInfo();
 418   assert(RegInfo && "Target doesn't have register information?");
 419
 420   ReservedRegisters = RegInfo->getReservedRegs(mf);
 421
 422   unsigned NumRegs = RegInfo->getNumRegs();
 423   PhysRegInfo = new MachineInstr*[NumRegs];
 424   PhysRegUsed = new bool[NumRegs];
 425   PhysRegPartUse = new MachineInstr*[NumRegs];
 426   PhysRegPartDef = new SmallVector<MachineInstr*,4>[NumRegs];
 427   PHIVarInfo = new SmallVector<unsigned, 4>[MF->getNumBlockIDs()];
 428   std::fill(PhysRegInfo, PhysRegInfo + NumRegs, (MachineInstr*)0);
 429   std::fill(PhysRegUsed, PhysRegUsed + NumRegs, false);
 430   std::fill(PhysRegPartUse, PhysRegPartUse + NumRegs, (MachineInstr*)0);
 431
 432   /// Get some space for a respectable number of registers...
 433   VirtRegInfo.resize(64);
 434
 435   analyzePHINodes(mf);
 436
 437   // Calculate live variable information in depth first order on the CFG of the
 438   // function.  This guarantees that we will see the definition of a virtual
 439   // register before its uses due to dominance properties of SSA (except for PHI
 440   // nodes, which are treated as a special case).
 441   //
 442   MachineBasicBlock *Entry = MF->begin();
 443   SmallPtrSet<MachineBasicBlock*,16> Visited;
 444   for (df_ext_iterator<MachineBasicBlock*, SmallPtrSet<MachineBasicBlock*,16> >
 445          DFI = df_ext_begin(Entry, Visited), E = df_ext_end(Entry, Visited);
 446        DFI != E; ++DFI) {
 447     MachineBasicBlock *MBB = *DFI;
 448
 449     // Mark live-in registers as live-in.
 450     for (MachineBasicBlock::const_livein_iterator II = MBB->livein_begin(),
 451            EE = MBB->livein_end(); II != EE; ++II) {
 452       assert(MRegisterInfo::isPhysicalRegister(*II) &&
 453              "Cannot have a live-in virtual register!");
 454       HandlePhysRegDef(*II, 0);
 455     }
 456
 457     // Loop over all of the instructions, processing them.
 458     for (MachineBasicBlock::iterator I = MBB->begin(), E = MBB->end();
 459          I != E; ++I) {
 460       MachineInstr *MI = I;
 461
 462       // Process all of the operands of the instruction...
 463       unsigned NumOperandsToProcess = MI->getNumOperands();
 464
 465       // Unless it is a PHI node.  In this case, ONLY process the DEF, not any
 466       // of the uses.  They will be handled in other basic blocks.
 467       if (MI->getOpcode() == TargetInstrInfo::PHI)
 468         NumOperandsToProcess = 1;
 469
 470       // Process all uses...
 471       for (unsigned i = 0; i != NumOperandsToProcess; ++i) {
 472         MachineOperand &MO = MI->getOperand(i);
 473         if (MO.isRegister() && MO.isUse() && MO.getReg()) {
 474           if (MRegisterInfo::isVirtualRegister(MO.getReg())){
 475             HandleVirtRegUse(getVarInfo(MO.getReg()), MBB, MI);
 476           } else if (MRegisterInfo::isPhysicalRegister(MO.getReg()) &&
 477                      !ReservedRegisters[MO.getReg()]) {
 478             HandlePhysRegUse(MO.getReg(), MI);
 479           }
 480         }
 481       }
 482
 483       // Process all defs...
 484       for (unsigned i = 0; i != NumOperandsToProcess; ++i) {
 485         MachineOperand &MO = MI->getOperand(i);
 486         if (MO.isRegister() && MO.isDef() && MO.getReg()) {
 487           if (MRegisterInfo::isVirtualRegister(MO.getReg())) {
 488             VarInfo &VRInfo = getVarInfo(MO.getReg());
 489
 490             assert(VRInfo.DefInst == 0 && "Variable multiply defined!");
 491             VRInfo.DefInst = MI;
 492             // Defaults to dead
 493             VRInfo.Kills.push_back(MI);
 494           } else if (MRegisterInfo::isPhysicalRegister(MO.getReg()) &&
 495                      !ReservedRegisters[MO.getReg()]) {
 496             HandlePhysRegDef(MO.getReg(), MI);
 497           }
 498         }
 499       }
 500     }
 501
 502     // Handle any virtual assignments from PHI nodes which might be at the
 503     // bottom of this basic block.  We check all of our successor blocks to see
 504     // if they have PHI nodes, and if so, we simulate an assignment at the end
 505     // of the current block.
 506     if (!PHIVarInfo[MBB->getNumber()].empty()) {
 507       SmallVector<unsigned, 4>& VarInfoVec = PHIVarInfo[MBB->getNumber()];
 508
 509       for (SmallVector<unsigned, 4>::iterator I = VarInfoVec.begin(),
 510              E = VarInfoVec.end(); I != E; ++I) {
 511         VarInfo& VRInfo = getVarInfo(*I);
 512         assert(VRInfo.DefInst && "Register use before def (or no def)!");
 513
 514         // Only mark it alive only in the block we are representing.
 515         MarkVirtRegAliveInBlock(VRInfo, MBB);
 516       }
 517     }
 518
 519     // Finally, if the last instruction in the block is a return, make sure to mark
 520     // it as using all of the live-out values in the function.
 521     if (!MBB->empty() && TII.isReturn(MBB->back().getOpcode())) {
 522       MachineInstr *Ret = &MBB->back();
 523       for (MachineFunction::liveout_iterator I = MF->liveout_begin(),
 524              E = MF->liveout_end(); I != E; ++I) {
 525         assert(MRegisterInfo::isPhysicalRegister(*I) &&
 526                "Cannot have a live-in virtual register!");
 527         HandlePhysRegUse(*I, Ret);
 528         // Add live-out registers as implicit uses.
 529         if (Ret->findRegisterUseOperandIdx(*I) == -1)
 530           Ret->addRegOperand(*I, false, true);
 531       }
 532     }
 533
 534     // Loop over PhysRegInfo, killing any registers that are available at the
 535     // end of the basic block.  This also resets the PhysRegInfo map.
 536     for (unsigned i = 0; i != NumRegs; ++i)
 537       if (PhysRegInfo[i])
 538         HandlePhysRegDef(i, 0);
 539
 540     // Clear some states between BB's. These are purely local information.
 541     for (unsigned i = 0; i != NumRegs; ++i)
 542       PhysRegPartDef[i].clear();
 543     std::fill(PhysRegInfo, PhysRegInfo + NumRegs, (MachineInstr*)0);
 544     std::fill(PhysRegUsed, PhysRegUsed + NumRegs, false);
 545     std::fill(PhysRegPartUse, PhysRegPartUse + NumRegs, (MachineInstr*)0);
 546   }
 547
 548   // Convert and transfer the dead / killed information we have gathered into
 549   // VirtRegInfo onto MI's.
 550   //
 551   for (unsigned i = 0, e1 = VirtRegInfo.size(); i != e1; ++i)
 552     for (unsigned j = 0, e2 = VirtRegInfo[i].Kills.size(); j != e2; ++j) {
 553       if (VirtRegInfo[i].Kills[j] == VirtRegInfo[i].DefInst)
 554         addRegisterDead(i + MRegisterInfo::FirstVirtualRegister,
 555                         VirtRegInfo[i].Kills[j]);
 556       else
 557         addRegisterKilled(i + MRegisterInfo::FirstVirtualRegister,
 558                           VirtRegInfo[i].Kills[j]);
 559     }
 560
 561   // Check to make sure there are no unreachable blocks in the MC CFG for the
 562   // function.  If so, it is due to a bug in the instruction selector or some
 563   // other part of the code generator if this happens.
 564 #ifndef NDEBUG
 565   for(MachineFunction::iterator i = MF->begin(), e = MF->end(); i != e; ++i)
 566     assert(Visited.count(&*i) != 0 && "unreachable basic block found");
 567 #endif
 568
 569   delete[] PhysRegInfo;
 570   delete[] PhysRegUsed;
 571   delete[] PhysRegPartUse;
 572   delete[] PhysRegPartDef;
 573   delete[] PHIVarInfo;
 574
 575   return false;
 576 }
 577
 578 /// instructionChanged - When the address of an instruction changes, this
 579 /// method should be called so that live variables can update its internal
 580 /// data structures.  This removes the records for OldMI, transfering them to
 581 /// the records for NewMI.
 582 void LiveVariables::instructionChanged(MachineInstr *OldMI,
 583                                        MachineInstr *NewMI) {
 584   // If the instruction defines any virtual registers, update the VarInfo,
 585   // kill and dead information for the instruction.
 586   for (unsigned i = 0, e = OldMI->getNumOperands(); i != e; ++i) {
 587     MachineOperand &MO = OldMI->getOperand(i);
 588     if (MO.isRegister() && MO.getReg() &&
 589         MRegisterInfo::isVirtualRegister(MO.getReg())) {
 590       unsigned Reg = MO.getReg();
 591       VarInfo &VI = getVarInfo(Reg);
 592       if (MO.isDef()) {
 593         if (MO.isDead()) {
 594           MO.unsetIsDead();
 595           addVirtualRegisterDead(Reg, NewMI);
 596         }
 597         // Update the defining instruction.
 598         if (VI.DefInst == OldMI)
 599           VI.DefInst = NewMI;
 600       }
 601       if (MO.isKill()) {
 602         MO.unsetIsKill();
 603         addVirtualRegisterKilled(Reg, NewMI);
 604       }
 605       // If this is a kill of the value, update the VI kills list.
 606       if (VI.removeKill(OldMI))
 607         VI.Kills.push_back(NewMI);   // Yes, there was a kill of it
 608     }
 609   }
 610 }
 611
 612 /// removeVirtualRegistersKilled - Remove all killed info for the specified
 613 /// instruction.
 614 void LiveVariables::removeVirtualRegistersKilled(MachineInstr *MI) {
 615   for (unsigned i = 0, e = MI->getNumOperands(); i != e; ++i) {
 616     MachineOperand &MO = MI->getOperand(i);
 617     if (MO.isReg() && MO.isKill()) {
 618       MO.unsetIsKill();
 619       unsigned Reg = MO.getReg();
 620       if (MRegisterInfo::isVirtualRegister(Reg)) {
 621         bool removed = getVarInfo(Reg).removeKill(MI);
 622         assert(removed && "kill not in register's VarInfo?");
 623       }
 624     }
 625   }
 626 }
 627
 628 /// removeVirtualRegistersDead - Remove all of the dead registers for the
 629 /// specified instruction from the live variable information.
 630 void LiveVariables::removeVirtualRegistersDead(MachineInstr *MI) {
 631   for (unsigned i = 0, e = MI->getNumOperands(); i != e; ++i) {
 632     MachineOperand &MO = MI->getOperand(i);
 633     if (MO.isReg() && MO.isDead()) {
 634       MO.unsetIsDead();
 635       unsigned Reg = MO.getReg();
 636       if (MRegisterInfo::isVirtualRegister(Reg)) {
 637         bool removed = getVarInfo(Reg).removeKill(MI);
 638         assert(removed && "kill not in register's VarInfo?");
 639       }
 640     }
 641   }
 642 }
 643
 644 /// analyzePHINodes - Gather information about the PHI nodes in here. In
 645 /// particular, we want to map the variable information of a virtual
 646 /// register which is used in a PHI node. We map that to the BB the vreg is
 647 /// coming from.
 648 ///
 649 void LiveVariables::analyzePHINodes(const MachineFunction& Fn) {
 650   for (MachineFunction::const_iterator I = Fn.begin(), E = Fn.end();
 651        I != E; ++I)
 652     for (MachineBasicBlock::const_iterator BBI = I->begin(), BBE = I->end();
 653          BBI != BBE && BBI->getOpcode() == TargetInstrInfo::PHI; ++BBI)
 654       for (unsigned i = 1, e = BBI->getNumOperands(); i != e; i += 2)
 655         PHIVarInfo[BBI->getOperand(i + 1).getMachineBasicBlock()->getNumber()].
 656           push_back(BBI->getOperand(i).getReg());
 657 }