lib/CodeGen/LiveIntervalUnion.cpp

   1 //===-- LiveIntervalUnion.cpp - Live interval union data structure --------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // LiveIntervalUnion represents a coalesced set of live intervals. This may be
  11 // used during coalescing to represent a congruence class, or during register
  12 // allocation to model liveness of a physical register.
  13 //
  14 //===----------------------------------------------------------------------===//
  15
  16 #define DEBUG_TYPE "regalloc"
  17 #include "LiveIntervalUnion.h"
  18 #include "llvm/ADT/SparseBitVector.h"
  19 #include "llvm/CodeGen/MachineLoopRanges.h"
  20 #include "llvm/Support/Debug.h"
  21 #include "llvm/Support/raw_ostream.h"
  22 #include "llvm/Target/TargetRegisterInfo.h"
  23
  24 using namespace llvm;
  25
  26
  27 // Merge a LiveInterval's segments. Guarantee no overlaps.
  28 void LiveIntervalUnion::unify(LiveInterval &VirtReg) {
  29   if (VirtReg.empty())
  30     return;
  31   ++Tag;
  32
  33   // Insert each of the virtual register's live segments into the map.
  34   LiveInterval::iterator RegPos = VirtReg.begin();
  35   LiveInterval::iterator RegEnd = VirtReg.end();
  36   SegmentIter SegPos = Segments.find(RegPos->start);
  37
  38   while (SegPos.valid()) {
  39     SegPos.insert(RegPos->start, RegPos->end, &VirtReg);
  40     if (++RegPos == RegEnd)
  41       return;
  42     SegPos.advanceTo(RegPos->start);
  43   }
  44
  45   // We have reached the end of Segments, so it is no longer necessary to search
  46   // for the insertion position.
  47   // It is faster to insert the end first.
  48   --RegEnd;
  49   SegPos.insert(RegEnd->start, RegEnd->end, &VirtReg);
  50   for (; RegPos != RegEnd; ++RegPos, ++SegPos)
  51     SegPos.insert(RegPos->start, RegPos->end, &VirtReg);
  52 }
  53
  54 // Remove a live virtual register's segments from this union.
  55 void LiveIntervalUnion::extract(LiveInterval &VirtReg) {
  56   if (VirtReg.empty())
  57     return;
  58   ++Tag;
  59
  60   // Remove each of the virtual register's live segments from the map.
  61   LiveInterval::iterator RegPos = VirtReg.begin();
  62   LiveInterval::iterator RegEnd = VirtReg.end();
  63   SegmentIter SegPos = Segments.find(RegPos->start);
  64
  65   for (;;) {
  66     assert(SegPos.value() == &VirtReg && "Inconsistent LiveInterval");
  67     SegPos.erase();
  68     if (!SegPos.valid())
  69       return;
  70
  71     // Skip all segments that may have been coalesced.
  72     RegPos = VirtReg.advanceTo(RegPos, SegPos.start());
  73     if (RegPos == RegEnd)
  74       return;
  75
  76     SegPos.advanceTo(RegPos->start);
  77   }
  78 }
  79
  80 void
  81 LiveIntervalUnion::print(raw_ostream &OS, const TargetRegisterInfo *TRI) const {
  82   OS << "LIU " << PrintReg(RepReg, TRI);
  83   if (empty()) {
  84     OS << " empty\n";
  85     return;
  86   }
  87   for (LiveSegments::const_iterator SI = Segments.begin(); SI.valid(); ++SI) {
  88     OS << " [" << SI.start() << ' ' << SI.stop() << "):"
  89        << PrintReg(SI.value()->reg, TRI);
  90   }
  91   OS << '\n';
  92 }
  93
  94 void LiveIntervalUnion::InterferenceResult::print(raw_ostream &OS,
  95                                           const TargetRegisterInfo *TRI) const {
  96   OS << '[' << start() << ';' << stop() << "):"
  97      << PrintReg(interference()->reg, TRI);
  98 }
  99
 100 void LiveIntervalUnion::Query::print(raw_ostream &OS,
 101                                      const TargetRegisterInfo *TRI) {
 102   OS << "Interferences with ";
 103   LiveUnion->print(OS, TRI);
 104   InterferenceResult IR = firstInterference();
 105   while (isInterference(IR)) {
 106     OS << "  ";
 107     IR.print(OS, TRI);
 108     OS << '\n';
 109     nextInterference(IR);
 110   }
 111 }
 112
 113 #ifndef NDEBUG
 114 // Verify the live intervals in this union and add them to the visited set.
 115 void LiveIntervalUnion::verify(LiveVirtRegBitSet& VisitedVRegs) {
 116   for (SegmentIter SI = Segments.begin(); SI.valid(); ++SI)
 117     VisitedVRegs.set(SI.value()->reg);
 118 }
 119 #endif //!NDEBUG
 120
 121 // Private interface accessed by Query.
 122 //
 123 // Find a pair of segments that intersect, one in the live virtual register
 124 // (LiveInterval), and the other in this LiveIntervalUnion. The caller (Query)
 125 // is responsible for advancing the LiveIntervalUnion segments to find a
 126 // "notable" intersection, which requires query-specific logic.
 127 //
 128 // This design assumes only a fast mechanism for intersecting a single live
 129 // virtual register segment with a set of LiveIntervalUnion segments.  This may
 130 // be ok since most virtual registers have very few segments.  If we had a data
 131 // structure that optimizd MxN intersection of segments, then we would bypass
 132 // the loop that advances within the LiveInterval.
 133 //
 134 // If no intersection exists, set VirtRegI = VirtRegEnd, and set SI to the first
 135 // segment whose start point is greater than LiveInterval's end point.
 136 //
 137 // Assumes that segments are sorted by start position in both
 138 // LiveInterval and LiveSegments.
 139 void LiveIntervalUnion::Query::findIntersection(InterferenceResult &IR) const {
 140   // Search until reaching the end of the LiveUnion segments.
 141   LiveInterval::iterator VirtRegEnd = VirtReg->end();
 142   if (IR.VirtRegI == VirtRegEnd)
 143     return;
 144   while (IR.LiveUnionI.valid()) {
 145     // Slowly advance the live virtual reg iterator until we surpass the next
 146     // segment in LiveUnion.
 147     //
 148     // Note: If this is ever used for coalescing of fixed registers and we have
 149     // a live vreg with thousands of segments, then change this code to use
 150     // upperBound instead.
 151     IR.VirtRegI = VirtReg->advanceTo(IR.VirtRegI, IR.LiveUnionI.start());
 152     if (IR.VirtRegI == VirtRegEnd)
 153       break; // Retain current (nonoverlapping) LiveUnionI
 154
 155     // VirtRegI may have advanced far beyond LiveUnionI, catch up.
 156     IR.LiveUnionI.advanceTo(IR.VirtRegI->start);
 157
 158     // Check if no LiveUnionI exists with VirtRegI->Start < LiveUnionI.end
 159     if (!IR.LiveUnionI.valid())
 160       break;
 161     if (IR.LiveUnionI.start() < IR.VirtRegI->end) {
 162       assert(overlap(*IR.VirtRegI, IR.LiveUnionI) &&
 163              "upperBound postcondition");
 164       break;
 165     }
 166   }
 167   if (!IR.LiveUnionI.valid())
 168     IR.VirtRegI = VirtRegEnd;
 169 }
 170
 171 // Find the first intersection, and cache interference info
 172 // (retain segment iterators into both VirtReg and LiveUnion).
 173 const LiveIntervalUnion::InterferenceResult &
 174 LiveIntervalUnion::Query::firstInterference() {
 175   if (CheckedFirstInterference)
 176     return FirstInterference;
 177   CheckedFirstInterference = true;
 178   InterferenceResult &IR = FirstInterference;
 179
 180   // Quickly skip interference check for empty sets.
 181   if (VirtReg->empty() || LiveUnion->empty()) {
 182     IR.VirtRegI = VirtReg->end();
 183   } else if (VirtReg->beginIndex() < LiveUnion->startIndex()) {
 184     // VirtReg starts first, perform double binary search.
 185     IR.VirtRegI = VirtReg->find(LiveUnion->startIndex());
 186     if (IR.VirtRegI != VirtReg->end())
 187       IR.LiveUnionI = LiveUnion->find(IR.VirtRegI->start);
 188   } else {
 189     // LiveUnion starts first, perform double binary search.
 190     IR.LiveUnionI = LiveUnion->find(VirtReg->beginIndex());
 191     if (IR.LiveUnionI.valid())
 192       IR.VirtRegI = VirtReg->find(IR.LiveUnionI.start());
 193     else
 194       IR.VirtRegI = VirtReg->end();
 195   }
 196   findIntersection(FirstInterference);
 197   assert((IR.VirtRegI == VirtReg->end() || IR.LiveUnionI.valid())
 198          && "Uninitialized iterator");
 199   return FirstInterference;
 200 }
 201
 202 // Treat the result as an iterator and advance to the next interfering pair
 203 // of segments. This is a plain iterator with no filter.
 204 bool LiveIntervalUnion::Query::nextInterference(InterferenceResult &IR) const {
 205   assert(isInterference(IR) && "iteration past end of interferences");
 206
 207   // Advance either the VirtReg or LiveUnion segment to ensure that we visit all
 208   // unique overlapping pairs.
 209   if (IR.VirtRegI->end < IR.LiveUnionI.stop()) {
 210     if (++IR.VirtRegI == VirtReg->end())
 211       return false;
 212   }
 213   else {
 214     if (!(++IR.LiveUnionI).valid()) {
 215       IR.VirtRegI = VirtReg->end();
 216       return false;
 217     }
 218   }
 219   // Short-circuit findIntersection() if possible.
 220   if (overlap(*IR.VirtRegI, IR.LiveUnionI))
 221     return true;
 222
 223   // Find the next intersection.
 224   findIntersection(IR);
 225   return isInterference(IR);
 226 }
 227
 228 // Scan the vector of interfering virtual registers in this union. Assume it's
 229 // quite small.
 230 bool LiveIntervalUnion::Query::isSeenInterference(LiveInterval *VirtReg) const {
 231   SmallVectorImpl<LiveInterval*>::const_iterator I =
 232     std::find(InterferingVRegs.begin(), InterferingVRegs.end(), VirtReg);
 233   return I != InterferingVRegs.end();
 234 }
 235
 236 // Count the number of virtual registers in this union that interfere with this
 237 // query's live virtual register.
 238 //
 239 // The number of times that we either advance IR.VirtRegI or call
 240 // LiveUnion.upperBound() will be no more than the number of holes in
 241 // VirtReg. So each invocation of collectInterferingVRegs() takes
 242 // time proportional to |VirtReg Holes| * time(LiveUnion.upperBound()).
 243 //
 244 // For comments on how to speed it up, see Query::findIntersection().
 245 unsigned LiveIntervalUnion::Query::
 246 collectInterferingVRegs(unsigned MaxInterferingRegs) {
 247   InterferenceResult IR = firstInterference();
 248   LiveInterval::iterator VirtRegEnd = VirtReg->end();
 249   LiveInterval *RecentInterferingVReg = NULL;
 250   if (IR.VirtRegI != VirtRegEnd) while (IR.LiveUnionI.valid()) {
 251     // Advance the union's iterator to reach an unseen interfering vreg.
 252     do {
 253       if (IR.LiveUnionI.value() == RecentInterferingVReg)
 254         continue;
 255
 256       if (!isSeenInterference(IR.LiveUnionI.value()))
 257         break;
 258
 259       // Cache the most recent interfering vreg to bypass isSeenInterference.
 260       RecentInterferingVReg = IR.LiveUnionI.value();
 261
 262     } while ((++IR.LiveUnionI).valid());
 263     if (!IR.LiveUnionI.valid())
 264       break;
 265
 266     // Advance the VirtReg iterator until surpassing the next segment in
 267     // LiveUnion.
 268     IR.VirtRegI = VirtReg->advanceTo(IR.VirtRegI, IR.LiveUnionI.start());
 269     if (IR.VirtRegI == VirtRegEnd)
 270       break;
 271
 272     // Check for intersection with the union's segment.
 273     if (overlap(*IR.VirtRegI, IR.LiveUnionI)) {
 274
 275       if (!IR.LiveUnionI.value()->isSpillable())
 276         SeenUnspillableVReg = true;
 277
 278       if (InterferingVRegs.size() == MaxInterferingRegs)
 279         // Leave SeenAllInterferences set to false to indicate that at least one
 280         // interference exists beyond those we collected.
 281         return MaxInterferingRegs;
 282
 283       InterferingVRegs.push_back(IR.LiveUnionI.value());
 284
 285       // Cache the most recent interfering vreg to bypass isSeenInterference.
 286       RecentInterferingVReg = IR.LiveUnionI.value();
 287       ++IR.LiveUnionI;
 288       continue;
 289     }
 290     // VirtRegI may have advanced far beyond LiveUnionI,
 291     // do a fast intersection test to "catch up"
 292     IR.LiveUnionI.advanceTo(IR.VirtRegI->start);
 293   }
 294   SeenAllInterferences = true;
 295   return InterferingVRegs.size();
 296 }
 297
 298 bool LiveIntervalUnion::Query::checkLoopInterference(MachineLoopRange *Loop) {
 299   // VirtReg is likely live throughout the loop, so start by checking LIU-Loop
 300   // overlaps.
 301   IntervalMapOverlaps<LiveIntervalUnion::Map, MachineLoopRange::Map>
 302     Overlaps(LiveUnion->getMap(), Loop->getMap());
 303   if (!Overlaps.valid())
 304     return false;
 305
 306   // The loop is overlapping an LIU assignment. Check VirtReg as well.
 307   LiveInterval::iterator VRI = VirtReg->find(Overlaps.start());
 308
 309   for (;;) {
 310     if (VRI == VirtReg->end())
 311       return false;
 312     if (VRI->start < Overlaps.stop())
 313       return true;
 314
 315     Overlaps.advanceTo(VRI->start);
 316     if (!Overlaps.valid())
 317       return false;
 318     if (Overlaps.start() < VRI->end)
 319       return true;
 320
 321     VRI = VirtReg->advanceTo(VRI, Overlaps.start());
 322   }
 323 }