lib/CodeGen/LiveIntervalAnalysis.cpp

   1 //===-- LiveIntervalAnalysis.cpp - Live Interval Analysis -----------------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file implements the LiveInterval analysis pass which is used
  11 // by the Linear Scan Register allocator. This pass linearizes the
  12 // basic blocks of the function in DFS order and uses the
  13 // LiveVariables pass to conservatively compute live intervals for
  14 // each virtual and physical register.
  15 //
  16 //===----------------------------------------------------------------------===//
  17
  18 #include "llvm/CodeGen/LiveIntervalAnalysis.h"
  19 #include "LiveRangeCalc.h"
  20 #include "llvm/ADT/DenseSet.h"
  21 #include "llvm/ADT/STLExtras.h"
  22 #include "llvm/Analysis/AliasAnalysis.h"
  23 #include "llvm/CodeGen/LiveVariables.h"
  24 #include "llvm/CodeGen/MachineBlockFrequencyInfo.h"
  25 #include "llvm/CodeGen/MachineDominators.h"
  26 #include "llvm/CodeGen/MachineInstr.h"
  27 #include "llvm/CodeGen/MachineRegisterInfo.h"
  28 #include "llvm/CodeGen/Passes.h"
  29 #include "llvm/CodeGen/VirtRegMap.h"
  30 #include "llvm/IR/Value.h"
  31 #include "llvm/Support/BlockFrequency.h"
  32 #include "llvm/Support/CommandLine.h"
  33 #include "llvm/Support/Debug.h"
  34 #include "llvm/Support/ErrorHandling.h"
  35 #include "llvm/Support/raw_ostream.h"
  36 #include "llvm/Target/TargetInstrInfo.h"
  37 #include "llvm/Target/TargetRegisterInfo.h"
  38 #include "llvm/Target/TargetSubtargetInfo.h"
  39 #include <algorithm>
  40 #include <cmath>
  41 #include <limits>
  42 using namespace llvm;
  43
  44 #define DEBUG_TYPE "regalloc"
  45
  46 char LiveIntervals::ID = 0;
  47 char &llvm::LiveIntervalsID = LiveIntervals::ID;
  48 INITIALIZE_PASS_BEGIN(LiveIntervals, "liveintervals",
  49                 "Live Interval Analysis", false, false)
  50 INITIALIZE_AG_DEPENDENCY(AliasAnalysis)
  51 INITIALIZE_PASS_DEPENDENCY(LiveVariables)
  52 INITIALIZE_PASS_DEPENDENCY(MachineDominatorTree)
  53 INITIALIZE_PASS_DEPENDENCY(SlotIndexes)
  54 INITIALIZE_PASS_END(LiveIntervals, "liveintervals",
  55                 "Live Interval Analysis", false, false)
  56
  57 #ifndef NDEBUG
  58 static cl::opt<bool> EnablePrecomputePhysRegs(
  59   "precompute-phys-liveness", cl::Hidden,
  60   cl::desc("Eagerly compute live intervals for all physreg units."));
  61 #else
  62 static bool EnablePrecomputePhysRegs = false;
  63 #endif // NDEBUG
  64
  65 void LiveIntervals::getAnalysisUsage(AnalysisUsage &AU) const {
  66   AU.setPreservesCFG();
  67   AU.addRequired<AliasAnalysis>();
  68   AU.addPreserved<AliasAnalysis>();
  69   // LiveVariables isn't really required by this analysis, it is only required
  70   // here to make sure it is live during TwoAddressInstructionPass and
  71   // PHIElimination. This is temporary.
  72   AU.addRequired<LiveVariables>();
  73   AU.addPreserved<LiveVariables>();
  74   AU.addPreservedID(MachineLoopInfoID);
  75   AU.addRequiredTransitiveID(MachineDominatorsID);
  76   AU.addPreservedID(MachineDominatorsID);
  77   AU.addPreserved<SlotIndexes>();
  78   AU.addRequiredTransitive<SlotIndexes>();
  79   MachineFunctionPass::getAnalysisUsage(AU);
  80 }
  81
  82 LiveIntervals::LiveIntervals() : MachineFunctionPass(ID),
  83   DomTree(nullptr), LRCalc(nullptr) {
  84   initializeLiveIntervalsPass(*PassRegistry::getPassRegistry());
  85 }
  86
  87 LiveIntervals::~LiveIntervals() {
  88   delete LRCalc;
  89 }
  90
  91 void LiveIntervals::releaseMemory() {
  92   // Free the live intervals themselves.
  93   for (unsigned i = 0, e = VirtRegIntervals.size(); i != e; ++i)
  94     delete VirtRegIntervals[TargetRegisterInfo::index2VirtReg(i)];
  95   VirtRegIntervals.clear();
  96   RegMaskSlots.clear();
  97   RegMaskBits.clear();
  98   RegMaskBlocks.clear();
  99
 100   for (unsigned i = 0, e = RegUnitRanges.size(); i != e; ++i)
 101     delete RegUnitRanges[i];
 102   RegUnitRanges.clear();
 103
 104   // Release VNInfo memory regions, VNInfo objects don't need to be dtor'd.
 105   VNInfoAllocator.Reset();
 106 }
 107
 108 /// runOnMachineFunction - calculates LiveIntervals
 109 ///
 110 bool LiveIntervals::runOnMachineFunction(MachineFunction &fn) {
 111   MF = &fn;
 112   MRI = &MF->getRegInfo();
 113   TRI = MF->getSubtarget().getRegisterInfo();
 114   TII = MF->getSubtarget().getInstrInfo();
 115   AA = &getAnalysis<AliasAnalysis>();
 116   Indexes = &getAnalysis<SlotIndexes>();
 117   DomTree = &getAnalysis<MachineDominatorTree>();
 118   if (!LRCalc)
 119     LRCalc = new LiveRangeCalc();
 120
 121   // Allocate space for all virtual registers.
 122   VirtRegIntervals.resize(MRI->getNumVirtRegs());
 123
 124   computeVirtRegs();
 125   computeRegMasks();
 126   computeLiveInRegUnits();
 127
 128   if (EnablePrecomputePhysRegs) {
 129     // For stress testing, precompute live ranges of all physical register
 130     // units, including reserved registers.
 131     for (unsigned i = 0, e = TRI->getNumRegUnits(); i != e; ++i)
 132       getRegUnit(i);
 133   }
 134   DEBUG(dump());
 135   return true;
 136 }
 137
 138 /// print - Implement the dump method.
 139 void LiveIntervals::print(raw_ostream &OS, const Module* ) const {
 140   OS << "********** INTERVALS **********\n";
 141
 142   // Dump the regunits.
 143   for (unsigned i = 0, e = RegUnitRanges.size(); i != e; ++i)
 144     if (LiveRange *LR = RegUnitRanges[i])
 145       OS << PrintRegUnit(i, TRI) << ' ' << *LR << '\n';
 146
 147   // Dump the virtregs.
 148   for (unsigned i = 0, e = MRI->getNumVirtRegs(); i != e; ++i) {
 149     unsigned Reg = TargetRegisterInfo::index2VirtReg(i);
 150     if (hasInterval(Reg))
 151       OS << getInterval(Reg) << '\n';
 152   }
 153
 154   OS << "RegMasks:";
 155   for (unsigned i = 0, e = RegMaskSlots.size(); i != e; ++i)
 156     OS << ' ' << RegMaskSlots[i];
 157   OS << '\n';
 158
 159   printInstrs(OS);
 160 }
 161
 162 void LiveIntervals::printInstrs(raw_ostream &OS) const {
 163   OS << "********** MACHINEINSTRS **********\n";
 164   MF->print(OS, Indexes);
 165 }
 166
 167 #if !defined(NDEBUG) || defined(LLVM_ENABLE_DUMP)
 168 void LiveIntervals::dumpInstrs() const {
 169   printInstrs(dbgs());
 170 }
 171 #endif
 172
 173 LiveInterval* LiveIntervals::createInterval(unsigned reg) {
 174   float Weight = TargetRegisterInfo::isPhysicalRegister(reg) ?
 175                   llvm::huge_valf : 0.0F;
 176   return new LiveInterval(reg, Weight);
 177 }
 178
 179
 180 /// computeVirtRegInterval - Compute the live interval of a virtual register,
 181 /// based on defs and uses.
 182 void LiveIntervals::computeVirtRegInterval(LiveInterval &LI) {
 183   assert(LRCalc && "LRCalc not initialized.");
 184   assert(LI.empty() && "Should only compute empty intervals.");
 185   LRCalc->reset(MF, getSlotIndexes(), DomTree, &getVNInfoAllocator());
 186   LRCalc->createDeadDefs(LI);
 187   LRCalc->extendToUses(LI);
 188   computeDeadValues(LI, LI);
 189 }
 190
 191 void LiveIntervals::computeVirtRegs() {
 192   for (unsigned i = 0, e = MRI->getNumVirtRegs(); i != e; ++i) {
 193     unsigned Reg = TargetRegisterInfo::index2VirtReg(i);
 194     if (MRI->reg_nodbg_empty(Reg))
 195       continue;
 196     createAndComputeVirtRegInterval(Reg);
 197   }
 198 }
 199
 200 void LiveIntervals::computeRegMasks() {
 201   RegMaskBlocks.resize(MF->getNumBlockIDs());
 202
 203   // Find all instructions with regmask operands.
 204   for (MachineFunction::iterator MBBI = MF->begin(), E = MF->end();
 205        MBBI != E; ++MBBI) {
 206     MachineBasicBlock *MBB = MBBI;
 207     std::pair<unsigned, unsigned> &RMB = RegMaskBlocks[MBB->getNumber()];
 208     RMB.first = RegMaskSlots.size();
 209     for (MachineBasicBlock::iterator MI = MBB->begin(), ME = MBB->end();
 210          MI != ME; ++MI)
 211       for (MIOperands MO(MI); MO.isValid(); ++MO) {
 212         if (!MO->isRegMask())
 213           continue;
 214           RegMaskSlots.push_back(Indexes->getInstructionIndex(MI).getRegSlot());
 215           RegMaskBits.push_back(MO->getRegMask());
 216       }
 217     // Compute the number of register mask instructions in this block.
 218     RMB.second = RegMaskSlots.size() - RMB.first;
 219   }
 220 }
 221
 222 //===----------------------------------------------------------------------===//
 223 //                           Register Unit Liveness
 224 //===----------------------------------------------------------------------===//
 225 //
 226 // Fixed interference typically comes from ABI boundaries: Function arguments
 227 // and return values are passed in fixed registers, and so are exception
 228 // pointers entering landing pads. Certain instructions require values to be
 229 // present in specific registers. That is also represented through fixed
 230 // interference.
 231 //
 232
 233 /// computeRegUnitInterval - Compute the live range of a register unit, based
 234 /// on the uses and defs of aliasing registers.  The range should be empty,
 235 /// or contain only dead phi-defs from ABI blocks.
 236 void LiveIntervals::computeRegUnitRange(LiveRange &LR, unsigned Unit) {
 237   assert(LRCalc && "LRCalc not initialized.");
 238   LRCalc->reset(MF, getSlotIndexes(), DomTree, &getVNInfoAllocator());
 239
 240   // The physregs aliasing Unit are the roots and their super-registers.
 241   // Create all values as dead defs before extending to uses. Note that roots
 242   // may share super-registers. That's OK because createDeadDefs() is
 243   // idempotent. It is very rare for a register unit to have multiple roots, so
 244   // uniquing super-registers is probably not worthwhile.
 245   for (MCRegUnitRootIterator Roots(Unit, TRI); Roots.isValid(); ++Roots) {
 246     for (MCSuperRegIterator Supers(*Roots, TRI, /*IncludeSelf=*/true);
 247          Supers.isValid(); ++Supers) {
 248       if (!MRI->reg_empty(*Supers))
 249         LRCalc->createDeadDefs(LR, *Supers);
 250     }
 251   }
 252
 253   // Now extend LR to reach all uses.
 254   // Ignore uses of reserved registers. We only track defs of those.
 255   for (MCRegUnitRootIterator Roots(Unit, TRI); Roots.isValid(); ++Roots) {
 256     for (MCSuperRegIterator Supers(*Roots, TRI, /*IncludeSelf=*/true);
 257          Supers.isValid(); ++Supers) {
 258       unsigned Reg = *Supers;
 259       if (!MRI->isReserved(Reg) && !MRI->reg_empty(Reg))
 260         LRCalc->extendToUses(LR, Reg);
 261     }
 262   }
 263 }
 264
 265
 266 /// computeLiveInRegUnits - Precompute the live ranges of any register units
 267 /// that are live-in to an ABI block somewhere. Register values can appear
 268 /// without a corresponding def when entering the entry block or a landing pad.
 269 ///
 270 void LiveIntervals::computeLiveInRegUnits() {
 271   RegUnitRanges.resize(TRI->getNumRegUnits());
 272   DEBUG(dbgs() << "Computing live-in reg-units in ABI blocks.\n");
 273
 274   // Keep track of the live range sets allocated.
 275   SmallVector<unsigned, 8> NewRanges;
 276
 277   // Check all basic blocks for live-ins.
 278   for (MachineFunction::const_iterator MFI = MF->begin(), MFE = MF->end();
 279        MFI != MFE; ++MFI) {
 280     const MachineBasicBlock *MBB = MFI;
 281
 282     // We only care about ABI blocks: Entry + landing pads.
 283     if ((MFI != MF->begin() && !MBB->isLandingPad()) || MBB->livein_empty())
 284       continue;
 285
 286     // Create phi-defs at Begin for all live-in registers.
 287     SlotIndex Begin = Indexes->getMBBStartIdx(MBB);
 288     DEBUG(dbgs() << Begin << "\tBB#" << MBB->getNumber());
 289     for (MachineBasicBlock::livein_iterator LII = MBB->livein_begin(),
 290          LIE = MBB->livein_end(); LII != LIE; ++LII) {
 291       for (MCRegUnitIterator Units(*LII, TRI); Units.isValid(); ++Units) {
 292         unsigned Unit = *Units;
 293         LiveRange *LR = RegUnitRanges[Unit];
 294         if (!LR) {
 295           LR = RegUnitRanges[Unit] = new LiveRange();
 296           NewRanges.push_back(Unit);
 297         }
 298         VNInfo *VNI = LR->createDeadDef(Begin, getVNInfoAllocator());
 299         (void)VNI;
 300         DEBUG(dbgs() << ' ' << PrintRegUnit(Unit, TRI) << '#' << VNI->id);
 301       }
 302     }
 303     DEBUG(dbgs() << '\n');
 304   }
 305   DEBUG(dbgs() << "Created " << NewRanges.size() << " new intervals.\n");
 306
 307   // Compute the 'normal' part of the ranges.
 308   for (unsigned i = 0, e = NewRanges.size(); i != e; ++i) {
 309     unsigned Unit = NewRanges[i];
 310     computeRegUnitRange(*RegUnitRanges[Unit], Unit);
 311   }
 312 }
 313
 314
 315 static void createSegmentsForValues(LiveRange &LR,
 316       iterator_range<LiveInterval::vni_iterator> VNIs) {
 317   for (auto VNI : VNIs) {
 318     if (VNI->isUnused())
 319       continue;
 320     SlotIndex Def = VNI->def;
 321     LR.addSegment(LiveRange::Segment(Def, Def.getDeadSlot(), VNI));
 322   }
 323 }
 324
 325 typedef SmallVector<std::pair<SlotIndex, VNInfo*>, 16> ShrinkToUsesWorkList;
 326
 327 static void extendSegmentsToUses(LiveRange &LR, const SlotIndexes &Indexes,
 328                                  ShrinkToUsesWorkList &WorkList,
 329                                  const LiveRange &OldRange) {
 330   // Keep track of the PHIs that are in use.
 331   SmallPtrSet<VNInfo*, 8> UsedPHIs;
 332   // Blocks that have already been added to WorkList as live-out.
 333   SmallPtrSet<MachineBasicBlock*, 16> LiveOut;
 334
 335   // Extend intervals to reach all uses in WorkList.
 336   while (!WorkList.empty()) {
 337     SlotIndex Idx = WorkList.back().first;
 338     VNInfo *VNI = WorkList.back().second;
 339     WorkList.pop_back();
 340     const MachineBasicBlock *MBB = Indexes.getMBBFromIndex(Idx.getPrevSlot());
 341     SlotIndex BlockStart = Indexes.getMBBStartIdx(MBB);
 342
 343     // Extend the live range for VNI to be live at Idx.
 344     if (VNInfo *ExtVNI = LR.extendInBlock(BlockStart, Idx)) {
 345       assert(ExtVNI == VNI && "Unexpected existing value number");
 346       (void)ExtVNI;
 347       // Is this a PHIDef we haven't seen before?
 348       if (!VNI->isPHIDef() || VNI->def != BlockStart ||
 349           !UsedPHIs.insert(VNI).second)
 350         continue;
 351       // The PHI is live, make sure the predecessors are live-out.
 352       for (auto &Pred : MBB->predecessors()) {
 353         if (!LiveOut.insert(Pred).second)
 354           continue;
 355         SlotIndex Stop = Indexes.getMBBEndIdx(Pred);
 356         // A predecessor is not required to have a live-out value for a PHI.
 357         if (VNInfo *PVNI = OldRange.getVNInfoBefore(Stop))
 358           WorkList.push_back(std::make_pair(Stop, PVNI));
 359       }
 360       continue;
 361     }
 362
 363     // VNI is live-in to MBB.
 364     DEBUG(dbgs() << " live-in at " << BlockStart << '\n');
 365     LR.addSegment(LiveRange::Segment(BlockStart, Idx, VNI));
 366
 367     // Make sure VNI is live-out from the predecessors.
 368     for (auto &Pred : MBB->predecessors()) {
 369       if (!LiveOut.insert(Pred).second)
 370         continue;
 371       SlotIndex Stop = Indexes.getMBBEndIdx(Pred);
 372       assert(OldRange.getVNInfoBefore(Stop) == VNI &&
 373              "Wrong value out of predecessor");
 374       WorkList.push_back(std::make_pair(Stop, VNI));
 375     }
 376   }
 377 }
 378
 379 /// shrinkToUses - After removing some uses of a register, shrink its live
 380 /// range to just the remaining uses. This method does not compute reaching
 381 /// defs for new uses, and it doesn't remove dead defs.
 382 bool LiveIntervals::shrinkToUses(LiveInterval *li,
 383                                  SmallVectorImpl<MachineInstr*> *dead) {
 384   DEBUG(dbgs() << "Shrink: " << *li << '\n');
 385   assert(TargetRegisterInfo::isVirtualRegister(li->reg)
 386          && "Can only shrink virtual registers");
 387
 388   // Shrink subregister live ranges.
 389   for (LiveInterval::subrange_iterator I = li->subrange_begin(),
 390        E = li->subrange_end(); I != E; ++I) {
 391     shrinkToUses(*I, li->reg);
 392   }
 393
 394   // Find all the values used, including PHI kills.
 395   ShrinkToUsesWorkList WorkList;
 396
 397   // Visit all instructions reading li->reg.
 398   for (MachineRegisterInfo::reg_instr_iterator
 399        I = MRI->reg_instr_begin(li->reg), E = MRI->reg_instr_end();
 400        I != E; ) {
 401     MachineInstr *UseMI = &*(I++);
 402     if (UseMI->isDebugValue() || !UseMI->readsVirtualRegister(li->reg))
 403       continue;
 404     SlotIndex Idx = getInstructionIndex(UseMI).getRegSlot();
 405     LiveQueryResult LRQ = li->Query(Idx);
 406     VNInfo *VNI = LRQ.valueIn();
 407     if (!VNI) {
 408       // This shouldn't happen: readsVirtualRegister returns true, but there is
 409       // no live value. It is likely caused by a target getting <undef> flags
 410       // wrong.
 411       DEBUG(dbgs() << Idx << '\t' << *UseMI
 412                    << "Warning: Instr claims to read non-existent value in "
 413                     << *li << '\n');
 414       continue;
 415     }
 416     // Special case: An early-clobber tied operand reads and writes the
 417     // register one slot early.
 418     if (VNInfo *DefVNI = LRQ.valueDefined())
 419       Idx = DefVNI->def;
 420
 421     WorkList.push_back(std::make_pair(Idx, VNI));
 422   }
 423
 424   // Create new live ranges with only minimal live segments per def.
 425   LiveRange NewLR;
 426   createSegmentsForValues(NewLR, make_range(li->vni_begin(), li->vni_end()));
 427   extendSegmentsToUses(NewLR, *Indexes, WorkList, *li);
 428
 429   // Handle dead values.
 430   bool CanSeparate;
 431   computeDeadValues(NewLR, *li, &CanSeparate, li->reg, dead);
 432
 433   // Move the trimmed segments back.
 434   li->segments.swap(NewLR.segments);
 435   DEBUG(dbgs() << "Shrunk: " << *li << '\n');
 436   return CanSeparate;
 437 }
 438
 439 void LiveIntervals::computeDeadValues(LiveRange &Segments, LiveRange &LR,
 440                                       bool *CanSeparateRes, unsigned Reg,
 441                                       SmallVectorImpl<MachineInstr*> *dead) {
 442   bool CanSeparate = false;
 443   for (auto VNI : make_range(LR.vni_begin(), LR.vni_end())) {
 444     if (VNI->isUnused())
 445       continue;
 446     LiveRange::iterator LRI = Segments.FindSegmentContaining(VNI->def);
 447     assert(LRI != Segments.end() && "Missing segment for PHI");
 448     if (LRI->end != VNI->def.getDeadSlot())
 449       continue;
 450     if (VNI->isPHIDef()) {
 451       // This is a dead PHI. Remove it.
 452       VNI->markUnused();
 453       Segments.removeSegment(LRI->start, LRI->end);
 454       DEBUG(dbgs() << "Dead PHI at " << VNI->def << " may separate interval\n");
 455       CanSeparate = true;
 456     } else if (dead != nullptr) {
 457       // This is a dead def. Make sure the instruction knows.
 458       MachineInstr *MI = getInstructionFromIndex(VNI->def);
 459       assert(MI && "No instruction defining live value");
 460       MI->addRegisterDead(Reg, TRI);
 461       if (dead && MI->allDefsAreDead()) {
 462         DEBUG(dbgs() << "All defs dead: " << VNI->def << '\t' << *MI);
 463         dead->push_back(MI);
 464       }
 465     }
 466   }
 467   if (CanSeparateRes != nullptr)
 468     *CanSeparateRes = CanSeparate;
 469 }
 470
 471 bool LiveIntervals::shrinkToUses(LiveInterval::SubRange &SR, unsigned Reg)
 472 {
 473   DEBUG(dbgs() << "Shrink: " << SR << '\n');
 474   assert(TargetRegisterInfo::isVirtualRegister(Reg)
 475          && "Can only shrink virtual registers");
 476   // Find all the values used, including PHI kills.
 477   ShrinkToUsesWorkList WorkList;
 478
 479   // Visit all instructions reading Reg.
 480   SlotIndex LastIdx;
 481   for (MachineOperand &MO : MRI->reg_operands(Reg)) {
 482     MachineInstr *UseMI = MO.getParent();
 483     if (UseMI->isDebugValue())
 484       continue;
 485     // Maybe the operand is for a subregister we don't care about.
 486     unsigned SubReg = MO.getSubReg();
 487     if (SubReg != 0) {
 488       unsigned SubRegMask = TRI->getSubRegIndexLaneMask(SubReg);
 489       if ((SubRegMask & SR.LaneMask) == 0)
 490         continue;
 491     }
 492     // We only need to visit each instruction once.
 493     SlotIndex Idx = getInstructionIndex(UseMI).getRegSlot();
 494     if (Idx == LastIdx)
 495       continue;
 496     LastIdx = Idx;
 497
 498     LiveQueryResult LRQ = SR.Query(Idx);
 499     VNInfo *VNI = LRQ.valueIn();
 500     // For Subranges it is possible that only undef values are left in that
 501     // part of the subregister, so there is no real liverange at the use
 502     if (!VNI)
 503       continue;
 504
 505     // Special case: An early-clobber tied operand reads and writes the
 506     // register one slot early.
 507     if (VNInfo *DefVNI = LRQ.valueDefined())
 508       Idx = DefVNI->def;
 509
 510     WorkList.push_back(std::make_pair(Idx, VNI));
 511   }
 512
 513   // Create a new live ranges with only minimal live segments per def.
 514   LiveRange NewLR;
 515   createSegmentsForValues(NewLR, make_range(SR.vni_begin(), SR.vni_end()));
 516   extendSegmentsToUses(NewLR, *Indexes, WorkList, SR);
 517
 518   // Handle dead values.
 519   bool CanSeparate;
 520   computeDeadValues(NewLR, SR, &CanSeparate);
 521
 522   // Move the trimmed ranges back.
 523   SR.segments.swap(NewLR.segments);
 524   DEBUG(dbgs() << "Shrunk: " << SR << '\n');
 525   return CanSeparate;
 526 }
 527
 528 void LiveIntervals::extendToIndices(LiveRange &LR,
 529                                     ArrayRef<SlotIndex> Indices) {
 530   assert(LRCalc && "LRCalc not initialized.");
 531   LRCalc->reset(MF, getSlotIndexes(), DomTree, &getVNInfoAllocator());
 532   for (unsigned i = 0, e = Indices.size(); i != e; ++i)
 533     LRCalc->extend(LR, Indices[i]);
 534 }
 535
 536 void LiveIntervals::pruneValue(LiveInterval *LI, SlotIndex Kill,
 537                                SmallVectorImpl<SlotIndex> *EndPoints) {
 538   LiveQueryResult LRQ = LI->Query(Kill);
 539   VNInfo *VNI = LRQ.valueOut();
 540   if (!VNI)
 541     return;
 542
 543   MachineBasicBlock *KillMBB = Indexes->getMBBFromIndex(Kill);
 544   SlotIndex MBBStart, MBBEnd;
 545   std::tie(MBBStart, MBBEnd) = Indexes->getMBBRange(KillMBB);
 546
 547   // If VNI isn't live out from KillMBB, the value is trivially pruned.
 548   if (LRQ.endPoint() < MBBEnd) {
 549     LI->removeSegment(Kill, LRQ.endPoint());
 550     if (EndPoints) EndPoints->push_back(LRQ.endPoint());
 551     return;
 552   }
 553
 554   // VNI is live out of KillMBB.
 555   LI->removeSegment(Kill, MBBEnd);
 556   if (EndPoints) EndPoints->push_back(MBBEnd);
 557
 558   // Find all blocks that are reachable from KillMBB without leaving VNI's live
 559   // range. It is possible that KillMBB itself is reachable, so start a DFS
 560   // from each successor.
 561   typedef SmallPtrSet<MachineBasicBlock*, 9> VisitedTy;
 562   VisitedTy Visited;
 563   for (MachineBasicBlock::succ_iterator
 564        SuccI = KillMBB->succ_begin(), SuccE = KillMBB->succ_end();
 565        SuccI != SuccE; ++SuccI) {
 566     for (df_ext_iterator<MachineBasicBlock*, VisitedTy>
 567          I = df_ext_begin(*SuccI, Visited), E = df_ext_end(*SuccI, Visited);
 568          I != E;) {
 569       MachineBasicBlock *MBB = *I;
 570
 571       // Check if VNI is live in to MBB.
 572       std::tie(MBBStart, MBBEnd) = Indexes->getMBBRange(MBB);
 573       LiveQueryResult LRQ = LI->Query(MBBStart);
 574       if (LRQ.valueIn() != VNI) {
 575         // This block isn't part of the VNI segment. Prune the search.
 576         I.skipChildren();
 577         continue;
 578       }
 579
 580       // Prune the search if VNI is killed in MBB.
 581       if (LRQ.endPoint() < MBBEnd) {
 582         LI->removeSegment(MBBStart, LRQ.endPoint());
 583         if (EndPoints) EndPoints->push_back(LRQ.endPoint());
 584         I.skipChildren();
 585         continue;
 586       }
 587
 588       // VNI is live through MBB.
 589       LI->removeSegment(MBBStart, MBBEnd);
 590       if (EndPoints) EndPoints->push_back(MBBEnd);
 591       ++I;
 592     }
 593   }
 594 }
 595
 596 //===----------------------------------------------------------------------===//
 597 // Register allocator hooks.
 598 //
 599
 600 void LiveIntervals::addKillFlags(const VirtRegMap *VRM) {
 601   // Keep track of regunit ranges.
 602   SmallVector<std::pair<LiveRange*, LiveRange::iterator>, 8> RU;
 603
 604   for (unsigned i = 0, e = MRI->getNumVirtRegs(); i != e; ++i) {
 605     unsigned Reg = TargetRegisterInfo::index2VirtReg(i);
 606     if (MRI->reg_nodbg_empty(Reg))
 607       continue;
 608     LiveInterval *LI = &getInterval(Reg);
 609     if (LI->empty())
 610       continue;
 611
 612     // Find the regunit intervals for the assigned register. They may overlap
 613     // the virtual register live range, cancelling any kills.
 614     RU.clear();
 615     for (MCRegUnitIterator Units(VRM->getPhys(Reg), TRI); Units.isValid();
 616          ++Units) {
 617       LiveRange &RURanges = getRegUnit(*Units);
 618       if (RURanges.empty())
 619         continue;
 620       RU.push_back(std::make_pair(&RURanges, RURanges.find(LI->begin()->end)));
 621     }
 622
 623     // Every instruction that kills Reg corresponds to a segment range end
 624     // point.
 625     for (LiveInterval::iterator RI = LI->begin(), RE = LI->end(); RI != RE;
 626          ++RI) {
 627       // A block index indicates an MBB edge.
 628       if (RI->end.isBlock())
 629         continue;
 630       MachineInstr *MI = getInstructionFromIndex(RI->end);
 631       if (!MI)
 632         continue;
 633
 634       // Check if any of the regunits are live beyond the end of RI. That could
 635       // happen when a physreg is defined as a copy of a virtreg:
 636       //
 637       //   %EAX = COPY %vreg5
 638       //   FOO %vreg5         <--- MI, cancel kill because %EAX is live.
 639       //   BAR %EAX<kill>
 640       //
 641       // There should be no kill flag on FOO when %vreg5 is rewritten as %EAX.
 642       bool CancelKill = false;
 643       for (unsigned u = 0, e = RU.size(); u != e; ++u) {
 644         LiveRange &RRanges = *RU[u].first;
 645         LiveRange::iterator &I = RU[u].second;
 646         if (I == RRanges.end())
 647           continue;
 648         I = RRanges.advanceTo(I, RI->end);
 649         if (I == RRanges.end() || I->start >= RI->end)
 650           continue;
 651         // I is overlapping RI.
 652         CancelKill = true;
 653         break;
 654       }
 655       if (CancelKill)
 656         MI->clearRegisterKills(Reg, nullptr);
 657       else
 658         MI->addRegisterKilled(Reg, nullptr);
 659     }
 660   }
 661 }
 662
 663 MachineBasicBlock*
 664 LiveIntervals::intervalIsInOneMBB(const LiveInterval &LI) const {
 665   // A local live range must be fully contained inside the block, meaning it is
 666   // defined and killed at instructions, not at block boundaries. It is not
 667   // live in or or out of any block.
 668   //
 669   // It is technically possible to have a PHI-defined live range identical to a
 670   // single block, but we are going to return false in that case.
 671
 672   SlotIndex Start = LI.beginIndex();
 673   if (Start.isBlock())
 674     return nullptr;
 675
 676   SlotIndex Stop = LI.endIndex();
 677   if (Stop.isBlock())
 678     return nullptr;
 679
 680   // getMBBFromIndex doesn't need to search the MBB table when both indexes
 681   // belong to proper instructions.
 682   MachineBasicBlock *MBB1 = Indexes->getMBBFromIndex(Start);
 683   MachineBasicBlock *MBB2 = Indexes->getMBBFromIndex(Stop);
 684   return MBB1 == MBB2 ? MBB1 : nullptr;
 685 }
 686
 687 bool
 688 LiveIntervals::hasPHIKill(const LiveInterval &LI, const VNInfo *VNI) const {
 689   for (LiveInterval::const_vni_iterator I = LI.vni_begin(), E = LI.vni_end();
 690        I != E; ++I) {
 691     const VNInfo *PHI = *I;
 692     if (PHI->isUnused() || !PHI->isPHIDef())
 693       continue;
 694     const MachineBasicBlock *PHIMBB = getMBBFromIndex(PHI->def);
 695     // Conservatively return true instead of scanning huge predecessor lists.
 696     if (PHIMBB->pred_size() > 100)
 697       return true;
 698     for (MachineBasicBlock::const_pred_iterator
 699          PI = PHIMBB->pred_begin(), PE = PHIMBB->pred_end(); PI != PE; ++PI)
 700       if (VNI == LI.getVNInfoBefore(Indexes->getMBBEndIdx(*PI)))
 701         return true;
 702   }
 703   return false;
 704 }
 705
 706 float
 707 LiveIntervals::getSpillWeight(bool isDef, bool isUse,
 708                               const MachineBlockFrequencyInfo *MBFI,
 709                               const MachineInstr *MI) {
 710   BlockFrequency Freq = MBFI->getBlockFreq(MI->getParent());
 711   const float Scale = 1.0f / MBFI->getEntryFreq();
 712   return (isDef + isUse) * (Freq.getFrequency() * Scale);
 713 }
 714
 715 LiveRange::Segment
 716 LiveIntervals::addSegmentToEndOfBlock(unsigned reg, MachineInstr* startInst) {
 717   LiveInterval& Interval = createEmptyInterval(reg);
 718   VNInfo* VN = Interval.getNextValue(
 719     SlotIndex(getInstructionIndex(startInst).getRegSlot()),
 720     getVNInfoAllocator());
 721   LiveRange::Segment S(
 722      SlotIndex(getInstructionIndex(startInst).getRegSlot()),
 723      getMBBEndIdx(startInst->getParent()), VN);
 724   Interval.addSegment(S);
 725
 726   return S;
 727 }
 728
 729
 730 //===----------------------------------------------------------------------===//
 731 //                          Register mask functions
 732 //===----------------------------------------------------------------------===//
 733
 734 bool LiveIntervals::checkRegMaskInterference(LiveInterval &LI,
 735                                              BitVector &UsableRegs) {
 736   if (LI.empty())
 737     return false;
 738   LiveInterval::iterator LiveI = LI.begin(), LiveE = LI.end();
 739
 740   // Use a smaller arrays for local live ranges.
 741   ArrayRef<SlotIndex> Slots;
 742   ArrayRef<const uint32_t*> Bits;
 743   if (MachineBasicBlock *MBB = intervalIsInOneMBB(LI)) {
 744     Slots = getRegMaskSlotsInBlock(MBB->getNumber());
 745     Bits = getRegMaskBitsInBlock(MBB->getNumber());
 746   } else {
 747     Slots = getRegMaskSlots();
 748     Bits = getRegMaskBits();
 749   }
 750
 751   // We are going to enumerate all the register mask slots contained in LI.
 752   // Start with a binary search of RegMaskSlots to find a starting point.
 753   ArrayRef<SlotIndex>::iterator SlotI =
 754     std::lower_bound(Slots.begin(), Slots.end(), LiveI->start);
 755   ArrayRef<SlotIndex>::iterator SlotE = Slots.end();
 756
 757   // No slots in range, LI begins after the last call.
 758   if (SlotI == SlotE)
 759     return false;
 760
 761   bool Found = false;
 762   for (;;) {
 763     assert(*SlotI >= LiveI->start);
 764     // Loop over all slots overlapping this segment.
 765     while (*SlotI < LiveI->end) {
 766       // *SlotI overlaps LI. Collect mask bits.
 767       if (!Found) {
 768         // This is the first overlap. Initialize UsableRegs to all ones.
 769         UsableRegs.clear();
 770         UsableRegs.resize(TRI->getNumRegs(), true);
 771         Found = true;
 772       }
 773       // Remove usable registers clobbered by this mask.
 774       UsableRegs.clearBitsNotInMask(Bits[SlotI-Slots.begin()]);
 775       if (++SlotI == SlotE)
 776         return Found;
 777     }
 778     // *SlotI is beyond the current LI segment.
 779     LiveI = LI.advanceTo(LiveI, *SlotI);
 780     if (LiveI == LiveE)
 781       return Found;
 782     // Advance SlotI until it overlaps.
 783     while (*SlotI < LiveI->start)
 784       if (++SlotI == SlotE)
 785         return Found;
 786   }
 787 }
 788
 789 //===----------------------------------------------------------------------===//
 790 //                         IntervalUpdate class.
 791 //===----------------------------------------------------------------------===//
 792
 793 // HMEditor is a toolkit used by handleMove to trim or extend live intervals.
 794 class LiveIntervals::HMEditor {
 795 private:
 796   LiveIntervals& LIS;
 797   const MachineRegisterInfo& MRI;
 798   const TargetRegisterInfo& TRI;
 799   SlotIndex OldIdx;
 800   SlotIndex NewIdx;
 801   SmallPtrSet<LiveRange*, 8> Updated;
 802   bool UpdateFlags;
 803
 804 public:
 805   HMEditor(LiveIntervals& LIS, const MachineRegisterInfo& MRI,
 806            const TargetRegisterInfo& TRI,
 807            SlotIndex OldIdx, SlotIndex NewIdx, bool UpdateFlags)
 808     : LIS(LIS), MRI(MRI), TRI(TRI), OldIdx(OldIdx), NewIdx(NewIdx),
 809       UpdateFlags(UpdateFlags) {}
 810
 811   // FIXME: UpdateFlags is a workaround that creates live intervals for all
 812   // physregs, even those that aren't needed for regalloc, in order to update
 813   // kill flags. This is wasteful. Eventually, LiveVariables will strip all kill
 814   // flags, and postRA passes will use a live register utility instead.
 815   LiveRange *getRegUnitLI(unsigned Unit) {
 816     if (UpdateFlags)
 817       return &LIS.getRegUnit(Unit);
 818     return LIS.getCachedRegUnit(Unit);
 819   }
 820
 821   /// Update all live ranges touched by MI, assuming a move from OldIdx to
 822   /// NewIdx.
 823   void updateAllRanges(MachineInstr *MI) {
 824     DEBUG(dbgs() << "handleMove " << OldIdx << " -> " << NewIdx << ": " << *MI);
 825     bool hasRegMask = false;
 826     for (MIOperands MO(MI); MO.isValid(); ++MO) {
 827       if (MO->isRegMask())
 828         hasRegMask = true;
 829       if (!MO->isReg())
 830         continue;
 831       // Aggressively clear all kill flags.
 832       // They are reinserted by VirtRegRewriter.
 833       if (MO->isUse())
 834         MO->setIsKill(false);
 835
 836       unsigned Reg = MO->getReg();
 837       if (!Reg)
 838         continue;
 839       if (TargetRegisterInfo::isVirtualRegister(Reg)) {
 840         LiveInterval &LI = LIS.getInterval(Reg);
 841         // TODO: handle subranges instead of dropping them
 842         LI.clearSubRanges();
 843         updateRange(LI, Reg);
 844         continue;
 845       }
 846
 847       // For physregs, only update the regunits that actually have a
 848       // precomputed live range.
 849       for (MCRegUnitIterator Units(Reg, &TRI); Units.isValid(); ++Units)
 850         if (LiveRange *LR = getRegUnitLI(*Units))
 851           updateRange(*LR, *Units);
 852     }
 853     if (hasRegMask)
 854       updateRegMaskSlots();
 855   }
 856
 857 private:
 858   /// Update a single live range, assuming an instruction has been moved from
 859   /// OldIdx to NewIdx.
 860   void updateRange(LiveRange &LR, unsigned Reg) {
 861     if (!Updated.insert(&LR).second)
 862       return;
 863     DEBUG({
 864       dbgs() << "     ";
 865       if (TargetRegisterInfo::isVirtualRegister(Reg))
 866         dbgs() << PrintReg(Reg);
 867       else
 868         dbgs() << PrintRegUnit(Reg, &TRI);
 869       dbgs() << ":\t" << LR << '\n';
 870     });
 871     if (SlotIndex::isEarlierInstr(OldIdx, NewIdx))
 872       handleMoveDown(LR);
 873     else
 874       handleMoveUp(LR, Reg);
 875     DEBUG(dbgs() << "        -->\t" << LR << '\n');
 876     LR.verify();
 877   }
 878
 879   /// Update LR to reflect an instruction has been moved downwards from OldIdx
 880   /// to NewIdx.
 881   ///
 882   /// 1. Live def at OldIdx:
 883   ///    Move def to NewIdx, assert endpoint after NewIdx.
 884   ///
 885   /// 2. Live def at OldIdx, killed at NewIdx:
 886   ///    Change to dead def at NewIdx.
 887   ///    (Happens when bundling def+kill together).
 888   ///
 889   /// 3. Dead def at OldIdx:
 890   ///    Move def to NewIdx, possibly across another live value.
 891   ///
 892   /// 4. Def at OldIdx AND at NewIdx:
 893   ///    Remove segment [OldIdx;NewIdx) and value defined at OldIdx.
 894   ///    (Happens when bundling multiple defs together).
 895   ///
 896   /// 5. Value read at OldIdx, killed before NewIdx:
 897   ///    Extend kill to NewIdx.
 898   ///
 899   void handleMoveDown(LiveRange &LR) {
 900     // First look for a kill at OldIdx.
 901     LiveRange::iterator I = LR.find(OldIdx.getBaseIndex());
 902     LiveRange::iterator E = LR.end();
 903     // Is LR even live at OldIdx?
 904     if (I == E || SlotIndex::isEarlierInstr(OldIdx, I->start))
 905       return;
 906
 907     // Handle a live-in value.
 908     if (!SlotIndex::isSameInstr(I->start, OldIdx)) {
 909       bool isKill = SlotIndex::isSameInstr(OldIdx, I->end);
 910       // If the live-in value already extends to NewIdx, there is nothing to do.
 911       if (!SlotIndex::isEarlierInstr(I->end, NewIdx))
 912         return;
 913       // Aggressively remove all kill flags from the old kill point.
 914       // Kill flags shouldn't be used while live intervals exist, they will be
 915       // reinserted by VirtRegRewriter.
 916       if (MachineInstr *KillMI = LIS.getInstructionFromIndex(I->end))
 917         for (MIBundleOperands MO(KillMI); MO.isValid(); ++MO)
 918           if (MO->isReg() && MO->isUse())
 919             MO->setIsKill(false);
 920       // Adjust I->end to reach NewIdx. This may temporarily make LR invalid by
 921       // overlapping ranges. Case 5 above.
 922       I->end = NewIdx.getRegSlot(I->end.isEarlyClobber());
 923       // If this was a kill, there may also be a def. Otherwise we're done.
 924       if (!isKill)
 925         return;
 926       ++I;
 927     }
 928
 929     // Check for a def at OldIdx.
 930     if (I == E || !SlotIndex::isSameInstr(OldIdx, I->start))
 931       return;
 932     // We have a def at OldIdx.
 933     VNInfo *DefVNI = I->valno;
 934     assert(DefVNI->def == I->start && "Inconsistent def");
 935     DefVNI->def = NewIdx.getRegSlot(I->start.isEarlyClobber());
 936     // If the defined value extends beyond NewIdx, just move the def down.
 937     // This is case 1 above.
 938     if (SlotIndex::isEarlierInstr(NewIdx, I->end)) {
 939       I->start = DefVNI->def;
 940       return;
 941     }
 942     // The remaining possibilities are now:
 943     // 2. Live def at OldIdx, killed at NewIdx: isSameInstr(I->end, NewIdx).
 944     // 3. Dead def at OldIdx: I->end = OldIdx.getDeadSlot().
 945     // In either case, it is possible that there is an existing def at NewIdx.
 946     assert((I->end == OldIdx.getDeadSlot() ||
 947             SlotIndex::isSameInstr(I->end, NewIdx)) &&
 948             "Cannot move def below kill");
 949     LiveRange::iterator NewI = LR.advanceTo(I, NewIdx.getRegSlot());
 950     if (NewI != E && SlotIndex::isSameInstr(NewI->start, NewIdx)) {
 951       // There is an existing def at NewIdx, case 4 above. The def at OldIdx is
 952       // coalesced into that value.
 953       assert(NewI->valno != DefVNI && "Multiple defs of value?");
 954       LR.removeValNo(DefVNI);
 955       return;
 956     }
 957     // There was no existing def at NewIdx. Turn *I into a dead def at NewIdx.
 958     // If the def at OldIdx was dead, we allow it to be moved across other LR
 959     // values. The new range should be placed immediately before NewI, move any
 960     // intermediate ranges up.
 961     assert(NewI != I && "Inconsistent iterators");
 962     std::copy(std::next(I), NewI, I);
 963     *std::prev(NewI)
 964       = LiveRange::Segment(DefVNI->def, NewIdx.getDeadSlot(), DefVNI);
 965   }
 966
 967   /// Update LR to reflect an instruction has been moved upwards from OldIdx
 968   /// to NewIdx.
 969   ///
 970   /// 1. Live def at OldIdx:
 971   ///    Hoist def to NewIdx.
 972   ///
 973   /// 2. Dead def at OldIdx:
 974   ///    Hoist def+end to NewIdx, possibly move across other values.
 975   ///
 976   /// 3. Dead def at OldIdx AND existing def at NewIdx:
 977   ///    Remove value defined at OldIdx, coalescing it with existing value.
 978   ///
 979   /// 4. Live def at OldIdx AND existing def at NewIdx:
 980   ///    Remove value defined at NewIdx, hoist OldIdx def to NewIdx.
 981   ///    (Happens when bundling multiple defs together).
 982   ///
 983   /// 5. Value killed at OldIdx:
 984   ///    Hoist kill to NewIdx, then scan for last kill between NewIdx and
 985   ///    OldIdx.
 986   ///
 987   void handleMoveUp(LiveRange &LR, unsigned Reg) {
 988     // First look for a kill at OldIdx.
 989     LiveRange::iterator I = LR.find(OldIdx.getBaseIndex());
 990     LiveRange::iterator E = LR.end();
 991     // Is LR even live at OldIdx?
 992     if (I == E || SlotIndex::isEarlierInstr(OldIdx, I->start))
 993       return;
 994
 995     // Handle a live-in value.
 996     if (!SlotIndex::isSameInstr(I->start, OldIdx)) {
 997       // If the live-in value isn't killed here, there is nothing to do.
 998       if (!SlotIndex::isSameInstr(OldIdx, I->end))
 999         return;
1000       // Adjust I->end to end at NewIdx. If we are hoisting a kill above
1001       // another use, we need to search for that use. Case 5 above.
1002       I->end = NewIdx.getRegSlot(I->end.isEarlyClobber());
1003       ++I;
1004       // If OldIdx also defines a value, there couldn't have been another use.
1005       if (I == E || !SlotIndex::isSameInstr(I->start, OldIdx)) {
1006         // No def, search for the new kill.
1007         // This can never be an early clobber kill since there is no def.
1008         std::prev(I)->end = findLastUseBefore(Reg).getRegSlot();
1009         return;
1010       }
1011     }
1012
1013     // Now deal with the def at OldIdx.
1014     assert(I != E && SlotIndex::isSameInstr(I->start, OldIdx) && "No def?");
1015     VNInfo *DefVNI = I->valno;
1016     assert(DefVNI->def == I->start && "Inconsistent def");
1017     DefVNI->def = NewIdx.getRegSlot(I->start.isEarlyClobber());
1018
1019     // Check for an existing def at NewIdx.
1020     LiveRange::iterator NewI = LR.find(NewIdx.getRegSlot());
1021     if (SlotIndex::isSameInstr(NewI->start, NewIdx)) {
1022       assert(NewI->valno != DefVNI && "Same value defined more than once?");
1023       // There is an existing def at NewIdx.
1024       if (I->end.isDead()) {
1025         // Case 3: Remove the dead def at OldIdx.
1026         LR.removeValNo(DefVNI);
1027         return;
1028       }
1029       // Case 4: Replace def at NewIdx with live def at OldIdx.
1030       I->start = DefVNI->def;
1031       LR.removeValNo(NewI->valno);
1032       return;
1033     }
1034
1035     // There is no existing def at NewIdx. Hoist DefVNI.
1036     if (!I->end.isDead()) {
1037       // Leave the end point of a live def.
1038       I->start = DefVNI->def;
1039       return;
1040     }
1041
1042     // DefVNI is a dead def. It may have been moved across other values in LR,
1043     // so move I up to NewI. Slide [NewI;I) down one position.
1044     std::copy_backward(NewI, I, std::next(I));
1045     *NewI = LiveRange::Segment(DefVNI->def, NewIdx.getDeadSlot(), DefVNI);
1046   }
1047
1048   void updateRegMaskSlots() {
1049     SmallVectorImpl<SlotIndex>::iterator RI =
1050       std::lower_bound(LIS.RegMaskSlots.begin(), LIS.RegMaskSlots.end(),
1051                        OldIdx);
1052     assert(RI != LIS.RegMaskSlots.end() && *RI == OldIdx.getRegSlot() &&
1053            "No RegMask at OldIdx.");
1054     *RI = NewIdx.getRegSlot();
1055     assert((RI == LIS.RegMaskSlots.begin() ||
1056             SlotIndex::isEarlierInstr(*std::prev(RI), *RI)) &&
1057            "Cannot move regmask instruction above another call");
1058     assert((std::next(RI) == LIS.RegMaskSlots.end() ||
1059             SlotIndex::isEarlierInstr(*RI, *std::next(RI))) &&
1060            "Cannot move regmask instruction below another call");
1061   }
1062
1063   // Return the last use of reg between NewIdx and OldIdx.
1064   SlotIndex findLastUseBefore(unsigned Reg) {
1065
1066     if (TargetRegisterInfo::isVirtualRegister(Reg)) {
1067       SlotIndex LastUse = NewIdx;
1068       for (MachineRegisterInfo::use_instr_nodbg_iterator
1069              UI = MRI.use_instr_nodbg_begin(Reg),
1070              UE = MRI.use_instr_nodbg_end();
1071            UI != UE; ++UI) {
1072         const MachineInstr* MI = &*UI;
1073         SlotIndex InstSlot = LIS.getSlotIndexes()->getInstructionIndex(MI);
1074         if (InstSlot > LastUse && InstSlot < OldIdx)
1075           LastUse = InstSlot;
1076       }
1077       return LastUse;
1078     }
1079
1080     // This is a regunit interval, so scanning the use list could be very
1081     // expensive. Scan upwards from OldIdx instead.
1082     assert(NewIdx < OldIdx && "Expected upwards move");
1083     SlotIndexes *Indexes = LIS.getSlotIndexes();
1084     MachineBasicBlock *MBB = Indexes->getMBBFromIndex(NewIdx);
1085
1086     // OldIdx may not correspond to an instruction any longer, so set MII to
1087     // point to the next instruction after OldIdx, or MBB->end().
1088     MachineBasicBlock::iterator MII = MBB->end();
1089     if (MachineInstr *MI = Indexes->getInstructionFromIndex(
1090                            Indexes->getNextNonNullIndex(OldIdx)))
1091       if (MI->getParent() == MBB)
1092         MII = MI;
1093
1094     MachineBasicBlock::iterator Begin = MBB->begin();
1095     while (MII != Begin) {
1096       if ((--MII)->isDebugValue())
1097         continue;
1098       SlotIndex Idx = Indexes->getInstructionIndex(MII);
1099
1100       // Stop searching when NewIdx is reached.
1101       if (!SlotIndex::isEarlierInstr(NewIdx, Idx))
1102         return NewIdx;
1103
1104       // Check if MII uses Reg.
1105       for (MIBundleOperands MO(MII); MO.isValid(); ++MO)
1106         if (MO->isReg() &&
1107             TargetRegisterInfo::isPhysicalRegister(MO->getReg()) &&
1108             TRI.hasRegUnit(MO->getReg(), Reg))
1109           return Idx;
1110     }
1111     // Didn't reach NewIdx. It must be the first instruction in the block.
1112     return NewIdx;
1113   }
1114 };
1115
1116 void LiveIntervals::handleMove(MachineInstr* MI, bool UpdateFlags) {
1117   assert(!MI->isBundled() && "Can't handle bundled instructions yet.");
1118   SlotIndex OldIndex = Indexes->getInstructionIndex(MI);
1119   Indexes->removeMachineInstrFromMaps(MI);
1120   SlotIndex NewIndex = Indexes->insertMachineInstrInMaps(MI);
1121   assert(getMBBStartIdx(MI->getParent()) <= OldIndex &&
1122          OldIndex < getMBBEndIdx(MI->getParent()) &&
1123          "Cannot handle moves across basic block boundaries.");
1124
1125   HMEditor HME(*this, *MRI, *TRI, OldIndex, NewIndex, UpdateFlags);
1126   HME.updateAllRanges(MI);
1127 }
1128
1129 void LiveIntervals::handleMoveIntoBundle(MachineInstr* MI,
1130                                          MachineInstr* BundleStart,
1131                                          bool UpdateFlags) {
1132   SlotIndex OldIndex = Indexes->getInstructionIndex(MI);
1133   SlotIndex NewIndex = Indexes->getInstructionIndex(BundleStart);
1134   HMEditor HME(*this, *MRI, *TRI, OldIndex, NewIndex, UpdateFlags);
1135   HME.updateAllRanges(MI);
1136 }
1137
1138 void
1139 LiveIntervals::repairIntervalsInRange(MachineBasicBlock *MBB,
1140                                       MachineBasicBlock::iterator Begin,
1141                                       MachineBasicBlock::iterator End,
1142                                       ArrayRef<unsigned> OrigRegs) {
1143   // Find anchor points, which are at the beginning/end of blocks or at
1144   // instructions that already have indexes.
1145   while (Begin != MBB->begin() && !Indexes->hasIndex(Begin))
1146     --Begin;
1147   while (End != MBB->end() && !Indexes->hasIndex(End))
1148     ++End;
1149
1150   SlotIndex endIdx;
1151   if (End == MBB->end())
1152     endIdx = getMBBEndIdx(MBB).getPrevSlot();
1153   else
1154     endIdx = getInstructionIndex(End);
1155
1156   Indexes->repairIndexesInRange(MBB, Begin, End);
1157
1158   for (MachineBasicBlock::iterator I = End; I != Begin;) {
1159     --I;
1160     MachineInstr *MI = I;
1161     if (MI->isDebugValue())
1162       continue;
1163     for (MachineInstr::const_mop_iterator MOI = MI->operands_begin(),
1164          MOE = MI->operands_end(); MOI != MOE; ++MOI) {
1165       if (MOI->isReg() &&
1166           TargetRegisterInfo::isVirtualRegister(MOI->getReg()) &&
1167           !hasInterval(MOI->getReg())) {
1168         createAndComputeVirtRegInterval(MOI->getReg());
1169       }
1170     }
1171   }
1172
1173   for (unsigned i = 0, e = OrigRegs.size(); i != e; ++i) {
1174     unsigned Reg = OrigRegs[i];
1175     if (!TargetRegisterInfo::isVirtualRegister(Reg))
1176       continue;
1177
1178     LiveInterval &LI = getInterval(Reg);
1179     // FIXME: Should we support undefs that gain defs?
1180     if (!LI.hasAtLeastOneValue())
1181       continue;
1182
1183     LiveInterval::iterator LII = LI.find(endIdx);
1184     SlotIndex lastUseIdx;
1185     if (LII != LI.end() && LII->start < endIdx)
1186       lastUseIdx = LII->end;
1187     else
1188       --LII;
1189
1190     for (MachineBasicBlock::iterator I = End; I != Begin;) {
1191       --I;
1192       MachineInstr *MI = I;
1193       if (MI->isDebugValue())
1194         continue;
1195
1196       SlotIndex instrIdx = getInstructionIndex(MI);
1197       bool isStartValid = getInstructionFromIndex(LII->start);
1198       bool isEndValid = getInstructionFromIndex(LII->end);
1199
1200       // FIXME: This doesn't currently handle early-clobber or multiple removed
1201       // defs inside of the region to repair.
1202       for (MachineInstr::mop_iterator OI = MI->operands_begin(),
1203            OE = MI->operands_end(); OI != OE; ++OI) {
1204         const MachineOperand &MO = *OI;
1205         if (!MO.isReg() || MO.getReg() != Reg)
1206           continue;
1207
1208         if (MO.isDef()) {
1209           if (!isStartValid) {
1210             if (LII->end.isDead()) {
1211               SlotIndex prevStart;
1212               if (LII != LI.begin())
1213                 prevStart = std::prev(LII)->start;
1214
1215               // FIXME: This could be more efficient if there was a
1216               // removeSegment method that returned an iterator.
1217               LI.removeSegment(*LII, true);
1218               if (prevStart.isValid())
1219                 LII = LI.find(prevStart);
1220               else
1221                 LII = LI.begin();
1222             } else {
1223               LII->start = instrIdx.getRegSlot();
1224               LII->valno->def = instrIdx.getRegSlot();
1225               if (MO.getSubReg() && !MO.isUndef())
1226                 lastUseIdx = instrIdx.getRegSlot();
1227               else
1228                 lastUseIdx = SlotIndex();
1229               continue;
1230             }
1231           }
1232
1233           if (!lastUseIdx.isValid()) {
1234             VNInfo *VNI = LI.getNextValue(instrIdx.getRegSlot(),
1235                                           VNInfoAllocator);
1236             LiveRange::Segment S(instrIdx.getRegSlot(),
1237                                  instrIdx.getDeadSlot(), VNI);
1238             LII = LI.addSegment(S);
1239           } else if (LII->start != instrIdx.getRegSlot()) {
1240             VNInfo *VNI = LI.getNextValue(instrIdx.getRegSlot(),
1241                                           VNInfoAllocator);
1242             LiveRange::Segment S(instrIdx.getRegSlot(), lastUseIdx, VNI);
1243             LII = LI.addSegment(S);
1244           }
1245
1246           if (MO.getSubReg() && !MO.isUndef())
1247             lastUseIdx = instrIdx.getRegSlot();
1248           else
1249             lastUseIdx = SlotIndex();
1250         } else if (MO.isUse()) {
1251           // FIXME: This should probably be handled outside of this branch,
1252           // either as part of the def case (for defs inside of the region) or
1253           // after the loop over the region.
1254           if (!isEndValid && !LII->end.isBlock())
1255             LII->end = instrIdx.getRegSlot();
1256           if (!lastUseIdx.isValid())
1257             lastUseIdx = instrIdx.getRegSlot();
1258         }
1259       }
1260     }
1261   }
1262 }