lib/CodeGen/LiveIntervalAnalysis.cpp

   1 //===-- LiveIntervalAnalysis.cpp - Live Interval Analysis -----------------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file implements the LiveInterval analysis pass which is used
  11 // by the Linear Scan Register allocator. This pass linearizes the
  12 // basic blocks of the function in DFS order and uses the
  13 // LiveVariables pass to conservatively compute live intervals for
  14 // each virtual and physical register.
  15 //
  16 //===----------------------------------------------------------------------===//
  17
  18 #include "llvm/CodeGen/LiveIntervalAnalysis.h"
  19 #include "LiveRangeCalc.h"
  20 #include "llvm/ADT/DenseSet.h"
  21 #include "llvm/ADT/STLExtras.h"
  22 #include "llvm/Analysis/AliasAnalysis.h"
  23 #include "llvm/CodeGen/LiveVariables.h"
  24 #include "llvm/CodeGen/MachineBlockFrequencyInfo.h"
  25 #include "llvm/CodeGen/MachineDominators.h"
  26 #include "llvm/CodeGen/MachineInstr.h"
  27 #include "llvm/CodeGen/MachineRegisterInfo.h"
  28 #include "llvm/CodeGen/Passes.h"
  29 #include "llvm/CodeGen/VirtRegMap.h"
  30 #include "llvm/IR/Value.h"
  31 #include "llvm/Support/BlockFrequency.h"
  32 #include "llvm/Support/CommandLine.h"
  33 #include "llvm/Support/Debug.h"
  34 #include "llvm/Support/ErrorHandling.h"
  35 #include "llvm/Support/Format.h"
  36 #include "llvm/Support/raw_ostream.h"
  37 #include "llvm/Target/TargetInstrInfo.h"
  38 #include "llvm/Target/TargetRegisterInfo.h"
  39 #include "llvm/Target/TargetSubtargetInfo.h"
  40 #include <algorithm>
  41 #include <cmath>
  42 #include <limits>
  43 using namespace llvm;
  44
  45 #define DEBUG_TYPE "regalloc"
  46
  47 char LiveIntervals::ID = 0;
  48 char &llvm::LiveIntervalsID = LiveIntervals::ID;
  49 INITIALIZE_PASS_BEGIN(LiveIntervals, "liveintervals",
  50                 "Live Interval Analysis", false, false)
  51 INITIALIZE_AG_DEPENDENCY(AliasAnalysis)
  52 INITIALIZE_PASS_DEPENDENCY(LiveVariables)
  53 INITIALIZE_PASS_DEPENDENCY(MachineDominatorTree)
  54 INITIALIZE_PASS_DEPENDENCY(SlotIndexes)
  55 INITIALIZE_PASS_END(LiveIntervals, "liveintervals",
  56                 "Live Interval Analysis", false, false)
  57
  58 #ifndef NDEBUG
  59 static cl::opt<bool> EnablePrecomputePhysRegs(
  60   "precompute-phys-liveness", cl::Hidden,
  61   cl::desc("Eagerly compute live intervals for all physreg units."));
  62 #else
  63 static bool EnablePrecomputePhysRegs = false;
  64 #endif // NDEBUG
  65
  66 static cl::opt<bool> EnableSubRegLiveness(
  67   "enable-subreg-liveness", cl::Hidden, cl::init(true),
  68   cl::desc("Enable subregister liveness tracking."));
  69
  70 void LiveIntervals::getAnalysisUsage(AnalysisUsage &AU) const {
  71   AU.setPreservesCFG();
  72   AU.addRequired<AliasAnalysis>();
  73   AU.addPreserved<AliasAnalysis>();
  74   // LiveVariables isn't really required by this analysis, it is only required
  75   // here to make sure it is live during TwoAddressInstructionPass and
  76   // PHIElimination. This is temporary.
  77   AU.addRequired<LiveVariables>();
  78   AU.addPreserved<LiveVariables>();
  79   AU.addPreservedID(MachineLoopInfoID);
  80   AU.addRequiredTransitiveID(MachineDominatorsID);
  81   AU.addPreservedID(MachineDominatorsID);
  82   AU.addPreserved<SlotIndexes>();
  83   AU.addRequiredTransitive<SlotIndexes>();
  84   MachineFunctionPass::getAnalysisUsage(AU);
  85 }
  86
  87 LiveIntervals::LiveIntervals() : MachineFunctionPass(ID),
  88   DomTree(nullptr), LRCalc(nullptr) {
  89   initializeLiveIntervalsPass(*PassRegistry::getPassRegistry());
  90 }
  91
  92 LiveIntervals::~LiveIntervals() {
  93   delete LRCalc;
  94 }
  95
  96 void LiveIntervals::releaseMemory() {
  97   // Free the live intervals themselves.
  98   for (unsigned i = 0, e = VirtRegIntervals.size(); i != e; ++i)
  99     delete VirtRegIntervals[TargetRegisterInfo::index2VirtReg(i)];
 100   VirtRegIntervals.clear();
 101   RegMaskSlots.clear();
 102   RegMaskBits.clear();
 103   RegMaskBlocks.clear();
 104
 105   for (unsigned i = 0, e = RegUnitRanges.size(); i != e; ++i)
 106     delete RegUnitRanges[i];
 107   RegUnitRanges.clear();
 108
 109   // Release VNInfo memory regions, VNInfo objects don't need to be dtor'd.
 110   VNInfoAllocator.Reset();
 111 }
 112
 113 /// runOnMachineFunction - calculates LiveIntervals
 114 ///
 115 bool LiveIntervals::runOnMachineFunction(MachineFunction &fn) {
 116   MF = &fn;
 117   MRI = &MF->getRegInfo();
 118   TRI = MF->getSubtarget().getRegisterInfo();
 119   TII = MF->getSubtarget().getInstrInfo();
 120   AA = &getAnalysis<AliasAnalysis>();
 121   Indexes = &getAnalysis<SlotIndexes>();
 122   DomTree = &getAnalysis<MachineDominatorTree>();
 123
 124   if (EnableSubRegLiveness && MF->getSubtarget().enableSubRegLiveness())
 125     MRI->enableSubRegLiveness(true);
 126
 127   if (!LRCalc)
 128     LRCalc = new LiveRangeCalc();
 129
 130   // Allocate space for all virtual registers.
 131   VirtRegIntervals.resize(MRI->getNumVirtRegs());
 132
 133   computeVirtRegs();
 134   computeRegMasks();
 135   computeLiveInRegUnits();
 136
 137   if (EnablePrecomputePhysRegs) {
 138     // For stress testing, precompute live ranges of all physical register
 139     // units, including reserved registers.
 140     for (unsigned i = 0, e = TRI->getNumRegUnits(); i != e; ++i)
 141       getRegUnit(i);
 142   }
 143   DEBUG(dump());
 144   return true;
 145 }
 146
 147 /// print - Implement the dump method.
 148 void LiveIntervals::print(raw_ostream &OS, const Module* ) const {
 149   OS << "********** INTERVALS **********\n";
 150
 151   // Dump the regunits.
 152   for (unsigned i = 0, e = RegUnitRanges.size(); i != e; ++i)
 153     if (LiveRange *LR = RegUnitRanges[i])
 154       OS << PrintRegUnit(i, TRI) << ' ' << *LR << '\n';
 155
 156   // Dump the virtregs.
 157   for (unsigned i = 0, e = MRI->getNumVirtRegs(); i != e; ++i) {
 158     unsigned Reg = TargetRegisterInfo::index2VirtReg(i);
 159     if (hasInterval(Reg))
 160       OS << getInterval(Reg) << '\n';
 161   }
 162
 163   OS << "RegMasks:";
 164   for (unsigned i = 0, e = RegMaskSlots.size(); i != e; ++i)
 165     OS << ' ' << RegMaskSlots[i];
 166   OS << '\n';
 167
 168   printInstrs(OS);
 169 }
 170
 171 void LiveIntervals::printInstrs(raw_ostream &OS) const {
 172   OS << "********** MACHINEINSTRS **********\n";
 173   MF->print(OS, Indexes);
 174 }
 175
 176 #if !defined(NDEBUG) || defined(LLVM_ENABLE_DUMP)
 177 void LiveIntervals::dumpInstrs() const {
 178   printInstrs(dbgs());
 179 }
 180 #endif
 181
 182 LiveInterval* LiveIntervals::createInterval(unsigned reg) {
 183   float Weight = TargetRegisterInfo::isPhysicalRegister(reg) ?
 184                   llvm::huge_valf : 0.0F;
 185   return new LiveInterval(reg, Weight);
 186 }
 187
 188
 189 /// computeVirtRegInterval - Compute the live interval of a virtual register,
 190 /// based on defs and uses.
 191 void LiveIntervals::computeVirtRegInterval(LiveInterval &LI) {
 192   assert(LRCalc && "LRCalc not initialized.");
 193   assert(LI.empty() && "Should only compute empty intervals.");
 194   LRCalc->reset(MF, getSlotIndexes(), DomTree, &getVNInfoAllocator());
 195   LRCalc->calculate(LI);
 196   computeDeadValues(LI, nullptr);
 197 }
 198
 199 void LiveIntervals::computeVirtRegs() {
 200   for (unsigned i = 0, e = MRI->getNumVirtRegs(); i != e; ++i) {
 201     unsigned Reg = TargetRegisterInfo::index2VirtReg(i);
 202     if (MRI->reg_nodbg_empty(Reg))
 203       continue;
 204     createAndComputeVirtRegInterval(Reg);
 205   }
 206 }
 207
 208 void LiveIntervals::computeRegMasks() {
 209   RegMaskBlocks.resize(MF->getNumBlockIDs());
 210
 211   // Find all instructions with regmask operands.
 212   for (MachineFunction::iterator MBBI = MF->begin(), E = MF->end();
 213        MBBI != E; ++MBBI) {
 214     MachineBasicBlock *MBB = MBBI;
 215     std::pair<unsigned, unsigned> &RMB = RegMaskBlocks[MBB->getNumber()];
 216     RMB.first = RegMaskSlots.size();
 217     for (MachineBasicBlock::iterator MI = MBB->begin(), ME = MBB->end();
 218          MI != ME; ++MI)
 219       for (MIOperands MO(MI); MO.isValid(); ++MO) {
 220         if (!MO->isRegMask())
 221           continue;
 222           RegMaskSlots.push_back(Indexes->getInstructionIndex(MI).getRegSlot());
 223           RegMaskBits.push_back(MO->getRegMask());
 224       }
 225     // Compute the number of register mask instructions in this block.
 226     RMB.second = RegMaskSlots.size() - RMB.first;
 227   }
 228 }
 229
 230 //===----------------------------------------------------------------------===//
 231 //                           Register Unit Liveness
 232 //===----------------------------------------------------------------------===//
 233 //
 234 // Fixed interference typically comes from ABI boundaries: Function arguments
 235 // and return values are passed in fixed registers, and so are exception
 236 // pointers entering landing pads. Certain instructions require values to be
 237 // present in specific registers. That is also represented through fixed
 238 // interference.
 239 //
 240
 241 /// computeRegUnitInterval - Compute the live range of a register unit, based
 242 /// on the uses and defs of aliasing registers.  The range should be empty,
 243 /// or contain only dead phi-defs from ABI blocks.
 244 void LiveIntervals::computeRegUnitRange(LiveRange &LR, unsigned Unit) {
 245   assert(LRCalc && "LRCalc not initialized.");
 246   LRCalc->reset(MF, getSlotIndexes(), DomTree, &getVNInfoAllocator());
 247
 248   // The physregs aliasing Unit are the roots and their super-registers.
 249   // Create all values as dead defs before extending to uses. Note that roots
 250   // may share super-registers. That's OK because createDeadDefs() is
 251   // idempotent. It is very rare for a register unit to have multiple roots, so
 252   // uniquing super-registers is probably not worthwhile.
 253   for (MCRegUnitRootIterator Roots(Unit, TRI); Roots.isValid(); ++Roots) {
 254     for (MCSuperRegIterator Supers(*Roots, TRI, /*IncludeSelf=*/true);
 255          Supers.isValid(); ++Supers) {
 256       if (!MRI->reg_empty(*Supers))
 257         LRCalc->createDeadDefs(LR, *Supers);
 258     }
 259   }
 260
 261   // Now extend LR to reach all uses.
 262   // Ignore uses of reserved registers. We only track defs of those.
 263   for (MCRegUnitRootIterator Roots(Unit, TRI); Roots.isValid(); ++Roots) {
 264     for (MCSuperRegIterator Supers(*Roots, TRI, /*IncludeSelf=*/true);
 265          Supers.isValid(); ++Supers) {
 266       unsigned Reg = *Supers;
 267       if (!MRI->isReserved(Reg) && !MRI->reg_empty(Reg))
 268         LRCalc->extendToUses(LR, Reg);
 269     }
 270   }
 271 }
 272
 273
 274 /// computeLiveInRegUnits - Precompute the live ranges of any register units
 275 /// that are live-in to an ABI block somewhere. Register values can appear
 276 /// without a corresponding def when entering the entry block or a landing pad.
 277 ///
 278 void LiveIntervals::computeLiveInRegUnits() {
 279   RegUnitRanges.resize(TRI->getNumRegUnits());
 280   DEBUG(dbgs() << "Computing live-in reg-units in ABI blocks.\n");
 281
 282   // Keep track of the live range sets allocated.
 283   SmallVector<unsigned, 8> NewRanges;
 284
 285   // Check all basic blocks for live-ins.
 286   for (MachineFunction::const_iterator MFI = MF->begin(), MFE = MF->end();
 287        MFI != MFE; ++MFI) {
 288     const MachineBasicBlock *MBB = MFI;
 289
 290     // We only care about ABI blocks: Entry + landing pads.
 291     if ((MFI != MF->begin() && !MBB->isLandingPad()) || MBB->livein_empty())
 292       continue;
 293
 294     // Create phi-defs at Begin for all live-in registers.
 295     SlotIndex Begin = Indexes->getMBBStartIdx(MBB);
 296     DEBUG(dbgs() << Begin << "\tBB#" << MBB->getNumber());
 297     for (MachineBasicBlock::livein_iterator LII = MBB->livein_begin(),
 298          LIE = MBB->livein_end(); LII != LIE; ++LII) {
 299       for (MCRegUnitIterator Units(*LII, TRI); Units.isValid(); ++Units) {
 300         unsigned Unit = *Units;
 301         LiveRange *LR = RegUnitRanges[Unit];
 302         if (!LR) {
 303           LR = RegUnitRanges[Unit] = new LiveRange();
 304           NewRanges.push_back(Unit);
 305         }
 306         VNInfo *VNI = LR->createDeadDef(Begin, getVNInfoAllocator());
 307         (void)VNI;
 308         DEBUG(dbgs() << ' ' << PrintRegUnit(Unit, TRI) << '#' << VNI->id);
 309       }
 310     }
 311     DEBUG(dbgs() << '\n');
 312   }
 313   DEBUG(dbgs() << "Created " << NewRanges.size() << " new intervals.\n");
 314
 315   // Compute the 'normal' part of the ranges.
 316   for (unsigned i = 0, e = NewRanges.size(); i != e; ++i) {
 317     unsigned Unit = NewRanges[i];
 318     computeRegUnitRange(*RegUnitRanges[Unit], Unit);
 319   }
 320 }
 321
 322
 323 static void createSegmentsForValues(LiveRange &LR,
 324       iterator_range<LiveInterval::vni_iterator> VNIs) {
 325   for (auto VNI : VNIs) {
 326     if (VNI->isUnused())
 327       continue;
 328     SlotIndex Def = VNI->def;
 329     LR.addSegment(LiveRange::Segment(Def, Def.getDeadSlot(), VNI));
 330   }
 331 }
 332
 333 typedef SmallVector<std::pair<SlotIndex, VNInfo*>, 16> ShrinkToUsesWorkList;
 334
 335 static void extendSegmentsToUses(LiveRange &LR, const SlotIndexes &Indexes,
 336                                  ShrinkToUsesWorkList &WorkList,
 337                                  const LiveRange &OldRange) {
 338   // Keep track of the PHIs that are in use.
 339   SmallPtrSet<VNInfo*, 8> UsedPHIs;
 340   // Blocks that have already been added to WorkList as live-out.
 341   SmallPtrSet<MachineBasicBlock*, 16> LiveOut;
 342
 343   // Extend intervals to reach all uses in WorkList.
 344   while (!WorkList.empty()) {
 345     SlotIndex Idx = WorkList.back().first;
 346     VNInfo *VNI = WorkList.back().second;
 347     WorkList.pop_back();
 348     const MachineBasicBlock *MBB = Indexes.getMBBFromIndex(Idx.getPrevSlot());
 349     SlotIndex BlockStart = Indexes.getMBBStartIdx(MBB);
 350
 351     // Extend the live range for VNI to be live at Idx.
 352     if (VNInfo *ExtVNI = LR.extendInBlock(BlockStart, Idx)) {
 353       assert(ExtVNI == VNI && "Unexpected existing value number");
 354       (void)ExtVNI;
 355       // Is this a PHIDef we haven't seen before?
 356       if (!VNI->isPHIDef() || VNI->def != BlockStart ||
 357           !UsedPHIs.insert(VNI).second)
 358         continue;
 359       // The PHI is live, make sure the predecessors are live-out.
 360       for (auto &Pred : MBB->predecessors()) {
 361         if (!LiveOut.insert(Pred).second)
 362           continue;
 363         SlotIndex Stop = Indexes.getMBBEndIdx(Pred);
 364         // A predecessor is not required to have a live-out value for a PHI.
 365         if (VNInfo *PVNI = OldRange.getVNInfoBefore(Stop))
 366           WorkList.push_back(std::make_pair(Stop, PVNI));
 367       }
 368       continue;
 369     }
 370
 371     // VNI is live-in to MBB.
 372     DEBUG(dbgs() << " live-in at " << BlockStart << '\n');
 373     LR.addSegment(LiveRange::Segment(BlockStart, Idx, VNI));
 374
 375     // Make sure VNI is live-out from the predecessors.
 376     for (auto &Pred : MBB->predecessors()) {
 377       if (!LiveOut.insert(Pred).second)
 378         continue;
 379       SlotIndex Stop = Indexes.getMBBEndIdx(Pred);
 380       assert(OldRange.getVNInfoBefore(Stop) == VNI &&
 381              "Wrong value out of predecessor");
 382       WorkList.push_back(std::make_pair(Stop, VNI));
 383     }
 384   }
 385 }
 386
 387 /// shrinkToUses - After removing some uses of a register, shrink its live
 388 /// range to just the remaining uses. This method does not compute reaching
 389 /// defs for new uses, and it doesn't remove dead defs.
 390 bool LiveIntervals::shrinkToUses(LiveInterval *li,
 391                                  SmallVectorImpl<MachineInstr*> *dead) {
 392   DEBUG(dbgs() << "Shrink: " << *li << '\n');
 393   assert(TargetRegisterInfo::isVirtualRegister(li->reg)
 394          && "Can only shrink virtual registers");
 395
 396   // Shrink subregister live ranges.
 397   for (LiveInterval::SubRange &S : li->subranges()) {
 398     shrinkToUses(S, li->reg);
 399   }
 400
 401   // Find all the values used, including PHI kills.
 402   ShrinkToUsesWorkList WorkList;
 403
 404   // Visit all instructions reading li->reg.
 405   for (MachineRegisterInfo::reg_instr_iterator
 406        I = MRI->reg_instr_begin(li->reg), E = MRI->reg_instr_end();
 407        I != E; ) {
 408     MachineInstr *UseMI = &*(I++);
 409     if (UseMI->isDebugValue() || !UseMI->readsVirtualRegister(li->reg))
 410       continue;
 411     SlotIndex Idx = getInstructionIndex(UseMI).getRegSlot();
 412     LiveQueryResult LRQ = li->Query(Idx);
 413     VNInfo *VNI = LRQ.valueIn();
 414     if (!VNI) {
 415       // This shouldn't happen: readsVirtualRegister returns true, but there is
 416       // no live value. It is likely caused by a target getting <undef> flags
 417       // wrong.
 418       DEBUG(dbgs() << Idx << '\t' << *UseMI
 419                    << "Warning: Instr claims to read non-existent value in "
 420                     << *li << '\n');
 421       continue;
 422     }
 423     // Special case: An early-clobber tied operand reads and writes the
 424     // register one slot early.
 425     if (VNInfo *DefVNI = LRQ.valueDefined())
 426       Idx = DefVNI->def;
 427
 428     WorkList.push_back(std::make_pair(Idx, VNI));
 429   }
 430
 431   // Create new live ranges with only minimal live segments per def.
 432   LiveRange NewLR;
 433   createSegmentsForValues(NewLR, make_range(li->vni_begin(), li->vni_end()));
 434   extendSegmentsToUses(NewLR, *Indexes, WorkList, *li);
 435
 436   // Move the trimmed segments back.
 437   li->segments.swap(NewLR.segments);
 438
 439   // Handle dead values.
 440   bool CanSeparate = computeDeadValues(*li, dead);
 441   DEBUG(dbgs() << "Shrunk: " << *li << '\n');
 442   return CanSeparate;
 443 }
 444
 445 bool LiveIntervals::computeDeadValues(LiveInterval &LI,
 446                                       SmallVectorImpl<MachineInstr*> *dead) {
 447   bool PHIRemoved = false;
 448   for (auto VNI : LI.valnos) {
 449     if (VNI->isUnused())
 450       continue;
 451     LiveRange::iterator I = LI.FindSegmentContaining(VNI->def);
 452     assert(I != LI.end() && "Missing segment for VNI");
 453     if (I->end != VNI->def.getDeadSlot())
 454       continue;
 455     if (VNI->isPHIDef()) {
 456       // This is a dead PHI. Remove it.
 457       VNI->markUnused();
 458       LI.removeSegment(I);
 459       DEBUG(dbgs() << "Dead PHI at " << VNI->def << " may separate interval\n");
 460       PHIRemoved = true;
 461     } else {
 462       // This is a dead def. Make sure the instruction knows.
 463       MachineInstr *MI = getInstructionFromIndex(VNI->def);
 464       assert(MI && "No instruction defining live value");
 465       MI->addRegisterDead(LI.reg, TRI);
 466       if (dead && MI->allDefsAreDead()) {
 467         DEBUG(dbgs() << "All defs dead: " << VNI->def << '\t' << *MI);
 468         dead->push_back(MI);
 469       }
 470     }
 471   }
 472   return PHIRemoved;
 473 }
 474
 475 void LiveIntervals::shrinkToUses(LiveInterval::SubRange &SR, unsigned Reg)
 476 {
 477   DEBUG(dbgs() << "Shrink: " << SR << '\n');
 478   assert(TargetRegisterInfo::isVirtualRegister(Reg)
 479          && "Can only shrink virtual registers");
 480   // Find all the values used, including PHI kills.
 481   ShrinkToUsesWorkList WorkList;
 482
 483   // Visit all instructions reading Reg.
 484   SlotIndex LastIdx;
 485   for (MachineOperand &MO : MRI->reg_operands(Reg)) {
 486     MachineInstr *UseMI = MO.getParent();
 487     if (UseMI->isDebugValue())
 488       continue;
 489     // Maybe the operand is for a subregister we don't care about.
 490     unsigned SubReg = MO.getSubReg();
 491     if (SubReg != 0) {
 492       unsigned SubRegMask = TRI->getSubRegIndexLaneMask(SubReg);
 493       if ((SubRegMask & SR.LaneMask) == 0)
 494         continue;
 495     }
 496     // We only need to visit each instruction once.
 497     SlotIndex Idx = getInstructionIndex(UseMI).getRegSlot();
 498     if (Idx == LastIdx)
 499       continue;
 500     LastIdx = Idx;
 501
 502     LiveQueryResult LRQ = SR.Query(Idx);
 503     VNInfo *VNI = LRQ.valueIn();
 504     // For Subranges it is possible that only undef values are left in that
 505     // part of the subregister, so there is no real liverange at the use
 506     if (!VNI)
 507       continue;
 508
 509     // Special case: An early-clobber tied operand reads and writes the
 510     // register one slot early.
 511     if (VNInfo *DefVNI = LRQ.valueDefined())
 512       Idx = DefVNI->def;
 513
 514     WorkList.push_back(std::make_pair(Idx, VNI));
 515   }
 516
 517   // Create a new live ranges with only minimal live segments per def.
 518   LiveRange NewLR;
 519   createSegmentsForValues(NewLR, make_range(SR.vni_begin(), SR.vni_end()));
 520   extendSegmentsToUses(NewLR, *Indexes, WorkList, SR);
 521
 522   // Move the trimmed ranges back.
 523   SR.segments.swap(NewLR.segments);
 524
 525   // Remove dead PHI value numbers
 526   for (auto VNI : SR.valnos) {
 527     if (VNI->isUnused())
 528       continue;
 529     const LiveRange::Segment *Segment = SR.getSegmentContaining(VNI->def);
 530     assert(Segment != nullptr && "Missing segment for VNI");
 531     if (Segment->end != VNI->def.getDeadSlot())
 532       continue;
 533     if (VNI->isPHIDef()) {
 534       // This is a dead PHI. Remove it.
 535       VNI->markUnused();
 536       SR.removeSegment(*Segment);
 537       DEBUG(dbgs() << "Dead PHI at " << VNI->def << " may separate interval\n");
 538     }
 539   }
 540
 541   DEBUG(dbgs() << "Shrunk: " << SR << '\n');
 542 }
 543
 544 void LiveIntervals::extendToIndices(LiveRange &LR,
 545                                     ArrayRef<SlotIndex> Indices) {
 546   assert(LRCalc && "LRCalc not initialized.");
 547   LRCalc->reset(MF, getSlotIndexes(), DomTree, &getVNInfoAllocator());
 548   for (unsigned i = 0, e = Indices.size(); i != e; ++i)
 549     LRCalc->extend(LR, Indices[i]);
 550 }
 551
 552 void LiveIntervals::pruneValue(LiveRange &LR, SlotIndex Kill,
 553                                SmallVectorImpl<SlotIndex> *EndPoints) {
 554   LiveQueryResult LRQ = LR.Query(Kill);
 555   VNInfo *VNI = LRQ.valueOutOrDead();
 556   if (!VNI)
 557     return;
 558
 559   MachineBasicBlock *KillMBB = Indexes->getMBBFromIndex(Kill);
 560   SlotIndex MBBEnd = Indexes->getMBBEndIdx(KillMBB);
 561
 562   // If VNI isn't live out from KillMBB, the value is trivially pruned.
 563   if (LRQ.endPoint() < MBBEnd) {
 564     LR.removeSegment(Kill, LRQ.endPoint());
 565     if (EndPoints) EndPoints->push_back(LRQ.endPoint());
 566     return;
 567   }
 568
 569   // VNI is live out of KillMBB.
 570   LR.removeSegment(Kill, MBBEnd);
 571   if (EndPoints) EndPoints->push_back(MBBEnd);
 572
 573   // Find all blocks that are reachable from KillMBB without leaving VNI's live
 574   // range. It is possible that KillMBB itself is reachable, so start a DFS
 575   // from each successor.
 576   typedef SmallPtrSet<MachineBasicBlock*, 9> VisitedTy;
 577   VisitedTy Visited;
 578   for (MachineBasicBlock::succ_iterator
 579        SuccI = KillMBB->succ_begin(), SuccE = KillMBB->succ_end();
 580        SuccI != SuccE; ++SuccI) {
 581     for (df_ext_iterator<MachineBasicBlock*, VisitedTy>
 582          I = df_ext_begin(*SuccI, Visited), E = df_ext_end(*SuccI, Visited);
 583          I != E;) {
 584       MachineBasicBlock *MBB = *I;
 585
 586       // Check if VNI is live in to MBB.
 587       SlotIndex MBBStart, MBBEnd;
 588       std::tie(MBBStart, MBBEnd) = Indexes->getMBBRange(MBB);
 589       LiveQueryResult LRQ = LR.Query(MBBStart);
 590       if (LRQ.valueIn() != VNI) {
 591         // This block isn't part of the VNI segment. Prune the search.
 592         I.skipChildren();
 593         continue;
 594       }
 595
 596       // Prune the search if VNI is killed in MBB.
 597       if (LRQ.endPoint() < MBBEnd) {
 598         LR.removeSegment(MBBStart, LRQ.endPoint());
 599         if (EndPoints) EndPoints->push_back(LRQ.endPoint());
 600         I.skipChildren();
 601         continue;
 602       }
 603
 604       // VNI is live through MBB.
 605       LR.removeSegment(MBBStart, MBBEnd);
 606       if (EndPoints) EndPoints->push_back(MBBEnd);
 607       ++I;
 608     }
 609   }
 610 }
 611
 612 void LiveIntervals::pruneValue(LiveInterval &LI, SlotIndex Kill,
 613                                SmallVectorImpl<SlotIndex> *EndPoints) {
 614   pruneValue((LiveRange&)LI, Kill, EndPoints);
 615
 616   for (LiveInterval::SubRange &SR : LI.subranges()) {
 617     pruneValue(SR, Kill, nullptr);
 618   }
 619 }
 620
 621 //===----------------------------------------------------------------------===//
 622 // Register allocator hooks.
 623 //
 624
 625 void LiveIntervals::addKillFlags(const VirtRegMap *VRM) {
 626   // Keep track of regunit ranges.
 627   SmallVector<std::pair<const LiveRange*, LiveRange::const_iterator>, 8> RU;
 628
 629   for (unsigned i = 0, e = MRI->getNumVirtRegs(); i != e; ++i) {
 630     unsigned Reg = TargetRegisterInfo::index2VirtReg(i);
 631     if (MRI->reg_nodbg_empty(Reg))
 632       continue;
 633     const LiveInterval &LI = getInterval(Reg);
 634     if (LI.empty())
 635       continue;
 636
 637     // Find the regunit intervals for the assigned register. They may overlap
 638     // the virtual register live range, cancelling any kills.
 639     RU.clear();
 640     for (MCRegUnitIterator Units(VRM->getPhys(Reg), TRI); Units.isValid();
 641          ++Units) {
 642       const LiveRange &RURange = getRegUnit(*Units);
 643       if (RURange.empty())
 644         continue;
 645       RU.push_back(std::make_pair(&RURange, RURange.find(LI.begin()->end)));
 646     }
 647
 648     // Every instruction that kills Reg corresponds to a segment range end
 649     // point.
 650     for (LiveInterval::const_iterator RI = LI.begin(), RE = LI.end(); RI != RE;
 651          ++RI) {
 652       // A block index indicates an MBB edge.
 653       if (RI->end.isBlock())
 654         continue;
 655       MachineInstr *MI = getInstructionFromIndex(RI->end);
 656       if (!MI)
 657         continue;
 658
 659       // Check if any of the regunits are live beyond the end of RI. That could
 660       // happen when a physreg is defined as a copy of a virtreg:
 661       //
 662       //   %EAX = COPY %vreg5
 663       //   FOO %vreg5         <--- MI, cancel kill because %EAX is live.
 664       //   BAR %EAX<kill>
 665       //
 666       // There should be no kill flag on FOO when %vreg5 is rewritten as %EAX.
 667       bool CancelKill = false;
 668       for (auto &RUP : RU) {
 669         const LiveRange &RURange = *RUP.first;
 670         LiveRange::const_iterator I = RUP.second;
 671         if (I == RURange.end())
 672           continue;
 673         I = RURange.advanceTo(I, RI->end);
 674         if (I == RURange.end() || I->start >= RI->end)
 675           continue;
 676         // I is overlapping RI.
 677         CancelKill = true;
 678         break;
 679       }
 680
 681       // If an instruction writes to a subregister, a new segment starts in the
 682       // LiveInterval. In this case adding Kill-Flags is incorrect if no
 683       // super registers defs/uses are appended to the instruction which is
 684       // what we do when subregister liveness tracking is enabled.
 685       if (MRI->tracksSubRegLiveness()) {
 686         // Next segment has to be adjacent in the subregister write case.
 687         LiveRange::const_iterator N = std::next(RI);
 688         if (N != LI.end() && N->start == RI->end) {
 689           // See if we have a partial write operand
 690           bool IsFullWrite = false;
 691           for (const MachineOperand &MO : MI->operands()) {
 692             if (MO.isReg() && MO.isUse() && MO.getReg() == Reg
 693                 && MO.getSubReg() == 0) {
 694               IsFullWrite = true;
 695               break;
 696             }
 697           }
 698           if (!IsFullWrite)
 699             CancelKill = true;
 700         }
 701       }
 702
 703       if (CancelKill)
 704         MI->clearRegisterKills(Reg, nullptr);
 705       else
 706         MI->addRegisterKilled(Reg, nullptr);
 707     }
 708   }
 709 }
 710
 711 MachineBasicBlock*
 712 LiveIntervals::intervalIsInOneMBB(const LiveInterval &LI) const {
 713   // A local live range must be fully contained inside the block, meaning it is
 714   // defined and killed at instructions, not at block boundaries. It is not
 715   // live in or or out of any block.
 716   //
 717   // It is technically possible to have a PHI-defined live range identical to a
 718   // single block, but we are going to return false in that case.
 719
 720   SlotIndex Start = LI.beginIndex();
 721   if (Start.isBlock())
 722     return nullptr;
 723
 724   SlotIndex Stop = LI.endIndex();
 725   if (Stop.isBlock())
 726     return nullptr;
 727
 728   // getMBBFromIndex doesn't need to search the MBB table when both indexes
 729   // belong to proper instructions.
 730   MachineBasicBlock *MBB1 = Indexes->getMBBFromIndex(Start);
 731   MachineBasicBlock *MBB2 = Indexes->getMBBFromIndex(Stop);
 732   return MBB1 == MBB2 ? MBB1 : nullptr;
 733 }
 734
 735 bool
 736 LiveIntervals::hasPHIKill(const LiveInterval &LI, const VNInfo *VNI) const {
 737   for (const VNInfo *PHI : LI.valnos) {
 738     if (PHI->isUnused() || !PHI->isPHIDef())
 739       continue;
 740     const MachineBasicBlock *PHIMBB = getMBBFromIndex(PHI->def);
 741     // Conservatively return true instead of scanning huge predecessor lists.
 742     if (PHIMBB->pred_size() > 100)
 743       return true;
 744     for (MachineBasicBlock::const_pred_iterator
 745          PI = PHIMBB->pred_begin(), PE = PHIMBB->pred_end(); PI != PE; ++PI)
 746       if (VNI == LI.getVNInfoBefore(Indexes->getMBBEndIdx(*PI)))
 747         return true;
 748   }
 749   return false;
 750 }
 751
 752 float
 753 LiveIntervals::getSpillWeight(bool isDef, bool isUse,
 754                               const MachineBlockFrequencyInfo *MBFI,
 755                               const MachineInstr *MI) {
 756   BlockFrequency Freq = MBFI->getBlockFreq(MI->getParent());
 757   const float Scale = 1.0f / MBFI->getEntryFreq();
 758   return (isDef + isUse) * (Freq.getFrequency() * Scale);
 759 }
 760
 761 LiveRange::Segment
 762 LiveIntervals::addSegmentToEndOfBlock(unsigned reg, MachineInstr* startInst) {
 763   LiveInterval& Interval = createEmptyInterval(reg);
 764   VNInfo* VN = Interval.getNextValue(
 765     SlotIndex(getInstructionIndex(startInst).getRegSlot()),
 766     getVNInfoAllocator());
 767   LiveRange::Segment S(
 768      SlotIndex(getInstructionIndex(startInst).getRegSlot()),
 769      getMBBEndIdx(startInst->getParent()), VN);
 770   Interval.addSegment(S);
 771
 772   return S;
 773 }
 774
 775
 776 //===----------------------------------------------------------------------===//
 777 //                          Register mask functions
 778 //===----------------------------------------------------------------------===//
 779
 780 bool LiveIntervals::checkRegMaskInterference(LiveInterval &LI,
 781                                              BitVector &UsableRegs) {
 782   if (LI.empty())
 783     return false;
 784   LiveInterval::iterator LiveI = LI.begin(), LiveE = LI.end();
 785
 786   // Use a smaller arrays for local live ranges.
 787   ArrayRef<SlotIndex> Slots;
 788   ArrayRef<const uint32_t*> Bits;
 789   if (MachineBasicBlock *MBB = intervalIsInOneMBB(LI)) {
 790     Slots = getRegMaskSlotsInBlock(MBB->getNumber());
 791     Bits = getRegMaskBitsInBlock(MBB->getNumber());
 792   } else {
 793     Slots = getRegMaskSlots();
 794     Bits = getRegMaskBits();
 795   }
 796
 797   // We are going to enumerate all the register mask slots contained in LI.
 798   // Start with a binary search of RegMaskSlots to find a starting point.
 799   ArrayRef<SlotIndex>::iterator SlotI =
 800     std::lower_bound(Slots.begin(), Slots.end(), LiveI->start);
 801   ArrayRef<SlotIndex>::iterator SlotE = Slots.end();
 802
 803   // No slots in range, LI begins after the last call.
 804   if (SlotI == SlotE)
 805     return false;
 806
 807   bool Found = false;
 808   for (;;) {
 809     assert(*SlotI >= LiveI->start);
 810     // Loop over all slots overlapping this segment.
 811     while (*SlotI < LiveI->end) {
 812       // *SlotI overlaps LI. Collect mask bits.
 813       if (!Found) {
 814         // This is the first overlap. Initialize UsableRegs to all ones.
 815         UsableRegs.clear();
 816         UsableRegs.resize(TRI->getNumRegs(), true);
 817         Found = true;
 818       }
 819       // Remove usable registers clobbered by this mask.
 820       UsableRegs.clearBitsNotInMask(Bits[SlotI-Slots.begin()]);
 821       if (++SlotI == SlotE)
 822         return Found;
 823     }
 824     // *SlotI is beyond the current LI segment.
 825     LiveI = LI.advanceTo(LiveI, *SlotI);
 826     if (LiveI == LiveE)
 827       return Found;
 828     // Advance SlotI until it overlaps.
 829     while (*SlotI < LiveI->start)
 830       if (++SlotI == SlotE)
 831         return Found;
 832   }
 833 }
 834
 835 //===----------------------------------------------------------------------===//
 836 //                         IntervalUpdate class.
 837 //===----------------------------------------------------------------------===//
 838
 839 // HMEditor is a toolkit used by handleMove to trim or extend live intervals.
 840 class LiveIntervals::HMEditor {
 841 private:
 842   LiveIntervals& LIS;
 843   const MachineRegisterInfo& MRI;
 844   const TargetRegisterInfo& TRI;
 845   SlotIndex OldIdx;
 846   SlotIndex NewIdx;
 847   SmallPtrSet<LiveRange*, 8> Updated;
 848   bool UpdateFlags;
 849
 850 public:
 851   HMEditor(LiveIntervals& LIS, const MachineRegisterInfo& MRI,
 852            const TargetRegisterInfo& TRI,
 853            SlotIndex OldIdx, SlotIndex NewIdx, bool UpdateFlags)
 854     : LIS(LIS), MRI(MRI), TRI(TRI), OldIdx(OldIdx), NewIdx(NewIdx),
 855       UpdateFlags(UpdateFlags) {}
 856
 857   // FIXME: UpdateFlags is a workaround that creates live intervals for all
 858   // physregs, even those that aren't needed for regalloc, in order to update
 859   // kill flags. This is wasteful. Eventually, LiveVariables will strip all kill
 860   // flags, and postRA passes will use a live register utility instead.
 861   LiveRange *getRegUnitLI(unsigned Unit) {
 862     if (UpdateFlags)
 863       return &LIS.getRegUnit(Unit);
 864     return LIS.getCachedRegUnit(Unit);
 865   }
 866
 867   /// Update all live ranges touched by MI, assuming a move from OldIdx to
 868   /// NewIdx.
 869   void updateAllRanges(MachineInstr *MI) {
 870     DEBUG(dbgs() << "handleMove " << OldIdx << " -> " << NewIdx << ": " << *MI);
 871     bool hasRegMask = false;
 872     for (MIOperands MO(MI); MO.isValid(); ++MO) {
 873       if (MO->isRegMask())
 874         hasRegMask = true;
 875       if (!MO->isReg())
 876         continue;
 877       // Aggressively clear all kill flags.
 878       // They are reinserted by VirtRegRewriter.
 879       if (MO->isUse())
 880         MO->setIsKill(false);
 881
 882       unsigned Reg = MO->getReg();
 883       if (!Reg)
 884         continue;
 885       if (TargetRegisterInfo::isVirtualRegister(Reg)) {
 886         LiveInterval &LI = LIS.getInterval(Reg);
 887         if (LI.hasSubRanges()) {
 888           unsigned SubReg = MO->getSubReg();
 889           unsigned LaneMask = TRI.getSubRegIndexLaneMask(SubReg);
 890           for (LiveInterval::SubRange &S : LI.subranges()) {
 891             if ((S.LaneMask & LaneMask) == 0)
 892               continue;
 893             updateRange(S, Reg, S.LaneMask);
 894           }
 895         }
 896         updateRange(LI, Reg, 0);
 897         continue;
 898       }
 899
 900       // For physregs, only update the regunits that actually have a
 901       // precomputed live range.
 902       for (MCRegUnitIterator Units(Reg, &TRI); Units.isValid(); ++Units)
 903         if (LiveRange *LR = getRegUnitLI(*Units))
 904           updateRange(*LR, *Units, 0);
 905     }
 906     if (hasRegMask)
 907       updateRegMaskSlots();
 908   }
 909
 910 private:
 911   /// Update a single live range, assuming an instruction has been moved from
 912   /// OldIdx to NewIdx.
 913   void updateRange(LiveRange &LR, unsigned Reg, unsigned LaneMask) {
 914     if (!Updated.insert(&LR).second)
 915       return;
 916     DEBUG({
 917       dbgs() << "     ";
 918       if (TargetRegisterInfo::isVirtualRegister(Reg)) {
 919         dbgs() << PrintReg(Reg);
 920         if (LaneMask != 0)
 921           dbgs() << format(" L%04X", LaneMask);
 922       } else {
 923         dbgs() << PrintRegUnit(Reg, &TRI);
 924       }
 925       dbgs() << ":\t" << LR << '\n';
 926     });
 927     if (SlotIndex::isEarlierInstr(OldIdx, NewIdx))
 928       handleMoveDown(LR);
 929     else
 930       handleMoveUp(LR, Reg, LaneMask);
 931     DEBUG(dbgs() << "        -->\t" << LR << '\n');
 932     LR.verify();
 933   }
 934
 935   /// Update LR to reflect an instruction has been moved downwards from OldIdx
 936   /// to NewIdx.
 937   ///
 938   /// 1. Live def at OldIdx:
 939   ///    Move def to NewIdx, assert endpoint after NewIdx.
 940   ///
 941   /// 2. Live def at OldIdx, killed at NewIdx:
 942   ///    Change to dead def at NewIdx.
 943   ///    (Happens when bundling def+kill together).
 944   ///
 945   /// 3. Dead def at OldIdx:
 946   ///    Move def to NewIdx, possibly across another live value.
 947   ///
 948   /// 4. Def at OldIdx AND at NewIdx:
 949   ///    Remove segment [OldIdx;NewIdx) and value defined at OldIdx.
 950   ///    (Happens when bundling multiple defs together).
 951   ///
 952   /// 5. Value read at OldIdx, killed before NewIdx:
 953   ///    Extend kill to NewIdx.
 954   ///
 955   void handleMoveDown(LiveRange &LR) {
 956     // First look for a kill at OldIdx.
 957     LiveRange::iterator I = LR.find(OldIdx.getBaseIndex());
 958     LiveRange::iterator E = LR.end();
 959     // Is LR even live at OldIdx?
 960     if (I == E || SlotIndex::isEarlierInstr(OldIdx, I->start))
 961       return;
 962
 963     // Handle a live-in value.
 964     if (!SlotIndex::isSameInstr(I->start, OldIdx)) {
 965       bool isKill = SlotIndex::isSameInstr(OldIdx, I->end);
 966       // If the live-in value already extends to NewIdx, there is nothing to do.
 967       if (!SlotIndex::isEarlierInstr(I->end, NewIdx))
 968         return;
 969       // Aggressively remove all kill flags from the old kill point.
 970       // Kill flags shouldn't be used while live intervals exist, they will be
 971       // reinserted by VirtRegRewriter.
 972       if (MachineInstr *KillMI = LIS.getInstructionFromIndex(I->end))
 973         for (MIBundleOperands MO(KillMI); MO.isValid(); ++MO)
 974           if (MO->isReg() && MO->isUse())
 975             MO->setIsKill(false);
 976       // Adjust I->end to reach NewIdx. This may temporarily make LR invalid by
 977       // overlapping ranges. Case 5 above.
 978       I->end = NewIdx.getRegSlot(I->end.isEarlyClobber());
 979       // If this was a kill, there may also be a def. Otherwise we're done.
 980       if (!isKill)
 981         return;
 982       ++I;
 983     }
 984
 985     // Check for a def at OldIdx.
 986     if (I == E || !SlotIndex::isSameInstr(OldIdx, I->start))
 987       return;
 988     // We have a def at OldIdx.
 989     VNInfo *DefVNI = I->valno;
 990     assert(DefVNI->def == I->start && "Inconsistent def");
 991     DefVNI->def = NewIdx.getRegSlot(I->start.isEarlyClobber());
 992     // If the defined value extends beyond NewIdx, just move the def down.
 993     // This is case 1 above.
 994     if (SlotIndex::isEarlierInstr(NewIdx, I->end)) {
 995       I->start = DefVNI->def;
 996       return;
 997     }
 998     // The remaining possibilities are now:
 999     // 2. Live def at OldIdx, killed at NewIdx: isSameInstr(I->end, NewIdx).
1000     // 3. Dead def at OldIdx: I->end = OldIdx.getDeadSlot().
1001     // In either case, it is possible that there is an existing def at NewIdx.
1002     assert((I->end == OldIdx.getDeadSlot() ||
1003             SlotIndex::isSameInstr(I->end, NewIdx)) &&
1004             "Cannot move def below kill");
1005     LiveRange::iterator NewI = LR.advanceTo(I, NewIdx.getRegSlot());
1006     if (NewI != E && SlotIndex::isSameInstr(NewI->start, NewIdx)) {
1007       // There is an existing def at NewIdx, case 4 above. The def at OldIdx is
1008       // coalesced into that value.
1009       assert(NewI->valno != DefVNI && "Multiple defs of value?");
1010       LR.removeValNo(DefVNI);
1011       return;
1012     }
1013     // There was no existing def at NewIdx. Turn *I into a dead def at NewIdx.
1014     // If the def at OldIdx was dead, we allow it to be moved across other LR
1015     // values. The new range should be placed immediately before NewI, move any
1016     // intermediate ranges up.
1017     assert(NewI != I && "Inconsistent iterators");
1018     std::copy(std::next(I), NewI, I);
1019     *std::prev(NewI)
1020       = LiveRange::Segment(DefVNI->def, NewIdx.getDeadSlot(), DefVNI);
1021   }
1022
1023   /// Update LR to reflect an instruction has been moved upwards from OldIdx
1024   /// to NewIdx.
1025   ///
1026   /// 1. Live def at OldIdx:
1027   ///    Hoist def to NewIdx.
1028   ///
1029   /// 2. Dead def at OldIdx:
1030   ///    Hoist def+end to NewIdx, possibly move across other values.
1031   ///
1032   /// 3. Dead def at OldIdx AND existing def at NewIdx:
1033   ///    Remove value defined at OldIdx, coalescing it with existing value.
1034   ///
1035   /// 4. Live def at OldIdx AND existing def at NewIdx:
1036   ///    Remove value defined at NewIdx, hoist OldIdx def to NewIdx.
1037   ///    (Happens when bundling multiple defs together).
1038   ///
1039   /// 5. Value killed at OldIdx:
1040   ///    Hoist kill to NewIdx, then scan for last kill between NewIdx and
1041   ///    OldIdx.
1042   ///
1043   void handleMoveUp(LiveRange &LR, unsigned Reg, unsigned LaneMask) {
1044     // First look for a kill at OldIdx.
1045     LiveRange::iterator I = LR.find(OldIdx.getBaseIndex());
1046     LiveRange::iterator E = LR.end();
1047     // Is LR even live at OldIdx?
1048     if (I == E || SlotIndex::isEarlierInstr(OldIdx, I->start))
1049       return;
1050
1051     // Handle a live-in value.
1052     if (!SlotIndex::isSameInstr(I->start, OldIdx)) {
1053       // If the live-in value isn't killed here, there is nothing to do.
1054       if (!SlotIndex::isSameInstr(OldIdx, I->end))
1055         return;
1056       // Adjust I->end to end at NewIdx. If we are hoisting a kill above
1057       // another use, we need to search for that use. Case 5 above.
1058       I->end = NewIdx.getRegSlot(I->end.isEarlyClobber());
1059       ++I;
1060       // If OldIdx also defines a value, there couldn't have been another use.
1061       if (I == E || !SlotIndex::isSameInstr(I->start, OldIdx)) {
1062         // No def, search for the new kill.
1063         // This can never be an early clobber kill since there is no def.
1064         std::prev(I)->end = findLastUseBefore(Reg, LaneMask).getRegSlot();
1065         return;
1066       }
1067     }
1068
1069     // Now deal with the def at OldIdx.
1070     assert(I != E && SlotIndex::isSameInstr(I->start, OldIdx) && "No def?");
1071     VNInfo *DefVNI = I->valno;
1072     assert(DefVNI->def == I->start && "Inconsistent def");
1073     DefVNI->def = NewIdx.getRegSlot(I->start.isEarlyClobber());
1074
1075     // Check for an existing def at NewIdx.
1076     LiveRange::iterator NewI = LR.find(NewIdx.getRegSlot());
1077     if (SlotIndex::isSameInstr(NewI->start, NewIdx)) {
1078       assert(NewI->valno != DefVNI && "Same value defined more than once?");
1079       // There is an existing def at NewIdx.
1080       if (I->end.isDead()) {
1081         // Case 3: Remove the dead def at OldIdx.
1082         LR.removeValNo(DefVNI);
1083         return;
1084       }
1085       // Case 4: Replace def at NewIdx with live def at OldIdx.
1086       I->start = DefVNI->def;
1087       LR.removeValNo(NewI->valno);
1088       return;
1089     }
1090
1091     // There is no existing def at NewIdx. Hoist DefVNI.
1092     if (!I->end.isDead()) {
1093       // Leave the end point of a live def.
1094       I->start = DefVNI->def;
1095       return;
1096     }
1097
1098     // DefVNI is a dead def. It may have been moved across other values in LR,
1099     // so move I up to NewI. Slide [NewI;I) down one position.
1100     std::copy_backward(NewI, I, std::next(I));
1101     *NewI = LiveRange::Segment(DefVNI->def, NewIdx.getDeadSlot(), DefVNI);
1102   }
1103
1104   void updateRegMaskSlots() {
1105     SmallVectorImpl<SlotIndex>::iterator RI =
1106       std::lower_bound(LIS.RegMaskSlots.begin(), LIS.RegMaskSlots.end(),
1107                        OldIdx);
1108     assert(RI != LIS.RegMaskSlots.end() && *RI == OldIdx.getRegSlot() &&
1109            "No RegMask at OldIdx.");
1110     *RI = NewIdx.getRegSlot();
1111     assert((RI == LIS.RegMaskSlots.begin() ||
1112             SlotIndex::isEarlierInstr(*std::prev(RI), *RI)) &&
1113            "Cannot move regmask instruction above another call");
1114     assert((std::next(RI) == LIS.RegMaskSlots.end() ||
1115             SlotIndex::isEarlierInstr(*RI, *std::next(RI))) &&
1116            "Cannot move regmask instruction below another call");
1117   }
1118
1119   // Return the last use of reg between NewIdx and OldIdx.
1120   SlotIndex findLastUseBefore(unsigned Reg, unsigned LaneMask) {
1121
1122     if (TargetRegisterInfo::isVirtualRegister(Reg)) {
1123       SlotIndex LastUse = NewIdx;
1124       for (MachineOperand &MO : MRI.use_nodbg_operands(Reg)) {
1125         unsigned SubReg = MO.getSubReg();
1126         if (SubReg != 0 && LaneMask != 0
1127             && (TRI.getSubRegIndexLaneMask(SubReg) & LaneMask) == 0)
1128           continue;
1129
1130         const MachineInstr *MI = MO.getParent();
1131         SlotIndex InstSlot = LIS.getSlotIndexes()->getInstructionIndex(MI);
1132         if (InstSlot > LastUse && InstSlot < OldIdx)
1133           LastUse = InstSlot;
1134       }
1135       return LastUse;
1136     }
1137
1138     // This is a regunit interval, so scanning the use list could be very
1139     // expensive. Scan upwards from OldIdx instead.
1140     assert(NewIdx < OldIdx && "Expected upwards move");
1141     SlotIndexes *Indexes = LIS.getSlotIndexes();
1142     MachineBasicBlock *MBB = Indexes->getMBBFromIndex(NewIdx);
1143
1144     // OldIdx may not correspond to an instruction any longer, so set MII to
1145     // point to the next instruction after OldIdx, or MBB->end().
1146     MachineBasicBlock::iterator MII = MBB->end();
1147     if (MachineInstr *MI = Indexes->getInstructionFromIndex(
1148                            Indexes->getNextNonNullIndex(OldIdx)))
1149       if (MI->getParent() == MBB)
1150         MII = MI;
1151
1152     MachineBasicBlock::iterator Begin = MBB->begin();
1153     while (MII != Begin) {
1154       if ((--MII)->isDebugValue())
1155         continue;
1156       SlotIndex Idx = Indexes->getInstructionIndex(MII);
1157
1158       // Stop searching when NewIdx is reached.
1159       if (!SlotIndex::isEarlierInstr(NewIdx, Idx))
1160         return NewIdx;
1161
1162       // Check if MII uses Reg.
1163       for (MIBundleOperands MO(MII); MO.isValid(); ++MO)
1164         if (MO->isReg() &&
1165             TargetRegisterInfo::isPhysicalRegister(MO->getReg()) &&
1166             TRI.hasRegUnit(MO->getReg(), Reg))
1167           return Idx;
1168     }
1169     // Didn't reach NewIdx. It must be the first instruction in the block.
1170     return NewIdx;
1171   }
1172 };
1173
1174 void LiveIntervals::handleMove(MachineInstr* MI, bool UpdateFlags) {
1175   assert(!MI->isBundled() && "Can't handle bundled instructions yet.");
1176   SlotIndex OldIndex = Indexes->getInstructionIndex(MI);
1177   Indexes->removeMachineInstrFromMaps(MI);
1178   SlotIndex NewIndex = Indexes->insertMachineInstrInMaps(MI);
1179   assert(getMBBStartIdx(MI->getParent()) <= OldIndex &&
1180          OldIndex < getMBBEndIdx(MI->getParent()) &&
1181          "Cannot handle moves across basic block boundaries.");
1182
1183   HMEditor HME(*this, *MRI, *TRI, OldIndex, NewIndex, UpdateFlags);
1184   HME.updateAllRanges(MI);
1185 }
1186
1187 void LiveIntervals::handleMoveIntoBundle(MachineInstr* MI,
1188                                          MachineInstr* BundleStart,
1189                                          bool UpdateFlags) {
1190   SlotIndex OldIndex = Indexes->getInstructionIndex(MI);
1191   SlotIndex NewIndex = Indexes->getInstructionIndex(BundleStart);
1192   HMEditor HME(*this, *MRI, *TRI, OldIndex, NewIndex, UpdateFlags);
1193   HME.updateAllRanges(MI);
1194 }
1195
1196 void LiveIntervals::repairOldRegInRange(const MachineBasicBlock::iterator Begin,
1197                                         const MachineBasicBlock::iterator End,
1198                                         const SlotIndex endIdx,
1199                                         LiveRange &LR, const unsigned Reg,
1200                                         const unsigned LaneMask) {
1201   LiveInterval::iterator LII = LR.find(endIdx);
1202   SlotIndex lastUseIdx;
1203   if (LII != LR.end() && LII->start < endIdx)
1204     lastUseIdx = LII->end;
1205   else
1206     --LII;
1207
1208   for (MachineBasicBlock::iterator I = End; I != Begin;) {
1209     --I;
1210     MachineInstr *MI = I;
1211     if (MI->isDebugValue())
1212       continue;
1213
1214     SlotIndex instrIdx = getInstructionIndex(MI);
1215     bool isStartValid = getInstructionFromIndex(LII->start);
1216     bool isEndValid = getInstructionFromIndex(LII->end);
1217
1218     // FIXME: This doesn't currently handle early-clobber or multiple removed
1219     // defs inside of the region to repair.
1220     for (MachineInstr::mop_iterator OI = MI->operands_begin(),
1221          OE = MI->operands_end(); OI != OE; ++OI) {
1222       const MachineOperand &MO = *OI;
1223       if (!MO.isReg() || MO.getReg() != Reg)
1224         continue;
1225
1226       unsigned SubReg = MO.getSubReg();
1227       unsigned Mask = TRI->getSubRegIndexLaneMask(SubReg);
1228       if ((Mask & LaneMask) == 0)
1229         continue;
1230
1231       if (MO.isDef()) {
1232         if (!isStartValid) {
1233           if (LII->end.isDead()) {
1234             SlotIndex prevStart;
1235             if (LII != LR.begin())
1236               prevStart = std::prev(LII)->start;
1237
1238             // FIXME: This could be more efficient if there was a
1239             // removeSegment method that returned an iterator.
1240             LR.removeSegment(*LII, true);
1241             if (prevStart.isValid())
1242               LII = LR.find(prevStart);
1243             else
1244               LII = LR.begin();
1245           } else {
1246             LII->start = instrIdx.getRegSlot();
1247             LII->valno->def = instrIdx.getRegSlot();
1248             if (MO.getSubReg() && !MO.isUndef())
1249               lastUseIdx = instrIdx.getRegSlot();
1250             else
1251               lastUseIdx = SlotIndex();
1252             continue;
1253           }
1254         }
1255
1256         if (!lastUseIdx.isValid()) {
1257           VNInfo *VNI = LR.getNextValue(instrIdx.getRegSlot(), VNInfoAllocator);
1258           LiveRange::Segment S(instrIdx.getRegSlot(),
1259                                instrIdx.getDeadSlot(), VNI);
1260           LII = LR.addSegment(S);
1261         } else if (LII->start != instrIdx.getRegSlot()) {
1262           VNInfo *VNI = LR.getNextValue(instrIdx.getRegSlot(), VNInfoAllocator);
1263           LiveRange::Segment S(instrIdx.getRegSlot(), lastUseIdx, VNI);
1264           LII = LR.addSegment(S);
1265         }
1266
1267         if (MO.getSubReg() && !MO.isUndef())
1268           lastUseIdx = instrIdx.getRegSlot();
1269         else
1270           lastUseIdx = SlotIndex();
1271       } else if (MO.isUse()) {
1272         // FIXME: This should probably be handled outside of this branch,
1273         // either as part of the def case (for defs inside of the region) or
1274         // after the loop over the region.
1275         if (!isEndValid && !LII->end.isBlock())
1276           LII->end = instrIdx.getRegSlot();
1277         if (!lastUseIdx.isValid())
1278           lastUseIdx = instrIdx.getRegSlot();
1279       }
1280     }
1281   }
1282 }
1283
1284 void
1285 LiveIntervals::repairIntervalsInRange(MachineBasicBlock *MBB,
1286                                       MachineBasicBlock::iterator Begin,
1287                                       MachineBasicBlock::iterator End,
1288                                       ArrayRef<unsigned> OrigRegs) {
1289   // Find anchor points, which are at the beginning/end of blocks or at
1290   // instructions that already have indexes.
1291   while (Begin != MBB->begin() && !Indexes->hasIndex(Begin))
1292     --Begin;
1293   while (End != MBB->end() && !Indexes->hasIndex(End))
1294     ++End;
1295
1296   SlotIndex endIdx;
1297   if (End == MBB->end())
1298     endIdx = getMBBEndIdx(MBB).getPrevSlot();
1299   else
1300     endIdx = getInstructionIndex(End);
1301
1302   Indexes->repairIndexesInRange(MBB, Begin, End);
1303
1304   for (MachineBasicBlock::iterator I = End; I != Begin;) {
1305     --I;
1306     MachineInstr *MI = I;
1307     if (MI->isDebugValue())
1308       continue;
1309     for (MachineInstr::const_mop_iterator MOI = MI->operands_begin(),
1310          MOE = MI->operands_end(); MOI != MOE; ++MOI) {
1311       if (MOI->isReg() &&
1312           TargetRegisterInfo::isVirtualRegister(MOI->getReg()) &&
1313           !hasInterval(MOI->getReg())) {
1314         createAndComputeVirtRegInterval(MOI->getReg());
1315       }
1316     }
1317   }
1318
1319   for (unsigned i = 0, e = OrigRegs.size(); i != e; ++i) {
1320     unsigned Reg = OrigRegs[i];
1321     if (!TargetRegisterInfo::isVirtualRegister(Reg))
1322       continue;
1323
1324     LiveInterval &LI = getInterval(Reg);
1325     // FIXME: Should we support undefs that gain defs?
1326     if (!LI.hasAtLeastOneValue())
1327       continue;
1328
1329     for (LiveInterval::SubRange &S : LI.subranges()) {
1330       repairOldRegInRange(Begin, End, endIdx, S, Reg, S.LaneMask);
1331     }
1332     repairOldRegInRange(Begin, End, endIdx, LI, Reg);
1333   }
1334 }