lib/CodeGen/DeadMachineInstructionElim.cpp

   1 //===- DeadMachineInstructionElim.cpp - Remove dead machine instructions --===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This is an extremely simple MachineInstr-level dead-code-elimination pass.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #include "llvm/CodeGen/Passes.h"
  15 #include "llvm/ADT/Statistic.h"
  16 #include "llvm/CodeGen/MachineFunctionPass.h"
  17 #include "llvm/CodeGen/MachineRegisterInfo.h"
  18 #include "llvm/Pass.h"
  19 #include "llvm/Support/Debug.h"
  20 #include "llvm/Support/raw_ostream.h"
  21 #include "llvm/Target/TargetInstrInfo.h"
  22 #include "llvm/Target/TargetMachine.h"
  23 #include "llvm/Target/TargetSubtargetInfo.h"
  24
  25 using namespace llvm;
  26
  27 #define DEBUG_TYPE "codegen-dce"
  28
  29 STATISTIC(NumDeletes,          "Number of dead instructions deleted");
  30
  31 namespace {
  32   class DeadMachineInstructionElim : public MachineFunctionPass {
  33     bool runOnMachineFunction(MachineFunction &MF) override;
  34
  35     const TargetRegisterInfo *TRI;
  36     const MachineRegisterInfo *MRI;
  37     const TargetInstrInfo *TII;
  38     BitVector LivePhysRegs;
  39
  40   public:
  41     static char ID; // Pass identification, replacement for typeid
  42     DeadMachineInstructionElim() : MachineFunctionPass(ID) {
  43      initializeDeadMachineInstructionElimPass(*PassRegistry::getPassRegistry());
  44     }
  45
  46   private:
  47     bool isDead(const MachineInstr *MI) const;
  48   };
  49 }
  50 char DeadMachineInstructionElim::ID = 0;
  51 char &llvm::DeadMachineInstructionElimID = DeadMachineInstructionElim::ID;
  52
  53 INITIALIZE_PASS(DeadMachineInstructionElim, "dead-mi-elimination",
  54                 "Remove dead machine instructions", false, false)
  55
  56 bool DeadMachineInstructionElim::isDead(const MachineInstr *MI) const {
  57   // Technically speaking inline asm without side effects and no defs can still
  58   // be deleted. But there is so much bad inline asm code out there, we should
  59   // let them be.
  60   if (MI->isInlineAsm())
  61     return false;
  62
  63   // Don't delete instructions with side effects.
  64   bool SawStore = false;
  65   if (!MI->isSafeToMove(TII, nullptr, SawStore) && !MI->isPHI())
  66     return false;
  67
  68   // Examine each operand.
  69   for (unsigned i = 0, e = MI->getNumOperands(); i != e; ++i) {
  70     const MachineOperand &MO = MI->getOperand(i);
  71     if (MO.isReg() && MO.isDef()) {
  72       unsigned Reg = MO.getReg();
  73       if (TargetRegisterInfo::isPhysicalRegister(Reg)) {
  74         // Don't delete live physreg defs, or any reserved register defs.
  75         if (LivePhysRegs.test(Reg) || MRI->isReserved(Reg))
  76           return false;
  77       } else {
  78         if (!MRI->use_nodbg_empty(Reg))
  79           // This def has a non-debug use. Don't delete the instruction!
  80           return false;
  81       }
  82     }
  83   }
  84
  85   // If there are no defs with uses, the instruction is dead.
  86   return true;
  87 }
  88
  89 bool DeadMachineInstructionElim::runOnMachineFunction(MachineFunction &MF) {
  90   if (skipOptnoneFunction(*MF.getFunction()))
  91     return false;
  92
  93   bool AnyChanges = false;
  94   MRI = &MF.getRegInfo();
  95   TRI = MF.getSubtarget().getRegisterInfo();
  96   TII = MF.getSubtarget().getInstrInfo();
  97
  98   // Loop over all instructions in all blocks, from bottom to top, so that it's
  99   // more likely that chains of dependent but ultimately dead instructions will
 100   // be cleaned up.
 101   for (MachineFunction::reverse_iterator I = MF.rbegin(), E = MF.rend();
 102        I != E; ++I) {
 103     MachineBasicBlock *MBB = &*I;
 104
 105     // Start out assuming that reserved registers are live out of this block.
 106     LivePhysRegs = MRI->getReservedRegs();
 107
 108     // Add live-ins from sucessors to LivePhysRegs. Normally, physregs are not
 109     // live across blocks, but some targets (x86) can have flags live out of a
 110     // block.
 111     for (MachineBasicBlock::succ_iterator S = MBB->succ_begin(),
 112            E = MBB->succ_end(); S != E; S++)
 113       for (MachineBasicBlock::livein_iterator LI = (*S)->livein_begin();
 114            LI != (*S)->livein_end(); LI++)
 115         LivePhysRegs.set(*LI);
 116
 117     // Now scan the instructions and delete dead ones, tracking physreg
 118     // liveness as we go.
 119     for (MachineBasicBlock::reverse_iterator MII = MBB->rbegin(),
 120          MIE = MBB->rend(); MII != MIE; ) {
 121       MachineInstr *MI = &*MII;
 122
 123       // If the instruction is dead, delete it!
 124       if (isDead(MI)) {
 125         DEBUG(dbgs() << "DeadMachineInstructionElim: DELETING: " << *MI);
 126         // It is possible that some DBG_VALUE instructions refer to this
 127         // instruction.  Examine each def operand for such references;
 128         // if found, mark the DBG_VALUE as undef (but don't delete it).
 129         for (unsigned i = 0, e = MI->getNumOperands(); i != e; ++i) {
 130           const MachineOperand &MO = MI->getOperand(i);
 131           if (!MO.isReg() || !MO.isDef())
 132             continue;
 133           unsigned Reg = MO.getReg();
 134           if (!TargetRegisterInfo::isVirtualRegister(Reg))
 135             continue;
 136           MRI->markUsesInDebugValueAsUndef(Reg);
 137         }
 138         AnyChanges = true;
 139         MI->eraseFromParent();
 140         ++NumDeletes;
 141         MIE = MBB->rend();
 142         // MII is now pointing to the next instruction to process,
 143         // so don't increment it.
 144         continue;
 145       }
 146
 147       // Record the physreg defs.
 148       for (unsigned i = 0, e = MI->getNumOperands(); i != e; ++i) {
 149         const MachineOperand &MO = MI->getOperand(i);
 150         if (MO.isReg() && MO.isDef()) {
 151           unsigned Reg = MO.getReg();
 152           if (TargetRegisterInfo::isPhysicalRegister(Reg)) {
 153             // Check the subreg set, not the alias set, because a def
 154             // of a super-register may still be partially live after
 155             // this def.
 156             for (MCSubRegIterator SR(Reg, TRI,/*IncludeSelf=*/true);
 157                  SR.isValid(); ++SR)
 158               LivePhysRegs.reset(*SR);
 159           }
 160         } else if (MO.isRegMask()) {
 161           // Register mask of preserved registers. All clobbers are dead.
 162           LivePhysRegs.clearBitsNotInMask(MO.getRegMask());
 163         }
 164       }
 165       // Record the physreg uses, after the defs, in case a physreg is
 166       // both defined and used in the same instruction.
 167       for (unsigned i = 0, e = MI->getNumOperands(); i != e; ++i) {
 168         const MachineOperand &MO = MI->getOperand(i);
 169         if (MO.isReg() && MO.isUse()) {
 170           unsigned Reg = MO.getReg();
 171           if (TargetRegisterInfo::isPhysicalRegister(Reg)) {
 172             for (MCRegAliasIterator AI(Reg, TRI, true); AI.isValid(); ++AI)
 173               LivePhysRegs.set(*AI);
 174           }
 175         }
 176       }
 177
 178       // We didn't delete the current instruction, so increment MII to
 179       // the next one.
 180       ++MII;
 181     }
 182   }
 183
 184   LivePhysRegs.clear();
 185   return AnyChanges;
 186 }