include/llvm/Target/TargetOpcodes.h

   1 //===-- llvm/Target/TargetOpcodes.h - Target Indep Opcodes ------*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file defines the target independent instruction opcodes.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #ifndef LLVM_TARGET_TARGETOPCODES_H
  15 #define LLVM_TARGET_TARGETOPCODES_H
  16
  17 namespace llvm {
  18
  19 /// Invariant opcodes: All instruction sets have these as their low opcodes.
  20 namespace TargetOpcode {
  21   enum {
  22     PHI = 0,
  23     INLINEASM = 1,
  24     DBG_LABEL = 2,
  25     EH_LABEL = 3,
  26     GC_LABEL = 4,
  27
  28     /// KILL - This instruction is a noop that is used only to adjust the
  29     /// liveness of registers. This can be useful when dealing with
  30     /// sub-registers.
  31     KILL = 5,
  32
  33     /// EXTRACT_SUBREG - This instruction takes two operands: a register
  34     /// that has subregisters, and a subregister index. It returns the
  35     /// extracted subregister value. This is commonly used to implement
  36     /// truncation operations on target architectures which support it.
  37     EXTRACT_SUBREG = 6,
  38
  39     /// INSERT_SUBREG - This instruction takes three operands: a register that
  40     /// has subregisters, a register providing an insert value, and a
  41     /// subregister index. It returns the value of the first register with the
  42     /// value of the second register inserted. The first register is often
  43     /// defined by an IMPLICIT_DEF, because it is commonly used to implement
  44     /// anyext operations on target architectures which support it.
  45     INSERT_SUBREG = 7,
  46
  47     /// IMPLICIT_DEF - This is the MachineInstr-level equivalent of undef.
  48     IMPLICIT_DEF = 8,
  49
  50     /// SUBREG_TO_REG - This instruction is similar to INSERT_SUBREG except that
  51     /// the first operand is an immediate integer constant. This constant is
  52     /// often zero, because it is commonly used to assert that the instruction
  53     /// defining the register implicitly clears the high bits.
  54     SUBREG_TO_REG = 9,
  55
  56     /// COPY_TO_REGCLASS - This instruction is a placeholder for a plain
  57     /// register-to-register copy into a specific register class. This is only
  58     /// used between instruction selection and MachineInstr creation, before
  59     /// virtual registers have been created for all the instructions, and it's
  60     /// only needed in cases where the register classes implied by the
  61     /// instructions are insufficient. The actual MachineInstrs to perform
  62     /// the copy are emitted with the TargetInstrInfo::copyRegToReg hook.
  63     COPY_TO_REGCLASS = 10,
  64
  65     /// DBG_VALUE - a mapping of the llvm.dbg.value intrinsic
  66     DBG_VALUE = 11,
  67
  68     /// REG_SEQUENCE - This variadic instruction is used to form a register that
  69     /// represent a consecutive sequence of sub-registers. It's used as register
  70     /// coalescing / allocation aid and must be eliminated before code emission.
  71     /// e.g. v1027 = REG_SEQUENCE v1024, 3, v1025, 4, v1026, 5
  72     /// After register coalescing references of v1024 should be replace with
  73     /// v1027:3, v1025 with v1027:4, etc.
  74     REG_SEQUENCE = 12
  75   };
  76 } // end namespace TargetOpcode
  77 } // end namespace llvm
  78
  79 #endif