include/llvm/CodeGen/LiveIntervalAnalysis.h

   1 //===-- LiveIntervalAnalysis.h - Live Interval Analysis ---------*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file implements the LiveInterval analysis pass.  Given some numbering of
  11 // each the machine instructions (in this implemention depth-first order) an
  12 // interval [i, j) is said to be a live interval for register v if there is no
  13 // instruction with number j' > j such that v is live at j' and there is no
  14 // instruction with number i' < i such that v is live at i'. In this
  15 // implementation intervals can have holes, i.e. an interval might look like
  16 // [1,20), [50,65), [1000,1001).
  17 //
  18 //===----------------------------------------------------------------------===//
  19
  20 #ifndef LLVM_CODEGEN_LIVEINTERVAL_ANALYSIS_H
  21 #define LLVM_CODEGEN_LIVEINTERVAL_ANALYSIS_H
  22
  23 #include "llvm/CodeGen/MachineBasicBlock.h"
  24 #include "llvm/CodeGen/MachineFunctionPass.h"
  25 #include "llvm/CodeGen/LiveInterval.h"
  26 #include "llvm/CodeGen/SlotIndexes.h"
  27 #include "llvm/ADT/BitVector.h"
  28 #include "llvm/ADT/DenseMap.h"
  29 #include "llvm/ADT/SmallPtrSet.h"
  30 #include "llvm/ADT/SmallVector.h"
  31 #include "llvm/Support/Allocator.h"
  32 #include <cmath>
  33 #include <iterator>
  34
  35 namespace llvm {
  36
  37   class AliasAnalysis;
  38   class LiveVariables;
  39   class MachineLoopInfo;
  40   class TargetRegisterInfo;
  41   class MachineRegisterInfo;
  42   class TargetInstrInfo;
  43   class TargetRegisterClass;
  44   class VirtRegMap;
  45
  46   class LiveIntervals : public MachineFunctionPass {
  47     MachineFunction* mf_;
  48     MachineRegisterInfo* mri_;
  49     const TargetMachine* tm_;
  50     const TargetRegisterInfo* tri_;
  51     const TargetInstrInfo* tii_;
  52     AliasAnalysis *aa_;
  53     LiveVariables* lv_;
  54     SlotIndexes* indexes_;
  55
  56     /// Special pool allocator for VNInfo's (LiveInterval val#).
  57     ///
  58     VNInfo::Allocator VNInfoAllocator;
  59
  60     typedef DenseMap<unsigned, LiveInterval*> Reg2IntervalMap;
  61     Reg2IntervalMap r2iMap_;
  62
  63     /// allocatableRegs_ - A bit vector of allocatable registers.
  64     BitVector allocatableRegs_;
  65
  66     /// CloneMIs - A list of clones as result of re-materialization.
  67     std::vector<MachineInstr*> CloneMIs;
  68
  69   public:
  70     static char ID; // Pass identification, replacement for typeid
  71     LiveIntervals() : MachineFunctionPass(&ID) {}
  72
  73     // Calculate the spill weight to assign to a single instruction.
  74     static float getSpillWeight(bool isDef, bool isUse, unsigned loopDepth);
  75
  76     // After summing the spill weights of all defs and uses, the final weight
  77     // should be normalized, dividing the weight of the interval by its size.
  78     // This encourages spilling of intervals that are large and have few uses,
  79     // and discourages spilling of small intervals with many uses.
  80     void normalizeSpillWeight(LiveInterval &li) {
  81       li.weight /= getApproximateInstructionCount(li) + 25;
  82     }
  83
  84     typedef Reg2IntervalMap::iterator iterator;
  85     typedef Reg2IntervalMap::const_iterator const_iterator;
  86     const_iterator begin() const { return r2iMap_.begin(); }
  87     const_iterator end() const { return r2iMap_.end(); }
  88     iterator begin() { return r2iMap_.begin(); }
  89     iterator end() { return r2iMap_.end(); }
  90     unsigned getNumIntervals() const { return (unsigned)r2iMap_.size(); }
  91
  92     LiveInterval &getInterval(unsigned reg) {
  93       Reg2IntervalMap::iterator I = r2iMap_.find(reg);
  94       assert(I != r2iMap_.end() && "Interval does not exist for register");
  95       return *I->second;
  96     }
  97
  98     const LiveInterval &getInterval(unsigned reg) const {
  99       Reg2IntervalMap::const_iterator I = r2iMap_.find(reg);
 100       assert(I != r2iMap_.end() && "Interval does not exist for register");
 101       return *I->second;
 102     }
 103
 104     bool hasInterval(unsigned reg) const {
 105       return r2iMap_.count(reg);
 106     }
 107
 108     /// getScaledIntervalSize - get the size of an interval in "units,"
 109     /// where every function is composed of one thousand units.  This
 110     /// measure scales properly with empty index slots in the function.
 111     double getScaledIntervalSize(LiveInterval& I) {
 112       return (1000.0 * I.getSize()) / indexes_->getIndexesLength();
 113     }
 114
 115     /// getFuncInstructionCount - Return the number of instructions in the
 116     /// current function.
 117     unsigned getFuncInstructionCount() {
 118       return indexes_->getFunctionSize();
 119     }
 120
 121     /// getApproximateInstructionCount - computes an estimate of the number
 122     /// of instructions in a given LiveInterval.
 123     unsigned getApproximateInstructionCount(LiveInterval& I) {
 124       double IntervalPercentage = getScaledIntervalSize(I) / 1000.0;
 125       return (unsigned)(IntervalPercentage * indexes_->getFunctionSize());
 126     }
 127
 128     /// conflictsWithPhysReg - Returns true if the specified register is used or
 129     /// defined during the duration of the specified interval. Copies to and
 130     /// from li.reg are allowed. This method is only able to analyze simple
 131     /// ranges that stay within a single basic block. Anything else is
 132     /// considered a conflict.
 133     bool conflictsWithPhysReg(const LiveInterval &li, VirtRegMap &vrm,
 134                               unsigned reg);
 135
 136     /// conflictsWithAliasRef - Similar to conflictsWithPhysRegRef except
 137     /// it checks for alias uses and defs.
 138     bool conflictsWithAliasRef(LiveInterval &li, unsigned Reg,
 139                                    SmallPtrSet<MachineInstr*,32> &JoinedCopies);
 140
 141     // Interval creation
 142     LiveInterval &getOrCreateInterval(unsigned reg) {
 143       Reg2IntervalMap::iterator I = r2iMap_.find(reg);
 144       if (I == r2iMap_.end())
 145         I = r2iMap_.insert(std::make_pair(reg, createInterval(reg))).first;
 146       return *I->second;
 147     }
 148
 149     /// dupInterval - Duplicate a live interval. The caller is responsible for
 150     /// managing the allocated memory.
 151     LiveInterval *dupInterval(LiveInterval *li);
 152
 153     /// addLiveRangeToEndOfBlock - Given a register and an instruction,
 154     /// adds a live range from that instruction to the end of its MBB.
 155     LiveRange addLiveRangeToEndOfBlock(unsigned reg,
 156                                        MachineInstr* startInst);
 157
 158     // Interval removal
 159
 160     void removeInterval(unsigned Reg) {
 161       DenseMap<unsigned, LiveInterval*>::iterator I = r2iMap_.find(Reg);
 162       delete I->second;
 163       r2iMap_.erase(I);
 164     }
 165
 166     SlotIndex getZeroIndex() const {
 167       return indexes_->getZeroIndex();
 168     }
 169
 170     SlotIndex getInvalidIndex() const {
 171       return indexes_->getInvalidIndex();
 172     }
 173
 174     /// isNotInMIMap - returns true if the specified machine instr has been
 175     /// removed or was never entered in the map.
 176     bool isNotInMIMap(const MachineInstr* Instr) const {
 177       return !indexes_->hasIndex(Instr);
 178     }
 179
 180     /// Returns the base index of the given instruction.
 181     SlotIndex getInstructionIndex(const MachineInstr *instr) const {
 182       return indexes_->getInstructionIndex(instr);
 183     }
 184
 185     /// Returns the instruction associated with the given index.
 186     MachineInstr* getInstructionFromIndex(SlotIndex index) const {
 187       return indexes_->getInstructionFromIndex(index);
 188     }
 189
 190     /// Return the first index in the given basic block.
 191     SlotIndex getMBBStartIdx(const MachineBasicBlock *mbb) const {
 192       return indexes_->getMBBStartIdx(mbb);
 193     }
 194
 195     /// Return the last index in the given basic block.
 196     SlotIndex getMBBEndIdx(const MachineBasicBlock *mbb) const {
 197       return indexes_->getMBBEndIdx(mbb);
 198     }
 199
 200     MachineBasicBlock* getMBBFromIndex(SlotIndex index) const {
 201       return indexes_->getMBBFromIndex(index);
 202     }
 203
 204     SlotIndex getMBBTerminatorGap(const MachineBasicBlock *mbb) {
 205       return indexes_->getTerminatorGap(mbb);
 206     }
 207
 208     SlotIndex InsertMachineInstrInMaps(MachineInstr *MI) {
 209       return indexes_->insertMachineInstrInMaps(MI);
 210     }
 211
 212     void RemoveMachineInstrFromMaps(MachineInstr *MI) {
 213       indexes_->removeMachineInstrFromMaps(MI);
 214     }
 215
 216     void ReplaceMachineInstrInMaps(MachineInstr *MI, MachineInstr *NewMI) {
 217       indexes_->replaceMachineInstrInMaps(MI, NewMI);
 218     }
 219
 220     bool findLiveInMBBs(SlotIndex Start, SlotIndex End,
 221                         SmallVectorImpl<MachineBasicBlock*> &MBBs) const {
 222       return indexes_->findLiveInMBBs(Start, End, MBBs);
 223     }
 224
 225     void renumber() {
 226       indexes_->renumberIndexes();
 227     }
 228
 229     VNInfo::Allocator& getVNInfoAllocator() { return VNInfoAllocator; }
 230
 231     /// getVNInfoSourceReg - Helper function that parses the specified VNInfo
 232     /// copy field and returns the source register that defines it.
 233     unsigned getVNInfoSourceReg(const VNInfo *VNI) const;
 234
 235     virtual void getAnalysisUsage(AnalysisUsage &AU) const;
 236     virtual void releaseMemory();
 237
 238     /// runOnMachineFunction - pass entry point
 239     virtual bool runOnMachineFunction(MachineFunction&);
 240
 241     /// print - Implement the dump method.
 242     virtual void print(raw_ostream &O, const Module* = 0) const;
 243
 244     /// addIntervalsForSpills - Create new intervals for spilled defs / uses of
 245     /// the given interval. FIXME: It also returns the weight of the spill slot
 246     /// (if any is created) by reference. This is temporary.
 247     std::vector<LiveInterval*>
 248     addIntervalsForSpills(const LiveInterval& i,
 249                           SmallVectorImpl<LiveInterval*> &SpillIs,
 250                           const MachineLoopInfo *loopInfo, VirtRegMap& vrm);
 251
 252     /// spillPhysRegAroundRegDefsUses - Spill the specified physical register
 253     /// around all defs and uses of the specified interval. Return true if it
 254     /// was able to cut its interval.
 255     bool spillPhysRegAroundRegDefsUses(const LiveInterval &li,
 256                                        unsigned PhysReg, VirtRegMap &vrm);
 257
 258     /// isReMaterializable - Returns true if every definition of MI of every
 259     /// val# of the specified interval is re-materializable. Also returns true
 260     /// by reference if all of the defs are load instructions.
 261     bool isReMaterializable(const LiveInterval &li,
 262                             SmallVectorImpl<LiveInterval*> &SpillIs,
 263                             bool &isLoad);
 264
 265     /// isReMaterializable - Returns true if the definition MI of the specified
 266     /// val# of the specified interval is re-materializable.
 267     bool isReMaterializable(const LiveInterval &li, const VNInfo *ValNo,
 268                             MachineInstr *MI);
 269
 270     /// getRepresentativeReg - Find the largest super register of the specified
 271     /// physical register.
 272     unsigned getRepresentativeReg(unsigned Reg) const;
 273
 274     /// getNumConflictsWithPhysReg - Return the number of uses and defs of the
 275     /// specified interval that conflicts with the specified physical register.
 276     unsigned getNumConflictsWithPhysReg(const LiveInterval &li,
 277                                         unsigned PhysReg) const;
 278
 279     /// processImplicitDefs - Process IMPLICIT_DEF instructions. Add isUndef
 280     /// marker to implicit_def defs and their uses.
 281     void processImplicitDefs();
 282
 283     /// intervalIsInOneMBB - Returns true if the specified interval is entirely
 284     /// within a single basic block.
 285     bool intervalIsInOneMBB(const LiveInterval &li) const;
 286
 287   private:
 288     /// computeIntervals - Compute live intervals.
 289     void computeIntervals();
 290
 291     /// handleRegisterDef - update intervals for a register def
 292     /// (calls handlePhysicalRegisterDef and
 293     /// handleVirtualRegisterDef)
 294     void handleRegisterDef(MachineBasicBlock *MBB,
 295                            MachineBasicBlock::iterator MI,
 296                            SlotIndex MIIdx,
 297                            MachineOperand& MO, unsigned MOIdx);
 298
 299     /// isPartialRedef - Return true if the specified def at the specific index
 300     /// is partially re-defining the specified live interval. A common case of
 301     /// this is a definition of the sub-register.
 302     bool isPartialRedef(SlotIndex MIIdx, MachineOperand &MO,
 303                         LiveInterval &interval);
 304
 305     /// handleVirtualRegisterDef - update intervals for a virtual
 306     /// register def
 307     void handleVirtualRegisterDef(MachineBasicBlock *MBB,
 308                                   MachineBasicBlock::iterator MI,
 309                                   SlotIndex MIIdx, MachineOperand& MO,
 310                                   unsigned MOIdx,
 311                                   LiveInterval& interval);
 312
 313     /// handlePhysicalRegisterDef - update intervals for a physical register
 314     /// def.
 315     void handlePhysicalRegisterDef(MachineBasicBlock* mbb,
 316                                    MachineBasicBlock::iterator mi,
 317                                    SlotIndex MIIdx, MachineOperand& MO,
 318                                    LiveInterval &interval,
 319                                    MachineInstr *CopyMI);
 320
 321     /// handleLiveInRegister - Create interval for a livein register.
 322     void handleLiveInRegister(MachineBasicBlock* mbb,
 323                               SlotIndex MIIdx,
 324                               LiveInterval &interval, bool isAlias = false);
 325
 326     /// getReMatImplicitUse - If the remat definition MI has one (for now, we
 327     /// only allow one) virtual register operand, then its uses are implicitly
 328     /// using the register. Returns the virtual register.
 329     unsigned getReMatImplicitUse(const LiveInterval &li,
 330                                  MachineInstr *MI) const;
 331
 332     /// isValNoAvailableAt - Return true if the val# of the specified interval
 333     /// which reaches the given instruction also reaches the specified use
 334     /// index.
 335     bool isValNoAvailableAt(const LiveInterval &li, MachineInstr *MI,
 336                             SlotIndex UseIdx) const;
 337
 338     /// isReMaterializable - Returns true if the definition MI of the specified
 339     /// val# of the specified interval is re-materializable. Also returns true
 340     /// by reference if the def is a load.
 341     bool isReMaterializable(const LiveInterval &li, const VNInfo *ValNo,
 342                             MachineInstr *MI,
 343                             SmallVectorImpl<LiveInterval*> &SpillIs,
 344                             bool &isLoad);
 345
 346     /// tryFoldMemoryOperand - Attempts to fold either a spill / restore from
 347     /// slot / to reg or any rematerialized load into ith operand of specified
 348     /// MI. If it is successul, MI is updated with the newly created MI and
 349     /// returns true.
 350     bool tryFoldMemoryOperand(MachineInstr* &MI, VirtRegMap &vrm,
 351                               MachineInstr *DefMI, SlotIndex InstrIdx,
 352                               SmallVector<unsigned, 2> &Ops,
 353                               bool isSS, int FrameIndex, unsigned Reg);
 354
 355     /// canFoldMemoryOperand - Return true if the specified load / store
 356     /// folding is possible.
 357     bool canFoldMemoryOperand(MachineInstr *MI,
 358                               SmallVector<unsigned, 2> &Ops,
 359                               bool ReMatLoadSS) const;
 360
 361     /// anyKillInMBBAfterIdx - Returns true if there is a kill of the specified
 362     /// VNInfo that's after the specified index but is within the basic block.
 363     bool anyKillInMBBAfterIdx(const LiveInterval &li, const VNInfo *VNI,
 364                               MachineBasicBlock *MBB,
 365                               SlotIndex Idx) const;
 366
 367     /// hasAllocatableSuperReg - Return true if the specified physical register
 368     /// has any super register that's allocatable.
 369     bool hasAllocatableSuperReg(unsigned Reg) const;
 370
 371     /// SRInfo - Spill / restore info.
 372     struct SRInfo {
 373       SlotIndex index;
 374       unsigned vreg;
 375       bool canFold;
 376       SRInfo(SlotIndex i, unsigned vr, bool f)
 377         : index(i), vreg(vr), canFold(f) {}
 378     };
 379
 380     bool alsoFoldARestore(int Id, SlotIndex index, unsigned vr,
 381                           BitVector &RestoreMBBs,
 382                           DenseMap<unsigned,std::vector<SRInfo> >&RestoreIdxes);
 383     void eraseRestoreInfo(int Id, SlotIndex index, unsigned vr,
 384                           BitVector &RestoreMBBs,
 385                           DenseMap<unsigned,std::vector<SRInfo> >&RestoreIdxes);
 386
 387     /// handleSpilledImpDefs - Remove IMPLICIT_DEF instructions which are being
 388     /// spilled and create empty intervals for their uses.
 389     void handleSpilledImpDefs(const LiveInterval &li, VirtRegMap &vrm,
 390                               const TargetRegisterClass* rc,
 391                               std::vector<LiveInterval*> &NewLIs);
 392
 393     /// rewriteImplicitOps - Rewrite implicit use operands of MI (i.e. uses of
 394     /// interval on to-be re-materialized operands of MI) with new register.
 395     void rewriteImplicitOps(const LiveInterval &li,
 396                            MachineInstr *MI, unsigned NewVReg, VirtRegMap &vrm);
 397
 398     /// rewriteInstructionForSpills, rewriteInstructionsForSpills - Helper
 399     /// functions for addIntervalsForSpills to rewrite uses / defs for the given
 400     /// live range.
 401     bool rewriteInstructionForSpills(const LiveInterval &li, const VNInfo *VNI,
 402         bool TrySplit, SlotIndex index, SlotIndex end,
 403         MachineInstr *MI, MachineInstr *OrigDefMI, MachineInstr *DefMI,
 404         unsigned Slot, int LdSlot,
 405         bool isLoad, bool isLoadSS, bool DefIsReMat, bool CanDelete,
 406         VirtRegMap &vrm, const TargetRegisterClass* rc,
 407         SmallVector<int, 4> &ReMatIds, const MachineLoopInfo *loopInfo,
 408         unsigned &NewVReg, unsigned ImpUse, bool &HasDef, bool &HasUse,
 409         DenseMap<unsigned,unsigned> &MBBVRegsMap,
 410         std::vector<LiveInterval*> &NewLIs);
 411     void rewriteInstructionsForSpills(const LiveInterval &li, bool TrySplit,
 412         LiveInterval::Ranges::const_iterator &I,
 413         MachineInstr *OrigDefMI, MachineInstr *DefMI, unsigned Slot, int LdSlot,
 414         bool isLoad, bool isLoadSS, bool DefIsReMat, bool CanDelete,
 415         VirtRegMap &vrm, const TargetRegisterClass* rc,
 416         SmallVector<int, 4> &ReMatIds, const MachineLoopInfo *loopInfo,
 417         BitVector &SpillMBBs,
 418         DenseMap<unsigned,std::vector<SRInfo> > &SpillIdxes,
 419         BitVector &RestoreMBBs,
 420         DenseMap<unsigned,std::vector<SRInfo> > &RestoreIdxes,
 421         DenseMap<unsigned,unsigned> &MBBVRegsMap,
 422         std::vector<LiveInterval*> &NewLIs);
 423
 424     // Normalize the spill weight of all the intervals in NewLIs.
 425     void normalizeSpillWeights(std::vector<LiveInterval*> &NewLIs);
 426
 427     static LiveInterval* createInterval(unsigned Reg);
 428
 429     void printInstrs(raw_ostream &O) const;
 430     void dumpInstrs() const;
 431   };
 432 } // End llvm namespace
 433
 434 #endif