lib/Target/X86/X86RegisterInfo.cpp

   1 //===- X86RegisterInfo.cpp - X86 Register Information -----------*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file was developed by the LLVM research group and is distributed under
   6 // the University of Illinois Open Source License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains the X86 implementation of the MRegisterInfo class.  This
  11 // file is responsible for the frame pointer elimination optimization on X86.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #include "X86.h"
  16 #include "X86RegisterInfo.h"
  17 #include "X86InstrBuilder.h"
  18 #include "llvm/Constants.h"
  19 #include "llvm/Type.h"
  20 #include "llvm/CodeGen/ValueTypes.h"
  21 #include "llvm/CodeGen/MachineInstrBuilder.h"
  22 #include "llvm/CodeGen/MachineFunction.h"
  23 #include "llvm/CodeGen/MachineFrameInfo.h"
  24 #include "llvm/Target/TargetFrameInfo.h"
  25 #include "llvm/Target/TargetMachine.h"
  26 #include "llvm/Target/TargetOptions.h"
  27 #include "llvm/Support/CommandLine.h"
  28 #include "llvm/ADT/STLExtras.h"
  29 #include <iostream>
  30
  31 using namespace llvm;
  32
  33 namespace {
  34   cl::opt<bool>
  35   NoFusing("disable-spill-fusing",
  36            cl::desc("Disable fusing of spill code into instructions"));
  37   cl::opt<bool>
  38   PrintFailedFusing("print-failed-fuse-candidates",
  39                     cl::desc("Print instructions that the allocator wants to"
  40                              " fuse, but the X86 backend currently can't"),
  41                     cl::Hidden);
  42 }
  43
  44 X86RegisterInfo::X86RegisterInfo()
  45   : X86GenRegisterInfo(X86::ADJCALLSTACKDOWN, X86::ADJCALLSTACKUP) {}
  46
  47 static unsigned getIdx(unsigned SpillSize) {
  48   switch (SpillSize) {
  49   default: assert(0 && "Invalid data size!");
  50   case 8:  return 0;
  51   case 16: return 1;
  52   case 32: return 2;
  53   case 64: return 3;   // FP in 64-bit spill mode.
  54   case 80: return 4;   // FP in 80-bit spill mode.
  55   case 128: return 5;  // XMM reg in 128 bit mode.
  56   }
  57 }
  58
  59 void X86RegisterInfo::storeRegToStackSlot(MachineBasicBlock &MBB,
  60                                           MachineBasicBlock::iterator MI,
  61                                           unsigned SrcReg, int FrameIdx,
  62                                           const TargetRegisterClass *RC) const {
  63   static const unsigned Opcode[] =
  64     { X86::MOV8mr, X86::MOV16mr, X86::MOV32mr, X86::FST64m, X86::FSTP80m,
  65       X86::MOVAPDmr };
  66   unsigned Idx = getIdx(getSpillSize(SrcReg));
  67   unsigned Opc = Opcode[Idx];
  68   if (X86ScalarSSE && Opc == X86::FST64m) Opc = X86::MOVSDmr;
  69   addFrameReference(BuildMI(MBB, MI, Opc, 5), FrameIdx).addReg(SrcReg);
  70 }
  71
  72 void X86RegisterInfo::loadRegFromStackSlot(MachineBasicBlock &MBB,
  73                                            MachineBasicBlock::iterator MI,
  74                                            unsigned DestReg, int FrameIdx,
  75                                            const TargetRegisterClass *RC) const{
  76   static const unsigned Opcode[] =
  77     { X86::MOV8rm, X86::MOV16rm, X86::MOV32rm, X86::FLD64m, X86::FLD80m,
  78       X86::MOVAPDrm };
  79   unsigned Idx = getIdx(getSpillSize(DestReg));
  80   unsigned Opc = Opcode[Idx];
  81   if (X86ScalarSSE && Opc == X86::FLD64m) Opc = X86::MOVSDrm;
  82   addFrameReference(BuildMI(MBB, MI, Opc, 4, DestReg), FrameIdx);
  83 }
  84
  85 void X86RegisterInfo::copyRegToReg(MachineBasicBlock &MBB,
  86                                    MachineBasicBlock::iterator MI,
  87                                    unsigned DestReg, unsigned SrcReg,
  88                                    const TargetRegisterClass *RC) const {
  89   static const unsigned Opcode[] =
  90     { X86::MOV8rr, X86::MOV16rr, X86::MOV32rr, X86::FpMOV, X86::FpMOV,
  91       X86::MOVAPDrr };
  92   unsigned Opc = Opcode[getIdx(RC->getSize()*8)];
  93   if (X86ScalarSSE && Opc == X86::FpMOV) Opc = X86::MOVAPDrr;
  94   BuildMI(MBB, MI, Opc, 1, DestReg).addReg(SrcReg);
  95 }
  96
  97 unsigned X86RegisterInfo::isLoadFromStackSlot(MachineInstr *MI,
  98                                               int &FrameIndex) const {
  99   switch (MI->getOpcode()) {
 100   default: break;
 101   case X86::MOV8rm:
 102   case X86::MOV16rm:
 103   case X86::MOV32rm:
 104   case X86::FLD64m:
 105   case X86::FLD80m:
 106   case X86::MOVAPDrm:
 107   case X86::MOVSDrm:
 108     if (MI->getOperand(1).isFrameIndex() && MI->getOperand(2).isImmediate() &&
 109         MI->getOperand(3).isRegister() && MI->getOperand(4).isImmediate() &&
 110         MI->getOperand(2).getImmedValue() == 1 &&
 111         MI->getOperand(3).getReg() == 0 &&
 112         MI->getOperand(4).getImmedValue() == 0) {
 113       FrameIndex = MI->getOperand(1).getFrameIndex();
 114       return MI->getOperand(0).getReg();
 115     }
 116     break;
 117   }
 118   return 0;
 119 }
 120
 121
 122 static MachineInstr *MakeMInst(unsigned Opcode, unsigned FrameIndex,
 123                                MachineInstr *MI) {
 124   return addFrameReference(BuildMI(Opcode, 4), FrameIndex);
 125 }
 126
 127 static MachineInstr *MakeMRInst(unsigned Opcode, unsigned FrameIndex,
 128                                 MachineInstr *MI) {
 129   return addFrameReference(BuildMI(Opcode, 5), FrameIndex)
 130                  .addReg(MI->getOperand(1).getReg());
 131 }
 132
 133 static MachineInstr *MakeMRIInst(unsigned Opcode, unsigned FrameIndex,
 134                                  MachineInstr *MI) {
 135   return addFrameReference(BuildMI(Opcode, 6), FrameIndex)
 136       .addReg(MI->getOperand(1).getReg())
 137       .addZImm(MI->getOperand(2).getImmedValue());
 138 }
 139
 140 static MachineInstr *MakeMIInst(unsigned Opcode, unsigned FrameIndex,
 141                                 MachineInstr *MI) {
 142   if (MI->getOperand(1).isImmediate())
 143     return addFrameReference(BuildMI(Opcode, 5), FrameIndex)
 144       .addZImm(MI->getOperand(1).getImmedValue());
 145   else if (MI->getOperand(1).isGlobalAddress())
 146     return addFrameReference(BuildMI(Opcode, 5), FrameIndex)
 147       .addGlobalAddress(MI->getOperand(1).getGlobal());
 148   assert(0 && "Unknown operand for MakeMI!");
 149   return 0;
 150 }
 151
 152 static MachineInstr *MakeRMInst(unsigned Opcode, unsigned FrameIndex,
 153                                 MachineInstr *MI) {
 154   const MachineOperand& op = MI->getOperand(0);
 155   return addFrameReference(BuildMI(Opcode, 5, op.getReg(), op.getUseType()),
 156                            FrameIndex);
 157 }
 158
 159 static MachineInstr *MakeRMIInst(unsigned Opcode, unsigned FrameIndex,
 160                                  MachineInstr *MI) {
 161   const MachineOperand& op = MI->getOperand(0);
 162   return addFrameReference(BuildMI(Opcode, 6, op.getReg(), op.getUseType()),
 163                         FrameIndex).addZImm(MI->getOperand(2).getImmedValue());
 164 }
 165
 166
 167 MachineInstr* X86RegisterInfo::foldMemoryOperand(MachineInstr* MI,
 168                                                  unsigned i,
 169                                                  int FrameIndex) const {
 170   if (NoFusing) return NULL;
 171
 172   /// FIXME: This should obviously be autogenerated by tablegen when patterns
 173   /// are available!
 174   MachineBasicBlock& MBB = *MI->getParent();
 175   if (i == 0) {
 176     switch(MI->getOpcode()) {
 177     case X86::XCHG8rr:   return MakeMRInst(X86::XCHG8mr ,FrameIndex, MI);
 178     case X86::XCHG16rr:  return MakeMRInst(X86::XCHG16mr,FrameIndex, MI);
 179     case X86::XCHG32rr:  return MakeMRInst(X86::XCHG32mr,FrameIndex, MI);
 180     case X86::MOV8rr:    return MakeMRInst(X86::MOV8mr , FrameIndex, MI);
 181     case X86::MOV16rr:   return MakeMRInst(X86::MOV16mr, FrameIndex, MI);
 182     case X86::MOV32rr:   return MakeMRInst(X86::MOV32mr, FrameIndex, MI);
 183     case X86::MOV8ri:    return MakeMIInst(X86::MOV8mi , FrameIndex, MI);
 184     case X86::MOV16ri:   return MakeMIInst(X86::MOV16mi, FrameIndex, MI);
 185     case X86::MOV32ri:   return MakeMIInst(X86::MOV32mi, FrameIndex, MI);
 186     case X86::MUL8r:     return MakeMInst( X86::MUL8m ,  FrameIndex, MI);
 187     case X86::MUL16r:    return MakeMInst( X86::MUL16m,  FrameIndex, MI);
 188     case X86::MUL32r:    return MakeMInst( X86::MUL32m,  FrameIndex, MI);
 189     case X86::IMUL8r:    return MakeMInst( X86::IMUL8m , FrameIndex, MI);
 190     case X86::IMUL16r:   return MakeMInst( X86::IMUL16m, FrameIndex, MI);
 191     case X86::IMUL32r:   return MakeMInst( X86::IMUL32m, FrameIndex, MI);
 192     case X86::DIV8r:     return MakeMInst( X86::DIV8m ,  FrameIndex, MI);
 193     case X86::DIV16r:    return MakeMInst( X86::DIV16m,  FrameIndex, MI);
 194     case X86::DIV32r:    return MakeMInst( X86::DIV32m,  FrameIndex, MI);
 195     case X86::IDIV8r:    return MakeMInst( X86::IDIV8m , FrameIndex, MI);
 196     case X86::IDIV16r:   return MakeMInst( X86::IDIV16m, FrameIndex, MI);
 197     case X86::IDIV32r:   return MakeMInst( X86::IDIV32m, FrameIndex, MI);
 198     case X86::NEG8r:     return MakeMInst( X86::NEG8m ,  FrameIndex, MI);
 199     case X86::NEG16r:    return MakeMInst( X86::NEG16m,  FrameIndex, MI);
 200     case X86::NEG32r:    return MakeMInst( X86::NEG32m,  FrameIndex, MI);
 201     case X86::NOT8r:     return MakeMInst( X86::NOT8m ,  FrameIndex, MI);
 202     case X86::NOT16r:    return MakeMInst( X86::NOT16m,  FrameIndex, MI);
 203     case X86::NOT32r:    return MakeMInst( X86::NOT32m,  FrameIndex, MI);
 204     case X86::INC8r:     return MakeMInst( X86::INC8m ,  FrameIndex, MI);
 205     case X86::INC16r:    return MakeMInst( X86::INC16m,  FrameIndex, MI);
 206     case X86::INC32r:    return MakeMInst( X86::INC32m,  FrameIndex, MI);
 207     case X86::DEC8r:     return MakeMInst( X86::DEC8m ,  FrameIndex, MI);
 208     case X86::DEC16r:    return MakeMInst( X86::DEC16m,  FrameIndex, MI);
 209     case X86::DEC32r:    return MakeMInst( X86::DEC32m,  FrameIndex, MI);
 210     case X86::ADD8rr:    return MakeMRInst(X86::ADD8mr , FrameIndex, MI);
 211     case X86::ADD16rr:   return MakeMRInst(X86::ADD16mr, FrameIndex, MI);
 212     case X86::ADD32rr:   return MakeMRInst(X86::ADD32mr, FrameIndex, MI);
 213     case X86::ADC32rr:   return MakeMRInst(X86::ADC32mr, FrameIndex, MI);
 214     case X86::ADC32ri:   return MakeMIInst(X86::ADC32mi, FrameIndex, MI);
 215     case X86::ADD8ri:    return MakeMIInst(X86::ADD8mi , FrameIndex, MI);
 216     case X86::ADD16ri:   return MakeMIInst(X86::ADD16mi, FrameIndex, MI);
 217     case X86::ADD32ri:   return MakeMIInst(X86::ADD32mi, FrameIndex, MI);
 218     case X86::SUB8rr:    return MakeMRInst(X86::SUB8mr , FrameIndex, MI);
 219     case X86::SUB16rr:   return MakeMRInst(X86::SUB16mr, FrameIndex, MI);
 220     case X86::SUB32rr:   return MakeMRInst(X86::SUB32mr, FrameIndex, MI);
 221     case X86::SBB32rr:   return MakeMRInst(X86::SBB32mr, FrameIndex, MI);
 222     case X86::SBB8ri:    return MakeMIInst(X86::SBB8mi,  FrameIndex, MI);
 223     case X86::SBB16ri:   return MakeMIInst(X86::SBB16mi, FrameIndex, MI);
 224     case X86::SBB32ri:   return MakeMIInst(X86::SBB32mi, FrameIndex, MI);
 225     case X86::SUB8ri:    return MakeMIInst(X86::SUB8mi , FrameIndex, MI);
 226     case X86::SUB16ri:   return MakeMIInst(X86::SUB16mi, FrameIndex, MI);
 227     case X86::SUB32ri:   return MakeMIInst(X86::SUB32mi, FrameIndex, MI);
 228     case X86::AND8rr:    return MakeMRInst(X86::AND8mr , FrameIndex, MI);
 229     case X86::AND16rr:   return MakeMRInst(X86::AND16mr, FrameIndex, MI);
 230     case X86::AND32rr:   return MakeMRInst(X86::AND32mr, FrameIndex, MI);
 231     case X86::AND8ri:    return MakeMIInst(X86::AND8mi , FrameIndex, MI);
 232     case X86::AND16ri:   return MakeMIInst(X86::AND16mi, FrameIndex, MI);
 233     case X86::AND32ri:   return MakeMIInst(X86::AND32mi, FrameIndex, MI);
 234     case X86::OR8rr:     return MakeMRInst(X86::OR8mr ,  FrameIndex, MI);
 235     case X86::OR16rr:    return MakeMRInst(X86::OR16mr,  FrameIndex, MI);
 236     case X86::OR32rr:    return MakeMRInst(X86::OR32mr,  FrameIndex, MI);
 237     case X86::OR8ri:     return MakeMIInst(X86::OR8mi ,  FrameIndex, MI);
 238     case X86::OR16ri:    return MakeMIInst(X86::OR16mi,  FrameIndex, MI);
 239     case X86::OR32ri:    return MakeMIInst(X86::OR32mi,  FrameIndex, MI);
 240     case X86::XOR8rr:    return MakeMRInst(X86::XOR8mr , FrameIndex, MI);
 241     case X86::XOR16rr:   return MakeMRInst(X86::XOR16mr, FrameIndex, MI);
 242     case X86::XOR32rr:   return MakeMRInst(X86::XOR32mr, FrameIndex, MI);
 243     case X86::XOR8ri:    return MakeMIInst(X86::XOR8mi , FrameIndex, MI);
 244     case X86::XOR16ri:   return MakeMIInst(X86::XOR16mi, FrameIndex, MI);
 245     case X86::XOR32ri:   return MakeMIInst(X86::XOR32mi, FrameIndex, MI);
 246     case X86::SHL8rCL:   return MakeMInst( X86::SHL8mCL ,FrameIndex, MI);
 247     case X86::SHL16rCL:  return MakeMInst( X86::SHL16mCL,FrameIndex, MI);
 248     case X86::SHL32rCL:  return MakeMInst( X86::SHL32mCL,FrameIndex, MI);
 249     case X86::SHL8ri:    return MakeMIInst(X86::SHL8mi , FrameIndex, MI);
 250     case X86::SHL16ri:   return MakeMIInst(X86::SHL16mi, FrameIndex, MI);
 251     case X86::SHL32ri:   return MakeMIInst(X86::SHL32mi, FrameIndex, MI);
 252     case X86::SHR8rCL:   return MakeMInst( X86::SHR8mCL ,FrameIndex, MI);
 253     case X86::SHR16rCL:  return MakeMInst( X86::SHR16mCL,FrameIndex, MI);
 254     case X86::SHR32rCL:  return MakeMInst( X86::SHR32mCL,FrameIndex, MI);
 255     case X86::SHR8ri:    return MakeMIInst(X86::SHR8mi , FrameIndex, MI);
 256     case X86::SHR16ri:   return MakeMIInst(X86::SHR16mi, FrameIndex, MI);
 257     case X86::SHR32ri:   return MakeMIInst(X86::SHR32mi, FrameIndex, MI);
 258     case X86::SAR8rCL:   return MakeMInst( X86::SAR8mCL ,FrameIndex, MI);
 259     case X86::SAR16rCL:  return MakeMInst( X86::SAR16mCL,FrameIndex, MI);
 260     case X86::SAR32rCL:  return MakeMInst( X86::SAR32mCL,FrameIndex, MI);
 261     case X86::SAR8ri:    return MakeMIInst(X86::SAR8mi , FrameIndex, MI);
 262     case X86::SAR16ri:   return MakeMIInst(X86::SAR16mi, FrameIndex, MI);
 263     case X86::SAR32ri:   return MakeMIInst(X86::SAR32mi, FrameIndex, MI);
 264     case X86::ROL8rCL:   return MakeMInst( X86::ROL8mCL ,FrameIndex, MI);
 265     case X86::ROL16rCL:  return MakeMInst( X86::ROL16mCL,FrameIndex, MI);
 266     case X86::ROL32rCL:  return MakeMInst( X86::ROL32mCL,FrameIndex, MI);
 267     case X86::ROL8ri:    return MakeMIInst(X86::ROL8mi , FrameIndex, MI);
 268     case X86::ROL16ri:   return MakeMIInst(X86::ROL16mi, FrameIndex, MI);
 269     case X86::ROL32ri:   return MakeMIInst(X86::ROL32mi, FrameIndex, MI);
 270     case X86::ROR8rCL:   return MakeMInst( X86::ROR8mCL ,FrameIndex, MI);
 271     case X86::ROR16rCL:  return MakeMInst( X86::ROR16mCL,FrameIndex, MI);
 272     case X86::ROR32rCL:  return MakeMInst( X86::ROR32mCL,FrameIndex, MI);
 273     case X86::ROR8ri:    return MakeMIInst(X86::ROR8mi , FrameIndex, MI);
 274     case X86::ROR16ri:   return MakeMIInst(X86::ROR16mi, FrameIndex, MI);
 275     case X86::ROR32ri:   return MakeMIInst(X86::ROR32mi, FrameIndex, MI);
 276     case X86::SHLD32rrCL:return MakeMRInst( X86::SHLD32mrCL,FrameIndex, MI);
 277     case X86::SHLD32rri8:return MakeMRIInst(X86::SHLD32mri8,FrameIndex, MI);
 278     case X86::SHRD32rrCL:return MakeMRInst( X86::SHRD32mrCL,FrameIndex, MI);
 279     case X86::SHRD32rri8:return MakeMRIInst(X86::SHRD32mri8,FrameIndex, MI);
 280     case X86::SHLD16rrCL:return MakeMRInst( X86::SHLD16mrCL,FrameIndex, MI);
 281     case X86::SHLD16rri8:return MakeMRIInst(X86::SHLD16mri8,FrameIndex, MI);
 282     case X86::SHRD16rrCL:return MakeMRInst( X86::SHRD16mrCL,FrameIndex, MI);
 283     case X86::SHRD16rri8:return MakeMRIInst(X86::SHRD16mri8,FrameIndex, MI);
 284     case X86::SETBr:     return MakeMInst( X86::SETBm,   FrameIndex, MI);
 285     case X86::SETAEr:    return MakeMInst( X86::SETAEm,  FrameIndex, MI);
 286     case X86::SETEr:     return MakeMInst( X86::SETEm,   FrameIndex, MI);
 287     case X86::SETNEr:    return MakeMInst( X86::SETNEm,  FrameIndex, MI);
 288     case X86::SETBEr:    return MakeMInst( X86::SETBEm,  FrameIndex, MI);
 289     case X86::SETAr:     return MakeMInst( X86::SETAm,   FrameIndex, MI);
 290     case X86::SETSr:     return MakeMInst( X86::SETSm,   FrameIndex, MI);
 291     case X86::SETNSr:    return MakeMInst( X86::SETNSm,  FrameIndex, MI);
 292     case X86::SETPr:     return MakeMInst( X86::SETPm,   FrameIndex, MI);
 293     case X86::SETNPr:    return MakeMInst( X86::SETNPm,  FrameIndex, MI);
 294     case X86::SETLr:     return MakeMInst( X86::SETLm,   FrameIndex, MI);
 295     case X86::SETGEr:    return MakeMInst( X86::SETGEm,  FrameIndex, MI);
 296     case X86::SETLEr:    return MakeMInst( X86::SETLEm,  FrameIndex, MI);
 297     case X86::SETGr:     return MakeMInst( X86::SETGm,   FrameIndex, MI);
 298     case X86::TEST8rr:   return MakeMRInst(X86::TEST8mr ,FrameIndex, MI);
 299     case X86::TEST16rr:  return MakeMRInst(X86::TEST16mr,FrameIndex, MI);
 300     case X86::TEST32rr:  return MakeMRInst(X86::TEST32mr,FrameIndex, MI);
 301     case X86::TEST8ri:   return MakeMIInst(X86::TEST8mi ,FrameIndex, MI);
 302     case X86::TEST16ri:  return MakeMIInst(X86::TEST16mi,FrameIndex, MI);
 303     case X86::TEST32ri:  return MakeMIInst(X86::TEST32mi,FrameIndex, MI);
 304     case X86::CMP8rr:    return MakeMRInst(X86::CMP8mr , FrameIndex, MI);
 305     case X86::CMP16rr:   return MakeMRInst(X86::CMP16mr, FrameIndex, MI);
 306     case X86::CMP32rr:   return MakeMRInst(X86::CMP32mr, FrameIndex, MI);
 307     case X86::CMP8ri:    return MakeMIInst(X86::CMP8mi , FrameIndex, MI);
 308     case X86::CMP16ri:   return MakeMIInst(X86::CMP16mi, FrameIndex, MI);
 309     case X86::CMP32ri:   return MakeMIInst(X86::CMP32mi, FrameIndex, MI);
 310     }
 311   } else if (i == 1) {
 312     switch(MI->getOpcode()) {
 313     case X86::XCHG8rr:   return MakeRMInst(X86::XCHG8rm ,FrameIndex, MI);
 314     case X86::XCHG16rr:  return MakeRMInst(X86::XCHG16rm,FrameIndex, MI);
 315     case X86::XCHG32rr:  return MakeRMInst(X86::XCHG32rm,FrameIndex, MI);
 316     case X86::MOV8rr:    return MakeRMInst(X86::MOV8rm , FrameIndex, MI);
 317     case X86::MOV16rr:   return MakeRMInst(X86::MOV16rm, FrameIndex, MI);
 318     case X86::MOV32rr:   return MakeRMInst(X86::MOV32rm, FrameIndex, MI);
 319     case X86::CMOVB16rr: return MakeRMInst(X86::CMOVB16rm , FrameIndex, MI);
 320     case X86::CMOVB32rr: return MakeRMInst(X86::CMOVB32rm , FrameIndex, MI);
 321     case X86::CMOVAE16rr: return MakeRMInst(X86::CMOVAE16rm , FrameIndex, MI);
 322     case X86::CMOVAE32rr: return MakeRMInst(X86::CMOVAE32rm , FrameIndex, MI);
 323     case X86::CMOVE16rr: return MakeRMInst(X86::CMOVE16rm , FrameIndex, MI);
 324     case X86::CMOVE32rr: return MakeRMInst(X86::CMOVE32rm , FrameIndex, MI);
 325     case X86::CMOVNE16rr:return MakeRMInst(X86::CMOVNE16rm, FrameIndex, MI);
 326     case X86::CMOVNE32rr:return MakeRMInst(X86::CMOVNE32rm, FrameIndex, MI);
 327     case X86::CMOVBE16rr:return MakeRMInst(X86::CMOVBE16rm, FrameIndex, MI);
 328     case X86::CMOVBE32rr:return MakeRMInst(X86::CMOVBE32rm, FrameIndex, MI);
 329     case X86::CMOVA16rr:return MakeRMInst(X86::CMOVA16rm, FrameIndex, MI);
 330     case X86::CMOVA32rr:return MakeRMInst(X86::CMOVA32rm, FrameIndex, MI);
 331     case X86::CMOVS16rr: return MakeRMInst(X86::CMOVS16rm , FrameIndex, MI);
 332     case X86::CMOVS32rr: return MakeRMInst(X86::CMOVS32rm , FrameIndex, MI);
 333     case X86::CMOVNS16rr: return MakeRMInst(X86::CMOVNS16rm , FrameIndex, MI);
 334     case X86::CMOVNS32rr: return MakeRMInst(X86::CMOVNS32rm , FrameIndex, MI);
 335     case X86::CMOVP16rr: return MakeRMInst(X86::CMOVP16rm , FrameIndex, MI);
 336     case X86::CMOVP32rr: return MakeRMInst(X86::CMOVP32rm , FrameIndex, MI);
 337     case X86::CMOVNP16rr: return MakeRMInst(X86::CMOVNP16rm , FrameIndex, MI);
 338     case X86::CMOVNP32rr: return MakeRMInst(X86::CMOVNP32rm , FrameIndex, MI);
 339     case X86::CMOVL16rr: return MakeRMInst(X86::CMOVL16rm , FrameIndex, MI);
 340     case X86::CMOVL32rr: return MakeRMInst(X86::CMOVL32rm , FrameIndex, MI);
 341     case X86::CMOVGE16rr: return MakeRMInst(X86::CMOVGE16rm , FrameIndex, MI);
 342     case X86::CMOVGE32rr: return MakeRMInst(X86::CMOVGE32rm , FrameIndex, MI);
 343     case X86::CMOVLE16rr: return MakeRMInst(X86::CMOVLE16rm , FrameIndex, MI);
 344     case X86::CMOVLE32rr: return MakeRMInst(X86::CMOVLE32rm , FrameIndex, MI);
 345     case X86::CMOVG16rr: return MakeRMInst(X86::CMOVG16rm , FrameIndex, MI);
 346     case X86::CMOVG32rr: return MakeRMInst(X86::CMOVG32rm , FrameIndex, MI);
 347     case X86::ADD8rr:    return MakeRMInst(X86::ADD8rm , FrameIndex, MI);
 348     case X86::ADD16rr:   return MakeRMInst(X86::ADD16rm, FrameIndex, MI);
 349     case X86::ADD32rr:   return MakeRMInst(X86::ADD32rm, FrameIndex, MI);
 350     case X86::ADC32rr:   return MakeRMInst(X86::ADC32rm, FrameIndex, MI);
 351     case X86::SUB8rr:    return MakeRMInst(X86::SUB8rm , FrameIndex, MI);
 352     case X86::SUB16rr:   return MakeRMInst(X86::SUB16rm, FrameIndex, MI);
 353     case X86::SUB32rr:   return MakeRMInst(X86::SUB32rm, FrameIndex, MI);
 354     case X86::SBB32rr:   return MakeRMInst(X86::SBB32rm, FrameIndex, MI);
 355     case X86::AND8rr:    return MakeRMInst(X86::AND8rm , FrameIndex, MI);
 356     case X86::AND16rr:   return MakeRMInst(X86::AND16rm, FrameIndex, MI);
 357     case X86::AND32rr:   return MakeRMInst(X86::AND32rm, FrameIndex, MI);
 358     case X86::OR8rr:     return MakeRMInst(X86::OR8rm ,  FrameIndex, MI);
 359     case X86::OR16rr:    return MakeRMInst(X86::OR16rm,  FrameIndex, MI);
 360     case X86::OR32rr:    return MakeRMInst(X86::OR32rm,  FrameIndex, MI);
 361     case X86::XOR8rr:    return MakeRMInst(X86::XOR8rm , FrameIndex, MI);
 362     case X86::XOR16rr:   return MakeRMInst(X86::XOR16rm, FrameIndex, MI);
 363     case X86::XOR32rr:   return MakeRMInst(X86::XOR32rm, FrameIndex, MI);
 364     case X86::TEST8rr:   return MakeRMInst(X86::TEST8rm ,FrameIndex, MI);
 365     case X86::TEST16rr:  return MakeRMInst(X86::TEST16rm,FrameIndex, MI);
 366     case X86::TEST32rr:  return MakeRMInst(X86::TEST32rm,FrameIndex, MI);
 367     case X86::IMUL16rr:  return MakeRMInst(X86::IMUL16rm,FrameIndex, MI);
 368     case X86::IMUL32rr:  return MakeRMInst(X86::IMUL32rm,FrameIndex, MI);
 369     case X86::IMUL16rri: return MakeRMIInst(X86::IMUL16rmi, FrameIndex, MI);
 370     case X86::IMUL32rri: return MakeRMIInst(X86::IMUL32rmi, FrameIndex, MI);
 371     case X86::CMP8rr:    return MakeRMInst(X86::CMP8rm , FrameIndex, MI);
 372     case X86::CMP16rr:   return MakeRMInst(X86::CMP16rm, FrameIndex, MI);
 373     case X86::CMP32rr:   return MakeRMInst(X86::CMP32rm, FrameIndex, MI);
 374     case X86::MOVSX16rr8:return MakeRMInst(X86::MOVSX16rm8 , FrameIndex, MI);
 375     case X86::MOVSX32rr8:return MakeRMInst(X86::MOVSX32rm8, FrameIndex, MI);
 376     case X86::MOVSX32rr16:return MakeRMInst(X86::MOVSX32rm16, FrameIndex, MI);
 377     case X86::MOVZX16rr8:return MakeRMInst(X86::MOVZX16rm8 , FrameIndex, MI);
 378     case X86::MOVZX32rr8:  return MakeRMInst(X86::MOVZX32rm8, FrameIndex, MI);
 379     case X86::MOVZX32rr16:return MakeRMInst(X86::MOVZX32rm16, FrameIndex, MI);
 380     }
 381   }
 382   if (PrintFailedFusing)
 383     std::cerr << "We failed to fuse: " << *MI;
 384   return NULL;
 385 }
 386
 387 //===----------------------------------------------------------------------===//
 388 // Stack Frame Processing methods
 389 //===----------------------------------------------------------------------===//
 390
 391 // hasFP - Return true if the specified function should have a dedicated frame
 392 // pointer register.  This is true if the function has variable sized allocas or
 393 // if frame pointer elimination is disabled.
 394 //
 395 static bool hasFP(MachineFunction &MF) {
 396   return NoFramePointerElim || MF.getFrameInfo()->hasVarSizedObjects();
 397 }
 398
 399 void X86RegisterInfo::
 400 eliminateCallFramePseudoInstr(MachineFunction &MF, MachineBasicBlock &MBB,
 401                               MachineBasicBlock::iterator I) const {
 402   if (hasFP(MF)) {
 403     // If we have a frame pointer, turn the adjcallstackup instruction into a
 404     // 'sub ESP, <amt>' and the adjcallstackdown instruction into 'add ESP,
 405     // <amt>'
 406     MachineInstr *Old = I;
 407     unsigned Amount = Old->getOperand(0).getImmedValue();
 408     if (Amount != 0) {
 409       // We need to keep the stack aligned properly.  To do this, we round the
 410       // amount of space needed for the outgoing arguments up to the next
 411       // alignment boundary.
 412       unsigned Align = MF.getTarget().getFrameInfo()->getStackAlignment();
 413       Amount = (Amount+Align-1)/Align*Align;
 414
 415       MachineInstr *New = 0;
 416       if (Old->getOpcode() == X86::ADJCALLSTACKDOWN) {
 417         New=BuildMI(X86::SUB32ri, 1, X86::ESP, MachineOperand::UseAndDef)
 418               .addZImm(Amount);
 419       } else {
 420         assert(Old->getOpcode() == X86::ADJCALLSTACKUP);
 421         // factor out the amount the callee already popped.
 422         unsigned CalleeAmt = Old->getOperand(1).getImmedValue();
 423         Amount -= CalleeAmt;
 424         if (Amount)
 425           New = BuildMI(X86::ADD32ri, 1, X86::ESP,
 426                         MachineOperand::UseAndDef).addZImm(Amount);
 427       }
 428
 429       // Replace the pseudo instruction with a new instruction...
 430       if (New) MBB.insert(I, New);
 431     }
 432   } else if (I->getOpcode() == X86::ADJCALLSTACKUP) {
 433     // If we are performing frame pointer elimination and if the callee pops
 434     // something off the stack pointer, add it back.  We do this until we have
 435     // more advanced stack pointer tracking ability.
 436     if (unsigned CalleeAmt = I->getOperand(1).getImmedValue()) {
 437       MachineInstr *New =
 438         BuildMI(X86::SUB32ri, 1, X86::ESP,
 439                 MachineOperand::UseAndDef).addZImm(CalleeAmt);
 440       MBB.insert(I, New);
 441     }
 442   }
 443
 444   MBB.erase(I);
 445 }
 446
 447 void X86RegisterInfo::eliminateFrameIndex(MachineBasicBlock::iterator II) const{
 448   unsigned i = 0;
 449   MachineInstr &MI = *II;
 450   MachineFunction &MF = *MI.getParent()->getParent();
 451   while (!MI.getOperand(i).isFrameIndex()) {
 452     ++i;
 453     assert(i < MI.getNumOperands() && "Instr doesn't have FrameIndex operand!");
 454   }
 455
 456   int FrameIndex = MI.getOperand(i).getFrameIndex();
 457
 458   // This must be part of a four operand memory reference.  Replace the
 459   // FrameIndex with base register with EBP.  Add add an offset to the offset.
 460   MI.SetMachineOperandReg(i, hasFP(MF) ? X86::EBP : X86::ESP);
 461
 462   // Now add the frame object offset to the offset from EBP.
 463   int Offset = MF.getFrameInfo()->getObjectOffset(FrameIndex) +
 464                MI.getOperand(i+3).getImmedValue()+4;
 465
 466   if (!hasFP(MF))
 467     Offset += MF.getFrameInfo()->getStackSize();
 468   else
 469     Offset += 4;  // Skip the saved EBP
 470
 471   MI.SetMachineOperandConst(i+3, MachineOperand::MO_SignExtendedImmed, Offset);
 472 }
 473
 474 void
 475 X86RegisterInfo::processFunctionBeforeFrameFinalized(MachineFunction &MF) const{
 476   if (hasFP(MF)) {
 477     // Create a frame entry for the EBP register that must be saved.
 478     int FrameIdx = MF.getFrameInfo()->CreateFixedObject(4, -8);
 479     assert(FrameIdx == MF.getFrameInfo()->getObjectIndexBegin() &&
 480            "Slot for EBP register must be last in order to be found!");
 481   }
 482 }
 483
 484 void X86RegisterInfo::emitPrologue(MachineFunction &MF) const {
 485   MachineBasicBlock &MBB = MF.front();   // Prolog goes in entry BB
 486   MachineBasicBlock::iterator MBBI = MBB.begin();
 487   MachineFrameInfo *MFI = MF.getFrameInfo();
 488   MachineInstr *MI;
 489
 490   // Get the number of bytes to allocate from the FrameInfo
 491   unsigned NumBytes = MFI->getStackSize();
 492   if (hasFP(MF)) {
 493     // Get the offset of the stack slot for the EBP register... which is
 494     // guaranteed to be the last slot by processFunctionBeforeFrameFinalized.
 495     int EBPOffset = MFI->getObjectOffset(MFI->getObjectIndexBegin())+4;
 496
 497     if (NumBytes) {   // adjust stack pointer: ESP -= numbytes
 498       MI= BuildMI(X86::SUB32ri, 1, X86::ESP, MachineOperand::UseAndDef)
 499             .addZImm(NumBytes);
 500       MBB.insert(MBBI, MI);
 501     }
 502
 503     // Save EBP into the appropriate stack slot...
 504     MI = addRegOffset(BuildMI(X86::MOV32mr, 5),    // mov [ESP-<offset>], EBP
 505                       X86::ESP, EBPOffset+NumBytes).addReg(X86::EBP);
 506     MBB.insert(MBBI, MI);
 507
 508     // Update EBP with the new base value...
 509     if (NumBytes == 4)    // mov EBP, ESP
 510       MI = BuildMI(X86::MOV32rr, 2, X86::EBP).addReg(X86::ESP);
 511     else                  // lea EBP, [ESP+StackSize]
 512       MI = addRegOffset(BuildMI(X86::LEA32r, 5, X86::EBP), X86::ESP,NumBytes-4);
 513
 514     MBB.insert(MBBI, MI);
 515
 516   } else {
 517     if (MFI->hasCalls()) {
 518       // When we have no frame pointer, we reserve argument space for call sites
 519       // in the function immediately on entry to the current function.  This
 520       // eliminates the need for add/sub ESP brackets around call sites.
 521       //
 522       NumBytes += MFI->getMaxCallFrameSize();
 523
 524       // Round the size to a multiple of the alignment (don't forget the 4 byte
 525       // offset though).
 526       unsigned Align = MF.getTarget().getFrameInfo()->getStackAlignment();
 527       NumBytes = ((NumBytes+4)+Align-1)/Align*Align - 4;
 528     }
 529
 530     // Update frame info to pretend that this is part of the stack...
 531     MFI->setStackSize(NumBytes);
 532
 533     if (NumBytes) {
 534       // adjust stack pointer: ESP -= numbytes
 535       MI= BuildMI(X86::SUB32ri, 1, X86::ESP, MachineOperand::UseAndDef)
 536             .addZImm(NumBytes);
 537       MBB.insert(MBBI, MI);
 538     }
 539   }
 540 }
 541
 542 void X86RegisterInfo::emitEpilogue(MachineFunction &MF,
 543                                    MachineBasicBlock &MBB) const {
 544   const MachineFrameInfo *MFI = MF.getFrameInfo();
 545   MachineBasicBlock::iterator MBBI = prior(MBB.end());
 546
 547   switch (MBBI->getOpcode()) {
 548   case X86::RET:
 549   case X86::RETI:
 550   case X86::TAILJMPd:
 551   case X86::TAILJMPr:
 552   case X86::TAILJMPm: break;  // These are ok
 553   default:
 554     assert(0 && "Can only insert epilog into returning blocks");
 555   }
 556
 557   if (hasFP(MF)) {
 558     // Get the offset of the stack slot for the EBP register... which is
 559     // guaranteed to be the last slot by processFunctionBeforeFrameFinalized.
 560     int EBPOffset = MFI->getObjectOffset(MFI->getObjectIndexEnd()-1)+4;
 561
 562     // mov ESP, EBP
 563     BuildMI(MBB, MBBI, X86::MOV32rr, 1,X86::ESP).addReg(X86::EBP);
 564
 565     // pop EBP
 566     BuildMI(MBB, MBBI, X86::POP32r, 0, X86::EBP);
 567   } else {
 568     // Get the number of bytes allocated from the FrameInfo...
 569     unsigned NumBytes = MFI->getStackSize();
 570
 571     if (NumBytes) {    // adjust stack pointer back: ESP += numbytes
 572       // If there is an ADD32ri or SUB32ri of ESP immediately before this
 573       // instruction, merge the two instructions.
 574       if (MBBI != MBB.begin()) {
 575         MachineBasicBlock::iterator PI = prior(MBBI);
 576         if (PI->getOpcode() == X86::ADD32ri &&
 577             PI->getOperand(0).getReg() == X86::ESP) {
 578           NumBytes += PI->getOperand(1).getImmedValue();
 579           MBB.erase(PI);
 580         } else if (PI->getOpcode() == X86::SUB32ri &&
 581                    PI->getOperand(0).getReg() == X86::ESP) {
 582           NumBytes -= PI->getOperand(1).getImmedValue();
 583           MBB.erase(PI);
 584         } else if (PI->getOpcode() == X86::ADJSTACKPTRri) {
 585           NumBytes += PI->getOperand(1).getImmedValue();
 586           MBB.erase(PI);
 587         }
 588       }
 589
 590       if (NumBytes > 0)
 591         BuildMI(MBB, MBBI, X86::ADD32ri, 2)
 592           .addReg(X86::ESP, MachineOperand::UseAndDef).addZImm(NumBytes);
 593       else if ((int)NumBytes < 0)
 594         BuildMI(MBB, MBBI, X86::SUB32ri, 2)
 595           .addReg(X86::ESP, MachineOperand::UseAndDef).addZImm(-NumBytes);
 596     }
 597   }
 598 }
 599
 600 #include "X86GenRegisterInfo.inc"
 601