Hide more details in tablegen generated MCRegisterInfo ctor function.
[oota-llvm.git] / lib / Target / MBlaze / MBlazeRegisterInfo.cpp
1 //===- MBlazeRegisterInfo.cpp - MBlaze Register Information -== -*- C++ -*-===//
2 //
3 //                     The LLVM Compiler Infrastructure
4 //
5 // This file is distributed under the University of Illinois Open Source
6 // License. See LICENSE.TXT for details.
7 //
8 //===----------------------------------------------------------------------===//
9 //
10 // This file contains the MBlaze implementation of the TargetRegisterInfo
11 // class.
12 //
13 //===----------------------------------------------------------------------===//
14
15 #define DEBUG_TYPE "mblaze-frame-info"
16
17 #include "MBlaze.h"
18 #include "MBlazeSubtarget.h"
19 #include "MBlazeRegisterInfo.h"
20 #include "MBlazeMachineFunction.h"
21 #include "llvm/Constants.h"
22 #include "llvm/Type.h"
23 #include "llvm/Function.h"
24 #include "llvm/CodeGen/ValueTypes.h"
25 #include "llvm/CodeGen/MachineInstrBuilder.h"
26 #include "llvm/CodeGen/MachineFunction.h"
27 #include "llvm/CodeGen/MachineFrameInfo.h"
28 #include "llvm/CodeGen/MachineLocation.h"
29 #include "llvm/Target/TargetFrameLowering.h"
30 #include "llvm/Target/TargetMachine.h"
31 #include "llvm/Target/TargetOptions.h"
32 #include "llvm/Target/TargetInstrInfo.h"
33 #include "llvm/Support/CommandLine.h"
34 #include "llvm/Support/Debug.h"
35 #include "llvm/Support/ErrorHandling.h"
36 #include "llvm/Support/raw_ostream.h"
37 #include "llvm/ADT/BitVector.h"
38 #include "llvm/ADT/STLExtras.h"
39
40 #define GET_REGINFO_MC_DESC
41 #define GET_REGINFO_TARGET_DESC
42 #include "MBlazeGenRegisterInfo.inc"
43
44 using namespace llvm;
45
46 MBlazeRegisterInfo::
47 MBlazeRegisterInfo(const MBlazeSubtarget &ST, const TargetInstrInfo &tii)
48   : MBlazeGenRegisterInfo(MBlaze::ADJCALLSTACKDOWN, MBlaze::ADJCALLSTACKUP),
49     Subtarget(ST), TII(tii) {}
50
51 /// getRegisterNumbering - Given the enum value for some register, e.g.
52 /// MBlaze::R0, return the number that it corresponds to (e.g. 0).
53 unsigned MBlazeRegisterInfo::getRegisterNumbering(unsigned RegEnum) {
54   switch (RegEnum) {
55     case MBlaze::R0     : return 0;
56     case MBlaze::R1     : return 1;
57     case MBlaze::R2     : return 2;
58     case MBlaze::R3     : return 3;
59     case MBlaze::R4     : return 4;
60     case MBlaze::R5     : return 5;
61     case MBlaze::R6     : return 6;
62     case MBlaze::R7     : return 7;
63     case MBlaze::R8     : return 8;
64     case MBlaze::R9     : return 9;
65     case MBlaze::R10    : return 10;
66     case MBlaze::R11    : return 11;
67     case MBlaze::R12    : return 12;
68     case MBlaze::R13    : return 13;
69     case MBlaze::R14    : return 14;
70     case MBlaze::R15    : return 15;
71     case MBlaze::R16    : return 16;
72     case MBlaze::R17    : return 17;
73     case MBlaze::R18    : return 18;
74     case MBlaze::R19    : return 19;
75     case MBlaze::R20    : return 20;
76     case MBlaze::R21    : return 21;
77     case MBlaze::R22    : return 22;
78     case MBlaze::R23    : return 23;
79     case MBlaze::R24    : return 24;
80     case MBlaze::R25    : return 25;
81     case MBlaze::R26    : return 26;
82     case MBlaze::R27    : return 27;
83     case MBlaze::R28    : return 28;
84     case MBlaze::R29    : return 29;
85     case MBlaze::R30    : return 30;
86     case MBlaze::R31    : return 31;
87     case MBlaze::RPC    : return 0x0000;
88     case MBlaze::RMSR   : return 0x0001;
89     case MBlaze::REAR   : return 0x0003;
90     case MBlaze::RESR   : return 0x0005;
91     case MBlaze::RFSR   : return 0x0007;
92     case MBlaze::RBTR   : return 0x000B;
93     case MBlaze::REDR   : return 0x000D;
94     case MBlaze::RPID   : return 0x1000;
95     case MBlaze::RZPR   : return 0x1001;
96     case MBlaze::RTLBX  : return 0x1002;
97     case MBlaze::RTLBLO : return 0x1003;
98     case MBlaze::RTLBHI : return 0x1004;
99     case MBlaze::RPVR0  : return 0x2000;
100     case MBlaze::RPVR1  : return 0x2001;
101     case MBlaze::RPVR2  : return 0x2002;
102     case MBlaze::RPVR3  : return 0x2003;
103     case MBlaze::RPVR4  : return 0x2004;
104     case MBlaze::RPVR5  : return 0x2005;
105     case MBlaze::RPVR6  : return 0x2006;
106     case MBlaze::RPVR7  : return 0x2007;
107     case MBlaze::RPVR8  : return 0x2008;
108     case MBlaze::RPVR9  : return 0x2009;
109     case MBlaze::RPVR10 : return 0x200A;
110     case MBlaze::RPVR11 : return 0x200B;
111     default: llvm_unreachable("Unknown register number!");
112   }
113   return 0; // Not reached
114 }
115
116 /// getRegisterFromNumbering - Given the enum value for some register, e.g.
117 /// MBlaze::R0, return the number that it corresponds to (e.g. 0).
118 unsigned MBlazeRegisterInfo::getRegisterFromNumbering(unsigned Reg) {
119   switch (Reg) {
120     case 0  : return MBlaze::R0;
121     case 1  : return MBlaze::R1;
122     case 2  : return MBlaze::R2;
123     case 3  : return MBlaze::R3;
124     case 4  : return MBlaze::R4;
125     case 5  : return MBlaze::R5;
126     case 6  : return MBlaze::R6;
127     case 7  : return MBlaze::R7;
128     case 8  : return MBlaze::R8;
129     case 9  : return MBlaze::R9;
130     case 10 : return MBlaze::R10;
131     case 11 : return MBlaze::R11;
132     case 12 : return MBlaze::R12;
133     case 13 : return MBlaze::R13;
134     case 14 : return MBlaze::R14;
135     case 15 : return MBlaze::R15;
136     case 16 : return MBlaze::R16;
137     case 17 : return MBlaze::R17;
138     case 18 : return MBlaze::R18;
139     case 19 : return MBlaze::R19;
140     case 20 : return MBlaze::R20;
141     case 21 : return MBlaze::R21;
142     case 22 : return MBlaze::R22;
143     case 23 : return MBlaze::R23;
144     case 24 : return MBlaze::R24;
145     case 25 : return MBlaze::R25;
146     case 26 : return MBlaze::R26;
147     case 27 : return MBlaze::R27;
148     case 28 : return MBlaze::R28;
149     case 29 : return MBlaze::R29;
150     case 30 : return MBlaze::R30;
151     case 31 : return MBlaze::R31;
152     default: llvm_unreachable("Unknown register number!");
153   }
154   return 0; // Not reached
155 }
156
157 unsigned MBlazeRegisterInfo::getSpecialRegisterFromNumbering(unsigned Reg) {
158   switch (Reg) {
159     case 0x0000 : return MBlaze::RPC;
160     case 0x0001 : return MBlaze::RMSR;
161     case 0x0003 : return MBlaze::REAR;
162     case 0x0005 : return MBlaze::RESR;
163     case 0x0007 : return MBlaze::RFSR;
164     case 0x000B : return MBlaze::RBTR;
165     case 0x000D : return MBlaze::REDR;
166     case 0x1000 : return MBlaze::RPID;
167     case 0x1001 : return MBlaze::RZPR;
168     case 0x1002 : return MBlaze::RTLBX;
169     case 0x1003 : return MBlaze::RTLBLO;
170     case 0x1004 : return MBlaze::RTLBHI;
171     case 0x2000 : return MBlaze::RPVR0;
172     case 0x2001 : return MBlaze::RPVR1;
173     case 0x2002 : return MBlaze::RPVR2;
174     case 0x2003 : return MBlaze::RPVR3;
175     case 0x2004 : return MBlaze::RPVR4;
176     case 0x2005 : return MBlaze::RPVR5;
177     case 0x2006 : return MBlaze::RPVR6;
178     case 0x2007 : return MBlaze::RPVR7;
179     case 0x2008 : return MBlaze::RPVR8;
180     case 0x2009 : return MBlaze::RPVR9;
181     case 0x200A : return MBlaze::RPVR10;
182     case 0x200B : return MBlaze::RPVR11;
183     default: llvm_unreachable("Unknown register number!");
184   }
185   return 0; // Not reached
186 }
187
188 bool MBlazeRegisterInfo::isRegister(unsigned Reg) {
189   return Reg <= 31;
190 }
191
192 bool MBlazeRegisterInfo::isSpecialRegister(unsigned Reg) {
193   switch (Reg) {
194     case 0x0000 : case 0x0001 : case 0x0003 : case 0x0005 : 
195     case 0x0007 : case 0x000B : case 0x000D : case 0x1000 : 
196     case 0x1001 : case 0x1002 : case 0x1003 : case 0x1004 : 
197     case 0x2000 : case 0x2001 : case 0x2002 : case 0x2003 : 
198     case 0x2004 : case 0x2005 : case 0x2006 : case 0x2007 : 
199     case 0x2008 : case 0x2009 : case 0x200A : case 0x200B : 
200       return true;
201
202     default:
203       return false;
204   }
205   return false; // Not reached
206 }
207
208 unsigned MBlazeRegisterInfo::getPICCallReg() {
209   return MBlaze::R20;
210 }
211
212 //===----------------------------------------------------------------------===//
213 // Callee Saved Registers methods
214 //===----------------------------------------------------------------------===//
215
216 /// MBlaze Callee Saved Registers
217 const unsigned* MBlazeRegisterInfo::
218 getCalleeSavedRegs(const MachineFunction *MF) const {
219   // MBlaze callee-save register range is R20 - R31
220   static const unsigned CalleeSavedRegs[] = {
221     MBlaze::R20, MBlaze::R21, MBlaze::R22, MBlaze::R23,
222     MBlaze::R24, MBlaze::R25, MBlaze::R26, MBlaze::R27,
223     MBlaze::R28, MBlaze::R29, MBlaze::R30, MBlaze::R31,
224     0
225   };
226
227   return CalleeSavedRegs;
228 }
229
230 BitVector MBlazeRegisterInfo::
231 getReservedRegs(const MachineFunction &MF) const {
232   BitVector Reserved(getNumRegs());
233   Reserved.set(MBlaze::R0);
234   Reserved.set(MBlaze::R1);
235   Reserved.set(MBlaze::R2);
236   Reserved.set(MBlaze::R13);
237   Reserved.set(MBlaze::R14);
238   Reserved.set(MBlaze::R15);
239   Reserved.set(MBlaze::R16);
240   Reserved.set(MBlaze::R17);
241   Reserved.set(MBlaze::R18);
242   Reserved.set(MBlaze::R19);
243   return Reserved;
244 }
245
246 // This function eliminate ADJCALLSTACKDOWN/ADJCALLSTACKUP pseudo instructions
247 void MBlazeRegisterInfo::
248 eliminateCallFramePseudoInstr(MachineFunction &MF, MachineBasicBlock &MBB,
249                               MachineBasicBlock::iterator I) const {
250   const TargetFrameLowering *TFI = MF.getTarget().getFrameLowering();
251
252   if (!TFI->hasReservedCallFrame(MF)) {
253     // If we have a frame pointer, turn the adjcallstackup instruction into a
254     // 'addi r1, r1, -<amt>' and the adjcallstackdown instruction into
255     // 'addi r1, r1, <amt>'
256     MachineInstr *Old = I;
257     int Amount = Old->getOperand(0).getImm() + 4;
258     if (Amount != 0) {
259       // We need to keep the stack aligned properly.  To do this, we round the
260       // amount of space needed for the outgoing arguments up to the next
261       // alignment boundary.
262       unsigned Align = TFI->getStackAlignment();
263       Amount = (Amount+Align-1)/Align*Align;
264
265       MachineInstr *New;
266       if (Old->getOpcode() == MBlaze::ADJCALLSTACKDOWN) {
267         New = BuildMI(MF,Old->getDebugLoc(),TII.get(MBlaze::ADDIK),MBlaze::R1)
268                 .addReg(MBlaze::R1).addImm(-Amount);
269       } else {
270         assert(Old->getOpcode() == MBlaze::ADJCALLSTACKUP);
271         New = BuildMI(MF,Old->getDebugLoc(),TII.get(MBlaze::ADDIK),MBlaze::R1)
272                 .addReg(MBlaze::R1).addImm(Amount);
273       }
274
275       // Replace the pseudo instruction with a new instruction...
276       MBB.insert(I, New);
277     }
278   }
279
280   // Simply discard ADJCALLSTACKDOWN, ADJCALLSTACKUP instructions.
281   MBB.erase(I);
282 }
283
284 // FrameIndex represent objects inside a abstract stack.
285 // We must replace FrameIndex with an stack/frame pointer
286 // direct reference.
287 void MBlazeRegisterInfo::
288 eliminateFrameIndex(MachineBasicBlock::iterator II, int SPAdj,
289                     RegScavenger *RS) const {
290   MachineInstr &MI = *II;
291   MachineFunction &MF = *MI.getParent()->getParent();
292   MachineFrameInfo *MFI = MF.getFrameInfo();
293
294   unsigned i = 0;
295   while (!MI.getOperand(i).isFI()) {
296     ++i;
297     assert(i < MI.getNumOperands() &&
298            "Instr doesn't have FrameIndex operand!");
299   }
300
301   unsigned oi = i == 2 ? 1 : 2;
302
303   DEBUG(dbgs() << "\nFunction : " << MF.getFunction()->getName() << "\n";
304         dbgs() << "<--------->\n" << MI);
305
306   int FrameIndex = MI.getOperand(i).getIndex();
307   int stackSize  = MFI->getStackSize();
308   int spOffset   = MFI->getObjectOffset(FrameIndex);
309
310   DEBUG(MBlazeFunctionInfo *MBlazeFI = MF.getInfo<MBlazeFunctionInfo>();
311         dbgs() << "FrameIndex : " << FrameIndex << "\n"
312                << "spOffset   : " << spOffset << "\n"
313                << "stackSize  : " << stackSize << "\n"
314                << "isFixed    : " << MFI->isFixedObjectIndex(FrameIndex) << "\n"
315                << "isLiveIn   : " << MBlazeFI->isLiveIn(FrameIndex) << "\n"
316                << "isSpill    : " << MFI->isSpillSlotObjectIndex(FrameIndex)
317                << "\n" );
318
319   // as explained on LowerFormalArguments, detect negative offsets
320   // and adjust SPOffsets considering the final stack size.
321   int Offset = (spOffset < 0) ? (stackSize - spOffset) : spOffset;
322   Offset += MI.getOperand(oi).getImm();
323
324   DEBUG(dbgs() << "Offset     : " << Offset << "\n" << "<--------->\n");
325
326   MI.getOperand(oi).ChangeToImmediate(Offset);
327   MI.getOperand(i).ChangeToRegister(getFrameRegister(MF), false);
328 }
329
330 void MBlazeRegisterInfo::
331 processFunctionBeforeFrameFinalized(MachineFunction &MF) const {
332   // Set the stack offset where GP must be saved/loaded from.
333   MachineFrameInfo *MFI = MF.getFrameInfo();
334   MBlazeFunctionInfo *MBlazeFI = MF.getInfo<MBlazeFunctionInfo>();
335   if (MBlazeFI->needGPSaveRestore())
336     MFI->setObjectOffset(MBlazeFI->getGPFI(), MBlazeFI->getGPStackOffset());
337 }
338
339 unsigned MBlazeRegisterInfo::getRARegister() const {
340   return MBlaze::R15;
341 }
342
343 unsigned MBlazeRegisterInfo::getFrameRegister(const MachineFunction &MF) const {
344   const TargetFrameLowering *TFI = MF.getTarget().getFrameLowering();
345
346   return TFI->hasFP(MF) ? MBlaze::R19 : MBlaze::R1;
347 }
348
349 unsigned MBlazeRegisterInfo::getEHExceptionRegister() const {
350   llvm_unreachable("What is the exception register");
351   return 0;
352 }
353
354 unsigned MBlazeRegisterInfo::getEHHandlerRegister() const {
355   llvm_unreachable("What is the exception handler register");
356   return 0;
357 }
358
359 int MBlazeRegisterInfo::getDwarfRegNum(unsigned RegNo, bool isEH) const {
360   return MBlazeGenRegisterInfo::getDwarfRegNumFull(RegNo,0);
361 }
362
363 int MBlazeRegisterInfo::getLLVMRegNum(unsigned DwarfRegNo, bool isEH) const {
364   return MBlazeGenRegisterInfo::getLLVMRegNumFull(DwarfRegNo,0);
365 }