lib/CodeGen/SelectionDAG/SelectionDAGISel.cpp

   1 //===-- SelectionDAGISel.cpp - Implement the SelectionDAGISel class -------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file was developed by the LLVM research group and is distributed under
   6 // the University of Illinois Open Source License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This implements the SelectionDAGISel class.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #define DEBUG_TYPE "isel"
  15 #include "llvm/Analysis/AliasAnalysis.h"
  16 #include "llvm/CodeGen/SelectionDAGISel.h"
  17 #include "llvm/CodeGen/ScheduleDAG.h"
  18 #include "llvm/CallingConv.h"
  19 #include "llvm/Constants.h"
  20 #include "llvm/DerivedTypes.h"
  21 #include "llvm/Function.h"
  22 #include "llvm/GlobalVariable.h"
  23 #include "llvm/InlineAsm.h"
  24 #include "llvm/Instructions.h"
  25 #include "llvm/Intrinsics.h"
  26 #include "llvm/IntrinsicInst.h"
  27 #include "llvm/CodeGen/IntrinsicLowering.h"
  28 #include "llvm/CodeGen/MachineDebugInfo.h"
  29 #include "llvm/CodeGen/MachineFunction.h"
  30 #include "llvm/CodeGen/MachineFrameInfo.h"
  31 #include "llvm/CodeGen/MachineJumpTableInfo.h"
  32 #include "llvm/CodeGen/MachineInstrBuilder.h"
  33 #include "llvm/CodeGen/SchedulerRegistry.h"
  34 #include "llvm/CodeGen/SelectionDAG.h"
  35 #include "llvm/CodeGen/SSARegMap.h"
  36 #include "llvm/Target/MRegisterInfo.h"
  37 #include "llvm/Target/TargetData.h"
  38 #include "llvm/Target/TargetFrameInfo.h"
  39 #include "llvm/Target/TargetInstrInfo.h"
  40 #include "llvm/Target/TargetLowering.h"
  41 #include "llvm/Target/TargetMachine.h"
  42 #include "llvm/Target/TargetOptions.h"
  43 #include "llvm/Transforms/Utils/BasicBlockUtils.h"
  44 #include "llvm/Support/MathExtras.h"
  45 #include "llvm/Support/Debug.h"
  46 #include "llvm/Support/Compiler.h"
  47 #include <iostream>
  48 #include <algorithm>
  49 using namespace llvm;
  50
  51 #ifndef NDEBUG
  52 static cl::opt<bool>
  53 ViewISelDAGs("view-isel-dags", cl::Hidden,
  54           cl::desc("Pop up a window to show isel dags as they are selected"));
  55 static cl::opt<bool>
  56 ViewSchedDAGs("view-sched-dags", cl::Hidden,
  57           cl::desc("Pop up a window to show sched dags as they are processed"));
  58 #else
  59 static const bool ViewISelDAGs = 0, ViewSchedDAGs = 0;
  60 #endif
  61
  62
  63 //===---------------------------------------------------------------------===//
  64 ///
  65 /// RegisterScheduler class - Track the registration of instruction schedulers.
  66 ///
  67 //===---------------------------------------------------------------------===//
  68 MachinePassRegistry RegisterScheduler::Registry;
  69
  70 //===---------------------------------------------------------------------===//
  71 ///
  72 /// ISHeuristic command line option for instruction schedulers.
  73 ///
  74 //===---------------------------------------------------------------------===//
  75 namespace {
  76   cl::opt<RegisterScheduler::FunctionPassCtor, false,
  77           RegisterPassParser<RegisterScheduler> >
  78   ISHeuristic("sched",
  79               cl::init(&createDefaultScheduler),
  80               cl::desc("Instruction schedulers available:"));
  81
  82   static RegisterScheduler
  83   defaultListDAGScheduler("default", "  Best scheduler for the target",
  84                           createDefaultScheduler);
  85 } // namespace
  86
  87 namespace {
  88   /// RegsForValue - This struct represents the physical registers that a
  89   /// particular value is assigned and the type information about the value.
  90   /// This is needed because values can be promoted into larger registers and
  91   /// expanded into multiple smaller registers than the value.
  92   struct VISIBILITY_HIDDEN RegsForValue {
  93     /// Regs - This list hold the register (for legal and promoted values)
  94     /// or register set (for expanded values) that the value should be assigned
  95     /// to.
  96     std::vector<unsigned> Regs;
  97
  98     /// RegVT - The value type of each register.
  99     ///
 100     MVT::ValueType RegVT;
 101
 102     /// ValueVT - The value type of the LLVM value, which may be promoted from
 103     /// RegVT or made from merging the two expanded parts.
 104     MVT::ValueType ValueVT;
 105
 106     RegsForValue() : RegVT(MVT::Other), ValueVT(MVT::Other) {}
 107
 108     RegsForValue(unsigned Reg, MVT::ValueType regvt, MVT::ValueType valuevt)
 109       : RegVT(regvt), ValueVT(valuevt) {
 110         Regs.push_back(Reg);
 111     }
 112     RegsForValue(const std::vector<unsigned> &regs,
 113                  MVT::ValueType regvt, MVT::ValueType valuevt)
 114       : Regs(regs), RegVT(regvt), ValueVT(valuevt) {
 115     }
 116
 117     /// getCopyFromRegs - Emit a series of CopyFromReg nodes that copies from
 118     /// this value and returns the result as a ValueVT value.  This uses
 119     /// Chain/Flag as the input and updates them for the output Chain/Flag.
 120     SDOperand getCopyFromRegs(SelectionDAG &DAG,
 121                               SDOperand &Chain, SDOperand &Flag) const;
 122
 123     /// getCopyToRegs - Emit a series of CopyToReg nodes that copies the
 124     /// specified value into the registers specified by this object.  This uses
 125     /// Chain/Flag as the input and updates them for the output Chain/Flag.
 126     void getCopyToRegs(SDOperand Val, SelectionDAG &DAG,
 127                        SDOperand &Chain, SDOperand &Flag,
 128                        MVT::ValueType PtrVT) const;
 129
 130     /// AddInlineAsmOperands - Add this value to the specified inlineasm node
 131     /// operand list.  This adds the code marker and includes the number of
 132     /// values added into it.
 133     void AddInlineAsmOperands(unsigned Code, SelectionDAG &DAG,
 134                               std::vector<SDOperand> &Ops) const;
 135   };
 136 }
 137
 138 namespace llvm {
 139   //===--------------------------------------------------------------------===//
 140   /// createDefaultScheduler - This creates an instruction scheduler appropriate
 141   /// for the target.
 142   ScheduleDAG* createDefaultScheduler(SelectionDAGISel *IS,
 143                                       SelectionDAG *DAG,
 144                                       MachineBasicBlock *BB) {
 145     TargetLowering &TLI = IS->getTargetLowering();
 146
 147     if (TLI.getSchedulingPreference() == TargetLowering::SchedulingForLatency) {
 148       return createTDListDAGScheduler(IS, DAG, BB);
 149     } else {
 150       assert(TLI.getSchedulingPreference() ==
 151            TargetLowering::SchedulingForRegPressure && "Unknown sched type!");
 152       return createBURRListDAGScheduler(IS, DAG, BB);
 153     }
 154   }
 155
 156
 157   //===--------------------------------------------------------------------===//
 158   /// FunctionLoweringInfo - This contains information that is global to a
 159   /// function that is used when lowering a region of the function.
 160   class FunctionLoweringInfo {
 161   public:
 162     TargetLowering &TLI;
 163     Function &Fn;
 164     MachineFunction &MF;
 165     SSARegMap *RegMap;
 166
 167     FunctionLoweringInfo(TargetLowering &TLI, Function &Fn,MachineFunction &MF);
 168
 169     /// MBBMap - A mapping from LLVM basic blocks to their machine code entry.
 170     std::map<const BasicBlock*, MachineBasicBlock *> MBBMap;
 171
 172     /// ValueMap - Since we emit code for the function a basic block at a time,
 173     /// we must remember which virtual registers hold the values for
 174     /// cross-basic-block values.
 175     std::map<const Value*, unsigned> ValueMap;
 176
 177     /// StaticAllocaMap - Keep track of frame indices for fixed sized allocas in
 178     /// the entry block.  This allows the allocas to be efficiently referenced
 179     /// anywhere in the function.
 180     std::map<const AllocaInst*, int> StaticAllocaMap;
 181
 182     unsigned MakeReg(MVT::ValueType VT) {
 183       return RegMap->createVirtualRegister(TLI.getRegClassFor(VT));
 184     }
 185
 186     /// isExportedInst - Return true if the specified value is an instruction
 187     /// exported from its block.
 188     bool isExportedInst(const Value *V) {
 189       return ValueMap.count(V);
 190     }
 191
 192     unsigned CreateRegForValue(const Value *V);
 193
 194     unsigned InitializeRegForValue(const Value *V) {
 195       unsigned &R = ValueMap[V];
 196       assert(R == 0 && "Already initialized this value register!");
 197       return R = CreateRegForValue(V);
 198     }
 199   };
 200 }
 201
 202 /// isUsedOutsideOfDefiningBlock - Return true if this instruction is used by
 203 /// PHI nodes or outside of the basic block that defines it, or used by a
 204 /// switch instruction, which may expand to multiple basic blocks.
 205 static bool isUsedOutsideOfDefiningBlock(Instruction *I) {
 206   if (isa<PHINode>(I)) return true;
 207   BasicBlock *BB = I->getParent();
 208   for (Value::use_iterator UI = I->use_begin(), E = I->use_end(); UI != E; ++UI)
 209     if (cast<Instruction>(*UI)->getParent() != BB || isa<PHINode>(*UI) ||
 210         // FIXME: Remove switchinst special case.
 211         isa<SwitchInst>(*UI))
 212       return true;
 213   return false;
 214 }
 215
 216 /// isOnlyUsedInEntryBlock - If the specified argument is only used in the
 217 /// entry block, return true.  This includes arguments used by switches, since
 218 /// the switch may expand into multiple basic blocks.
 219 static bool isOnlyUsedInEntryBlock(Argument *A) {
 220   BasicBlock *Entry = A->getParent()->begin();
 221   for (Value::use_iterator UI = A->use_begin(), E = A->use_end(); UI != E; ++UI)
 222     if (cast<Instruction>(*UI)->getParent() != Entry || isa<SwitchInst>(*UI))
 223       return false;  // Use not in entry block.
 224   return true;
 225 }
 226
 227 FunctionLoweringInfo::FunctionLoweringInfo(TargetLowering &tli,
 228                                            Function &fn, MachineFunction &mf)
 229     : TLI(tli), Fn(fn), MF(mf), RegMap(MF.getSSARegMap()) {
 230
 231   // Create a vreg for each argument register that is not dead and is used
 232   // outside of the entry block for the function.
 233   for (Function::arg_iterator AI = Fn.arg_begin(), E = Fn.arg_end();
 234        AI != E; ++AI)
 235     if (!isOnlyUsedInEntryBlock(AI))
 236       InitializeRegForValue(AI);
 237
 238   // Initialize the mapping of values to registers.  This is only set up for
 239   // instruction values that are used outside of the block that defines
 240   // them.
 241   Function::iterator BB = Fn.begin(), EB = Fn.end();
 242   for (BasicBlock::iterator I = BB->begin(), E = BB->end(); I != E; ++I)
 243     if (AllocaInst *AI = dyn_cast<AllocaInst>(I))
 244       if (ConstantInt *CUI = dyn_cast<ConstantInt>(AI->getArraySize())) {
 245         const Type *Ty = AI->getAllocatedType();
 246         uint64_t TySize = TLI.getTargetData()->getTypeSize(Ty);
 247         unsigned Align =
 248           std::max((unsigned)TLI.getTargetData()->getTypeAlignment(Ty),
 249                    AI->getAlignment());
 250
 251         // If the alignment of the value is smaller than the size of the
 252         // value, and if the size of the value is particularly small
 253         // (<= 8 bytes), round up to the size of the value for potentially
 254         // better performance.
 255         //
 256         // FIXME: This could be made better with a preferred alignment hook in
 257         // TargetData.  It serves primarily to 8-byte align doubles for X86.
 258         if (Align < TySize && TySize <= 8) Align = TySize;
 259         TySize *= CUI->getZExtValue();   // Get total allocated size.
 260         if (TySize == 0) TySize = 1; // Don't create zero-sized stack objects.
 261         StaticAllocaMap[AI] =
 262           MF.getFrameInfo()->CreateStackObject((unsigned)TySize, Align);
 263       }
 264
 265   for (; BB != EB; ++BB)
 266     for (BasicBlock::iterator I = BB->begin(), E = BB->end(); I != E; ++I)
 267       if (!I->use_empty() && isUsedOutsideOfDefiningBlock(I))
 268         if (!isa<AllocaInst>(I) ||
 269             !StaticAllocaMap.count(cast<AllocaInst>(I)))
 270           InitializeRegForValue(I);
 271
 272   // Create an initial MachineBasicBlock for each LLVM BasicBlock in F.  This
 273   // also creates the initial PHI MachineInstrs, though none of the input
 274   // operands are populated.
 275   for (BB = Fn.begin(), EB = Fn.end(); BB != EB; ++BB) {
 276     MachineBasicBlock *MBB = new MachineBasicBlock(BB);
 277     MBBMap[BB] = MBB;
 278     MF.getBasicBlockList().push_back(MBB);
 279
 280     // Create Machine PHI nodes for LLVM PHI nodes, lowering them as
 281     // appropriate.
 282     PHINode *PN;
 283     for (BasicBlock::iterator I = BB->begin();(PN = dyn_cast<PHINode>(I)); ++I){
 284       if (PN->use_empty()) continue;
 285
 286       MVT::ValueType VT = TLI.getValueType(PN->getType());
 287       unsigned NumElements;
 288       if (VT != MVT::Vector)
 289         NumElements = TLI.getNumElements(VT);
 290       else {
 291         MVT::ValueType VT1,VT2;
 292         NumElements =
 293           TLI.getPackedTypeBreakdown(cast<PackedType>(PN->getType()),
 294                                      VT1, VT2);
 295       }
 296       unsigned PHIReg = ValueMap[PN];
 297       assert(PHIReg && "PHI node does not have an assigned virtual register!");
 298       for (unsigned i = 0; i != NumElements; ++i)
 299         BuildMI(MBB, TargetInstrInfo::PHI, PN->getNumOperands(), PHIReg+i);
 300     }
 301   }
 302 }
 303
 304 /// CreateRegForValue - Allocate the appropriate number of virtual registers of
 305 /// the correctly promoted or expanded types.  Assign these registers
 306 /// consecutive vreg numbers and return the first assigned number.
 307 unsigned FunctionLoweringInfo::CreateRegForValue(const Value *V) {
 308   MVT::ValueType VT = TLI.getValueType(V->getType());
 309
 310   // The number of multiples of registers that we need, to, e.g., split up
 311   // a <2 x int64> -> 4 x i32 registers.
 312   unsigned NumVectorRegs = 1;
 313
 314   // If this is a packed type, figure out what type it will decompose into
 315   // and how many of the elements it will use.
 316   if (VT == MVT::Vector) {
 317     const PackedType *PTy = cast<PackedType>(V->getType());
 318     unsigned NumElts = PTy->getNumElements();
 319     MVT::ValueType EltTy = TLI.getValueType(PTy->getElementType());
 320
 321     // Divide the input until we get to a supported size.  This will always
 322     // end with a scalar if the target doesn't support vectors.
 323     while (NumElts > 1 && !TLI.isTypeLegal(getVectorType(EltTy, NumElts))) {
 324       NumElts >>= 1;
 325       NumVectorRegs <<= 1;
 326     }
 327     if (NumElts == 1)
 328       VT = EltTy;
 329     else
 330       VT = getVectorType(EltTy, NumElts);
 331   }
 332
 333   // The common case is that we will only create one register for this
 334   // value.  If we have that case, create and return the virtual register.
 335   unsigned NV = TLI.getNumElements(VT);
 336   if (NV == 1) {
 337     // If we are promoting this value, pick the next largest supported type.
 338     MVT::ValueType PromotedType = TLI.getTypeToTransformTo(VT);
 339     unsigned Reg = MakeReg(PromotedType);
 340     // If this is a vector of supported or promoted types (e.g. 4 x i16),
 341     // create all of the registers.
 342     for (unsigned i = 1; i != NumVectorRegs; ++i)
 343       MakeReg(PromotedType);
 344     return Reg;
 345   }
 346
 347   // If this value is represented with multiple target registers, make sure
 348   // to create enough consecutive registers of the right (smaller) type.
 349   unsigned NT = VT-1;  // Find the type to use.
 350   while (TLI.getNumElements((MVT::ValueType)NT) != 1)
 351     --NT;
 352
 353   unsigned R = MakeReg((MVT::ValueType)NT);
 354   for (unsigned i = 1; i != NV*NumVectorRegs; ++i)
 355     MakeReg((MVT::ValueType)NT);
 356   return R;
 357 }
 358
 359 //===----------------------------------------------------------------------===//
 360 /// SelectionDAGLowering - This is the common target-independent lowering
 361 /// implementation that is parameterized by a TargetLowering object.
 362 /// Also, targets can overload any lowering method.
 363 ///
 364 namespace llvm {
 365 class SelectionDAGLowering {
 366   MachineBasicBlock *CurMBB;
 367
 368   std::map<const Value*, SDOperand> NodeMap;
 369
 370   /// PendingLoads - Loads are not emitted to the program immediately.  We bunch
 371   /// them up and then emit token factor nodes when possible.  This allows us to
 372   /// get simple disambiguation between loads without worrying about alias
 373   /// analysis.
 374   std::vector<SDOperand> PendingLoads;
 375
 376   /// Case - A pair of values to record the Value for a switch case, and the
 377   /// case's target basic block.
 378   typedef std::pair<Constant*, MachineBasicBlock*> Case;
 379   typedef std::vector<Case>::iterator              CaseItr;
 380   typedef std::pair<CaseItr, CaseItr>              CaseRange;
 381
 382   /// CaseRec - A struct with ctor used in lowering switches to a binary tree
 383   /// of conditional branches.
 384   struct CaseRec {
 385     CaseRec(MachineBasicBlock *bb, Constant *lt, Constant *ge, CaseRange r) :
 386     CaseBB(bb), LT(lt), GE(ge), Range(r) {}
 387
 388     /// CaseBB - The MBB in which to emit the compare and branch
 389     MachineBasicBlock *CaseBB;
 390     /// LT, GE - If nonzero, we know the current case value must be less-than or
 391     /// greater-than-or-equal-to these Constants.
 392     Constant *LT;
 393     Constant *GE;
 394     /// Range - A pair of iterators representing the range of case values to be
 395     /// processed at this point in the binary search tree.
 396     CaseRange Range;
 397   };
 398
 399   /// The comparison function for sorting Case values.
 400   struct CaseCmp {
 401     bool operator () (const Case& C1, const Case& C2) {
 402       if (const ConstantInt* I1 = dyn_cast<const ConstantInt>(C1.first))
 403         if (I1->getType()->isUnsigned())
 404           return I1->getZExtValue() <
 405             cast<const ConstantInt>(C2.first)->getZExtValue();
 406
 407       return cast<const ConstantInt>(C1.first)->getSExtValue() <
 408          cast<const ConstantInt>(C2.first)->getSExtValue();
 409     }
 410   };
 411
 412 public:
 413   // TLI - This is information that describes the available target features we
 414   // need for lowering.  This indicates when operations are unavailable,
 415   // implemented with a libcall, etc.
 416   TargetLowering &TLI;
 417   SelectionDAG &DAG;
 418   const TargetData *TD;
 419
 420   /// SwitchCases - Vector of CaseBlock structures used to communicate
 421   /// SwitchInst code generation information.
 422   std::vector<SelectionDAGISel::CaseBlock> SwitchCases;
 423   SelectionDAGISel::JumpTable JT;
 424
 425   /// FuncInfo - Information about the function as a whole.
 426   ///
 427   FunctionLoweringInfo &FuncInfo;
 428
 429   SelectionDAGLowering(SelectionDAG &dag, TargetLowering &tli,
 430                        FunctionLoweringInfo &funcinfo)
 431     : TLI(tli), DAG(dag), TD(DAG.getTarget().getTargetData()),
 432       JT(0,0,0,0), FuncInfo(funcinfo) {
 433   }
 434
 435   /// getRoot - Return the current virtual root of the Selection DAG.
 436   ///
 437   SDOperand getRoot() {
 438     if (PendingLoads.empty())
 439       return DAG.getRoot();
 440
 441     if (PendingLoads.size() == 1) {
 442       SDOperand Root = PendingLoads[0];
 443       DAG.setRoot(Root);
 444       PendingLoads.clear();
 445       return Root;
 446     }
 447
 448     // Otherwise, we have to make a token factor node.
 449     SDOperand Root = DAG.getNode(ISD::TokenFactor, MVT::Other,
 450                                  &PendingLoads[0], PendingLoads.size());
 451     PendingLoads.clear();
 452     DAG.setRoot(Root);
 453     return Root;
 454   }
 455
 456   SDOperand CopyValueToVirtualRegister(Value *V, unsigned Reg);
 457
 458   void visit(Instruction &I) { visit(I.getOpcode(), I); }
 459
 460   void visit(unsigned Opcode, User &I) {
 461     switch (Opcode) {
 462     default: assert(0 && "Unknown instruction type encountered!");
 463              abort();
 464       // Build the switch statement using the Instruction.def file.
 465 #define HANDLE_INST(NUM, OPCODE, CLASS) \
 466     case Instruction::OPCODE:return visit##OPCODE((CLASS&)I);
 467 #include "llvm/Instruction.def"
 468     }
 469   }
 470
 471   void setCurrentBasicBlock(MachineBasicBlock *MBB) { CurMBB = MBB; }
 472
 473   SDOperand getLoadFrom(const Type *Ty, SDOperand Ptr,
 474                         const Value *SV, SDOperand Root,
 475                         bool isVolatile);
 476
 477   SDOperand getIntPtrConstant(uint64_t Val) {
 478     return DAG.getConstant(Val, TLI.getPointerTy());
 479   }
 480
 481   SDOperand getValue(const Value *V);
 482
 483   const SDOperand &setValue(const Value *V, SDOperand NewN) {
 484     SDOperand &N = NodeMap[V];
 485     assert(N.Val == 0 && "Already set a value for this node!");
 486     return N = NewN;
 487   }
 488
 489   RegsForValue GetRegistersForValue(const std::string &ConstrCode,
 490                                     MVT::ValueType VT,
 491                                     bool OutReg, bool InReg,
 492                                     std::set<unsigned> &OutputRegs,
 493                                     std::set<unsigned> &InputRegs);
 494
 495   void FindMergedConditions(Value *Cond, MachineBasicBlock *TBB,
 496                             MachineBasicBlock *FBB, MachineBasicBlock *CurBB,
 497                             unsigned Opc);
 498   bool isExportableFromCurrentBlock(Value *V, const BasicBlock *FromBB);
 499   void ExportFromCurrentBlock(Value *V);
 500
 501   // Terminator instructions.
 502   void visitRet(ReturnInst &I);
 503   void visitBr(BranchInst &I);
 504   void visitSwitch(SwitchInst &I);
 505   void visitUnreachable(UnreachableInst &I) { /* noop */ }
 506
 507   // Helper for visitSwitch
 508   void visitSwitchCase(SelectionDAGISel::CaseBlock &CB);
 509   void visitJumpTable(SelectionDAGISel::JumpTable &JT);
 510
 511   // These all get lowered before this pass.
 512   void visitInvoke(InvokeInst &I) { assert(0 && "TODO"); }
 513   void visitUnwind(UnwindInst &I) { assert(0 && "TODO"); }
 514
 515   void visitIntBinary(User &I, unsigned IntOp, unsigned VecOp);
 516   void visitFPBinary(User &I, unsigned FPOp, unsigned VecOp);
 517   void visitShift(User &I, unsigned Opcode);
 518   void visitAdd(User &I) {
 519     if (I.getType()->isFloatingPoint())
 520       visitFPBinary(I, ISD::FADD, ISD::VADD);
 521     else
 522       visitIntBinary(I, ISD::ADD, ISD::VADD);
 523   }
 524   void visitSub(User &I);
 525   void visitMul(User &I) {
 526     if (I.getType()->isFloatingPoint())
 527       visitFPBinary(I, ISD::FMUL, ISD::VMUL);
 528     else
 529       visitIntBinary(I, ISD::MUL, ISD::VMUL);
 530   }
 531   void visitUDiv(User &I) { visitIntBinary(I, ISD::UDIV, ISD::VUDIV); }
 532   void visitSDiv(User &I) { visitIntBinary(I, ISD::SDIV, ISD::VSDIV); }
 533   void visitFDiv(User &I) { visitFPBinary(I, ISD::FDIV,  ISD::VSDIV); }
 534   void visitRem(User &I) {
 535     const Type *Ty = I.getType();
 536     if (Ty->isFloatingPoint())
 537       visitFPBinary(I, ISD::FREM, 0);
 538     else
 539       visitIntBinary(I, Ty->isSigned() ? ISD::SREM : ISD::UREM, 0);
 540   }
 541   void visitAnd(User &I) { visitIntBinary(I, ISD::AND, ISD::VAND); }
 542   void visitOr (User &I) { visitIntBinary(I, ISD::OR,  ISD::VOR); }
 543   void visitXor(User &I) { visitIntBinary(I, ISD::XOR, ISD::VXOR); }
 544   void visitShl(User &I) { visitShift(I, ISD::SHL); }
 545   void visitShr(User &I) {
 546     visitShift(I, I.getType()->isUnsigned() ? ISD::SRL : ISD::SRA);
 547   }
 548
 549   void visitSetCC(User &I, ISD::CondCode SignedOpc, ISD::CondCode UnsignedOpc,
 550                   ISD::CondCode FPOpc);
 551   void visitSetEQ(User &I) { visitSetCC(I, ISD::SETEQ, ISD::SETEQ,
 552                                         ISD::SETOEQ); }
 553   void visitSetNE(User &I) { visitSetCC(I, ISD::SETNE, ISD::SETNE,
 554                                         ISD::SETUNE); }
 555   void visitSetLE(User &I) { visitSetCC(I, ISD::SETLE, ISD::SETULE,
 556                                         ISD::SETOLE); }
 557   void visitSetGE(User &I) { visitSetCC(I, ISD::SETGE, ISD::SETUGE,
 558                                         ISD::SETOGE); }
 559   void visitSetLT(User &I) { visitSetCC(I, ISD::SETLT, ISD::SETULT,
 560                                         ISD::SETOLT); }
 561   void visitSetGT(User &I) { visitSetCC(I, ISD::SETGT, ISD::SETUGT,
 562                                         ISD::SETOGT); }
 563
 564   void visitExtractElement(User &I);
 565   void visitInsertElement(User &I);
 566   void visitShuffleVector(User &I);
 567
 568   void visitGetElementPtr(User &I);
 569   void visitCast(User &I);
 570   void visitSelect(User &I);
 571
 572   void visitMalloc(MallocInst &I);
 573   void visitFree(FreeInst &I);
 574   void visitAlloca(AllocaInst &I);
 575   void visitLoad(LoadInst &I);
 576   void visitStore(StoreInst &I);
 577   void visitPHI(PHINode &I) { } // PHI nodes are handled specially.
 578   void visitCall(CallInst &I);
 579   void visitInlineAsm(CallInst &I);
 580   const char *visitIntrinsicCall(CallInst &I, unsigned Intrinsic);
 581   void visitTargetIntrinsic(CallInst &I, unsigned Intrinsic);
 582
 583   void visitVAStart(CallInst &I);
 584   void visitVAArg(VAArgInst &I);
 585   void visitVAEnd(CallInst &I);
 586   void visitVACopy(CallInst &I);
 587   void visitFrameReturnAddress(CallInst &I, bool isFrameAddress);
 588
 589   void visitMemIntrinsic(CallInst &I, unsigned Op);
 590
 591   void visitUserOp1(Instruction &I) {
 592     assert(0 && "UserOp1 should not exist at instruction selection time!");
 593     abort();
 594   }
 595   void visitUserOp2(Instruction &I) {
 596     assert(0 && "UserOp2 should not exist at instruction selection time!");
 597     abort();
 598   }
 599 };
 600 } // end namespace llvm
 601
 602 SDOperand SelectionDAGLowering::getValue(const Value *V) {
 603   SDOperand &N = NodeMap[V];
 604   if (N.Val) return N;
 605
 606   const Type *VTy = V->getType();
 607   MVT::ValueType VT = TLI.getValueType(VTy);
 608   if (Constant *C = const_cast<Constant*>(dyn_cast<Constant>(V))) {
 609     if (ConstantExpr *CE = dyn_cast<ConstantExpr>(C)) {
 610       visit(CE->getOpcode(), *CE);
 611       assert(N.Val && "visit didn't populate the ValueMap!");
 612       return N;
 613     } else if (GlobalValue *GV = dyn_cast<GlobalValue>(C)) {
 614       return N = DAG.getGlobalAddress(GV, VT);
 615     } else if (isa<ConstantPointerNull>(C)) {
 616       return N = DAG.getConstant(0, TLI.getPointerTy());
 617     } else if (isa<UndefValue>(C)) {
 618       if (!isa<PackedType>(VTy))
 619         return N = DAG.getNode(ISD::UNDEF, VT);
 620
 621       // Create a VBUILD_VECTOR of undef nodes.
 622       const PackedType *PTy = cast<PackedType>(VTy);
 623       unsigned NumElements = PTy->getNumElements();
 624       MVT::ValueType PVT = TLI.getValueType(PTy->getElementType());
 625
 626       SmallVector<SDOperand, 8> Ops;
 627       Ops.assign(NumElements, DAG.getNode(ISD::UNDEF, PVT));
 628
 629       // Create a VConstant node with generic Vector type.
 630       Ops.push_back(DAG.getConstant(NumElements, MVT::i32));
 631       Ops.push_back(DAG.getValueType(PVT));
 632       return N = DAG.getNode(ISD::VBUILD_VECTOR, MVT::Vector,
 633                              &Ops[0], Ops.size());
 634     } else if (ConstantFP *CFP = dyn_cast<ConstantFP>(C)) {
 635       return N = DAG.getConstantFP(CFP->getValue(), VT);
 636     } else if (const PackedType *PTy = dyn_cast<PackedType>(VTy)) {
 637       unsigned NumElements = PTy->getNumElements();
 638       MVT::ValueType PVT = TLI.getValueType(PTy->getElementType());
 639
 640       // Now that we know the number and type of the elements, push a
 641       // Constant or ConstantFP node onto the ops list for each element of
 642       // the packed constant.
 643       SmallVector<SDOperand, 8> Ops;
 644       if (ConstantPacked *CP = dyn_cast<ConstantPacked>(C)) {
 645         for (unsigned i = 0; i != NumElements; ++i)
 646           Ops.push_back(getValue(CP->getOperand(i)));
 647       } else {
 648         assert(isa<ConstantAggregateZero>(C) && "Unknown packed constant!");
 649         SDOperand Op;
 650         if (MVT::isFloatingPoint(PVT))
 651           Op = DAG.getConstantFP(0, PVT);
 652         else
 653           Op = DAG.getConstant(0, PVT);
 654         Ops.assign(NumElements, Op);
 655       }
 656
 657       // Create a VBUILD_VECTOR node with generic Vector type.
 658       Ops.push_back(DAG.getConstant(NumElements, MVT::i32));
 659       Ops.push_back(DAG.getValueType(PVT));
 660       return N = DAG.getNode(ISD::VBUILD_VECTOR,MVT::Vector,&Ops[0],Ops.size());
 661     } else {
 662       // Canonicalize all constant ints to be unsigned.
 663       return N = DAG.getConstant(cast<ConstantIntegral>(C)->getZExtValue(),VT);
 664     }
 665   }
 666
 667   if (const AllocaInst *AI = dyn_cast<AllocaInst>(V)) {
 668     std::map<const AllocaInst*, int>::iterator SI =
 669     FuncInfo.StaticAllocaMap.find(AI);
 670     if (SI != FuncInfo.StaticAllocaMap.end())
 671       return DAG.getFrameIndex(SI->second, TLI.getPointerTy());
 672   }
 673
 674   std::map<const Value*, unsigned>::const_iterator VMI =
 675       FuncInfo.ValueMap.find(V);
 676   assert(VMI != FuncInfo.ValueMap.end() && "Value not in map!");
 677
 678   unsigned InReg = VMI->second;
 679
 680   // If this type is not legal, make it so now.
 681   if (VT != MVT::Vector) {
 682     MVT::ValueType DestVT = TLI.getTypeToTransformTo(VT);
 683
 684     N = DAG.getCopyFromReg(DAG.getEntryNode(), InReg, DestVT);
 685     if (DestVT < VT) {
 686       // Source must be expanded.  This input value is actually coming from the
 687       // register pair VMI->second and VMI->second+1.
 688       N = DAG.getNode(ISD::BUILD_PAIR, VT, N,
 689                       DAG.getCopyFromReg(DAG.getEntryNode(), InReg+1, DestVT));
 690     } else if (DestVT > VT) { // Promotion case
 691       if (MVT::isFloatingPoint(VT))
 692         N = DAG.getNode(ISD::FP_ROUND, VT, N);
 693       else
 694         N = DAG.getNode(ISD::TRUNCATE, VT, N);
 695     }
 696   } else {
 697     // Otherwise, if this is a vector, make it available as a generic vector
 698     // here.
 699     MVT::ValueType PTyElementVT, PTyLegalElementVT;
 700     const PackedType *PTy = cast<PackedType>(VTy);
 701     unsigned NE = TLI.getPackedTypeBreakdown(PTy, PTyElementVT,
 702                                              PTyLegalElementVT);
 703
 704     // Build a VBUILD_VECTOR with the input registers.
 705     SmallVector<SDOperand, 8> Ops;
 706     if (PTyElementVT == PTyLegalElementVT) {
 707       // If the value types are legal, just VBUILD the CopyFromReg nodes.
 708       for (unsigned i = 0; i != NE; ++i)
 709         Ops.push_back(DAG.getCopyFromReg(DAG.getEntryNode(), InReg++,
 710                                          PTyElementVT));
 711     } else if (PTyElementVT < PTyLegalElementVT) {
 712       // If the register was promoted, use TRUNCATE of FP_ROUND as appropriate.
 713       for (unsigned i = 0; i != NE; ++i) {
 714         SDOperand Op = DAG.getCopyFromReg(DAG.getEntryNode(), InReg++,
 715                                           PTyElementVT);
 716         if (MVT::isFloatingPoint(PTyElementVT))
 717           Op = DAG.getNode(ISD::FP_ROUND, PTyElementVT, Op);
 718         else
 719           Op = DAG.getNode(ISD::TRUNCATE, PTyElementVT, Op);
 720         Ops.push_back(Op);
 721       }
 722     } else {
 723       // If the register was expanded, use BUILD_PAIR.
 724       assert((NE & 1) == 0 && "Must expand into a multiple of 2 elements!");
 725       for (unsigned i = 0; i != NE/2; ++i) {
 726         SDOperand Op0 = DAG.getCopyFromReg(DAG.getEntryNode(), InReg++,
 727                                            PTyElementVT);
 728         SDOperand Op1 = DAG.getCopyFromReg(DAG.getEntryNode(), InReg++,
 729                                            PTyElementVT);
 730         Ops.push_back(DAG.getNode(ISD::BUILD_PAIR, VT, Op0, Op1));
 731       }
 732     }
 733
 734     Ops.push_back(DAG.getConstant(NE, MVT::i32));
 735     Ops.push_back(DAG.getValueType(PTyLegalElementVT));
 736     N = DAG.getNode(ISD::VBUILD_VECTOR, MVT::Vector, &Ops[0], Ops.size());
 737
 738     // Finally, use a VBIT_CONVERT to make this available as the appropriate
 739     // vector type.
 740     N = DAG.getNode(ISD::VBIT_CONVERT, MVT::Vector, N,
 741                     DAG.getConstant(PTy->getNumElements(),
 742                                     MVT::i32),
 743                     DAG.getValueType(TLI.getValueType(PTy->getElementType())));
 744   }
 745
 746   return N;
 747 }
 748
 749
 750 void SelectionDAGLowering::visitRet(ReturnInst &I) {
 751   if (I.getNumOperands() == 0) {
 752     DAG.setRoot(DAG.getNode(ISD::RET, MVT::Other, getRoot()));
 753     return;
 754   }
 755   SmallVector<SDOperand, 8> NewValues;
 756   NewValues.push_back(getRoot());
 757   for (unsigned i = 0, e = I.getNumOperands(); i != e; ++i) {
 758     SDOperand RetOp = getValue(I.getOperand(i));
 759     bool isSigned = I.getOperand(i)->getType()->isSigned();
 760
 761     // If this is an integer return value, we need to promote it ourselves to
 762     // the full width of a register, since LegalizeOp will use ANY_EXTEND rather
 763     // than sign/zero.
 764     // FIXME: C calling convention requires the return type to be promoted to
 765     // at least 32-bit. But this is not necessary for non-C calling conventions.
 766     if (MVT::isInteger(RetOp.getValueType()) &&
 767         RetOp.getValueType() < MVT::i64) {
 768       MVT::ValueType TmpVT;
 769       if (TLI.getTypeAction(MVT::i32) == TargetLowering::Promote)
 770         TmpVT = TLI.getTypeToTransformTo(MVT::i32);
 771       else
 772         TmpVT = MVT::i32;
 773
 774       if (isSigned)
 775         RetOp = DAG.getNode(ISD::SIGN_EXTEND, TmpVT, RetOp);
 776       else
 777         RetOp = DAG.getNode(ISD::ZERO_EXTEND, TmpVT, RetOp);
 778     }
 779     NewValues.push_back(RetOp);
 780     NewValues.push_back(DAG.getConstant(isSigned, MVT::i32));
 781   }
 782   DAG.setRoot(DAG.getNode(ISD::RET, MVT::Other,
 783                           &NewValues[0], NewValues.size()));
 784 }
 785
 786 /// ExportFromCurrentBlock - If this condition isn't known to be exported from
 787 /// the current basic block, add it to ValueMap now so that we'll get a
 788 /// CopyTo/FromReg.
 789 void SelectionDAGLowering::ExportFromCurrentBlock(Value *V) {
 790   // No need to export constants.
 791   if (!isa<Instruction>(V) && !isa<Argument>(V)) return;
 792
 793   // Already exported?
 794   if (FuncInfo.isExportedInst(V)) return;
 795
 796   unsigned Reg = FuncInfo.InitializeRegForValue(V);
 797   PendingLoads.push_back(CopyValueToVirtualRegister(V, Reg));
 798 }
 799
 800 bool SelectionDAGLowering::isExportableFromCurrentBlock(Value *V,
 801                                                     const BasicBlock *FromBB) {
 802   // The operands of the setcc have to be in this block.  We don't know
 803   // how to export them from some other block.
 804   if (Instruction *VI = dyn_cast<Instruction>(V)) {
 805     // Can export from current BB.
 806     if (VI->getParent() == FromBB)
 807       return true;
 808
 809     // Is already exported, noop.
 810     return FuncInfo.isExportedInst(V);
 811   }
 812
 813   // If this is an argument, we can export it if the BB is the entry block or
 814   // if it is already exported.
 815   if (isa<Argument>(V)) {
 816     if (FromBB == &FromBB->getParent()->getEntryBlock())
 817       return true;
 818
 819     // Otherwise, can only export this if it is already exported.
 820     return FuncInfo.isExportedInst(V);
 821   }
 822
 823   // Otherwise, constants can always be exported.
 824   return true;
 825 }
 826
 827 static bool InBlock(const Value *V, const BasicBlock *BB) {
 828   if (const Instruction *I = dyn_cast<Instruction>(V))
 829     return I->getParent() == BB;
 830   return true;
 831 }
 832
 833 /// FindMergedConditions - If Cond is an expression like
 834 void SelectionDAGLowering::FindMergedConditions(Value *Cond,
 835                                                 MachineBasicBlock *TBB,
 836                                                 MachineBasicBlock *FBB,
 837                                                 MachineBasicBlock *CurBB,
 838                                                 unsigned Opc) {
 839   // If this node is not part of the or/and tree, emit it as a branch.
 840   BinaryOperator *BOp = dyn_cast<BinaryOperator>(Cond);
 841
 842   if (!BOp || (unsigned)BOp->getOpcode() != Opc || !BOp->hasOneUse() ||
 843       BOp->getParent() != CurBB->getBasicBlock() ||
 844       !InBlock(BOp->getOperand(0), CurBB->getBasicBlock()) ||
 845       !InBlock(BOp->getOperand(1), CurBB->getBasicBlock())) {
 846     const BasicBlock *BB = CurBB->getBasicBlock();
 847
 848     if (IntrinsicInst *II = dyn_cast<IntrinsicInst>(Cond))
 849       if ((II->getIntrinsicID() == Intrinsic::isunordered_f32 ||
 850            II->getIntrinsicID() == Intrinsic::isunordered_f64) &&
 851           // The operands of the setcc have to be in this block.  We don't know
 852           // how to export them from some other block.  If this is the first
 853           // block of the sequence, no exporting is needed.
 854           (CurBB == CurMBB ||
 855            (isExportableFromCurrentBlock(II->getOperand(1), BB) &&
 856             isExportableFromCurrentBlock(II->getOperand(2), BB)))) {
 857         SelectionDAGISel::CaseBlock CB(ISD::SETUO, II->getOperand(1),
 858                                        II->getOperand(2), TBB, FBB, CurBB);
 859         SwitchCases.push_back(CB);
 860         return;
 861       }
 862
 863
 864     // If the leaf of the tree is a setcond inst, merge the condition into the
 865     // caseblock.
 866     if (BOp && isa<SetCondInst>(BOp) &&
 867         // The operands of the setcc have to be in this block.  We don't know
 868         // how to export them from some other block.  If this is the first block
 869         // of the sequence, no exporting is needed.
 870         (CurBB == CurMBB ||
 871          (isExportableFromCurrentBlock(BOp->getOperand(0), BB) &&
 872           isExportableFromCurrentBlock(BOp->getOperand(1), BB)))) {
 873       ISD::CondCode SignCond, UnsCond, FPCond, Condition;
 874       switch (BOp->getOpcode()) {
 875       default: assert(0 && "Unknown setcc opcode!");
 876       case Instruction::SetEQ:
 877         SignCond = ISD::SETEQ;
 878         UnsCond  = ISD::SETEQ;
 879         FPCond   = ISD::SETOEQ;
 880         break;
 881       case Instruction::SetNE:
 882         SignCond = ISD::SETNE;
 883         UnsCond  = ISD::SETNE;
 884         FPCond   = ISD::SETUNE;
 885         break;
 886       case Instruction::SetLE:
 887         SignCond = ISD::SETLE;
 888         UnsCond  = ISD::SETULE;
 889         FPCond   = ISD::SETOLE;
 890         break;
 891       case Instruction::SetGE:
 892         SignCond = ISD::SETGE;
 893         UnsCond  = ISD::SETUGE;
 894         FPCond   = ISD::SETOGE;
 895         break;
 896       case Instruction::SetLT:
 897         SignCond = ISD::SETLT;
 898         UnsCond  = ISD::SETULT;
 899         FPCond   = ISD::SETOLT;
 900         break;
 901       case Instruction::SetGT:
 902         SignCond = ISD::SETGT;
 903         UnsCond  = ISD::SETUGT;
 904         FPCond   = ISD::SETOGT;
 905         break;
 906       }
 907
 908       const Type *OpType = BOp->getOperand(0)->getType();
 909       if (const PackedType *PTy = dyn_cast<PackedType>(OpType))
 910         OpType = PTy->getElementType();
 911
 912       if (!FiniteOnlyFPMath() && OpType->isFloatingPoint())
 913         Condition = FPCond;
 914       else if (OpType->isUnsigned())
 915         Condition = UnsCond;
 916       else
 917         Condition = SignCond;
 918
 919       SelectionDAGISel::CaseBlock CB(Condition, BOp->getOperand(0),
 920                                      BOp->getOperand(1), TBB, FBB, CurBB);
 921       SwitchCases.push_back(CB);
 922       return;
 923     }
 924
 925     // Create a CaseBlock record representing this branch.
 926     SelectionDAGISel::CaseBlock CB(ISD::SETEQ, Cond, ConstantBool::getTrue(),
 927                                    TBB, FBB, CurBB);
 928     SwitchCases.push_back(CB);
 929     return;
 930   }
 931
 932
 933   //  Create TmpBB after CurBB.
 934   MachineFunction::iterator BBI = CurBB;
 935   MachineBasicBlock *TmpBB = new MachineBasicBlock(CurBB->getBasicBlock());
 936   CurBB->getParent()->getBasicBlockList().insert(++BBI, TmpBB);
 937
 938   if (Opc == Instruction::Or) {
 939     // Codegen X | Y as:
 940     //   jmp_if_X TBB
 941     //   jmp TmpBB
 942     // TmpBB:
 943     //   jmp_if_Y TBB
 944     //   jmp FBB
 945     //
 946
 947     // Emit the LHS condition.
 948     FindMergedConditions(BOp->getOperand(0), TBB, TmpBB, CurBB, Opc);
 949
 950     // Emit the RHS condition into TmpBB.
 951     FindMergedConditions(BOp->getOperand(1), TBB, FBB, TmpBB, Opc);
 952   } else {
 953     assert(Opc == Instruction::And && "Unknown merge op!");
 954     // Codegen X & Y as:
 955     //   jmp_if_X TmpBB
 956     //   jmp FBB
 957     // TmpBB:
 958     //   jmp_if_Y TBB
 959     //   jmp FBB
 960     //
 961     //  This requires creation of TmpBB after CurBB.
 962
 963     // Emit the LHS condition.
 964     FindMergedConditions(BOp->getOperand(0), TmpBB, FBB, CurBB, Opc);
 965
 966     // Emit the RHS condition into TmpBB.
 967     FindMergedConditions(BOp->getOperand(1), TBB, FBB, TmpBB, Opc);
 968   }
 969 }
 970
 971 /// If the set of cases should be emitted as a series of branches, return true.
 972 /// If we should emit this as a bunch of and/or'd together conditions, return
 973 /// false.
 974 static bool
 975 ShouldEmitAsBranches(const std::vector<SelectionDAGISel::CaseBlock> &Cases) {
 976   if (Cases.size() != 2) return true;
 977
 978   return true;
 979 }
 980
 981 void SelectionDAGLowering::visitBr(BranchInst &I) {
 982   // Update machine-CFG edges.
 983   MachineBasicBlock *Succ0MBB = FuncInfo.MBBMap[I.getSuccessor(0)];
 984
 985   // Figure out which block is immediately after the current one.
 986   MachineBasicBlock *NextBlock = 0;
 987   MachineFunction::iterator BBI = CurMBB;
 988   if (++BBI != CurMBB->getParent()->end())
 989     NextBlock = BBI;
 990
 991   if (I.isUnconditional()) {
 992     // If this is not a fall-through branch, emit the branch.
 993     if (Succ0MBB != NextBlock)
 994       DAG.setRoot(DAG.getNode(ISD::BR, MVT::Other, getRoot(),
 995                               DAG.getBasicBlock(Succ0MBB)));
 996
 997     // Update machine-CFG edges.
 998     CurMBB->addSuccessor(Succ0MBB);
 999
1000     return;
1001   }
1002
1003   // If this condition is one of the special cases we handle, do special stuff
1004   // now.
1005   Value *CondVal = I.getCondition();
1006   MachineBasicBlock *Succ1MBB = FuncInfo.MBBMap[I.getSuccessor(1)];
1007
1008   // If this is a series of conditions that are or'd or and'd together, emit
1009   // this as a sequence of branches instead of setcc's with and/or operations.
1010   // For example, instead of something like:
1011   //     cmp A, B
1012   //     C = seteq
1013   //     cmp D, E
1014   //     F = setle
1015   //     or C, F
1016   //     jnz foo
1017   // Emit:
1018   //     cmp A, B
1019   //     je foo
1020   //     cmp D, E
1021   //     jle foo
1022   //
1023   if (BinaryOperator *BOp = dyn_cast<BinaryOperator>(CondVal)) {
1024     if (BOp->hasOneUse() &&
1025         (BOp->getOpcode() == Instruction::And ||
1026          BOp->getOpcode() == Instruction::Or)) {
1027       FindMergedConditions(BOp, Succ0MBB, Succ1MBB, CurMBB, BOp->getOpcode());
1028
1029       // Allow some cases to be rejected.
1030       if (ShouldEmitAsBranches(SwitchCases)) {
1031         // If the compares in later blocks need to use values not currently
1032         // exported from this block, export them now.  This block should always
1033         // be the first entry.
1034         assert(SwitchCases[0].ThisBB == CurMBB && "Unexpected lowering!");
1035
1036         for (unsigned i = 1, e = SwitchCases.size(); i != e; ++i) {
1037           ExportFromCurrentBlock(SwitchCases[i].CmpLHS);
1038           ExportFromCurrentBlock(SwitchCases[i].CmpRHS);
1039         }
1040
1041         // Emit the branch for this block.
1042         visitSwitchCase(SwitchCases[0]);
1043         SwitchCases.erase(SwitchCases.begin());
1044         return;
1045       }
1046
1047       SwitchCases.clear();
1048     }
1049   }
1050
1051   // Create a CaseBlock record representing this branch.
1052   SelectionDAGISel::CaseBlock CB(ISD::SETEQ, CondVal, ConstantBool::getTrue(),
1053                                  Succ0MBB, Succ1MBB, CurMBB);
1054   // Use visitSwitchCase to actually insert the fast branch sequence for this
1055   // cond branch.
1056   visitSwitchCase(CB);
1057 }
1058
1059 /// visitSwitchCase - Emits the necessary code to represent a single node in
1060 /// the binary search tree resulting from lowering a switch instruction.
1061 void SelectionDAGLowering::visitSwitchCase(SelectionDAGISel::CaseBlock &CB) {
1062   SDOperand Cond;
1063   SDOperand CondLHS = getValue(CB.CmpLHS);
1064
1065   // Build the setcc now, fold "(X == true)" to X and "(X == false)" to !X to
1066   // handle common cases produced by branch lowering.
1067   if (CB.CmpRHS == ConstantBool::getTrue() && CB.CC == ISD::SETEQ)
1068     Cond = CondLHS;
1069   else if (CB.CmpRHS == ConstantBool::getFalse() && CB.CC == ISD::SETEQ) {
1070     SDOperand True = DAG.getConstant(1, CondLHS.getValueType());
1071     Cond = DAG.getNode(ISD::XOR, CondLHS.getValueType(), CondLHS, True);
1072   } else
1073     Cond = DAG.getSetCC(MVT::i1, CondLHS, getValue(CB.CmpRHS), CB.CC);
1074
1075   // Set NextBlock to be the MBB immediately after the current one, if any.
1076   // This is used to avoid emitting unnecessary branches to the next block.
1077   MachineBasicBlock *NextBlock = 0;
1078   MachineFunction::iterator BBI = CurMBB;
1079   if (++BBI != CurMBB->getParent()->end())
1080     NextBlock = BBI;
1081
1082   // If the lhs block is the next block, invert the condition so that we can
1083   // fall through to the lhs instead of the rhs block.
1084   if (CB.TrueBB == NextBlock) {
1085     std::swap(CB.TrueBB, CB.FalseBB);
1086     SDOperand True = DAG.getConstant(1, Cond.getValueType());
1087     Cond = DAG.getNode(ISD::XOR, Cond.getValueType(), Cond, True);
1088   }
1089   SDOperand BrCond = DAG.getNode(ISD::BRCOND, MVT::Other, getRoot(), Cond,
1090                                  DAG.getBasicBlock(CB.TrueBB));
1091   if (CB.FalseBB == NextBlock)
1092     DAG.setRoot(BrCond);
1093   else
1094     DAG.setRoot(DAG.getNode(ISD::BR, MVT::Other, BrCond,
1095                             DAG.getBasicBlock(CB.FalseBB)));
1096   // Update successor info
1097   CurMBB->addSuccessor(CB.TrueBB);
1098   CurMBB->addSuccessor(CB.FalseBB);
1099 }
1100
1101 void SelectionDAGLowering::visitJumpTable(SelectionDAGISel::JumpTable &JT) {
1102   // Emit the code for the jump table
1103   MVT::ValueType PTy = TLI.getPointerTy();
1104   SDOperand Index = DAG.getCopyFromReg(getRoot(), JT.Reg, PTy);
1105   SDOperand Table = DAG.getJumpTable(JT.JTI, PTy);
1106   DAG.setRoot(DAG.getNode(ISD::BR_JT, MVT::Other, Index.getValue(1),
1107                           Table, Index));
1108   return;
1109 }
1110
1111 void SelectionDAGLowering::visitSwitch(SwitchInst &I) {
1112   // Figure out which block is immediately after the current one.
1113   MachineBasicBlock *NextBlock = 0;
1114   MachineFunction::iterator BBI = CurMBB;
1115
1116   if (++BBI != CurMBB->getParent()->end())
1117     NextBlock = BBI;
1118
1119   MachineBasicBlock *Default = FuncInfo.MBBMap[I.getDefaultDest()];
1120
1121   // If there is only the default destination, branch to it if it is not the
1122   // next basic block.  Otherwise, just fall through.
1123   if (I.getNumOperands() == 2) {
1124     // Update machine-CFG edges.
1125
1126     // If this is not a fall-through branch, emit the branch.
1127     if (Default != NextBlock)
1128       DAG.setRoot(DAG.getNode(ISD::BR, MVT::Other, getRoot(),
1129                               DAG.getBasicBlock(Default)));
1130
1131     CurMBB->addSuccessor(Default);
1132     return;
1133   }
1134
1135   // If there are any non-default case statements, create a vector of Cases
1136   // representing each one, and sort the vector so that we can efficiently
1137   // create a binary search tree from them.
1138   std::vector<Case> Cases;
1139
1140   for (unsigned i = 1; i < I.getNumSuccessors(); ++i) {
1141     MachineBasicBlock *SMBB = FuncInfo.MBBMap[I.getSuccessor(i)];
1142     Cases.push_back(Case(I.getSuccessorValue(i), SMBB));
1143   }
1144
1145   std::sort(Cases.begin(), Cases.end(), CaseCmp());
1146
1147   // Get the Value to be switched on and default basic blocks, which will be
1148   // inserted into CaseBlock records, representing basic blocks in the binary
1149   // search tree.
1150   Value *SV = I.getOperand(0);
1151
1152   // Get the MachineFunction which holds the current MBB.  This is used during
1153   // emission of jump tables, and when inserting any additional MBBs necessary
1154   // to represent the switch.
1155   MachineFunction *CurMF = CurMBB->getParent();
1156   const BasicBlock *LLVMBB = CurMBB->getBasicBlock();
1157
1158   // If the switch has few cases (two or less) emit a series of specific
1159   // tests.
1160   if (Cases.size() < 3) {
1161     // TODO: If any two of the cases has the same destination, and if one value
1162     // is the same as the other, but has one bit unset that the other has set,
1163     // use bit manipulation to do two compares at once.  For example:
1164     // "if (X == 6 || X == 4)" -> "if ((X|2) == 6)"
1165
1166     // Rearrange the case blocks so that the last one falls through if possible.
1167     if (NextBlock && Default != NextBlock && Cases.back().second != NextBlock) {
1168       // The last case block won't fall through into 'NextBlock' if we emit the
1169       // branches in this order.  See if rearranging a case value would help.
1170       for (unsigned i = 0, e = Cases.size()-1; i != e; ++i) {
1171         if (Cases[i].second == NextBlock) {
1172           std::swap(Cases[i], Cases.back());
1173           break;
1174         }
1175       }
1176     }
1177
1178     // Create a CaseBlock record representing a conditional branch to
1179     // the Case's target mbb if the value being switched on SV is equal
1180     // to C.
1181     MachineBasicBlock *CurBlock = CurMBB;
1182     for (unsigned i = 0, e = Cases.size(); i != e; ++i) {
1183       MachineBasicBlock *FallThrough;
1184       if (i != e-1) {
1185         FallThrough = new MachineBasicBlock(CurMBB->getBasicBlock());
1186         CurMF->getBasicBlockList().insert(BBI, FallThrough);
1187       } else {
1188         // If the last case doesn't match, go to the default block.
1189         FallThrough = Default;
1190       }
1191
1192       SelectionDAGISel::CaseBlock CB(ISD::SETEQ, SV, Cases[i].first,
1193                                      Cases[i].second, FallThrough, CurBlock);
1194
1195       // If emitting the first comparison, just call visitSwitchCase to emit the
1196       // code into the current block.  Otherwise, push the CaseBlock onto the
1197       // vector to be later processed by SDISel, and insert the node's MBB
1198       // before the next MBB.
1199       if (CurBlock == CurMBB)
1200         visitSwitchCase(CB);
1201       else
1202         SwitchCases.push_back(CB);
1203
1204       CurBlock = FallThrough;
1205     }
1206     return;
1207   }
1208
1209   // If the switch has more than 5 blocks, and at least 31.25% dense, and the
1210   // target supports indirect branches, then emit a jump table rather than
1211   // lowering the switch to a binary tree of conditional branches.
1212   if ((TLI.isOperationLegal(ISD::BR_JT, MVT::Other) ||
1213        TLI.isOperationLegal(ISD::BRIND, MVT::Other)) &&
1214       Cases.size() > 5) {
1215     uint64_t First =cast<ConstantIntegral>(Cases.front().first)->getZExtValue();
1216     uint64_t Last  = cast<ConstantIntegral>(Cases.back().first)->getZExtValue();
1217     double Density = (double)Cases.size() / (double)((Last - First) + 1ULL);
1218
1219     if (Density >= 0.3125) {
1220       // Create a new basic block to hold the code for loading the address
1221       // of the jump table, and jumping to it.  Update successor information;
1222       // we will either branch to the default case for the switch, or the jump
1223       // table.
1224       MachineBasicBlock *JumpTableBB = new MachineBasicBlock(LLVMBB);
1225       CurMF->getBasicBlockList().insert(BBI, JumpTableBB);
1226       CurMBB->addSuccessor(Default);
1227       CurMBB->addSuccessor(JumpTableBB);
1228
1229       // Subtract the lowest switch case value from the value being switched on
1230       // and conditional branch to default mbb if the result is greater than the
1231       // difference between smallest and largest cases.
1232       SDOperand SwitchOp = getValue(SV);
1233       MVT::ValueType VT = SwitchOp.getValueType();
1234       SDOperand SUB = DAG.getNode(ISD::SUB, VT, SwitchOp,
1235                                   DAG.getConstant(First, VT));
1236
1237       // The SDNode we just created, which holds the value being switched on
1238       // minus the the smallest case value, needs to be copied to a virtual
1239       // register so it can be used as an index into the jump table in a
1240       // subsequent basic block.  This value may be smaller or larger than the
1241       // target's pointer type, and therefore require extension or truncating.
1242       if (VT > TLI.getPointerTy())
1243         SwitchOp = DAG.getNode(ISD::TRUNCATE, TLI.getPointerTy(), SUB);
1244       else
1245         SwitchOp = DAG.getNode(ISD::ZERO_EXTEND, TLI.getPointerTy(), SUB);
1246
1247       unsigned JumpTableReg = FuncInfo.MakeReg(TLI.getPointerTy());
1248       SDOperand CopyTo = DAG.getCopyToReg(getRoot(), JumpTableReg, SwitchOp);
1249
1250       // Emit the range check for the jump table, and branch to the default
1251       // block for the switch statement if the value being switched on exceeds
1252       // the largest case in the switch.
1253       SDOperand CMP = DAG.getSetCC(TLI.getSetCCResultTy(), SUB,
1254                                    DAG.getConstant(Last-First,VT), ISD::SETUGT);
1255       DAG.setRoot(DAG.getNode(ISD::BRCOND, MVT::Other, CopyTo, CMP,
1256                               DAG.getBasicBlock(Default)));
1257
1258       // Build a vector of destination BBs, corresponding to each target
1259       // of the jump table.  If the value of the jump table slot corresponds to
1260       // a case statement, push the case's BB onto the vector, otherwise, push
1261       // the default BB.
1262       std::vector<MachineBasicBlock*> DestBBs;
1263       uint64_t TEI = First;
1264       for (CaseItr ii = Cases.begin(), ee = Cases.end(); ii != ee; ++TEI)
1265         if (cast<ConstantIntegral>(ii->first)->getZExtValue() == TEI) {
1266           DestBBs.push_back(ii->second);
1267           ++ii;
1268         } else {
1269           DestBBs.push_back(Default);
1270         }
1271
1272       // Update successor info.  Add one edge to each unique successor.
1273       // Vector bool would be better, but vector<bool> is really slow.
1274       std::vector<unsigned char> SuccsHandled;
1275       SuccsHandled.resize(CurMBB->getParent()->getNumBlockIDs());
1276
1277       for (std::vector<MachineBasicBlock*>::iterator I = DestBBs.begin(),
1278            E = DestBBs.end(); I != E; ++I) {
1279         if (!SuccsHandled[(*I)->getNumber()]) {
1280           SuccsHandled[(*I)->getNumber()] = true;
1281           JumpTableBB->addSuccessor(*I);
1282         }
1283       }
1284
1285       // Create a jump table index for this jump table, or return an existing
1286       // one.
1287       unsigned JTI = CurMF->getJumpTableInfo()->getJumpTableIndex(DestBBs);
1288
1289       // Set the jump table information so that we can codegen it as a second
1290       // MachineBasicBlock
1291       JT.Reg = JumpTableReg;
1292       JT.JTI = JTI;
1293       JT.MBB = JumpTableBB;
1294       JT.Default = Default;
1295       return;
1296     }
1297   }
1298
1299   // Push the initial CaseRec onto the worklist
1300   std::vector<CaseRec> CaseVec;
1301   CaseVec.push_back(CaseRec(CurMBB,0,0,CaseRange(Cases.begin(),Cases.end())));
1302
1303   while (!CaseVec.empty()) {
1304     // Grab a record representing a case range to process off the worklist
1305     CaseRec CR = CaseVec.back();
1306     CaseVec.pop_back();
1307
1308     // Size is the number of Cases represented by this range.  If Size is 1,
1309     // then we are processing a leaf of the binary search tree.  Otherwise,
1310     // we need to pick a pivot, and push left and right ranges onto the
1311     // worklist.
1312     unsigned Size = CR.Range.second - CR.Range.first;
1313
1314     if (Size == 1) {
1315       // Create a CaseBlock record representing a conditional branch to
1316       // the Case's target mbb if the value being switched on SV is equal
1317       // to C.  Otherwise, branch to default.
1318       Constant *C = CR.Range.first->first;
1319       MachineBasicBlock *Target = CR.Range.first->second;
1320       SelectionDAGISel::CaseBlock CB(ISD::SETEQ, SV, C, Target, Default,
1321                                      CR.CaseBB);
1322
1323       // If the MBB representing the leaf node is the current MBB, then just
1324       // call visitSwitchCase to emit the code into the current block.
1325       // Otherwise, push the CaseBlock onto the vector to be later processed
1326       // by SDISel, and insert the node's MBB before the next MBB.
1327       if (CR.CaseBB == CurMBB)
1328         visitSwitchCase(CB);
1329       else
1330         SwitchCases.push_back(CB);
1331     } else {
1332       // split case range at pivot
1333       CaseItr Pivot = CR.Range.first + (Size / 2);
1334       CaseRange LHSR(CR.Range.first, Pivot);
1335       CaseRange RHSR(Pivot, CR.Range.second);
1336       Constant *C = Pivot->first;
1337       MachineBasicBlock *FalseBB = 0, *TrueBB = 0;
1338
1339       // We know that we branch to the LHS if the Value being switched on is
1340       // less than the Pivot value, C.  We use this to optimize our binary
1341       // tree a bit, by recognizing that if SV is greater than or equal to the
1342       // LHS's Case Value, and that Case Value is exactly one less than the
1343       // Pivot's Value, then we can branch directly to the LHS's Target,
1344       // rather than creating a leaf node for it.
1345       if ((LHSR.second - LHSR.first) == 1 &&
1346           LHSR.first->first == CR.GE &&
1347           cast<ConstantIntegral>(C)->getZExtValue() ==
1348           (cast<ConstantIntegral>(CR.GE)->getZExtValue() + 1ULL)) {
1349         TrueBB = LHSR.first->second;
1350       } else {
1351         TrueBB = new MachineBasicBlock(LLVMBB);
1352         CurMF->getBasicBlockList().insert(BBI, TrueBB);
1353         CaseVec.push_back(CaseRec(TrueBB, C, CR.GE, LHSR));
1354       }
1355
1356       // Similar to the optimization above, if the Value being switched on is
1357       // known to be less than the Constant CR.LT, and the current Case Value
1358       // is CR.LT - 1, then we can branch directly to the target block for
1359       // the current Case Value, rather than emitting a RHS leaf node for it.
1360       if ((RHSR.second - RHSR.first) == 1 && CR.LT &&
1361           cast<ConstantIntegral>(RHSR.first->first)->getZExtValue() ==
1362           (cast<ConstantIntegral>(CR.LT)->getZExtValue() - 1ULL)) {
1363         FalseBB = RHSR.first->second;
1364       } else {
1365         FalseBB = new MachineBasicBlock(LLVMBB);
1366         CurMF->getBasicBlockList().insert(BBI, FalseBB);
1367         CaseVec.push_back(CaseRec(FalseBB,CR.LT,C,RHSR));
1368       }
1369
1370       // Create a CaseBlock record representing a conditional branch to
1371       // the LHS node if the value being switched on SV is less than C.
1372       // Otherwise, branch to LHS.
1373       ISD::CondCode CC = C->getType()->isSigned() ? ISD::SETLT : ISD::SETULT;
1374       SelectionDAGISel::CaseBlock CB(CC, SV, C, TrueBB, FalseBB, CR.CaseBB);
1375
1376       if (CR.CaseBB == CurMBB)
1377         visitSwitchCase(CB);
1378       else
1379         SwitchCases.push_back(CB);
1380     }
1381   }
1382 }
1383
1384 void SelectionDAGLowering::visitSub(User &I) {
1385   // -0.0 - X --> fneg
1386   if (I.getType()->isFloatingPoint()) {
1387     if (ConstantFP *CFP = dyn_cast<ConstantFP>(I.getOperand(0)))
1388       if (CFP->isExactlyValue(-0.0)) {
1389         SDOperand Op2 = getValue(I.getOperand(1));
1390         setValue(&I, DAG.getNode(ISD::FNEG, Op2.getValueType(), Op2));
1391         return;
1392       }
1393     visitFPBinary(I, ISD::FSUB, ISD::VSUB);
1394   } else
1395     visitIntBinary(I, ISD::SUB, ISD::VSUB);
1396 }
1397
1398 void
1399 SelectionDAGLowering::visitIntBinary(User &I, unsigned IntOp, unsigned VecOp) {
1400   const Type *Ty = I.getType();
1401   SDOperand Op1 = getValue(I.getOperand(0));
1402   SDOperand Op2 = getValue(I.getOperand(1));
1403
1404   if (const PackedType *PTy = dyn_cast<PackedType>(Ty)) {
1405     SDOperand Num = DAG.getConstant(PTy->getNumElements(), MVT::i32);
1406     SDOperand Typ = DAG.getValueType(TLI.getValueType(PTy->getElementType()));
1407     setValue(&I, DAG.getNode(VecOp, MVT::Vector, Op1, Op2, Num, Typ));
1408   } else {
1409     setValue(&I, DAG.getNode(IntOp, Op1.getValueType(), Op1, Op2));
1410   }
1411 }
1412
1413 void
1414 SelectionDAGLowering::visitFPBinary(User &I, unsigned FPOp, unsigned VecOp) {
1415   const Type *Ty = I.getType();
1416   SDOperand Op1 = getValue(I.getOperand(0));
1417   SDOperand Op2 = getValue(I.getOperand(1));
1418
1419   if (const PackedType *PTy = dyn_cast<PackedType>(Ty)) {
1420     SDOperand Num = DAG.getConstant(PTy->getNumElements(), MVT::i32);
1421     SDOperand Typ = DAG.getValueType(TLI.getValueType(PTy->getElementType()));
1422     setValue(&I, DAG.getNode(VecOp, MVT::Vector, Op1, Op2, Num, Typ));
1423   } else {
1424     setValue(&I, DAG.getNode(FPOp, Op1.getValueType(), Op1, Op2));
1425   }
1426 }
1427
1428 void SelectionDAGLowering::visitShift(User &I, unsigned Opcode) {
1429   SDOperand Op1 = getValue(I.getOperand(0));
1430   SDOperand Op2 = getValue(I.getOperand(1));
1431
1432   Op2 = DAG.getNode(ISD::ANY_EXTEND, TLI.getShiftAmountTy(), Op2);
1433
1434   setValue(&I, DAG.getNode(Opcode, Op1.getValueType(), Op1, Op2));
1435 }
1436
1437 void SelectionDAGLowering::visitSetCC(User &I,ISD::CondCode SignedOpcode,
1438                                       ISD::CondCode UnsignedOpcode,
1439                                       ISD::CondCode FPOpcode) {
1440   SDOperand Op1 = getValue(I.getOperand(0));
1441   SDOperand Op2 = getValue(I.getOperand(1));
1442   ISD::CondCode Opcode = SignedOpcode;
1443   if (!FiniteOnlyFPMath() && I.getOperand(0)->getType()->isFloatingPoint())
1444     Opcode = FPOpcode;
1445   else if (I.getOperand(0)->getType()->isUnsigned())
1446     Opcode = UnsignedOpcode;
1447   setValue(&I, DAG.getSetCC(MVT::i1, Op1, Op2, Opcode));
1448 }
1449
1450 void SelectionDAGLowering::visitSelect(User &I) {
1451   SDOperand Cond     = getValue(I.getOperand(0));
1452   SDOperand TrueVal  = getValue(I.getOperand(1));
1453   SDOperand FalseVal = getValue(I.getOperand(2));
1454   if (!isa<PackedType>(I.getType())) {
1455     setValue(&I, DAG.getNode(ISD::SELECT, TrueVal.getValueType(), Cond,
1456                              TrueVal, FalseVal));
1457   } else {
1458     setValue(&I, DAG.getNode(ISD::VSELECT, MVT::Vector, Cond, TrueVal, FalseVal,
1459                              *(TrueVal.Val->op_end()-2),
1460                              *(TrueVal.Val->op_end()-1)));
1461   }
1462 }
1463
1464 void SelectionDAGLowering::visitCast(User &I) {
1465   SDOperand N = getValue(I.getOperand(0));
1466   MVT::ValueType SrcVT = N.getValueType();
1467   MVT::ValueType DestVT = TLI.getValueType(I.getType());
1468
1469   if (DestVT == MVT::Vector) {
1470     // This is a cast to a vector from something else.  This is always a bit
1471     // convert.  Get information about the input vector.
1472     const PackedType *DestTy = cast<PackedType>(I.getType());
1473     MVT::ValueType EltVT = TLI.getValueType(DestTy->getElementType());
1474     setValue(&I, DAG.getNode(ISD::VBIT_CONVERT, DestVT, N,
1475                              DAG.getConstant(DestTy->getNumElements(),MVT::i32),
1476                              DAG.getValueType(EltVT)));
1477   } else if (SrcVT == DestVT) {
1478     setValue(&I, N);  // noop cast.
1479   } else if (DestVT == MVT::i1) {
1480     // Cast to bool is a comparison against zero, not truncation to zero.
1481     SDOperand Zero = isInteger(SrcVT) ? DAG.getConstant(0, N.getValueType()) :
1482                                        DAG.getConstantFP(0.0, N.getValueType());
1483     setValue(&I, DAG.getSetCC(MVT::i1, N, Zero, ISD::SETNE));
1484   } else if (isInteger(SrcVT)) {
1485     if (isInteger(DestVT)) {        // Int -> Int cast
1486       if (DestVT < SrcVT)   // Truncating cast?
1487         setValue(&I, DAG.getNode(ISD::TRUNCATE, DestVT, N));
1488       else if (I.getOperand(0)->getType()->isSigned())
1489         setValue(&I, DAG.getNode(ISD::SIGN_EXTEND, DestVT, N));
1490       else
1491         setValue(&I, DAG.getNode(ISD::ZERO_EXTEND, DestVT, N));
1492     } else if (isFloatingPoint(DestVT)) {           // Int -> FP cast
1493       if (I.getOperand(0)->getType()->isSigned())
1494         setValue(&I, DAG.getNode(ISD::SINT_TO_FP, DestVT, N));
1495       else
1496         setValue(&I, DAG.getNode(ISD::UINT_TO_FP, DestVT, N));
1497     } else {
1498       assert(0 && "Unknown cast!");
1499     }
1500   } else if (isFloatingPoint(SrcVT)) {
1501     if (isFloatingPoint(DestVT)) {  // FP -> FP cast
1502       if (DestVT < SrcVT)   // Rounding cast?
1503         setValue(&I, DAG.getNode(ISD::FP_ROUND, DestVT, N));
1504       else
1505         setValue(&I, DAG.getNode(ISD::FP_EXTEND, DestVT, N));
1506     } else if (isInteger(DestVT)) {        // FP -> Int cast.
1507       if (I.getType()->isSigned())
1508         setValue(&I, DAG.getNode(ISD::FP_TO_SINT, DestVT, N));
1509       else
1510         setValue(&I, DAG.getNode(ISD::FP_TO_UINT, DestVT, N));
1511     } else {
1512       assert(0 && "Unknown cast!");
1513     }
1514   } else {
1515     assert(SrcVT == MVT::Vector && "Unknown cast!");
1516     assert(DestVT != MVT::Vector && "Casts to vector already handled!");
1517     // This is a cast from a vector to something else.  This is always a bit
1518     // convert.  Get information about the input vector.
1519     setValue(&I, DAG.getNode(ISD::VBIT_CONVERT, DestVT, N));
1520   }
1521 }
1522
1523 void SelectionDAGLowering::visitInsertElement(User &I) {
1524   SDOperand InVec = getValue(I.getOperand(0));
1525   SDOperand InVal = getValue(I.getOperand(1));
1526   SDOperand InIdx = DAG.getNode(ISD::ZERO_EXTEND, TLI.getPointerTy(),
1527                                 getValue(I.getOperand(2)));
1528
1529   SDOperand Num = *(InVec.Val->op_end()-2);
1530   SDOperand Typ = *(InVec.Val->op_end()-1);
1531   setValue(&I, DAG.getNode(ISD::VINSERT_VECTOR_ELT, MVT::Vector,
1532                            InVec, InVal, InIdx, Num, Typ));
1533 }
1534
1535 void SelectionDAGLowering::visitExtractElement(User &I) {
1536   SDOperand InVec = getValue(I.getOperand(0));
1537   SDOperand InIdx = DAG.getNode(ISD::ZERO_EXTEND, TLI.getPointerTy(),
1538                                 getValue(I.getOperand(1)));
1539   SDOperand Typ = *(InVec.Val->op_end()-1);
1540   setValue(&I, DAG.getNode(ISD::VEXTRACT_VECTOR_ELT,
1541                            TLI.getValueType(I.getType()), InVec, InIdx));
1542 }
1543
1544 void SelectionDAGLowering::visitShuffleVector(User &I) {
1545   SDOperand V1   = getValue(I.getOperand(0));
1546   SDOperand V2   = getValue(I.getOperand(1));
1547   SDOperand Mask = getValue(I.getOperand(2));
1548
1549   SDOperand Num = *(V1.Val->op_end()-2);
1550   SDOperand Typ = *(V2.Val->op_end()-1);
1551   setValue(&I, DAG.getNode(ISD::VVECTOR_SHUFFLE, MVT::Vector,
1552                            V1, V2, Mask, Num, Typ));
1553 }
1554
1555
1556 void SelectionDAGLowering::visitGetElementPtr(User &I) {
1557   SDOperand N = getValue(I.getOperand(0));
1558   const Type *Ty = I.getOperand(0)->getType();
1559
1560   for (GetElementPtrInst::op_iterator OI = I.op_begin()+1, E = I.op_end();
1561        OI != E; ++OI) {
1562     Value *Idx = *OI;
1563     if (const StructType *StTy = dyn_cast<StructType>(Ty)) {
1564       unsigned Field = cast<ConstantInt>(Idx)->getZExtValue();
1565       if (Field) {
1566         // N = N + Offset
1567         uint64_t Offset = TD->getStructLayout(StTy)->MemberOffsets[Field];
1568         N = DAG.getNode(ISD::ADD, N.getValueType(), N,
1569                         getIntPtrConstant(Offset));
1570       }
1571       Ty = StTy->getElementType(Field);
1572     } else {
1573       Ty = cast<SequentialType>(Ty)->getElementType();
1574
1575       // If this is a constant subscript, handle it quickly.
1576       if (ConstantInt *CI = dyn_cast<ConstantInt>(Idx)) {
1577         if (CI->getZExtValue() == 0) continue;
1578         uint64_t Offs;
1579         if (CI->getType()->isSigned())
1580           Offs = (int64_t)
1581             TD->getTypeSize(Ty)*cast<ConstantInt>(CI)->getSExtValue();
1582         else
1583           Offs =
1584             TD->getTypeSize(Ty)*cast<ConstantInt>(CI)->getZExtValue();
1585         N = DAG.getNode(ISD::ADD, N.getValueType(), N, getIntPtrConstant(Offs));
1586         continue;
1587       }
1588
1589       // N = N + Idx * ElementSize;
1590       uint64_t ElementSize = TD->getTypeSize(Ty);
1591       SDOperand IdxN = getValue(Idx);
1592
1593       // If the index is smaller or larger than intptr_t, truncate or extend
1594       // it.
1595       if (IdxN.getValueType() < N.getValueType()) {
1596         if (Idx->getType()->isSigned())
1597           IdxN = DAG.getNode(ISD::SIGN_EXTEND, N.getValueType(), IdxN);
1598         else
1599           IdxN = DAG.getNode(ISD::ZERO_EXTEND, N.getValueType(), IdxN);
1600       } else if (IdxN.getValueType() > N.getValueType())
1601         IdxN = DAG.getNode(ISD::TRUNCATE, N.getValueType(), IdxN);
1602
1603       // If this is a multiply by a power of two, turn it into a shl
1604       // immediately.  This is a very common case.
1605       if (isPowerOf2_64(ElementSize)) {
1606         unsigned Amt = Log2_64(ElementSize);
1607         IdxN = DAG.getNode(ISD::SHL, N.getValueType(), IdxN,
1608                            DAG.getConstant(Amt, TLI.getShiftAmountTy()));
1609         N = DAG.getNode(ISD::ADD, N.getValueType(), N, IdxN);
1610         continue;
1611       }
1612
1613       SDOperand Scale = getIntPtrConstant(ElementSize);
1614       IdxN = DAG.getNode(ISD::MUL, N.getValueType(), IdxN, Scale);
1615       N = DAG.getNode(ISD::ADD, N.getValueType(), N, IdxN);
1616     }
1617   }
1618   setValue(&I, N);
1619 }
1620
1621 void SelectionDAGLowering::visitAlloca(AllocaInst &I) {
1622   // If this is a fixed sized alloca in the entry block of the function,
1623   // allocate it statically on the stack.
1624   if (FuncInfo.StaticAllocaMap.count(&I))
1625     return;   // getValue will auto-populate this.
1626
1627   const Type *Ty = I.getAllocatedType();
1628   uint64_t TySize = TLI.getTargetData()->getTypeSize(Ty);
1629   unsigned Align = std::max((unsigned)TLI.getTargetData()->getTypeAlignment(Ty),
1630                             I.getAlignment());
1631
1632   SDOperand AllocSize = getValue(I.getArraySize());
1633   MVT::ValueType IntPtr = TLI.getPointerTy();
1634   if (IntPtr < AllocSize.getValueType())
1635     AllocSize = DAG.getNode(ISD::TRUNCATE, IntPtr, AllocSize);
1636   else if (IntPtr > AllocSize.getValueType())
1637     AllocSize = DAG.getNode(ISD::ZERO_EXTEND, IntPtr, AllocSize);
1638
1639   AllocSize = DAG.getNode(ISD::MUL, IntPtr, AllocSize,
1640                           getIntPtrConstant(TySize));
1641
1642   // Handle alignment.  If the requested alignment is less than or equal to the
1643   // stack alignment, ignore it and round the size of the allocation up to the
1644   // stack alignment size.  If the size is greater than the stack alignment, we
1645   // note this in the DYNAMIC_STACKALLOC node.
1646   unsigned StackAlign =
1647     TLI.getTargetMachine().getFrameInfo()->getStackAlignment();
1648   if (Align <= StackAlign) {
1649     Align = 0;
1650     // Add SA-1 to the size.
1651     AllocSize = DAG.getNode(ISD::ADD, AllocSize.getValueType(), AllocSize,
1652                             getIntPtrConstant(StackAlign-1));
1653     // Mask out the low bits for alignment purposes.
1654     AllocSize = DAG.getNode(ISD::AND, AllocSize.getValueType(), AllocSize,
1655                             getIntPtrConstant(~(uint64_t)(StackAlign-1)));
1656   }
1657
1658   SDOperand Ops[] = { getRoot(), AllocSize, getIntPtrConstant(Align) };
1659   const MVT::ValueType *VTs = DAG.getNodeValueTypes(AllocSize.getValueType(),
1660                                                     MVT::Other);
1661   SDOperand DSA = DAG.getNode(ISD::DYNAMIC_STACKALLOC, VTs, 2, Ops, 3);
1662   DAG.setRoot(setValue(&I, DSA).getValue(1));
1663
1664   // Inform the Frame Information that we have just allocated a variable-sized
1665   // object.
1666   CurMBB->getParent()->getFrameInfo()->CreateVariableSizedObject();
1667 }
1668
1669 void SelectionDAGLowering::visitLoad(LoadInst &I) {
1670   SDOperand Ptr = getValue(I.getOperand(0));
1671
1672   SDOperand Root;
1673   if (I.isVolatile())
1674     Root = getRoot();
1675   else {
1676     // Do not serialize non-volatile loads against each other.
1677     Root = DAG.getRoot();
1678   }
1679
1680   setValue(&I, getLoadFrom(I.getType(), Ptr, I.getOperand(0),
1681                            Root, I.isVolatile()));
1682 }
1683
1684 SDOperand SelectionDAGLowering::getLoadFrom(const Type *Ty, SDOperand Ptr,
1685                                             const Value *SV, SDOperand Root,
1686                                             bool isVolatile) {
1687   SDOperand L;
1688   if (const PackedType *PTy = dyn_cast<PackedType>(Ty)) {
1689     MVT::ValueType PVT = TLI.getValueType(PTy->getElementType());
1690     L = DAG.getVecLoad(PTy->getNumElements(), PVT, Root, Ptr,
1691                        DAG.getSrcValue(SV));
1692   } else {
1693     L = DAG.getLoad(TLI.getValueType(Ty), Root, Ptr, SV, isVolatile);
1694   }
1695
1696   if (isVolatile)
1697     DAG.setRoot(L.getValue(1));
1698   else
1699     PendingLoads.push_back(L.getValue(1));
1700
1701   return L;
1702 }
1703
1704
1705 void SelectionDAGLowering::visitStore(StoreInst &I) {
1706   Value *SrcV = I.getOperand(0);
1707   SDOperand Src = getValue(SrcV);
1708   SDOperand Ptr = getValue(I.getOperand(1));
1709   DAG.setRoot(DAG.getStore(getRoot(), Src, Ptr, I.getOperand(1),
1710                            I.isVolatile()));
1711 }
1712
1713 /// IntrinsicCannotAccessMemory - Return true if the specified intrinsic cannot
1714 /// access memory and has no other side effects at all.
1715 static bool IntrinsicCannotAccessMemory(unsigned IntrinsicID) {
1716 #define GET_NO_MEMORY_INTRINSICS
1717 #include "llvm/Intrinsics.gen"
1718 #undef GET_NO_MEMORY_INTRINSICS
1719   return false;
1720 }
1721
1722 // IntrinsicOnlyReadsMemory - Return true if the specified intrinsic doesn't
1723 // have any side-effects or if it only reads memory.
1724 static bool IntrinsicOnlyReadsMemory(unsigned IntrinsicID) {
1725 #define GET_SIDE_EFFECT_INFO
1726 #include "llvm/Intrinsics.gen"
1727 #undef GET_SIDE_EFFECT_INFO
1728   return false;
1729 }
1730
1731 /// visitTargetIntrinsic - Lower a call of a target intrinsic to an INTRINSIC
1732 /// node.
1733 void SelectionDAGLowering::visitTargetIntrinsic(CallInst &I,
1734                                                 unsigned Intrinsic) {
1735   bool HasChain = !IntrinsicCannotAccessMemory(Intrinsic);
1736   bool OnlyLoad = HasChain && IntrinsicOnlyReadsMemory(Intrinsic);
1737
1738   // Build the operand list.
1739   SmallVector<SDOperand, 8> Ops;
1740   if (HasChain) {  // If this intrinsic has side-effects, chainify it.
1741     if (OnlyLoad) {
1742       // We don't need to serialize loads against other loads.
1743       Ops.push_back(DAG.getRoot());
1744     } else {
1745       Ops.push_back(getRoot());
1746     }
1747   }
1748
1749   // Add the intrinsic ID as an integer operand.
1750   Ops.push_back(DAG.getConstant(Intrinsic, TLI.getPointerTy()));
1751
1752   // Add all operands of the call to the operand list.
1753   for (unsigned i = 1, e = I.getNumOperands(); i != e; ++i) {
1754     SDOperand Op = getValue(I.getOperand(i));
1755
1756     // If this is a vector type, force it to the right packed type.
1757     if (Op.getValueType() == MVT::Vector) {
1758       const PackedType *OpTy = cast<PackedType>(I.getOperand(i)->getType());
1759       MVT::ValueType EltVT = TLI.getValueType(OpTy->getElementType());
1760
1761       MVT::ValueType VVT = MVT::getVectorType(EltVT, OpTy->getNumElements());
1762       assert(VVT != MVT::Other && "Intrinsic uses a non-legal type?");
1763       Op = DAG.getNode(ISD::VBIT_CONVERT, VVT, Op);
1764     }
1765
1766     assert(TLI.isTypeLegal(Op.getValueType()) &&
1767            "Intrinsic uses a non-legal type?");
1768     Ops.push_back(Op);
1769   }
1770
1771   std::vector<MVT::ValueType> VTs;
1772   if (I.getType() != Type::VoidTy) {
1773     MVT::ValueType VT = TLI.getValueType(I.getType());
1774     if (VT == MVT::Vector) {
1775       const PackedType *DestTy = cast<PackedType>(I.getType());
1776       MVT::ValueType EltVT = TLI.getValueType(DestTy->getElementType());
1777
1778       VT = MVT::getVectorType(EltVT, DestTy->getNumElements());
1779       assert(VT != MVT::Other && "Intrinsic uses a non-legal type?");
1780     }
1781
1782     assert(TLI.isTypeLegal(VT) && "Intrinsic uses a non-legal type?");
1783     VTs.push_back(VT);
1784   }
1785   if (HasChain)
1786     VTs.push_back(MVT::Other);
1787
1788   const MVT::ValueType *VTList = DAG.getNodeValueTypes(VTs);
1789
1790   // Create the node.
1791   SDOperand Result;
1792   if (!HasChain)
1793     Result = DAG.getNode(ISD::INTRINSIC_WO_CHAIN, VTList, VTs.size(),
1794                          &Ops[0], Ops.size());
1795   else if (I.getType() != Type::VoidTy)
1796     Result = DAG.getNode(ISD::INTRINSIC_W_CHAIN, VTList, VTs.size(),
1797                          &Ops[0], Ops.size());
1798   else
1799     Result = DAG.getNode(ISD::INTRINSIC_VOID, VTList, VTs.size(),
1800                          &Ops[0], Ops.size());
1801
1802   if (HasChain) {
1803     SDOperand Chain = Result.getValue(Result.Val->getNumValues()-1);
1804     if (OnlyLoad)
1805       PendingLoads.push_back(Chain);
1806     else
1807       DAG.setRoot(Chain);
1808   }
1809   if (I.getType() != Type::VoidTy) {
1810     if (const PackedType *PTy = dyn_cast<PackedType>(I.getType())) {
1811       MVT::ValueType EVT = TLI.getValueType(PTy->getElementType());
1812       Result = DAG.getNode(ISD::VBIT_CONVERT, MVT::Vector, Result,
1813                            DAG.getConstant(PTy->getNumElements(), MVT::i32),
1814                            DAG.getValueType(EVT));
1815     }
1816     setValue(&I, Result);
1817   }
1818 }
1819
1820 /// visitIntrinsicCall - Lower the call to the specified intrinsic function.  If
1821 /// we want to emit this as a call to a named external function, return the name
1822 /// otherwise lower it and return null.
1823 const char *
1824 SelectionDAGLowering::visitIntrinsicCall(CallInst &I, unsigned Intrinsic) {
1825   switch (Intrinsic) {
1826   default:
1827     // By default, turn this into a target intrinsic node.
1828     visitTargetIntrinsic(I, Intrinsic);
1829     return 0;
1830   case Intrinsic::vastart:  visitVAStart(I); return 0;
1831   case Intrinsic::vaend:    visitVAEnd(I); return 0;
1832   case Intrinsic::vacopy:   visitVACopy(I); return 0;
1833   case Intrinsic::returnaddress: visitFrameReturnAddress(I, false); return 0;
1834   case Intrinsic::frameaddress:  visitFrameReturnAddress(I, true); return 0;
1835   case Intrinsic::setjmp:
1836     return "_setjmp"+!TLI.usesUnderscoreSetJmpLongJmp();
1837     break;
1838   case Intrinsic::longjmp:
1839     return "_longjmp"+!TLI.usesUnderscoreSetJmpLongJmp();
1840     break;
1841   case Intrinsic::memcpy_i32:
1842   case Intrinsic::memcpy_i64:
1843     visitMemIntrinsic(I, ISD::MEMCPY);
1844     return 0;
1845   case Intrinsic::memset_i32:
1846   case Intrinsic::memset_i64:
1847     visitMemIntrinsic(I, ISD::MEMSET);
1848     return 0;
1849   case Intrinsic::memmove_i32:
1850   case Intrinsic::memmove_i64:
1851     visitMemIntrinsic(I, ISD::MEMMOVE);
1852     return 0;
1853
1854   case Intrinsic::dbg_stoppoint: {
1855     MachineDebugInfo *DebugInfo = DAG.getMachineDebugInfo();
1856     DbgStopPointInst &SPI = cast<DbgStopPointInst>(I);
1857     if (DebugInfo && SPI.getContext() && DebugInfo->Verify(SPI.getContext())) {
1858       SDOperand Ops[5];
1859
1860       Ops[0] = getRoot();
1861       Ops[1] = getValue(SPI.getLineValue());
1862       Ops[2] = getValue(SPI.getColumnValue());
1863
1864       DebugInfoDesc *DD = DebugInfo->getDescFor(SPI.getContext());
1865       assert(DD && "Not a debug information descriptor");
1866       CompileUnitDesc *CompileUnit = cast<CompileUnitDesc>(DD);
1867
1868       Ops[3] = DAG.getString(CompileUnit->getFileName());
1869       Ops[4] = DAG.getString(CompileUnit->getDirectory());
1870
1871       DAG.setRoot(DAG.getNode(ISD::LOCATION, MVT::Other, Ops, 5));
1872     }
1873
1874     return 0;
1875   }
1876   case Intrinsic::dbg_region_start: {
1877     MachineDebugInfo *DebugInfo = DAG.getMachineDebugInfo();
1878     DbgRegionStartInst &RSI = cast<DbgRegionStartInst>(I);
1879     if (DebugInfo && RSI.getContext() && DebugInfo->Verify(RSI.getContext())) {
1880       unsigned LabelID = DebugInfo->RecordRegionStart(RSI.getContext());
1881       DAG.setRoot(DAG.getNode(ISD::DEBUG_LABEL, MVT::Other, getRoot(),
1882                               DAG.getConstant(LabelID, MVT::i32)));
1883     }
1884
1885     return 0;
1886   }
1887   case Intrinsic::dbg_region_end: {
1888     MachineDebugInfo *DebugInfo = DAG.getMachineDebugInfo();
1889     DbgRegionEndInst &REI = cast<DbgRegionEndInst>(I);
1890     if (DebugInfo && REI.getContext() && DebugInfo->Verify(REI.getContext())) {
1891       unsigned LabelID = DebugInfo->RecordRegionEnd(REI.getContext());
1892       DAG.setRoot(DAG.getNode(ISD::DEBUG_LABEL, MVT::Other,
1893                               getRoot(), DAG.getConstant(LabelID, MVT::i32)));
1894     }
1895
1896     return 0;
1897   }
1898   case Intrinsic::dbg_func_start: {
1899     MachineDebugInfo *DebugInfo = DAG.getMachineDebugInfo();
1900     DbgFuncStartInst &FSI = cast<DbgFuncStartInst>(I);
1901     if (DebugInfo && FSI.getSubprogram() &&
1902         DebugInfo->Verify(FSI.getSubprogram())) {
1903       unsigned LabelID = DebugInfo->RecordRegionStart(FSI.getSubprogram());
1904       DAG.setRoot(DAG.getNode(ISD::DEBUG_LABEL, MVT::Other,
1905                   getRoot(), DAG.getConstant(LabelID, MVT::i32)));
1906     }
1907
1908     return 0;
1909   }
1910   case Intrinsic::dbg_declare: {
1911     MachineDebugInfo *DebugInfo = DAG.getMachineDebugInfo();
1912     DbgDeclareInst &DI = cast<DbgDeclareInst>(I);
1913     if (DebugInfo && DI.getVariable() && DebugInfo->Verify(DI.getVariable())) {
1914       SDOperand AddressOp  = getValue(DI.getAddress());
1915       if (FrameIndexSDNode *FI = dyn_cast<FrameIndexSDNode>(AddressOp))
1916         DebugInfo->RecordVariable(DI.getVariable(), FI->getIndex());
1917     }
1918
1919     return 0;
1920   }
1921
1922   case Intrinsic::isunordered_f32:
1923   case Intrinsic::isunordered_f64:
1924     setValue(&I, DAG.getSetCC(MVT::i1,getValue(I.getOperand(1)),
1925                               getValue(I.getOperand(2)), ISD::SETUO));
1926     return 0;
1927
1928   case Intrinsic::sqrt_f32:
1929   case Intrinsic::sqrt_f64:
1930     setValue(&I, DAG.getNode(ISD::FSQRT,
1931                              getValue(I.getOperand(1)).getValueType(),
1932                              getValue(I.getOperand(1))));
1933     return 0;
1934   case Intrinsic::powi_f32:
1935   case Intrinsic::powi_f64:
1936     setValue(&I, DAG.getNode(ISD::FPOWI,
1937                              getValue(I.getOperand(1)).getValueType(),
1938                              getValue(I.getOperand(1)),
1939                              getValue(I.getOperand(2))));
1940     return 0;
1941   case Intrinsic::pcmarker: {
1942     SDOperand Tmp = getValue(I.getOperand(1));
1943     DAG.setRoot(DAG.getNode(ISD::PCMARKER, MVT::Other, getRoot(), Tmp));
1944     return 0;
1945   }
1946   case Intrinsic::readcyclecounter: {
1947     SDOperand Op = getRoot();
1948     SDOperand Tmp = DAG.getNode(ISD::READCYCLECOUNTER,
1949                                 DAG.getNodeValueTypes(MVT::i64, MVT::Other), 2,
1950                                 &Op, 1);
1951     setValue(&I, Tmp);
1952     DAG.setRoot(Tmp.getValue(1));
1953     return 0;
1954   }
1955   case Intrinsic::bswap_i16:
1956   case Intrinsic::bswap_i32:
1957   case Intrinsic::bswap_i64:
1958     setValue(&I, DAG.getNode(ISD::BSWAP,
1959                              getValue(I.getOperand(1)).getValueType(),
1960                              getValue(I.getOperand(1))));
1961     return 0;
1962   case Intrinsic::cttz_i8:
1963   case Intrinsic::cttz_i16:
1964   case Intrinsic::cttz_i32:
1965   case Intrinsic::cttz_i64:
1966     setValue(&I, DAG.getNode(ISD::CTTZ,
1967                              getValue(I.getOperand(1)).getValueType(),
1968                              getValue(I.getOperand(1))));
1969     return 0;
1970   case Intrinsic::ctlz_i8:
1971   case Intrinsic::ctlz_i16:
1972   case Intrinsic::ctlz_i32:
1973   case Intrinsic::ctlz_i64:
1974     setValue(&I, DAG.getNode(ISD::CTLZ,
1975                              getValue(I.getOperand(1)).getValueType(),
1976                              getValue(I.getOperand(1))));
1977     return 0;
1978   case Intrinsic::ctpop_i8:
1979   case Intrinsic::ctpop_i16:
1980   case Intrinsic::ctpop_i32:
1981   case Intrinsic::ctpop_i64:
1982     setValue(&I, DAG.getNode(ISD::CTPOP,
1983                              getValue(I.getOperand(1)).getValueType(),
1984                              getValue(I.getOperand(1))));
1985     return 0;
1986   case Intrinsic::stacksave: {
1987     SDOperand Op = getRoot();
1988     SDOperand Tmp = DAG.getNode(ISD::STACKSAVE,
1989               DAG.getNodeValueTypes(TLI.getPointerTy(), MVT::Other), 2, &Op, 1);
1990     setValue(&I, Tmp);
1991     DAG.setRoot(Tmp.getValue(1));
1992     return 0;
1993   }
1994   case Intrinsic::stackrestore: {
1995     SDOperand Tmp = getValue(I.getOperand(1));
1996     DAG.setRoot(DAG.getNode(ISD::STACKRESTORE, MVT::Other, getRoot(), Tmp));
1997     return 0;
1998   }
1999   case Intrinsic::prefetch:
2000     // FIXME: Currently discarding prefetches.
2001     return 0;
2002   }
2003 }
2004
2005
2006 void SelectionDAGLowering::visitCall(CallInst &I) {
2007   const char *RenameFn = 0;
2008   if (Function *F = I.getCalledFunction()) {
2009     if (F->isExternal())
2010       if (unsigned IID = F->getIntrinsicID()) {
2011         RenameFn = visitIntrinsicCall(I, IID);
2012         if (!RenameFn)
2013           return;
2014       } else {    // Not an LLVM intrinsic.
2015         const std::string &Name = F->getName();
2016         if (Name[0] == 'c' && (Name == "copysign" || Name == "copysignf")) {
2017           if (I.getNumOperands() == 3 &&   // Basic sanity checks.
2018               I.getOperand(1)->getType()->isFloatingPoint() &&
2019               I.getType() == I.getOperand(1)->getType() &&
2020               I.getType() == I.getOperand(2)->getType()) {
2021             SDOperand LHS = getValue(I.getOperand(1));
2022             SDOperand RHS = getValue(I.getOperand(2));
2023             setValue(&I, DAG.getNode(ISD::FCOPYSIGN, LHS.getValueType(),
2024                                      LHS, RHS));
2025             return;
2026           }
2027         } else if (Name[0] == 'f' && (Name == "fabs" || Name == "fabsf")) {
2028           if (I.getNumOperands() == 2 &&   // Basic sanity checks.
2029               I.getOperand(1)->getType()->isFloatingPoint() &&
2030               I.getType() == I.getOperand(1)->getType()) {
2031             SDOperand Tmp = getValue(I.getOperand(1));
2032             setValue(&I, DAG.getNode(ISD::FABS, Tmp.getValueType(), Tmp));
2033             return;
2034           }
2035         } else if (Name[0] == 's' && (Name == "sin" || Name == "sinf")) {
2036           if (I.getNumOperands() == 2 &&   // Basic sanity checks.
2037               I.getOperand(1)->getType()->isFloatingPoint() &&
2038               I.getType() == I.getOperand(1)->getType()) {
2039             SDOperand Tmp = getValue(I.getOperand(1));
2040             setValue(&I, DAG.getNode(ISD::FSIN, Tmp.getValueType(), Tmp));
2041             return;
2042           }
2043         } else if (Name[0] == 'c' && (Name == "cos" || Name == "cosf")) {
2044           if (I.getNumOperands() == 2 &&   // Basic sanity checks.
2045               I.getOperand(1)->getType()->isFloatingPoint() &&
2046               I.getType() == I.getOperand(1)->getType()) {
2047             SDOperand Tmp = getValue(I.getOperand(1));
2048             setValue(&I, DAG.getNode(ISD::FCOS, Tmp.getValueType(), Tmp));
2049             return;
2050           }
2051         }
2052       }
2053   } else if (isa<InlineAsm>(I.getOperand(0))) {
2054     visitInlineAsm(I);
2055     return;
2056   }
2057
2058   SDOperand Callee;
2059   if (!RenameFn)
2060     Callee = getValue(I.getOperand(0));
2061   else
2062     Callee = DAG.getExternalSymbol(RenameFn, TLI.getPointerTy());
2063   std::vector<std::pair<SDOperand, const Type*> > Args;
2064   Args.reserve(I.getNumOperands());
2065   for (unsigned i = 1, e = I.getNumOperands(); i != e; ++i) {
2066     Value *Arg = I.getOperand(i);
2067     SDOperand ArgNode = getValue(Arg);
2068     Args.push_back(std::make_pair(ArgNode, Arg->getType()));
2069   }
2070
2071   const PointerType *PT = cast<PointerType>(I.getCalledValue()->getType());
2072   const FunctionType *FTy = cast<FunctionType>(PT->getElementType());
2073
2074   std::pair<SDOperand,SDOperand> Result =
2075     TLI.LowerCallTo(getRoot(), I.getType(), FTy->isVarArg(), I.getCallingConv(),
2076                     I.isTailCall(), Callee, Args, DAG);
2077   if (I.getType() != Type::VoidTy)
2078     setValue(&I, Result.first);
2079   DAG.setRoot(Result.second);
2080 }
2081
2082 SDOperand RegsForValue::getCopyFromRegs(SelectionDAG &DAG,
2083                                         SDOperand &Chain, SDOperand &Flag)const{
2084   SDOperand Val = DAG.getCopyFromReg(Chain, Regs[0], RegVT, Flag);
2085   Chain = Val.getValue(1);
2086   Flag  = Val.getValue(2);
2087
2088   // If the result was expanded, copy from the top part.
2089   if (Regs.size() > 1) {
2090     assert(Regs.size() == 2 &&
2091            "Cannot expand to more than 2 elts yet!");
2092     SDOperand Hi = DAG.getCopyFromReg(Chain, Regs[1], RegVT, Flag);
2093     Chain = Hi.getValue(1);
2094     Flag  = Hi.getValue(2);
2095     if (DAG.getTargetLoweringInfo().isLittleEndian())
2096       return DAG.getNode(ISD::BUILD_PAIR, ValueVT, Val, Hi);
2097     else
2098       return DAG.getNode(ISD::BUILD_PAIR, ValueVT, Hi, Val);
2099   }
2100
2101   // Otherwise, if the return value was promoted or extended, truncate it to the
2102   // appropriate type.
2103   if (RegVT == ValueVT)
2104     return Val;
2105
2106   if (MVT::isInteger(RegVT)) {
2107     if (ValueVT < RegVT)
2108       return DAG.getNode(ISD::TRUNCATE, ValueVT, Val);
2109     else
2110       return DAG.getNode(ISD::ANY_EXTEND, ValueVT, Val);
2111   } else {
2112     return DAG.getNode(ISD::FP_ROUND, ValueVT, Val);
2113   }
2114 }
2115
2116 /// getCopyToRegs - Emit a series of CopyToReg nodes that copies the
2117 /// specified value into the registers specified by this object.  This uses
2118 /// Chain/Flag as the input and updates them for the output Chain/Flag.
2119 void RegsForValue::getCopyToRegs(SDOperand Val, SelectionDAG &DAG,
2120                                  SDOperand &Chain, SDOperand &Flag,
2121                                  MVT::ValueType PtrVT) const {
2122   if (Regs.size() == 1) {
2123     // If there is a single register and the types differ, this must be
2124     // a promotion.
2125     if (RegVT != ValueVT) {
2126       if (MVT::isInteger(RegVT)) {
2127         if (RegVT < ValueVT)
2128           Val = DAG.getNode(ISD::TRUNCATE, RegVT, Val);
2129         else
2130           Val = DAG.getNode(ISD::ANY_EXTEND, RegVT, Val);
2131       } else
2132         Val = DAG.getNode(ISD::FP_EXTEND, RegVT, Val);
2133     }
2134     Chain = DAG.getCopyToReg(Chain, Regs[0], Val, Flag);
2135     Flag = Chain.getValue(1);
2136   } else {
2137     std::vector<unsigned> R(Regs);
2138     if (!DAG.getTargetLoweringInfo().isLittleEndian())
2139       std::reverse(R.begin(), R.end());
2140
2141     for (unsigned i = 0, e = R.size(); i != e; ++i) {
2142       SDOperand Part = DAG.getNode(ISD::EXTRACT_ELEMENT, RegVT, Val,
2143                                    DAG.getConstant(i, PtrVT));
2144       Chain = DAG.getCopyToReg(Chain, R[i], Part, Flag);
2145       Flag = Chain.getValue(1);
2146     }
2147   }
2148 }
2149
2150 /// AddInlineAsmOperands - Add this value to the specified inlineasm node
2151 /// operand list.  This adds the code marker and includes the number of
2152 /// values added into it.
2153 void RegsForValue::AddInlineAsmOperands(unsigned Code, SelectionDAG &DAG,
2154                                         std::vector<SDOperand> &Ops) const {
2155   Ops.push_back(DAG.getConstant(Code | (Regs.size() << 3), MVT::i32));
2156   for (unsigned i = 0, e = Regs.size(); i != e; ++i)
2157     Ops.push_back(DAG.getRegister(Regs[i], RegVT));
2158 }
2159
2160 /// isAllocatableRegister - If the specified register is safe to allocate,
2161 /// i.e. it isn't a stack pointer or some other special register, return the
2162 /// register class for the register.  Otherwise, return null.
2163 static const TargetRegisterClass *
2164 isAllocatableRegister(unsigned Reg, MachineFunction &MF,
2165                       const TargetLowering &TLI, const MRegisterInfo *MRI) {
2166   MVT::ValueType FoundVT = MVT::Other;
2167   const TargetRegisterClass *FoundRC = 0;
2168   for (MRegisterInfo::regclass_iterator RCI = MRI->regclass_begin(),
2169        E = MRI->regclass_end(); RCI != E; ++RCI) {
2170     MVT::ValueType ThisVT = MVT::Other;
2171
2172     const TargetRegisterClass *RC = *RCI;
2173     // If none of the the value types for this register class are valid, we
2174     // can't use it.  For example, 64-bit reg classes on 32-bit targets.
2175     for (TargetRegisterClass::vt_iterator I = RC->vt_begin(), E = RC->vt_end();
2176          I != E; ++I) {
2177       if (TLI.isTypeLegal(*I)) {
2178         // If we have already found this register in a different register class,
2179         // choose the one with the largest VT specified.  For example, on
2180         // PowerPC, we favor f64 register classes over f32.
2181         if (FoundVT == MVT::Other ||
2182             MVT::getSizeInBits(FoundVT) < MVT::getSizeInBits(*I)) {
2183           ThisVT = *I;
2184           break;
2185         }
2186       }
2187     }
2188
2189     if (ThisVT == MVT::Other) continue;
2190
2191     // NOTE: This isn't ideal.  In particular, this might allocate the
2192     // frame pointer in functions that need it (due to them not being taken
2193     // out of allocation, because a variable sized allocation hasn't been seen
2194     // yet).  This is a slight code pessimization, but should still work.
2195     for (TargetRegisterClass::iterator I = RC->allocation_order_begin(MF),
2196          E = RC->allocation_order_end(MF); I != E; ++I)
2197       if (*I == Reg) {
2198         // We found a matching register class.  Keep looking at others in case
2199         // we find one with larger registers that this physreg is also in.
2200         FoundRC = RC;
2201         FoundVT = ThisVT;
2202         break;
2203       }
2204   }
2205   return FoundRC;
2206 }
2207
2208 RegsForValue SelectionDAGLowering::
2209 GetRegistersForValue(const std::string &ConstrCode,
2210                      MVT::ValueType VT, bool isOutReg, bool isInReg,
2211                      std::set<unsigned> &OutputRegs,
2212                      std::set<unsigned> &InputRegs) {
2213   std::pair<unsigned, const TargetRegisterClass*> PhysReg =
2214     TLI.getRegForInlineAsmConstraint(ConstrCode, VT);
2215   std::vector<unsigned> Regs;
2216
2217   unsigned NumRegs = VT != MVT::Other ? TLI.getNumElements(VT) : 1;
2218   MVT::ValueType RegVT;
2219   MVT::ValueType ValueVT = VT;
2220
2221   if (PhysReg.first) {
2222     if (VT == MVT::Other)
2223       ValueVT = *PhysReg.second->vt_begin();
2224
2225     // Get the actual register value type.  This is important, because the user
2226     // may have asked for (e.g.) the AX register in i32 type.  We need to
2227     // remember that AX is actually i16 to get the right extension.
2228     RegVT = *PhysReg.second->vt_begin();
2229
2230     // This is a explicit reference to a physical register.
2231     Regs.push_back(PhysReg.first);
2232
2233     // If this is an expanded reference, add the rest of the regs to Regs.
2234     if (NumRegs != 1) {
2235       TargetRegisterClass::iterator I = PhysReg.second->begin();
2236       TargetRegisterClass::iterator E = PhysReg.second->end();
2237       for (; *I != PhysReg.first; ++I)
2238         assert(I != E && "Didn't find reg!");
2239
2240       // Already added the first reg.
2241       --NumRegs; ++I;
2242       for (; NumRegs; --NumRegs, ++I) {
2243         assert(I != E && "Ran out of registers to allocate!");
2244         Regs.push_back(*I);
2245       }
2246     }
2247     return RegsForValue(Regs, RegVT, ValueVT);
2248   }
2249
2250   // This is a reference to a register class.  Allocate NumRegs consecutive,
2251   // available, registers from the class.
2252   std::vector<unsigned> RegClassRegs =
2253     TLI.getRegClassForInlineAsmConstraint(ConstrCode, VT);
2254
2255   const MRegisterInfo *MRI = DAG.getTarget().getRegisterInfo();
2256   MachineFunction &MF = *CurMBB->getParent();
2257   unsigned NumAllocated = 0;
2258   for (unsigned i = 0, e = RegClassRegs.size(); i != e; ++i) {
2259     unsigned Reg = RegClassRegs[i];
2260     // See if this register is available.
2261     if ((isOutReg && OutputRegs.count(Reg)) ||   // Already used.
2262         (isInReg  && InputRegs.count(Reg))) {    // Already used.
2263       // Make sure we find consecutive registers.
2264       NumAllocated = 0;
2265       continue;
2266     }
2267
2268     // Check to see if this register is allocatable (i.e. don't give out the
2269     // stack pointer).
2270     const TargetRegisterClass *RC = isAllocatableRegister(Reg, MF, TLI, MRI);
2271     if (!RC) {
2272       // Make sure we find consecutive registers.
2273       NumAllocated = 0;
2274       continue;
2275     }
2276
2277     // Okay, this register is good, we can use it.
2278     ++NumAllocated;
2279
2280     // If we allocated enough consecutive
2281     if (NumAllocated == NumRegs) {
2282       unsigned RegStart = (i-NumAllocated)+1;
2283       unsigned RegEnd   = i+1;
2284       // Mark all of the allocated registers used.
2285       for (unsigned i = RegStart; i != RegEnd; ++i) {
2286         unsigned Reg = RegClassRegs[i];
2287         Regs.push_back(Reg);
2288         if (isOutReg) OutputRegs.insert(Reg);    // Mark reg used.
2289         if (isInReg)  InputRegs.insert(Reg);     // Mark reg used.
2290       }
2291
2292       return RegsForValue(Regs, *RC->vt_begin(), VT);
2293     }
2294   }
2295
2296   // Otherwise, we couldn't allocate enough registers for this.
2297   return RegsForValue();
2298 }
2299
2300
2301 /// visitInlineAsm - Handle a call to an InlineAsm object.
2302 ///
2303 void SelectionDAGLowering::visitInlineAsm(CallInst &I) {
2304   InlineAsm *IA = cast<InlineAsm>(I.getOperand(0));
2305
2306   SDOperand AsmStr = DAG.getTargetExternalSymbol(IA->getAsmString().c_str(),
2307                                                  MVT::Other);
2308
2309   // Note, we treat inline asms both with and without side-effects as the same.
2310   // If an inline asm doesn't have side effects and doesn't access memory, we
2311   // could not choose to not chain it.
2312   bool hasSideEffects = IA->hasSideEffects();
2313
2314   std::vector<InlineAsm::ConstraintInfo> Constraints = IA->ParseConstraints();
2315   std::vector<MVT::ValueType> ConstraintVTs;
2316
2317   /// AsmNodeOperands - A list of pairs.  The first element is a register, the
2318   /// second is a bitfield where bit #0 is set if it is a use and bit #1 is set
2319   /// if it is a def of that register.
2320   std::vector<SDOperand> AsmNodeOperands;
2321   AsmNodeOperands.push_back(SDOperand());  // reserve space for input chain
2322   AsmNodeOperands.push_back(AsmStr);
2323
2324   SDOperand Chain = getRoot();
2325   SDOperand Flag;
2326
2327   // We fully assign registers here at isel time.  This is not optimal, but
2328   // should work.  For register classes that correspond to LLVM classes, we
2329   // could let the LLVM RA do its thing, but we currently don't.  Do a prepass
2330   // over the constraints, collecting fixed registers that we know we can't use.
2331   std::set<unsigned> OutputRegs, InputRegs;
2332   unsigned OpNum = 1;
2333   for (unsigned i = 0, e = Constraints.size(); i != e; ++i) {
2334     assert(Constraints[i].Codes.size() == 1 && "Only handles one code so far!");
2335     std::string &ConstraintCode = Constraints[i].Codes[0];
2336
2337     MVT::ValueType OpVT;
2338
2339     // Compute the value type for each operand and add it to ConstraintVTs.
2340     switch (Constraints[i].Type) {
2341     case InlineAsm::isOutput:
2342       if (!Constraints[i].isIndirectOutput) {
2343         assert(I.getType() != Type::VoidTy && "Bad inline asm!");
2344         OpVT = TLI.getValueType(I.getType());
2345       } else {
2346         const Type *OpTy = I.getOperand(OpNum)->getType();
2347         OpVT = TLI.getValueType(cast<PointerType>(OpTy)->getElementType());
2348         OpNum++;  // Consumes a call operand.
2349       }
2350       break;
2351     case InlineAsm::isInput:
2352       OpVT = TLI.getValueType(I.getOperand(OpNum)->getType());
2353       OpNum++;  // Consumes a call operand.
2354       break;
2355     case InlineAsm::isClobber:
2356       OpVT = MVT::Other;
2357       break;
2358     }
2359
2360     ConstraintVTs.push_back(OpVT);
2361
2362     if (TLI.getRegForInlineAsmConstraint(ConstraintCode, OpVT).first == 0)
2363       continue;  // Not assigned a fixed reg.
2364
2365     // Build a list of regs that this operand uses.  This always has a single
2366     // element for promoted/expanded operands.
2367     RegsForValue Regs = GetRegistersForValue(ConstraintCode, OpVT,
2368                                              false, false,
2369                                              OutputRegs, InputRegs);
2370
2371     switch (Constraints[i].Type) {
2372     case InlineAsm::isOutput:
2373       // We can't assign any other output to this register.
2374       OutputRegs.insert(Regs.Regs.begin(), Regs.Regs.end());
2375       // If this is an early-clobber output, it cannot be assigned to the same
2376       // value as the input reg.
2377       if (Constraints[i].isEarlyClobber || Constraints[i].hasMatchingInput)
2378         InputRegs.insert(Regs.Regs.begin(), Regs.Regs.end());
2379       break;
2380     case InlineAsm::isInput:
2381       // We can't assign any other input to this register.
2382       InputRegs.insert(Regs.Regs.begin(), Regs.Regs.end());
2383       break;
2384     case InlineAsm::isClobber:
2385       // Clobbered regs cannot be used as inputs or outputs.
2386       InputRegs.insert(Regs.Regs.begin(), Regs.Regs.end());
2387       OutputRegs.insert(Regs.Regs.begin(), Regs.Regs.end());
2388       break;
2389     }
2390   }
2391
2392   // Loop over all of the inputs, copying the operand values into the
2393   // appropriate registers and processing the output regs.
2394   RegsForValue RetValRegs;
2395   std::vector<std::pair<RegsForValue, Value*> > IndirectStoresToEmit;
2396   OpNum = 1;
2397
2398   for (unsigned i = 0, e = Constraints.size(); i != e; ++i) {
2399     assert(Constraints[i].Codes.size() == 1 && "Only handles one code so far!");
2400     std::string &ConstraintCode = Constraints[i].Codes[0];
2401
2402     switch (Constraints[i].Type) {
2403     case InlineAsm::isOutput: {
2404       TargetLowering::ConstraintType CTy = TargetLowering::C_RegisterClass;
2405       if (ConstraintCode.size() == 1)   // not a physreg name.
2406         CTy = TLI.getConstraintType(ConstraintCode[0]);
2407
2408       if (CTy == TargetLowering::C_Memory) {
2409         // Memory output.
2410         SDOperand InOperandVal = getValue(I.getOperand(OpNum));
2411
2412         // Check that the operand (the address to store to) isn't a float.
2413         if (!MVT::isInteger(InOperandVal.getValueType()))
2414           assert(0 && "MATCH FAIL!");
2415
2416         if (!Constraints[i].isIndirectOutput)
2417           assert(0 && "MATCH FAIL!");
2418
2419         OpNum++;  // Consumes a call operand.
2420
2421         // Extend/truncate to the right pointer type if needed.
2422         MVT::ValueType PtrType = TLI.getPointerTy();
2423         if (InOperandVal.getValueType() < PtrType)
2424           InOperandVal = DAG.getNode(ISD::ZERO_EXTEND, PtrType, InOperandVal);
2425         else if (InOperandVal.getValueType() > PtrType)
2426           InOperandVal = DAG.getNode(ISD::TRUNCATE, PtrType, InOperandVal);
2427
2428         // Add information to the INLINEASM node to know about this output.
2429         unsigned ResOpType = 4/*MEM*/ | (1 << 3);
2430         AsmNodeOperands.push_back(DAG.getConstant(ResOpType, MVT::i32));
2431         AsmNodeOperands.push_back(InOperandVal);
2432         break;
2433       }
2434
2435       // Otherwise, this is a register output.
2436       assert(CTy == TargetLowering::C_RegisterClass && "Unknown op type!");
2437
2438       // If this is an early-clobber output, or if there is an input
2439       // constraint that matches this, we need to reserve the input register
2440       // so no other inputs allocate to it.
2441       bool UsesInputRegister = false;
2442       if (Constraints[i].isEarlyClobber || Constraints[i].hasMatchingInput)
2443         UsesInputRegister = true;
2444
2445       // Copy the output from the appropriate register.  Find a register that
2446       // we can use.
2447       RegsForValue Regs =
2448         GetRegistersForValue(ConstraintCode, ConstraintVTs[i],
2449                              true, UsesInputRegister,
2450                              OutputRegs, InputRegs);
2451       if (Regs.Regs.empty()) {
2452         std::cerr << "Couldn't allocate output reg for contraint '"
2453                   << ConstraintCode << "'!\n";
2454         exit(1);
2455       }
2456
2457       if (!Constraints[i].isIndirectOutput) {
2458         assert(RetValRegs.Regs.empty() &&
2459                "Cannot have multiple output constraints yet!");
2460         assert(I.getType() != Type::VoidTy && "Bad inline asm!");
2461         RetValRegs = Regs;
2462       } else {
2463         IndirectStoresToEmit.push_back(std::make_pair(Regs,
2464                                                       I.getOperand(OpNum)));
2465         OpNum++;  // Consumes a call operand.
2466       }
2467
2468       // Add information to the INLINEASM node to know that this register is
2469       // set.
2470       Regs.AddInlineAsmOperands(2 /*REGDEF*/, DAG, AsmNodeOperands);
2471       break;
2472     }
2473     case InlineAsm::isInput: {
2474       SDOperand InOperandVal = getValue(I.getOperand(OpNum));
2475       OpNum++;  // Consumes a call operand.
2476
2477       if (isdigit(ConstraintCode[0])) {    // Matching constraint?
2478         // If this is required to match an output register we have already set,
2479         // just use its register.
2480         unsigned OperandNo = atoi(ConstraintCode.c_str());
2481
2482         // Scan until we find the definition we already emitted of this operand.
2483         // When we find it, create a RegsForValue operand.
2484         unsigned CurOp = 2;  // The first operand.
2485         for (; OperandNo; --OperandNo) {
2486           // Advance to the next operand.
2487           unsigned NumOps =
2488             cast<ConstantSDNode>(AsmNodeOperands[CurOp])->getValue();
2489           assert(((NumOps & 7) == 2 /*REGDEF*/ ||
2490                   (NumOps & 7) == 4 /*MEM*/) &&
2491                  "Skipped past definitions?");
2492           CurOp += (NumOps>>3)+1;
2493         }
2494
2495         unsigned NumOps =
2496           cast<ConstantSDNode>(AsmNodeOperands[CurOp])->getValue();
2497         assert((NumOps & 7) == 2 /*REGDEF*/ &&
2498                "Skipped past definitions?");
2499
2500         // Add NumOps>>3 registers to MatchedRegs.
2501         RegsForValue MatchedRegs;
2502         MatchedRegs.ValueVT = InOperandVal.getValueType();
2503         MatchedRegs.RegVT   = AsmNodeOperands[CurOp+1].getValueType();
2504         for (unsigned i = 0, e = NumOps>>3; i != e; ++i) {
2505           unsigned Reg=cast<RegisterSDNode>(AsmNodeOperands[++CurOp])->getReg();
2506           MatchedRegs.Regs.push_back(Reg);
2507         }
2508
2509         // Use the produced MatchedRegs object to
2510         MatchedRegs.getCopyToRegs(InOperandVal, DAG, Chain, Flag,
2511                                   TLI.getPointerTy());
2512         MatchedRegs.AddInlineAsmOperands(1 /*REGUSE*/, DAG, AsmNodeOperands);
2513         break;
2514       }
2515
2516       TargetLowering::ConstraintType CTy = TargetLowering::C_RegisterClass;
2517       if (ConstraintCode.size() == 1)   // not a physreg name.
2518         CTy = TLI.getConstraintType(ConstraintCode[0]);
2519
2520       if (CTy == TargetLowering::C_Other) {
2521         InOperandVal = TLI.isOperandValidForConstraint(InOperandVal,
2522                                                        ConstraintCode[0], DAG);
2523         if (!InOperandVal.Val) {
2524           std::cerr << "Invalid operand for inline asm constraint '"
2525                     << ConstraintCode << "'!\n";
2526           exit(1);
2527         }
2528
2529         // Add information to the INLINEASM node to know about this input.
2530         unsigned ResOpType = 3 /*IMM*/ | (1 << 3);
2531         AsmNodeOperands.push_back(DAG.getConstant(ResOpType, MVT::i32));
2532         AsmNodeOperands.push_back(InOperandVal);
2533         break;
2534       } else if (CTy == TargetLowering::C_Memory) {
2535         // Memory input.
2536
2537         // Check that the operand isn't a float.
2538         if (!MVT::isInteger(InOperandVal.getValueType()))
2539           assert(0 && "MATCH FAIL!");
2540
2541         // Extend/truncate to the right pointer type if needed.
2542         MVT::ValueType PtrType = TLI.getPointerTy();
2543         if (InOperandVal.getValueType() < PtrType)
2544           InOperandVal = DAG.getNode(ISD::ZERO_EXTEND, PtrType, InOperandVal);
2545         else if (InOperandVal.getValueType() > PtrType)
2546           InOperandVal = DAG.getNode(ISD::TRUNCATE, PtrType, InOperandVal);
2547
2548         // Add information to the INLINEASM node to know about this input.
2549         unsigned ResOpType = 4/*MEM*/ | (1 << 3);
2550         AsmNodeOperands.push_back(DAG.getConstant(ResOpType, MVT::i32));
2551         AsmNodeOperands.push_back(InOperandVal);
2552         break;
2553       }
2554
2555       assert(CTy == TargetLowering::C_RegisterClass && "Unknown op type!");
2556
2557       // Copy the input into the appropriate registers.
2558       RegsForValue InRegs =
2559         GetRegistersForValue(ConstraintCode, ConstraintVTs[i],
2560                              false, true, OutputRegs, InputRegs);
2561       // FIXME: should be match fail.
2562       assert(!InRegs.Regs.empty() && "Couldn't allocate input reg!");
2563
2564       InRegs.getCopyToRegs(InOperandVal, DAG, Chain, Flag, TLI.getPointerTy());
2565
2566       InRegs.AddInlineAsmOperands(1/*REGUSE*/, DAG, AsmNodeOperands);
2567       break;
2568     }
2569     case InlineAsm::isClobber: {
2570       RegsForValue ClobberedRegs =
2571         GetRegistersForValue(ConstraintCode, MVT::Other, false, false,
2572                              OutputRegs, InputRegs);
2573       // Add the clobbered value to the operand list, so that the register
2574       // allocator is aware that the physreg got clobbered.
2575       if (!ClobberedRegs.Regs.empty())
2576         ClobberedRegs.AddInlineAsmOperands(2/*REGDEF*/, DAG, AsmNodeOperands);
2577       break;
2578     }
2579     }
2580   }
2581
2582   // Finish up input operands.
2583   AsmNodeOperands[0] = Chain;
2584   if (Flag.Val) AsmNodeOperands.push_back(Flag);
2585
2586   Chain = DAG.getNode(ISD::INLINEASM,
2587                       DAG.getNodeValueTypes(MVT::Other, MVT::Flag), 2,
2588                       &AsmNodeOperands[0], AsmNodeOperands.size());
2589   Flag = Chain.getValue(1);
2590
2591   // If this asm returns a register value, copy the result from that register
2592   // and set it as the value of the call.
2593   if (!RetValRegs.Regs.empty())
2594     setValue(&I, RetValRegs.getCopyFromRegs(DAG, Chain, Flag));
2595
2596   std::vector<std::pair<SDOperand, Value*> > StoresToEmit;
2597
2598   // Process indirect outputs, first output all of the flagged copies out of
2599   // physregs.
2600   for (unsigned i = 0, e = IndirectStoresToEmit.size(); i != e; ++i) {
2601     RegsForValue &OutRegs = IndirectStoresToEmit[i].first;
2602     Value *Ptr = IndirectStoresToEmit[i].second;
2603     SDOperand OutVal = OutRegs.getCopyFromRegs(DAG, Chain, Flag);
2604     StoresToEmit.push_back(std::make_pair(OutVal, Ptr));
2605   }
2606
2607   // Emit the non-flagged stores from the physregs.
2608   SmallVector<SDOperand, 8> OutChains;
2609   for (unsigned i = 0, e = StoresToEmit.size(); i != e; ++i)
2610     OutChains.push_back(DAG.getStore(Chain,  StoresToEmit[i].first,
2611                                     getValue(StoresToEmit[i].second),
2612                                     StoresToEmit[i].second, 0));
2613   if (!OutChains.empty())
2614     Chain = DAG.getNode(ISD::TokenFactor, MVT::Other,
2615                         &OutChains[0], OutChains.size());
2616   DAG.setRoot(Chain);
2617 }
2618
2619
2620 void SelectionDAGLowering::visitMalloc(MallocInst &I) {
2621   SDOperand Src = getValue(I.getOperand(0));
2622
2623   MVT::ValueType IntPtr = TLI.getPointerTy();
2624
2625   if (IntPtr < Src.getValueType())
2626     Src = DAG.getNode(ISD::TRUNCATE, IntPtr, Src);
2627   else if (IntPtr > Src.getValueType())
2628     Src = DAG.getNode(ISD::ZERO_EXTEND, IntPtr, Src);
2629
2630   // Scale the source by the type size.
2631   uint64_t ElementSize = TD->getTypeSize(I.getType()->getElementType());
2632   Src = DAG.getNode(ISD::MUL, Src.getValueType(),
2633                     Src, getIntPtrConstant(ElementSize));
2634
2635   std::vector<std::pair<SDOperand, const Type*> > Args;
2636   Args.push_back(std::make_pair(Src, TLI.getTargetData()->getIntPtrType()));
2637
2638   std::pair<SDOperand,SDOperand> Result =
2639     TLI.LowerCallTo(getRoot(), I.getType(), false, CallingConv::C, true,
2640                     DAG.getExternalSymbol("malloc", IntPtr),
2641                     Args, DAG);
2642   setValue(&I, Result.first);  // Pointers always fit in registers
2643   DAG.setRoot(Result.second);
2644 }
2645
2646 void SelectionDAGLowering::visitFree(FreeInst &I) {
2647   std::vector<std::pair<SDOperand, const Type*> > Args;
2648   Args.push_back(std::make_pair(getValue(I.getOperand(0)),
2649                                 TLI.getTargetData()->getIntPtrType()));
2650   MVT::ValueType IntPtr = TLI.getPointerTy();
2651   std::pair<SDOperand,SDOperand> Result =
2652     TLI.LowerCallTo(getRoot(), Type::VoidTy, false, CallingConv::C, true,
2653                     DAG.getExternalSymbol("free", IntPtr), Args, DAG);
2654   DAG.setRoot(Result.second);
2655 }
2656
2657 // InsertAtEndOfBasicBlock - This method should be implemented by targets that
2658 // mark instructions with the 'usesCustomDAGSchedInserter' flag.  These
2659 // instructions are special in various ways, which require special support to
2660 // insert.  The specified MachineInstr is created but not inserted into any
2661 // basic blocks, and the scheduler passes ownership of it to this method.
2662 MachineBasicBlock *TargetLowering::InsertAtEndOfBasicBlock(MachineInstr *MI,
2663                                                        MachineBasicBlock *MBB) {
2664   std::cerr << "If a target marks an instruction with "
2665                "'usesCustomDAGSchedInserter', it must implement "
2666                "TargetLowering::InsertAtEndOfBasicBlock!\n";
2667   abort();
2668   return 0;
2669 }
2670
2671 void SelectionDAGLowering::visitVAStart(CallInst &I) {
2672   DAG.setRoot(DAG.getNode(ISD::VASTART, MVT::Other, getRoot(),
2673                           getValue(I.getOperand(1)),
2674                           DAG.getSrcValue(I.getOperand(1))));
2675 }
2676
2677 void SelectionDAGLowering::visitVAArg(VAArgInst &I) {
2678   SDOperand V = DAG.getVAArg(TLI.getValueType(I.getType()), getRoot(),
2679                              getValue(I.getOperand(0)),
2680                              DAG.getSrcValue(I.getOperand(0)));
2681   setValue(&I, V);
2682   DAG.setRoot(V.getValue(1));
2683 }
2684
2685 void SelectionDAGLowering::visitVAEnd(CallInst &I) {
2686   DAG.setRoot(DAG.getNode(ISD::VAEND, MVT::Other, getRoot(),
2687                           getValue(I.getOperand(1)),
2688                           DAG.getSrcValue(I.getOperand(1))));
2689 }
2690
2691 void SelectionDAGLowering::visitVACopy(CallInst &I) {
2692   DAG.setRoot(DAG.getNode(ISD::VACOPY, MVT::Other, getRoot(),
2693                           getValue(I.getOperand(1)),
2694                           getValue(I.getOperand(2)),
2695                           DAG.getSrcValue(I.getOperand(1)),
2696                           DAG.getSrcValue(I.getOperand(2))));
2697 }
2698
2699 /// TargetLowering::LowerArguments - This is the default LowerArguments
2700 /// implementation, which just inserts a FORMAL_ARGUMENTS node.  FIXME: When all
2701 /// targets are migrated to using FORMAL_ARGUMENTS, this hook should be
2702 /// integrated into SDISel.
2703 std::vector<SDOperand>
2704 TargetLowering::LowerArguments(Function &F, SelectionDAG &DAG) {
2705   // Add CC# and isVararg as operands to the FORMAL_ARGUMENTS node.
2706   std::vector<SDOperand> Ops;
2707   Ops.push_back(DAG.getRoot());
2708   Ops.push_back(DAG.getConstant(F.getCallingConv(), getPointerTy()));
2709   Ops.push_back(DAG.getConstant(F.isVarArg(), getPointerTy()));
2710
2711   // Add one result value for each formal argument.
2712   std::vector<MVT::ValueType> RetVals;
2713   for (Function::arg_iterator I = F.arg_begin(), E = F.arg_end(); I != E; ++I) {
2714     MVT::ValueType VT = getValueType(I->getType());
2715
2716     switch (getTypeAction(VT)) {
2717     default: assert(0 && "Unknown type action!");
2718     case Legal:
2719       RetVals.push_back(VT);
2720       break;
2721     case Promote:
2722       RetVals.push_back(getTypeToTransformTo(VT));
2723       break;
2724     case Expand:
2725       if (VT != MVT::Vector) {
2726         // If this is a large integer, it needs to be broken up into small
2727         // integers.  Figure out what the destination type is and how many small
2728         // integers it turns into.
2729         MVT::ValueType NVT = getTypeToTransformTo(VT);
2730         unsigned NumVals = MVT::getSizeInBits(VT)/MVT::getSizeInBits(NVT);
2731         for (unsigned i = 0; i != NumVals; ++i)
2732           RetVals.push_back(NVT);
2733       } else {
2734         // Otherwise, this is a vector type.  We only support legal vectors
2735         // right now.
2736         unsigned NumElems = cast<PackedType>(I->getType())->getNumElements();
2737         const Type *EltTy = cast<PackedType>(I->getType())->getElementType();
2738
2739         // Figure out if there is a Packed type corresponding to this Vector
2740         // type.  If so, convert to the packed type.
2741         MVT::ValueType TVT = MVT::getVectorType(getValueType(EltTy), NumElems);
2742         if (TVT != MVT::Other && isTypeLegal(TVT)) {
2743           RetVals.push_back(TVT);
2744         } else {
2745           assert(0 && "Don't support illegal by-val vector arguments yet!");
2746         }
2747       }
2748       break;
2749     }
2750   }
2751
2752   RetVals.push_back(MVT::Other);
2753
2754   // Create the node.
2755   SDNode *Result = DAG.getNode(ISD::FORMAL_ARGUMENTS,
2756                                DAG.getNodeValueTypes(RetVals), RetVals.size(),
2757                                &Ops[0], Ops.size()).Val;
2758
2759   DAG.setRoot(SDOperand(Result, Result->getNumValues()-1));
2760
2761   // Set up the return result vector.
2762   Ops.clear();
2763   unsigned i = 0;
2764   for (Function::arg_iterator I = F.arg_begin(), E = F.arg_end(); I != E; ++I) {
2765     MVT::ValueType VT = getValueType(I->getType());
2766
2767     switch (getTypeAction(VT)) {
2768     default: assert(0 && "Unknown type action!");
2769     case Legal:
2770       Ops.push_back(SDOperand(Result, i++));
2771       break;
2772     case Promote: {
2773       SDOperand Op(Result, i++);
2774       if (MVT::isInteger(VT)) {
2775         unsigned AssertOp = I->getType()->isSigned() ? ISD::AssertSext
2776                                                      : ISD::AssertZext;
2777         Op = DAG.getNode(AssertOp, Op.getValueType(), Op, DAG.getValueType(VT));
2778         Op = DAG.getNode(ISD::TRUNCATE, VT, Op);
2779       } else {
2780         assert(MVT::isFloatingPoint(VT) && "Not int or FP?");
2781         Op = DAG.getNode(ISD::FP_ROUND, VT, Op);
2782       }
2783       Ops.push_back(Op);
2784       break;
2785     }
2786     case Expand:
2787       if (VT != MVT::Vector) {
2788         // If this is a large integer, it needs to be reassembled from small
2789         // integers.  Figure out what the source elt type is and how many small
2790         // integers it is.
2791         MVT::ValueType NVT = getTypeToTransformTo(VT);
2792         unsigned NumVals = MVT::getSizeInBits(VT)/MVT::getSizeInBits(NVT);
2793         if (NumVals == 2) {
2794           SDOperand Lo = SDOperand(Result, i++);
2795           SDOperand Hi = SDOperand(Result, i++);
2796
2797           if (!isLittleEndian())
2798             std::swap(Lo, Hi);
2799
2800           Ops.push_back(DAG.getNode(ISD::BUILD_PAIR, VT, Lo, Hi));
2801         } else {
2802           // Value scalarized into many values.  Unimp for now.
2803           assert(0 && "Cannot expand i64 -> i16 yet!");
2804         }
2805       } else {
2806         // Otherwise, this is a vector type.  We only support legal vectors
2807         // right now.
2808         const PackedType *PTy = cast<PackedType>(I->getType());
2809         unsigned NumElems = PTy->getNumElements();
2810         const Type *EltTy = PTy->getElementType();
2811
2812         // Figure out if there is a Packed type corresponding to this Vector
2813         // type.  If so, convert to the packed type.
2814         MVT::ValueType TVT = MVT::getVectorType(getValueType(EltTy), NumElems);
2815         if (TVT != MVT::Other && isTypeLegal(TVT)) {
2816           SDOperand N = SDOperand(Result, i++);
2817           // Handle copies from generic vectors to registers.
2818           N = DAG.getNode(ISD::VBIT_CONVERT, MVT::Vector, N,
2819                           DAG.getConstant(NumElems, MVT::i32),
2820                           DAG.getValueType(getValueType(EltTy)));
2821           Ops.push_back(N);
2822         } else {
2823           assert(0 && "Don't support illegal by-val vector arguments yet!");
2824           abort();
2825         }
2826       }
2827       break;
2828     }
2829   }
2830   return Ops;
2831 }
2832
2833
2834 /// TargetLowering::LowerCallTo - This is the default LowerCallTo
2835 /// implementation, which just inserts an ISD::CALL node, which is later custom
2836 /// lowered by the target to something concrete.  FIXME: When all targets are
2837 /// migrated to using ISD::CALL, this hook should be integrated into SDISel.
2838 std::pair<SDOperand, SDOperand>
2839 TargetLowering::LowerCallTo(SDOperand Chain, const Type *RetTy, bool isVarArg,
2840                             unsigned CallingConv, bool isTailCall,
2841                             SDOperand Callee,
2842                             ArgListTy &Args, SelectionDAG &DAG) {
2843   SmallVector<SDOperand, 32> Ops;
2844   Ops.push_back(Chain);   // Op#0 - Chain
2845   Ops.push_back(DAG.getConstant(CallingConv, getPointerTy())); // Op#1 - CC
2846   Ops.push_back(DAG.getConstant(isVarArg, getPointerTy()));    // Op#2 - VarArg
2847   Ops.push_back(DAG.getConstant(isTailCall, getPointerTy()));  // Op#3 - Tail
2848   Ops.push_back(Callee);
2849
2850   // Handle all of the outgoing arguments.
2851   for (unsigned i = 0, e = Args.size(); i != e; ++i) {
2852     MVT::ValueType VT = getValueType(Args[i].second);
2853     SDOperand Op = Args[i].first;
2854     bool isSigned = Args[i].second->isSigned();
2855     switch (getTypeAction(VT)) {
2856     default: assert(0 && "Unknown type action!");
2857     case Legal:
2858       Ops.push_back(Op);
2859       Ops.push_back(DAG.getConstant(isSigned, MVT::i32));
2860       break;
2861     case Promote:
2862       if (MVT::isInteger(VT)) {
2863         unsigned ExtOp = isSigned ? ISD::SIGN_EXTEND : ISD::ZERO_EXTEND;
2864         Op = DAG.getNode(ExtOp, getTypeToTransformTo(VT), Op);
2865       } else {
2866         assert(MVT::isFloatingPoint(VT) && "Not int or FP?");
2867         Op = DAG.getNode(ISD::FP_EXTEND, getTypeToTransformTo(VT), Op);
2868       }
2869       Ops.push_back(Op);
2870       Ops.push_back(DAG.getConstant(isSigned, MVT::i32));
2871       break;
2872     case Expand:
2873       if (VT != MVT::Vector) {
2874         // If this is a large integer, it needs to be broken down into small
2875         // integers.  Figure out what the source elt type is and how many small
2876         // integers it is.
2877         MVT::ValueType NVT = getTypeToTransformTo(VT);
2878         unsigned NumVals = MVT::getSizeInBits(VT)/MVT::getSizeInBits(NVT);
2879         if (NumVals == 2) {
2880           SDOperand Lo = DAG.getNode(ISD::EXTRACT_ELEMENT, NVT, Op,
2881                                      DAG.getConstant(0, getPointerTy()));
2882           SDOperand Hi = DAG.getNode(ISD::EXTRACT_ELEMENT, NVT, Op,
2883                                      DAG.getConstant(1, getPointerTy()));
2884           if (!isLittleEndian())
2885             std::swap(Lo, Hi);
2886
2887           Ops.push_back(Lo);
2888           Ops.push_back(DAG.getConstant(isSigned, MVT::i32));
2889           Ops.push_back(Hi);
2890           Ops.push_back(DAG.getConstant(isSigned, MVT::i32));
2891         } else {
2892           // Value scalarized into many values.  Unimp for now.
2893           assert(0 && "Cannot expand i64 -> i16 yet!");
2894         }
2895       } else {
2896         // Otherwise, this is a vector type.  We only support legal vectors
2897         // right now.
2898         const PackedType *PTy = cast<PackedType>(Args[i].second);
2899         unsigned NumElems = PTy->getNumElements();
2900         const Type *EltTy = PTy->getElementType();
2901
2902         // Figure out if there is a Packed type corresponding to this Vector
2903         // type.  If so, convert to the packed type.
2904         MVT::ValueType TVT = MVT::getVectorType(getValueType(EltTy), NumElems);
2905         if (TVT != MVT::Other && isTypeLegal(TVT)) {
2906           // Insert a VBIT_CONVERT of the MVT::Vector type to the packed type.
2907           Op = DAG.getNode(ISD::VBIT_CONVERT, TVT, Op);
2908           Ops.push_back(Op);
2909           Ops.push_back(DAG.getConstant(isSigned, MVT::i32));
2910         } else {
2911           assert(0 && "Don't support illegal by-val vector call args yet!");
2912           abort();
2913         }
2914       }
2915       break;
2916     }
2917   }
2918
2919   // Figure out the result value types.
2920   SmallVector<MVT::ValueType, 4> RetTys;
2921
2922   if (RetTy != Type::VoidTy) {
2923     MVT::ValueType VT = getValueType(RetTy);
2924     switch (getTypeAction(VT)) {
2925     default: assert(0 && "Unknown type action!");
2926     case Legal:
2927       RetTys.push_back(VT);
2928       break;
2929     case Promote:
2930       RetTys.push_back(getTypeToTransformTo(VT));
2931       break;
2932     case Expand:
2933       if (VT != MVT::Vector) {
2934         // If this is a large integer, it needs to be reassembled from small
2935         // integers.  Figure out what the source elt type is and how many small
2936         // integers it is.
2937         MVT::ValueType NVT = getTypeToTransformTo(VT);
2938         unsigned NumVals = MVT::getSizeInBits(VT)/MVT::getSizeInBits(NVT);
2939         for (unsigned i = 0; i != NumVals; ++i)
2940           RetTys.push_back(NVT);
2941       } else {
2942         // Otherwise, this is a vector type.  We only support legal vectors
2943         // right now.
2944         const PackedType *PTy = cast<PackedType>(RetTy);
2945         unsigned NumElems = PTy->getNumElements();
2946         const Type *EltTy = PTy->getElementType();
2947
2948         // Figure out if there is a Packed type corresponding to this Vector
2949         // type.  If so, convert to the packed type.
2950         MVT::ValueType TVT = MVT::getVectorType(getValueType(EltTy), NumElems);
2951         if (TVT != MVT::Other && isTypeLegal(TVT)) {
2952           RetTys.push_back(TVT);
2953         } else {
2954           assert(0 && "Don't support illegal by-val vector call results yet!");
2955           abort();
2956         }
2957       }
2958     }
2959   }
2960
2961   RetTys.push_back(MVT::Other);  // Always has a chain.
2962
2963   // Finally, create the CALL node.
2964   SDOperand Res = DAG.getNode(ISD::CALL,
2965                               DAG.getVTList(&RetTys[0], RetTys.size()),
2966                               &Ops[0], Ops.size());
2967
2968   // This returns a pair of operands.  The first element is the
2969   // return value for the function (if RetTy is not VoidTy).  The second
2970   // element is the outgoing token chain.
2971   SDOperand ResVal;
2972   if (RetTys.size() != 1) {
2973     MVT::ValueType VT = getValueType(RetTy);
2974     if (RetTys.size() == 2) {
2975       ResVal = Res;
2976
2977       // If this value was promoted, truncate it down.
2978       if (ResVal.getValueType() != VT) {
2979         if (VT == MVT::Vector) {
2980           // Insert a VBITCONVERT to convert from the packed result type to the
2981           // MVT::Vector type.
2982           unsigned NumElems = cast<PackedType>(RetTy)->getNumElements();
2983           const Type *EltTy = cast<PackedType>(RetTy)->getElementType();
2984
2985           // Figure out if there is a Packed type corresponding to this Vector
2986           // type.  If so, convert to the packed type.
2987           MVT::ValueType TVT = MVT::getVectorType(getValueType(EltTy), NumElems);
2988           if (TVT != MVT::Other && isTypeLegal(TVT)) {
2989             // Insert a VBIT_CONVERT of the FORMAL_ARGUMENTS to a
2990             // "N x PTyElementVT" MVT::Vector type.
2991             ResVal = DAG.getNode(ISD::VBIT_CONVERT, MVT::Vector, ResVal,
2992                                  DAG.getConstant(NumElems, MVT::i32),
2993                                  DAG.getValueType(getValueType(EltTy)));
2994           } else {
2995             abort();
2996           }
2997         } else if (MVT::isInteger(VT)) {
2998           unsigned AssertOp = RetTy->isSigned() ?
2999                                   ISD::AssertSext : ISD::AssertZext;
3000           ResVal = DAG.getNode(AssertOp, ResVal.getValueType(), ResVal,
3001                                DAG.getValueType(VT));
3002           ResVal = DAG.getNode(ISD::TRUNCATE, VT, ResVal);
3003         } else {
3004           assert(MVT::isFloatingPoint(VT));
3005           ResVal = DAG.getNode(ISD::FP_ROUND, VT, ResVal);
3006         }
3007       }
3008     } else if (RetTys.size() == 3) {
3009       ResVal = DAG.getNode(ISD::BUILD_PAIR, VT,
3010                            Res.getValue(0), Res.getValue(1));
3011
3012     } else {
3013       assert(0 && "Case not handled yet!");
3014     }
3015   }
3016
3017   return std::make_pair(ResVal, Res.getValue(Res.Val->getNumValues()-1));
3018 }
3019
3020
3021
3022 // It is always conservatively correct for llvm.returnaddress and
3023 // llvm.frameaddress to return 0.
3024 //
3025 // FIXME: Change this to insert a FRAMEADDR/RETURNADDR node, and have that be
3026 // expanded to 0 if the target wants.
3027 std::pair<SDOperand, SDOperand>
3028 TargetLowering::LowerFrameReturnAddress(bool isFrameAddr, SDOperand Chain,
3029                                         unsigned Depth, SelectionDAG &DAG) {
3030   return std::make_pair(DAG.getConstant(0, getPointerTy()), Chain);
3031 }
3032
3033 SDOperand TargetLowering::LowerOperation(SDOperand Op, SelectionDAG &DAG) {
3034   assert(0 && "LowerOperation not implemented for this target!");
3035   abort();
3036   return SDOperand();
3037 }
3038
3039 SDOperand TargetLowering::CustomPromoteOperation(SDOperand Op,
3040                                                  SelectionDAG &DAG) {
3041   assert(0 && "CustomPromoteOperation not implemented for this target!");
3042   abort();
3043   return SDOperand();
3044 }
3045
3046 void SelectionDAGLowering::visitFrameReturnAddress(CallInst &I, bool isFrame) {
3047   unsigned Depth = (unsigned)cast<ConstantInt>(I.getOperand(1))->getZExtValue();
3048   std::pair<SDOperand,SDOperand> Result =
3049     TLI.LowerFrameReturnAddress(isFrame, getRoot(), Depth, DAG);
3050   setValue(&I, Result.first);
3051   DAG.setRoot(Result.second);
3052 }
3053
3054 /// getMemsetValue - Vectorized representation of the memset value
3055 /// operand.
3056 static SDOperand getMemsetValue(SDOperand Value, MVT::ValueType VT,
3057                                 SelectionDAG &DAG) {
3058   MVT::ValueType CurVT = VT;
3059   if (ConstantSDNode *C = dyn_cast<ConstantSDNode>(Value)) {
3060     uint64_t Val   = C->getValue() & 255;
3061     unsigned Shift = 8;
3062     while (CurVT != MVT::i8) {
3063       Val = (Val << Shift) | Val;
3064       Shift <<= 1;
3065       CurVT = (MVT::ValueType)((unsigned)CurVT - 1);
3066     }
3067     return DAG.getConstant(Val, VT);
3068   } else {
3069     Value = DAG.getNode(ISD::ZERO_EXTEND, VT, Value);
3070     unsigned Shift = 8;
3071     while (CurVT != MVT::i8) {
3072       Value =
3073         DAG.getNode(ISD::OR, VT,
3074                     DAG.getNode(ISD::SHL, VT, Value,
3075                                 DAG.getConstant(Shift, MVT::i8)), Value);
3076       Shift <<= 1;
3077       CurVT = (MVT::ValueType)((unsigned)CurVT - 1);
3078     }
3079
3080     return Value;
3081   }
3082 }
3083
3084 /// getMemsetStringVal - Similar to getMemsetValue. Except this is only
3085 /// used when a memcpy is turned into a memset when the source is a constant
3086 /// string ptr.
3087 static SDOperand getMemsetStringVal(MVT::ValueType VT,
3088                                     SelectionDAG &DAG, TargetLowering &TLI,
3089                                     std::string &Str, unsigned Offset) {
3090   MVT::ValueType CurVT = VT;
3091   uint64_t Val = 0;
3092   unsigned MSB = getSizeInBits(VT) / 8;
3093   if (TLI.isLittleEndian())
3094     Offset = Offset + MSB - 1;
3095   for (unsigned i = 0; i != MSB; ++i) {
3096     Val = (Val << 8) | Str[Offset];
3097     Offset += TLI.isLittleEndian() ? -1 : 1;
3098   }
3099   return DAG.getConstant(Val, VT);
3100 }
3101
3102 /// getMemBasePlusOffset - Returns base and offset node for the
3103 static SDOperand getMemBasePlusOffset(SDOperand Base, unsigned Offset,
3104                                       SelectionDAG &DAG, TargetLowering &TLI) {
3105   MVT::ValueType VT = Base.getValueType();
3106   return DAG.getNode(ISD::ADD, VT, Base, DAG.getConstant(Offset, VT));
3107 }
3108
3109 /// MeetsMaxMemopRequirement - Determines if the number of memory ops required
3110 /// to replace the memset / memcpy is below the threshold. It also returns the
3111 /// types of the sequence of  memory ops to perform memset / memcpy.
3112 static bool MeetsMaxMemopRequirement(std::vector<MVT::ValueType> &MemOps,
3113                                      unsigned Limit, uint64_t Size,
3114                                      unsigned Align, TargetLowering &TLI) {
3115   MVT::ValueType VT;
3116
3117   if (TLI.allowsUnalignedMemoryAccesses()) {
3118     VT = MVT::i64;
3119   } else {
3120     switch (Align & 7) {
3121     case 0:
3122       VT = MVT::i64;
3123       break;
3124     case 4:
3125       VT = MVT::i32;
3126       break;
3127     case 2:
3128       VT = MVT::i16;
3129       break;
3130     default:
3131       VT = MVT::i8;
3132       break;
3133     }
3134   }
3135
3136   MVT::ValueType LVT = MVT::i64;
3137   while (!TLI.isTypeLegal(LVT))
3138     LVT = (MVT::ValueType)((unsigned)LVT - 1);
3139   assert(MVT::isInteger(LVT));
3140
3141   if (VT > LVT)
3142     VT = LVT;
3143
3144   unsigned NumMemOps = 0;
3145   while (Size != 0) {
3146     unsigned VTSize = getSizeInBits(VT) / 8;
3147     while (VTSize > Size) {
3148       VT = (MVT::ValueType)((unsigned)VT - 1);
3149       VTSize >>= 1;
3150     }
3151     assert(MVT::isInteger(VT));
3152
3153     if (++NumMemOps > Limit)
3154       return false;
3155     MemOps.push_back(VT);
3156     Size -= VTSize;
3157   }
3158
3159   return true;
3160 }
3161
3162 void SelectionDAGLowering::visitMemIntrinsic(CallInst &I, unsigned Op) {
3163   SDOperand Op1 = getValue(I.getOperand(1));
3164   SDOperand Op2 = getValue(I.getOperand(2));
3165   SDOperand Op3 = getValue(I.getOperand(3));
3166   SDOperand Op4 = getValue(I.getOperand(4));
3167   unsigned Align = (unsigned)cast<ConstantSDNode>(Op4)->getValue();
3168   if (Align == 0) Align = 1;
3169
3170   if (ConstantSDNode *Size = dyn_cast<ConstantSDNode>(Op3)) {
3171     std::vector<MVT::ValueType> MemOps;
3172
3173     // Expand memset / memcpy to a series of load / store ops
3174     // if the size operand falls below a certain threshold.
3175     SmallVector<SDOperand, 8> OutChains;
3176     switch (Op) {
3177     default: break;  // Do nothing for now.
3178     case ISD::MEMSET: {
3179       if (MeetsMaxMemopRequirement(MemOps, TLI.getMaxStoresPerMemset(),
3180                                    Size->getValue(), Align, TLI)) {
3181         unsigned NumMemOps = MemOps.size();
3182         unsigned Offset = 0;
3183         for (unsigned i = 0; i < NumMemOps; i++) {
3184           MVT::ValueType VT = MemOps[i];
3185           unsigned VTSize = getSizeInBits(VT) / 8;
3186           SDOperand Value = getMemsetValue(Op2, VT, DAG);
3187           SDOperand Store = DAG.getStore(getRoot(), Value,
3188                                     getMemBasePlusOffset(Op1, Offset, DAG, TLI),
3189                                          I.getOperand(1), Offset);
3190           OutChains.push_back(Store);
3191           Offset += VTSize;
3192         }
3193       }
3194       break;
3195     }
3196     case ISD::MEMCPY: {
3197       if (MeetsMaxMemopRequirement(MemOps, TLI.getMaxStoresPerMemcpy(),
3198                                    Size->getValue(), Align, TLI)) {
3199         unsigned NumMemOps = MemOps.size();
3200         unsigned SrcOff = 0, DstOff = 0, SrcDelta = 0;
3201         GlobalAddressSDNode *G = NULL;
3202         std::string Str;
3203         bool CopyFromStr = false;
3204
3205         if (Op2.getOpcode() == ISD::GlobalAddress)
3206           G = cast<GlobalAddressSDNode>(Op2);
3207         else if (Op2.getOpcode() == ISD::ADD &&
3208                  Op2.getOperand(0).getOpcode() == ISD::GlobalAddress &&
3209                  Op2.getOperand(1).getOpcode() == ISD::Constant) {
3210           G = cast<GlobalAddressSDNode>(Op2.getOperand(0));
3211           SrcDelta = cast<ConstantSDNode>(Op2.getOperand(1))->getValue();
3212         }
3213         if (G) {
3214           GlobalVariable *GV = dyn_cast<GlobalVariable>(G->getGlobal());
3215           if (GV) {
3216             Str = GV->getStringValue(false);
3217             if (!Str.empty()) {
3218               CopyFromStr = true;
3219               SrcOff += SrcDelta;
3220             }
3221           }
3222         }
3223
3224         for (unsigned i = 0; i < NumMemOps; i++) {
3225           MVT::ValueType VT = MemOps[i];
3226           unsigned VTSize = getSizeInBits(VT) / 8;
3227           SDOperand Value, Chain, Store;
3228
3229           if (CopyFromStr) {
3230             Value = getMemsetStringVal(VT, DAG, TLI, Str, SrcOff);
3231             Chain = getRoot();
3232             Store =
3233               DAG.getStore(Chain, Value,
3234                            getMemBasePlusOffset(Op1, DstOff, DAG, TLI),
3235                            I.getOperand(1), DstOff);
3236           } else {
3237             Value = DAG.getLoad(VT, getRoot(),
3238                         getMemBasePlusOffset(Op2, SrcOff, DAG, TLI),
3239                         I.getOperand(2), SrcOff);
3240             Chain = Value.getValue(1);
3241             Store =
3242               DAG.getStore(Chain, Value,
3243                            getMemBasePlusOffset(Op1, DstOff, DAG, TLI),
3244                            I.getOperand(1), DstOff);
3245           }
3246           OutChains.push_back(Store);
3247           SrcOff += VTSize;
3248           DstOff += VTSize;
3249         }
3250       }
3251       break;
3252     }
3253     }
3254
3255     if (!OutChains.empty()) {
3256       DAG.setRoot(DAG.getNode(ISD::TokenFactor, MVT::Other,
3257                   &OutChains[0], OutChains.size()));
3258       return;
3259     }
3260   }
3261
3262   DAG.setRoot(DAG.getNode(Op, MVT::Other, getRoot(), Op1, Op2, Op3, Op4));
3263 }
3264
3265 //===----------------------------------------------------------------------===//
3266 // SelectionDAGISel code
3267 //===----------------------------------------------------------------------===//
3268
3269 unsigned SelectionDAGISel::MakeReg(MVT::ValueType VT) {
3270   return RegMap->createVirtualRegister(TLI.getRegClassFor(VT));
3271 }
3272
3273 void SelectionDAGISel::getAnalysisUsage(AnalysisUsage &AU) const {
3274   // FIXME: we only modify the CFG to split critical edges.  This
3275   // updates dom and loop info.
3276   AU.addRequired<AliasAnalysis>();
3277 }
3278
3279
3280 /// OptimizeNoopCopyExpression - We have determined that the specified cast
3281 /// instruction is a noop copy (e.g. it's casting from one pointer type to
3282 /// another, int->uint, or int->sbyte on PPC.
3283 ///
3284 /// Return true if any changes are made.
3285 static bool OptimizeNoopCopyExpression(CastInst *CI) {
3286   BasicBlock *DefBB = CI->getParent();
3287
3288   /// InsertedCasts - Only insert a cast in each block once.
3289   std::map<BasicBlock*, CastInst*> InsertedCasts;
3290
3291   bool MadeChange = false;
3292   for (Value::use_iterator UI = CI->use_begin(), E = CI->use_end();
3293        UI != E; ) {
3294     Use &TheUse = UI.getUse();
3295     Instruction *User = cast<Instruction>(*UI);
3296
3297     // Figure out which BB this cast is used in.  For PHI's this is the
3298     // appropriate predecessor block.
3299     BasicBlock *UserBB = User->getParent();
3300     if (PHINode *PN = dyn_cast<PHINode>(User)) {
3301       unsigned OpVal = UI.getOperandNo()/2;
3302       UserBB = PN->getIncomingBlock(OpVal);
3303     }
3304
3305     // Preincrement use iterator so we don't invalidate it.
3306     ++UI;
3307
3308     // If this user is in the same block as the cast, don't change the cast.
3309     if (UserBB == DefBB) continue;
3310
3311     // If we have already inserted a cast into this block, use it.
3312     CastInst *&InsertedCast = InsertedCasts[UserBB];
3313
3314     if (!InsertedCast) {
3315       BasicBlock::iterator InsertPt = UserBB->begin();
3316       while (isa<PHINode>(InsertPt)) ++InsertPt;
3317
3318       InsertedCast =
3319         new CastInst(CI->getOperand(0), CI->getType(), "", InsertPt);
3320       MadeChange = true;
3321     }
3322
3323     // Replace a use of the cast with a use of the new casat.
3324     TheUse = InsertedCast;
3325   }
3326
3327   // If we removed all uses, nuke the cast.
3328   if (CI->use_empty())
3329     CI->eraseFromParent();
3330
3331   return MadeChange;
3332 }
3333
3334 /// InsertGEPComputeCode - Insert code into BB to compute Ptr+PtrOffset,
3335 /// casting to the type of GEPI.
3336 static Instruction *InsertGEPComputeCode(Instruction *&V, BasicBlock *BB,
3337                                          Instruction *GEPI, Value *Ptr,
3338                                          Value *PtrOffset) {
3339   if (V) return V;   // Already computed.
3340
3341   BasicBlock::iterator InsertPt;
3342   if (BB == GEPI->getParent()) {
3343     // If insert into the GEP's block, insert right after the GEP.
3344     InsertPt = GEPI;
3345     ++InsertPt;
3346   } else {
3347     // Otherwise, insert at the top of BB, after any PHI nodes
3348     InsertPt = BB->begin();
3349     while (isa<PHINode>(InsertPt)) ++InsertPt;
3350   }
3351
3352   // If Ptr is itself a cast, but in some other BB, emit a copy of the cast into
3353   // BB so that there is only one value live across basic blocks (the cast
3354   // operand).
3355   if (CastInst *CI = dyn_cast<CastInst>(Ptr))
3356     if (CI->getParent() != BB && isa<PointerType>(CI->getOperand(0)->getType()))
3357       Ptr = new CastInst(CI->getOperand(0), CI->getType(), "", InsertPt);
3358
3359   // Add the offset, cast it to the right type.
3360   Ptr = BinaryOperator::createAdd(Ptr, PtrOffset, "", InsertPt);
3361   return V = new CastInst(Ptr, GEPI->getType(), "", InsertPt);
3362 }
3363
3364 /// ReplaceUsesOfGEPInst - Replace all uses of RepPtr with inserted code to
3365 /// compute its value.  The RepPtr value can be computed with Ptr+PtrOffset. One
3366 /// trivial way of doing this would be to evaluate Ptr+PtrOffset in RepPtr's
3367 /// block, then ReplaceAllUsesWith'ing everything.  However, we would prefer to
3368 /// sink PtrOffset into user blocks where doing so will likely allow us to fold
3369 /// the constant add into a load or store instruction.  Additionally, if a user
3370 /// is a pointer-pointer cast, we look through it to find its users.
3371 static void ReplaceUsesOfGEPInst(Instruction *RepPtr, Value *Ptr,
3372                                  Constant *PtrOffset, BasicBlock *DefBB,
3373                                  GetElementPtrInst *GEPI,
3374                            std::map<BasicBlock*,Instruction*> &InsertedExprs) {
3375   while (!RepPtr->use_empty()) {
3376     Instruction *User = cast<Instruction>(RepPtr->use_back());
3377
3378     // If the user is a Pointer-Pointer cast, recurse.
3379     if (isa<CastInst>(User) && isa<PointerType>(User->getType())) {
3380       ReplaceUsesOfGEPInst(User, Ptr, PtrOffset, DefBB, GEPI, InsertedExprs);
3381
3382       // Drop the use of RepPtr. The cast is dead.  Don't delete it now, else we
3383       // could invalidate an iterator.
3384       User->setOperand(0, UndefValue::get(RepPtr->getType()));
3385       continue;
3386     }
3387
3388     // If this is a load of the pointer, or a store through the pointer, emit
3389     // the increment into the load/store block.
3390     Instruction *NewVal;
3391     if (isa<LoadInst>(User) ||
3392         (isa<StoreInst>(User) && User->getOperand(0) != RepPtr)) {
3393       NewVal = InsertGEPComputeCode(InsertedExprs[User->getParent()],
3394                                     User->getParent(), GEPI,
3395                                     Ptr, PtrOffset);
3396     } else {
3397       // If this use is not foldable into the addressing mode, use a version
3398       // emitted in the GEP block.
3399       NewVal = InsertGEPComputeCode(InsertedExprs[DefBB], DefBB, GEPI,
3400                                     Ptr, PtrOffset);
3401     }
3402
3403     if (GEPI->getType() != RepPtr->getType()) {
3404       BasicBlock::iterator IP = NewVal;
3405       ++IP;
3406       NewVal = new CastInst(NewVal, RepPtr->getType(), "", IP);
3407     }
3408     User->replaceUsesOfWith(RepPtr, NewVal);
3409   }
3410 }
3411
3412
3413 /// OptimizeGEPExpression - Since we are doing basic-block-at-a-time instruction
3414 /// selection, we want to be a bit careful about some things.  In particular, if
3415 /// we have a GEP instruction that is used in a different block than it is
3416 /// defined, the addressing expression of the GEP cannot be folded into loads or
3417 /// stores that use it.  In this case, decompose the GEP and move constant
3418 /// indices into blocks that use it.
3419 static bool OptimizeGEPExpression(GetElementPtrInst *GEPI,
3420                                   const TargetData *TD) {
3421   // If this GEP is only used inside the block it is defined in, there is no
3422   // need to rewrite it.
3423   bool isUsedOutsideDefBB = false;
3424   BasicBlock *DefBB = GEPI->getParent();
3425   for (Value::use_iterator UI = GEPI->use_begin(), E = GEPI->use_end();
3426        UI != E; ++UI) {
3427     if (cast<Instruction>(*UI)->getParent() != DefBB) {
3428       isUsedOutsideDefBB = true;
3429       break;
3430     }
3431   }
3432   if (!isUsedOutsideDefBB) return false;
3433
3434   // If this GEP has no non-zero constant indices, there is nothing we can do,
3435   // ignore it.
3436   bool hasConstantIndex = false;
3437   bool hasVariableIndex = false;
3438   for (GetElementPtrInst::op_iterator OI = GEPI->op_begin()+1,
3439        E = GEPI->op_end(); OI != E; ++OI) {
3440     if (ConstantInt *CI = dyn_cast<ConstantInt>(*OI)) {
3441       if (CI->getZExtValue()) {
3442         hasConstantIndex = true;
3443         break;
3444       }
3445     } else {
3446       hasVariableIndex = true;
3447     }
3448   }
3449
3450   // If this is a "GEP X, 0, 0, 0", turn this into a cast.
3451   if (!hasConstantIndex && !hasVariableIndex) {
3452     Value *NC = new CastInst(GEPI->getOperand(0), GEPI->getType(),
3453                              GEPI->getName(), GEPI);
3454     GEPI->replaceAllUsesWith(NC);
3455     GEPI->eraseFromParent();
3456     return true;
3457   }
3458
3459   // If this is a GEP &Alloca, 0, 0, forward subst the frame index into uses.
3460   if (!hasConstantIndex && !isa<AllocaInst>(GEPI->getOperand(0)))
3461     return false;
3462
3463   // Otherwise, decompose the GEP instruction into multiplies and adds.  Sum the
3464   // constant offset (which we now know is non-zero) and deal with it later.
3465   uint64_t ConstantOffset = 0;
3466   const Type *UIntPtrTy = TD->getIntPtrType();
3467   Value *Ptr = new CastInst(GEPI->getOperand(0), UIntPtrTy, "", GEPI);
3468   const Type *Ty = GEPI->getOperand(0)->getType();
3469
3470   for (GetElementPtrInst::op_iterator OI = GEPI->op_begin()+1,
3471        E = GEPI->op_end(); OI != E; ++OI) {
3472     Value *Idx = *OI;
3473     if (const StructType *StTy = dyn_cast<StructType>(Ty)) {
3474       unsigned Field = cast<ConstantInt>(Idx)->getZExtValue();
3475       if (Field)
3476         ConstantOffset += TD->getStructLayout(StTy)->MemberOffsets[Field];
3477       Ty = StTy->getElementType(Field);
3478     } else {
3479       Ty = cast<SequentialType>(Ty)->getElementType();
3480
3481       // Handle constant subscripts.
3482       if (ConstantInt *CI = dyn_cast<ConstantInt>(Idx)) {
3483         if (CI->getZExtValue() == 0) continue;
3484         if (CI->getType()->isSigned())
3485           ConstantOffset += (int64_t)TD->getTypeSize(Ty)*CI->getSExtValue();
3486         else
3487           ConstantOffset += TD->getTypeSize(Ty)*CI->getZExtValue();
3488         continue;
3489       }
3490
3491       // Ptr = Ptr + Idx * ElementSize;
3492
3493       // Cast Idx to UIntPtrTy if needed.
3494       Idx = new CastInst(Idx, UIntPtrTy, "", GEPI);
3495
3496       uint64_t ElementSize = TD->getTypeSize(Ty);
3497       // Mask off bits that should not be set.
3498       ElementSize &= ~0ULL >> (64-UIntPtrTy->getPrimitiveSizeInBits());
3499       Constant *SizeCst = ConstantInt::get(UIntPtrTy, ElementSize);
3500
3501       // Multiply by the element size and add to the base.
3502       Idx = BinaryOperator::createMul(Idx, SizeCst, "", GEPI);
3503       Ptr = BinaryOperator::createAdd(Ptr, Idx, "", GEPI);
3504     }
3505   }
3506
3507   // Make sure that the offset fits in uintptr_t.
3508   ConstantOffset &= ~0ULL >> (64-UIntPtrTy->getPrimitiveSizeInBits());
3509   Constant *PtrOffset = ConstantInt::get(UIntPtrTy, ConstantOffset);
3510
3511   // Okay, we have now emitted all of the variable index parts to the BB that
3512   // the GEP is defined in.  Loop over all of the using instructions, inserting
3513   // an "add Ptr, ConstantOffset" into each block that uses it and update the
3514   // instruction to use the newly computed value, making GEPI dead.  When the
3515   // user is a load or store instruction address, we emit the add into the user
3516   // block, otherwise we use a canonical version right next to the gep (these
3517   // won't be foldable as addresses, so we might as well share the computation).
3518
3519   std::map<BasicBlock*,Instruction*> InsertedExprs;
3520   ReplaceUsesOfGEPInst(GEPI, Ptr, PtrOffset, DefBB, GEPI, InsertedExprs);
3521
3522   // Finally, the GEP is dead, remove it.
3523   GEPI->eraseFromParent();
3524
3525   return true;
3526 }
3527
3528
3529 /// SplitEdgeNicely - Split the critical edge from TI to it's specified
3530 /// successor if it will improve codegen.  We only do this if the successor has
3531 /// phi nodes (otherwise critical edges are ok).  If there is already another
3532 /// predecessor of the succ that is empty (and thus has no phi nodes), use it
3533 /// instead of introducing a new block.
3534 static void SplitEdgeNicely(TerminatorInst *TI, unsigned SuccNum, Pass *P) {
3535   BasicBlock *TIBB = TI->getParent();
3536   BasicBlock *Dest = TI->getSuccessor(SuccNum);
3537   assert(isa<PHINode>(Dest->begin()) &&
3538          "This should only be called if Dest has a PHI!");
3539
3540   /// TIPHIValues - This array is lazily computed to determine the values of
3541   /// PHIs in Dest that TI would provide.
3542   std::vector<Value*> TIPHIValues;
3543
3544   // Check to see if Dest has any blocks that can be used as a split edge for
3545   // this terminator.
3546   for (pred_iterator PI = pred_begin(Dest), E = pred_end(Dest); PI != E; ++PI) {
3547     BasicBlock *Pred = *PI;
3548     // To be usable, the pred has to end with an uncond branch to the dest.
3549     BranchInst *PredBr = dyn_cast<BranchInst>(Pred->getTerminator());
3550     if (!PredBr || !PredBr->isUnconditional() ||
3551         // Must be empty other than the branch.
3552         &Pred->front() != PredBr)
3553       continue;
3554
3555     // Finally, since we know that Dest has phi nodes in it, we have to make
3556     // sure that jumping to Pred will have the same affect as going to Dest in
3557     // terms of PHI values.
3558     PHINode *PN;
3559     unsigned PHINo = 0;
3560     bool FoundMatch = true;
3561     for (BasicBlock::iterator I = Dest->begin();
3562          (PN = dyn_cast<PHINode>(I)); ++I, ++PHINo) {
3563       if (PHINo == TIPHIValues.size())
3564         TIPHIValues.push_back(PN->getIncomingValueForBlock(TIBB));
3565
3566       // If the PHI entry doesn't work, we can't use this pred.
3567       if (TIPHIValues[PHINo] != PN->getIncomingValueForBlock(Pred)) {
3568         FoundMatch = false;
3569         break;
3570       }
3571     }
3572
3573     // If we found a workable predecessor, change TI to branch to Succ.
3574     if (FoundMatch) {
3575       Dest->removePredecessor(TIBB);
3576       TI->setSuccessor(SuccNum, Pred);
3577       return;
3578     }
3579   }
3580
3581   SplitCriticalEdge(TI, SuccNum, P, true);
3582 }
3583
3584
3585 bool SelectionDAGISel::runOnFunction(Function &Fn) {
3586   MachineFunction &MF = MachineFunction::construct(&Fn, TLI.getTargetMachine());
3587   RegMap = MF.getSSARegMap();
3588   DEBUG(std::cerr << "\n\n\n=== " << Fn.getName() << "\n");
3589
3590   // First, split all critical edges.
3591   //
3592   // In this pass we also look for GEP and cast instructions that are used
3593   // across basic blocks and rewrite them to improve basic-block-at-a-time
3594   // selection.
3595   //
3596   bool MadeChange = true;
3597   while (MadeChange) {
3598     MadeChange = false;
3599   for (Function::iterator BB = Fn.begin(), E = Fn.end(); BB != E; ++BB) {
3600     // Split all critical edges where the dest block has a PHI.
3601     TerminatorInst *BBTI = BB->getTerminator();
3602     if (BBTI->getNumSuccessors() > 1) {
3603       for (unsigned i = 0, e = BBTI->getNumSuccessors(); i != e; ++i)
3604         if (isa<PHINode>(BBTI->getSuccessor(i)->begin()) &&
3605             isCriticalEdge(BBTI, i, true))
3606           SplitEdgeNicely(BBTI, i, this);
3607     }
3608
3609
3610     for (BasicBlock::iterator BBI = BB->begin(), E = BB->end(); BBI != E; ) {
3611       Instruction *I = BBI++;
3612       if (GetElementPtrInst *GEPI = dyn_cast<GetElementPtrInst>(I)) {
3613         MadeChange |= OptimizeGEPExpression(GEPI, TLI.getTargetData());
3614       } else if (CastInst *CI = dyn_cast<CastInst>(I)) {
3615         // If the source of the cast is a constant, then this should have
3616         // already been constant folded.  The only reason NOT to constant fold
3617         // it is if something (e.g. LSR) was careful to place the constant
3618         // evaluation in a block other than then one that uses it (e.g. to hoist
3619         // the address of globals out of a loop).  If this is the case, we don't
3620         // want to forward-subst the cast.
3621         if (isa<Constant>(CI->getOperand(0)))
3622           continue;
3623
3624         // If this is a noop copy, sink it into user blocks to reduce the number
3625         // of virtual registers that must be created and coallesced.
3626         MVT::ValueType SrcVT = TLI.getValueType(CI->getOperand(0)->getType());
3627         MVT::ValueType DstVT = TLI.getValueType(CI->getType());
3628
3629         // This is an fp<->int conversion?
3630         if (MVT::isInteger(SrcVT) != MVT::isInteger(DstVT))
3631           continue;
3632
3633         // If this is an extension, it will be a zero or sign extension, which
3634         // isn't a noop.
3635         if (SrcVT < DstVT) continue;
3636
3637         // If these values will be promoted, find out what they will be promoted
3638         // to.  This helps us consider truncates on PPC as noop copies when they
3639         // are.
3640         if (TLI.getTypeAction(SrcVT) == TargetLowering::Promote)
3641           SrcVT = TLI.getTypeToTransformTo(SrcVT);
3642         if (TLI.getTypeAction(DstVT) == TargetLowering::Promote)
3643           DstVT = TLI.getTypeToTransformTo(DstVT);
3644
3645         // If, after promotion, these are the same types, this is a noop copy.
3646         if (SrcVT == DstVT)
3647           MadeChange |= OptimizeNoopCopyExpression(CI);
3648       }
3649     }
3650   }
3651   }
3652
3653   FunctionLoweringInfo FuncInfo(TLI, Fn, MF);
3654
3655   for (Function::iterator I = Fn.begin(), E = Fn.end(); I != E; ++I)
3656     SelectBasicBlock(I, MF, FuncInfo);
3657
3658   return true;
3659 }
3660
3661 SDOperand SelectionDAGLowering::CopyValueToVirtualRegister(Value *V,
3662                                                            unsigned Reg) {
3663   SDOperand Op = getValue(V);
3664   assert((Op.getOpcode() != ISD::CopyFromReg ||
3665           cast<RegisterSDNode>(Op.getOperand(1))->getReg() != Reg) &&
3666          "Copy from a reg to the same reg!");
3667
3668   // If this type is not legal, we must make sure to not create an invalid
3669   // register use.
3670   MVT::ValueType SrcVT = Op.getValueType();
3671   MVT::ValueType DestVT = TLI.getTypeToTransformTo(SrcVT);
3672   if (SrcVT == DestVT) {
3673     return DAG.getCopyToReg(getRoot(), Reg, Op);
3674   } else if (SrcVT == MVT::Vector) {
3675     // Handle copies from generic vectors to registers.
3676     MVT::ValueType PTyElementVT, PTyLegalElementVT;
3677     unsigned NE = TLI.getPackedTypeBreakdown(cast<PackedType>(V->getType()),
3678                                              PTyElementVT, PTyLegalElementVT);
3679
3680     // Insert a VBIT_CONVERT of the input vector to a "N x PTyElementVT"
3681     // MVT::Vector type.
3682     Op = DAG.getNode(ISD::VBIT_CONVERT, MVT::Vector, Op,
3683                      DAG.getConstant(NE, MVT::i32),
3684                      DAG.getValueType(PTyElementVT));
3685
3686     // Loop over all of the elements of the resultant vector,
3687     // VEXTRACT_VECTOR_ELT'ing them, converting them to PTyLegalElementVT, then
3688     // copying them into output registers.
3689     SmallVector<SDOperand, 8> OutChains;
3690     SDOperand Root = getRoot();
3691     for (unsigned i = 0; i != NE; ++i) {
3692       SDOperand Elt = DAG.getNode(ISD::VEXTRACT_VECTOR_ELT, PTyElementVT,
3693                                   Op, DAG.getConstant(i, TLI.getPointerTy()));
3694       if (PTyElementVT == PTyLegalElementVT) {
3695         // Elements are legal.
3696         OutChains.push_back(DAG.getCopyToReg(Root, Reg++, Elt));
3697       } else if (PTyLegalElementVT > PTyElementVT) {
3698         // Elements are promoted.
3699         if (MVT::isFloatingPoint(PTyLegalElementVT))
3700           Elt = DAG.getNode(ISD::FP_EXTEND, PTyLegalElementVT, Elt);
3701         else
3702           Elt = DAG.getNode(ISD::ANY_EXTEND, PTyLegalElementVT, Elt);
3703         OutChains.push_back(DAG.getCopyToReg(Root, Reg++, Elt));
3704       } else {
3705         // Elements are expanded.
3706         // The src value is expanded into multiple registers.
3707         SDOperand Lo = DAG.getNode(ISD::EXTRACT_ELEMENT, PTyLegalElementVT,
3708                                    Elt, DAG.getConstant(0, TLI.getPointerTy()));
3709         SDOperand Hi = DAG.getNode(ISD::EXTRACT_ELEMENT, PTyLegalElementVT,
3710                                    Elt, DAG.getConstant(1, TLI.getPointerTy()));
3711         OutChains.push_back(DAG.getCopyToReg(Root, Reg++, Lo));
3712         OutChains.push_back(DAG.getCopyToReg(Root, Reg++, Hi));
3713       }
3714     }
3715     return DAG.getNode(ISD::TokenFactor, MVT::Other,
3716                        &OutChains[0], OutChains.size());
3717   } else if (SrcVT < DestVT) {
3718     // The src value is promoted to the register.
3719     if (MVT::isFloatingPoint(SrcVT))
3720       Op = DAG.getNode(ISD::FP_EXTEND, DestVT, Op);
3721     else
3722       Op = DAG.getNode(ISD::ANY_EXTEND, DestVT, Op);
3723     return DAG.getCopyToReg(getRoot(), Reg, Op);
3724   } else  {
3725     // The src value is expanded into multiple registers.
3726     SDOperand Lo = DAG.getNode(ISD::EXTRACT_ELEMENT, DestVT,
3727                                Op, DAG.getConstant(0, TLI.getPointerTy()));
3728     SDOperand Hi = DAG.getNode(ISD::EXTRACT_ELEMENT, DestVT,
3729                                Op, DAG.getConstant(1, TLI.getPointerTy()));
3730     Op = DAG.getCopyToReg(getRoot(), Reg, Lo);
3731     return DAG.getCopyToReg(Op, Reg+1, Hi);
3732   }
3733 }
3734
3735 void SelectionDAGISel::
3736 LowerArguments(BasicBlock *BB, SelectionDAGLowering &SDL,
3737                std::vector<SDOperand> &UnorderedChains) {
3738   // If this is the entry block, emit arguments.
3739   Function &F = *BB->getParent();
3740   FunctionLoweringInfo &FuncInfo = SDL.FuncInfo;
3741   SDOperand OldRoot = SDL.DAG.getRoot();
3742   std::vector<SDOperand> Args = TLI.LowerArguments(F, SDL.DAG);
3743
3744   unsigned a = 0;
3745   for (Function::arg_iterator AI = F.arg_begin(), E = F.arg_end();
3746        AI != E; ++AI, ++a)
3747     if (!AI->use_empty()) {
3748       SDL.setValue(AI, Args[a]);
3749
3750       // If this argument is live outside of the entry block, insert a copy from
3751       // whereever we got it to the vreg that other BB's will reference it as.
3752       if (FuncInfo.ValueMap.count(AI)) {
3753         SDOperand Copy =
3754           SDL.CopyValueToVirtualRegister(AI, FuncInfo.ValueMap[AI]);
3755         UnorderedChains.push_back(Copy);
3756       }
3757     }
3758
3759   // Finally, if the target has anything special to do, allow it to do so.
3760   // FIXME: this should insert code into the DAG!
3761   EmitFunctionEntryCode(F, SDL.DAG.getMachineFunction());
3762 }
3763
3764 void SelectionDAGISel::BuildSelectionDAG(SelectionDAG &DAG, BasicBlock *LLVMBB,
3765        std::vector<std::pair<MachineInstr*, unsigned> > &PHINodesToUpdate,
3766                                          FunctionLoweringInfo &FuncInfo) {
3767   SelectionDAGLowering SDL(DAG, TLI, FuncInfo);
3768
3769   std::vector<SDOperand> UnorderedChains;
3770
3771   // Lower any arguments needed in this block if this is the entry block.
3772   if (LLVMBB == &LLVMBB->getParent()->front())
3773     LowerArguments(LLVMBB, SDL, UnorderedChains);
3774
3775   BB = FuncInfo.MBBMap[LLVMBB];
3776   SDL.setCurrentBasicBlock(BB);
3777
3778   // Lower all of the non-terminator instructions.
3779   for (BasicBlock::iterator I = LLVMBB->begin(), E = --LLVMBB->end();
3780        I != E; ++I)
3781     SDL.visit(*I);
3782
3783   // Ensure that all instructions which are used outside of their defining
3784   // blocks are available as virtual registers.
3785   for (BasicBlock::iterator I = LLVMBB->begin(), E = LLVMBB->end(); I != E;++I)
3786     if (!I->use_empty() && !isa<PHINode>(I)) {
3787       std::map<const Value*, unsigned>::iterator VMI =FuncInfo.ValueMap.find(I);
3788       if (VMI != FuncInfo.ValueMap.end())
3789         UnorderedChains.push_back(
3790                                 SDL.CopyValueToVirtualRegister(I, VMI->second));
3791     }
3792
3793   // Handle PHI nodes in successor blocks.  Emit code into the SelectionDAG to
3794   // ensure constants are generated when needed.  Remember the virtual registers
3795   // that need to be added to the Machine PHI nodes as input.  We cannot just
3796   // directly add them, because expansion might result in multiple MBB's for one
3797   // BB.  As such, the start of the BB might correspond to a different MBB than
3798   // the end.
3799   //
3800   TerminatorInst *TI = LLVMBB->getTerminator();
3801
3802   // Emit constants only once even if used by multiple PHI nodes.
3803   std::map<Constant*, unsigned> ConstantsOut;
3804
3805   // Vector bool would be better, but vector<bool> is really slow.
3806   std::vector<unsigned char> SuccsHandled;
3807   if (TI->getNumSuccessors())
3808     SuccsHandled.resize(BB->getParent()->getNumBlockIDs());
3809
3810   // Check successor nodes PHI nodes that expect a constant to be available from
3811   // this block.
3812   for (unsigned succ = 0, e = TI->getNumSuccessors(); succ != e; ++succ) {
3813     BasicBlock *SuccBB = TI->getSuccessor(succ);
3814     if (!isa<PHINode>(SuccBB->begin())) continue;
3815     MachineBasicBlock *SuccMBB = FuncInfo.MBBMap[SuccBB];
3816
3817     // If this terminator has multiple identical successors (common for
3818     // switches), only handle each succ once.
3819     unsigned SuccMBBNo = SuccMBB->getNumber();
3820     if (SuccsHandled[SuccMBBNo]) continue;
3821     SuccsHandled[SuccMBBNo] = true;
3822
3823     MachineBasicBlock::iterator MBBI = SuccMBB->begin();
3824     PHINode *PN;
3825
3826     // At this point we know that there is a 1-1 correspondence between LLVM PHI
3827     // nodes and Machine PHI nodes, but the incoming operands have not been
3828     // emitted yet.
3829     for (BasicBlock::iterator I = SuccBB->begin();
3830          (PN = dyn_cast<PHINode>(I)); ++I) {
3831       // Ignore dead phi's.
3832       if (PN->use_empty()) continue;
3833
3834       unsigned Reg;
3835       Value *PHIOp = PN->getIncomingValueForBlock(LLVMBB);
3836       if (Constant *C = dyn_cast<Constant>(PHIOp)) {
3837         unsigned &RegOut = ConstantsOut[C];
3838         if (RegOut == 0) {
3839           RegOut = FuncInfo.CreateRegForValue(C);
3840           UnorderedChains.push_back(
3841                            SDL.CopyValueToVirtualRegister(C, RegOut));
3842         }
3843         Reg = RegOut;
3844       } else {
3845         Reg = FuncInfo.ValueMap[PHIOp];
3846         if (Reg == 0) {
3847           assert(isa<AllocaInst>(PHIOp) &&
3848                  FuncInfo.StaticAllocaMap.count(cast<AllocaInst>(PHIOp)) &&
3849                  "Didn't codegen value into a register!??");
3850           Reg = FuncInfo.CreateRegForValue(PHIOp);
3851           UnorderedChains.push_back(
3852                            SDL.CopyValueToVirtualRegister(PHIOp, Reg));
3853         }
3854       }
3855
3856       // Remember that this register needs to added to the machine PHI node as
3857       // the input for this MBB.
3858       MVT::ValueType VT = TLI.getValueType(PN->getType());
3859       unsigned NumElements;
3860       if (VT != MVT::Vector)
3861         NumElements = TLI.getNumElements(VT);
3862       else {
3863         MVT::ValueType VT1,VT2;
3864         NumElements =
3865           TLI.getPackedTypeBreakdown(cast<PackedType>(PN->getType()),
3866                                      VT1, VT2);
3867       }
3868       for (unsigned i = 0, e = NumElements; i != e; ++i)
3869         PHINodesToUpdate.push_back(std::make_pair(MBBI++, Reg+i));
3870     }
3871   }
3872   ConstantsOut.clear();
3873
3874   // Turn all of the unordered chains into one factored node.
3875   if (!UnorderedChains.empty()) {
3876     SDOperand Root = SDL.getRoot();
3877     if (Root.getOpcode() != ISD::EntryToken) {
3878       unsigned i = 0, e = UnorderedChains.size();
3879       for (; i != e; ++i) {
3880         assert(UnorderedChains[i].Val->getNumOperands() > 1);
3881         if (UnorderedChains[i].Val->getOperand(0) == Root)
3882           break;  // Don't add the root if we already indirectly depend on it.
3883       }
3884
3885       if (i == e)
3886         UnorderedChains.push_back(Root);
3887     }
3888     DAG.setRoot(DAG.getNode(ISD::TokenFactor, MVT::Other,
3889                             &UnorderedChains[0], UnorderedChains.size()));
3890   }
3891
3892   // Lower the terminator after the copies are emitted.
3893   SDL.visit(*LLVMBB->getTerminator());
3894
3895   // Copy over any CaseBlock records that may now exist due to SwitchInst
3896   // lowering, as well as any jump table information.
3897   SwitchCases.clear();
3898   SwitchCases = SDL.SwitchCases;
3899   JT = SDL.JT;
3900
3901   // Make sure the root of the DAG is up-to-date.
3902   DAG.setRoot(SDL.getRoot());
3903 }
3904
3905 void SelectionDAGISel::CodeGenAndEmitDAG(SelectionDAG &DAG) {
3906   // Get alias analysis for load/store combining.
3907   AliasAnalysis &AA = getAnalysis<AliasAnalysis>();
3908
3909   // Run the DAG combiner in pre-legalize mode.
3910   DAG.Combine(false, AA);
3911
3912   DEBUG(std::cerr << "Lowered selection DAG:\n");
3913   DEBUG(DAG.dump());
3914
3915   // Second step, hack on the DAG until it only uses operations and types that
3916   // the target supports.
3917   DAG.Legalize();
3918
3919   DEBUG(std::cerr << "Legalized selection DAG:\n");
3920   DEBUG(DAG.dump());
3921
3922   // Run the DAG combiner in post-legalize mode.
3923   DAG.Combine(true, AA);
3924
3925   if (ViewISelDAGs) DAG.viewGraph();
3926
3927   // Third, instruction select all of the operations to machine code, adding the
3928   // code to the MachineBasicBlock.
3929   InstructionSelectBasicBlock(DAG);
3930
3931   DEBUG(std::cerr << "Selected machine code:\n");
3932   DEBUG(BB->dump());
3933 }
3934
3935 void SelectionDAGISel::SelectBasicBlock(BasicBlock *LLVMBB, MachineFunction &MF,
3936                                         FunctionLoweringInfo &FuncInfo) {
3937   std::vector<std::pair<MachineInstr*, unsigned> > PHINodesToUpdate;
3938   {
3939     SelectionDAG DAG(TLI, MF, getAnalysisToUpdate<MachineDebugInfo>());
3940     CurDAG = &DAG;
3941
3942     // First step, lower LLVM code to some DAG.  This DAG may use operations and
3943     // types that are not supported by the target.
3944     BuildSelectionDAG(DAG, LLVMBB, PHINodesToUpdate, FuncInfo);
3945
3946     // Second step, emit the lowered DAG as machine code.
3947     CodeGenAndEmitDAG(DAG);
3948   }
3949
3950   // Next, now that we know what the last MBB the LLVM BB expanded is, update
3951   // PHI nodes in successors.
3952   if (SwitchCases.empty() && JT.Reg == 0) {
3953     for (unsigned i = 0, e = PHINodesToUpdate.size(); i != e; ++i) {
3954       MachineInstr *PHI = PHINodesToUpdate[i].first;
3955       assert(PHI->getOpcode() == TargetInstrInfo::PHI &&
3956              "This is not a machine PHI node that we are updating!");
3957       PHI->addRegOperand(PHINodesToUpdate[i].second, false);
3958       PHI->addMachineBasicBlockOperand(BB);
3959     }
3960     return;
3961   }
3962
3963   // If the JumpTable record is filled in, then we need to emit a jump table.
3964   // Updating the PHI nodes is tricky in this case, since we need to determine
3965   // whether the PHI is a successor of the range check MBB or the jump table MBB
3966   if (JT.Reg) {
3967     assert(SwitchCases.empty() && "Cannot have jump table and lowered switch");
3968     SelectionDAG SDAG(TLI, MF, getAnalysisToUpdate<MachineDebugInfo>());
3969     CurDAG = &SDAG;
3970     SelectionDAGLowering SDL(SDAG, TLI, FuncInfo);
3971     MachineBasicBlock *RangeBB = BB;
3972     // Set the current basic block to the mbb we wish to insert the code into
3973     BB = JT.MBB;
3974     SDL.setCurrentBasicBlock(BB);
3975     // Emit the code
3976     SDL.visitJumpTable(JT);
3977     SDAG.setRoot(SDL.getRoot());
3978     CodeGenAndEmitDAG(SDAG);
3979     // Update PHI Nodes
3980     for (unsigned pi = 0, pe = PHINodesToUpdate.size(); pi != pe; ++pi) {
3981       MachineInstr *PHI = PHINodesToUpdate[pi].first;
3982       MachineBasicBlock *PHIBB = PHI->getParent();
3983       assert(PHI->getOpcode() == TargetInstrInfo::PHI &&
3984              "This is not a machine PHI node that we are updating!");
3985       if (PHIBB == JT.Default) {
3986         PHI->addRegOperand(PHINodesToUpdate[pi].second, false);
3987         PHI->addMachineBasicBlockOperand(RangeBB);
3988       }
3989       if (BB->succ_end() != std::find(BB->succ_begin(),BB->succ_end(), PHIBB)) {
3990         PHI->addRegOperand(PHINodesToUpdate[pi].second, false);
3991         PHI->addMachineBasicBlockOperand(BB);
3992       }
3993     }
3994     return;
3995   }
3996
3997   // If the switch block involved a branch to one of the actual successors, we
3998   // need to update PHI nodes in that block.
3999   for (unsigned i = 0, e = PHINodesToUpdate.size(); i != e; ++i) {
4000     MachineInstr *PHI = PHINodesToUpdate[i].first;
4001     assert(PHI->getOpcode() == TargetInstrInfo::PHI &&
4002            "This is not a machine PHI node that we are updating!");
4003     if (BB->isSuccessor(PHI->getParent())) {
4004       PHI->addRegOperand(PHINodesToUpdate[i].second, false);
4005       PHI->addMachineBasicBlockOperand(BB);
4006     }
4007   }
4008
4009   // If we generated any switch lowering information, build and codegen any
4010   // additional DAGs necessary.
4011   for (unsigned i = 0, e = SwitchCases.size(); i != e; ++i) {
4012     SelectionDAG SDAG(TLI, MF, getAnalysisToUpdate<MachineDebugInfo>());
4013     CurDAG = &SDAG;
4014     SelectionDAGLowering SDL(SDAG, TLI, FuncInfo);
4015
4016     // Set the current basic block to the mbb we wish to insert the code into
4017     BB = SwitchCases[i].ThisBB;
4018     SDL.setCurrentBasicBlock(BB);
4019
4020     // Emit the code
4021     SDL.visitSwitchCase(SwitchCases[i]);
4022     SDAG.setRoot(SDL.getRoot());
4023     CodeGenAndEmitDAG(SDAG);
4024
4025     // Handle any PHI nodes in successors of this chunk, as if we were coming
4026     // from the original BB before switch expansion.  Note that PHI nodes can
4027     // occur multiple times in PHINodesToUpdate.  We have to be very careful to
4028     // handle them the right number of times.
4029     while ((BB = SwitchCases[i].TrueBB)) {  // Handle LHS and RHS.
4030       for (MachineBasicBlock::iterator Phi = BB->begin();
4031            Phi != BB->end() && Phi->getOpcode() == TargetInstrInfo::PHI; ++Phi){
4032         // This value for this PHI node is recorded in PHINodesToUpdate, get it.
4033         for (unsigned pn = 0; ; ++pn) {
4034           assert(pn != PHINodesToUpdate.size() && "Didn't find PHI entry!");
4035           if (PHINodesToUpdate[pn].first == Phi) {
4036             Phi->addRegOperand(PHINodesToUpdate[pn].second, false);
4037             Phi->addMachineBasicBlockOperand(SwitchCases[i].ThisBB);
4038             break;
4039           }
4040         }
4041       }
4042
4043       // Don't process RHS if same block as LHS.
4044       if (BB == SwitchCases[i].FalseBB)
4045         SwitchCases[i].FalseBB = 0;
4046
4047       // If we haven't handled the RHS, do so now.  Otherwise, we're done.
4048       SwitchCases[i].TrueBB = SwitchCases[i].FalseBB;
4049       SwitchCases[i].FalseBB = 0;
4050     }
4051     assert(SwitchCases[i].TrueBB == 0 && SwitchCases[i].FalseBB == 0);
4052   }
4053 }
4054
4055
4056 //===----------------------------------------------------------------------===//
4057 /// ScheduleAndEmitDAG - Pick a safe ordering and emit instructions for each
4058 /// target node in the graph.
4059 void SelectionDAGISel::ScheduleAndEmitDAG(SelectionDAG &DAG) {
4060   if (ViewSchedDAGs) DAG.viewGraph();
4061
4062   RegisterScheduler::FunctionPassCtor Ctor = RegisterScheduler::getDefault();
4063
4064   if (!Ctor) {
4065     Ctor = ISHeuristic;
4066     RegisterScheduler::setDefault(Ctor);
4067   }
4068
4069   ScheduleDAG *SL = Ctor(this, &DAG, BB);
4070   BB = SL->Run();
4071   delete SL;
4072 }
4073
4074
4075 HazardRecognizer *SelectionDAGISel::CreateTargetHazardRecognizer() {
4076   return new HazardRecognizer();
4077 }
4078
4079 //===----------------------------------------------------------------------===//
4080 // Helper functions used by the generated instruction selector.
4081 //===----------------------------------------------------------------------===//
4082 // Calls to these methods are generated by tblgen.
4083
4084 /// CheckAndMask - The isel is trying to match something like (and X, 255).  If
4085 /// the dag combiner simplified the 255, we still want to match.  RHS is the
4086 /// actual value in the DAG on the RHS of an AND, and DesiredMaskS is the value
4087 /// specified in the .td file (e.g. 255).
4088 bool SelectionDAGISel::CheckAndMask(SDOperand LHS, ConstantSDNode *RHS,
4089                                     int64_t DesiredMaskS) {
4090   uint64_t ActualMask = RHS->getValue();
4091   uint64_t DesiredMask =DesiredMaskS & MVT::getIntVTBitMask(LHS.getValueType());
4092
4093   // If the actual mask exactly matches, success!
4094   if (ActualMask == DesiredMask)
4095     return true;
4096
4097   // If the actual AND mask is allowing unallowed bits, this doesn't match.
4098   if (ActualMask & ~DesiredMask)
4099     return false;
4100
4101   // Otherwise, the DAG Combiner may have proven that the value coming in is
4102   // either already zero or is not demanded.  Check for known zero input bits.
4103   uint64_t NeededMask = DesiredMask & ~ActualMask;
4104   if (getTargetLowering().MaskedValueIsZero(LHS, NeededMask))
4105     return true;
4106
4107   // TODO: check to see if missing bits are just not demanded.
4108
4109   // Otherwise, this pattern doesn't match.
4110   return false;
4111 }
4112
4113 /// CheckOrMask - The isel is trying to match something like (or X, 255).  If
4114 /// the dag combiner simplified the 255, we still want to match.  RHS is the
4115 /// actual value in the DAG on the RHS of an OR, and DesiredMaskS is the value
4116 /// specified in the .td file (e.g. 255).
4117 bool SelectionDAGISel::CheckOrMask(SDOperand LHS, ConstantSDNode *RHS,
4118                                     int64_t DesiredMaskS) {
4119   uint64_t ActualMask = RHS->getValue();
4120   uint64_t DesiredMask =DesiredMaskS & MVT::getIntVTBitMask(LHS.getValueType());
4121
4122   // If the actual mask exactly matches, success!
4123   if (ActualMask == DesiredMask)
4124     return true;
4125
4126   // If the actual AND mask is allowing unallowed bits, this doesn't match.
4127   if (ActualMask & ~DesiredMask)
4128     return false;
4129
4130   // Otherwise, the DAG Combiner may have proven that the value coming in is
4131   // either already zero or is not demanded.  Check for known zero input bits.
4132   uint64_t NeededMask = DesiredMask & ~ActualMask;
4133
4134   uint64_t KnownZero, KnownOne;
4135   getTargetLowering().ComputeMaskedBits(LHS, NeededMask, KnownZero, KnownOne);
4136
4137   // If all the missing bits in the or are already known to be set, match!
4138   if ((NeededMask & KnownOne) == NeededMask)
4139     return true;
4140
4141   // TODO: check to see if missing bits are just not demanded.
4142
4143   // Otherwise, this pattern doesn't match.
4144   return false;
4145 }
4146
4147
4148 /// SelectInlineAsmMemoryOperands - Calls to this are automatically generated
4149 /// by tblgen.  Others should not call it.
4150 void SelectionDAGISel::
4151 SelectInlineAsmMemoryOperands(std::vector<SDOperand> &Ops, SelectionDAG &DAG) {
4152   std::vector<SDOperand> InOps;
4153   std::swap(InOps, Ops);
4154
4155   Ops.push_back(InOps[0]);  // input chain.
4156   Ops.push_back(InOps[1]);  // input asm string.
4157
4158   unsigned i = 2, e = InOps.size();
4159   if (InOps[e-1].getValueType() == MVT::Flag)
4160     --e;  // Don't process a flag operand if it is here.
4161
4162   while (i != e) {
4163     unsigned Flags = cast<ConstantSDNode>(InOps[i])->getValue();
4164     if ((Flags & 7) != 4 /*MEM*/) {
4165       // Just skip over this operand, copying the operands verbatim.
4166       Ops.insert(Ops.end(), InOps.begin()+i, InOps.begin()+i+(Flags >> 3) + 1);
4167       i += (Flags >> 3) + 1;
4168     } else {
4169       assert((Flags >> 3) == 1 && "Memory operand with multiple values?");
4170       // Otherwise, this is a memory operand.  Ask the target to select it.
4171       std::vector<SDOperand> SelOps;
4172       if (SelectInlineAsmMemoryOperand(InOps[i+1], 'm', SelOps, DAG)) {
4173         std::cerr << "Could not match memory address.  Inline asm failure!\n";
4174         exit(1);
4175       }
4176
4177       // Add this to the output node.
4178       Ops.push_back(DAG.getConstant(4/*MEM*/ | (SelOps.size() << 3), MVT::i32));
4179       Ops.insert(Ops.end(), SelOps.begin(), SelOps.end());
4180       i += 2;
4181     }
4182   }
4183
4184   // Add the flag input back if present.
4185   if (e != InOps.size())
4186     Ops.push_back(InOps.back());
4187 }