lib/CodeGen/SelectionDAG/SelectionDAGISel.cpp

   1 //===-- SelectionDAGISel.cpp - Implement the SelectionDAGISel class -------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This implements the SelectionDAGISel class.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #define DEBUG_TYPE "isel"
  15 #include "ScheduleDAGSDNodes.h"
  16 #include "SelectionDAGBuilder.h"
  17 #include "llvm/Constants.h"
  18 #include "llvm/DebugInfo.h"
  19 #include "llvm/Function.h"
  20 #include "llvm/InlineAsm.h"
  21 #include "llvm/Instructions.h"
  22 #include "llvm/Intrinsics.h"
  23 #include "llvm/IntrinsicInst.h"
  24 #include "llvm/LLVMContext.h"
  25 #include "llvm/Module.h"
  26 #include "llvm/Analysis/AliasAnalysis.h"
  27 #include "llvm/Analysis/BranchProbabilityInfo.h"
  28 #include "llvm/CodeGen/FastISel.h"
  29 #include "llvm/CodeGen/FunctionLoweringInfo.h"
  30 #include "llvm/CodeGen/GCStrategy.h"
  31 #include "llvm/CodeGen/GCMetadata.h"
  32 #include "llvm/CodeGen/MachineFrameInfo.h"
  33 #include "llvm/CodeGen/MachineFunction.h"
  34 #include "llvm/CodeGen/MachineInstrBuilder.h"
  35 #include "llvm/CodeGen/MachineModuleInfo.h"
  36 #include "llvm/CodeGen/MachineRegisterInfo.h"
  37 #include "llvm/CodeGen/ScheduleHazardRecognizer.h"
  38 #include "llvm/CodeGen/SchedulerRegistry.h"
  39 #include "llvm/CodeGen/SelectionDAG.h"
  40 #include "llvm/CodeGen/SelectionDAGISel.h"
  41 #include "llvm/Target/TargetRegisterInfo.h"
  42 #include "llvm/Target/TargetIntrinsicInfo.h"
  43 #include "llvm/Target/TargetInstrInfo.h"
  44 #include "llvm/Target/TargetLibraryInfo.h"
  45 #include "llvm/Target/TargetLowering.h"
  46 #include "llvm/Target/TargetMachine.h"
  47 #include "llvm/Target/TargetOptions.h"
  48 #include "llvm/Transforms/Utils/BasicBlockUtils.h"
  49 #include "llvm/Support/Compiler.h"
  50 #include "llvm/Support/Debug.h"
  51 #include "llvm/Support/ErrorHandling.h"
  52 #include "llvm/Support/Timer.h"
  53 #include "llvm/Support/raw_ostream.h"
  54 #include "llvm/ADT/PostOrderIterator.h"
  55 #include "llvm/ADT/Statistic.h"
  56 #include <algorithm>
  57 using namespace llvm;
  58
  59 STATISTIC(NumFastIselFailures, "Number of instructions fast isel failed on");
  60 STATISTIC(NumFastIselSuccess, "Number of instructions fast isel selected");
  61 STATISTIC(NumFastIselBlocks, "Number of blocks selected entirely by fast isel");
  62 STATISTIC(NumDAGBlocks, "Number of blocks selected using DAG");
  63 STATISTIC(NumDAGIselRetries,"Number of times dag isel has to try another path");
  64
  65 #ifndef NDEBUG
  66 static cl::opt<bool>
  67 EnableFastISelVerbose2("fast-isel-verbose2", cl::Hidden,
  68           cl::desc("Enable extra verbose messages in the \"fast\" "
  69                    "instruction selector"));
  70   // Terminators
  71 STATISTIC(NumFastIselFailRet,"Fast isel fails on Ret");
  72 STATISTIC(NumFastIselFailBr,"Fast isel fails on Br");
  73 STATISTIC(NumFastIselFailSwitch,"Fast isel fails on Switch");
  74 STATISTIC(NumFastIselFailIndirectBr,"Fast isel fails on IndirectBr");
  75 STATISTIC(NumFastIselFailInvoke,"Fast isel fails on Invoke");
  76 STATISTIC(NumFastIselFailResume,"Fast isel fails on Resume");
  77 STATISTIC(NumFastIselFailUnreachable,"Fast isel fails on Unreachable");
  78
  79   // Standard binary operators...
  80 STATISTIC(NumFastIselFailAdd,"Fast isel fails on Add");
  81 STATISTIC(NumFastIselFailFAdd,"Fast isel fails on FAdd");
  82 STATISTIC(NumFastIselFailSub,"Fast isel fails on Sub");
  83 STATISTIC(NumFastIselFailFSub,"Fast isel fails on FSub");
  84 STATISTIC(NumFastIselFailMul,"Fast isel fails on Mul");
  85 STATISTIC(NumFastIselFailFMul,"Fast isel fails on FMul");
  86 STATISTIC(NumFastIselFailUDiv,"Fast isel fails on UDiv");
  87 STATISTIC(NumFastIselFailSDiv,"Fast isel fails on SDiv");
  88 STATISTIC(NumFastIselFailFDiv,"Fast isel fails on FDiv");
  89 STATISTIC(NumFastIselFailURem,"Fast isel fails on URem");
  90 STATISTIC(NumFastIselFailSRem,"Fast isel fails on SRem");
  91 STATISTIC(NumFastIselFailFRem,"Fast isel fails on FRem");
  92
  93   // Logical operators...
  94 STATISTIC(NumFastIselFailAnd,"Fast isel fails on And");
  95 STATISTIC(NumFastIselFailOr,"Fast isel fails on Or");
  96 STATISTIC(NumFastIselFailXor,"Fast isel fails on Xor");
  97
  98   // Memory instructions...
  99 STATISTIC(NumFastIselFailAlloca,"Fast isel fails on Alloca");
 100 STATISTIC(NumFastIselFailLoad,"Fast isel fails on Load");
 101 STATISTIC(NumFastIselFailStore,"Fast isel fails on Store");
 102 STATISTIC(NumFastIselFailAtomicCmpXchg,"Fast isel fails on AtomicCmpXchg");
 103 STATISTIC(NumFastIselFailAtomicRMW,"Fast isel fails on AtomicRWM");
 104 STATISTIC(NumFastIselFailFence,"Fast isel fails on Frence");
 105 STATISTIC(NumFastIselFailGetElementPtr,"Fast isel fails on GetElementPtr");
 106
 107   // Convert instructions...
 108 STATISTIC(NumFastIselFailTrunc,"Fast isel fails on Trunc");
 109 STATISTIC(NumFastIselFailZExt,"Fast isel fails on ZExt");
 110 STATISTIC(NumFastIselFailSExt,"Fast isel fails on SExt");
 111 STATISTIC(NumFastIselFailFPTrunc,"Fast isel fails on FPTrunc");
 112 STATISTIC(NumFastIselFailFPExt,"Fast isel fails on FPExt");
 113 STATISTIC(NumFastIselFailFPToUI,"Fast isel fails on FPToUI");
 114 STATISTIC(NumFastIselFailFPToSI,"Fast isel fails on FPToSI");
 115 STATISTIC(NumFastIselFailUIToFP,"Fast isel fails on UIToFP");
 116 STATISTIC(NumFastIselFailSIToFP,"Fast isel fails on SIToFP");
 117 STATISTIC(NumFastIselFailIntToPtr,"Fast isel fails on IntToPtr");
 118 STATISTIC(NumFastIselFailPtrToInt,"Fast isel fails on PtrToInt");
 119 STATISTIC(NumFastIselFailBitCast,"Fast isel fails on BitCast");
 120
 121   // Other instructions...
 122 STATISTIC(NumFastIselFailICmp,"Fast isel fails on ICmp");
 123 STATISTIC(NumFastIselFailFCmp,"Fast isel fails on FCmp");
 124 STATISTIC(NumFastIselFailPHI,"Fast isel fails on PHI");
 125 STATISTIC(NumFastIselFailSelect,"Fast isel fails on Select");
 126 STATISTIC(NumFastIselFailCall,"Fast isel fails on Call");
 127 STATISTIC(NumFastIselFailShl,"Fast isel fails on Shl");
 128 STATISTIC(NumFastIselFailLShr,"Fast isel fails on LShr");
 129 STATISTIC(NumFastIselFailAShr,"Fast isel fails on AShr");
 130 STATISTIC(NumFastIselFailVAArg,"Fast isel fails on VAArg");
 131 STATISTIC(NumFastIselFailExtractElement,"Fast isel fails on ExtractElement");
 132 STATISTIC(NumFastIselFailInsertElement,"Fast isel fails on InsertElement");
 133 STATISTIC(NumFastIselFailShuffleVector,"Fast isel fails on ShuffleVector");
 134 STATISTIC(NumFastIselFailExtractValue,"Fast isel fails on ExtractValue");
 135 STATISTIC(NumFastIselFailInsertValue,"Fast isel fails on InsertValue");
 136 STATISTIC(NumFastIselFailLandingPad,"Fast isel fails on LandingPad");
 137 #endif
 138
 139 static cl::opt<bool>
 140 EnableFastISelVerbose("fast-isel-verbose", cl::Hidden,
 141           cl::desc("Enable verbose messages in the \"fast\" "
 142                    "instruction selector"));
 143 static cl::opt<bool>
 144 EnableFastISelAbort("fast-isel-abort", cl::Hidden,
 145           cl::desc("Enable abort calls when \"fast\" instruction fails"));
 146
 147 static cl::opt<bool>
 148 UseMBPI("use-mbpi",
 149         cl::desc("use Machine Branch Probability Info"),
 150         cl::init(true), cl::Hidden);
 151
 152 #ifndef NDEBUG
 153 static cl::opt<bool>
 154 ViewDAGCombine1("view-dag-combine1-dags", cl::Hidden,
 155           cl::desc("Pop up a window to show dags before the first "
 156                    "dag combine pass"));
 157 static cl::opt<bool>
 158 ViewLegalizeTypesDAGs("view-legalize-types-dags", cl::Hidden,
 159           cl::desc("Pop up a window to show dags before legalize types"));
 160 static cl::opt<bool>
 161 ViewLegalizeDAGs("view-legalize-dags", cl::Hidden,
 162           cl::desc("Pop up a window to show dags before legalize"));
 163 static cl::opt<bool>
 164 ViewDAGCombine2("view-dag-combine2-dags", cl::Hidden,
 165           cl::desc("Pop up a window to show dags before the second "
 166                    "dag combine pass"));
 167 static cl::opt<bool>
 168 ViewDAGCombineLT("view-dag-combine-lt-dags", cl::Hidden,
 169           cl::desc("Pop up a window to show dags before the post legalize types"
 170                    " dag combine pass"));
 171 static cl::opt<bool>
 172 ViewISelDAGs("view-isel-dags", cl::Hidden,
 173           cl::desc("Pop up a window to show isel dags as they are selected"));
 174 static cl::opt<bool>
 175 ViewSchedDAGs("view-sched-dags", cl::Hidden,
 176           cl::desc("Pop up a window to show sched dags as they are processed"));
 177 static cl::opt<bool>
 178 ViewSUnitDAGs("view-sunit-dags", cl::Hidden,
 179       cl::desc("Pop up a window to show SUnit dags after they are processed"));
 180 #else
 181 static const bool ViewDAGCombine1 = false,
 182                   ViewLegalizeTypesDAGs = false, ViewLegalizeDAGs = false,
 183                   ViewDAGCombine2 = false,
 184                   ViewDAGCombineLT = false,
 185                   ViewISelDAGs = false, ViewSchedDAGs = false,
 186                   ViewSUnitDAGs = false;
 187 #endif
 188
 189 //===---------------------------------------------------------------------===//
 190 ///
 191 /// RegisterScheduler class - Track the registration of instruction schedulers.
 192 ///
 193 //===---------------------------------------------------------------------===//
 194 MachinePassRegistry RegisterScheduler::Registry;
 195
 196 //===---------------------------------------------------------------------===//
 197 ///
 198 /// ISHeuristic command line option for instruction schedulers.
 199 ///
 200 //===---------------------------------------------------------------------===//
 201 static cl::opt<RegisterScheduler::FunctionPassCtor, false,
 202                RegisterPassParser<RegisterScheduler> >
 203 ISHeuristic("pre-RA-sched",
 204             cl::init(&createDefaultScheduler),
 205             cl::desc("Instruction schedulers available (before register"
 206                      " allocation):"));
 207
 208 static RegisterScheduler
 209 defaultListDAGScheduler("default", "Best scheduler for the target",
 210                         createDefaultScheduler);
 211
 212 namespace llvm {
 213   //===--------------------------------------------------------------------===//
 214   /// createDefaultScheduler - This creates an instruction scheduler appropriate
 215   /// for the target.
 216   ScheduleDAGSDNodes* createDefaultScheduler(SelectionDAGISel *IS,
 217                                              CodeGenOpt::Level OptLevel) {
 218     const TargetLowering &TLI = IS->getTargetLowering();
 219
 220     if (OptLevel == CodeGenOpt::None ||
 221         TLI.getSchedulingPreference() == Sched::Source)
 222       return createSourceListDAGScheduler(IS, OptLevel);
 223     if (TLI.getSchedulingPreference() == Sched::RegPressure)
 224       return createBURRListDAGScheduler(IS, OptLevel);
 225     if (TLI.getSchedulingPreference() == Sched::Hybrid)
 226       return createHybridListDAGScheduler(IS, OptLevel);
 227     if (TLI.getSchedulingPreference() == Sched::VLIW)
 228       return createVLIWDAGScheduler(IS, OptLevel);
 229     assert(TLI.getSchedulingPreference() == Sched::ILP &&
 230            "Unknown sched type!");
 231     return createILPListDAGScheduler(IS, OptLevel);
 232   }
 233 }
 234
 235 // EmitInstrWithCustomInserter - This method should be implemented by targets
 236 // that mark instructions with the 'usesCustomInserter' flag.  These
 237 // instructions are special in various ways, which require special support to
 238 // insert.  The specified MachineInstr is created but not inserted into any
 239 // basic blocks, and this method is called to expand it into a sequence of
 240 // instructions, potentially also creating new basic blocks and control flow.
 241 // When new basic blocks are inserted and the edges from MBB to its successors
 242 // are modified, the method should insert pairs of <OldSucc, NewSucc> into the
 243 // DenseMap.
 244 MachineBasicBlock *
 245 TargetLowering::EmitInstrWithCustomInserter(MachineInstr *MI,
 246                                             MachineBasicBlock *MBB) const {
 247 #ifndef NDEBUG
 248   dbgs() << "If a target marks an instruction with "
 249           "'usesCustomInserter', it must implement "
 250           "TargetLowering::EmitInstrWithCustomInserter!";
 251 #endif
 252   llvm_unreachable(0);
 253 }
 254
 255 void TargetLowering::AdjustInstrPostInstrSelection(MachineInstr *MI,
 256                                                    SDNode *Node) const {
 257   assert(!MI->hasPostISelHook() &&
 258          "If a target marks an instruction with 'hasPostISelHook', "
 259          "it must implement TargetLowering::AdjustInstrPostInstrSelection!");
 260 }
 261
 262 //===----------------------------------------------------------------------===//
 263 // SelectionDAGISel code
 264 //===----------------------------------------------------------------------===//
 265
 266 SelectionDAGISel::SelectionDAGISel(const TargetMachine &tm,
 267                                    CodeGenOpt::Level OL) :
 268   MachineFunctionPass(ID), TM(tm), TLI(*tm.getTargetLowering()),
 269   FuncInfo(new FunctionLoweringInfo(TLI)),
 270   CurDAG(new SelectionDAG(tm, OL)),
 271   SDB(new SelectionDAGBuilder(*CurDAG, *FuncInfo, OL)),
 272   GFI(),
 273   OptLevel(OL),
 274   DAGSize(0) {
 275     initializeGCModuleInfoPass(*PassRegistry::getPassRegistry());
 276     initializeAliasAnalysisAnalysisGroup(*PassRegistry::getPassRegistry());
 277     initializeBranchProbabilityInfoPass(*PassRegistry::getPassRegistry());
 278     initializeTargetLibraryInfoPass(*PassRegistry::getPassRegistry());
 279   }
 280
 281 SelectionDAGISel::~SelectionDAGISel() {
 282   delete SDB;
 283   delete CurDAG;
 284   delete FuncInfo;
 285 }
 286
 287 void SelectionDAGISel::getAnalysisUsage(AnalysisUsage &AU) const {
 288   AU.addRequired<AliasAnalysis>();
 289   AU.addPreserved<AliasAnalysis>();
 290   AU.addRequired<GCModuleInfo>();
 291   AU.addPreserved<GCModuleInfo>();
 292   AU.addRequired<TargetLibraryInfo>();
 293   if (UseMBPI && OptLevel != CodeGenOpt::None)
 294     AU.addRequired<BranchProbabilityInfo>();
 295   MachineFunctionPass::getAnalysisUsage(AU);
 296 }
 297
 298 /// SplitCriticalSideEffectEdges - Look for critical edges with a PHI value that
 299 /// may trap on it.  In this case we have to split the edge so that the path
 300 /// through the predecessor block that doesn't go to the phi block doesn't
 301 /// execute the possibly trapping instruction.
 302 ///
 303 /// This is required for correctness, so it must be done at -O0.
 304 ///
 305 static void SplitCriticalSideEffectEdges(Function &Fn, Pass *SDISel) {
 306   // Loop for blocks with phi nodes.
 307   for (Function::iterator BB = Fn.begin(), E = Fn.end(); BB != E; ++BB) {
 308     PHINode *PN = dyn_cast<PHINode>(BB->begin());
 309     if (PN == 0) continue;
 310
 311   ReprocessBlock:
 312     // For each block with a PHI node, check to see if any of the input values
 313     // are potentially trapping constant expressions.  Constant expressions are
 314     // the only potentially trapping value that can occur as the argument to a
 315     // PHI.
 316     for (BasicBlock::iterator I = BB->begin(); (PN = dyn_cast<PHINode>(I)); ++I)
 317       for (unsigned i = 0, e = PN->getNumIncomingValues(); i != e; ++i) {
 318         ConstantExpr *CE = dyn_cast<ConstantExpr>(PN->getIncomingValue(i));
 319         if (CE == 0 || !CE->canTrap()) continue;
 320
 321         // The only case we have to worry about is when the edge is critical.
 322         // Since this block has a PHI Node, we assume it has multiple input
 323         // edges: check to see if the pred has multiple successors.
 324         BasicBlock *Pred = PN->getIncomingBlock(i);
 325         if (Pred->getTerminator()->getNumSuccessors() == 1)
 326           continue;
 327
 328         // Okay, we have to split this edge.
 329         SplitCriticalEdge(Pred->getTerminator(),
 330                           GetSuccessorNumber(Pred, BB), SDISel, true);
 331         goto ReprocessBlock;
 332       }
 333   }
 334 }
 335
 336 bool SelectionDAGISel::runOnMachineFunction(MachineFunction &mf) {
 337   // Do some sanity-checking on the command-line options.
 338   assert((!EnableFastISelVerbose || TM.Options.EnableFastISel) &&
 339          "-fast-isel-verbose requires -fast-isel");
 340   assert((!EnableFastISelAbort || TM.Options.EnableFastISel) &&
 341          "-fast-isel-abort requires -fast-isel");
 342
 343   const Function &Fn = *mf.getFunction();
 344   const TargetInstrInfo &TII = *TM.getInstrInfo();
 345   const TargetRegisterInfo &TRI = *TM.getRegisterInfo();
 346
 347   MF = &mf;
 348   RegInfo = &MF->getRegInfo();
 349   AA = &getAnalysis<AliasAnalysis>();
 350   LibInfo = &getAnalysis<TargetLibraryInfo>();
 351   GFI = Fn.hasGC() ? &getAnalysis<GCModuleInfo>().getFunctionInfo(Fn) : 0;
 352
 353   DEBUG(dbgs() << "\n\n\n=== " << Fn.getName() << "\n");
 354
 355   SplitCriticalSideEffectEdges(const_cast<Function&>(Fn), this);
 356
 357   CurDAG->init(*MF);
 358   FuncInfo->set(Fn, *MF);
 359
 360   if (UseMBPI && OptLevel != CodeGenOpt::None)
 361     FuncInfo->BPI = &getAnalysis<BranchProbabilityInfo>();
 362   else
 363     FuncInfo->BPI = 0;
 364
 365   SDB->init(GFI, *AA, LibInfo);
 366
 367   SelectAllBasicBlocks(Fn);
 368
 369   // If the first basic block in the function has live ins that need to be
 370   // copied into vregs, emit the copies into the top of the block before
 371   // emitting the code for the block.
 372   MachineBasicBlock *EntryMBB = MF->begin();
 373   RegInfo->EmitLiveInCopies(EntryMBB, TRI, TII);
 374
 375   DenseMap<unsigned, unsigned> LiveInMap;
 376   if (!FuncInfo->ArgDbgValues.empty())
 377     for (MachineRegisterInfo::livein_iterator LI = RegInfo->livein_begin(),
 378            E = RegInfo->livein_end(); LI != E; ++LI)
 379       if (LI->second)
 380         LiveInMap.insert(std::make_pair(LI->first, LI->second));
 381
 382   // Insert DBG_VALUE instructions for function arguments to the entry block.
 383   for (unsigned i = 0, e = FuncInfo->ArgDbgValues.size(); i != e; ++i) {
 384     MachineInstr *MI = FuncInfo->ArgDbgValues[e-i-1];
 385     unsigned Reg = MI->getOperand(0).getReg();
 386     if (TargetRegisterInfo::isPhysicalRegister(Reg))
 387       EntryMBB->insert(EntryMBB->begin(), MI);
 388     else {
 389       MachineInstr *Def = RegInfo->getVRegDef(Reg);
 390       MachineBasicBlock::iterator InsertPos = Def;
 391       // FIXME: VR def may not be in entry block.
 392       Def->getParent()->insert(llvm::next(InsertPos), MI);
 393     }
 394
 395     // If Reg is live-in then update debug info to track its copy in a vreg.
 396     DenseMap<unsigned, unsigned>::iterator LDI = LiveInMap.find(Reg);
 397     if (LDI != LiveInMap.end()) {
 398       MachineInstr *Def = RegInfo->getVRegDef(LDI->second);
 399       MachineBasicBlock::iterator InsertPos = Def;
 400       const MDNode *Variable =
 401         MI->getOperand(MI->getNumOperands()-1).getMetadata();
 402       unsigned Offset = MI->getOperand(1).getImm();
 403       // Def is never a terminator here, so it is ok to increment InsertPos.
 404       BuildMI(*EntryMBB, ++InsertPos, MI->getDebugLoc(),
 405               TII.get(TargetOpcode::DBG_VALUE))
 406         .addReg(LDI->second, RegState::Debug)
 407         .addImm(Offset).addMetadata(Variable);
 408
 409       // If this vreg is directly copied into an exported register then
 410       // that COPY instructions also need DBG_VALUE, if it is the only
 411       // user of LDI->second.
 412       MachineInstr *CopyUseMI = NULL;
 413       for (MachineRegisterInfo::use_iterator
 414              UI = RegInfo->use_begin(LDI->second);
 415            MachineInstr *UseMI = UI.skipInstruction();) {
 416         if (UseMI->isDebugValue()) continue;
 417         if (UseMI->isCopy() && !CopyUseMI && UseMI->getParent() == EntryMBB) {
 418           CopyUseMI = UseMI; continue;
 419         }
 420         // Otherwise this is another use or second copy use.
 421         CopyUseMI = NULL; break;
 422       }
 423       if (CopyUseMI) {
 424         MachineInstr *NewMI =
 425           BuildMI(*MF, CopyUseMI->getDebugLoc(),
 426                   TII.get(TargetOpcode::DBG_VALUE))
 427           .addReg(CopyUseMI->getOperand(0).getReg(), RegState::Debug)
 428           .addImm(Offset).addMetadata(Variable);
 429         MachineBasicBlock::iterator Pos = CopyUseMI;
 430         EntryMBB->insertAfter(Pos, NewMI);
 431       }
 432     }
 433   }
 434
 435   // Determine if there are any calls in this machine function.
 436   MachineFrameInfo *MFI = MF->getFrameInfo();
 437   if (!MFI->hasCalls()) {
 438     for (MachineFunction::const_iterator
 439            I = MF->begin(), E = MF->end(); I != E; ++I) {
 440       const MachineBasicBlock *MBB = I;
 441       for (MachineBasicBlock::const_iterator
 442              II = MBB->begin(), IE = MBB->end(); II != IE; ++II) {
 443         const MCInstrDesc &MCID = TM.getInstrInfo()->get(II->getOpcode());
 444
 445         if ((MCID.isCall() && !MCID.isReturn()) ||
 446             II->isStackAligningInlineAsm()) {
 447           MFI->setHasCalls(true);
 448           goto done;
 449         }
 450       }
 451     }
 452   }
 453
 454   done:
 455   // Determine if there is a call to setjmp in the machine function.
 456   MF->setExposesReturnsTwice(Fn.callsFunctionThatReturnsTwice());
 457
 458   // Replace forward-declared registers with the registers containing
 459   // the desired value.
 460   MachineRegisterInfo &MRI = MF->getRegInfo();
 461   for (DenseMap<unsigned, unsigned>::iterator
 462        I = FuncInfo->RegFixups.begin(), E = FuncInfo->RegFixups.end();
 463        I != E; ++I) {
 464     unsigned From = I->first;
 465     unsigned To = I->second;
 466     // If To is also scheduled to be replaced, find what its ultimate
 467     // replacement is.
 468     for (;;) {
 469       DenseMap<unsigned, unsigned>::iterator J = FuncInfo->RegFixups.find(To);
 470       if (J == E) break;
 471       To = J->second;
 472     }
 473     // Replace it.
 474     MRI.replaceRegWith(From, To);
 475   }
 476
 477   // Release function-specific state. SDB and CurDAG are already cleared
 478   // at this point.
 479   FuncInfo->clear();
 480
 481   return true;
 482 }
 483
 484 void SelectionDAGISel::SelectBasicBlock(BasicBlock::const_iterator Begin,
 485                                         BasicBlock::const_iterator End,
 486                                         bool &HadTailCall) {
 487   // Lower all of the non-terminator instructions. If a call is emitted
 488   // as a tail call, cease emitting nodes for this block. Terminators
 489   // are handled below.
 490   for (BasicBlock::const_iterator I = Begin; I != End && !SDB->HasTailCall; ++I)
 491     SDB->visit(*I);
 492
 493   // Make sure the root of the DAG is up-to-date.
 494   CurDAG->setRoot(SDB->getControlRoot());
 495   HadTailCall = SDB->HasTailCall;
 496   SDB->clear();
 497
 498   // Final step, emit the lowered DAG as machine code.
 499   CodeGenAndEmitDAG();
 500 }
 501
 502 void SelectionDAGISel::ComputeLiveOutVRegInfo() {
 503   SmallPtrSet<SDNode*, 128> VisitedNodes;
 504   SmallVector<SDNode*, 128> Worklist;
 505
 506   Worklist.push_back(CurDAG->getRoot().getNode());
 507
 508   APInt KnownZero;
 509   APInt KnownOne;
 510
 511   do {
 512     SDNode *N = Worklist.pop_back_val();
 513
 514     // If we've already seen this node, ignore it.
 515     if (!VisitedNodes.insert(N))
 516       continue;
 517
 518     // Otherwise, add all chain operands to the worklist.
 519     for (unsigned i = 0, e = N->getNumOperands(); i != e; ++i)
 520       if (N->getOperand(i).getValueType() == MVT::Other)
 521         Worklist.push_back(N->getOperand(i).getNode());
 522
 523     // If this is a CopyToReg with a vreg dest, process it.
 524     if (N->getOpcode() != ISD::CopyToReg)
 525       continue;
 526
 527     unsigned DestReg = cast<RegisterSDNode>(N->getOperand(1))->getReg();
 528     if (!TargetRegisterInfo::isVirtualRegister(DestReg))
 529       continue;
 530
 531     // Ignore non-scalar or non-integer values.
 532     SDValue Src = N->getOperand(2);
 533     EVT SrcVT = Src.getValueType();
 534     if (!SrcVT.isInteger() || SrcVT.isVector())
 535       continue;
 536
 537     unsigned NumSignBits = CurDAG->ComputeNumSignBits(Src);
 538     CurDAG->ComputeMaskedBits(Src, KnownZero, KnownOne);
 539     FuncInfo->AddLiveOutRegInfo(DestReg, NumSignBits, KnownZero, KnownOne);
 540   } while (!Worklist.empty());
 541 }
 542
 543 void SelectionDAGISel::CodeGenAndEmitDAG() {
 544   std::string GroupName;
 545   if (TimePassesIsEnabled)
 546     GroupName = "Instruction Selection and Scheduling";
 547   std::string BlockName;
 548   int BlockNumber = -1;
 549   (void)BlockNumber;
 550 #ifdef NDEBUG
 551   if (ViewDAGCombine1 || ViewLegalizeTypesDAGs || ViewLegalizeDAGs ||
 552       ViewDAGCombine2 || ViewDAGCombineLT || ViewISelDAGs || ViewSchedDAGs ||
 553       ViewSUnitDAGs)
 554 #endif
 555   {
 556     BlockNumber = FuncInfo->MBB->getNumber();
 557     BlockName = MF->getName().str() + ":" +
 558                 FuncInfo->MBB->getBasicBlock()->getName().str();
 559   }
 560   DEBUG(dbgs() << "Initial selection DAG: BB#" << BlockNumber
 561         << " '" << BlockName << "'\n"; CurDAG->dump());
 562
 563   if (ViewDAGCombine1) CurDAG->viewGraph("dag-combine1 input for " + BlockName);
 564
 565   // Run the DAG combiner in pre-legalize mode.
 566   {
 567     NamedRegionTimer T("DAG Combining 1", GroupName, TimePassesIsEnabled);
 568     CurDAG->Combine(BeforeLegalizeTypes, *AA, OptLevel);
 569   }
 570
 571   DEBUG(dbgs() << "Optimized lowered selection DAG: BB#" << BlockNumber
 572         << " '" << BlockName << "'\n"; CurDAG->dump());
 573
 574   // Second step, hack on the DAG until it only uses operations and types that
 575   // the target supports.
 576   if (ViewLegalizeTypesDAGs) CurDAG->viewGraph("legalize-types input for " +
 577                                                BlockName);
 578
 579   bool Changed;
 580   {
 581     NamedRegionTimer T("Type Legalization", GroupName, TimePassesIsEnabled);
 582     Changed = CurDAG->LegalizeTypes();
 583   }
 584
 585   DEBUG(dbgs() << "Type-legalized selection DAG: BB#" << BlockNumber
 586         << " '" << BlockName << "'\n"; CurDAG->dump());
 587
 588   if (Changed) {
 589     if (ViewDAGCombineLT)
 590       CurDAG->viewGraph("dag-combine-lt input for " + BlockName);
 591
 592     // Run the DAG combiner in post-type-legalize mode.
 593     {
 594       NamedRegionTimer T("DAG Combining after legalize types", GroupName,
 595                          TimePassesIsEnabled);
 596       CurDAG->Combine(AfterLegalizeTypes, *AA, OptLevel);
 597     }
 598
 599     DEBUG(dbgs() << "Optimized type-legalized selection DAG: BB#" << BlockNumber
 600           << " '" << BlockName << "'\n"; CurDAG->dump());
 601   }
 602
 603   {
 604     NamedRegionTimer T("Vector Legalization", GroupName, TimePassesIsEnabled);
 605     Changed = CurDAG->LegalizeVectors();
 606   }
 607
 608   if (Changed) {
 609     {
 610       NamedRegionTimer T("Type Legalization 2", GroupName, TimePassesIsEnabled);
 611       CurDAG->LegalizeTypes();
 612     }
 613
 614     if (ViewDAGCombineLT)
 615       CurDAG->viewGraph("dag-combine-lv input for " + BlockName);
 616
 617     // Run the DAG combiner in post-type-legalize mode.
 618     {
 619       NamedRegionTimer T("DAG Combining after legalize vectors", GroupName,
 620                          TimePassesIsEnabled);
 621       CurDAG->Combine(AfterLegalizeVectorOps, *AA, OptLevel);
 622     }
 623
 624     DEBUG(dbgs() << "Optimized vector-legalized selection DAG: BB#"
 625           << BlockNumber << " '" << BlockName << "'\n"; CurDAG->dump());
 626   }
 627
 628   if (ViewLegalizeDAGs) CurDAG->viewGraph("legalize input for " + BlockName);
 629
 630   {
 631     NamedRegionTimer T("DAG Legalization", GroupName, TimePassesIsEnabled);
 632     CurDAG->Legalize();
 633   }
 634
 635   DEBUG(dbgs() << "Legalized selection DAG: BB#" << BlockNumber
 636         << " '" << BlockName << "'\n"; CurDAG->dump());
 637
 638   if (ViewDAGCombine2) CurDAG->viewGraph("dag-combine2 input for " + BlockName);
 639
 640   // Run the DAG combiner in post-legalize mode.
 641   {
 642     NamedRegionTimer T("DAG Combining 2", GroupName, TimePassesIsEnabled);
 643     CurDAG->Combine(AfterLegalizeDAG, *AA, OptLevel);
 644   }
 645
 646   DEBUG(dbgs() << "Optimized legalized selection DAG: BB#" << BlockNumber
 647         << " '" << BlockName << "'\n"; CurDAG->dump());
 648
 649   if (OptLevel != CodeGenOpt::None)
 650     ComputeLiveOutVRegInfo();
 651
 652   if (ViewISelDAGs) CurDAG->viewGraph("isel input for " + BlockName);
 653
 654   // Third, instruction select all of the operations to machine code, adding the
 655   // code to the MachineBasicBlock.
 656   {
 657     NamedRegionTimer T("Instruction Selection", GroupName, TimePassesIsEnabled);
 658     DoInstructionSelection();
 659   }
 660
 661   DEBUG(dbgs() << "Selected selection DAG: BB#" << BlockNumber
 662         << " '" << BlockName << "'\n"; CurDAG->dump());
 663
 664   if (ViewSchedDAGs) CurDAG->viewGraph("scheduler input for " + BlockName);
 665
 666   // Schedule machine code.
 667   ScheduleDAGSDNodes *Scheduler = CreateScheduler();
 668   {
 669     NamedRegionTimer T("Instruction Scheduling", GroupName,
 670                        TimePassesIsEnabled);
 671     Scheduler->Run(CurDAG, FuncInfo->MBB);
 672   }
 673
 674   if (ViewSUnitDAGs) Scheduler->viewGraph();
 675
 676   // Emit machine code to BB.  This can change 'BB' to the last block being
 677   // inserted into.
 678   MachineBasicBlock *FirstMBB = FuncInfo->MBB, *LastMBB;
 679   {
 680     NamedRegionTimer T("Instruction Creation", GroupName, TimePassesIsEnabled);
 681
 682     // FuncInfo->InsertPt is passed by reference and set to the end of the
 683     // scheduled instructions.
 684     LastMBB = FuncInfo->MBB = Scheduler->EmitSchedule(FuncInfo->InsertPt);
 685   }
 686
 687   // If the block was split, make sure we update any references that are used to
 688   // update PHI nodes later on.
 689   if (FirstMBB != LastMBB)
 690     SDB->UpdateSplitBlock(FirstMBB, LastMBB);
 691
 692   // Free the scheduler state.
 693   {
 694     NamedRegionTimer T("Instruction Scheduling Cleanup", GroupName,
 695                        TimePassesIsEnabled);
 696     delete Scheduler;
 697   }
 698
 699   // Free the SelectionDAG state, now that we're finished with it.
 700   CurDAG->clear();
 701 }
 702
 703 namespace {
 704 /// ISelUpdater - helper class to handle updates of the instruction selection
 705 /// graph.
 706 class ISelUpdater : public SelectionDAG::DAGUpdateListener {
 707   SelectionDAG::allnodes_iterator &ISelPosition;
 708 public:
 709   ISelUpdater(SelectionDAG &DAG, SelectionDAG::allnodes_iterator &isp)
 710     : SelectionDAG::DAGUpdateListener(DAG), ISelPosition(isp) {}
 711
 712   /// NodeDeleted - Handle nodes deleted from the graph. If the node being
 713   /// deleted is the current ISelPosition node, update ISelPosition.
 714   ///
 715   virtual void NodeDeleted(SDNode *N, SDNode *E) {
 716     if (ISelPosition == SelectionDAG::allnodes_iterator(N))
 717       ++ISelPosition;
 718   }
 719 };
 720 } // end anonymous namespace
 721
 722 void SelectionDAGISel::DoInstructionSelection() {
 723   DEBUG(errs() << "===== Instruction selection begins: BB#"
 724         << FuncInfo->MBB->getNumber()
 725         << " '" << FuncInfo->MBB->getName() << "'\n");
 726
 727   PreprocessISelDAG();
 728
 729   // Select target instructions for the DAG.
 730   {
 731     // Number all nodes with a topological order and set DAGSize.
 732     DAGSize = CurDAG->AssignTopologicalOrder();
 733
 734     // Create a dummy node (which is not added to allnodes), that adds
 735     // a reference to the root node, preventing it from being deleted,
 736     // and tracking any changes of the root.
 737     HandleSDNode Dummy(CurDAG->getRoot());
 738     SelectionDAG::allnodes_iterator ISelPosition (CurDAG->getRoot().getNode());
 739     ++ISelPosition;
 740
 741     // Make sure that ISelPosition gets properly updated when nodes are deleted
 742     // in calls made from this function.
 743     ISelUpdater ISU(*CurDAG, ISelPosition);
 744
 745     // The AllNodes list is now topological-sorted. Visit the
 746     // nodes by starting at the end of the list (the root of the
 747     // graph) and preceding back toward the beginning (the entry
 748     // node).
 749     while (ISelPosition != CurDAG->allnodes_begin()) {
 750       SDNode *Node = --ISelPosition;
 751       // Skip dead nodes. DAGCombiner is expected to eliminate all dead nodes,
 752       // but there are currently some corner cases that it misses. Also, this
 753       // makes it theoretically possible to disable the DAGCombiner.
 754       if (Node->use_empty())
 755         continue;
 756
 757       SDNode *ResNode = Select(Node);
 758
 759       // FIXME: This is pretty gross.  'Select' should be changed to not return
 760       // anything at all and this code should be nuked with a tactical strike.
 761
 762       // If node should not be replaced, continue with the next one.
 763       if (ResNode == Node || Node->getOpcode() == ISD::DELETED_NODE)
 764         continue;
 765       // Replace node.
 766       if (ResNode)
 767         ReplaceUses(Node, ResNode);
 768
 769       // If after the replacement this node is not used any more,
 770       // remove this dead node.
 771       if (Node->use_empty()) // Don't delete EntryToken, etc.
 772         CurDAG->RemoveDeadNode(Node);
 773     }
 774
 775     CurDAG->setRoot(Dummy.getValue());
 776   }
 777
 778   DEBUG(errs() << "===== Instruction selection ends:\n");
 779
 780   PostprocessISelDAG();
 781 }
 782
 783 /// PrepareEHLandingPad - Emit an EH_LABEL, set up live-in registers, and
 784 /// do other setup for EH landing-pad blocks.
 785 void SelectionDAGISel::PrepareEHLandingPad() {
 786   MachineBasicBlock *MBB = FuncInfo->MBB;
 787
 788   // Add a label to mark the beginning of the landing pad.  Deletion of the
 789   // landing pad can thus be detected via the MachineModuleInfo.
 790   MCSymbol *Label = MF->getMMI().addLandingPad(MBB);
 791
 792   // Assign the call site to the landing pad's begin label.
 793   MF->getMMI().setCallSiteLandingPad(Label, SDB->LPadToCallSiteMap[MBB]);
 794
 795   const MCInstrDesc &II = TM.getInstrInfo()->get(TargetOpcode::EH_LABEL);
 796   BuildMI(*MBB, FuncInfo->InsertPt, SDB->getCurDebugLoc(), II)
 797     .addSym(Label);
 798
 799   // Mark exception register as live in.
 800   unsigned Reg = TLI.getExceptionPointerRegister();
 801   if (Reg) MBB->addLiveIn(Reg);
 802
 803   // Mark exception selector register as live in.
 804   Reg = TLI.getExceptionSelectorRegister();
 805   if (Reg) MBB->addLiveIn(Reg);
 806 }
 807
 808 /// TryToFoldFastISelLoad - We're checking to see if we can fold the specified
 809 /// load into the specified FoldInst.  Note that we could have a sequence where
 810 /// multiple LLVM IR instructions are folded into the same machineinstr.  For
 811 /// example we could have:
 812 ///   A: x = load i32 *P
 813 ///   B: y = icmp A, 42
 814 ///   C: br y, ...
 815 ///
 816 /// In this scenario, LI is "A", and FoldInst is "C".  We know about "B" (and
 817 /// any other folded instructions) because it is between A and C.
 818 ///
 819 /// If we succeed in folding the load into the operation, return true.
 820 ///
 821 bool SelectionDAGISel::TryToFoldFastISelLoad(const LoadInst *LI,
 822                                              const Instruction *FoldInst,
 823                                              FastISel *FastIS) {
 824   // We know that the load has a single use, but don't know what it is.  If it
 825   // isn't one of the folded instructions, then we can't succeed here.  Handle
 826   // this by scanning the single-use users of the load until we get to FoldInst.
 827   unsigned MaxUsers = 6;  // Don't scan down huge single-use chains of instrs.
 828
 829   const Instruction *TheUser = LI->use_back();
 830   while (TheUser != FoldInst &&   // Scan up until we find FoldInst.
 831          // Stay in the right block.
 832          TheUser->getParent() == FoldInst->getParent() &&
 833          --MaxUsers) {  // Don't scan too far.
 834     // If there are multiple or no uses of this instruction, then bail out.
 835     if (!TheUser->hasOneUse())
 836       return false;
 837
 838     TheUser = TheUser->use_back();
 839   }
 840
 841   // If we didn't find the fold instruction, then we failed to collapse the
 842   // sequence.
 843   if (TheUser != FoldInst)
 844     return false;
 845
 846   // Don't try to fold volatile loads.  Target has to deal with alignment
 847   // constraints.
 848   if (LI->isVolatile()) return false;
 849
 850   // Figure out which vreg this is going into.  If there is no assigned vreg yet
 851   // then there actually was no reference to it.  Perhaps the load is referenced
 852   // by a dead instruction.
 853   unsigned LoadReg = FastIS->getRegForValue(LI);
 854   if (LoadReg == 0)
 855     return false;
 856
 857   // Check to see what the uses of this vreg are.  If it has no uses, or more
 858   // than one use (at the machine instr level) then we can't fold it.
 859   MachineRegisterInfo::reg_iterator RI = RegInfo->reg_begin(LoadReg);
 860   if (RI == RegInfo->reg_end())
 861     return false;
 862
 863   // See if there is exactly one use of the vreg.  If there are multiple uses,
 864   // then the instruction got lowered to multiple machine instructions or the
 865   // use of the loaded value ended up being multiple operands of the result, in
 866   // either case, we can't fold this.
 867   MachineRegisterInfo::reg_iterator PostRI = RI; ++PostRI;
 868   if (PostRI != RegInfo->reg_end())
 869     return false;
 870
 871   assert(RI.getOperand().isUse() &&
 872          "The only use of the vreg must be a use, we haven't emitted the def!");
 873
 874   MachineInstr *User = &*RI;
 875
 876   // Set the insertion point properly.  Folding the load can cause generation of
 877   // other random instructions (like sign extends) for addressing modes, make
 878   // sure they get inserted in a logical place before the new instruction.
 879   FuncInfo->InsertPt = User;
 880   FuncInfo->MBB = User->getParent();
 881
 882   // Ask the target to try folding the load.
 883   return FastIS->TryToFoldLoad(User, RI.getOperandNo(), LI);
 884 }
 885
 886 /// isFoldedOrDeadInstruction - Return true if the specified instruction is
 887 /// side-effect free and is either dead or folded into a generated instruction.
 888 /// Return false if it needs to be emitted.
 889 static bool isFoldedOrDeadInstruction(const Instruction *I,
 890                                       FunctionLoweringInfo *FuncInfo) {
 891   return !I->mayWriteToMemory() && // Side-effecting instructions aren't folded.
 892          !isa<TerminatorInst>(I) && // Terminators aren't folded.
 893          !isa<DbgInfoIntrinsic>(I) &&  // Debug instructions aren't folded.
 894          !isa<LandingPadInst>(I) &&    // Landingpad instructions aren't folded.
 895          !FuncInfo->isExportedInst(I); // Exported instrs must be computed.
 896 }
 897
 898 #ifndef NDEBUG
 899 // Collect per Instruction statistics for fast-isel misses.  Only those
 900 // instructions that cause the bail are accounted for.  It does not account for
 901 // instructions higher in the block.  Thus, summing the per instructions stats
 902 // will not add up to what is reported by NumFastIselFailures.
 903 static void collectFailStats(const Instruction *I) {
 904   switch (I->getOpcode()) {
 905   default: assert (0 && "<Invalid operator> ");
 906
 907   // Terminators
 908   case Instruction::Ret:         NumFastIselFailRet++; return;
 909   case Instruction::Br:          NumFastIselFailBr++; return;
 910   case Instruction::Switch:      NumFastIselFailSwitch++; return;
 911   case Instruction::IndirectBr:  NumFastIselFailIndirectBr++; return;
 912   case Instruction::Invoke:      NumFastIselFailInvoke++; return;
 913   case Instruction::Resume:      NumFastIselFailResume++; return;
 914   case Instruction::Unreachable: NumFastIselFailUnreachable++; return;
 915
 916   // Standard binary operators...
 917   case Instruction::Add:  NumFastIselFailAdd++; return;
 918   case Instruction::FAdd: NumFastIselFailFAdd++; return;
 919   case Instruction::Sub:  NumFastIselFailSub++; return;
 920   case Instruction::FSub: NumFastIselFailFSub++; return;
 921   case Instruction::Mul:  NumFastIselFailMul++; return;
 922   case Instruction::FMul: NumFastIselFailFMul++; return;
 923   case Instruction::UDiv: NumFastIselFailUDiv++; return;
 924   case Instruction::SDiv: NumFastIselFailSDiv++; return;
 925   case Instruction::FDiv: NumFastIselFailFDiv++; return;
 926   case Instruction::URem: NumFastIselFailURem++; return;
 927   case Instruction::SRem: NumFastIselFailSRem++; return;
 928   case Instruction::FRem: NumFastIselFailFRem++; return;
 929
 930   // Logical operators...
 931   case Instruction::And: NumFastIselFailAnd++; return;
 932   case Instruction::Or:  NumFastIselFailOr++; return;
 933   case Instruction::Xor: NumFastIselFailXor++; return;
 934
 935   // Memory instructions...
 936   case Instruction::Alloca:        NumFastIselFailAlloca++; return;
 937   case Instruction::Load:          NumFastIselFailLoad++; return;
 938   case Instruction::Store:         NumFastIselFailStore++; return;
 939   case Instruction::AtomicCmpXchg: NumFastIselFailAtomicCmpXchg++; return;
 940   case Instruction::AtomicRMW:     NumFastIselFailAtomicRMW++; return;
 941   case Instruction::Fence:         NumFastIselFailFence++; return;
 942   case Instruction::GetElementPtr: NumFastIselFailGetElementPtr++; return;
 943
 944   // Convert instructions...
 945   case Instruction::Trunc:    NumFastIselFailTrunc++; return;
 946   case Instruction::ZExt:     NumFastIselFailZExt++; return;
 947   case Instruction::SExt:     NumFastIselFailSExt++; return;
 948   case Instruction::FPTrunc:  NumFastIselFailFPTrunc++; return;
 949   case Instruction::FPExt:    NumFastIselFailFPExt++; return;
 950   case Instruction::FPToUI:   NumFastIselFailFPToUI++; return;
 951   case Instruction::FPToSI:   NumFastIselFailFPToSI++; return;
 952   case Instruction::UIToFP:   NumFastIselFailUIToFP++; return;
 953   case Instruction::SIToFP:   NumFastIselFailSIToFP++; return;
 954   case Instruction::IntToPtr: NumFastIselFailIntToPtr++; return;
 955   case Instruction::PtrToInt: NumFastIselFailPtrToInt++; return;
 956   case Instruction::BitCast:  NumFastIselFailBitCast++; return;
 957
 958   // Other instructions...
 959   case Instruction::ICmp:           NumFastIselFailICmp++; return;
 960   case Instruction::FCmp:           NumFastIselFailFCmp++; return;
 961   case Instruction::PHI:            NumFastIselFailPHI++; return;
 962   case Instruction::Select:         NumFastIselFailSelect++; return;
 963   case Instruction::Call:           NumFastIselFailCall++; return;
 964   case Instruction::Shl:            NumFastIselFailShl++; return;
 965   case Instruction::LShr:           NumFastIselFailLShr++; return;
 966   case Instruction::AShr:           NumFastIselFailAShr++; return;
 967   case Instruction::VAArg:          NumFastIselFailVAArg++; return;
 968   case Instruction::ExtractElement: NumFastIselFailExtractElement++; return;
 969   case Instruction::InsertElement:  NumFastIselFailInsertElement++; return;
 970   case Instruction::ShuffleVector:  NumFastIselFailShuffleVector++; return;
 971   case Instruction::ExtractValue:   NumFastIselFailExtractValue++; return;
 972   case Instruction::InsertValue:    NumFastIselFailInsertValue++; return;
 973   case Instruction::LandingPad:     NumFastIselFailLandingPad++; return;
 974   }
 975 }
 976 #endif
 977
 978 void SelectionDAGISel::SelectAllBasicBlocks(const Function &Fn) {
 979   // Initialize the Fast-ISel state, if needed.
 980   FastISel *FastIS = 0;
 981   if (TM.Options.EnableFastISel)
 982     FastIS = TLI.createFastISel(*FuncInfo, LibInfo);
 983
 984   // Iterate over all basic blocks in the function.
 985   ReversePostOrderTraversal<const Function*> RPOT(&Fn);
 986   for (ReversePostOrderTraversal<const Function*>::rpo_iterator
 987        I = RPOT.begin(), E = RPOT.end(); I != E; ++I) {
 988     const BasicBlock *LLVMBB = *I;
 989
 990     if (OptLevel != CodeGenOpt::None) {
 991       bool AllPredsVisited = true;
 992       for (const_pred_iterator PI = pred_begin(LLVMBB), PE = pred_end(LLVMBB);
 993            PI != PE; ++PI) {
 994         if (!FuncInfo->VisitedBBs.count(*PI)) {
 995           AllPredsVisited = false;
 996           break;
 997         }
 998       }
 999
1000       if (AllPredsVisited) {
1001         for (BasicBlock::const_iterator I = LLVMBB->begin();
1002              isa<PHINode>(I); ++I)
1003           FuncInfo->ComputePHILiveOutRegInfo(cast<PHINode>(I));
1004       } else {
1005         for (BasicBlock::const_iterator I = LLVMBB->begin();
1006              isa<PHINode>(I); ++I)
1007           FuncInfo->InvalidatePHILiveOutRegInfo(cast<PHINode>(I));
1008       }
1009
1010       FuncInfo->VisitedBBs.insert(LLVMBB);
1011     }
1012
1013     FuncInfo->MBB = FuncInfo->MBBMap[LLVMBB];
1014     FuncInfo->InsertPt = FuncInfo->MBB->getFirstNonPHI();
1015
1016     BasicBlock::const_iterator const Begin = LLVMBB->getFirstNonPHI();
1017     BasicBlock::const_iterator const End = LLVMBB->end();
1018     BasicBlock::const_iterator BI = End;
1019
1020     FuncInfo->InsertPt = FuncInfo->MBB->getFirstNonPHI();
1021
1022     // Setup an EH landing-pad block.
1023     if (FuncInfo->MBB->isLandingPad())
1024       PrepareEHLandingPad();
1025
1026     // Lower any arguments needed in this block if this is the entry block.
1027     if (LLVMBB == &Fn.getEntryBlock())
1028       LowerArguments(LLVMBB);
1029
1030     // Before doing SelectionDAG ISel, see if FastISel has been requested.
1031     if (FastIS) {
1032       FastIS->startNewBlock();
1033
1034       // Emit code for any incoming arguments. This must happen before
1035       // beginning FastISel on the entry block.
1036       if (LLVMBB == &Fn.getEntryBlock()) {
1037         CurDAG->setRoot(SDB->getControlRoot());
1038         SDB->clear();
1039         CodeGenAndEmitDAG();
1040
1041         // If we inserted any instructions at the beginning, make a note of
1042         // where they are, so we can be sure to emit subsequent instructions
1043         // after them.
1044         if (FuncInfo->InsertPt != FuncInfo->MBB->begin())
1045           FastIS->setLastLocalValue(llvm::prior(FuncInfo->InsertPt));
1046         else
1047           FastIS->setLastLocalValue(0);
1048       }
1049
1050       unsigned NumFastIselRemaining = std::distance(Begin, End);
1051       // Do FastISel on as many instructions as possible.
1052       for (; BI != Begin; --BI) {
1053         const Instruction *Inst = llvm::prior(BI);
1054
1055         // If we no longer require this instruction, skip it.
1056         if (isFoldedOrDeadInstruction(Inst, FuncInfo)) {
1057           --NumFastIselRemaining;
1058           continue;
1059         }
1060
1061         // Bottom-up: reset the insert pos at the top, after any local-value
1062         // instructions.
1063         FastIS->recomputeInsertPt();
1064
1065         // Try to select the instruction with FastISel.
1066         if (FastIS->SelectInstruction(Inst)) {
1067           --NumFastIselRemaining;
1068           ++NumFastIselSuccess;
1069           // If fast isel succeeded, skip over all the folded instructions, and
1070           // then see if there is a load right before the selected instructions.
1071           // Try to fold the load if so.
1072           const Instruction *BeforeInst = Inst;
1073           while (BeforeInst != Begin) {
1074             BeforeInst = llvm::prior(BasicBlock::const_iterator(BeforeInst));
1075             if (!isFoldedOrDeadInstruction(BeforeInst, FuncInfo))
1076               break;
1077           }
1078           if (BeforeInst != Inst && isa<LoadInst>(BeforeInst) &&
1079               BeforeInst->hasOneUse() &&
1080               TryToFoldFastISelLoad(cast<LoadInst>(BeforeInst), Inst, FastIS)) {
1081             // If we succeeded, don't re-select the load.
1082             BI = llvm::next(BasicBlock::const_iterator(BeforeInst));
1083             --NumFastIselRemaining;
1084             ++NumFastIselSuccess;
1085           }
1086           continue;
1087         }
1088
1089 #ifndef NDEBUG
1090         if (EnableFastISelVerbose2)
1091           collectFailStats(Inst);
1092 #endif
1093
1094         // Then handle certain instructions as single-LLVM-Instruction blocks.
1095         if (isa<CallInst>(Inst)) {
1096
1097           if (EnableFastISelVerbose || EnableFastISelAbort) {
1098             dbgs() << "FastISel missed call: ";
1099             Inst->dump();
1100           }
1101
1102           if (!Inst->getType()->isVoidTy() && !Inst->use_empty()) {
1103             unsigned &R = FuncInfo->ValueMap[Inst];
1104             if (!R)
1105               R = FuncInfo->CreateRegs(Inst->getType());
1106           }
1107
1108           bool HadTailCall = false;
1109           SelectBasicBlock(Inst, BI, HadTailCall);
1110
1111           // Recompute NumFastIselRemaining as Selection DAG instruction
1112           // selection may have handled the call, input args, etc.
1113           unsigned RemainingNow = std::distance(Begin, BI);
1114           NumFastIselFailures += NumFastIselRemaining - RemainingNow;
1115
1116           // If the call was emitted as a tail call, we're done with the block.
1117           if (HadTailCall) {
1118             --BI;
1119             break;
1120           }
1121
1122           NumFastIselRemaining = RemainingNow;
1123           continue;
1124         }
1125
1126         if (isa<TerminatorInst>(Inst) && !isa<BranchInst>(Inst)) {
1127           // Don't abort, and use a different message for terminator misses.
1128           NumFastIselFailures += NumFastIselRemaining;
1129           if (EnableFastISelVerbose || EnableFastISelAbort) {
1130             dbgs() << "FastISel missed terminator: ";
1131             Inst->dump();
1132           }
1133         } else {
1134           NumFastIselFailures += NumFastIselRemaining;
1135           if (EnableFastISelVerbose || EnableFastISelAbort) {
1136             dbgs() << "FastISel miss: ";
1137             Inst->dump();
1138           }
1139           if (EnableFastISelAbort)
1140             // The "fast" selector couldn't handle something and bailed.
1141             // For the purpose of debugging, just abort.
1142             llvm_unreachable("FastISel didn't select the entire block");
1143         }
1144         break;
1145       }
1146
1147       FastIS->recomputeInsertPt();
1148     }
1149
1150     if (Begin != BI)
1151       ++NumDAGBlocks;
1152     else
1153       ++NumFastIselBlocks;
1154
1155     if (Begin != BI) {
1156       // Run SelectionDAG instruction selection on the remainder of the block
1157       // not handled by FastISel. If FastISel is not run, this is the entire
1158       // block.
1159       bool HadTailCall;
1160       SelectBasicBlock(Begin, BI, HadTailCall);
1161     }
1162
1163     FinishBasicBlock();
1164     FuncInfo->PHINodesToUpdate.clear();
1165   }
1166
1167   delete FastIS;
1168   SDB->clearDanglingDebugInfo();
1169 }
1170
1171 void
1172 SelectionDAGISel::FinishBasicBlock() {
1173
1174   DEBUG(dbgs() << "Total amount of phi nodes to update: "
1175                << FuncInfo->PHINodesToUpdate.size() << "\n";
1176         for (unsigned i = 0, e = FuncInfo->PHINodesToUpdate.size(); i != e; ++i)
1177           dbgs() << "Node " << i << " : ("
1178                  << FuncInfo->PHINodesToUpdate[i].first
1179                  << ", " << FuncInfo->PHINodesToUpdate[i].second << ")\n");
1180
1181   // Next, now that we know what the last MBB the LLVM BB expanded is, update
1182   // PHI nodes in successors.
1183   if (SDB->SwitchCases.empty() &&
1184       SDB->JTCases.empty() &&
1185       SDB->BitTestCases.empty()) {
1186     for (unsigned i = 0, e = FuncInfo->PHINodesToUpdate.size(); i != e; ++i) {
1187       MachineInstr *PHI = FuncInfo->PHINodesToUpdate[i].first;
1188       assert(PHI->isPHI() &&
1189              "This is not a machine PHI node that we are updating!");
1190       if (!FuncInfo->MBB->isSuccessor(PHI->getParent()))
1191         continue;
1192       PHI->addOperand(
1193         MachineOperand::CreateReg(FuncInfo->PHINodesToUpdate[i].second, false));
1194       PHI->addOperand(MachineOperand::CreateMBB(FuncInfo->MBB));
1195     }
1196     return;
1197   }
1198
1199   for (unsigned i = 0, e = SDB->BitTestCases.size(); i != e; ++i) {
1200     // Lower header first, if it wasn't already lowered
1201     if (!SDB->BitTestCases[i].Emitted) {
1202       // Set the current basic block to the mbb we wish to insert the code into
1203       FuncInfo->MBB = SDB->BitTestCases[i].Parent;
1204       FuncInfo->InsertPt = FuncInfo->MBB->end();
1205       // Emit the code
1206       SDB->visitBitTestHeader(SDB->BitTestCases[i], FuncInfo->MBB);
1207       CurDAG->setRoot(SDB->getRoot());
1208       SDB->clear();
1209       CodeGenAndEmitDAG();
1210     }
1211
1212     uint32_t UnhandledWeight = 0;
1213     for (unsigned j = 0, ej = SDB->BitTestCases[i].Cases.size(); j != ej; ++j)
1214       UnhandledWeight += SDB->BitTestCases[i].Cases[j].ExtraWeight;
1215
1216     for (unsigned j = 0, ej = SDB->BitTestCases[i].Cases.size(); j != ej; ++j) {
1217       UnhandledWeight -= SDB->BitTestCases[i].Cases[j].ExtraWeight;
1218       // Set the current basic block to the mbb we wish to insert the code into
1219       FuncInfo->MBB = SDB->BitTestCases[i].Cases[j].ThisBB;
1220       FuncInfo->InsertPt = FuncInfo->MBB->end();
1221       // Emit the code
1222       if (j+1 != ej)
1223         SDB->visitBitTestCase(SDB->BitTestCases[i],
1224                               SDB->BitTestCases[i].Cases[j+1].ThisBB,
1225                               UnhandledWeight,
1226                               SDB->BitTestCases[i].Reg,
1227                               SDB->BitTestCases[i].Cases[j],
1228                               FuncInfo->MBB);
1229       else
1230         SDB->visitBitTestCase(SDB->BitTestCases[i],
1231                               SDB->BitTestCases[i].Default,
1232                               UnhandledWeight,
1233                               SDB->BitTestCases[i].Reg,
1234                               SDB->BitTestCases[i].Cases[j],
1235                               FuncInfo->MBB);
1236
1237
1238       CurDAG->setRoot(SDB->getRoot());
1239       SDB->clear();
1240       CodeGenAndEmitDAG();
1241     }
1242
1243     // Update PHI Nodes
1244     for (unsigned pi = 0, pe = FuncInfo->PHINodesToUpdate.size();
1245          pi != pe; ++pi) {
1246       MachineInstr *PHI = FuncInfo->PHINodesToUpdate[pi].first;
1247       MachineBasicBlock *PHIBB = PHI->getParent();
1248       assert(PHI->isPHI() &&
1249              "This is not a machine PHI node that we are updating!");
1250       // This is "default" BB. We have two jumps to it. From "header" BB and
1251       // from last "case" BB.
1252       if (PHIBB == SDB->BitTestCases[i].Default) {
1253         PHI->addOperand(MachineOperand::
1254                         CreateReg(FuncInfo->PHINodesToUpdate[pi].second,
1255                                   false));
1256         PHI->addOperand(MachineOperand::CreateMBB(SDB->BitTestCases[i].Parent));
1257         PHI->addOperand(MachineOperand::
1258                         CreateReg(FuncInfo->PHINodesToUpdate[pi].second,
1259                                   false));
1260         PHI->addOperand(MachineOperand::CreateMBB(SDB->BitTestCases[i].Cases.
1261                                                   back().ThisBB));
1262       }
1263       // One of "cases" BB.
1264       for (unsigned j = 0, ej = SDB->BitTestCases[i].Cases.size();
1265            j != ej; ++j) {
1266         MachineBasicBlock* cBB = SDB->BitTestCases[i].Cases[j].ThisBB;
1267         if (cBB->isSuccessor(PHIBB)) {
1268           PHI->addOperand(MachineOperand::
1269                           CreateReg(FuncInfo->PHINodesToUpdate[pi].second,
1270                                     false));
1271           PHI->addOperand(MachineOperand::CreateMBB(cBB));
1272         }
1273       }
1274     }
1275   }
1276   SDB->BitTestCases.clear();
1277
1278   // If the JumpTable record is filled in, then we need to emit a jump table.
1279   // Updating the PHI nodes is tricky in this case, since we need to determine
1280   // whether the PHI is a successor of the range check MBB or the jump table MBB
1281   for (unsigned i = 0, e = SDB->JTCases.size(); i != e; ++i) {
1282     // Lower header first, if it wasn't already lowered
1283     if (!SDB->JTCases[i].first.Emitted) {
1284       // Set the current basic block to the mbb we wish to insert the code into
1285       FuncInfo->MBB = SDB->JTCases[i].first.HeaderBB;
1286       FuncInfo->InsertPt = FuncInfo->MBB->end();
1287       // Emit the code
1288       SDB->visitJumpTableHeader(SDB->JTCases[i].second, SDB->JTCases[i].first,
1289                                 FuncInfo->MBB);
1290       CurDAG->setRoot(SDB->getRoot());
1291       SDB->clear();
1292       CodeGenAndEmitDAG();
1293     }
1294
1295     // Set the current basic block to the mbb we wish to insert the code into
1296     FuncInfo->MBB = SDB->JTCases[i].second.MBB;
1297     FuncInfo->InsertPt = FuncInfo->MBB->end();
1298     // Emit the code
1299     SDB->visitJumpTable(SDB->JTCases[i].second);
1300     CurDAG->setRoot(SDB->getRoot());
1301     SDB->clear();
1302     CodeGenAndEmitDAG();
1303
1304     // Update PHI Nodes
1305     for (unsigned pi = 0, pe = FuncInfo->PHINodesToUpdate.size();
1306          pi != pe; ++pi) {
1307       MachineInstr *PHI = FuncInfo->PHINodesToUpdate[pi].first;
1308       MachineBasicBlock *PHIBB = PHI->getParent();
1309       assert(PHI->isPHI() &&
1310              "This is not a machine PHI node that we are updating!");
1311       // "default" BB. We can go there only from header BB.
1312       if (PHIBB == SDB->JTCases[i].second.Default) {
1313         PHI->addOperand
1314           (MachineOperand::CreateReg(FuncInfo->PHINodesToUpdate[pi].second,
1315                                      false));
1316         PHI->addOperand
1317           (MachineOperand::CreateMBB(SDB->JTCases[i].first.HeaderBB));
1318       }
1319       // JT BB. Just iterate over successors here
1320       if (FuncInfo->MBB->isSuccessor(PHIBB)) {
1321         PHI->addOperand
1322           (MachineOperand::CreateReg(FuncInfo->PHINodesToUpdate[pi].second,
1323                                      false));
1324         PHI->addOperand(MachineOperand::CreateMBB(FuncInfo->MBB));
1325       }
1326     }
1327   }
1328   SDB->JTCases.clear();
1329
1330   // If the switch block involved a branch to one of the actual successors, we
1331   // need to update PHI nodes in that block.
1332   for (unsigned i = 0, e = FuncInfo->PHINodesToUpdate.size(); i != e; ++i) {
1333     MachineInstr *PHI = FuncInfo->PHINodesToUpdate[i].first;
1334     assert(PHI->isPHI() &&
1335            "This is not a machine PHI node that we are updating!");
1336     if (FuncInfo->MBB->isSuccessor(PHI->getParent())) {
1337       PHI->addOperand(
1338         MachineOperand::CreateReg(FuncInfo->PHINodesToUpdate[i].second, false));
1339       PHI->addOperand(MachineOperand::CreateMBB(FuncInfo->MBB));
1340     }
1341   }
1342
1343   // If we generated any switch lowering information, build and codegen any
1344   // additional DAGs necessary.
1345   for (unsigned i = 0, e = SDB->SwitchCases.size(); i != e; ++i) {
1346     // Set the current basic block to the mbb we wish to insert the code into
1347     FuncInfo->MBB = SDB->SwitchCases[i].ThisBB;
1348     FuncInfo->InsertPt = FuncInfo->MBB->end();
1349
1350     // Determine the unique successors.
1351     SmallVector<MachineBasicBlock *, 2> Succs;
1352     Succs.push_back(SDB->SwitchCases[i].TrueBB);
1353     if (SDB->SwitchCases[i].TrueBB != SDB->SwitchCases[i].FalseBB)
1354       Succs.push_back(SDB->SwitchCases[i].FalseBB);
1355
1356     // Emit the code. Note that this could result in FuncInfo->MBB being split.
1357     SDB->visitSwitchCase(SDB->SwitchCases[i], FuncInfo->MBB);
1358     CurDAG->setRoot(SDB->getRoot());
1359     SDB->clear();
1360     CodeGenAndEmitDAG();
1361
1362     // Remember the last block, now that any splitting is done, for use in
1363     // populating PHI nodes in successors.
1364     MachineBasicBlock *ThisBB = FuncInfo->MBB;
1365
1366     // Handle any PHI nodes in successors of this chunk, as if we were coming
1367     // from the original BB before switch expansion.  Note that PHI nodes can
1368     // occur multiple times in PHINodesToUpdate.  We have to be very careful to
1369     // handle them the right number of times.
1370     for (unsigned i = 0, e = Succs.size(); i != e; ++i) {
1371       FuncInfo->MBB = Succs[i];
1372       FuncInfo->InsertPt = FuncInfo->MBB->end();
1373       // FuncInfo->MBB may have been removed from the CFG if a branch was
1374       // constant folded.
1375       if (ThisBB->isSuccessor(FuncInfo->MBB)) {
1376         for (MachineBasicBlock::iterator Phi = FuncInfo->MBB->begin();
1377              Phi != FuncInfo->MBB->end() && Phi->isPHI();
1378              ++Phi) {
1379           // This value for this PHI node is recorded in PHINodesToUpdate.
1380           for (unsigned pn = 0; ; ++pn) {
1381             assert(pn != FuncInfo->PHINodesToUpdate.size() &&
1382                    "Didn't find PHI entry!");
1383             if (FuncInfo->PHINodesToUpdate[pn].first == Phi) {
1384               Phi->addOperand(MachineOperand::
1385                               CreateReg(FuncInfo->PHINodesToUpdate[pn].second,
1386                                         false));
1387               Phi->addOperand(MachineOperand::CreateMBB(ThisBB));
1388               break;
1389             }
1390           }
1391         }
1392       }
1393     }
1394   }
1395   SDB->SwitchCases.clear();
1396 }
1397
1398
1399 /// Create the scheduler. If a specific scheduler was specified
1400 /// via the SchedulerRegistry, use it, otherwise select the
1401 /// one preferred by the target.
1402 ///
1403 ScheduleDAGSDNodes *SelectionDAGISel::CreateScheduler() {
1404   RegisterScheduler::FunctionPassCtor Ctor = RegisterScheduler::getDefault();
1405
1406   if (!Ctor) {
1407     Ctor = ISHeuristic;
1408     RegisterScheduler::setDefault(Ctor);
1409   }
1410
1411   return Ctor(this, OptLevel);
1412 }
1413
1414 //===----------------------------------------------------------------------===//
1415 // Helper functions used by the generated instruction selector.
1416 //===----------------------------------------------------------------------===//
1417 // Calls to these methods are generated by tblgen.
1418
1419 /// CheckAndMask - The isel is trying to match something like (and X, 255).  If
1420 /// the dag combiner simplified the 255, we still want to match.  RHS is the
1421 /// actual value in the DAG on the RHS of an AND, and DesiredMaskS is the value
1422 /// specified in the .td file (e.g. 255).
1423 bool SelectionDAGISel::CheckAndMask(SDValue LHS, ConstantSDNode *RHS,
1424                                     int64_t DesiredMaskS) const {
1425   const APInt &ActualMask = RHS->getAPIntValue();
1426   const APInt &DesiredMask = APInt(LHS.getValueSizeInBits(), DesiredMaskS);
1427
1428   // If the actual mask exactly matches, success!
1429   if (ActualMask == DesiredMask)
1430     return true;
1431
1432   // If the actual AND mask is allowing unallowed bits, this doesn't match.
1433   if (ActualMask.intersects(~DesiredMask))
1434     return false;
1435
1436   // Otherwise, the DAG Combiner may have proven that the value coming in is
1437   // either already zero or is not demanded.  Check for known zero input bits.
1438   APInt NeededMask = DesiredMask & ~ActualMask;
1439   if (CurDAG->MaskedValueIsZero(LHS, NeededMask))
1440     return true;
1441
1442   // TODO: check to see if missing bits are just not demanded.
1443
1444   // Otherwise, this pattern doesn't match.
1445   return false;
1446 }
1447
1448 /// CheckOrMask - The isel is trying to match something like (or X, 255).  If
1449 /// the dag combiner simplified the 255, we still want to match.  RHS is the
1450 /// actual value in the DAG on the RHS of an OR, and DesiredMaskS is the value
1451 /// specified in the .td file (e.g. 255).
1452 bool SelectionDAGISel::CheckOrMask(SDValue LHS, ConstantSDNode *RHS,
1453                                    int64_t DesiredMaskS) const {
1454   const APInt &ActualMask = RHS->getAPIntValue();
1455   const APInt &DesiredMask = APInt(LHS.getValueSizeInBits(), DesiredMaskS);
1456
1457   // If the actual mask exactly matches, success!
1458   if (ActualMask == DesiredMask)
1459     return true;
1460
1461   // If the actual AND mask is allowing unallowed bits, this doesn't match.
1462   if (ActualMask.intersects(~DesiredMask))
1463     return false;
1464
1465   // Otherwise, the DAG Combiner may have proven that the value coming in is
1466   // either already zero or is not demanded.  Check for known zero input bits.
1467   APInt NeededMask = DesiredMask & ~ActualMask;
1468
1469   APInt KnownZero, KnownOne;
1470   CurDAG->ComputeMaskedBits(LHS, KnownZero, KnownOne);
1471
1472   // If all the missing bits in the or are already known to be set, match!
1473   if ((NeededMask & KnownOne) == NeededMask)
1474     return true;
1475
1476   // TODO: check to see if missing bits are just not demanded.
1477
1478   // Otherwise, this pattern doesn't match.
1479   return false;
1480 }
1481
1482
1483 /// SelectInlineAsmMemoryOperands - Calls to this are automatically generated
1484 /// by tblgen.  Others should not call it.
1485 void SelectionDAGISel::
1486 SelectInlineAsmMemoryOperands(std::vector<SDValue> &Ops) {
1487   std::vector<SDValue> InOps;
1488   std::swap(InOps, Ops);
1489
1490   Ops.push_back(InOps[InlineAsm::Op_InputChain]); // 0
1491   Ops.push_back(InOps[InlineAsm::Op_AsmString]);  // 1
1492   Ops.push_back(InOps[InlineAsm::Op_MDNode]);     // 2, !srcloc
1493   Ops.push_back(InOps[InlineAsm::Op_ExtraInfo]);  // 3 (SideEffect, AlignStack)
1494
1495   unsigned i = InlineAsm::Op_FirstOperand, e = InOps.size();
1496   if (InOps[e-1].getValueType() == MVT::Glue)
1497     --e;  // Don't process a glue operand if it is here.
1498
1499   while (i != e) {
1500     unsigned Flags = cast<ConstantSDNode>(InOps[i])->getZExtValue();
1501     if (!InlineAsm::isMemKind(Flags)) {
1502       // Just skip over this operand, copying the operands verbatim.
1503       Ops.insert(Ops.end(), InOps.begin()+i,
1504                  InOps.begin()+i+InlineAsm::getNumOperandRegisters(Flags) + 1);
1505       i += InlineAsm::getNumOperandRegisters(Flags) + 1;
1506     } else {
1507       assert(InlineAsm::getNumOperandRegisters(Flags) == 1 &&
1508              "Memory operand with multiple values?");
1509       // Otherwise, this is a memory operand.  Ask the target to select it.
1510       std::vector<SDValue> SelOps;
1511       if (SelectInlineAsmMemoryOperand(InOps[i+1], 'm', SelOps))
1512         report_fatal_error("Could not match memory address.  Inline asm"
1513                            " failure!");
1514
1515       // Add this to the output node.
1516       unsigned NewFlags =
1517         InlineAsm::getFlagWord(InlineAsm::Kind_Mem, SelOps.size());
1518       Ops.push_back(CurDAG->getTargetConstant(NewFlags, MVT::i32));
1519       Ops.insert(Ops.end(), SelOps.begin(), SelOps.end());
1520       i += 2;
1521     }
1522   }
1523
1524   // Add the glue input back if present.
1525   if (e != InOps.size())
1526     Ops.push_back(InOps.back());
1527 }
1528
1529 /// findGlueUse - Return use of MVT::Glue value produced by the specified
1530 /// SDNode.
1531 ///
1532 static SDNode *findGlueUse(SDNode *N) {
1533   unsigned FlagResNo = N->getNumValues()-1;
1534   for (SDNode::use_iterator I = N->use_begin(), E = N->use_end(); I != E; ++I) {
1535     SDUse &Use = I.getUse();
1536     if (Use.getResNo() == FlagResNo)
1537       return Use.getUser();
1538   }
1539   return NULL;
1540 }
1541
1542 /// findNonImmUse - Return true if "Use" is a non-immediate use of "Def".
1543 /// This function recursively traverses up the operand chain, ignoring
1544 /// certain nodes.
1545 static bool findNonImmUse(SDNode *Use, SDNode* Def, SDNode *ImmedUse,
1546                           SDNode *Root, SmallPtrSet<SDNode*, 16> &Visited,
1547                           bool IgnoreChains) {
1548   // The NodeID's are given uniques ID's where a node ID is guaranteed to be
1549   // greater than all of its (recursive) operands.  If we scan to a point where
1550   // 'use' is smaller than the node we're scanning for, then we know we will
1551   // never find it.
1552   //
1553   // The Use may be -1 (unassigned) if it is a newly allocated node.  This can
1554   // happen because we scan down to newly selected nodes in the case of glue
1555   // uses.
1556   if ((Use->getNodeId() < Def->getNodeId() && Use->getNodeId() != -1))
1557     return false;
1558
1559   // Don't revisit nodes if we already scanned it and didn't fail, we know we
1560   // won't fail if we scan it again.
1561   if (!Visited.insert(Use))
1562     return false;
1563
1564   for (unsigned i = 0, e = Use->getNumOperands(); i != e; ++i) {
1565     // Ignore chain uses, they are validated by HandleMergeInputChains.
1566     if (Use->getOperand(i).getValueType() == MVT::Other && IgnoreChains)
1567       continue;
1568
1569     SDNode *N = Use->getOperand(i).getNode();
1570     if (N == Def) {
1571       if (Use == ImmedUse || Use == Root)
1572         continue;  // We are not looking for immediate use.
1573       assert(N != Root);
1574       return true;
1575     }
1576
1577     // Traverse up the operand chain.
1578     if (findNonImmUse(N, Def, ImmedUse, Root, Visited, IgnoreChains))
1579       return true;
1580   }
1581   return false;
1582 }
1583
1584 /// IsProfitableToFold - Returns true if it's profitable to fold the specific
1585 /// operand node N of U during instruction selection that starts at Root.
1586 bool SelectionDAGISel::IsProfitableToFold(SDValue N, SDNode *U,
1587                                           SDNode *Root) const {
1588   if (OptLevel == CodeGenOpt::None) return false;
1589   return N.hasOneUse();
1590 }
1591
1592 /// IsLegalToFold - Returns true if the specific operand node N of
1593 /// U can be folded during instruction selection that starts at Root.
1594 bool SelectionDAGISel::IsLegalToFold(SDValue N, SDNode *U, SDNode *Root,
1595                                      CodeGenOpt::Level OptLevel,
1596                                      bool IgnoreChains) {
1597   if (OptLevel == CodeGenOpt::None) return false;
1598
1599   // If Root use can somehow reach N through a path that that doesn't contain
1600   // U then folding N would create a cycle. e.g. In the following
1601   // diagram, Root can reach N through X. If N is folded into into Root, then
1602   // X is both a predecessor and a successor of U.
1603   //
1604   //          [N*]           //
1605   //         ^   ^           //
1606   //        /     \          //
1607   //      [U*]    [X]?       //
1608   //        ^     ^          //
1609   //         \   /           //
1610   //          \ /            //
1611   //         [Root*]         //
1612   //
1613   // * indicates nodes to be folded together.
1614   //
1615   // If Root produces glue, then it gets (even more) interesting. Since it
1616   // will be "glued" together with its glue use in the scheduler, we need to
1617   // check if it might reach N.
1618   //
1619   //          [N*]           //
1620   //         ^   ^           //
1621   //        /     \          //
1622   //      [U*]    [X]?       //
1623   //        ^       ^        //
1624   //         \       \       //
1625   //          \      |       //
1626   //         [Root*] |       //
1627   //          ^      |       //
1628   //          f      |       //
1629   //          |      /       //
1630   //         [Y]    /        //
1631   //           ^   /         //
1632   //           f  /          //
1633   //           | /           //
1634   //          [GU]           //
1635   //
1636   // If GU (glue use) indirectly reaches N (the load), and Root folds N
1637   // (call it Fold), then X is a predecessor of GU and a successor of
1638   // Fold. But since Fold and GU are glued together, this will create
1639   // a cycle in the scheduling graph.
1640
1641   // If the node has glue, walk down the graph to the "lowest" node in the
1642   // glueged set.
1643   EVT VT = Root->getValueType(Root->getNumValues()-1);
1644   while (VT == MVT::Glue) {
1645     SDNode *GU = findGlueUse(Root);
1646     if (GU == NULL)
1647       break;
1648     Root = GU;
1649     VT = Root->getValueType(Root->getNumValues()-1);
1650
1651     // If our query node has a glue result with a use, we've walked up it.  If
1652     // the user (which has already been selected) has a chain or indirectly uses
1653     // the chain, our WalkChainUsers predicate will not consider it.  Because of
1654     // this, we cannot ignore chains in this predicate.
1655     IgnoreChains = false;
1656   }
1657
1658
1659   SmallPtrSet<SDNode*, 16> Visited;
1660   return !findNonImmUse(Root, N.getNode(), U, Root, Visited, IgnoreChains);
1661 }
1662
1663 SDNode *SelectionDAGISel::Select_INLINEASM(SDNode *N) {
1664   std::vector<SDValue> Ops(N->op_begin(), N->op_end());
1665   SelectInlineAsmMemoryOperands(Ops);
1666
1667   std::vector<EVT> VTs;
1668   VTs.push_back(MVT::Other);
1669   VTs.push_back(MVT::Glue);
1670   SDValue New = CurDAG->getNode(ISD::INLINEASM, N->getDebugLoc(),
1671                                 VTs, &Ops[0], Ops.size());
1672   New->setNodeId(-1);
1673   return New.getNode();
1674 }
1675
1676 SDNode *SelectionDAGISel::Select_UNDEF(SDNode *N) {
1677   return CurDAG->SelectNodeTo(N, TargetOpcode::IMPLICIT_DEF,N->getValueType(0));
1678 }
1679
1680 /// GetVBR - decode a vbr encoding whose top bit is set.
1681 LLVM_ATTRIBUTE_ALWAYS_INLINE static uint64_t
1682 GetVBR(uint64_t Val, const unsigned char *MatcherTable, unsigned &Idx) {
1683   assert(Val >= 128 && "Not a VBR");
1684   Val &= 127;  // Remove first vbr bit.
1685
1686   unsigned Shift = 7;
1687   uint64_t NextBits;
1688   do {
1689     NextBits = MatcherTable[Idx++];
1690     Val |= (NextBits&127) << Shift;
1691     Shift += 7;
1692   } while (NextBits & 128);
1693
1694   return Val;
1695 }
1696
1697
1698 /// UpdateChainsAndGlue - When a match is complete, this method updates uses of
1699 /// interior glue and chain results to use the new glue and chain results.
1700 void SelectionDAGISel::
1701 UpdateChainsAndGlue(SDNode *NodeToMatch, SDValue InputChain,
1702                     const SmallVectorImpl<SDNode*> &ChainNodesMatched,
1703                     SDValue InputGlue,
1704                     const SmallVectorImpl<SDNode*> &GlueResultNodesMatched,
1705                     bool isMorphNodeTo) {
1706   SmallVector<SDNode*, 4> NowDeadNodes;
1707
1708   // Now that all the normal results are replaced, we replace the chain and
1709   // glue results if present.
1710   if (!ChainNodesMatched.empty()) {
1711     assert(InputChain.getNode() != 0 &&
1712            "Matched input chains but didn't produce a chain");
1713     // Loop over all of the nodes we matched that produced a chain result.
1714     // Replace all the chain results with the final chain we ended up with.
1715     for (unsigned i = 0, e = ChainNodesMatched.size(); i != e; ++i) {
1716       SDNode *ChainNode = ChainNodesMatched[i];
1717
1718       // If this node was already deleted, don't look at it.
1719       if (ChainNode->getOpcode() == ISD::DELETED_NODE)
1720         continue;
1721
1722       // Don't replace the results of the root node if we're doing a
1723       // MorphNodeTo.
1724       if (ChainNode == NodeToMatch && isMorphNodeTo)
1725         continue;
1726
1727       SDValue ChainVal = SDValue(ChainNode, ChainNode->getNumValues()-1);
1728       if (ChainVal.getValueType() == MVT::Glue)
1729         ChainVal = ChainVal.getValue(ChainVal->getNumValues()-2);
1730       assert(ChainVal.getValueType() == MVT::Other && "Not a chain?");
1731       CurDAG->ReplaceAllUsesOfValueWith(ChainVal, InputChain);
1732
1733       // If the node became dead and we haven't already seen it, delete it.
1734       if (ChainNode->use_empty() &&
1735           !std::count(NowDeadNodes.begin(), NowDeadNodes.end(), ChainNode))
1736         NowDeadNodes.push_back(ChainNode);
1737     }
1738   }
1739
1740   // If the result produces glue, update any glue results in the matched
1741   // pattern with the glue result.
1742   if (InputGlue.getNode() != 0) {
1743     // Handle any interior nodes explicitly marked.
1744     for (unsigned i = 0, e = GlueResultNodesMatched.size(); i != e; ++i) {
1745       SDNode *FRN = GlueResultNodesMatched[i];
1746
1747       // If this node was already deleted, don't look at it.
1748       if (FRN->getOpcode() == ISD::DELETED_NODE)
1749         continue;
1750
1751       assert(FRN->getValueType(FRN->getNumValues()-1) == MVT::Glue &&
1752              "Doesn't have a glue result");
1753       CurDAG->ReplaceAllUsesOfValueWith(SDValue(FRN, FRN->getNumValues()-1),
1754                                         InputGlue);
1755
1756       // If the node became dead and we haven't already seen it, delete it.
1757       if (FRN->use_empty() &&
1758           !std::count(NowDeadNodes.begin(), NowDeadNodes.end(), FRN))
1759         NowDeadNodes.push_back(FRN);
1760     }
1761   }
1762
1763   if (!NowDeadNodes.empty())
1764     CurDAG->RemoveDeadNodes(NowDeadNodes);
1765
1766   DEBUG(errs() << "ISEL: Match complete!\n");
1767 }
1768
1769 enum ChainResult {
1770   CR_Simple,
1771   CR_InducesCycle,
1772   CR_LeadsToInteriorNode
1773 };
1774
1775 /// WalkChainUsers - Walk down the users of the specified chained node that is
1776 /// part of the pattern we're matching, looking at all of the users we find.
1777 /// This determines whether something is an interior node, whether we have a
1778 /// non-pattern node in between two pattern nodes (which prevent folding because
1779 /// it would induce a cycle) and whether we have a TokenFactor node sandwiched
1780 /// between pattern nodes (in which case the TF becomes part of the pattern).
1781 ///
1782 /// The walk we do here is guaranteed to be small because we quickly get down to
1783 /// already selected nodes "below" us.
1784 static ChainResult
1785 WalkChainUsers(const SDNode *ChainedNode,
1786                SmallVectorImpl<SDNode*> &ChainedNodesInPattern,
1787                SmallVectorImpl<SDNode*> &InteriorChainedNodes) {
1788   ChainResult Result = CR_Simple;
1789
1790   for (SDNode::use_iterator UI = ChainedNode->use_begin(),
1791          E = ChainedNode->use_end(); UI != E; ++UI) {
1792     // Make sure the use is of the chain, not some other value we produce.
1793     if (UI.getUse().getValueType() != MVT::Other) continue;
1794
1795     SDNode *User = *UI;
1796
1797     // If we see an already-selected machine node, then we've gone beyond the
1798     // pattern that we're selecting down into the already selected chunk of the
1799     // DAG.
1800     if (User->isMachineOpcode() ||
1801         User->getOpcode() == ISD::HANDLENODE)  // Root of the graph.
1802       continue;
1803
1804     if (User->getOpcode() == ISD::CopyToReg ||
1805         User->getOpcode() == ISD::CopyFromReg ||
1806         User->getOpcode() == ISD::INLINEASM ||
1807         User->getOpcode() == ISD::EH_LABEL) {
1808       // If their node ID got reset to -1 then they've already been selected.
1809       // Treat them like a MachineOpcode.
1810       if (User->getNodeId() == -1)
1811         continue;
1812     }
1813
1814     // If we have a TokenFactor, we handle it specially.
1815     if (User->getOpcode() != ISD::TokenFactor) {
1816       // If the node isn't a token factor and isn't part of our pattern, then it
1817       // must be a random chained node in between two nodes we're selecting.
1818       // This happens when we have something like:
1819       //   x = load ptr
1820       //   call
1821       //   y = x+4
1822       //   store y -> ptr
1823       // Because we structurally match the load/store as a read/modify/write,
1824       // but the call is chained between them.  We cannot fold in this case
1825       // because it would induce a cycle in the graph.
1826       if (!std::count(ChainedNodesInPattern.begin(),
1827                       ChainedNodesInPattern.end(), User))
1828         return CR_InducesCycle;
1829
1830       // Otherwise we found a node that is part of our pattern.  For example in:
1831       //   x = load ptr
1832       //   y = x+4
1833       //   store y -> ptr
1834       // This would happen when we're scanning down from the load and see the
1835       // store as a user.  Record that there is a use of ChainedNode that is
1836       // part of the pattern and keep scanning uses.
1837       Result = CR_LeadsToInteriorNode;
1838       InteriorChainedNodes.push_back(User);
1839       continue;
1840     }
1841
1842     // If we found a TokenFactor, there are two cases to consider: first if the
1843     // TokenFactor is just hanging "below" the pattern we're matching (i.e. no
1844     // uses of the TF are in our pattern) we just want to ignore it.  Second,
1845     // the TokenFactor can be sandwiched in between two chained nodes, like so:
1846     //     [Load chain]
1847     //         ^
1848     //         |
1849     //       [Load]
1850     //       ^    ^
1851     //       |    \                    DAG's like cheese
1852     //      /       \                       do you?
1853     //     /         |
1854     // [TokenFactor] [Op]
1855     //     ^          ^
1856     //     |          |
1857     //      \        /
1858     //       \      /
1859     //       [Store]
1860     //
1861     // In this case, the TokenFactor becomes part of our match and we rewrite it
1862     // as a new TokenFactor.
1863     //
1864     // To distinguish these two cases, do a recursive walk down the uses.
1865     switch (WalkChainUsers(User, ChainedNodesInPattern, InteriorChainedNodes)) {
1866     case CR_Simple:
1867       // If the uses of the TokenFactor are just already-selected nodes, ignore
1868       // it, it is "below" our pattern.
1869       continue;
1870     case CR_InducesCycle:
1871       // If the uses of the TokenFactor lead to nodes that are not part of our
1872       // pattern that are not selected, folding would turn this into a cycle,
1873       // bail out now.
1874       return CR_InducesCycle;
1875     case CR_LeadsToInteriorNode:
1876       break;  // Otherwise, keep processing.
1877     }
1878
1879     // Okay, we know we're in the interesting interior case.  The TokenFactor
1880     // is now going to be considered part of the pattern so that we rewrite its
1881     // uses (it may have uses that are not part of the pattern) with the
1882     // ultimate chain result of the generated code.  We will also add its chain
1883     // inputs as inputs to the ultimate TokenFactor we create.
1884     Result = CR_LeadsToInteriorNode;
1885     ChainedNodesInPattern.push_back(User);
1886     InteriorChainedNodes.push_back(User);
1887     continue;
1888   }
1889
1890   return Result;
1891 }
1892
1893 /// HandleMergeInputChains - This implements the OPC_EmitMergeInputChains
1894 /// operation for when the pattern matched at least one node with a chains.  The
1895 /// input vector contains a list of all of the chained nodes that we match.  We
1896 /// must determine if this is a valid thing to cover (i.e. matching it won't
1897 /// induce cycles in the DAG) and if so, creating a TokenFactor node. that will
1898 /// be used as the input node chain for the generated nodes.
1899 static SDValue
1900 HandleMergeInputChains(SmallVectorImpl<SDNode*> &ChainNodesMatched,
1901                        SelectionDAG *CurDAG) {
1902   // Walk all of the chained nodes we've matched, recursively scanning down the
1903   // users of the chain result. This adds any TokenFactor nodes that are caught
1904   // in between chained nodes to the chained and interior nodes list.
1905   SmallVector<SDNode*, 3> InteriorChainedNodes;
1906   for (unsigned i = 0, e = ChainNodesMatched.size(); i != e; ++i) {
1907     if (WalkChainUsers(ChainNodesMatched[i], ChainNodesMatched,
1908                        InteriorChainedNodes) == CR_InducesCycle)
1909       return SDValue(); // Would induce a cycle.
1910   }
1911
1912   // Okay, we have walked all the matched nodes and collected TokenFactor nodes
1913   // that we are interested in.  Form our input TokenFactor node.
1914   SmallVector<SDValue, 3> InputChains;
1915   for (unsigned i = 0, e = ChainNodesMatched.size(); i != e; ++i) {
1916     // Add the input chain of this node to the InputChains list (which will be
1917     // the operands of the generated TokenFactor) if it's not an interior node.
1918     SDNode *N = ChainNodesMatched[i];
1919     if (N->getOpcode() != ISD::TokenFactor) {
1920       if (std::count(InteriorChainedNodes.begin(),InteriorChainedNodes.end(),N))
1921         continue;
1922
1923       // Otherwise, add the input chain.
1924       SDValue InChain = ChainNodesMatched[i]->getOperand(0);
1925       assert(InChain.getValueType() == MVT::Other && "Not a chain");
1926       InputChains.push_back(InChain);
1927       continue;
1928     }
1929
1930     // If we have a token factor, we want to add all inputs of the token factor
1931     // that are not part of the pattern we're matching.
1932     for (unsigned op = 0, e = N->getNumOperands(); op != e; ++op) {
1933       if (!std::count(ChainNodesMatched.begin(), ChainNodesMatched.end(),
1934                       N->getOperand(op).getNode()))
1935         InputChains.push_back(N->getOperand(op));
1936     }
1937   }
1938
1939   SDValue Res;
1940   if (InputChains.size() == 1)
1941     return InputChains[0];
1942   return CurDAG->getNode(ISD::TokenFactor, ChainNodesMatched[0]->getDebugLoc(),
1943                          MVT::Other, &InputChains[0], InputChains.size());
1944 }
1945
1946 /// MorphNode - Handle morphing a node in place for the selector.
1947 SDNode *SelectionDAGISel::
1948 MorphNode(SDNode *Node, unsigned TargetOpc, SDVTList VTList,
1949           const SDValue *Ops, unsigned NumOps, unsigned EmitNodeInfo) {
1950   // It is possible we're using MorphNodeTo to replace a node with no
1951   // normal results with one that has a normal result (or we could be
1952   // adding a chain) and the input could have glue and chains as well.
1953   // In this case we need to shift the operands down.
1954   // FIXME: This is a horrible hack and broken in obscure cases, no worse
1955   // than the old isel though.
1956   int OldGlueResultNo = -1, OldChainResultNo = -1;
1957
1958   unsigned NTMNumResults = Node->getNumValues();
1959   if (Node->getValueType(NTMNumResults-1) == MVT::Glue) {
1960     OldGlueResultNo = NTMNumResults-1;
1961     if (NTMNumResults != 1 &&
1962         Node->getValueType(NTMNumResults-2) == MVT::Other)
1963       OldChainResultNo = NTMNumResults-2;
1964   } else if (Node->getValueType(NTMNumResults-1) == MVT::Other)
1965     OldChainResultNo = NTMNumResults-1;
1966
1967   // Call the underlying SelectionDAG routine to do the transmogrification. Note
1968   // that this deletes operands of the old node that become dead.
1969   SDNode *Res = CurDAG->MorphNodeTo(Node, ~TargetOpc, VTList, Ops, NumOps);
1970
1971   // MorphNodeTo can operate in two ways: if an existing node with the
1972   // specified operands exists, it can just return it.  Otherwise, it
1973   // updates the node in place to have the requested operands.
1974   if (Res == Node) {
1975     // If we updated the node in place, reset the node ID.  To the isel,
1976     // this should be just like a newly allocated machine node.
1977     Res->setNodeId(-1);
1978   }
1979
1980   unsigned ResNumResults = Res->getNumValues();
1981   // Move the glue if needed.
1982   if ((EmitNodeInfo & OPFL_GlueOutput) && OldGlueResultNo != -1 &&
1983       (unsigned)OldGlueResultNo != ResNumResults-1)
1984     CurDAG->ReplaceAllUsesOfValueWith(SDValue(Node, OldGlueResultNo),
1985                                       SDValue(Res, ResNumResults-1));
1986
1987   if ((EmitNodeInfo & OPFL_GlueOutput) != 0)
1988     --ResNumResults;
1989
1990   // Move the chain reference if needed.
1991   if ((EmitNodeInfo & OPFL_Chain) && OldChainResultNo != -1 &&
1992       (unsigned)OldChainResultNo != ResNumResults-1)
1993     CurDAG->ReplaceAllUsesOfValueWith(SDValue(Node, OldChainResultNo),
1994                                       SDValue(Res, ResNumResults-1));
1995
1996   // Otherwise, no replacement happened because the node already exists. Replace
1997   // Uses of the old node with the new one.
1998   if (Res != Node)
1999     CurDAG->ReplaceAllUsesWith(Node, Res);
2000
2001   return Res;
2002 }
2003
2004 /// CheckPatternPredicate - Implements OP_CheckPatternPredicate.
2005 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2006 CheckSame(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2007           SDValue N,
2008           const SmallVectorImpl<std::pair<SDValue, SDNode*> > &RecordedNodes) {
2009   // Accept if it is exactly the same as a previously recorded node.
2010   unsigned RecNo = MatcherTable[MatcherIndex++];
2011   assert(RecNo < RecordedNodes.size() && "Invalid CheckSame");
2012   return N == RecordedNodes[RecNo].first;
2013 }
2014
2015 /// CheckPatternPredicate - Implements OP_CheckPatternPredicate.
2016 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2017 CheckPatternPredicate(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2018                       const SelectionDAGISel &SDISel) {
2019   return SDISel.CheckPatternPredicate(MatcherTable[MatcherIndex++]);
2020 }
2021
2022 /// CheckNodePredicate - Implements OP_CheckNodePredicate.
2023 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2024 CheckNodePredicate(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2025                    const SelectionDAGISel &SDISel, SDNode *N) {
2026   return SDISel.CheckNodePredicate(N, MatcherTable[MatcherIndex++]);
2027 }
2028
2029 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2030 CheckOpcode(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2031             SDNode *N) {
2032   uint16_t Opc = MatcherTable[MatcherIndex++];
2033   Opc |= (unsigned short)MatcherTable[MatcherIndex++] << 8;
2034   return N->getOpcode() == Opc;
2035 }
2036
2037 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2038 CheckType(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2039           SDValue N, const TargetLowering &TLI) {
2040   MVT::SimpleValueType VT = (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2041   if (N.getValueType() == VT) return true;
2042
2043   // Handle the case when VT is iPTR.
2044   return VT == MVT::iPTR && N.getValueType() == TLI.getPointerTy();
2045 }
2046
2047 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2048 CheckChildType(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2049                SDValue N, const TargetLowering &TLI,
2050                unsigned ChildNo) {
2051   if (ChildNo >= N.getNumOperands())
2052     return false;  // Match fails if out of range child #.
2053   return ::CheckType(MatcherTable, MatcherIndex, N.getOperand(ChildNo), TLI);
2054 }
2055
2056
2057 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2058 CheckCondCode(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2059               SDValue N) {
2060   return cast<CondCodeSDNode>(N)->get() ==
2061       (ISD::CondCode)MatcherTable[MatcherIndex++];
2062 }
2063
2064 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2065 CheckValueType(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2066                SDValue N, const TargetLowering &TLI) {
2067   MVT::SimpleValueType VT = (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2068   if (cast<VTSDNode>(N)->getVT() == VT)
2069     return true;
2070
2071   // Handle the case when VT is iPTR.
2072   return VT == MVT::iPTR && cast<VTSDNode>(N)->getVT() == TLI.getPointerTy();
2073 }
2074
2075 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2076 CheckInteger(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2077              SDValue N) {
2078   int64_t Val = MatcherTable[MatcherIndex++];
2079   if (Val & 128)
2080     Val = GetVBR(Val, MatcherTable, MatcherIndex);
2081
2082   ConstantSDNode *C = dyn_cast<ConstantSDNode>(N);
2083   return C != 0 && C->getSExtValue() == Val;
2084 }
2085
2086 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2087 CheckAndImm(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2088             SDValue N, const SelectionDAGISel &SDISel) {
2089   int64_t Val = MatcherTable[MatcherIndex++];
2090   if (Val & 128)
2091     Val = GetVBR(Val, MatcherTable, MatcherIndex);
2092
2093   if (N->getOpcode() != ISD::AND) return false;
2094
2095   ConstantSDNode *C = dyn_cast<ConstantSDNode>(N->getOperand(1));
2096   return C != 0 && SDISel.CheckAndMask(N.getOperand(0), C, Val);
2097 }
2098
2099 LLVM_ATTRIBUTE_ALWAYS_INLINE static bool
2100 CheckOrImm(const unsigned char *MatcherTable, unsigned &MatcherIndex,
2101            SDValue N, const SelectionDAGISel &SDISel) {
2102   int64_t Val = MatcherTable[MatcherIndex++];
2103   if (Val & 128)
2104     Val = GetVBR(Val, MatcherTable, MatcherIndex);
2105
2106   if (N->getOpcode() != ISD::OR) return false;
2107
2108   ConstantSDNode *C = dyn_cast<ConstantSDNode>(N->getOperand(1));
2109   return C != 0 && SDISel.CheckOrMask(N.getOperand(0), C, Val);
2110 }
2111
2112 /// IsPredicateKnownToFail - If we know how and can do so without pushing a
2113 /// scope, evaluate the current node.  If the current predicate is known to
2114 /// fail, set Result=true and return anything.  If the current predicate is
2115 /// known to pass, set Result=false and return the MatcherIndex to continue
2116 /// with.  If the current predicate is unknown, set Result=false and return the
2117 /// MatcherIndex to continue with.
2118 static unsigned IsPredicateKnownToFail(const unsigned char *Table,
2119                                        unsigned Index, SDValue N,
2120                                        bool &Result,
2121                                        const SelectionDAGISel &SDISel,
2122                  SmallVectorImpl<std::pair<SDValue, SDNode*> > &RecordedNodes) {
2123   switch (Table[Index++]) {
2124   default:
2125     Result = false;
2126     return Index-1;  // Could not evaluate this predicate.
2127   case SelectionDAGISel::OPC_CheckSame:
2128     Result = !::CheckSame(Table, Index, N, RecordedNodes);
2129     return Index;
2130   case SelectionDAGISel::OPC_CheckPatternPredicate:
2131     Result = !::CheckPatternPredicate(Table, Index, SDISel);
2132     return Index;
2133   case SelectionDAGISel::OPC_CheckPredicate:
2134     Result = !::CheckNodePredicate(Table, Index, SDISel, N.getNode());
2135     return Index;
2136   case SelectionDAGISel::OPC_CheckOpcode:
2137     Result = !::CheckOpcode(Table, Index, N.getNode());
2138     return Index;
2139   case SelectionDAGISel::OPC_CheckType:
2140     Result = !::CheckType(Table, Index, N, SDISel.TLI);
2141     return Index;
2142   case SelectionDAGISel::OPC_CheckChild0Type:
2143   case SelectionDAGISel::OPC_CheckChild1Type:
2144   case SelectionDAGISel::OPC_CheckChild2Type:
2145   case SelectionDAGISel::OPC_CheckChild3Type:
2146   case SelectionDAGISel::OPC_CheckChild4Type:
2147   case SelectionDAGISel::OPC_CheckChild5Type:
2148   case SelectionDAGISel::OPC_CheckChild6Type:
2149   case SelectionDAGISel::OPC_CheckChild7Type:
2150     Result = !::CheckChildType(Table, Index, N, SDISel.TLI,
2151                         Table[Index-1] - SelectionDAGISel::OPC_CheckChild0Type);
2152     return Index;
2153   case SelectionDAGISel::OPC_CheckCondCode:
2154     Result = !::CheckCondCode(Table, Index, N);
2155     return Index;
2156   case SelectionDAGISel::OPC_CheckValueType:
2157     Result = !::CheckValueType(Table, Index, N, SDISel.TLI);
2158     return Index;
2159   case SelectionDAGISel::OPC_CheckInteger:
2160     Result = !::CheckInteger(Table, Index, N);
2161     return Index;
2162   case SelectionDAGISel::OPC_CheckAndImm:
2163     Result = !::CheckAndImm(Table, Index, N, SDISel);
2164     return Index;
2165   case SelectionDAGISel::OPC_CheckOrImm:
2166     Result = !::CheckOrImm(Table, Index, N, SDISel);
2167     return Index;
2168   }
2169 }
2170
2171 namespace {
2172
2173 struct MatchScope {
2174   /// FailIndex - If this match fails, this is the index to continue with.
2175   unsigned FailIndex;
2176
2177   /// NodeStack - The node stack when the scope was formed.
2178   SmallVector<SDValue, 4> NodeStack;
2179
2180   /// NumRecordedNodes - The number of recorded nodes when the scope was formed.
2181   unsigned NumRecordedNodes;
2182
2183   /// NumMatchedMemRefs - The number of matched memref entries.
2184   unsigned NumMatchedMemRefs;
2185
2186   /// InputChain/InputGlue - The current chain/glue
2187   SDValue InputChain, InputGlue;
2188
2189   /// HasChainNodesMatched - True if the ChainNodesMatched list is non-empty.
2190   bool HasChainNodesMatched, HasGlueResultNodesMatched;
2191 };
2192
2193 }
2194
2195 SDNode *SelectionDAGISel::
2196 SelectCodeCommon(SDNode *NodeToMatch, const unsigned char *MatcherTable,
2197                  unsigned TableSize) {
2198   // FIXME: Should these even be selected?  Handle these cases in the caller?
2199   switch (NodeToMatch->getOpcode()) {
2200   default:
2201     break;
2202   case ISD::EntryToken:       // These nodes remain the same.
2203   case ISD::BasicBlock:
2204   case ISD::Register:
2205   case ISD::RegisterMask:
2206   //case ISD::VALUETYPE:
2207   //case ISD::CONDCODE:
2208   case ISD::HANDLENODE:
2209   case ISD::MDNODE_SDNODE:
2210   case ISD::TargetConstant:
2211   case ISD::TargetConstantFP:
2212   case ISD::TargetConstantPool:
2213   case ISD::TargetFrameIndex:
2214   case ISD::TargetExternalSymbol:
2215   case ISD::TargetBlockAddress:
2216   case ISD::TargetJumpTable:
2217   case ISD::TargetGlobalTLSAddress:
2218   case ISD::TargetGlobalAddress:
2219   case ISD::TokenFactor:
2220   case ISD::CopyFromReg:
2221   case ISD::CopyToReg:
2222   case ISD::EH_LABEL:
2223     NodeToMatch->setNodeId(-1); // Mark selected.
2224     return 0;
2225   case ISD::AssertSext:
2226   case ISD::AssertZext:
2227     CurDAG->ReplaceAllUsesOfValueWith(SDValue(NodeToMatch, 0),
2228                                       NodeToMatch->getOperand(0));
2229     return 0;
2230   case ISD::INLINEASM: return Select_INLINEASM(NodeToMatch);
2231   case ISD::UNDEF:     return Select_UNDEF(NodeToMatch);
2232   }
2233
2234   assert(!NodeToMatch->isMachineOpcode() && "Node already selected!");
2235
2236   // Set up the node stack with NodeToMatch as the only node on the stack.
2237   SmallVector<SDValue, 8> NodeStack;
2238   SDValue N = SDValue(NodeToMatch, 0);
2239   NodeStack.push_back(N);
2240
2241   // MatchScopes - Scopes used when matching, if a match failure happens, this
2242   // indicates where to continue checking.
2243   SmallVector<MatchScope, 8> MatchScopes;
2244
2245   // RecordedNodes - This is the set of nodes that have been recorded by the
2246   // state machine.  The second value is the parent of the node, or null if the
2247   // root is recorded.
2248   SmallVector<std::pair<SDValue, SDNode*>, 8> RecordedNodes;
2249
2250   // MatchedMemRefs - This is the set of MemRef's we've seen in the input
2251   // pattern.
2252   SmallVector<MachineMemOperand*, 2> MatchedMemRefs;
2253
2254   // These are the current input chain and glue for use when generating nodes.
2255   // Various Emit operations change these.  For example, emitting a copytoreg
2256   // uses and updates these.
2257   SDValue InputChain, InputGlue;
2258
2259   // ChainNodesMatched - If a pattern matches nodes that have input/output
2260   // chains, the OPC_EmitMergeInputChains operation is emitted which indicates
2261   // which ones they are.  The result is captured into this list so that we can
2262   // update the chain results when the pattern is complete.
2263   SmallVector<SDNode*, 3> ChainNodesMatched;
2264   SmallVector<SDNode*, 3> GlueResultNodesMatched;
2265
2266   DEBUG(errs() << "ISEL: Starting pattern match on root node: ";
2267         NodeToMatch->dump(CurDAG);
2268         errs() << '\n');
2269
2270   // Determine where to start the interpreter.  Normally we start at opcode #0,
2271   // but if the state machine starts with an OPC_SwitchOpcode, then we
2272   // accelerate the first lookup (which is guaranteed to be hot) with the
2273   // OpcodeOffset table.
2274   unsigned MatcherIndex = 0;
2275
2276   if (!OpcodeOffset.empty()) {
2277     // Already computed the OpcodeOffset table, just index into it.
2278     if (N.getOpcode() < OpcodeOffset.size())
2279       MatcherIndex = OpcodeOffset[N.getOpcode()];
2280     DEBUG(errs() << "  Initial Opcode index to " << MatcherIndex << "\n");
2281
2282   } else if (MatcherTable[0] == OPC_SwitchOpcode) {
2283     // Otherwise, the table isn't computed, but the state machine does start
2284     // with an OPC_SwitchOpcode instruction.  Populate the table now, since this
2285     // is the first time we're selecting an instruction.
2286     unsigned Idx = 1;
2287     while (1) {
2288       // Get the size of this case.
2289       unsigned CaseSize = MatcherTable[Idx++];
2290       if (CaseSize & 128)
2291         CaseSize = GetVBR(CaseSize, MatcherTable, Idx);
2292       if (CaseSize == 0) break;
2293
2294       // Get the opcode, add the index to the table.
2295       uint16_t Opc = MatcherTable[Idx++];
2296       Opc |= (unsigned short)MatcherTable[Idx++] << 8;
2297       if (Opc >= OpcodeOffset.size())
2298         OpcodeOffset.resize((Opc+1)*2);
2299       OpcodeOffset[Opc] = Idx;
2300       Idx += CaseSize;
2301     }
2302
2303     // Okay, do the lookup for the first opcode.
2304     if (N.getOpcode() < OpcodeOffset.size())
2305       MatcherIndex = OpcodeOffset[N.getOpcode()];
2306   }
2307
2308   while (1) {
2309     assert(MatcherIndex < TableSize && "Invalid index");
2310 #ifndef NDEBUG
2311     unsigned CurrentOpcodeIndex = MatcherIndex;
2312 #endif
2313     BuiltinOpcodes Opcode = (BuiltinOpcodes)MatcherTable[MatcherIndex++];
2314     switch (Opcode) {
2315     case OPC_Scope: {
2316       // Okay, the semantics of this operation are that we should push a scope
2317       // then evaluate the first child.  However, pushing a scope only to have
2318       // the first check fail (which then pops it) is inefficient.  If we can
2319       // determine immediately that the first check (or first several) will
2320       // immediately fail, don't even bother pushing a scope for them.
2321       unsigned FailIndex;
2322
2323       while (1) {
2324         unsigned NumToSkip = MatcherTable[MatcherIndex++];
2325         if (NumToSkip & 128)
2326           NumToSkip = GetVBR(NumToSkip, MatcherTable, MatcherIndex);
2327         // Found the end of the scope with no match.
2328         if (NumToSkip == 0) {
2329           FailIndex = 0;
2330           break;
2331         }
2332
2333         FailIndex = MatcherIndex+NumToSkip;
2334
2335         unsigned MatcherIndexOfPredicate = MatcherIndex;
2336         (void)MatcherIndexOfPredicate; // silence warning.
2337
2338         // If we can't evaluate this predicate without pushing a scope (e.g. if
2339         // it is a 'MoveParent') or if the predicate succeeds on this node, we
2340         // push the scope and evaluate the full predicate chain.
2341         bool Result;
2342         MatcherIndex = IsPredicateKnownToFail(MatcherTable, MatcherIndex, N,
2343                                               Result, *this, RecordedNodes);
2344         if (!Result)
2345           break;
2346
2347         DEBUG(errs() << "  Skipped scope entry (due to false predicate) at "
2348                      << "index " << MatcherIndexOfPredicate
2349                      << ", continuing at " << FailIndex << "\n");
2350         ++NumDAGIselRetries;
2351
2352         // Otherwise, we know that this case of the Scope is guaranteed to fail,
2353         // move to the next case.
2354         MatcherIndex = FailIndex;
2355       }
2356
2357       // If the whole scope failed to match, bail.
2358       if (FailIndex == 0) break;
2359
2360       // Push a MatchScope which indicates where to go if the first child fails
2361       // to match.
2362       MatchScope NewEntry;
2363       NewEntry.FailIndex = FailIndex;
2364       NewEntry.NodeStack.append(NodeStack.begin(), NodeStack.end());
2365       NewEntry.NumRecordedNodes = RecordedNodes.size();
2366       NewEntry.NumMatchedMemRefs = MatchedMemRefs.size();
2367       NewEntry.InputChain = InputChain;
2368       NewEntry.InputGlue = InputGlue;
2369       NewEntry.HasChainNodesMatched = !ChainNodesMatched.empty();
2370       NewEntry.HasGlueResultNodesMatched = !GlueResultNodesMatched.empty();
2371       MatchScopes.push_back(NewEntry);
2372       continue;
2373     }
2374     case OPC_RecordNode: {
2375       // Remember this node, it may end up being an operand in the pattern.
2376       SDNode *Parent = 0;
2377       if (NodeStack.size() > 1)
2378         Parent = NodeStack[NodeStack.size()-2].getNode();
2379       RecordedNodes.push_back(std::make_pair(N, Parent));
2380       continue;
2381     }
2382
2383     case OPC_RecordChild0: case OPC_RecordChild1:
2384     case OPC_RecordChild2: case OPC_RecordChild3:
2385     case OPC_RecordChild4: case OPC_RecordChild5:
2386     case OPC_RecordChild6: case OPC_RecordChild7: {
2387       unsigned ChildNo = Opcode-OPC_RecordChild0;
2388       if (ChildNo >= N.getNumOperands())
2389         break;  // Match fails if out of range child #.
2390
2391       RecordedNodes.push_back(std::make_pair(N->getOperand(ChildNo),
2392                                              N.getNode()));
2393       continue;
2394     }
2395     case OPC_RecordMemRef:
2396       MatchedMemRefs.push_back(cast<MemSDNode>(N)->getMemOperand());
2397       continue;
2398
2399     case OPC_CaptureGlueInput:
2400       // If the current node has an input glue, capture it in InputGlue.
2401       if (N->getNumOperands() != 0 &&
2402           N->getOperand(N->getNumOperands()-1).getValueType() == MVT::Glue)
2403         InputGlue = N->getOperand(N->getNumOperands()-1);
2404       continue;
2405
2406     case OPC_MoveChild: {
2407       unsigned ChildNo = MatcherTable[MatcherIndex++];
2408       if (ChildNo >= N.getNumOperands())
2409         break;  // Match fails if out of range child #.
2410       N = N.getOperand(ChildNo);
2411       NodeStack.push_back(N);
2412       continue;
2413     }
2414
2415     case OPC_MoveParent:
2416       // Pop the current node off the NodeStack.
2417       NodeStack.pop_back();
2418       assert(!NodeStack.empty() && "Node stack imbalance!");
2419       N = NodeStack.back();
2420       continue;
2421
2422     case OPC_CheckSame:
2423       if (!::CheckSame(MatcherTable, MatcherIndex, N, RecordedNodes)) break;
2424       continue;
2425     case OPC_CheckPatternPredicate:
2426       if (!::CheckPatternPredicate(MatcherTable, MatcherIndex, *this)) break;
2427       continue;
2428     case OPC_CheckPredicate:
2429       if (!::CheckNodePredicate(MatcherTable, MatcherIndex, *this,
2430                                 N.getNode()))
2431         break;
2432       continue;
2433     case OPC_CheckComplexPat: {
2434       unsigned CPNum = MatcherTable[MatcherIndex++];
2435       unsigned RecNo = MatcherTable[MatcherIndex++];
2436       assert(RecNo < RecordedNodes.size() && "Invalid CheckComplexPat");
2437       if (!CheckComplexPattern(NodeToMatch, RecordedNodes[RecNo].second,
2438                                RecordedNodes[RecNo].first, CPNum,
2439                                RecordedNodes))
2440         break;
2441       continue;
2442     }
2443     case OPC_CheckOpcode:
2444       if (!::CheckOpcode(MatcherTable, MatcherIndex, N.getNode())) break;
2445       continue;
2446
2447     case OPC_CheckType:
2448       if (!::CheckType(MatcherTable, MatcherIndex, N, TLI)) break;
2449       continue;
2450
2451     case OPC_SwitchOpcode: {
2452       unsigned CurNodeOpcode = N.getOpcode();
2453       unsigned SwitchStart = MatcherIndex-1; (void)SwitchStart;
2454       unsigned CaseSize;
2455       while (1) {
2456         // Get the size of this case.
2457         CaseSize = MatcherTable[MatcherIndex++];
2458         if (CaseSize & 128)
2459           CaseSize = GetVBR(CaseSize, MatcherTable, MatcherIndex);
2460         if (CaseSize == 0) break;
2461
2462         uint16_t Opc = MatcherTable[MatcherIndex++];
2463         Opc |= (unsigned short)MatcherTable[MatcherIndex++] << 8;
2464
2465         // If the opcode matches, then we will execute this case.
2466         if (CurNodeOpcode == Opc)
2467           break;
2468
2469         // Otherwise, skip over this case.
2470         MatcherIndex += CaseSize;
2471       }
2472
2473       // If no cases matched, bail out.
2474       if (CaseSize == 0) break;
2475
2476       // Otherwise, execute the case we found.
2477       DEBUG(errs() << "  OpcodeSwitch from " << SwitchStart
2478                    << " to " << MatcherIndex << "\n");
2479       continue;
2480     }
2481
2482     case OPC_SwitchType: {
2483       MVT CurNodeVT = N.getValueType().getSimpleVT();
2484       unsigned SwitchStart = MatcherIndex-1; (void)SwitchStart;
2485       unsigned CaseSize;
2486       while (1) {
2487         // Get the size of this case.
2488         CaseSize = MatcherTable[MatcherIndex++];
2489         if (CaseSize & 128)
2490           CaseSize = GetVBR(CaseSize, MatcherTable, MatcherIndex);
2491         if (CaseSize == 0) break;
2492
2493         MVT CaseVT = (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2494         if (CaseVT == MVT::iPTR)
2495           CaseVT = TLI.getPointerTy();
2496
2497         // If the VT matches, then we will execute this case.
2498         if (CurNodeVT == CaseVT)
2499           break;
2500
2501         // Otherwise, skip over this case.
2502         MatcherIndex += CaseSize;
2503       }
2504
2505       // If no cases matched, bail out.
2506       if (CaseSize == 0) break;
2507
2508       // Otherwise, execute the case we found.
2509       DEBUG(errs() << "  TypeSwitch[" << EVT(CurNodeVT).getEVTString()
2510                    << "] from " << SwitchStart << " to " << MatcherIndex<<'\n');
2511       continue;
2512     }
2513     case OPC_CheckChild0Type: case OPC_CheckChild1Type:
2514     case OPC_CheckChild2Type: case OPC_CheckChild3Type:
2515     case OPC_CheckChild4Type: case OPC_CheckChild5Type:
2516     case OPC_CheckChild6Type: case OPC_CheckChild7Type:
2517       if (!::CheckChildType(MatcherTable, MatcherIndex, N, TLI,
2518                             Opcode-OPC_CheckChild0Type))
2519         break;
2520       continue;
2521     case OPC_CheckCondCode:
2522       if (!::CheckCondCode(MatcherTable, MatcherIndex, N)) break;
2523       continue;
2524     case OPC_CheckValueType:
2525       if (!::CheckValueType(MatcherTable, MatcherIndex, N, TLI)) break;
2526       continue;
2527     case OPC_CheckInteger:
2528       if (!::CheckInteger(MatcherTable, MatcherIndex, N)) break;
2529       continue;
2530     case OPC_CheckAndImm:
2531       if (!::CheckAndImm(MatcherTable, MatcherIndex, N, *this)) break;
2532       continue;
2533     case OPC_CheckOrImm:
2534       if (!::CheckOrImm(MatcherTable, MatcherIndex, N, *this)) break;
2535       continue;
2536
2537     case OPC_CheckFoldableChainNode: {
2538       assert(NodeStack.size() != 1 && "No parent node");
2539       // Verify that all intermediate nodes between the root and this one have
2540       // a single use.
2541       bool HasMultipleUses = false;
2542       for (unsigned i = 1, e = NodeStack.size()-1; i != e; ++i)
2543         if (!NodeStack[i].hasOneUse()) {
2544           HasMultipleUses = true;
2545           break;
2546         }
2547       if (HasMultipleUses) break;
2548
2549       // Check to see that the target thinks this is profitable to fold and that
2550       // we can fold it without inducing cycles in the graph.
2551       if (!IsProfitableToFold(N, NodeStack[NodeStack.size()-2].getNode(),
2552                               NodeToMatch) ||
2553           !IsLegalToFold(N, NodeStack[NodeStack.size()-2].getNode(),
2554                          NodeToMatch, OptLevel,
2555                          true/*We validate our own chains*/))
2556         break;
2557
2558       continue;
2559     }
2560     case OPC_EmitInteger: {
2561       MVT::SimpleValueType VT =
2562         (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2563       int64_t Val = MatcherTable[MatcherIndex++];
2564       if (Val & 128)
2565         Val = GetVBR(Val, MatcherTable, MatcherIndex);
2566       RecordedNodes.push_back(std::pair<SDValue, SDNode*>(
2567                               CurDAG->getTargetConstant(Val, VT), (SDNode*)0));
2568       continue;
2569     }
2570     case OPC_EmitRegister: {
2571       MVT::SimpleValueType VT =
2572         (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2573       unsigned RegNo = MatcherTable[MatcherIndex++];
2574       RecordedNodes.push_back(std::pair<SDValue, SDNode*>(
2575                               CurDAG->getRegister(RegNo, VT), (SDNode*)0));
2576       continue;
2577     }
2578     case OPC_EmitRegister2: {
2579       // For targets w/ more than 256 register names, the register enum
2580       // values are stored in two bytes in the matcher table (just like
2581       // opcodes).
2582       MVT::SimpleValueType VT =
2583         (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2584       unsigned RegNo = MatcherTable[MatcherIndex++];
2585       RegNo |= MatcherTable[MatcherIndex++] << 8;
2586       RecordedNodes.push_back(std::pair<SDValue, SDNode*>(
2587                               CurDAG->getRegister(RegNo, VT), (SDNode*)0));
2588       continue;
2589     }
2590
2591     case OPC_EmitConvertToTarget:  {
2592       // Convert from IMM/FPIMM to target version.
2593       unsigned RecNo = MatcherTable[MatcherIndex++];
2594       assert(RecNo < RecordedNodes.size() && "Invalid CheckSame");
2595       SDValue Imm = RecordedNodes[RecNo].first;
2596
2597       if (Imm->getOpcode() == ISD::Constant) {
2598         int64_t Val = cast<ConstantSDNode>(Imm)->getZExtValue();
2599         Imm = CurDAG->getTargetConstant(Val, Imm.getValueType());
2600       } else if (Imm->getOpcode() == ISD::ConstantFP) {
2601         const ConstantFP *Val=cast<ConstantFPSDNode>(Imm)->getConstantFPValue();
2602         Imm = CurDAG->getTargetConstantFP(*Val, Imm.getValueType());
2603       }
2604
2605       RecordedNodes.push_back(std::make_pair(Imm, RecordedNodes[RecNo].second));
2606       continue;
2607     }
2608
2609     case OPC_EmitMergeInputChains1_0:    // OPC_EmitMergeInputChains, 1, 0
2610     case OPC_EmitMergeInputChains1_1: {  // OPC_EmitMergeInputChains, 1, 1
2611       // These are space-optimized forms of OPC_EmitMergeInputChains.
2612       assert(InputChain.getNode() == 0 &&
2613              "EmitMergeInputChains should be the first chain producing node");
2614       assert(ChainNodesMatched.empty() &&
2615              "Should only have one EmitMergeInputChains per match");
2616
2617       // Read all of the chained nodes.
2618       unsigned RecNo = Opcode == OPC_EmitMergeInputChains1_1;
2619       assert(RecNo < RecordedNodes.size() && "Invalid CheckSame");
2620       ChainNodesMatched.push_back(RecordedNodes[RecNo].first.getNode());
2621
2622       // FIXME: What if other value results of the node have uses not matched
2623       // by this pattern?
2624       if (ChainNodesMatched.back() != NodeToMatch &&
2625           !RecordedNodes[RecNo].first.hasOneUse()) {
2626         ChainNodesMatched.clear();
2627         break;
2628       }
2629
2630       // Merge the input chains if they are not intra-pattern references.
2631       InputChain = HandleMergeInputChains(ChainNodesMatched, CurDAG);
2632
2633       if (InputChain.getNode() == 0)
2634         break;  // Failed to merge.
2635       continue;
2636     }
2637
2638     case OPC_EmitMergeInputChains: {
2639       assert(InputChain.getNode() == 0 &&
2640              "EmitMergeInputChains should be the first chain producing node");
2641       // This node gets a list of nodes we matched in the input that have
2642       // chains.  We want to token factor all of the input chains to these nodes
2643       // together.  However, if any of the input chains is actually one of the
2644       // nodes matched in this pattern, then we have an intra-match reference.
2645       // Ignore these because the newly token factored chain should not refer to
2646       // the old nodes.
2647       unsigned NumChains = MatcherTable[MatcherIndex++];
2648       assert(NumChains != 0 && "Can't TF zero chains");
2649
2650       assert(ChainNodesMatched.empty() &&
2651              "Should only have one EmitMergeInputChains per match");
2652
2653       // Read all of the chained nodes.
2654       for (unsigned i = 0; i != NumChains; ++i) {
2655         unsigned RecNo = MatcherTable[MatcherIndex++];
2656         assert(RecNo < RecordedNodes.size() && "Invalid CheckSame");
2657         ChainNodesMatched.push_back(RecordedNodes[RecNo].first.getNode());
2658
2659         // FIXME: What if other value results of the node have uses not matched
2660         // by this pattern?
2661         if (ChainNodesMatched.back() != NodeToMatch &&
2662             !RecordedNodes[RecNo].first.hasOneUse()) {
2663           ChainNodesMatched.clear();
2664           break;
2665         }
2666       }
2667
2668       // If the inner loop broke out, the match fails.
2669       if (ChainNodesMatched.empty())
2670         break;
2671
2672       // Merge the input chains if they are not intra-pattern references.
2673       InputChain = HandleMergeInputChains(ChainNodesMatched, CurDAG);
2674
2675       if (InputChain.getNode() == 0)
2676         break;  // Failed to merge.
2677
2678       continue;
2679     }
2680
2681     case OPC_EmitCopyToReg: {
2682       unsigned RecNo = MatcherTable[MatcherIndex++];
2683       assert(RecNo < RecordedNodes.size() && "Invalid CheckSame");
2684       unsigned DestPhysReg = MatcherTable[MatcherIndex++];
2685
2686       if (InputChain.getNode() == 0)
2687         InputChain = CurDAG->getEntryNode();
2688
2689       InputChain = CurDAG->getCopyToReg(InputChain, NodeToMatch->getDebugLoc(),
2690                                         DestPhysReg, RecordedNodes[RecNo].first,
2691                                         InputGlue);
2692
2693       InputGlue = InputChain.getValue(1);
2694       continue;
2695     }
2696
2697     case OPC_EmitNodeXForm: {
2698       unsigned XFormNo = MatcherTable[MatcherIndex++];
2699       unsigned RecNo = MatcherTable[MatcherIndex++];
2700       assert(RecNo < RecordedNodes.size() && "Invalid CheckSame");
2701       SDValue Res = RunSDNodeXForm(RecordedNodes[RecNo].first, XFormNo);
2702       RecordedNodes.push_back(std::pair<SDValue,SDNode*>(Res, (SDNode*) 0));
2703       continue;
2704     }
2705
2706     case OPC_EmitNode:
2707     case OPC_MorphNodeTo: {
2708       uint16_t TargetOpc = MatcherTable[MatcherIndex++];
2709       TargetOpc |= (unsigned short)MatcherTable[MatcherIndex++] << 8;
2710       unsigned EmitNodeInfo = MatcherTable[MatcherIndex++];
2711       // Get the result VT list.
2712       unsigned NumVTs = MatcherTable[MatcherIndex++];
2713       SmallVector<EVT, 4> VTs;
2714       for (unsigned i = 0; i != NumVTs; ++i) {
2715         MVT::SimpleValueType VT =
2716           (MVT::SimpleValueType)MatcherTable[MatcherIndex++];
2717         if (VT == MVT::iPTR) VT = TLI.getPointerTy().SimpleTy;
2718         VTs.push_back(VT);
2719       }
2720
2721       if (EmitNodeInfo & OPFL_Chain)
2722         VTs.push_back(MVT::Other);
2723       if (EmitNodeInfo & OPFL_GlueOutput)
2724         VTs.push_back(MVT::Glue);
2725
2726       // This is hot code, so optimize the two most common cases of 1 and 2
2727       // results.
2728       SDVTList VTList;
2729       if (VTs.size() == 1)
2730         VTList = CurDAG->getVTList(VTs[0]);
2731       else if (VTs.size() == 2)
2732         VTList = CurDAG->getVTList(VTs[0], VTs[1]);
2733       else
2734         VTList = CurDAG->getVTList(VTs.data(), VTs.size());
2735
2736       // Get the operand list.
2737       unsigned NumOps = MatcherTable[MatcherIndex++];
2738       SmallVector<SDValue, 8> Ops;
2739       for (unsigned i = 0; i != NumOps; ++i) {
2740         unsigned RecNo = MatcherTable[MatcherIndex++];
2741         if (RecNo & 128)
2742           RecNo = GetVBR(RecNo, MatcherTable, MatcherIndex);
2743
2744         assert(RecNo < RecordedNodes.size() && "Invalid EmitNode");
2745         Ops.push_back(RecordedNodes[RecNo].first);
2746       }
2747
2748       // If there are variadic operands to add, handle them now.
2749       if (EmitNodeInfo & OPFL_VariadicInfo) {
2750         // Determine the start index to copy from.
2751         unsigned FirstOpToCopy = getNumFixedFromVariadicInfo(EmitNodeInfo);
2752         FirstOpToCopy += (EmitNodeInfo & OPFL_Chain) ? 1 : 0;
2753         assert(NodeToMatch->getNumOperands() >= FirstOpToCopy &&
2754                "Invalid variadic node");
2755         // Copy all of the variadic operands, not including a potential glue
2756         // input.
2757         for (unsigned i = FirstOpToCopy, e = NodeToMatch->getNumOperands();
2758              i != e; ++i) {
2759           SDValue V = NodeToMatch->getOperand(i);
2760           if (V.getValueType() == MVT::Glue) break;
2761           Ops.push_back(V);
2762         }
2763       }
2764
2765       // If this has chain/glue inputs, add them.
2766       if (EmitNodeInfo & OPFL_Chain)
2767         Ops.push_back(InputChain);
2768       if ((EmitNodeInfo & OPFL_GlueInput) && InputGlue.getNode() != 0)
2769         Ops.push_back(InputGlue);
2770
2771       // Create the node.
2772       SDNode *Res = 0;
2773       if (Opcode != OPC_MorphNodeTo) {
2774         // If this is a normal EmitNode command, just create the new node and
2775         // add the results to the RecordedNodes list.
2776         Res = CurDAG->getMachineNode(TargetOpc, NodeToMatch->getDebugLoc(),
2777                                      VTList, Ops.data(), Ops.size());
2778
2779         // Add all the non-glue/non-chain results to the RecordedNodes list.
2780         for (unsigned i = 0, e = VTs.size(); i != e; ++i) {
2781           if (VTs[i] == MVT::Other || VTs[i] == MVT::Glue) break;
2782           RecordedNodes.push_back(std::pair<SDValue,SDNode*>(SDValue(Res, i),
2783                                                              (SDNode*) 0));
2784         }
2785
2786       } else if (NodeToMatch->getOpcode() != ISD::DELETED_NODE) {
2787         Res = MorphNode(NodeToMatch, TargetOpc, VTList, Ops.data(), Ops.size(),
2788                         EmitNodeInfo);
2789       } else {
2790         // NodeToMatch was eliminated by CSE when the target changed the DAG.
2791         // We will visit the equivalent node later.
2792         DEBUG(dbgs() << "Node was eliminated by CSE\n");
2793         return 0;
2794       }
2795
2796       // If the node had chain/glue results, update our notion of the current
2797       // chain and glue.
2798       if (EmitNodeInfo & OPFL_GlueOutput) {
2799         InputGlue = SDValue(Res, VTs.size()-1);
2800         if (EmitNodeInfo & OPFL_Chain)
2801           InputChain = SDValue(Res, VTs.size()-2);
2802       } else if (EmitNodeInfo & OPFL_Chain)
2803         InputChain = SDValue(Res, VTs.size()-1);
2804
2805       // If the OPFL_MemRefs glue is set on this node, slap all of the
2806       // accumulated memrefs onto it.
2807       //
2808       // FIXME: This is vastly incorrect for patterns with multiple outputs
2809       // instructions that access memory and for ComplexPatterns that match
2810       // loads.
2811       if (EmitNodeInfo & OPFL_MemRefs) {
2812         // Only attach load or store memory operands if the generated
2813         // instruction may load or store.
2814         const MCInstrDesc &MCID = TM.getInstrInfo()->get(TargetOpc);
2815         bool mayLoad = MCID.mayLoad();
2816         bool mayStore = MCID.mayStore();
2817
2818         unsigned NumMemRefs = 0;
2819         for (SmallVector<MachineMemOperand*, 2>::const_iterator I =
2820              MatchedMemRefs.begin(), E = MatchedMemRefs.end(); I != E; ++I) {
2821           if ((*I)->isLoad()) {
2822             if (mayLoad)
2823               ++NumMemRefs;
2824           } else if ((*I)->isStore()) {
2825             if (mayStore)
2826               ++NumMemRefs;
2827           } else {
2828             ++NumMemRefs;
2829           }
2830         }
2831
2832         MachineSDNode::mmo_iterator MemRefs =
2833           MF->allocateMemRefsArray(NumMemRefs);
2834
2835         MachineSDNode::mmo_iterator MemRefsPos = MemRefs;
2836         for (SmallVector<MachineMemOperand*, 2>::const_iterator I =
2837              MatchedMemRefs.begin(), E = MatchedMemRefs.end(); I != E; ++I) {
2838           if ((*I)->isLoad()) {
2839             if (mayLoad)
2840               *MemRefsPos++ = *I;
2841           } else if ((*I)->isStore()) {
2842             if (mayStore)
2843               *MemRefsPos++ = *I;
2844           } else {
2845             *MemRefsPos++ = *I;
2846           }
2847         }
2848
2849         cast<MachineSDNode>(Res)
2850           ->setMemRefs(MemRefs, MemRefs + NumMemRefs);
2851       }
2852
2853       DEBUG(errs() << "  "
2854                    << (Opcode == OPC_MorphNodeTo ? "Morphed" : "Created")
2855                    << " node: "; Res->dump(CurDAG); errs() << "\n");
2856
2857       // If this was a MorphNodeTo then we're completely done!
2858       if (Opcode == OPC_MorphNodeTo) {
2859         // Update chain and glue uses.
2860         UpdateChainsAndGlue(NodeToMatch, InputChain, ChainNodesMatched,
2861                             InputGlue, GlueResultNodesMatched, true);
2862         return Res;
2863       }
2864
2865       continue;
2866     }
2867
2868     case OPC_MarkGlueResults: {
2869       unsigned NumNodes = MatcherTable[MatcherIndex++];
2870
2871       // Read and remember all the glue-result nodes.
2872       for (unsigned i = 0; i != NumNodes; ++i) {
2873         unsigned RecNo = MatcherTable[MatcherIndex++];
2874         if (RecNo & 128)
2875           RecNo = GetVBR(RecNo, MatcherTable, MatcherIndex);
2876
2877         assert(RecNo < RecordedNodes.size() && "Invalid CheckSame");
2878         GlueResultNodesMatched.push_back(RecordedNodes[RecNo].first.getNode());
2879       }
2880       continue;
2881     }
2882
2883     case OPC_CompleteMatch: {
2884       // The match has been completed, and any new nodes (if any) have been
2885       // created.  Patch up references to the matched dag to use the newly
2886       // created nodes.
2887       unsigned NumResults = MatcherTable[MatcherIndex++];
2888
2889       for (unsigned i = 0; i != NumResults; ++i) {
2890         unsigned ResSlot = MatcherTable[MatcherIndex++];
2891         if (ResSlot & 128)
2892           ResSlot = GetVBR(ResSlot, MatcherTable, MatcherIndex);
2893
2894         assert(ResSlot < RecordedNodes.size() && "Invalid CheckSame");
2895         SDValue Res = RecordedNodes[ResSlot].first;
2896
2897         assert(i < NodeToMatch->getNumValues() &&
2898                NodeToMatch->getValueType(i) != MVT::Other &&
2899                NodeToMatch->getValueType(i) != MVT::Glue &&
2900                "Invalid number of results to complete!");
2901         assert((NodeToMatch->getValueType(i) == Res.getValueType() ||
2902                 NodeToMatch->getValueType(i) == MVT::iPTR ||
2903                 Res.getValueType() == MVT::iPTR ||
2904                 NodeToMatch->getValueType(i).getSizeInBits() ==
2905                     Res.getValueType().getSizeInBits()) &&
2906                "invalid replacement");
2907         CurDAG->ReplaceAllUsesOfValueWith(SDValue(NodeToMatch, i), Res);
2908       }
2909
2910       // If the root node defines glue, add it to the glue nodes to update list.
2911       if (NodeToMatch->getValueType(NodeToMatch->getNumValues()-1) == MVT::Glue)
2912         GlueResultNodesMatched.push_back(NodeToMatch);
2913
2914       // Update chain and glue uses.
2915       UpdateChainsAndGlue(NodeToMatch, InputChain, ChainNodesMatched,
2916                           InputGlue, GlueResultNodesMatched, false);
2917
2918       assert(NodeToMatch->use_empty() &&
2919              "Didn't replace all uses of the node?");
2920
2921       // FIXME: We just return here, which interacts correctly with SelectRoot
2922       // above.  We should fix this to not return an SDNode* anymore.
2923       return 0;
2924     }
2925     }
2926
2927     // If the code reached this point, then the match failed.  See if there is
2928     // another child to try in the current 'Scope', otherwise pop it until we
2929     // find a case to check.
2930     DEBUG(errs() << "  Match failed at index " << CurrentOpcodeIndex << "\n");
2931     ++NumDAGIselRetries;
2932     while (1) {
2933       if (MatchScopes.empty()) {
2934         CannotYetSelect(NodeToMatch);
2935         return 0;
2936       }
2937
2938       // Restore the interpreter state back to the point where the scope was
2939       // formed.
2940       MatchScope &LastScope = MatchScopes.back();
2941       RecordedNodes.resize(LastScope.NumRecordedNodes);
2942       NodeStack.clear();
2943       NodeStack.append(LastScope.NodeStack.begin(), LastScope.NodeStack.end());
2944       N = NodeStack.back();
2945
2946       if (LastScope.NumMatchedMemRefs != MatchedMemRefs.size())
2947         MatchedMemRefs.resize(LastScope.NumMatchedMemRefs);
2948       MatcherIndex = LastScope.FailIndex;
2949
2950       DEBUG(errs() << "  Continuing at " << MatcherIndex << "\n");
2951
2952       InputChain = LastScope.InputChain;
2953       InputGlue = LastScope.InputGlue;
2954       if (!LastScope.HasChainNodesMatched)
2955         ChainNodesMatched.clear();
2956       if (!LastScope.HasGlueResultNodesMatched)
2957         GlueResultNodesMatched.clear();
2958
2959       // Check to see what the offset is at the new MatcherIndex.  If it is zero
2960       // we have reached the end of this scope, otherwise we have another child
2961       // in the current scope to try.
2962       unsigned NumToSkip = MatcherTable[MatcherIndex++];
2963       if (NumToSkip & 128)
2964         NumToSkip = GetVBR(NumToSkip, MatcherTable, MatcherIndex);
2965
2966       // If we have another child in this scope to match, update FailIndex and
2967       // try it.
2968       if (NumToSkip != 0) {
2969         LastScope.FailIndex = MatcherIndex+NumToSkip;
2970         break;
2971       }
2972
2973       // End of this scope, pop it and try the next child in the containing
2974       // scope.
2975       MatchScopes.pop_back();
2976     }
2977   }
2978 }
2979
2980
2981
2982 void SelectionDAGISel::CannotYetSelect(SDNode *N) {
2983   std::string msg;
2984   raw_string_ostream Msg(msg);
2985   Msg << "Cannot select: ";
2986
2987   if (N->getOpcode() != ISD::INTRINSIC_W_CHAIN &&
2988       N->getOpcode() != ISD::INTRINSIC_WO_CHAIN &&
2989       N->getOpcode() != ISD::INTRINSIC_VOID) {
2990     N->printrFull(Msg, CurDAG);
2991     Msg << "\nIn function: " << MF->getName();
2992   } else {
2993     bool HasInputChain = N->getOperand(0).getValueType() == MVT::Other;
2994     unsigned iid =
2995       cast<ConstantSDNode>(N->getOperand(HasInputChain))->getZExtValue();
2996     if (iid < Intrinsic::num_intrinsics)
2997       Msg << "intrinsic %" << Intrinsic::getName((Intrinsic::ID)iid);
2998     else if (const TargetIntrinsicInfo *TII = TM.getIntrinsicInfo())
2999       Msg << "target intrinsic %" << TII->getName(iid);
3000     else
3001       Msg << "unknown intrinsic #" << iid;
3002   }
3003   report_fatal_error(Msg.str());
3004 }
3005
3006 char SelectionDAGISel::ID = 0;