Update tests.
authorJim Grosbach <grosbach@apple.com>
Fri, 19 Aug 2011 22:19:48 +0000 (22:19 +0000)
committerJim Grosbach <grosbach@apple.com>
Fri, 19 Aug 2011 22:19:48 +0000 (22:19 +0000)
git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@138116 91177308-0d34-0410-b5e6-96231b3b80d8

lib/Target/ARM/ARMInstrThumb.td
test/CodeGen/ARM/avoid-cpsr-rmw.ll
test/CodeGen/Thumb2/thumb2-mls.ll
test/CodeGen/Thumb2/thumb2-mul.ll

index 9163629da143114e2425ccec7be94e4278d80de9..8da7be05d4094689e76b073469288b74a48f1d4d 100644 (file)
@@ -1114,6 +1114,10 @@ def tRSB :                      // A8.6.141
                "rsb", "\t$Rd, $Rn, #0",
                [(set tGPR:$Rd, (ineg tGPR:$Rn))]>;
 
+def : InstAlias<"neg${s}${p} $Rd, $Rm",
+                (tRSB tGPR:$Rd, CPSR, tGPR:$Rm, pred:$p)>,
+        Requires<[IsThumb]>;
+
 // Subtract with carry register
 let Uses = [CPSR] in
 def tSBC :                      // A8.6.151
index d0c4f3ae9d673f7a4998e4a2132f9b87e7c61c29..d148bbe41f2f3203b875971098f7869177fb030f 100644 (file)
@@ -6,9 +6,9 @@
 define i32 @t(i32 %a, i32 %b, i32 %c, i32 %d) nounwind readnone {
  entry:
 ; CHECK: t:
-; CHECK: muls r2, r3, r2
+; CHECK: muls r2, r2, r3
 ; CHECK-NEXT: mul  r0, r0, r1
-; CHECK-NEXT: muls r0, r2, r0
+; CHECK-NEXT: muls r0, r0, r2
   %0 = mul nsw i32 %a, %b
   %1 = mul nsw i32 %c, %d
   %2 = mul nsw i32 %0, %1
index fc9e6bab48cb97297d13f19b209306de29cb25c3..24c45c53fc87e85fbaf1e3e7ea9d2639317b9e0a 100644 (file)
@@ -15,5 +15,5 @@ define i32 @f2(i32 %a, i32 %b, i32 %c) {
     ret i32 %tmp2
 }
 ; CHECK: f2:
-; CHECK:       muls    r0, r1
+; CHECK:       muls    r0, r0, r1
 
index 8d1de55b4dc6f09bee7493597d29e40b3d74381c..bb97d978cf20023413aa152499366a618e79501c 100644 (file)
@@ -2,7 +2,7 @@
 
 define i32 @f1(i32 %a, i32 %b, i32 %c) {
 ; CHECK: f1:
-; CHECK: muls r0, r1
+; CHECK: muls r0, r0, r1
     %tmp = mul i32 %a, %b
     ret i32 %tmp
 }