projects / oota-llvm.git / blobdiff
? search:
summary | shortlog | log | commit | commitdiff | tree
raw | inline | side by side
[mips][mips64r6] Correct cond names in the cmp.cond.[ds] instructions
[oota-llvm.git] / test / CodeGen / Mips / select.ll
diff --git a/test/CodeGen/Mips/select.ll b/test/CodeGen/Mips/select.ll
index 3319fd8b22aa4d8001550841b9a1a1ab329b6049..d4a75bc42ffbdc0eccce5262d6bb7e71866f1c10 100644 (file)
--- a/test/CodeGen/Mips/select.ll
+++ b/test/CodeGen/Mips/select.ll
@@ -252,7 +252,7 @@ entry:
 
 ; 32R6-DAG:      mtc1 $6, $[[F2:f[0-9]+]]
 ; 32R6-DAG:      mtc1 $7, $[[F3:f[0-9]+]]
 
 ; 32R6-DAG:      mtc1 $6, $[[F2:f[0-9]+]]
 ; 32R6-DAG:      mtc1 $7, $[[F3:f[0-9]+]]
-; 32R6:          cmp.olt.s $[[CC:f0]], $[[F2]], $[[F3]]
+; 32R6:          cmp.lt.s $[[CC:f0]], $[[F2]], $[[F3]]
 ; 32R6:          sel.s $[[CC]], $f14, $f12
 
 ; 64:            c.olt.s $f14, $f15
 ; 32R6:          sel.s $[[CC]], $f14, $f12
 
 ; 64:            c.olt.s $f14, $f15
@@ -263,7 +263,7 @@ entry:
 ; 64R2:          movt.s $f13, $f12, $fcc0
 ; 64R2:          mov.s $f0, $f13
 
 ; 64R2:          movt.s $f13, $f12, $fcc0
 ; 64R2:          mov.s $f0, $f13
 
-; 64R6:          cmp.olt.s $[[CC:f0]], $f14, $f15
+; 64R6:          cmp.lt.s $[[CC:f0]], $f14, $f15
 ; 64R6:          sel.s $[[CC]], $f13, $f12
 
   %cmp = fcmp olt float %f2, %f3
 ; 64R6:          sel.s $[[CC]], $f13, $f12
 
   %cmp = fcmp olt float %f2, %f3
@@ -289,7 +289,7 @@ entry:
 
 ; 32R6-DAG:      mtc1 $6, $[[F2:f[0-9]+]]
 ; 32R6-DAG:      mtc1 $7, $[[F3:f[0-9]+]]
 
 ; 32R6-DAG:      mtc1 $6, $[[F2:f[0-9]+]]
 ; 32R6-DAG:      mtc1 $7, $[[F3:f[0-9]+]]
-; 32R6:          cmp.olt.s $[[CC:f0]], $[[F3]], $[[F2]]
+; 32R6:          cmp.lt.s $[[CC:f0]], $[[F3]], $[[F2]]
 ; 32R6:          sel.s $[[CC]], $f14, $f12
 
 ; 64:            c.ule.s $f14, $f15
 ; 32R6:          sel.s $[[CC]], $f14, $f12
 
 ; 64:            c.ule.s $f14, $f15
@@ -300,7 +300,7 @@ entry:
 ; 64R2:          movf.s $f13, $f12, $fcc0
 ; 64R2:          mov.s $f0, $f13
 
 ; 64R2:          movf.s $f13, $f12, $fcc0
 ; 64R2:          mov.s $f0, $f13
 
-; 64R6:          cmp.olt.s $[[CC:f0]], $f15, $f14
+; 64R6:          cmp.lt.s $[[CC:f0]], $f15, $f14
 ; 64R6:          sel.s $[[CC]], $f13, $f12
 
   %cmp = fcmp ogt float %f2, %f3
 ; 64R6:          sel.s $[[CC]], $f13, $f12
 
   %cmp = fcmp ogt float %f2, %f3
@@ -326,7 +326,7 @@ entry:
 
 ; 32R6-DAG:      lwc1 $[[F2:f[0-9]+]], 16($sp)
 ; 32R6-DAG:      lwc1 $[[F3:f[0-9]+]], 20($sp)
 
 ; 32R6-DAG:      lwc1 $[[F2:f[0-9]+]], 16($sp)
 ; 32R6-DAG:      lwc1 $[[F3:f[0-9]+]], 20($sp)
-; 32R6:          cmp.olt.s $[[CC:f0]], $[[F3]], $[[F2]]
+; 32R6:          cmp.lt.s $[[CC:f0]], $[[F3]], $[[F2]]
 ; 32R6:          sel.d $[[CC]], $f14, $f12
 
 ; 64:            c.ule.s $f14, $f15
 ; 32R6:          sel.d $[[CC]], $f14, $f12
 
 ; 64:            c.ule.s $f14, $f15
@@ -337,7 +337,7 @@ entry:
 ; 64R2:          movf.d $f13, $f12, $fcc0
 ; 64R2:          mov.d $f0, $f13
 
 ; 64R2:          movf.d $f13, $f12, $fcc0
 ; 64R2:          mov.d $f0, $f13
 
-; 64R6:          cmp.olt.s $[[CC:f0]], $f15, $f14
+; 64R6:          cmp.lt.s $[[CC:f0]], $f15, $f14
 ; 64R6:          sel.d $[[CC]], $f13, $f12
 
   %cmp = fcmp ogt float %f2, %f3
 ; 64R6:          sel.d $[[CC]], $f13, $f12
 
   %cmp = fcmp ogt float %f2, %f3
@@ -400,7 +400,7 @@ entry:
 
 ; 32R6-DAG:      ldc1 $[[F2:f[0-9]+]], 16($sp)
 ; 32R6-DAG:      ldc1 $[[F3:f[0-9]+]], 24($sp)
 
 ; 32R6-DAG:      ldc1 $[[F2:f[0-9]+]], 16($sp)
 ; 32R6-DAG:      ldc1 $[[F3:f[0-9]+]], 24($sp)
-; 32R6:          cmp.olt.d $[[CC:f0]], $[[F2]], $[[F3]]
+; 32R6:          cmp.lt.d $[[CC:f0]], $[[F2]], $[[F3]]
 ; 32R6:          sel.d $[[CC]], $f14, $f12
 
 ; 64:            c.olt.d $f14, $f15
 ; 32R6:          sel.d $[[CC]], $f14, $f12
 
 ; 64:            c.olt.d $f14, $f15
@@ -411,7 +411,7 @@ entry:
 ; 64R2:          movt.d $f13, $f12, $fcc0
 ; 64R2:          mov.d $f0, $f13
 
 ; 64R2:          movt.d $f13, $f12, $fcc0
 ; 64R2:          mov.d $f0, $f13
 
-; 64R6:          cmp.olt.d $[[CC:f0]], $f14, $f15
+; 64R6:          cmp.lt.d $[[CC:f0]], $f14, $f15
 ; 64R6:          sel.d $[[CC]], $f13, $f12
 
   %cmp = fcmp olt double %f2, %f3
 ; 64R6:          sel.d $[[CC]], $f13, $f12
 
   %cmp = fcmp olt double %f2, %f3
@@ -437,7 +437,7 @@ entry:
 
 ; 32R6-DAG:      ldc1 $[[F2:f[0-9]+]], 16($sp)
 ; 32R6-DAG:      ldc1 $[[F3:f[0-9]+]], 24($sp)
 
 ; 32R6-DAG:      ldc1 $[[F2:f[0-9]+]], 16($sp)
 ; 32R6-DAG:      ldc1 $[[F3:f[0-9]+]], 24($sp)
-; 32R6:          cmp.olt.d $[[CC:f0]], $[[F3]], $[[F2]]
+; 32R6:          cmp.lt.d $[[CC:f0]], $[[F3]], $[[F2]]
 ; 32R6:          sel.d $[[CC]], $f14, $f12
 
 ; 64:            c.ule.d $f14, $f15
 ; 32R6:          sel.d $[[CC]], $f14, $f12
 
 ; 64:            c.ule.d $f14, $f15
@@ -448,7 +448,7 @@ entry:
 ; 64R2:          movf.d $f13, $f12, $fcc0
 ; 64R2:          mov.d $f0, $f13
 
 ; 64R2:          movf.d $f13, $f12, $fcc0
 ; 64R2:          mov.d $f0, $f13
 
-; 64R6:          cmp.olt.d $[[CC:f0]], $f15, $f14
+; 64R6:          cmp.lt.d $[[CC:f0]], $f15, $f14
 ; 64R6:          sel.d $[[CC]], $f13, $f12
 
   %cmp = fcmp ogt double %f2, %f3
 ; 64R6:          sel.d $[[CC]], $f13, $f12
 
   %cmp = fcmp ogt double %f2, %f3
@@ -477,7 +477,7 @@ entry:
 ; 32R6-DAG:      mtc1 $6, $[[F2:f[0-9]+]]
 ; 32R6-DAG:      mthc1 $7, $[[F2]]
 ; 32R6-DAG:      ldc1 $[[F3:f[0-9]+]], 16($sp)
 ; 32R6-DAG:      mtc1 $6, $[[F2:f[0-9]+]]
 ; 32R6-DAG:      mthc1 $7, $[[F2]]
 ; 32R6-DAG:      ldc1 $[[F3:f[0-9]+]], 16($sp)
-; 32R6:          cmp.olt.d $[[CC:f0]], $[[F3]], $[[F2]]
+; 32R6:          cmp.lt.d $[[CC:f0]], $[[F3]], $[[F2]]
 ; 32R6:          sel.s $[[CC]], $f14, $f12
 
 ; 64:            c.ule.d $f14, $f15
 ; 32R6:          sel.s $[[CC]], $f14, $f12
 
 ; 64:            c.ule.d $f14, $f15
@@ -488,7 +488,7 @@ entry:
 ; 64R2:          movf.s $f13, $f12, $fcc0
 ; 64R2:          mov.s $f0, $f13
 
 ; 64R2:          movf.s $f13, $f12, $fcc0
 ; 64R2:          mov.s $f0, $f13
 
-; 64R6:          cmp.olt.d $[[CC:f0]], $f15, $f14
+; 64R6:          cmp.lt.d $[[CC:f0]], $f15, $f14
 ; 64R6:          sel.s $[[CC]], $f13, $f12
 
   %cmp = fcmp ogt double %f2, %f3
 ; 64R6:          sel.s $[[CC]], $f13, $f12
 
   %cmp = fcmp ogt double %f2, %f3
@@ -561,7 +561,7 @@ entry:
 
 ; 32R6-DAG:      mtc1 $6, $[[F2:f[0-9]+]]
 ; 32R6-DAG:      mtc1 $7, $[[F3:f[0-9]+]]
 
 ; 32R6-DAG:      mtc1 $6, $[[F2:f[0-9]+]]
 ; 32R6-DAG:      mtc1 $7, $[[F3:f[0-9]+]]
-; 32R6:          cmp.olt.s $[[CC:f[0-9]+]], $[[F2]], $[[F3]]
+; 32R6:          cmp.lt.s $[[CC:f[0-9]+]], $[[F2]], $[[F3]]
 ; 32R6:          mfc1 $[[CCGPR:[0-9]+]], $[[CC]]
 ; 32R6:          seleqz $[[EQ:[0-9]+]], $5, $[[CCGPR]]
 ; FIXME: This move is redundant
 ; 32R6:          mfc1 $[[CCGPR:[0-9]+]], $[[CC]]
 ; 32R6:          seleqz $[[EQ:[0-9]+]], $5, $[[CCGPR]]
 ; FIXME: This move is redundant
@@ -577,7 +577,7 @@ entry:
 ; 64R2:          movt $5, $4, $fcc0
 ; 64R2:          move $2, $5
 
 ; 64R2:          movt $5, $4, $fcc0
 ; 64R2:          move $2, $5
 
-; 64R6:          cmp.olt.s $[[CC:f[0-9]+]], $f14, $f15
+; 64R6:          cmp.lt.s $[[CC:f[0-9]+]], $f14, $f15
 ; 64R6:          mfc1 $[[CCGPR:[0-9]+]], $[[CC]]
 ; 64R6:          seleqz $[[EQ:[0-9]+]], $5, $[[CCGPR]]
 ; FIXME: This move is redundant
 ; 64R6:          mfc1 $[[CCGPR:[0-9]+]], $[[CC]]
 ; 64R6:          seleqz $[[EQ:[0-9]+]], $5, $[[CCGPR]]
 ; FIXME: This move is redundant
@@ -607,7 +607,7 @@ entry:
 
 ; 32R6-DAG:      mtc1 $6, $[[F2:f[0-9]+]]
 ; 32R6-DAG:      mtc1 $7, $[[F3:f[0-9]+]]
 
 ; 32R6-DAG:      mtc1 $6, $[[F2:f[0-9]+]]
 ; 32R6-DAG:      mtc1 $7, $[[F3:f[0-9]+]]
-; 32R6:          cmp.olt.s $[[CC:f[0-9]+]], $[[F3]], $[[F2]]
+; 32R6:          cmp.lt.s $[[CC:f[0-9]+]], $[[F3]], $[[F2]]
 ; 32R6:          mfc1 $[[CCGPR:[0-9]+]], $[[CC]]
 ; 32R6:          seleqz $[[EQ:[0-9]+]], $5, $[[CCGPR]]
 ; FIXME: This move is redundant
 ; 32R6:          mfc1 $[[CCGPR:[0-9]+]], $[[CC]]
 ; 32R6:          seleqz $[[EQ:[0-9]+]], $5, $[[CCGPR]]
 ; FIXME: This move is redundant
@@ -623,7 +623,7 @@ entry:
 ; 64R2:          movf $5, $4, $fcc0
 ; 64R2:          move $2, $5
 
 ; 64R2:          movf $5, $4, $fcc0
 ; 64R2:          move $2, $5
 
-; 64R6:          cmp.olt.s $[[CC:f[0-9]+]], $f15, $f14
+; 64R6:          cmp.lt.s $[[CC:f[0-9]+]], $f15, $f14
 ; 64R6:          mfc1 $[[CCGPR:[0-9]+]], $[[CC]]
 ; 64R6:          seleqz $[[EQ:[0-9]+]], $5, $[[CCGPR]]
 ; FIXME: This move is redundant
 ; 64R6:          mfc1 $[[CCGPR:[0-9]+]], $[[CC]]
 ; 64R6:          seleqz $[[EQ:[0-9]+]], $5, $[[CCGPR]]
 ; FIXME: This move is redundant
@@ -745,7 +745,7 @@ entry:
 ; 32R6-DAG:      ldc1 $[[TMP:f[0-9]+]], 0($[[D2]])
 ; 32R6-DAG:      lw $[[D3:[0-9]+]], %got(d3)($1)
 ; 32R6-DAG:      ldc1 $[[TMP1:f[0-9]+]], 0($[[D3]])
 ; 32R6-DAG:      ldc1 $[[TMP:f[0-9]+]], 0($[[D2]])
 ; 32R6-DAG:      lw $[[D3:[0-9]+]], %got(d3)($1)
 ; 32R6-DAG:      ldc1 $[[TMP1:f[0-9]+]], 0($[[D3]])
-; 32R6:          cmp.olt.d $[[CC:f[0-9]+]], $[[TMP]], $[[TMP1]]
+; 32R6:          cmp.lt.d $[[CC:f[0-9]+]], $[[TMP]], $[[TMP1]]
 ; 32R6:          mfc1 $[[CCGPR:[0-9]+]], $[[CC]]
 ; 32R6:          seleqz $[[EQ:[0-9]+]], $5, $[[CCGPR]]
 ; FIXME: This move is redundant
 ; 32R6:          mfc1 $[[CCGPR:[0-9]+]], $[[CC]]
 ; 32R6:          seleqz $[[EQ:[0-9]+]], $5, $[[CCGPR]]
 ; FIXME: This move is redundant
@@ -779,7 +779,7 @@ entry:
 ; 64R6-DAG:      ldc1 $[[TMP:f[0-9]+]], 0($[[D2]])
 ; 64R6-DAG:      ld $[[D3:[0-9]+]], %got_disp(d3)($1)
 ; 64R6-DAG:      ldc1 $[[TMP1:f[0-9]+]], 0($[[D3]])
 ; 64R6-DAG:      ldc1 $[[TMP:f[0-9]+]], 0($[[D2]])
 ; 64R6-DAG:      ld $[[D3:[0-9]+]], %got_disp(d3)($1)
 ; 64R6-DAG:      ldc1 $[[TMP1:f[0-9]+]], 0($[[D3]])
-; 64R6:          cmp.olt.d $[[CC:f[0-9]+]], $[[TMP]], $[[TMP1]]
+; 64R6:          cmp.lt.d $[[CC:f[0-9]+]], $[[TMP]], $[[TMP1]]
 ; 64R6:          mfc1 $[[CCGPR:[0-9]+]], $[[CC]]
 ; 64R6:          seleqz $[[EQ:[0-9]+]], $5, $[[CCGPR]]
 ; FIXME: This move is redundant
 ; 64R6:          mfc1 $[[CCGPR:[0-9]+]], $[[CC]]
 ; 64R6:          seleqz $[[EQ:[0-9]+]], $5, $[[CCGPR]]
 ; FIXME: This move is redundant
@@ -824,7 +824,7 @@ entry:
 ; 32R6-DAG:      ldc1 $[[TMP:f[0-9]+]], 0($[[D2]])
 ; 32R6-DAG:      lw $[[D3:[0-9]+]], %got(d3)($1)
 ; 32R6-DAG:      ldc1 $[[TMP1:f[0-9]+]], 0($[[D3]])
 ; 32R6-DAG:      ldc1 $[[TMP:f[0-9]+]], 0($[[D2]])
 ; 32R6-DAG:      lw $[[D3:[0-9]+]], %got(d3)($1)
 ; 32R6-DAG:      ldc1 $[[TMP1:f[0-9]+]], 0($[[D3]])
-; 32R6:          cmp.olt.d $[[CC:f[0-9]+]], $[[TMP1]], $[[TMP]]
+; 32R6:          cmp.lt.d $[[CC:f[0-9]+]], $[[TMP1]], $[[TMP]]
 ; 32R6:          mfc1 $[[CCGPR:[0-9]+]], $[[CC]]
 ; 32R6:          seleqz $[[EQ:[0-9]+]], $5, $[[CCGPR]]
 ; FIXME: This move is redundant
 ; 32R6:          mfc1 $[[CCGPR:[0-9]+]], $[[CC]]
 ; 32R6:          seleqz $[[EQ:[0-9]+]], $5, $[[CCGPR]]
 ; FIXME: This move is redundant
@@ -858,7 +858,7 @@ entry:
 ; 64R6-DAG:      ldc1 $[[TMP:f[0-9]+]], 0($[[D2]])
 ; 64R6-DAG:      ld $[[D3:[0-9]+]], %got_disp(d3)($1)
 ; 64R6-DAG:      ldc1 $[[TMP1:f[0-9]+]], 0($[[D3]])
 ; 64R6-DAG:      ldc1 $[[TMP:f[0-9]+]], 0($[[D2]])
 ; 64R6-DAG:      ld $[[D3:[0-9]+]], %got_disp(d3)($1)
 ; 64R6-DAG:      ldc1 $[[TMP1:f[0-9]+]], 0($[[D3]])
-; 64R6:          cmp.olt.d $[[CC:f[0-9]+]], $[[TMP1]], $[[TMP]]
+; 64R6:          cmp.lt.d $[[CC:f[0-9]+]], $[[TMP1]], $[[TMP]]
 ; 64R6:          mfc1 $[[CCGPR:[0-9]+]], $[[CC]]
 ; 64R6:          seleqz $[[EQ:[0-9]+]], $5, $[[CCGPR]]
 ; FIXME: This move is redundant
 ; 64R6:          mfc1 $[[CCGPR:[0-9]+]], $[[CC]]
 ; 64R6:          seleqz $[[EQ:[0-9]+]], $5, $[[CCGPR]]
 ; FIXME: This move is redundant
C/C++ LLVM-based compilers that forbids OOTA behaviors