test/CodeGen/X86/vector-shuffle-combining.ll

   1 ; RUN: llc < %s -mcpu=x86-64 -mattr=+sse2 -x86-experimental-vector-shuffle-legality | FileCheck %s --check-prefix=ALL --check-prefix=SSE --check-prefix=SSE2
   2 ; RUN: llc < %s -mcpu=x86-64 -mattr=+ssse3 -x86-experimental-vector-shuffle-legality | FileCheck %s --check-prefix=ALL --check-prefix=SSE --check-prefix=SSSE3
   3 ; RUN: llc < %s -mcpu=x86-64 -mattr=+sse4.1 -x86-experimental-vector-shuffle-legality | FileCheck %s --check-prefix=ALL --check-prefix=SSE --check-prefix=SSE41
   4 ; RUN: llc < %s -mcpu=x86-64 -mattr=+avx -x86-experimental-vector-shuffle-legality | FileCheck %s --check-prefix=ALL --check-prefix=AVX --check-prefix=AVX1
   5 ; RUN: llc < %s -mcpu=x86-64 -mattr=+avx2 -x86-experimental-vector-shuffle-legality | FileCheck %s --check-prefix=ALL --check-prefix=AVX --check-prefix=AVX2
   6 ;
   7 ; Verify that the DAG combiner correctly folds bitwise operations across
   8 ; shuffles, nested shuffles with undef, pairs of nested shuffles, and other
   9 ; basic and always-safe patterns. Also test that the DAG combiner will combine
  10 ; target-specific shuffle instructions where reasonable.
  11
  12 target triple = "x86_64-unknown-unknown"
  13
  14 declare <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32>, i8)
  15 declare <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16>, i8)
  16 declare <8 x i16> @llvm.x86.sse2.pshufh.w(<8 x i16>, i8)
  17
  18 define <4 x i32> @combine_pshufd1(<4 x i32> %a) {
  19 ; ALL-LABEL: combine_pshufd1:
  20 ; ALL:       # BB#0: # %entry
  21 ; ALL-NEXT:    retq
  22 entry:
  23   %b = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %a, i8 27)
  24   %c = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %b, i8 27)
  25   ret <4 x i32> %c
  26 }
  27
  28 define <4 x i32> @combine_pshufd2(<4 x i32> %a) {
  29 ; ALL-LABEL: combine_pshufd2:
  30 ; ALL:       # BB#0: # %entry
  31 ; ALL-NEXT:    retq
  32 entry:
  33   %b = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %a, i8 27)
  34   %b.cast = bitcast <4 x i32> %b to <8 x i16>
  35   %c = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %b.cast, i8 -28)
  36   %c.cast = bitcast <8 x i16> %c to <4 x i32>
  37   %d = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %c.cast, i8 27)
  38   ret <4 x i32> %d
  39 }
  40
  41 define <4 x i32> @combine_pshufd3(<4 x i32> %a) {
  42 ; ALL-LABEL: combine_pshufd3:
  43 ; ALL:       # BB#0: # %entry
  44 ; ALL-NEXT:    retq
  45 entry:
  46   %b = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %a, i8 27)
  47   %b.cast = bitcast <4 x i32> %b to <8 x i16>
  48   %c = call <8 x i16> @llvm.x86.sse2.pshufh.w(<8 x i16> %b.cast, i8 -28)
  49   %c.cast = bitcast <8 x i16> %c to <4 x i32>
  50   %d = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %c.cast, i8 27)
  51   ret <4 x i32> %d
  52 }
  53
  54 define <4 x i32> @combine_pshufd4(<4 x i32> %a) {
  55 ; SSE-LABEL: combine_pshufd4:
  56 ; SSE:       # BB#0: # %entry
  57 ; SSE-NEXT:    pshufhw {{.*#+}} xmm0 = xmm0[0,1,2,3,7,6,5,4]
  58 ; SSE-NEXT:    retq
  59 ;
  60 ; AVX-LABEL: combine_pshufd4:
  61 ; AVX:       # BB#0: # %entry
  62 ; AVX-NEXT:    vpshufhw {{.*#+}} xmm0 = xmm0[0,1,2,3,7,6,5,4]
  63 ; AVX-NEXT:    retq
  64 entry:
  65   %b = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %a, i8 -31)
  66   %b.cast = bitcast <4 x i32> %b to <8 x i16>
  67   %c = call <8 x i16> @llvm.x86.sse2.pshufh.w(<8 x i16> %b.cast, i8 27)
  68   %c.cast = bitcast <8 x i16> %c to <4 x i32>
  69   %d = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %c.cast, i8 -31)
  70   ret <4 x i32> %d
  71 }
  72
  73 define <4 x i32> @combine_pshufd5(<4 x i32> %a) {
  74 ; SSE-LABEL: combine_pshufd5:
  75 ; SSE:       # BB#0: # %entry
  76 ; SSE-NEXT:    pshuflw {{.*#+}} xmm0 = xmm0[3,2,1,0,4,5,6,7]
  77 ; SSE-NEXT:    retq
  78 ;
  79 ; AVX-LABEL: combine_pshufd5:
  80 ; AVX:       # BB#0: # %entry
  81 ; AVX-NEXT:    vpshuflw {{.*#+}} xmm0 = xmm0[3,2,1,0,4,5,6,7]
  82 ; AVX-NEXT:    retq
  83 entry:
  84   %b = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %a, i8 -76)
  85   %b.cast = bitcast <4 x i32> %b to <8 x i16>
  86   %c = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %b.cast, i8 27)
  87   %c.cast = bitcast <8 x i16> %c to <4 x i32>
  88   %d = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %c.cast, i8 -76)
  89   ret <4 x i32> %d
  90 }
  91
  92 define <4 x i32> @combine_pshufd6(<4 x i32> %a) {
  93 ; SSE-LABEL: combine_pshufd6:
  94 ; SSE:       # BB#0: # %entry
  95 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,0,0,0]
  96 ; SSE-NEXT:    retq
  97 ;
  98 ; AVX-LABEL: combine_pshufd6:
  99 ; AVX:       # BB#0: # %entry
 100 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,0,0,0]
 101 ; AVX-NEXT:    retq
 102 entry:
 103   %b = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %a, i8 0)
 104   %c = call <4 x i32> @llvm.x86.sse2.pshuf.d(<4 x i32> %b, i8 8)
 105   ret <4 x i32> %c
 106 }
 107
 108 define <8 x i16> @combine_pshuflw1(<8 x i16> %a) {
 109 ; ALL-LABEL: combine_pshuflw1:
 110 ; ALL:       # BB#0: # %entry
 111 ; ALL-NEXT:    retq
 112 entry:
 113   %b = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %a, i8 27)
 114   %c = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %b, i8 27)
 115   ret <8 x i16> %c
 116 }
 117
 118 define <8 x i16> @combine_pshuflw2(<8 x i16> %a) {
 119 ; ALL-LABEL: combine_pshuflw2:
 120 ; ALL:       # BB#0: # %entry
 121 ; ALL-NEXT:    retq
 122 entry:
 123   %b = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %a, i8 27)
 124   %c = call <8 x i16> @llvm.x86.sse2.pshufh.w(<8 x i16> %b, i8 -28)
 125   %d = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %c, i8 27)
 126   ret <8 x i16> %d
 127 }
 128
 129 define <8 x i16> @combine_pshuflw3(<8 x i16> %a) {
 130 ; SSE-LABEL: combine_pshuflw3:
 131 ; SSE:       # BB#0: # %entry
 132 ; SSE-NEXT:    pshufhw {{.*#+}} xmm0 = xmm0[0,1,2,3,7,6,5,4]
 133 ; SSE-NEXT:    retq
 134 ;
 135 ; AVX-LABEL: combine_pshuflw3:
 136 ; AVX:       # BB#0: # %entry
 137 ; AVX-NEXT:    vpshufhw {{.*#+}} xmm0 = xmm0[0,1,2,3,7,6,5,4]
 138 ; AVX-NEXT:    retq
 139 entry:
 140   %b = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %a, i8 27)
 141   %c = call <8 x i16> @llvm.x86.sse2.pshufh.w(<8 x i16> %b, i8 27)
 142   %d = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %c, i8 27)
 143   ret <8 x i16> %d
 144 }
 145
 146 define <8 x i16> @combine_pshufhw1(<8 x i16> %a) {
 147 ; SSE-LABEL: combine_pshufhw1:
 148 ; SSE:       # BB#0: # %entry
 149 ; SSE-NEXT:    pshuflw {{.*#+}} xmm0 = xmm0[3,2,1,0,4,5,6,7]
 150 ; SSE-NEXT:    retq
 151 ;
 152 ; AVX-LABEL: combine_pshufhw1:
 153 ; AVX:       # BB#0: # %entry
 154 ; AVX-NEXT:    vpshuflw {{.*#+}} xmm0 = xmm0[3,2,1,0,4,5,6,7]
 155 ; AVX-NEXT:    retq
 156 entry:
 157   %b = call <8 x i16> @llvm.x86.sse2.pshufh.w(<8 x i16> %a, i8 27)
 158   %c = call <8 x i16> @llvm.x86.sse2.pshufl.w(<8 x i16> %b, i8 27)
 159   %d = call <8 x i16> @llvm.x86.sse2.pshufh.w(<8 x i16> %c, i8 27)
 160   ret <8 x i16> %d
 161 }
 162
 163 define <4 x i32> @combine_bitwise_ops_test1(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 164 ; SSE-LABEL: combine_bitwise_ops_test1:
 165 ; SSE:       # BB#0:
 166 ; SSE-NEXT:    pand %xmm1, %xmm0
 167 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 168 ; SSE-NEXT:    retq
 169 ;
 170 ; AVX-LABEL: combine_bitwise_ops_test1:
 171 ; AVX:       # BB#0:
 172 ; AVX-NEXT:    vpand %xmm1, %xmm0, %xmm0
 173 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 174 ; AVX-NEXT:    retq
 175   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 1, i32 3>
 176   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 1, i32 3>
 177   %and = and <4 x i32> %shuf1, %shuf2
 178   ret <4 x i32> %and
 179 }
 180
 181 define <4 x i32> @combine_bitwise_ops_test2(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 182 ; SSE-LABEL: combine_bitwise_ops_test2:
 183 ; SSE:       # BB#0:
 184 ; SSE-NEXT:    por %xmm1, %xmm0
 185 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 186 ; SSE-NEXT:    retq
 187 ;
 188 ; AVX-LABEL: combine_bitwise_ops_test2:
 189 ; AVX:       # BB#0:
 190 ; AVX-NEXT:    vpor %xmm1, %xmm0, %xmm0
 191 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 192 ; AVX-NEXT:    retq
 193   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 1, i32 3>
 194   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 1, i32 3>
 195   %or = or <4 x i32> %shuf1, %shuf2
 196   ret <4 x i32> %or
 197 }
 198
 199 define <4 x i32> @combine_bitwise_ops_test3(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 200 ; SSE-LABEL: combine_bitwise_ops_test3:
 201 ; SSE:       # BB#0:
 202 ; SSE-NEXT:    pxor %xmm1, %xmm0
 203 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 204 ; SSE-NEXT:    retq
 205 ;
 206 ; AVX-LABEL: combine_bitwise_ops_test3:
 207 ; AVX:       # BB#0:
 208 ; AVX-NEXT:    vpxor %xmm1, %xmm0, %xmm0
 209 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 210 ; AVX-NEXT:    retq
 211   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 1, i32 3>
 212   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 1, i32 3>
 213   %xor = xor <4 x i32> %shuf1, %shuf2
 214   ret <4 x i32> %xor
 215 }
 216
 217 define <4 x i32> @combine_bitwise_ops_test4(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 218 ; SSE-LABEL: combine_bitwise_ops_test4:
 219 ; SSE:       # BB#0:
 220 ; SSE-NEXT:    pand %xmm1, %xmm0
 221 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 222 ; SSE-NEXT:    retq
 223 ;
 224 ; AVX-LABEL: combine_bitwise_ops_test4:
 225 ; AVX:       # BB#0:
 226 ; AVX-NEXT:    vpand %xmm1, %xmm0, %xmm0
 227 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 228 ; AVX-NEXT:    retq
 229   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 4, i32 6, i32 5, i32 7>
 230   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 4, i32 6, i32 5, i32 7>
 231   %and = and <4 x i32> %shuf1, %shuf2
 232   ret <4 x i32> %and
 233 }
 234
 235 define <4 x i32> @combine_bitwise_ops_test5(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 236 ; SSE-LABEL: combine_bitwise_ops_test5:
 237 ; SSE:       # BB#0:
 238 ; SSE-NEXT:    por %xmm1, %xmm0
 239 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 240 ; SSE-NEXT:    retq
 241 ;
 242 ; AVX-LABEL: combine_bitwise_ops_test5:
 243 ; AVX:       # BB#0:
 244 ; AVX-NEXT:    vpor %xmm1, %xmm0, %xmm0
 245 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 246 ; AVX-NEXT:    retq
 247   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 4, i32 6, i32 5, i32 7>
 248   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 4, i32 6, i32 5, i32 7>
 249   %or = or <4 x i32> %shuf1, %shuf2
 250   ret <4 x i32> %or
 251 }
 252
 253 define <4 x i32> @combine_bitwise_ops_test6(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 254 ; SSE-LABEL: combine_bitwise_ops_test6:
 255 ; SSE:       # BB#0:
 256 ; SSE-NEXT:    pxor %xmm1, %xmm0
 257 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 258 ; SSE-NEXT:    retq
 259 ;
 260 ; AVX-LABEL: combine_bitwise_ops_test6:
 261 ; AVX:       # BB#0:
 262 ; AVX-NEXT:    vpxor %xmm1, %xmm0, %xmm0
 263 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,2,1,3]
 264 ; AVX-NEXT:    retq
 265   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 4, i32 6, i32 5, i32 7>
 266   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 4, i32 6, i32 5, i32 7>
 267   %xor = xor <4 x i32> %shuf1, %shuf2
 268   ret <4 x i32> %xor
 269 }
 270
 271
 272 ; Verify that DAGCombiner moves the shuffle after the xor/and/or even if shuffles
 273 ; are not performing a swizzle operations.
 274
 275 define <4 x i32> @combine_bitwise_ops_test1b(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 276 ; SSE2-LABEL: combine_bitwise_ops_test1b:
 277 ; SSE2:       # BB#0:
 278 ; SSE2-NEXT:    andps %xmm1, %xmm0
 279 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm2[1,3]
 280 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
 281 ; SSE2-NEXT:    retq
 282 ;
 283 ; SSSE3-LABEL: combine_bitwise_ops_test1b:
 284 ; SSSE3:       # BB#0:
 285 ; SSSE3-NEXT:    andps %xmm1, %xmm0
 286 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm2[1,3]
 287 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
 288 ; SSSE3-NEXT:    retq
 289 ;
 290 ; SSE41-LABEL: combine_bitwise_ops_test1b:
 291 ; SSE41:       # BB#0:
 292 ; SSE41-NEXT:    pand %xmm1, %xmm0
 293 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm0[0,1],xmm2[2,3],xmm0[4,5],xmm2[6,7]
 294 ; SSE41-NEXT:    retq
 295 ;
 296 ; AVX1-LABEL: combine_bitwise_ops_test1b:
 297 ; AVX1:       # BB#0:
 298 ; AVX1-NEXT:    vpand %xmm1, %xmm0, %xmm0
 299 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm0[0,1],xmm2[2,3],xmm0[4,5],xmm2[6,7]
 300 ; AVX1-NEXT:    retq
 301 ;
 302 ; AVX2-LABEL: combine_bitwise_ops_test1b:
 303 ; AVX2:       # BB#0:
 304 ; AVX2-NEXT:    vpand %xmm1, %xmm0, %xmm0
 305 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm0[0],xmm2[1],xmm0[2],xmm2[3]
 306 ; AVX2-NEXT:    retq
 307   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 308   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 309   %and = and <4 x i32> %shuf1, %shuf2
 310   ret <4 x i32> %and
 311 }
 312
 313 define <4 x i32> @combine_bitwise_ops_test2b(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 314 ; SSE2-LABEL: combine_bitwise_ops_test2b:
 315 ; SSE2:       # BB#0:
 316 ; SSE2-NEXT:    orps %xmm1, %xmm0
 317 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm2[1,3]
 318 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
 319 ; SSE2-NEXT:    retq
 320 ;
 321 ; SSSE3-LABEL: combine_bitwise_ops_test2b:
 322 ; SSSE3:       # BB#0:
 323 ; SSSE3-NEXT:    orps %xmm1, %xmm0
 324 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm2[1,3]
 325 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
 326 ; SSSE3-NEXT:    retq
 327 ;
 328 ; SSE41-LABEL: combine_bitwise_ops_test2b:
 329 ; SSE41:       # BB#0:
 330 ; SSE41-NEXT:    por %xmm1, %xmm0
 331 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm0[0,1],xmm2[2,3],xmm0[4,5],xmm2[6,7]
 332 ; SSE41-NEXT:    retq
 333 ;
 334 ; AVX1-LABEL: combine_bitwise_ops_test2b:
 335 ; AVX1:       # BB#0:
 336 ; AVX1-NEXT:    vpor %xmm1, %xmm0, %xmm0
 337 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm0[0,1],xmm2[2,3],xmm0[4,5],xmm2[6,7]
 338 ; AVX1-NEXT:    retq
 339 ;
 340 ; AVX2-LABEL: combine_bitwise_ops_test2b:
 341 ; AVX2:       # BB#0:
 342 ; AVX2-NEXT:    vpor %xmm1, %xmm0, %xmm0
 343 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm0[0],xmm2[1],xmm0[2],xmm2[3]
 344 ; AVX2-NEXT:    retq
 345   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 346   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 347   %or = or <4 x i32> %shuf1, %shuf2
 348   ret <4 x i32> %or
 349 }
 350
 351 define <4 x i32> @combine_bitwise_ops_test3b(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 352 ; SSE2-LABEL: combine_bitwise_ops_test3b:
 353 ; SSE2:       # BB#0:
 354 ; SSE2-NEXT:    xorps %xmm1, %xmm0
 355 ; SSE2-NEXT:    andps {{.*}}(%rip), %xmm0
 356 ; SSE2-NEXT:    retq
 357 ;
 358 ; SSSE3-LABEL: combine_bitwise_ops_test3b:
 359 ; SSSE3:       # BB#0:
 360 ; SSSE3-NEXT:    xorps %xmm1, %xmm0
 361 ; SSSE3-NEXT:    andps {{.*}}(%rip), %xmm0
 362 ; SSSE3-NEXT:    retq
 363 ;
 364 ; SSE41-LABEL: combine_bitwise_ops_test3b:
 365 ; SSE41:       # BB#0:
 366 ; SSE41-NEXT:    pxor %xmm1, %xmm0
 367 ; SSE41-NEXT:    pxor %xmm1, %xmm1
 368 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3],xmm0[4,5],xmm1[6,7]
 369 ; SSE41-NEXT:    retq
 370 ;
 371 ; AVX1-LABEL: combine_bitwise_ops_test3b:
 372 ; AVX1:       # BB#0:
 373 ; AVX1-NEXT:    vpxor %xmm1, %xmm0, %xmm0
 374 ; AVX1-NEXT:    vpxor %xmm1, %xmm1, %xmm1
 375 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3],xmm0[4,5],xmm1[6,7]
 376 ; AVX1-NEXT:    retq
 377 ;
 378 ; AVX2-LABEL: combine_bitwise_ops_test3b:
 379 ; AVX2:       # BB#0:
 380 ; AVX2-NEXT:    vpxor %xmm1, %xmm0, %xmm0
 381 ; AVX2-NEXT:    vpxor %xmm1, %xmm1, %xmm1
 382 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm0[0],xmm1[1],xmm0[2],xmm1[3]
 383 ; AVX2-NEXT:    retq
 384   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 385   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 386   %xor = xor <4 x i32> %shuf1, %shuf2
 387   ret <4 x i32> %xor
 388 }
 389
 390 define <4 x i32> @combine_bitwise_ops_test4b(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 391 ; SSE2-LABEL: combine_bitwise_ops_test4b:
 392 ; SSE2:       # BB#0:
 393 ; SSE2-NEXT:    andps %xmm1, %xmm0
 394 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
 395 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
 396 ; SSE2-NEXT:    movaps %xmm2, %xmm0
 397 ; SSE2-NEXT:    retq
 398 ;
 399 ; SSSE3-LABEL: combine_bitwise_ops_test4b:
 400 ; SSSE3:       # BB#0:
 401 ; SSSE3-NEXT:    andps %xmm1, %xmm0
 402 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
 403 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
 404 ; SSSE3-NEXT:    movaps %xmm2, %xmm0
 405 ; SSSE3-NEXT:    retq
 406 ;
 407 ; SSE41-LABEL: combine_bitwise_ops_test4b:
 408 ; SSE41:       # BB#0:
 409 ; SSE41-NEXT:    pand %xmm1, %xmm0
 410 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm2[0,1],xmm0[2,3],xmm2[4,5],xmm0[6,7]
 411 ; SSE41-NEXT:    retq
 412 ;
 413 ; AVX1-LABEL: combine_bitwise_ops_test4b:
 414 ; AVX1:       # BB#0:
 415 ; AVX1-NEXT:    vpand %xmm1, %xmm0, %xmm0
 416 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm2[0,1],xmm0[2,3],xmm2[4,5],xmm0[6,7]
 417 ; AVX1-NEXT:    retq
 418 ;
 419 ; AVX2-LABEL: combine_bitwise_ops_test4b:
 420 ; AVX2:       # BB#0:
 421 ; AVX2-NEXT:    vpand %xmm1, %xmm0, %xmm0
 422 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm2[0],xmm0[1],xmm2[2],xmm0[3]
 423 ; AVX2-NEXT:    retq
 424   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 425   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 426   %and = and <4 x i32> %shuf1, %shuf2
 427   ret <4 x i32> %and
 428 }
 429
 430 define <4 x i32> @combine_bitwise_ops_test5b(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 431 ; SSE2-LABEL: combine_bitwise_ops_test5b:
 432 ; SSE2:       # BB#0:
 433 ; SSE2-NEXT:    orps %xmm1, %xmm0
 434 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
 435 ; SSE2-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
 436 ; SSE2-NEXT:    movaps %xmm2, %xmm0
 437 ; SSE2-NEXT:    retq
 438 ;
 439 ; SSSE3-LABEL: combine_bitwise_ops_test5b:
 440 ; SSSE3:       # BB#0:
 441 ; SSSE3-NEXT:    orps %xmm1, %xmm0
 442 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
 443 ; SSSE3-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2,1,3]
 444 ; SSSE3-NEXT:    movaps %xmm2, %xmm0
 445 ; SSSE3-NEXT:    retq
 446 ;
 447 ; SSE41-LABEL: combine_bitwise_ops_test5b:
 448 ; SSE41:       # BB#0:
 449 ; SSE41-NEXT:    por %xmm1, %xmm0
 450 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm2[0,1],xmm0[2,3],xmm2[4,5],xmm0[6,7]
 451 ; SSE41-NEXT:    retq
 452 ;
 453 ; AVX1-LABEL: combine_bitwise_ops_test5b:
 454 ; AVX1:       # BB#0:
 455 ; AVX1-NEXT:    vpor %xmm1, %xmm0, %xmm0
 456 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm2[0,1],xmm0[2,3],xmm2[4,5],xmm0[6,7]
 457 ; AVX1-NEXT:    retq
 458 ;
 459 ; AVX2-LABEL: combine_bitwise_ops_test5b:
 460 ; AVX2:       # BB#0:
 461 ; AVX2-NEXT:    vpor %xmm1, %xmm0, %xmm0
 462 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm2[0],xmm0[1],xmm2[2],xmm0[3]
 463 ; AVX2-NEXT:    retq
 464   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 465   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 466   %or = or <4 x i32> %shuf1, %shuf2
 467   ret <4 x i32> %or
 468 }
 469
 470 define <4 x i32> @combine_bitwise_ops_test6b(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 471 ; SSE2-LABEL: combine_bitwise_ops_test6b:
 472 ; SSE2:       # BB#0:
 473 ; SSE2-NEXT:    xorps %xmm1, %xmm0
 474 ; SSE2-NEXT:    andps {{.*}}(%rip), %xmm0
 475 ; SSE2-NEXT:    retq
 476 ;
 477 ; SSSE3-LABEL: combine_bitwise_ops_test6b:
 478 ; SSSE3:       # BB#0:
 479 ; SSSE3-NEXT:    xorps %xmm1, %xmm0
 480 ; SSSE3-NEXT:    andps {{.*}}(%rip), %xmm0
 481 ; SSSE3-NEXT:    retq
 482 ;
 483 ; SSE41-LABEL: combine_bitwise_ops_test6b:
 484 ; SSE41:       # BB#0:
 485 ; SSE41-NEXT:    pxor %xmm1, %xmm0
 486 ; SSE41-NEXT:    pxor %xmm1, %xmm1
 487 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3],xmm1[4,5],xmm0[6,7]
 488 ; SSE41-NEXT:    retq
 489 ;
 490 ; AVX1-LABEL: combine_bitwise_ops_test6b:
 491 ; AVX1:       # BB#0:
 492 ; AVX1-NEXT:    vpxor %xmm1, %xmm0, %xmm0
 493 ; AVX1-NEXT:    vpxor %xmm1, %xmm1, %xmm1
 494 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3],xmm1[4,5],xmm0[6,7]
 495 ; AVX1-NEXT:    retq
 496 ;
 497 ; AVX2-LABEL: combine_bitwise_ops_test6b:
 498 ; AVX2:       # BB#0:
 499 ; AVX2-NEXT:    vpxor %xmm1, %xmm0, %xmm0
 500 ; AVX2-NEXT:    vpxor %xmm1, %xmm1, %xmm1
 501 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2],xmm0[3]
 502 ; AVX2-NEXT:    retq
 503   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 504   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 0, i32 5, i32 2, i32 7>
 505   %xor = xor <4 x i32> %shuf1, %shuf2
 506   ret <4 x i32> %xor
 507 }
 508
 509 define <4 x i32> @combine_bitwise_ops_test1c(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 510 ; SSE-LABEL: combine_bitwise_ops_test1c:
 511 ; SSE:       # BB#0:
 512 ; SSE-NEXT:    andps %xmm1, %xmm0
 513 ; SSE-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm2[1,3]
 514 ; SSE-NEXT:    retq
 515 ;
 516 ; AVX-LABEL: combine_bitwise_ops_test1c:
 517 ; AVX:       # BB#0:
 518 ; AVX-NEXT:    vandps %xmm1, %xmm0, %xmm0
 519 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm0[0,2],xmm2[1,3]
 520 ; AVX-NEXT:    retq
 521   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 522   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 523   %and = and <4 x i32> %shuf1, %shuf2
 524   ret <4 x i32> %and
 525 }
 526
 527 define <4 x i32> @combine_bitwise_ops_test2c(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 528 ; SSE-LABEL: combine_bitwise_ops_test2c:
 529 ; SSE:       # BB#0:
 530 ; SSE-NEXT:    orps %xmm1, %xmm0
 531 ; SSE-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm2[1,3]
 532 ; SSE-NEXT:    retq
 533 ;
 534 ; AVX-LABEL: combine_bitwise_ops_test2c:
 535 ; AVX:       # BB#0:
 536 ; AVX-NEXT:    vorps %xmm1, %xmm0, %xmm0
 537 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm0[0,2],xmm2[1,3]
 538 ; AVX-NEXT:    retq
 539   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 540   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 541   %or = or <4 x i32> %shuf1, %shuf2
 542   ret <4 x i32> %or
 543 }
 544
 545 define <4 x i32> @combine_bitwise_ops_test3c(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 546 ; SSE2-LABEL: combine_bitwise_ops_test3c:
 547 ; SSE2:       # BB#0:
 548 ; SSE2-NEXT:    xorps %xmm1, %xmm0
 549 ; SSE2-NEXT:    xorps %xmm1, %xmm1
 550 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[2,3]
 551 ; SSE2-NEXT:    retq
 552 ;
 553 ; SSSE3-LABEL: combine_bitwise_ops_test3c:
 554 ; SSSE3:       # BB#0:
 555 ; SSSE3-NEXT:    xorps %xmm1, %xmm0
 556 ; SSSE3-NEXT:    xorps %xmm1, %xmm1
 557 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[2,3]
 558 ; SSSE3-NEXT:    retq
 559 ;
 560 ; SSE41-LABEL: combine_bitwise_ops_test3c:
 561 ; SSE41:       # BB#0:
 562 ; SSE41-NEXT:    xorps %xmm1, %xmm0
 563 ; SSE41-NEXT:    insertps {{.*#+}} xmm0 = xmm0[0,2],zero,zero
 564 ; SSE41-NEXT:    retq
 565 ;
 566 ; AVX-LABEL: combine_bitwise_ops_test3c:
 567 ; AVX:       # BB#0:
 568 ; AVX-NEXT:    vxorps %xmm1, %xmm0, %xmm0
 569 ; AVX-NEXT:    vinsertps {{.*#+}} xmm0 = xmm0[0,2],zero,zero
 570 ; AVX-NEXT:    retq
 571   %shuf1 = shufflevector <4 x i32> %a, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 572   %shuf2 = shufflevector <4 x i32> %b, <4 x i32> %c, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 573   %xor = xor <4 x i32> %shuf1, %shuf2
 574   ret <4 x i32> %xor
 575 }
 576
 577 define <4 x i32> @combine_bitwise_ops_test4c(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 578 ; SSE-LABEL: combine_bitwise_ops_test4c:
 579 ; SSE:       # BB#0:
 580 ; SSE-NEXT:    andps %xmm1, %xmm0
 581 ; SSE-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
 582 ; SSE-NEXT:    movaps %xmm2, %xmm0
 583 ; SSE-NEXT:    retq
 584 ;
 585 ; AVX-LABEL: combine_bitwise_ops_test4c:
 586 ; AVX:       # BB#0:
 587 ; AVX-NEXT:    vandps %xmm1, %xmm0, %xmm0
 588 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm2[0,2],xmm0[1,3]
 589 ; AVX-NEXT:    retq
 590   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 591   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 592   %and = and <4 x i32> %shuf1, %shuf2
 593   ret <4 x i32> %and
 594 }
 595
 596 define <4 x i32> @combine_bitwise_ops_test5c(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 597 ; SSE-LABEL: combine_bitwise_ops_test5c:
 598 ; SSE:       # BB#0:
 599 ; SSE-NEXT:    orps %xmm1, %xmm0
 600 ; SSE-NEXT:    shufps {{.*#+}} xmm2 = xmm2[0,2],xmm0[1,3]
 601 ; SSE-NEXT:    movaps %xmm2, %xmm0
 602 ; SSE-NEXT:    retq
 603 ;
 604 ; AVX-LABEL: combine_bitwise_ops_test5c:
 605 ; AVX:       # BB#0:
 606 ; AVX-NEXT:    vorps %xmm1, %xmm0, %xmm0
 607 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm2[0,2],xmm0[1,3]
 608 ; AVX-NEXT:    retq
 609   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 610   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 611   %or = or <4 x i32> %shuf1, %shuf2
 612   ret <4 x i32> %or
 613 }
 614
 615 define <4 x i32> @combine_bitwise_ops_test6c(<4 x i32> %a, <4 x i32> %b, <4 x i32> %c) {
 616 ; SSE-LABEL: combine_bitwise_ops_test6c:
 617 ; SSE:       # BB#0:
 618 ; SSE-NEXT:    xorps %xmm1, %xmm0
 619 ; SSE-NEXT:    xorps %xmm1, %xmm1
 620 ; SSE-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,1],xmm0[1,3]
 621 ; SSE-NEXT:    movaps %xmm1, %xmm0
 622 ; SSE-NEXT:    retq
 623 ;
 624 ; AVX-LABEL: combine_bitwise_ops_test6c:
 625 ; AVX:       # BB#0:
 626 ; AVX-NEXT:    vxorps %xmm1, %xmm0, %xmm0
 627 ; AVX-NEXT:    vxorps %xmm1, %xmm1, %xmm1
 628 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm1[0,1],xmm0[1,3]
 629 ; AVX-NEXT:    retq
 630   %shuf1 = shufflevector <4 x i32> %c, <4 x i32> %a, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 631   %shuf2 = shufflevector <4 x i32> %c, <4 x i32> %b, <4 x i32><i32 0, i32 2, i32 5, i32 7>
 632   %xor = xor <4 x i32> %shuf1, %shuf2
 633   ret <4 x i32> %xor
 634 }
 635
 636 define <4 x i32> @combine_nested_undef_test1(<4 x i32> %A, <4 x i32> %B) {
 637 ; SSE-LABEL: combine_nested_undef_test1:
 638 ; SSE:       # BB#0:
 639 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[3,1,0,1]
 640 ; SSE-NEXT:    retq
 641 ;
 642 ; AVX-LABEL: combine_nested_undef_test1:
 643 ; AVX:       # BB#0:
 644 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[3,1,0,1]
 645 ; AVX-NEXT:    retq
 646   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 4, i32 3, i32 1>
 647   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 4, i32 0, i32 3>
 648   ret <4 x i32> %2
 649 }
 650
 651 define <4 x i32> @combine_nested_undef_test2(<4 x i32> %A, <4 x i32> %B) {
 652 ; SSE-LABEL: combine_nested_undef_test2:
 653 ; SSE:       # BB#0:
 654 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 655 ; SSE-NEXT:    retq
 656 ;
 657 ; AVX-LABEL: combine_nested_undef_test2:
 658 ; AVX:       # BB#0:
 659 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 660 ; AVX-NEXT:    retq
 661   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 5, i32 2, i32 3>
 662   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 4, i32 0, i32 3>
 663   ret <4 x i32> %2
 664 }
 665
 666 define <4 x i32> @combine_nested_undef_test3(<4 x i32> %A, <4 x i32> %B) {
 667 ; SSE-LABEL: combine_nested_undef_test3:
 668 ; SSE:       # BB#0:
 669 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 670 ; SSE-NEXT:    retq
 671 ;
 672 ; AVX-LABEL: combine_nested_undef_test3:
 673 ; AVX:       # BB#0:
 674 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,1,0,3]
 675 ; AVX-NEXT:    retq
 676   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 6, i32 2, i32 3>
 677   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 4, i32 0, i32 3>
 678   ret <4 x i32> %2
 679 }
 680
 681 define <4 x i32> @combine_nested_undef_test4(<4 x i32> %A, <4 x i32> %B) {
 682 ; SSE-LABEL: combine_nested_undef_test4:
 683 ; SSE:       # BB#0:
 684 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,1,0,1]
 685 ; SSE-NEXT:    retq
 686 ;
 687 ; AVX1-LABEL: combine_nested_undef_test4:
 688 ; AVX1:       # BB#0:
 689 ; AVX1-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,1,0,1]
 690 ; AVX1-NEXT:    retq
 691 ;
 692 ; AVX2-LABEL: combine_nested_undef_test4:
 693 ; AVX2:       # BB#0:
 694 ; AVX2-NEXT:    vpbroadcastq %xmm0, %xmm0
 695 ; AVX2-NEXT:    retq
 696   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 4, i32 7, i32 1>
 697   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 4, i32 4, i32 0, i32 3>
 698   ret <4 x i32> %2
 699 }
 700
 701 define <4 x i32> @combine_nested_undef_test5(<4 x i32> %A, <4 x i32> %B) {
 702 ; SSE-LABEL: combine_nested_undef_test5:
 703 ; SSE:       # BB#0:
 704 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,3,2,3]
 705 ; SSE-NEXT:    retq
 706 ;
 707 ; AVX-LABEL: combine_nested_undef_test5:
 708 ; AVX:       # BB#0:
 709 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,3,2,3]
 710 ; AVX-NEXT:    retq
 711   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 5, i32 5, i32 2, i32 3>
 712   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 4, i32 4, i32 3>
 713   ret <4 x i32> %2
 714 }
 715
 716 define <4 x i32> @combine_nested_undef_test6(<4 x i32> %A, <4 x i32> %B) {
 717 ; SSE-LABEL: combine_nested_undef_test6:
 718 ; SSE:       # BB#0:
 719 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,3,0,1]
 720 ; SSE-NEXT:    retq
 721 ;
 722 ; AVX-LABEL: combine_nested_undef_test6:
 723 ; AVX:       # BB#0:
 724 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,3,0,1]
 725 ; AVX-NEXT:    retq
 726   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 6, i32 2, i32 4>
 727   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 4, i32 0, i32 4>
 728   ret <4 x i32> %2
 729 }
 730
 731 define <4 x i32> @combine_nested_undef_test7(<4 x i32> %A, <4 x i32> %B) {
 732 ; SSE-LABEL: combine_nested_undef_test7:
 733 ; SSE:       # BB#0:
 734 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,2,0,2]
 735 ; SSE-NEXT:    retq
 736 ;
 737 ; AVX-LABEL: combine_nested_undef_test7:
 738 ; AVX:       # BB#0:
 739 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,2,0,2]
 740 ; AVX-NEXT:    retq
 741   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 5, i32 2, i32 7>
 742   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 0, i32 2, i32 0, i32 2>
 743   ret <4 x i32> %2
 744 }
 745
 746 define <4 x i32> @combine_nested_undef_test8(<4 x i32> %A, <4 x i32> %B) {
 747 ; SSE-LABEL: combine_nested_undef_test8:
 748 ; SSE:       # BB#0:
 749 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[1,1,3,3]
 750 ; SSE-NEXT:    retq
 751 ;
 752 ; AVX-LABEL: combine_nested_undef_test8:
 753 ; AVX:       # BB#0:
 754 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[1,1,3,3]
 755 ; AVX-NEXT:    retq
 756   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
 757   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 1, i32 4, i32 3, i32 4>
 758   ret <4 x i32> %2
 759 }
 760
 761 define <4 x i32> @combine_nested_undef_test9(<4 x i32> %A, <4 x i32> %B) {
 762 ; SSE-LABEL: combine_nested_undef_test9:
 763 ; SSE:       # BB#0:
 764 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[1,3,2,2]
 765 ; SSE-NEXT:    retq
 766 ;
 767 ; AVX-LABEL: combine_nested_undef_test9:
 768 ; AVX:       # BB#0:
 769 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[1,3,2,2]
 770 ; AVX-NEXT:    retq
 771   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 1, i32 3, i32 2, i32 5>
 772   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 0, i32 1, i32 4, i32 2>
 773   ret <4 x i32> %2
 774 }
 775
 776 define <4 x i32> @combine_nested_undef_test10(<4 x i32> %A, <4 x i32> %B) {
 777 ; SSE-LABEL: combine_nested_undef_test10:
 778 ; SSE:       # BB#0:
 779 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[1,1,1,3]
 780 ; SSE-NEXT:    retq
 781 ;
 782 ; AVX-LABEL: combine_nested_undef_test10:
 783 ; AVX:       # BB#0:
 784 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[1,1,1,3]
 785 ; AVX-NEXT:    retq
 786   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 1, i32 1, i32 5, i32 5>
 787   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 0, i32 4, i32 1, i32 4>
 788   ret <4 x i32> %2
 789 }
 790
 791 define <4 x i32> @combine_nested_undef_test11(<4 x i32> %A, <4 x i32> %B) {
 792 ; SSE-LABEL: combine_nested_undef_test11:
 793 ; SSE:       # BB#0:
 794 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[1,1,2,1]
 795 ; SSE-NEXT:    retq
 796 ;
 797 ; AVX-LABEL: combine_nested_undef_test11:
 798 ; AVX:       # BB#0:
 799 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[1,1,2,1]
 800 ; AVX-NEXT:    retq
 801   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 1, i32 2, i32 5, i32 4>
 802   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 0, i32 4, i32 1, i32 0>
 803   ret <4 x i32> %2
 804 }
 805
 806 define <4 x i32> @combine_nested_undef_test12(<4 x i32> %A, <4 x i32> %B) {
 807 ; SSE-LABEL: combine_nested_undef_test12:
 808 ; SSE:       # BB#0:
 809 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,1,0,1]
 810 ; SSE-NEXT:    retq
 811 ;
 812 ; AVX1-LABEL: combine_nested_undef_test12:
 813 ; AVX1:       # BB#0:
 814 ; AVX1-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,1,0,1]
 815 ; AVX1-NEXT:    retq
 816 ;
 817 ; AVX2-LABEL: combine_nested_undef_test12:
 818 ; AVX2:       # BB#0:
 819 ; AVX2-NEXT:    vpbroadcastq %xmm0, %xmm0
 820 ; AVX2-NEXT:    retq
 821   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 0, i32 2, i32 4>
 822   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 1, i32 4, i32 0, i32 4>
 823   ret <4 x i32> %2
 824 }
 825
 826 ; The following pair of shuffles is folded into vector %A.
 827 define <4 x i32> @combine_nested_undef_test13(<4 x i32> %A, <4 x i32> %B) {
 828 ; ALL-LABEL: combine_nested_undef_test13:
 829 ; ALL:       # BB#0:
 830 ; ALL-NEXT:    retq
 831   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 1, i32 4, i32 2, i32 6>
 832   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 4, i32 0, i32 2, i32 4>
 833   ret <4 x i32> %2
 834 }
 835
 836 ; The following pair of shuffles is folded into vector %B.
 837 define <4 x i32> @combine_nested_undef_test14(<4 x i32> %A, <4 x i32> %B) {
 838 ; SSE-LABEL: combine_nested_undef_test14:
 839 ; SSE:       # BB#0:
 840 ; SSE-NEXT:    movaps %xmm1, %xmm0
 841 ; SSE-NEXT:    retq
 842 ;
 843 ; AVX-LABEL: combine_nested_undef_test14:
 844 ; AVX:       # BB#0:
 845 ; AVX-NEXT:    vmovaps %xmm1, %xmm0
 846 ; AVX-NEXT:    retq
 847   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 6, i32 2, i32 4>
 848   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 3, i32 4, i32 1, i32 4>
 849   ret <4 x i32> %2
 850 }
 851
 852
 853 ; Verify that we don't optimize the following cases. We expect more than one shuffle.
 854 ;
 855 ; FIXME: Many of these already don't make sense, and the rest should stop
 856 ; making sense with th enew vector shuffle lowering. Revisit at least testing for
 857 ; it.
 858
 859 define <4 x i32> @combine_nested_undef_test15(<4 x i32> %A, <4 x i32> %B) {
 860 ; SSE-LABEL: combine_nested_undef_test15:
 861 ; SSE:       # BB#0:
 862 ; SSE-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,0],xmm0[3,0]
 863 ; SSE-NEXT:    shufps {{.*#+}} xmm1 = xmm1[2,0],xmm0[0,1]
 864 ; SSE-NEXT:    movaps %xmm1, %xmm0
 865 ; SSE-NEXT:    retq
 866 ;
 867 ; AVX-LABEL: combine_nested_undef_test15:
 868 ; AVX:       # BB#0:
 869 ; AVX-NEXT:    vshufps {{.*#+}} xmm1 = xmm1[0,0],xmm0[3,0]
 870 ; AVX-NEXT:    vshufps {{.*#+}} xmm0 = xmm1[2,0],xmm0[0,1]
 871 ; AVX-NEXT:    retq
 872   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 4, i32 3, i32 1>
 873   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 1, i32 0, i32 3>
 874   ret <4 x i32> %2
 875 }
 876
 877 define <4 x i32> @combine_nested_undef_test16(<4 x i32> %A, <4 x i32> %B) {
 878 ; SSE2-LABEL: combine_nested_undef_test16:
 879 ; SSE2:       # BB#0:
 880 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[2,0],xmm1[1,3]
 881 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
 882 ; SSE2-NEXT:    retq
 883 ;
 884 ; SSSE3-LABEL: combine_nested_undef_test16:
 885 ; SSSE3:       # BB#0:
 886 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[2,0],xmm1[1,3]
 887 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,1,3]
 888 ; SSSE3-NEXT:    retq
 889 ;
 890 ; SSE41-LABEL: combine_nested_undef_test16:
 891 ; SSE41:       # BB#0:
 892 ; SSE41-NEXT:    blendps {{.*#+}} xmm0 = xmm0[0],xmm1[1],xmm0[2],xmm1[3]
 893 ; SSE41-NEXT:    shufps {{.*#+}} xmm0 = xmm0[2,1,0,3]
 894 ; SSE41-NEXT:    retq
 895 ;
 896 ; AVX-LABEL: combine_nested_undef_test16:
 897 ; AVX:       # BB#0:
 898 ; AVX-NEXT:    vblendps {{.*#+}} xmm0 = xmm0[0],xmm1[1],xmm0[2],xmm1[3]
 899 ; AVX-NEXT:    vpermilps {{.*#+}} xmm0 = xmm0[2,1,0,3]
 900 ; AVX-NEXT:    retq
 901   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 5, i32 2, i32 7>
 902   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 1, i32 0, i32 3>
 903   ret <4 x i32> %2
 904 }
 905
 906 define <4 x i32> @combine_nested_undef_test17(<4 x i32> %A, <4 x i32> %B) {
 907 ; SSE2-LABEL: combine_nested_undef_test17:
 908 ; SSE2:       # BB#0:
 909 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,0],xmm0[1,0]
 910 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[3,1],xmm1[0,2]
 911 ; SSE2-NEXT:    retq
 912 ;
 913 ; SSSE3-LABEL: combine_nested_undef_test17:
 914 ; SSSE3:       # BB#0:
 915 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,0],xmm0[1,0]
 916 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[3,1],xmm1[0,2]
 917 ; SSSE3-NEXT:    retq
 918 ;
 919 ; SSE41-LABEL: combine_nested_undef_test17:
 920 ; SSE41:       # BB#0:
 921 ; SSE41-NEXT:    blendps {{.*#+}} xmm0 = xmm1[0],xmm0[1,2,3]
 922 ; SSE41-NEXT:    shufps {{.*#+}} xmm0 = xmm0[3,1,0,1]
 923 ; SSE41-NEXT:    retq
 924 ;
 925 ; AVX-LABEL: combine_nested_undef_test17:
 926 ; AVX:       # BB#0:
 927 ; AVX-NEXT:    vblendps {{.*#+}} xmm0 = xmm1[0],xmm0[1,2,3]
 928 ; AVX-NEXT:    vpermilps {{.*#+}} xmm0 = xmm0[3,1,0,1]
 929 ; AVX-NEXT:    retq
 930   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 4, i32 1, i32 3, i32 1>
 931   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 1, i32 0, i32 3>
 932   ret <4 x i32> %2
 933 }
 934
 935 define <4 x i32> @combine_nested_undef_test18(<4 x i32> %A, <4 x i32> %B) {
 936 ; SSE-LABEL: combine_nested_undef_test18:
 937 ; SSE:       # BB#0:
 938 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm1[1,1,0,3]
 939 ; SSE-NEXT:    retq
 940 ;
 941 ; AVX-LABEL: combine_nested_undef_test18:
 942 ; AVX:       # BB#0:
 943 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm1[1,1,0,3]
 944 ; AVX-NEXT:    retq
 945   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 4, i32 5, i32 2, i32 7>
 946   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 1, i32 1, i32 0, i32 3>
 947   ret <4 x i32> %2
 948 }
 949
 950 define <4 x i32> @combine_nested_undef_test19(<4 x i32> %A, <4 x i32> %B) {
 951 ; SSE2-LABEL: combine_nested_undef_test19:
 952 ; SSE2:       # BB#0:
 953 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[1,0],xmm0[0,0]
 954 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,2],xmm0[0,0]
 955 ; SSE2-NEXT:    movaps %xmm1, %xmm0
 956 ; SSE2-NEXT:    retq
 957 ;
 958 ; SSSE3-LABEL: combine_nested_undef_test19:
 959 ; SSSE3:       # BB#0:
 960 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[1,0],xmm0[0,0]
 961 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,2],xmm0[0,0]
 962 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
 963 ; SSSE3-NEXT:    retq
 964 ;
 965 ; SSE41-LABEL: combine_nested_undef_test19:
 966 ; SSE41:       # BB#0:
 967 ; SSE41-NEXT:    blendps {{.*#+}} xmm0 = xmm0[0],xmm1[1],xmm0[2,3]
 968 ; SSE41-NEXT:    shufps {{.*#+}} xmm0 = xmm0[1,0,0,0]
 969 ; SSE41-NEXT:    retq
 970 ;
 971 ; AVX-LABEL: combine_nested_undef_test19:
 972 ; AVX:       # BB#0:
 973 ; AVX-NEXT:    vblendps {{.*#+}} xmm0 = xmm0[0],xmm1[1],xmm0[2,3]
 974 ; AVX-NEXT:    vpermilps {{.*#+}} xmm0 = xmm0[1,0,0,0]
 975 ; AVX-NEXT:    retq
 976   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 0, i32 4, i32 5, i32 6>
 977   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 0, i32 0, i32 0>
 978   ret <4 x i32> %2
 979 }
 980
 981 define <4 x i32> @combine_nested_undef_test20(<4 x i32> %A, <4 x i32> %B) {
 982 ; SSE2-LABEL: combine_nested_undef_test20:
 983 ; SSE2:       # BB#0:
 984 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,0],xmm0[2,3]
 985 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,2,3,1]
 986 ; SSE2-NEXT:    movaps %xmm1, %xmm0
 987 ; SSE2-NEXT:    retq
 988 ;
 989 ; SSSE3-LABEL: combine_nested_undef_test20:
 990 ; SSSE3:       # BB#0:
 991 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,0],xmm0[2,3]
 992 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,2,3,1]
 993 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
 994 ; SSSE3-NEXT:    retq
 995 ;
 996 ; SSE41-LABEL: combine_nested_undef_test20:
 997 ; SSE41:       # BB#0:
 998 ; SSE41-NEXT:    blendpd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
 999 ; SSE41-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,3,0]
1000 ; SSE41-NEXT:    retq
1001 ;
1002 ; AVX-LABEL: combine_nested_undef_test20:
1003 ; AVX:       # BB#0:
1004 ; AVX-NEXT:    vblendpd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
1005 ; AVX-NEXT:    vpermilps {{.*#+}} xmm0 = xmm0[0,2,3,0]
1006 ; AVX-NEXT:    retq
1007   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 3, i32 2, i32 4, i32 4>
1008   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 1, i32 0, i32 3>
1009   ret <4 x i32> %2
1010 }
1011
1012 define <4 x i32> @combine_nested_undef_test21(<4 x i32> %A, <4 x i32> %B) {
1013 ; SSE2-LABEL: combine_nested_undef_test21:
1014 ; SSE2:       # BB#0:
1015 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,0],xmm0[1,1]
1016 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,2,1,3]
1017 ; SSE2-NEXT:    movaps %xmm1, %xmm0
1018 ; SSE2-NEXT:    retq
1019 ;
1020 ; SSSE3-LABEL: combine_nested_undef_test21:
1021 ; SSSE3:       # BB#0:
1022 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,0],xmm0[1,1]
1023 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,2,1,3]
1024 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
1025 ; SSSE3-NEXT:    retq
1026 ;
1027 ; SSE41-LABEL: combine_nested_undef_test21:
1028 ; SSE41:       # BB#0:
1029 ; SSE41-NEXT:    blendps {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2,3]
1030 ; SSE41-NEXT:    movddup {{.*#+}} xmm0 = xmm0[0,0]
1031 ; SSE41-NEXT:    retq
1032 ;
1033 ; AVX-LABEL: combine_nested_undef_test21:
1034 ; AVX:       # BB#0:
1035 ; AVX-NEXT:    vblendps {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2,3]
1036 ; AVX-NEXT:    vmovddup {{.*#+}} xmm0 = xmm0[0,0]
1037 ; AVX-NEXT:    retq
1038   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 4, i32 1, i32 3, i32 1>
1039   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 0, i32 1, i32 0, i32 3>
1040   ret <4 x i32> %2
1041 }
1042
1043
1044 ; Test that we correctly combine shuffles according to rule
1045 ;  shuffle(shuffle(x, y), undef) -> shuffle(y, undef)
1046
1047 define <4 x i32> @combine_nested_undef_test22(<4 x i32> %A, <4 x i32> %B) {
1048 ; SSE-LABEL: combine_nested_undef_test22:
1049 ; SSE:       # BB#0:
1050 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm1[1,1,1,3]
1051 ; SSE-NEXT:    retq
1052 ;
1053 ; AVX-LABEL: combine_nested_undef_test22:
1054 ; AVX:       # BB#0:
1055 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm1[1,1,1,3]
1056 ; AVX-NEXT:    retq
1057   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 4, i32 5, i32 2, i32 7>
1058   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 1, i32 1, i32 1, i32 3>
1059   ret <4 x i32> %2
1060 }
1061
1062 define <4 x i32> @combine_nested_undef_test23(<4 x i32> %A, <4 x i32> %B) {
1063 ; SSE-LABEL: combine_nested_undef_test23:
1064 ; SSE:       # BB#0:
1065 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm1[0,1,0,3]
1066 ; SSE-NEXT:    retq
1067 ;
1068 ; AVX-LABEL: combine_nested_undef_test23:
1069 ; AVX:       # BB#0:
1070 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm1[0,1,0,3]
1071 ; AVX-NEXT:    retq
1072   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 4, i32 5, i32 2, i32 7>
1073   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 0, i32 1, i32 0, i32 3>
1074   ret <4 x i32> %2
1075 }
1076
1077 define <4 x i32> @combine_nested_undef_test24(<4 x i32> %A, <4 x i32> %B) {
1078 ; SSE-LABEL: combine_nested_undef_test24:
1079 ; SSE:       # BB#0:
1080 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm1[0,3,2,3]
1081 ; SSE-NEXT:    retq
1082 ;
1083 ; AVX-LABEL: combine_nested_undef_test24:
1084 ; AVX:       # BB#0:
1085 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm1[0,3,2,3]
1086 ; AVX-NEXT:    retq
1087   %1 = shufflevector <4 x i32> %A, <4 x i32> %B, <4 x i32> <i32 4, i32 1, i32 6, i32 7>
1088   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 0, i32 3, i32 2, i32 4>
1089   ret <4 x i32> %2
1090 }
1091
1092 define <4 x i32> @combine_nested_undef_test25(<4 x i32> %A, <4 x i32> %B) {
1093 ; SSE-LABEL: combine_nested_undef_test25:
1094 ; SSE:       # BB#0:
1095 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,1,0,1]
1096 ; SSE-NEXT:    retq
1097 ;
1098 ; AVX1-LABEL: combine_nested_undef_test25:
1099 ; AVX1:       # BB#0:
1100 ; AVX1-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,1,0,1]
1101 ; AVX1-NEXT:    retq
1102 ;
1103 ; AVX2-LABEL: combine_nested_undef_test25:
1104 ; AVX2:       # BB#0:
1105 ; AVX2-NEXT:    vpbroadcastq %xmm0, %xmm0
1106 ; AVX2-NEXT:    retq
1107   %1 = shufflevector <4 x i32> %B, <4 x i32> %A, <4 x i32> <i32 1, i32 5, i32 2, i32 4>
1108   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 3, i32 1, i32 3, i32 1>
1109   ret <4 x i32> %2
1110 }
1111
1112 define <4 x i32> @combine_nested_undef_test26(<4 x i32> %A, <4 x i32> %B) {
1113 ; SSE-LABEL: combine_nested_undef_test26:
1114 ; SSE:       # BB#0:
1115 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[2,3,2,3]
1116 ; SSE-NEXT:    retq
1117 ;
1118 ; AVX-LABEL: combine_nested_undef_test26:
1119 ; AVX:       # BB#0:
1120 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[2,3,2,3]
1121 ; AVX-NEXT:    retq
1122   %1 = shufflevector <4 x i32> %B, <4 x i32> %A, <4 x i32> <i32 1, i32 2, i32 6, i32 7>
1123   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 3, i32 2, i32 3>
1124   ret <4 x i32> %2
1125 }
1126
1127 define <4 x i32> @combine_nested_undef_test27(<4 x i32> %A, <4 x i32> %B) {
1128 ; SSE-LABEL: combine_nested_undef_test27:
1129 ; SSE:       # BB#0:
1130 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,1,0,1]
1131 ; SSE-NEXT:    retq
1132 ;
1133 ; AVX1-LABEL: combine_nested_undef_test27:
1134 ; AVX1:       # BB#0:
1135 ; AVX1-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,1,0,1]
1136 ; AVX1-NEXT:    retq
1137 ;
1138 ; AVX2-LABEL: combine_nested_undef_test27:
1139 ; AVX2:       # BB#0:
1140 ; AVX2-NEXT:    vpbroadcastq %xmm0, %xmm0
1141 ; AVX2-NEXT:    retq
1142   %1 = shufflevector <4 x i32> %B, <4 x i32> %A, <4 x i32> <i32 2, i32 1, i32 5, i32 4>
1143   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 3, i32 2, i32 3, i32 2>
1144   ret <4 x i32> %2
1145 }
1146
1147 define <4 x i32> @combine_nested_undef_test28(<4 x i32> %A, <4 x i32> %B) {
1148 ; SSE-LABEL: combine_nested_undef_test28:
1149 ; SSE:       # BB#0:
1150 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm0[0,1,1,0]
1151 ; SSE-NEXT:    retq
1152 ;
1153 ; AVX-LABEL: combine_nested_undef_test28:
1154 ; AVX:       # BB#0:
1155 ; AVX-NEXT:    vpshufd {{.*#+}} xmm0 = xmm0[0,1,1,0]
1156 ; AVX-NEXT:    retq
1157   %1 = shufflevector <4 x i32> %B, <4 x i32> %A, <4 x i32> <i32 1, i32 2, i32 4, i32 5>
1158   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <4 x i32> <i32 2, i32 3, i32 3, i32 2>
1159   ret <4 x i32> %2
1160 }
1161
1162 define <4 x float> @combine_test1(<4 x float> %a, <4 x float> %b) {
1163 ; SSE-LABEL: combine_test1:
1164 ; SSE:       # BB#0:
1165 ; SSE-NEXT:    movaps %xmm1, %xmm0
1166 ; SSE-NEXT:    retq
1167 ;
1168 ; AVX-LABEL: combine_test1:
1169 ; AVX:       # BB#0:
1170 ; AVX-NEXT:    vmovaps %xmm1, %xmm0
1171 ; AVX-NEXT:    retq
1172   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1173   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 5, i32 2, i32 7>
1174   ret <4 x float> %2
1175 }
1176
1177 define <4 x float> @combine_test2(<4 x float> %a, <4 x float> %b) {
1178 ; SSE2-LABEL: combine_test2:
1179 ; SSE2:       # BB#0:
1180 ; SSE2-NEXT:    movss {{.*#+}} xmm1 = xmm0[0],xmm1[1,2,3]
1181 ; SSE2-NEXT:    movaps %xmm1, %xmm0
1182 ; SSE2-NEXT:    retq
1183 ;
1184 ; SSSE3-LABEL: combine_test2:
1185 ; SSSE3:       # BB#0:
1186 ; SSSE3-NEXT:    movss {{.*#+}} xmm1 = xmm0[0],xmm1[1,2,3]
1187 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
1188 ; SSSE3-NEXT:    retq
1189 ;
1190 ; SSE41-LABEL: combine_test2:
1191 ; SSE41:       # BB#0:
1192 ; SSE41-NEXT:    blendps {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
1193 ; SSE41-NEXT:    retq
1194 ;
1195 ; AVX-LABEL: combine_test2:
1196 ; AVX:       # BB#0:
1197 ; AVX-NEXT:    vblendps {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
1198 ; AVX-NEXT:    retq
1199   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 0, i32 5, i32 2, i32 7>
1200   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 1, i32 6, i32 3>
1201   ret <4 x float> %2
1202 }
1203
1204 define <4 x float> @combine_test3(<4 x float> %a, <4 x float> %b) {
1205 ; SSE-LABEL: combine_test3:
1206 ; SSE:       # BB#0:
1207 ; SSE-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1208 ; SSE-NEXT:    retq
1209 ;
1210 ; AVX-LABEL: combine_test3:
1211 ; AVX:       # BB#0:
1212 ; AVX-NEXT:    vunpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1213 ; AVX-NEXT:    retq
1214   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 0, i32 5, i32 1, i32 7>
1215   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 2, i32 4, i32 1>
1216   ret <4 x float> %2
1217 }
1218
1219 define <4 x float> @combine_test4(<4 x float> %a, <4 x float> %b) {
1220 ; SSE-LABEL: combine_test4:
1221 ; SSE:       # BB#0:
1222 ; SSE-NEXT:    unpckhpd {{.*#+}} xmm1 = xmm1[1],xmm0[1]
1223 ; SSE-NEXT:    movapd %xmm1, %xmm0
1224 ; SSE-NEXT:    retq
1225 ;
1226 ; AVX-LABEL: combine_test4:
1227 ; AVX:       # BB#0:
1228 ; AVX-NEXT:    vunpckhpd {{.*#+}} xmm0 = xmm1[1],xmm0[1]
1229 ; AVX-NEXT:    retq
1230   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 2, i32 3, i32 5, i32 5>
1231   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 6, i32 7, i32 0, i32 1>
1232   ret <4 x float> %2
1233 }
1234
1235 define <4 x float> @combine_test5(<4 x float> %a, <4 x float> %b) {
1236 ; SSE2-LABEL: combine_test5:
1237 ; SSE2:       # BB#0:
1238 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[1,0],xmm1[0,0]
1239 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[2,0],xmm1[2,3]
1240 ; SSE2-NEXT:    retq
1241 ;
1242 ; SSSE3-LABEL: combine_test5:
1243 ; SSSE3:       # BB#0:
1244 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[1,0],xmm1[0,0]
1245 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[2,0],xmm1[2,3]
1246 ; SSSE3-NEXT:    retq
1247 ;
1248 ; SSE41-LABEL: combine_test5:
1249 ; SSE41:       # BB#0:
1250 ; SSE41-NEXT:    blendps {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2,3]
1251 ; SSE41-NEXT:    retq
1252 ;
1253 ; AVX-LABEL: combine_test5:
1254 ; AVX:       # BB#0:
1255 ; AVX-NEXT:    vblendps {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2,3]
1256 ; AVX-NEXT:    retq
1257   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1258   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 1, i32 2, i32 7>
1259   ret <4 x float> %2
1260 }
1261
1262 define <4 x i32> @combine_test6(<4 x i32> %a, <4 x i32> %b) {
1263 ; SSE-LABEL: combine_test6:
1264 ; SSE:       # BB#0:
1265 ; SSE-NEXT:    movaps %xmm1, %xmm0
1266 ; SSE-NEXT:    retq
1267 ;
1268 ; AVX-LABEL: combine_test6:
1269 ; AVX:       # BB#0:
1270 ; AVX-NEXT:    vmovaps %xmm1, %xmm0
1271 ; AVX-NEXT:    retq
1272   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1273   %2 = shufflevector <4 x i32> %1, <4 x i32> %b, <4 x i32> <i32 0, i32 5, i32 2, i32 7>
1274   ret <4 x i32> %2
1275 }
1276
1277 define <4 x i32> @combine_test7(<4 x i32> %a, <4 x i32> %b) {
1278 ; SSE2-LABEL: combine_test7:
1279 ; SSE2:       # BB#0:
1280 ; SSE2-NEXT:    movss {{.*#+}} xmm1 = xmm0[0],xmm1[1,2,3]
1281 ; SSE2-NEXT:    movaps %xmm1, %xmm0
1282 ; SSE2-NEXT:    retq
1283 ;
1284 ; SSSE3-LABEL: combine_test7:
1285 ; SSSE3:       # BB#0:
1286 ; SSSE3-NEXT:    movss {{.*#+}} xmm1 = xmm0[0],xmm1[1,2,3]
1287 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
1288 ; SSSE3-NEXT:    retq
1289 ;
1290 ; SSE41-LABEL: combine_test7:
1291 ; SSE41:       # BB#0:
1292 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3,4,5,6,7]
1293 ; SSE41-NEXT:    retq
1294 ;
1295 ; AVX1-LABEL: combine_test7:
1296 ; AVX1:       # BB#0:
1297 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3,4,5,6,7]
1298 ; AVX1-NEXT:    retq
1299 ;
1300 ; AVX2-LABEL: combine_test7:
1301 ; AVX2:       # BB#0:
1302 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
1303 ; AVX2-NEXT:    retq
1304   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 0, i32 5, i32 2, i32 7>
1305   %2 = shufflevector <4 x i32> %1, <4 x i32> %b, <4 x i32> <i32 0, i32 1, i32 6, i32 3>
1306   ret <4 x i32> %2
1307 }
1308
1309 define <4 x i32> @combine_test8(<4 x i32> %a, <4 x i32> %b) {
1310 ; SSE-LABEL: combine_test8:
1311 ; SSE:       # BB#0:
1312 ; SSE-NEXT:    punpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1313 ; SSE-NEXT:    retq
1314 ;
1315 ; AVX-LABEL: combine_test8:
1316 ; AVX:       # BB#0:
1317 ; AVX-NEXT:    vpunpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1318 ; AVX-NEXT:    retq
1319   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 0, i32 5, i32 1, i32 7>
1320   %2 = shufflevector <4 x i32> %1, <4 x i32> %b, <4 x i32> <i32 0, i32 2, i32 4, i32 1>
1321   ret <4 x i32> %2
1322 }
1323
1324 define <4 x i32> @combine_test9(<4 x i32> %a, <4 x i32> %b) {
1325 ; SSE-LABEL: combine_test9:
1326 ; SSE:       # BB#0:
1327 ; SSE-NEXT:    punpckhqdq {{.*#+}} xmm1 = xmm1[1],xmm0[1]
1328 ; SSE-NEXT:    movdqa %xmm1, %xmm0
1329 ; SSE-NEXT:    retq
1330 ;
1331 ; AVX-LABEL: combine_test9:
1332 ; AVX:       # BB#0:
1333 ; AVX-NEXT:    vpunpckhqdq {{.*#+}} xmm0 = xmm1[1],xmm0[1]
1334 ; AVX-NEXT:    retq
1335   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 2, i32 3, i32 5, i32 5>
1336   %2 = shufflevector <4 x i32> %1, <4 x i32> %b, <4 x i32> <i32 6, i32 7, i32 0, i32 1>
1337   ret <4 x i32> %2
1338 }
1339
1340 define <4 x i32> @combine_test10(<4 x i32> %a, <4 x i32> %b) {
1341 ; SSE2-LABEL: combine_test10:
1342 ; SSE2:       # BB#0:
1343 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[1,0],xmm1[0,0]
1344 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[2,0],xmm1[2,3]
1345 ; SSE2-NEXT:    retq
1346 ;
1347 ; SSSE3-LABEL: combine_test10:
1348 ; SSSE3:       # BB#0:
1349 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[1,0],xmm1[0,0]
1350 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[2,0],xmm1[2,3]
1351 ; SSSE3-NEXT:    retq
1352 ;
1353 ; SSE41-LABEL: combine_test10:
1354 ; SSE41:       # BB#0:
1355 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3],xmm1[4,5,6,7]
1356 ; SSE41-NEXT:    retq
1357 ;
1358 ; AVX1-LABEL: combine_test10:
1359 ; AVX1:       # BB#0:
1360 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3],xmm1[4,5,6,7]
1361 ; AVX1-NEXT:    retq
1362 ;
1363 ; AVX2-LABEL: combine_test10:
1364 ; AVX2:       # BB#0:
1365 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2,3]
1366 ; AVX2-NEXT:    retq
1367   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1368   %2 = shufflevector <4 x i32> %1, <4 x i32> %b, <4 x i32> <i32 0, i32 1, i32 2, i32 7>
1369   ret <4 x i32> %2
1370 }
1371
1372 define <4 x float> @combine_test11(<4 x float> %a, <4 x float> %b) {
1373 ; ALL-LABEL: combine_test11:
1374 ; ALL:       # BB#0:
1375 ; ALL-NEXT:    retq
1376   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1377   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1378   ret <4 x float> %2
1379 }
1380
1381 define <4 x float> @combine_test12(<4 x float> %a, <4 x float> %b) {
1382 ; SSE2-LABEL: combine_test12:
1383 ; SSE2:       # BB#0:
1384 ; SSE2-NEXT:    movss {{.*#+}} xmm1 = xmm0[0],xmm1[1,2,3]
1385 ; SSE2-NEXT:    movaps %xmm1, %xmm0
1386 ; SSE2-NEXT:    retq
1387 ;
1388 ; SSSE3-LABEL: combine_test12:
1389 ; SSSE3:       # BB#0:
1390 ; SSSE3-NEXT:    movss {{.*#+}} xmm1 = xmm0[0],xmm1[1,2,3]
1391 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
1392 ; SSSE3-NEXT:    retq
1393 ;
1394 ; SSE41-LABEL: combine_test12:
1395 ; SSE41:       # BB#0:
1396 ; SSE41-NEXT:    blendps {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
1397 ; SSE41-NEXT:    retq
1398 ;
1399 ; AVX-LABEL: combine_test12:
1400 ; AVX:       # BB#0:
1401 ; AVX-NEXT:    vblendps {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
1402 ; AVX-NEXT:    retq
1403   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 0, i32 5, i32 6, i32 7>
1404   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 4, i32 1, i32 2, i32 3>
1405   ret <4 x float> %2
1406 }
1407
1408 define <4 x float> @combine_test13(<4 x float> %a, <4 x float> %b) {
1409 ; SSE-LABEL: combine_test13:
1410 ; SSE:       # BB#0:
1411 ; SSE-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1412 ; SSE-NEXT:    retq
1413 ;
1414 ; AVX-LABEL: combine_test13:
1415 ; AVX:       # BB#0:
1416 ; AVX-NEXT:    vunpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1417 ; AVX-NEXT:    retq
1418   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 0, i32 1, i32 4, i32 5>
1419   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 4, i32 5, i32 2, i32 3>
1420   ret <4 x float> %2
1421 }
1422
1423 define <4 x float> @combine_test14(<4 x float> %a, <4 x float> %b) {
1424 ; SSE-LABEL: combine_test14:
1425 ; SSE:       # BB#0:
1426 ; SSE-NEXT:    unpckhpd {{.*#+}} xmm0 = xmm0[1],xmm1[1]
1427 ; SSE-NEXT:    retq
1428 ;
1429 ; AVX-LABEL: combine_test14:
1430 ; AVX:       # BB#0:
1431 ; AVX-NEXT:    vunpckhpd {{.*#+}} xmm0 = xmm0[1],xmm1[1]
1432 ; AVX-NEXT:    retq
1433   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 6, i32 7, i32 5, i32 5>
1434   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 6, i32 7, i32 0, i32 1>
1435   ret <4 x float> %2
1436 }
1437
1438 define <4 x float> @combine_test15(<4 x float> %a, <4 x float> %b) {
1439 ; SSE2-LABEL: combine_test15:
1440 ; SSE2:       # BB#0:
1441 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[1,0],xmm1[0,0]
1442 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[2,0],xmm1[2,3]
1443 ; SSE2-NEXT:    retq
1444 ;
1445 ; SSSE3-LABEL: combine_test15:
1446 ; SSSE3:       # BB#0:
1447 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[1,0],xmm1[0,0]
1448 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[2,0],xmm1[2,3]
1449 ; SSSE3-NEXT:    retq
1450 ;
1451 ; SSE41-LABEL: combine_test15:
1452 ; SSE41:       # BB#0:
1453 ; SSE41-NEXT:    blendps {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2,3]
1454 ; SSE41-NEXT:    retq
1455 ;
1456 ; AVX-LABEL: combine_test15:
1457 ; AVX:       # BB#0:
1458 ; AVX-NEXT:    vblendps {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2,3]
1459 ; AVX-NEXT:    retq
1460   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 7>
1461   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 0, i32 5, i32 2, i32 3>
1462   ret <4 x float> %2
1463 }
1464
1465 define <4 x i32> @combine_test16(<4 x i32> %a, <4 x i32> %b) {
1466 ; ALL-LABEL: combine_test16:
1467 ; ALL:       # BB#0:
1468 ; ALL-NEXT:    retq
1469   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1470   %2 = shufflevector <4 x i32> %1, <4 x i32> %a, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1471   ret <4 x i32> %2
1472 }
1473
1474 define <4 x i32> @combine_test17(<4 x i32> %a, <4 x i32> %b) {
1475 ; SSE2-LABEL: combine_test17:
1476 ; SSE2:       # BB#0:
1477 ; SSE2-NEXT:    movss {{.*#+}} xmm1 = xmm0[0],xmm1[1,2,3]
1478 ; SSE2-NEXT:    movaps %xmm1, %xmm0
1479 ; SSE2-NEXT:    retq
1480 ;
1481 ; SSSE3-LABEL: combine_test17:
1482 ; SSSE3:       # BB#0:
1483 ; SSSE3-NEXT:    movss {{.*#+}} xmm1 = xmm0[0],xmm1[1,2,3]
1484 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
1485 ; SSSE3-NEXT:    retq
1486 ;
1487 ; SSE41-LABEL: combine_test17:
1488 ; SSE41:       # BB#0:
1489 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3,4,5,6,7]
1490 ; SSE41-NEXT:    retq
1491 ;
1492 ; AVX1-LABEL: combine_test17:
1493 ; AVX1:       # BB#0:
1494 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3,4,5,6,7]
1495 ; AVX1-NEXT:    retq
1496 ;
1497 ; AVX2-LABEL: combine_test17:
1498 ; AVX2:       # BB#0:
1499 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
1500 ; AVX2-NEXT:    retq
1501   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 0, i32 5, i32 6, i32 7>
1502   %2 = shufflevector <4 x i32> %1, <4 x i32> %a, <4 x i32> <i32 4, i32 1, i32 2, i32 3>
1503   ret <4 x i32> %2
1504 }
1505
1506 define <4 x i32> @combine_test18(<4 x i32> %a, <4 x i32> %b) {
1507 ; SSE-LABEL: combine_test18:
1508 ; SSE:       # BB#0:
1509 ; SSE-NEXT:    punpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1510 ; SSE-NEXT:    retq
1511 ;
1512 ; AVX-LABEL: combine_test18:
1513 ; AVX:       # BB#0:
1514 ; AVX-NEXT:    vpunpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1515 ; AVX-NEXT:    retq
1516   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 0, i32 1, i32 4, i32 5>
1517   %2 = shufflevector <4 x i32> %1, <4 x i32> %a, <4 x i32> <i32 4, i32 5, i32 2, i32 3>
1518   ret <4 x i32> %2
1519 }
1520
1521 define <4 x i32> @combine_test19(<4 x i32> %a, <4 x i32> %b) {
1522 ; SSE-LABEL: combine_test19:
1523 ; SSE:       # BB#0:
1524 ; SSE-NEXT:    punpckhqdq {{.*#+}} xmm0 = xmm0[1],xmm1[1]
1525 ; SSE-NEXT:    retq
1526 ;
1527 ; AVX-LABEL: combine_test19:
1528 ; AVX:       # BB#0:
1529 ; AVX-NEXT:    vpunpckhqdq {{.*#+}} xmm0 = xmm0[1],xmm1[1]
1530 ; AVX-NEXT:    retq
1531   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 6, i32 7, i32 5, i32 5>
1532   %2 = shufflevector <4 x i32> %1, <4 x i32> %a, <4 x i32> <i32 6, i32 7, i32 0, i32 1>
1533   ret <4 x i32> %2
1534 }
1535
1536 define <4 x i32> @combine_test20(<4 x i32> %a, <4 x i32> %b) {
1537 ; SSE2-LABEL: combine_test20:
1538 ; SSE2:       # BB#0:
1539 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[1,0],xmm1[0,0]
1540 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[2,0],xmm1[2,3]
1541 ; SSE2-NEXT:    retq
1542 ;
1543 ; SSSE3-LABEL: combine_test20:
1544 ; SSSE3:       # BB#0:
1545 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[1,0],xmm1[0,0]
1546 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[2,0],xmm1[2,3]
1547 ; SSSE3-NEXT:    retq
1548 ;
1549 ; SSE41-LABEL: combine_test20:
1550 ; SSE41:       # BB#0:
1551 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3],xmm1[4,5,6,7]
1552 ; SSE41-NEXT:    retq
1553 ;
1554 ; AVX1-LABEL: combine_test20:
1555 ; AVX1:       # BB#0:
1556 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3],xmm1[4,5,6,7]
1557 ; AVX1-NEXT:    retq
1558 ;
1559 ; AVX2-LABEL: combine_test20:
1560 ; AVX2:       # BB#0:
1561 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2,3]
1562 ; AVX2-NEXT:    retq
1563   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 7>
1564   %2 = shufflevector <4 x i32> %1, <4 x i32> %a, <4 x i32> <i32 0, i32 5, i32 2, i32 3>
1565   ret <4 x i32> %2
1566 }
1567
1568 define <4 x i32> @combine_test21(<8 x i32> %a, <4 x i32>* %ptr) {
1569 ; SSE-LABEL: combine_test21:
1570 ; SSE:       # BB#0:
1571 ; SSE-NEXT:    movdqa %xmm0, %xmm2
1572 ; SSE-NEXT:    punpcklqdq {{.*#+}} xmm2 = xmm2[0],xmm1[0]
1573 ; SSE-NEXT:    punpckhqdq {{.*#+}} xmm0 = xmm0[1],xmm1[1]
1574 ; SSE-NEXT:    movdqa %xmm2, (%rdi)
1575 ; SSE-NEXT:    retq
1576 ;
1577 ; AVX1-LABEL: combine_test21:
1578 ; AVX1:       # BB#0:
1579 ; AVX1-NEXT:    vextractf128 $1, %ymm0, %xmm1
1580 ; AVX1-NEXT:    vpunpcklqdq {{.*#+}} xmm2 = xmm0[0],xmm1[0]
1581 ; AVX1-NEXT:    vpunpckhqdq {{.*#+}} xmm0 = xmm0[1],xmm1[1]
1582 ; AVX1-NEXT:    vmovdqa %xmm2, (%rdi)
1583 ; AVX1-NEXT:    vzeroupper
1584 ; AVX1-NEXT:    retq
1585 ;
1586 ; AVX2-LABEL: combine_test21:
1587 ; AVX2:       # BB#0:
1588 ; AVX2-NEXT:    vextracti128 $1, %ymm0, %xmm1
1589 ; AVX2-NEXT:    vpunpcklqdq {{.*#+}} xmm2 = xmm0[0],xmm1[0]
1590 ; AVX2-NEXT:    vpunpckhqdq {{.*#+}} xmm0 = xmm0[1],xmm1[1]
1591 ; AVX2-NEXT:    vmovdqa %xmm2, (%rdi)
1592 ; AVX2-NEXT:    vzeroupper
1593 ; AVX2-NEXT:    retq
1594   %1 = shufflevector <8 x i32> %a, <8 x i32> %a, <4 x i32> <i32 0, i32 1, i32 4, i32 5>
1595   %2 = shufflevector <8 x i32> %a, <8 x i32> %a, <4 x i32> <i32 2, i32 3, i32 6, i32 7>
1596   store <4 x i32> %1, <4 x i32>* %ptr, align 16
1597   ret <4 x i32> %2
1598 }
1599
1600 define <8 x float> @combine_test22(<2 x float>* %a, <2 x float>* %b) {
1601 ; SSE-LABEL: combine_test22:
1602 ; SSE:       # BB#0:
1603 ; SSE-NEXT:    movq {{.*#+}} xmm0 = mem[0],zero
1604 ; SSE-NEXT:    movhpd (%rsi), %xmm0
1605 ; SSE-NEXT:    retq
1606 ;
1607 ; AVX-LABEL: combine_test22:
1608 ; AVX:       # BB#0:
1609 ; AVX-NEXT:    vmovq {{.*#+}} xmm0 = mem[0],zero
1610 ; AVX-NEXT:    vmovhpd (%rsi), %xmm0, %xmm0
1611 ; AVX-NEXT:    retq
1612 ; Current AVX2 lowering of this is still awful, not adding a test case.
1613   %1 = load <2 x float>* %a, align 8
1614   %2 = load <2 x float>* %b, align 8
1615   %3 = shufflevector <2 x float> %1, <2 x float> %2, <8 x i32> <i32 0, i32 1, i32 2, i32 3, i32 undef, i32 undef, i32 undef, i32 undef>
1616   ret <8 x float> %3
1617 }
1618
1619 ; Check some negative cases.
1620 ; FIXME: Do any of these really make sense? Are they redundant with the above tests?
1621
1622 define <4 x float> @combine_test1b(<4 x float> %a, <4 x float> %b) {
1623 ; SSE-LABEL: combine_test1b:
1624 ; SSE:       # BB#0:
1625 ; SSE-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,1,2,0]
1626 ; SSE-NEXT:    movaps %xmm1, %xmm0
1627 ; SSE-NEXT:    retq
1628 ;
1629 ; AVX-LABEL: combine_test1b:
1630 ; AVX:       # BB#0:
1631 ; AVX-NEXT:    vpermilps {{.*#+}} xmm0 = xmm1[0,1,2,0]
1632 ; AVX-NEXT:    retq
1633   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1634   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 5, i32 2, i32 0>
1635   ret <4 x float> %2
1636 }
1637
1638 define <4 x float> @combine_test2b(<4 x float> %a, <4 x float> %b) {
1639 ; SSE2-LABEL: combine_test2b:
1640 ; SSE2:       # BB#0:
1641 ; SSE2-NEXT:    movlhps {{.*#+}} xmm1 = xmm1[0,0]
1642 ; SSE2-NEXT:    movaps %xmm1, %xmm0
1643 ; SSE2-NEXT:    retq
1644 ;
1645 ; SSSE3-LABEL: combine_test2b:
1646 ; SSSE3:       # BB#0:
1647 ; SSSE3-NEXT:    movddup {{.*#+}} xmm0 = xmm1[0,0]
1648 ; SSSE3-NEXT:    retq
1649 ;
1650 ; SSE41-LABEL: combine_test2b:
1651 ; SSE41:       # BB#0:
1652 ; SSE41-NEXT:    movddup {{.*#+}} xmm0 = xmm1[0,0]
1653 ; SSE41-NEXT:    retq
1654 ;
1655 ; AVX-LABEL: combine_test2b:
1656 ; AVX:       # BB#0:
1657 ; AVX-NEXT:    vmovddup {{.*#+}} xmm0 = xmm1[0,0]
1658 ; AVX-NEXT:    retq
1659   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1660   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 5, i32 0, i32 5>
1661   ret <4 x float> %2
1662 }
1663
1664 define <4 x float> @combine_test3b(<4 x float> %a, <4 x float> %b) {
1665 ; SSE2-LABEL: combine_test3b:
1666 ; SSE2:       # BB#0:
1667 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,0],xmm1[3,0]
1668 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[2,3]
1669 ; SSE2-NEXT:    retq
1670 ;
1671 ; SSSE3-LABEL: combine_test3b:
1672 ; SSSE3:       # BB#0:
1673 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,0],xmm1[3,0]
1674 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2],xmm1[2,3]
1675 ; SSSE3-NEXT:    retq
1676 ;
1677 ; SSE41-LABEL: combine_test3b:
1678 ; SSE41:       # BB#0:
1679 ; SSE41-NEXT:    blendpd {{.*#+}} xmm0 = xmm0[0],xmm1[1]
1680 ; SSE41-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,3,2,3]
1681 ; SSE41-NEXT:    retq
1682 ;
1683 ; AVX-LABEL: combine_test3b:
1684 ; AVX:       # BB#0:
1685 ; AVX-NEXT:    vblendpd {{.*#+}} xmm0 = xmm0[0],xmm1[1]
1686 ; AVX-NEXT:    vpermilps {{.*#+}} xmm0 = xmm0[0,3,2,3]
1687 ; AVX-NEXT:    retq
1688   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 0, i32 0, i32 6, i32 3>
1689   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 7, i32 2, i32 7>
1690   ret <4 x float> %2
1691 }
1692
1693 define <4 x float> @combine_test4b(<4 x float> %a, <4 x float> %b) {
1694 ; SSE-LABEL: combine_test4b:
1695 ; SSE:       # BB#0:
1696 ; SSE-NEXT:    shufps {{.*#+}} xmm1 = xmm1[1,1,2,3]
1697 ; SSE-NEXT:    movaps %xmm1, %xmm0
1698 ; SSE-NEXT:    retq
1699 ;
1700 ; AVX-LABEL: combine_test4b:
1701 ; AVX:       # BB#0:
1702 ; AVX-NEXT:    vpermilps {{.*#+}} xmm0 = xmm1[1,1,2,3]
1703 ; AVX-NEXT:    retq
1704   %1 = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1705   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 5, i32 5, i32 2, i32 7>
1706   ret <4 x float> %2
1707 }
1708
1709
1710 ; Verify that we correctly fold shuffles even when we use illegal vector types.
1711
1712 define <4 x i8> @combine_test1c(<4 x i8>* %a, <4 x i8>* %b) {
1713 ; SSE2-LABEL: combine_test1c:
1714 ; SSE2:       # BB#0:
1715 ; SSE2-NEXT:    movd {{.*#+}} xmm1 = mem[0],zero,zero,zero
1716 ; SSE2-NEXT:    punpcklbw {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3],xmm1[4],xmm0[4],xmm1[5],xmm0[5],xmm1[6],xmm0[6],xmm1[7],xmm0[7]
1717 ; SSE2-NEXT:    punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
1718 ; SSE2-NEXT:    movd {{.*#+}} xmm0 = mem[0],zero,zero,zero
1719 ; SSE2-NEXT:    punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
1720 ; SSE2-NEXT:    punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]
1721 ; SSE2-NEXT:    movss {{.*#+}} xmm0 = xmm1[0],xmm0[1,2,3]
1722 ; SSE2-NEXT:    retq
1723 ;
1724 ; SSSE3-LABEL: combine_test1c:
1725 ; SSSE3:       # BB#0:
1726 ; SSSE3-NEXT:    movd {{.*#+}} xmm1 = mem[0],zero,zero,zero
1727 ; SSSE3-NEXT:    punpcklbw {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3],xmm1[4],xmm0[4],xmm1[5],xmm0[5],xmm1[6],xmm0[6],xmm1[7],xmm0[7]
1728 ; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
1729 ; SSSE3-NEXT:    movd {{.*#+}} xmm0 = mem[0],zero,zero,zero
1730 ; SSSE3-NEXT:    punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
1731 ; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]
1732 ; SSSE3-NEXT:    movss {{.*#+}} xmm0 = xmm1[0],xmm0[1,2,3]
1733 ; SSSE3-NEXT:    retq
1734 ;
1735 ; SSE41-LABEL: combine_test1c:
1736 ; SSE41:       # BB#0:
1737 ; SSE41-NEXT:    pmovzxbd {{.*#+}} xmm1 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1738 ; SSE41-NEXT:    pmovzxbd {{.*#+}} xmm0 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1739 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3,4,5,6,7]
1740 ; SSE41-NEXT:    retq
1741 ;
1742 ; AVX1-LABEL: combine_test1c:
1743 ; AVX1:       # BB#0:
1744 ; AVX1-NEXT:    vpmovzxbd {{.*#+}} xmm0 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1745 ; AVX1-NEXT:    vpmovzxbd {{.*#+}} xmm1 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1746 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3,4,5,6,7]
1747 ; AVX1-NEXT:    retq
1748 ;
1749 ; AVX2-LABEL: combine_test1c:
1750 ; AVX2:       # BB#0:
1751 ; AVX2-NEXT:    vpmovzxbd {{.*#+}} xmm0 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1752 ; AVX2-NEXT:    vpmovzxbd {{.*#+}} xmm1 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1753 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
1754 ; AVX2-NEXT:    retq
1755   %A = load <4 x i8>* %a
1756   %B = load <4 x i8>* %b
1757   %1 = shufflevector <4 x i8> %A, <4 x i8> %B, <4 x i32> <i32 0, i32 5, i32 2, i32 7>
1758   %2 = shufflevector <4 x i8> %1, <4 x i8> %B, <4 x i32> <i32 0, i32 1, i32 6, i32 3>
1759   ret <4 x i8> %2
1760 }
1761
1762 define <4 x i8> @combine_test2c(<4 x i8>* %a, <4 x i8>* %b) {
1763 ; SSE2-LABEL: combine_test2c:
1764 ; SSE2:       # BB#0:
1765 ; SSE2-NEXT:    movd {{.*#+}} xmm0 = mem[0],zero,zero,zero
1766 ; SSE2-NEXT:    punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
1767 ; SSE2-NEXT:    punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]
1768 ; SSE2-NEXT:    movd {{.*#+}} xmm1 = mem[0],zero,zero,zero
1769 ; SSE2-NEXT:    punpcklbw {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3],xmm1[4],xmm0[4],xmm1[5],xmm0[5],xmm1[6],xmm0[6],xmm1[7],xmm0[7]
1770 ; SSE2-NEXT:    punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
1771 ; SSE2-NEXT:    punpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1772 ; SSE2-NEXT:    retq
1773 ;
1774 ; SSSE3-LABEL: combine_test2c:
1775 ; SSSE3:       # BB#0:
1776 ; SSSE3-NEXT:    movd {{.*#+}} xmm0 = mem[0],zero,zero,zero
1777 ; SSSE3-NEXT:    punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
1778 ; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]
1779 ; SSSE3-NEXT:    movd {{.*#+}} xmm1 = mem[0],zero,zero,zero
1780 ; SSSE3-NEXT:    punpcklbw {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3],xmm1[4],xmm0[4],xmm1[5],xmm0[5],xmm1[6],xmm0[6],xmm1[7],xmm0[7]
1781 ; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
1782 ; SSSE3-NEXT:    punpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1783 ; SSSE3-NEXT:    retq
1784 ;
1785 ; SSE41-LABEL: combine_test2c:
1786 ; SSE41:       # BB#0:
1787 ; SSE41-NEXT:    pmovzxbd {{.*#+}} xmm0 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1788 ; SSE41-NEXT:    pmovzxbd {{.*#+}} xmm1 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1789 ; SSE41-NEXT:    punpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1790 ; SSE41-NEXT:    retq
1791 ;
1792 ; AVX-LABEL: combine_test2c:
1793 ; AVX:       # BB#0:
1794 ; AVX-NEXT:    vpmovzxbd {{.*#+}} xmm0 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1795 ; AVX-NEXT:    vpmovzxbd {{.*#+}} xmm1 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1796 ; AVX-NEXT:    vpunpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
1797 ; AVX-NEXT:    retq
1798   %A = load <4 x i8>* %a
1799   %B = load <4 x i8>* %b
1800   %1 = shufflevector <4 x i8> %A, <4 x i8> %B, <4 x i32> <i32 0, i32 5, i32 1, i32 5>
1801   %2 = shufflevector <4 x i8> %1, <4 x i8> %B, <4 x i32> <i32 0, i32 2, i32 4, i32 1>
1802   ret <4 x i8> %2
1803 }
1804
1805 define <4 x i8> @combine_test3c(<4 x i8>* %a, <4 x i8>* %b) {
1806 ; SSE2-LABEL: combine_test3c:
1807 ; SSE2:       # BB#0:
1808 ; SSE2-NEXT:    movd {{.*#+}} xmm1 = mem[0],zero,zero,zero
1809 ; SSE2-NEXT:    punpcklbw {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3],xmm1[4],xmm0[4],xmm1[5],xmm0[5],xmm1[6],xmm0[6],xmm1[7],xmm0[7]
1810 ; SSE2-NEXT:    punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
1811 ; SSE2-NEXT:    movd {{.*#+}} xmm0 = mem[0],zero,zero,zero
1812 ; SSE2-NEXT:    punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
1813 ; SSE2-NEXT:    punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]
1814 ; SSE2-NEXT:    punpckhqdq {{.*#+}} xmm0 = xmm0[1],xmm1[1]
1815 ; SSE2-NEXT:    retq
1816 ;
1817 ; SSSE3-LABEL: combine_test3c:
1818 ; SSSE3:       # BB#0:
1819 ; SSSE3-NEXT:    movd {{.*#+}} xmm1 = mem[0],zero,zero,zero
1820 ; SSSE3-NEXT:    punpcklbw {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3],xmm1[4],xmm0[4],xmm1[5],xmm0[5],xmm1[6],xmm0[6],xmm1[7],xmm0[7]
1821 ; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
1822 ; SSSE3-NEXT:    movd {{.*#+}} xmm0 = mem[0],zero,zero,zero
1823 ; SSSE3-NEXT:    punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
1824 ; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]
1825 ; SSSE3-NEXT:    punpckhqdq {{.*#+}} xmm0 = xmm0[1],xmm1[1]
1826 ; SSSE3-NEXT:    retq
1827 ;
1828 ; SSE41-LABEL: combine_test3c:
1829 ; SSE41:       # BB#0:
1830 ; SSE41-NEXT:    pmovzxbd {{.*#+}} xmm1 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1831 ; SSE41-NEXT:    pmovzxbd {{.*#+}} xmm0 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1832 ; SSE41-NEXT:    punpckhqdq {{.*#+}} xmm0 = xmm0[1],xmm1[1]
1833 ; SSE41-NEXT:    retq
1834 ;
1835 ; AVX-LABEL: combine_test3c:
1836 ; AVX:       # BB#0:
1837 ; AVX-NEXT:    vpmovzxbd {{.*#+}} xmm0 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1838 ; AVX-NEXT:    vpmovzxbd {{.*#+}} xmm1 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1839 ; AVX-NEXT:    vpunpckhqdq {{.*#+}} xmm0 = xmm1[1],xmm0[1]
1840 ; AVX-NEXT:    retq
1841   %A = load <4 x i8>* %a
1842   %B = load <4 x i8>* %b
1843   %1 = shufflevector <4 x i8> %A, <4 x i8> %B, <4 x i32> <i32 2, i32 3, i32 5, i32 5>
1844   %2 = shufflevector <4 x i8> %1, <4 x i8> %B, <4 x i32> <i32 6, i32 7, i32 0, i32 1>
1845   ret <4 x i8> %2
1846 }
1847
1848 define <4 x i8> @combine_test4c(<4 x i8>* %a, <4 x i8>* %b) {
1849 ; SSE2-LABEL: combine_test4c:
1850 ; SSE2:       # BB#0:
1851 ; SSE2-NEXT:    movd {{.*#+}} xmm0 = mem[0],zero,zero,zero
1852 ; SSE2-NEXT:    punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
1853 ; SSE2-NEXT:    punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]
1854 ; SSE2-NEXT:    movd {{.*#+}} xmm1 = mem[0],zero,zero,zero
1855 ; SSE2-NEXT:    punpcklbw {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3],xmm1[4],xmm0[4],xmm1[5],xmm0[5],xmm1[6],xmm0[6],xmm1[7],xmm0[7]
1856 ; SSE2-NEXT:    punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
1857 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[1,0],xmm1[0,0]
1858 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[2,0],xmm1[2,3]
1859 ; SSE2-NEXT:    retq
1860 ;
1861 ; SSSE3-LABEL: combine_test4c:
1862 ; SSSE3:       # BB#0:
1863 ; SSSE3-NEXT:    movd {{.*#+}} xmm0 = mem[0],zero,zero,zero
1864 ; SSSE3-NEXT:    punpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
1865 ; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3]
1866 ; SSSE3-NEXT:    movd {{.*#+}} xmm1 = mem[0],zero,zero,zero
1867 ; SSSE3-NEXT:    punpcklbw {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3],xmm1[4],xmm0[4],xmm1[5],xmm0[5],xmm1[6],xmm0[6],xmm1[7],xmm0[7]
1868 ; SSSE3-NEXT:    punpcklwd {{.*#+}} xmm1 = xmm1[0],xmm0[0],xmm1[1],xmm0[1],xmm1[2],xmm0[2],xmm1[3],xmm0[3]
1869 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[1,0],xmm1[0,0]
1870 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[2,0],xmm1[2,3]
1871 ; SSSE3-NEXT:    retq
1872 ;
1873 ; SSE41-LABEL: combine_test4c:
1874 ; SSE41:       # BB#0:
1875 ; SSE41-NEXT:    pmovzxbd {{.*#+}} xmm1 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1876 ; SSE41-NEXT:    pmovzxbd {{.*#+}} xmm0 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1877 ; SSE41-NEXT:    pblendw {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,3],xmm0[4,5,6,7]
1878 ; SSE41-NEXT:    retq
1879 ;
1880 ; AVX1-LABEL: combine_test4c:
1881 ; AVX1:       # BB#0:
1882 ; AVX1-NEXT:    vpmovzxbd {{.*#+}} xmm0 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1883 ; AVX1-NEXT:    vpmovzxbd {{.*#+}} xmm1 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1884 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm0 = xmm1[0,1],xmm0[2,3],xmm1[4,5,6,7]
1885 ; AVX1-NEXT:    retq
1886 ;
1887 ; AVX2-LABEL: combine_test4c:
1888 ; AVX2:       # BB#0:
1889 ; AVX2-NEXT:    vpmovzxbd {{.*#+}} xmm0 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1890 ; AVX2-NEXT:    vpmovzxbd {{.*#+}} xmm1 = mem[0],zero,zero,zero,mem[1],zero,zero,zero,mem[2],zero,zero,zero,mem[3],zero,zero,zero
1891 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2,3]
1892 ; AVX2-NEXT:    retq
1893   %A = load <4 x i8>* %a
1894   %B = load <4 x i8>* %b
1895   %1 = shufflevector <4 x i8> %A, <4 x i8> %B, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
1896   %2 = shufflevector <4 x i8> %1, <4 x i8> %B, <4 x i32> <i32 0, i32 1, i32 2, i32 7>
1897   ret <4 x i8> %2
1898 }
1899
1900
1901 ; The following test cases are generated from this C++ code
1902 ;
1903 ;__m128 blend_01(__m128 a, __m128 b)
1904 ;{
1905 ;  __m128 s = a;
1906 ;  s = _mm_blend_ps( s, b, 1<<0 );
1907 ;  s = _mm_blend_ps( s, b, 1<<1 );
1908 ;  return s;
1909 ;}
1910 ;
1911 ;__m128 blend_02(__m128 a, __m128 b)
1912 ;{
1913 ;  __m128 s = a;
1914 ;  s = _mm_blend_ps( s, b, 1<<0 );
1915 ;  s = _mm_blend_ps( s, b, 1<<2 );
1916 ;  return s;
1917 ;}
1918 ;
1919 ;__m128 blend_123(__m128 a, __m128 b)
1920 ;{
1921 ;  __m128 s = a;
1922 ;  s = _mm_blend_ps( s, b, 1<<1 );
1923 ;  s = _mm_blend_ps( s, b, 1<<2 );
1924 ;  s = _mm_blend_ps( s, b, 1<<3 );
1925 ;  return s;
1926 ;}
1927
1928 ; Ideally, we should collapse the following shuffles into a single one.
1929
1930 define <4 x float> @combine_blend_01(<4 x float> %a, <4 x float> %b) {
1931 ; SSE2-LABEL: combine_blend_01:
1932 ; SSE2:       # BB#0:
1933 ; SSE2-NEXT:    movsd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
1934 ; SSE2-NEXT:    retq
1935 ;
1936 ; SSSE3-LABEL: combine_blend_01:
1937 ; SSSE3:       # BB#0:
1938 ; SSSE3-NEXT:    movsd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
1939 ; SSSE3-NEXT:    retq
1940 ;
1941 ; SSE41-LABEL: combine_blend_01:
1942 ; SSE41:       # BB#0:
1943 ; SSE41-NEXT:    blendpd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
1944 ; SSE41-NEXT:    retq
1945 ;
1946 ; AVX-LABEL: combine_blend_01:
1947 ; AVX:       # BB#0:
1948 ; AVX-NEXT:    vblendpd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
1949 ; AVX-NEXT:    retq
1950   %shuffle = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 undef, i32 2, i32 3>
1951   %shuffle6 = shufflevector <4 x float> %shuffle, <4 x float> %b, <4 x i32> <i32 0, i32 5, i32 2, i32 3>
1952   ret <4 x float> %shuffle6
1953 }
1954
1955 define <4 x float> @combine_blend_02(<4 x float> %a, <4 x float> %b) {
1956 ; SSE2-LABEL: combine_blend_02:
1957 ; SSE2:       # BB#0:
1958 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,2],xmm0[1,3]
1959 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,2,1,3]
1960 ; SSE2-NEXT:    movaps %xmm1, %xmm0
1961 ; SSE2-NEXT:    retq
1962 ;
1963 ; SSSE3-LABEL: combine_blend_02:
1964 ; SSSE3:       # BB#0:
1965 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,2],xmm0[1,3]
1966 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,2,1,3]
1967 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
1968 ; SSSE3-NEXT:    retq
1969 ;
1970 ; SSE41-LABEL: combine_blend_02:
1971 ; SSE41:       # BB#0:
1972 ; SSE41-NEXT:    blendps {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2],xmm0[3]
1973 ; SSE41-NEXT:    retq
1974 ;
1975 ; AVX-LABEL: combine_blend_02:
1976 ; AVX:       # BB#0:
1977 ; AVX-NEXT:    vblendps {{.*#+}} xmm0 = xmm1[0],xmm0[1],xmm1[2],xmm0[3]
1978 ; AVX-NEXT:    retq
1979   %shuffle = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 4, i32 1, i32 undef, i32 3>
1980   %shuffle6 = shufflevector <4 x float> %shuffle, <4 x float> %b, <4 x i32> <i32 0, i32 1, i32 6, i32 3>
1981   ret <4 x float> %shuffle6
1982 }
1983
1984 define <4 x float> @combine_blend_123(<4 x float> %a, <4 x float> %b) {
1985 ; SSE2-LABEL: combine_blend_123:
1986 ; SSE2:       # BB#0:
1987 ; SSE2-NEXT:    movss {{.*#+}} xmm1 = xmm0[0],xmm1[1,2,3]
1988 ; SSE2-NEXT:    movaps %xmm1, %xmm0
1989 ; SSE2-NEXT:    retq
1990 ;
1991 ; SSSE3-LABEL: combine_blend_123:
1992 ; SSSE3:       # BB#0:
1993 ; SSSE3-NEXT:    movss {{.*#+}} xmm1 = xmm0[0],xmm1[1,2,3]
1994 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
1995 ; SSSE3-NEXT:    retq
1996 ;
1997 ; SSE41-LABEL: combine_blend_123:
1998 ; SSE41:       # BB#0:
1999 ; SSE41-NEXT:    blendps {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
2000 ; SSE41-NEXT:    retq
2001 ;
2002 ; AVX-LABEL: combine_blend_123:
2003 ; AVX:       # BB#0:
2004 ; AVX-NEXT:    vblendps {{.*#+}} xmm0 = xmm0[0],xmm1[1,2,3]
2005 ; AVX-NEXT:    retq
2006   %shuffle = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32> <i32 0, i32 5, i32 undef, i32 undef>
2007   %shuffle6 = shufflevector <4 x float> %shuffle, <4 x float> %b, <4 x i32> <i32 0, i32 1, i32 6, i32 undef>
2008   %shuffle12 = shufflevector <4 x float> %shuffle6, <4 x float> %b, <4 x i32> <i32 0, i32 1, i32 2, i32 7>
2009   ret <4 x float> %shuffle12
2010 }
2011
2012 define <4 x i32> @combine_test_movhl_1(<4 x i32> %a, <4 x i32> %b) {
2013 ; SSE-LABEL: combine_test_movhl_1:
2014 ; SSE:       # BB#0:
2015 ; SSE-NEXT:    punpckhqdq {{.*#+}} xmm1 = xmm1[1],xmm0[1]
2016 ; SSE-NEXT:    movdqa %xmm1, %xmm0
2017 ; SSE-NEXT:    retq
2018 ;
2019 ; AVX-LABEL: combine_test_movhl_1:
2020 ; AVX:       # BB#0:
2021 ; AVX-NEXT:    vpunpckhqdq {{.*#+}} xmm0 = xmm1[1],xmm0[1]
2022 ; AVX-NEXT:    retq
2023   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 2, i32 7, i32 5, i32 3>
2024   %2 = shufflevector <4 x i32> %1, <4 x i32> %b, <4 x i32> <i32 6, i32 1, i32 0, i32 3>
2025   ret <4 x i32> %2
2026 }
2027
2028 define <4 x i32> @combine_test_movhl_2(<4 x i32> %a, <4 x i32> %b) {
2029 ; SSE-LABEL: combine_test_movhl_2:
2030 ; SSE:       # BB#0:
2031 ; SSE-NEXT:    punpckhqdq {{.*#+}} xmm1 = xmm1[1],xmm0[1]
2032 ; SSE-NEXT:    movdqa %xmm1, %xmm0
2033 ; SSE-NEXT:    retq
2034 ;
2035 ; AVX-LABEL: combine_test_movhl_2:
2036 ; AVX:       # BB#0:
2037 ; AVX-NEXT:    vpunpckhqdq {{.*#+}} xmm0 = xmm1[1],xmm0[1]
2038 ; AVX-NEXT:    retq
2039   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 2, i32 0, i32 3, i32 6>
2040   %2 = shufflevector <4 x i32> %1, <4 x i32> %b, <4 x i32> <i32 3, i32 7, i32 0, i32 2>
2041   ret <4 x i32> %2
2042 }
2043
2044 define <4 x i32> @combine_test_movhl_3(<4 x i32> %a, <4 x i32> %b) {
2045 ; SSE-LABEL: combine_test_movhl_3:
2046 ; SSE:       # BB#0:
2047 ; SSE-NEXT:    punpckhqdq {{.*#+}} xmm1 = xmm1[1],xmm0[1]
2048 ; SSE-NEXT:    movdqa %xmm1, %xmm0
2049 ; SSE-NEXT:    retq
2050 ;
2051 ; AVX-LABEL: combine_test_movhl_3:
2052 ; AVX:       # BB#0:
2053 ; AVX-NEXT:    vpunpckhqdq {{.*#+}} xmm0 = xmm1[1],xmm0[1]
2054 ; AVX-NEXT:    retq
2055   %1 = shufflevector <4 x i32> %a, <4 x i32> %b, <4 x i32> <i32 7, i32 6, i32 3, i32 2>
2056   %2 = shufflevector <4 x i32> %1, <4 x i32> %b, <4 x i32> <i32 6, i32 0, i32 3, i32 2>
2057   ret <4 x i32> %2
2058 }
2059
2060
2061 ; Verify that we fold shuffles according to rule:
2062 ;  (shuffle(shuffle A, Undef, M0), B, M1) -> (shuffle A, B, M2)
2063
2064 define <4 x float> @combine_undef_input_test1(<4 x float> %a, <4 x float> %b) {
2065 ; SSE2-LABEL: combine_undef_input_test1:
2066 ; SSE2:       # BB#0:
2067 ; SSE2-NEXT:    movsd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
2068 ; SSE2-NEXT:    retq
2069 ;
2070 ; SSSE3-LABEL: combine_undef_input_test1:
2071 ; SSSE3:       # BB#0:
2072 ; SSSE3-NEXT:    movsd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
2073 ; SSSE3-NEXT:    retq
2074 ;
2075 ; SSE41-LABEL: combine_undef_input_test1:
2076 ; SSE41:       # BB#0:
2077 ; SSE41-NEXT:    blendpd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
2078 ; SSE41-NEXT:    retq
2079 ;
2080 ; AVX-LABEL: combine_undef_input_test1:
2081 ; AVX:       # BB#0:
2082 ; AVX-NEXT:    vblendpd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
2083 ; AVX-NEXT:    retq
2084   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 4, i32 2, i32 3, i32 1>
2085   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 4, i32 5, i32 1, i32 2>
2086   ret <4 x float> %2
2087 }
2088
2089 define <4 x float> @combine_undef_input_test2(<4 x float> %a, <4 x float> %b) {
2090 ; SSE-LABEL: combine_undef_input_test2:
2091 ; SSE:       # BB#0:
2092 ; SSE-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
2093 ; SSE-NEXT:    retq
2094 ;
2095 ; AVX-LABEL: combine_undef_input_test2:
2096 ; AVX:       # BB#0:
2097 ; AVX-NEXT:    vunpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
2098 ; AVX-NEXT:    retq
2099   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 6, i32 0, i32 1, i32 7>
2100   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 1, i32 2, i32 4, i32 5>
2101   ret <4 x float> %2
2102 }
2103
2104 define <4 x float> @combine_undef_input_test3(<4 x float> %a, <4 x float> %b) {
2105 ; SSE-LABEL: combine_undef_input_test3:
2106 ; SSE:       # BB#0:
2107 ; SSE-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
2108 ; SSE-NEXT:    retq
2109 ;
2110 ; AVX-LABEL: combine_undef_input_test3:
2111 ; AVX:       # BB#0:
2112 ; AVX-NEXT:    vunpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
2113 ; AVX-NEXT:    retq
2114   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 0, i32 5, i32 1, i32 7>
2115   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 2, i32 4, i32 1>
2116   ret <4 x float> %2
2117 }
2118
2119 define <4 x float> @combine_undef_input_test4(<4 x float> %a, <4 x float> %b) {
2120 ; SSE-LABEL: combine_undef_input_test4:
2121 ; SSE:       # BB#0:
2122 ; SSE-NEXT:    unpckhpd {{.*#+}} xmm1 = xmm1[1],xmm0[1]
2123 ; SSE-NEXT:    movapd %xmm1, %xmm0
2124 ; SSE-NEXT:    retq
2125 ;
2126 ; AVX-LABEL: combine_undef_input_test4:
2127 ; AVX:       # BB#0:
2128 ; AVX-NEXT:    vunpckhpd {{.*#+}} xmm0 = xmm1[1],xmm0[1]
2129 ; AVX-NEXT:    retq
2130   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 2, i32 3, i32 5, i32 5>
2131   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 6, i32 7, i32 0, i32 1>
2132   ret <4 x float> %2
2133 }
2134
2135 define <4 x float> @combine_undef_input_test5(<4 x float> %a, <4 x float> %b) {
2136 ; SSE2-LABEL: combine_undef_input_test5:
2137 ; SSE2:       # BB#0:
2138 ; SSE2-NEXT:    movsd {{.*#+}} xmm1 = xmm0[0],xmm1[1]
2139 ; SSE2-NEXT:    movapd %xmm1, %xmm0
2140 ; SSE2-NEXT:    retq
2141 ;
2142 ; SSSE3-LABEL: combine_undef_input_test5:
2143 ; SSSE3:       # BB#0:
2144 ; SSSE3-NEXT:    movsd {{.*#+}} xmm1 = xmm0[0],xmm1[1]
2145 ; SSSE3-NEXT:    movapd %xmm1, %xmm0
2146 ; SSSE3-NEXT:    retq
2147 ;
2148 ; SSE41-LABEL: combine_undef_input_test5:
2149 ; SSE41:       # BB#0:
2150 ; SSE41-NEXT:    blendpd {{.*#+}} xmm0 = xmm0[0],xmm1[1]
2151 ; SSE41-NEXT:    retq
2152 ;
2153 ; AVX-LABEL: combine_undef_input_test5:
2154 ; AVX:       # BB#0:
2155 ; AVX-NEXT:    vblendpd {{.*#+}} xmm0 = xmm0[0],xmm1[1]
2156 ; AVX-NEXT:    retq
2157   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 0, i32 4, i32 1, i32 3>
2158   %2 = shufflevector <4 x float> %1, <4 x float> %b, <4 x i32> <i32 0, i32 2, i32 6, i32 7>
2159   ret <4 x float> %2
2160 }
2161
2162
2163 ; Verify that we fold shuffles according to rule:
2164 ;  (shuffle(shuffle A, Undef, M0), A, M1) -> (shuffle A, Undef, M2)
2165
2166 define <4 x float> @combine_undef_input_test6(<4 x float> %a) {
2167 ; ALL-LABEL: combine_undef_input_test6:
2168 ; ALL:       # BB#0:
2169 ; ALL-NEXT:    retq
2170   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 4, i32 2, i32 3, i32 1>
2171   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 4, i32 5, i32 1, i32 2>
2172   ret <4 x float> %2
2173 }
2174
2175 define <4 x float> @combine_undef_input_test7(<4 x float> %a) {
2176 ; SSE2-LABEL: combine_undef_input_test7:
2177 ; SSE2:       # BB#0:
2178 ; SSE2-NEXT:    movlhps {{.*#+}} xmm0 = xmm0[0,0]
2179 ; SSE2-NEXT:    retq
2180 ;
2181 ; SSSE3-LABEL: combine_undef_input_test7:
2182 ; SSSE3:       # BB#0:
2183 ; SSSE3-NEXT:    movddup {{.*#+}} xmm0 = xmm0[0,0]
2184 ; SSSE3-NEXT:    retq
2185 ;
2186 ; SSE41-LABEL: combine_undef_input_test7:
2187 ; SSE41:       # BB#0:
2188 ; SSE41-NEXT:    movddup {{.*#+}} xmm0 = xmm0[0,0]
2189 ; SSE41-NEXT:    retq
2190 ;
2191 ; AVX-LABEL: combine_undef_input_test7:
2192 ; AVX:       # BB#0:
2193 ; AVX-NEXT:    vmovddup {{.*#+}} xmm0 = xmm0[0,0]
2194 ; AVX-NEXT:    retq
2195   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 6, i32 0, i32 1, i32 7>
2196   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 1, i32 2, i32 4, i32 5>
2197   ret <4 x float> %2
2198 }
2199
2200 define <4 x float> @combine_undef_input_test8(<4 x float> %a) {
2201 ; SSE2-LABEL: combine_undef_input_test8:
2202 ; SSE2:       # BB#0:
2203 ; SSE2-NEXT:    movlhps {{.*#+}} xmm0 = xmm0[0,0]
2204 ; SSE2-NEXT:    retq
2205 ;
2206 ; SSSE3-LABEL: combine_undef_input_test8:
2207 ; SSSE3:       # BB#0:
2208 ; SSSE3-NEXT:    movddup {{.*#+}} xmm0 = xmm0[0,0]
2209 ; SSSE3-NEXT:    retq
2210 ;
2211 ; SSE41-LABEL: combine_undef_input_test8:
2212 ; SSE41:       # BB#0:
2213 ; SSE41-NEXT:    movddup {{.*#+}} xmm0 = xmm0[0,0]
2214 ; SSE41-NEXT:    retq
2215 ;
2216 ; AVX-LABEL: combine_undef_input_test8:
2217 ; AVX:       # BB#0:
2218 ; AVX-NEXT:    vmovddup {{.*#+}} xmm0 = xmm0[0,0]
2219 ; AVX-NEXT:    retq
2220   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 0, i32 5, i32 1, i32 7>
2221   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 0, i32 2, i32 4, i32 1>
2222   ret <4 x float> %2
2223 }
2224
2225 define <4 x float> @combine_undef_input_test9(<4 x float> %a) {
2226 ; SSE-LABEL: combine_undef_input_test9:
2227 ; SSE:       # BB#0:
2228 ; SSE-NEXT:    movhlps {{.*#+}} xmm0 = xmm0[1,1]
2229 ; SSE-NEXT:    retq
2230 ;
2231 ; AVX-LABEL: combine_undef_input_test9:
2232 ; AVX:       # BB#0:
2233 ; AVX-NEXT:    vmovhlps {{.*#+}} xmm0 = xmm0[1,1]
2234 ; AVX-NEXT:    retq
2235   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 2, i32 3, i32 5, i32 5>
2236   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 6, i32 7, i32 0, i32 1>
2237   ret <4 x float> %2
2238 }
2239
2240 define <4 x float> @combine_undef_input_test10(<4 x float> %a) {
2241 ; ALL-LABEL: combine_undef_input_test10:
2242 ; ALL:       # BB#0:
2243 ; ALL-NEXT:    retq
2244   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 0, i32 4, i32 1, i32 3>
2245   %2 = shufflevector <4 x float> %1, <4 x float> %a, <4 x i32> <i32 0, i32 2, i32 6, i32 7>
2246   ret <4 x float> %2
2247 }
2248
2249 define <4 x float> @combine_undef_input_test11(<4 x float> %a, <4 x float> %b) {
2250 ; SSE2-LABEL: combine_undef_input_test11:
2251 ; SSE2:       # BB#0:
2252 ; SSE2-NEXT:    movsd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
2253 ; SSE2-NEXT:    retq
2254 ;
2255 ; SSSE3-LABEL: combine_undef_input_test11:
2256 ; SSSE3:       # BB#0:
2257 ; SSSE3-NEXT:    movsd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
2258 ; SSSE3-NEXT:    retq
2259 ;
2260 ; SSE41-LABEL: combine_undef_input_test11:
2261 ; SSE41:       # BB#0:
2262 ; SSE41-NEXT:    blendpd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
2263 ; SSE41-NEXT:    retq
2264 ;
2265 ; AVX-LABEL: combine_undef_input_test11:
2266 ; AVX:       # BB#0:
2267 ; AVX-NEXT:    vblendpd {{.*#+}} xmm0 = xmm1[0],xmm0[1]
2268 ; AVX-NEXT:    retq
2269   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 4, i32 2, i32 3, i32 1>
2270   %2 = shufflevector <4 x float> %b, <4 x float> %1, <4 x i32> <i32 0, i32 1, i32 5, i32 6>
2271   ret <4 x float> %2
2272 }
2273
2274 define <4 x float> @combine_undef_input_test12(<4 x float> %a, <4 x float> %b) {
2275 ; SSE-LABEL: combine_undef_input_test12:
2276 ; SSE:       # BB#0:
2277 ; SSE-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
2278 ; SSE-NEXT:    retq
2279 ;
2280 ; AVX-LABEL: combine_undef_input_test12:
2281 ; AVX:       # BB#0:
2282 ; AVX-NEXT:    vunpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
2283 ; AVX-NEXT:    retq
2284   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 6, i32 0, i32 1, i32 7>
2285   %2 = shufflevector <4 x float> %b, <4 x float> %1, <4 x i32> <i32 5, i32 6, i32 0, i32 1>
2286   ret <4 x float> %2
2287 }
2288
2289 define <4 x float> @combine_undef_input_test13(<4 x float> %a, <4 x float> %b) {
2290 ; SSE-LABEL: combine_undef_input_test13:
2291 ; SSE:       # BB#0:
2292 ; SSE-NEXT:    unpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
2293 ; SSE-NEXT:    retq
2294 ;
2295 ; AVX-LABEL: combine_undef_input_test13:
2296 ; AVX:       # BB#0:
2297 ; AVX-NEXT:    vunpcklpd {{.*#+}} xmm0 = xmm0[0],xmm1[0]
2298 ; AVX-NEXT:    retq
2299   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 0, i32 5, i32 1, i32 7>
2300   %2 = shufflevector <4 x float> %b, <4 x float> %1, <4 x i32> <i32 4, i32 5, i32 0, i32 5>
2301   ret <4 x float> %2
2302 }
2303
2304 define <4 x float> @combine_undef_input_test14(<4 x float> %a, <4 x float> %b) {
2305 ; SSE-LABEL: combine_undef_input_test14:
2306 ; SSE:       # BB#0:
2307 ; SSE-NEXT:    unpckhpd {{.*#+}} xmm1 = xmm1[1],xmm0[1]
2308 ; SSE-NEXT:    movapd %xmm1, %xmm0
2309 ; SSE-NEXT:    retq
2310 ;
2311 ; AVX-LABEL: combine_undef_input_test14:
2312 ; AVX:       # BB#0:
2313 ; AVX-NEXT:    vunpckhpd {{.*#+}} xmm0 = xmm1[1],xmm0[1]
2314 ; AVX-NEXT:    retq
2315   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 2, i32 3, i32 5, i32 5>
2316   %2 = shufflevector <4 x float> %b, <4 x float> %1, <4 x i32> <i32 2, i32 3, i32 4, i32 5>
2317   ret <4 x float> %2
2318 }
2319
2320 define <4 x float> @combine_undef_input_test15(<4 x float> %a, <4 x float> %b) {
2321 ; SSE2-LABEL: combine_undef_input_test15:
2322 ; SSE2:       # BB#0:
2323 ; SSE2-NEXT:    movsd {{.*#+}} xmm1 = xmm0[0],xmm1[1]
2324 ; SSE2-NEXT:    movapd %xmm1, %xmm0
2325 ; SSE2-NEXT:    retq
2326 ;
2327 ; SSSE3-LABEL: combine_undef_input_test15:
2328 ; SSSE3:       # BB#0:
2329 ; SSSE3-NEXT:    movsd {{.*#+}} xmm1 = xmm0[0],xmm1[1]
2330 ; SSSE3-NEXT:    movapd %xmm1, %xmm0
2331 ; SSSE3-NEXT:    retq
2332 ;
2333 ; SSE41-LABEL: combine_undef_input_test15:
2334 ; SSE41:       # BB#0:
2335 ; SSE41-NEXT:    blendpd {{.*#+}} xmm0 = xmm0[0],xmm1[1]
2336 ; SSE41-NEXT:    retq
2337 ;
2338 ; AVX-LABEL: combine_undef_input_test15:
2339 ; AVX:       # BB#0:
2340 ; AVX-NEXT:    vblendpd {{.*#+}} xmm0 = xmm0[0],xmm1[1]
2341 ; AVX-NEXT:    retq
2342   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 0, i32 4, i32 1, i32 3>
2343   %2 = shufflevector <4 x float> %b, <4 x float> %1, <4 x i32> <i32 4, i32 6, i32 2, i32 3>
2344   ret <4 x float> %2
2345 }
2346
2347
2348 ; Verify that shuffles are canonicalized according to rules:
2349 ;  shuffle(B, shuffle(A, Undef)) -> shuffle(shuffle(A, Undef), B)
2350 ;
2351 ; This allows to trigger the following combine rule:
2352 ;  (shuffle(shuffle A, Undef, M0), A, M1) -> (shuffle A, Undef, M2)
2353 ;
2354 ; As a result, all the shuffle pairs in each function below should be
2355 ; combined into a single legal shuffle operation.
2356
2357 define <4 x float> @combine_undef_input_test16(<4 x float> %a) {
2358 ; ALL-LABEL: combine_undef_input_test16:
2359 ; ALL:       # BB#0:
2360 ; ALL-NEXT:    retq
2361   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 4, i32 2, i32 3, i32 1>
2362   %2 = shufflevector <4 x float> %a, <4 x float> %1, <4 x i32> <i32 0, i32 1, i32 5, i32 3>
2363   ret <4 x float> %2
2364 }
2365
2366 define <4 x float> @combine_undef_input_test17(<4 x float> %a) {
2367 ; SSE2-LABEL: combine_undef_input_test17:
2368 ; SSE2:       # BB#0:
2369 ; SSE2-NEXT:    movlhps {{.*#+}} xmm0 = xmm0[0,0]
2370 ; SSE2-NEXT:    retq
2371 ;
2372 ; SSSE3-LABEL: combine_undef_input_test17:
2373 ; SSSE3:       # BB#0:
2374 ; SSSE3-NEXT:    movddup {{.*#+}} xmm0 = xmm0[0,0]
2375 ; SSSE3-NEXT:    retq
2376 ;
2377 ; SSE41-LABEL: combine_undef_input_test17:
2378 ; SSE41:       # BB#0:
2379 ; SSE41-NEXT:    movddup {{.*#+}} xmm0 = xmm0[0,0]
2380 ; SSE41-NEXT:    retq
2381 ;
2382 ; AVX-LABEL: combine_undef_input_test17:
2383 ; AVX:       # BB#0:
2384 ; AVX-NEXT:    vmovddup {{.*#+}} xmm0 = xmm0[0,0]
2385 ; AVX-NEXT:    retq
2386   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 6, i32 0, i32 1, i32 7>
2387   %2 = shufflevector <4 x float> %a, <4 x float> %1, <4 x i32> <i32 5, i32 6, i32 0, i32 1>
2388   ret <4 x float> %2
2389 }
2390
2391 define <4 x float> @combine_undef_input_test18(<4 x float> %a) {
2392 ; SSE2-LABEL: combine_undef_input_test18:
2393 ; SSE2:       # BB#0:
2394 ; SSE2-NEXT:    movlhps {{.*#+}} xmm0 = xmm0[0,0]
2395 ; SSE2-NEXT:    retq
2396 ;
2397 ; SSSE3-LABEL: combine_undef_input_test18:
2398 ; SSSE3:       # BB#0:
2399 ; SSSE3-NEXT:    movddup {{.*#+}} xmm0 = xmm0[0,0]
2400 ; SSSE3-NEXT:    retq
2401 ;
2402 ; SSE41-LABEL: combine_undef_input_test18:
2403 ; SSE41:       # BB#0:
2404 ; SSE41-NEXT:    movddup {{.*#+}} xmm0 = xmm0[0,0]
2405 ; SSE41-NEXT:    retq
2406 ;
2407 ; AVX-LABEL: combine_undef_input_test18:
2408 ; AVX:       # BB#0:
2409 ; AVX-NEXT:    vmovddup {{.*#+}} xmm0 = xmm0[0,0]
2410 ; AVX-NEXT:    retq
2411   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 0, i32 5, i32 1, i32 7>
2412   %2 = shufflevector <4 x float> %a, <4 x float> %1, <4 x i32> <i32 4, i32 6, i32 0, i32 5>
2413   ret <4 x float> %2
2414 }
2415
2416 define <4 x float> @combine_undef_input_test19(<4 x float> %a) {
2417 ; SSE-LABEL: combine_undef_input_test19:
2418 ; SSE:       # BB#0:
2419 ; SSE-NEXT:    movhlps {{.*#+}} xmm0 = xmm0[1,1]
2420 ; SSE-NEXT:    retq
2421 ;
2422 ; AVX-LABEL: combine_undef_input_test19:
2423 ; AVX:       # BB#0:
2424 ; AVX-NEXT:    vmovhlps {{.*#+}} xmm0 = xmm0[1,1]
2425 ; AVX-NEXT:    retq
2426   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 2, i32 3, i32 5, i32 5>
2427   %2 = shufflevector <4 x float> %a, <4 x float> %1, <4 x i32> <i32 2, i32 3, i32 4, i32 5>
2428   ret <4 x float> %2
2429 }
2430
2431 define <4 x float> @combine_undef_input_test20(<4 x float> %a) {
2432 ; ALL-LABEL: combine_undef_input_test20:
2433 ; ALL:       # BB#0:
2434 ; ALL-NEXT:    retq
2435   %1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 0, i32 4, i32 1, i32 3>
2436   %2 = shufflevector <4 x float> %a, <4 x float> %1, <4 x i32> <i32 4, i32 6, i32 2, i32 3>
2437   ret <4 x float> %2
2438 }
2439
2440 ; These tests are designed to test the ability to combine away unnecessary
2441 ; operations feeding into a shuffle. The AVX cases are the important ones as
2442 ; they leverage operations which cannot be done naturally on the entire vector
2443 ; and thus are decomposed into multiple smaller operations.
2444
2445 define <8 x i32> @combine_unneeded_subvector1(<8 x i32> %a) {
2446 ; SSE-LABEL: combine_unneeded_subvector1:
2447 ; SSE:       # BB#0:
2448 ; SSE-NEXT:    paddd {{.*}}(%rip), %xmm1
2449 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm1[3,2,1,0]
2450 ; SSE-NEXT:    movdqa %xmm0, %xmm1
2451 ; SSE-NEXT:    retq
2452 ;
2453 ; AVX1-LABEL: combine_unneeded_subvector1:
2454 ; AVX1:       # BB#0:
2455 ; AVX1-NEXT:    vextractf128 $1, %ymm0, %xmm0
2456 ; AVX1-NEXT:    vpaddd {{.*}}(%rip), %xmm0, %xmm0
2457 ; AVX1-NEXT:    vpermilps {{.*#+}} xmm0 = xmm0[3,2,1,0]
2458 ; AVX1-NEXT:    vinsertf128 $1, %xmm0, %ymm0, %ymm0
2459 ; AVX1-NEXT:    retq
2460 ;
2461 ; AVX2-LABEL: combine_unneeded_subvector1:
2462 ; AVX2:       # BB#0:
2463 ; AVX2-NEXT:    vpaddd {{.*}}(%rip), %ymm0, %ymm0
2464 ; AVX2-NEXT:    vmovdqa {{.*#+}} ymm1 = [7,6,5,4,7,6,5,4]
2465 ; AVX2-NEXT:    vpermd %ymm0, %ymm1, %ymm0
2466 ; AVX2-NEXT:    retq
2467   %b = add <8 x i32> %a, <i32 1, i32 2, i32 3, i32 4, i32 5, i32 6, i32 7, i32 8>
2468   %c = shufflevector <8 x i32> %b, <8 x i32> undef, <8 x i32> <i32 7, i32 6, i32 5, i32 4, i32 7, i32 6, i32 5, i32 4>
2469   ret <8 x i32> %c
2470 }
2471
2472 define <8 x i32> @combine_unneeded_subvector2(<8 x i32> %a, <8 x i32> %b) {
2473 ; SSE-LABEL: combine_unneeded_subvector2:
2474 ; SSE:       # BB#0:
2475 ; SSE-NEXT:    paddd {{.*}}(%rip), %xmm1
2476 ; SSE-NEXT:    pshufd {{.*#+}} xmm0 = xmm3[3,2,1,0]
2477 ; SSE-NEXT:    pshufd {{.*#+}} xmm1 = xmm1[3,2,1,0]
2478 ; SSE-NEXT:    retq
2479 ;
2480 ; AVX1-LABEL: combine_unneeded_subvector2:
2481 ; AVX1:       # BB#0:
2482 ; AVX1-NEXT:    vextractf128 $1, %ymm0, %xmm0
2483 ; AVX1-NEXT:    vpaddd {{.*}}(%rip), %xmm0, %xmm0
2484 ; AVX1-NEXT:    vinsertf128 $1, %xmm0, %ymm0, %ymm0
2485 ; AVX1-NEXT:    vperm2f128 {{.*#+}} ymm0 = ymm1[2,3],ymm0[2,3]
2486 ; AVX1-NEXT:    vpermilps {{.*#+}} ymm0 = ymm0[3,2,1,0,7,6,5,4]
2487 ; AVX1-NEXT:    retq
2488 ;
2489 ; AVX2-LABEL: combine_unneeded_subvector2:
2490 ; AVX2:       # BB#0:
2491 ; AVX2-NEXT:    vpaddd {{.*}}(%rip), %ymm0, %ymm0
2492 ; AVX2-NEXT:    vperm2i128 {{.*#+}} ymm0 = ymm1[2,3],ymm0[2,3]
2493 ; AVX2-NEXT:    vpshufd {{.*#+}} ymm0 = ymm0[3,2,1,0,7,6,5,4]
2494 ; AVX2-NEXT:    retq
2495   %c = add <8 x i32> %a, <i32 1, i32 2, i32 3, i32 4, i32 5, i32 6, i32 7, i32 8>
2496   %d = shufflevector <8 x i32> %b, <8 x i32> %c, <8 x i32> <i32 7, i32 6, i32 5, i32 4, i32 15, i32 14, i32 13, i32 12>
2497   ret <8 x i32> %d
2498 }
2499
2500 define <4 x float> @combine_insertps1(<4 x float> %a, <4 x float> %b) {
2501 ; SSE2-LABEL: combine_insertps1:
2502 ; SSE2:       # BB#0:
2503 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[2,0],xmm0[1,0]
2504 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,2],xmm0[2,3]
2505 ; SSE2-NEXT:    movaps %xmm1, %xmm0
2506 ; SSE2-NEXT:    retq
2507 ;
2508 ; SSSE3-LABEL: combine_insertps1:
2509 ; SSSE3:       # BB#0:
2510 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[2,0],xmm0[1,0]
2511 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,2],xmm0[2,3]
2512 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
2513 ; SSSE3-NEXT:    retq
2514 ;
2515 ; SSE41-LABEL: combine_insertps1:
2516 ; SSE41:       # BB#0:
2517 ; SSE41-NEXT:    insertps {{.*#+}} xmm0 = xmm1[2],xmm0[1,2,3]
2518 ; SSE41-NEXT:    retq
2519 ;
2520 ; AVX-LABEL: combine_insertps1:
2521 ; AVX:       # BB#0:
2522 ; AVX-NEXT:    vinsertps {{.*#+}} xmm0 = xmm1[2],xmm0[1,2,3]
2523 ; AVX-NEXT:    retq
2524
2525   %c = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32><i32 0, i32 6, i32 2, i32 4>
2526   %d = shufflevector <4 x float> %a, <4 x float> %c, <4 x i32> <i32 5, i32 1, i32 6, i32 3>
2527   ret <4 x float> %d
2528 }
2529
2530 define <4 x float> @combine_insertps2(<4 x float> %a, <4 x float> %b) {
2531 ; SSE2-LABEL: combine_insertps2:
2532 ; SSE2:       # BB#0:
2533 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[2,0],xmm0[0,0]
2534 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[2,0],xmm0[2,3]
2535 ; SSE2-NEXT:    movaps %xmm1, %xmm0
2536 ; SSE2-NEXT:    retq
2537 ;
2538 ; SSSE3-LABEL: combine_insertps2:
2539 ; SSSE3:       # BB#0:
2540 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[2,0],xmm0[0,0]
2541 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[2,0],xmm0[2,3]
2542 ; SSSE3-NEXT:    movaps %xmm1, %xmm0
2543 ; SSSE3-NEXT:    retq
2544 ;
2545 ; SSE41-LABEL: combine_insertps2:
2546 ; SSE41:       # BB#0:
2547 ; SSE41-NEXT:    insertps {{.*#+}} xmm0 = xmm0[0],xmm1[2],xmm0[2,3]
2548 ; SSE41-NEXT:    retq
2549 ;
2550 ; AVX-LABEL: combine_insertps2:
2551 ; AVX:       # BB#0:
2552 ; AVX-NEXT:    vinsertps {{.*#+}} xmm0 = xmm0[0],xmm1[2],xmm0[2,3]
2553 ; AVX-NEXT:    retq
2554
2555   %c = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32><i32 0, i32 1, i32 6, i32 7>
2556   %d = shufflevector <4 x float> %a, <4 x float> %c, <4 x i32> <i32 4, i32 6, i32 2, i32 3>
2557   ret <4 x float> %d
2558 }
2559
2560 define <4 x float> @combine_insertps3(<4 x float> %a, <4 x float> %b) {
2561 ; SSE2-LABEL: combine_insertps3:
2562 ; SSE2:       # BB#0:
2563 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,0],xmm0[3,0]
2564 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,1],xmm1[0,2]
2565 ; SSE2-NEXT:    retq
2566 ;
2567 ; SSSE3-LABEL: combine_insertps3:
2568 ; SSSE3:       # BB#0:
2569 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,0],xmm0[3,0]
2570 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,1],xmm1[0,2]
2571 ; SSSE3-NEXT:    retq
2572 ;
2573 ; SSE41-LABEL: combine_insertps3:
2574 ; SSE41:       # BB#0:
2575 ; SSE41-NEXT:    insertps {{.*#+}} xmm0 = xmm0[0,1],xmm1[0],xmm0[3]
2576 ; SSE41-NEXT:    retq
2577 ;
2578 ; AVX-LABEL: combine_insertps3:
2579 ; AVX:       # BB#0:
2580 ; AVX-NEXT:    vinsertps {{.*#+}} xmm0 = xmm0[0,1],xmm1[0],xmm0[3]
2581 ; AVX-NEXT:    retq
2582
2583   %c = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32><i32 0, i32 4, i32 2, i32 5>
2584   %d = shufflevector <4 x float> %a, <4 x float> %c, <4 x i32><i32 4, i32 1, i32 5, i32 3>
2585   ret <4 x float> %d
2586 }
2587
2588 define <4 x float> @combine_insertps4(<4 x float> %a, <4 x float> %b) {
2589 ; SSE2-LABEL: combine_insertps4:
2590 ; SSE2:       # BB#0:
2591 ; SSE2-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,0],xmm0[2,0]
2592 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,0]
2593 ; SSE2-NEXT:    retq
2594 ;
2595 ; SSSE3-LABEL: combine_insertps4:
2596 ; SSSE3:       # BB#0:
2597 ; SSSE3-NEXT:    shufps {{.*#+}} xmm1 = xmm1[0,0],xmm0[2,0]
2598 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,1],xmm1[2,0]
2599 ; SSSE3-NEXT:    retq
2600 ;
2601 ; SSE41-LABEL: combine_insertps4:
2602 ; SSE41:       # BB#0:
2603 ; SSE41-NEXT:    insertps {{.*#+}} xmm0 = xmm0[0,1,2],xmm1[0]
2604 ; SSE41-NEXT:    retq
2605 ;
2606 ; AVX-LABEL: combine_insertps4:
2607 ; AVX:       # BB#0:
2608 ; AVX-NEXT:    vinsertps {{.*#+}} xmm0 = xmm0[0,1,2],xmm1[0]
2609 ; AVX-NEXT:    retq
2610
2611   %c = shufflevector <4 x float> %a, <4 x float> %b, <4 x i32><i32 0, i32 4, i32 2, i32 5>
2612   %d = shufflevector <4 x float> %a, <4 x float> %c, <4 x i32><i32 4, i32 1, i32 6, i32 5>
2613   ret <4 x float> %d
2614 }
2615
2616 define <4 x float> @PR22377(<4 x float> %a, <4 x float> %b) {
2617 ; SSE-LABEL: PR22377:
2618 ; SSE:       # BB#0: # %entry
2619 ; SSE-NEXT:    movaps %xmm0, %xmm1
2620 ; SSE-NEXT:    shufps {{.*#+}} xmm1 = xmm1[1,3,1,3]
2621 ; SSE-NEXT:    shufps {{.*#+}} xmm0 = xmm0[0,2,0,2]
2622 ; SSE-NEXT:    addps %xmm0, %xmm1
2623 ; SSE-NEXT:    unpcklps {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[1],xmm1[1]
2624 ; SSE-NEXT:    retq
2625 ;
2626 ; AVX-LABEL: PR22377:
2627 ; AVX:       # BB#0: # %entry
2628 ; AVX-NEXT:    vpermilps {{.*#+}} xmm1 = xmm0[1,3,1,3]
2629 ; AVX-NEXT:    vpermilps {{.*#+}} xmm0 = xmm0[0,2,0,2]
2630 ; AVX-NEXT:    vaddps %xmm0, %xmm1, %xmm1
2631 ; AVX-NEXT:    vunpcklps {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[1],xmm1[1]
2632 ; AVX-NEXT:    retq
2633 entry:
2634   %s1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 1, i32 3, i32 1, i32 3>
2635   %s2 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 0, i32 2, i32 0, i32 2>
2636   %r2 = fadd <4 x float> %s1, %s2
2637   %s3 = shufflevector <4 x float> %s2, <4 x float> %r2, <4 x i32> <i32 0, i32 4, i32 1, i32 5>
2638   ret <4 x float> %s3
2639 }
2640
2641 define <4 x float> @PR22390(<4 x float> %a, <4 x float> %b) {
2642 ; SSE2-LABEL: PR22390:
2643 ; SSE2:       # BB#0: # %entry
2644 ; SSE2-NEXT:    shufps {{.*#+}} xmm0 = xmm0[3,0,1,2]
2645 ; SSE2-NEXT:    movaps %xmm0, %xmm2
2646 ; SSE2-NEXT:    movss {{.*#+}} xmm2 = xmm1[0],xmm2[1,2,3]
2647 ; SSE2-NEXT:    addps %xmm0, %xmm2
2648 ; SSE2-NEXT:    movaps %xmm2, %xmm0
2649 ; SSE2-NEXT:    retq
2650 ;
2651 ; SSSE3-LABEL: PR22390:
2652 ; SSSE3:       # BB#0: # %entry
2653 ; SSSE3-NEXT:    shufps {{.*#+}} xmm0 = xmm0[3,0,1,2]
2654 ; SSSE3-NEXT:    movaps %xmm0, %xmm2
2655 ; SSSE3-NEXT:    movss {{.*#+}} xmm2 = xmm1[0],xmm2[1,2,3]
2656 ; SSSE3-NEXT:    addps %xmm0, %xmm2
2657 ; SSSE3-NEXT:    movaps %xmm2, %xmm0
2658 ; SSSE3-NEXT:    retq
2659 ;
2660 ; SSE41-LABEL: PR22390:
2661 ; SSE41:       # BB#0: # %entry
2662 ; SSE41-NEXT:    shufps {{.*#+}} xmm0 = xmm0[3,0,1,2]
2663 ; SSE41-NEXT:    blendps {{.*#+}} xmm1 = xmm1[0],xmm0[1,2,3]
2664 ; SSE41-NEXT:    addps %xmm1, %xmm0
2665 ; SSE41-NEXT:    retq
2666 ;
2667 ; AVX-LABEL: PR22390:
2668 ; AVX:       # BB#0: # %entry
2669 ; AVX-NEXT:    vpermilps {{.*#+}} xmm0 = xmm0[3,0,1,2]
2670 ; AVX-NEXT:    vblendps {{.*#+}} xmm1 = xmm1[0],xmm0[1,2,3]
2671 ; AVX-NEXT:    vaddps %xmm1, %xmm0, %xmm0
2672 ; AVX-NEXT:    retq
2673 entry:
2674   %s1 = shufflevector <4 x float> %a, <4 x float> undef, <4 x i32> <i32 3, i32 0, i32 1, i32 2>
2675   %s2 = shufflevector <4 x float> %s1, <4 x float> %b, <4 x i32> <i32 4, i32 1, i32 2, i32 3>
2676   %r2 = fadd <4 x float> %s1, %s2
2677   ret <4 x float> %r2
2678 }