test/CodeGen/X86/sse41-pmovxrm-intrinsics.ll

   1 ; RUN: llc < %s -mtriple=x86_64-apple-darwin -mcpu=x86-64 -mattr=+sse4.1 | FileCheck %s --check-prefix=CHECK --check-prefix=SSE41
   2 ; RUN: llc < %s -mtriple=x86_64-apple-darwin -mcpu=x86-64 -mattr=+avx2 | FileCheck %s --check-prefix=CHECK --check-prefix=AVX
   3
   4 define <8 x i16> @test_llvm_x86_sse41_pmovsxbw(<16 x i8>* %a) {
   5 ; CHECK-LABEL: test_llvm_x86_sse41_pmovsxbw
   6 ; SSE41: pmovsxbw (%rdi), %xmm0
   7 ; AVX:  vpmovsxbw (%rdi), %xmm0
   8   %1 = load <16 x i8>, <16 x i8>* %a, align 1
   9   %2 = shufflevector <16 x i8> %1, <16 x i8> undef, <8 x i32> <i32 0, i32 1, i32 2, i32 3, i32 4, i32 5, i32 6, i32 7>
  10   %3 = sext <8 x i8> %2 to <8 x i16>
  11   ret <8 x i16> %3
  12 }
  13
  14 define <4 x i32> @test_llvm_x86_sse41_pmovsxbd(<16 x i8>* %a) {
  15 ; CHECK-LABEL: test_llvm_x86_sse41_pmovsxbd
  16 ; SSE41: pmovsxbd (%rdi), %xmm0
  17 ; AVX:  vpmovsxbd (%rdi), %xmm0
  18   %1 = load <16 x i8>, <16 x i8>* %a, align 1
  19   %2 = shufflevector <16 x i8> %1, <16 x i8> undef, <4 x i32> <i32 0, i32 1, i32 2, i32 3>
  20   %3 = sext <4 x i8> %2 to <4 x i32>
  21   ret <4 x i32> %3
  22 }
  23
  24 define <2 x i64> @test_llvm_x86_sse41_pmovsxbq(<16 x i8>* %a) {
  25 ; CHECK-LABEL: test_llvm_x86_sse41_pmovsxbq
  26 ; SSE41: pmovsxbq (%rdi), %xmm0
  27 ; AVX:  vpmovsxbq (%rdi), %xmm0
  28   %1 = load <16 x i8>, <16 x i8>* %a, align 1
  29   %2 = shufflevector <16 x i8> %1, <16 x i8> undef, <2 x i32> <i32 0, i32 1>
  30   %3 = sext <2 x i8> %2 to <2 x i64>
  31   ret <2 x i64> %3
  32 }
  33
  34 define <4 x i32> @test_llvm_x86_sse41_pmovsxwd(<8 x i16>* %a) {
  35 ; CHECK-LABEL: test_llvm_x86_sse41_pmovsxwd
  36 ; SSE41: pmovsxwd (%rdi), %xmm0
  37 ; AVX:  vpmovsxwd (%rdi), %xmm0
  38   %1 = load <8 x i16>, <8 x i16>* %a, align 1
  39   %2 = shufflevector <8 x i16> %1, <8 x i16> undef, <4 x i32> <i32 0, i32 1, i32 2, i32 3>
  40   %3 = sext <4 x i16> %2 to <4 x i32>
  41   ret <4 x i32> %3
  42 }
  43
  44 define <2 x i64> @test_llvm_x86_sse41_pmovsxwq(<8 x i16>* %a) {
  45 ; CHECK-LABEL: test_llvm_x86_sse41_pmovsxwq
  46 ; SSE41: pmovsxwq (%rdi), %xmm0
  47 ; AVX:  vpmovsxwq (%rdi), %xmm0
  48   %1 = load <8 x i16>, <8 x i16>* %a, align 1
  49   %2 = shufflevector <8 x i16> %1, <8 x i16> undef, <2 x i32> <i32 0, i32 1>
  50   %3 = sext <2 x i16> %2 to <2 x i64>
  51   ret <2 x i64> %3
  52 }
  53
  54 define <2 x i64> @test_llvm_x86_sse41_pmovsxdq(<4 x i32>* %a) {
  55 ; CHECK-LABEL: test_llvm_x86_sse41_pmovsxdq
  56 ; SSE41: pmovsxdq (%rdi), %xmm0
  57 ; AVX:  vpmovsxdq (%rdi), %xmm0
  58   %1 = load <4 x i32>, <4 x i32>* %a, align 1
  59   %2 = shufflevector <4 x i32> %1, <4 x i32> undef, <2 x i32> <i32 0, i32 1>
  60   %3 = sext <2 x i32> %2 to <2 x i64>
  61   ret <2 x i64> %3
  62 }
  63
  64 define <8 x i16> @test_llvm_x86_sse41_pmovzxbw(<16 x i8>* %a) {
  65 ; CHECK-LABEL: test_llvm_x86_sse41_pmovzxbw
  66 ; SSE41: pmovzxbw (%rdi), %xmm0
  67 ; AVX:  vpmovzxbw (%rdi), %xmm0
  68   %1 = load <16 x i8>, <16 x i8>* %a, align 1
  69   %2 = call <8 x i16> @llvm.x86.sse41.pmovzxbw(<16 x i8> %1)
  70   ret <8 x i16> %2
  71 }
  72
  73 define <4 x i32> @test_llvm_x86_sse41_pmovzxbd(<16 x i8>* %a) {
  74 ; CHECK-LABEL: test_llvm_x86_sse41_pmovzxbd
  75 ; SSE41: pmovzxbd (%rdi), %xmm0
  76 ; AVX:  vpmovzxbd (%rdi), %xmm0
  77   %1 = load <16 x i8>, <16 x i8>* %a, align 1
  78   %2 = call <4 x i32> @llvm.x86.sse41.pmovzxbd(<16 x i8> %1)
  79   ret <4 x i32> %2
  80 }
  81
  82 define <2 x i64> @test_llvm_x86_sse41_pmovzxbq(<16 x i8>* %a) {
  83 ; CHECK-LABEL: test_llvm_x86_sse41_pmovzxbq
  84 ; SSE41: pmovzxbq (%rdi), %xmm0
  85 ; AVX:  vpmovzxbq (%rdi), %xmm0
  86   %1 = load <16 x i8>, <16 x i8>* %a, align 1
  87   %2 = call <2 x i64> @llvm.x86.sse41.pmovzxbq(<16 x i8> %1)
  88   ret <2 x i64> %2
  89 }
  90
  91 define <4 x i32> @test_llvm_x86_sse41_pmovzxwd(<8 x i16>* %a) {
  92 ; CHECK-LABEL: test_llvm_x86_sse41_pmovzxwd
  93 ; SSE41: pmovzxwd (%rdi), %xmm0
  94 ; AVX:  vpmovzxwd (%rdi), %xmm0
  95   %1 = load <8 x i16>, <8 x i16>* %a, align 1
  96   %2 = call <4 x i32> @llvm.x86.sse41.pmovzxwd(<8 x i16> %1)
  97   ret <4 x i32> %2
  98 }
  99
 100 define <2 x i64> @test_llvm_x86_sse41_pmovzxwq(<8 x i16>* %a) {
 101 ; CHECK-LABEL: test_llvm_x86_sse41_pmovzxwq
 102 ; SSE41: pmovzxwq (%rdi), %xmm0
 103 ; AVX:  vpmovzxwq (%rdi), %xmm0
 104   %1 = load <8 x i16>, <8 x i16>* %a, align 1
 105   %2 = call <2 x i64> @llvm.x86.sse41.pmovzxwq(<8 x i16> %1)
 106   ret <2 x i64> %2
 107 }
 108
 109 define <2 x i64> @test_llvm_x86_sse41_pmovzxdq(<4 x i32>* %a) {
 110 ; CHECK-LABEL: test_llvm_x86_sse41_pmovzxdq
 111 ; SSE41: pmovzxdq (%rdi), %xmm0
 112 ; AVX:  vpmovzxdq (%rdi), %xmm0
 113   %1 = load <4 x i32>, <4 x i32>* %a, align 1
 114   %2 = call <2 x i64> @llvm.x86.sse41.pmovzxdq(<4 x i32> %1)
 115   ret <2 x i64> %2
 116 }
 117
 118 declare <2 x i64> @llvm.x86.sse41.pmovzxdq(<4 x i32>)
 119 declare <2 x i64> @llvm.x86.sse41.pmovzxwq(<8 x i16>)
 120 declare <4 x i32> @llvm.x86.sse41.pmovzxwd(<8 x i16>)
 121 declare <2 x i64> @llvm.x86.sse41.pmovzxbq(<16 x i8>)
 122 declare <4 x i32> @llvm.x86.sse41.pmovzxbd(<16 x i8>)
 123 declare <8 x i16> @llvm.x86.sse41.pmovzxbw(<16 x i8>)