test/CodeGen/X86/cmov-i8-eflags.ll

   1 ; RUN: llvm-as < %s | llc -march=x86-64 | %prcontext {setne     %al} 1 | grep test | count 2
   2 ; PR4814
   3
   4 ; CodeGen shouldn't try to do a setne after an expanded 8-bit conditional
   5 ; move without recomputing EFLAGS, because the expansion of the conditional
   6 ; move with control flow may clobber EFLAGS (e.g., with xor, to set the
   7 ; register to zero).
   8
   9 ; The prcontext usage above is a little awkward; the important part is that
  10 ; there's a test before the setne.
  11
  12 target datalayout = "e-p:64:64:64-i1:8:8-i8:8:8-i16:16:16-i32:32:32-i64:64:64-f32:32:32-f64:64:64-v64:64:64-v128:128:128-a0:0:64-s0:64:64-f80:128:128"
  13
  14 @g_3 = external global i8                         ; <i8*> [#uses=1]
  15 @g_96 = external global i8                        ; <i8*> [#uses=2]
  16 @g_100 = external global i8                       ; <i8*> [#uses=2]
  17 @_2E_str = external constant [15 x i8], align 1   ; <[15 x i8]*> [#uses=1]
  18
  19 define i32 @main() nounwind {
  20 entry:
  21   %0 = load i8* @g_3, align 1                     ; <i8> [#uses=2]
  22   %1 = sext i8 %0 to i32                          ; <i32> [#uses=1]
  23   %.lobit.i = lshr i8 %0, 7                       ; <i8> [#uses=1]
  24   %tmp.i = zext i8 %.lobit.i to i32               ; <i32> [#uses=1]
  25   %tmp.not.i = xor i32 %tmp.i, 1                  ; <i32> [#uses=1]
  26   %iftmp.17.0.i.i = ashr i32 %1, %tmp.not.i       ; <i32> [#uses=1]
  27   %retval56.i.i = trunc i32 %iftmp.17.0.i.i to i8 ; <i8> [#uses=1]
  28   %2 = icmp eq i8 %retval56.i.i, 0                ; <i1> [#uses=2]
  29   %g_96.promoted.i = load i8* @g_96               ; <i8> [#uses=3]
  30   %3 = icmp eq i8 %g_96.promoted.i, 0             ; <i1> [#uses=2]
  31   br i1 %3, label %func_4.exit.i, label %bb.i.i.i
  32
  33 bb.i.i.i:                                         ; preds = %entry
  34   %4 = volatile load i8* @g_100, align 1          ; <i8> [#uses=0]
  35   br label %func_4.exit.i
  36
  37 func_4.exit.i:                                    ; preds = %bb.i.i.i, %entry
  38   %.not.i = xor i1 %2, true                       ; <i1> [#uses=1]
  39   %brmerge.i = or i1 %3, %.not.i                  ; <i1> [#uses=1]
  40   %.mux.i = select i1 %2, i8 %g_96.promoted.i, i8 0 ; <i8> [#uses=1]
  41   br i1 %brmerge.i, label %func_1.exit, label %bb.i.i
  42
  43 bb.i.i:                                           ; preds = %func_4.exit.i
  44   %5 = volatile load i8* @g_100, align 1          ; <i8> [#uses=0]
  45   br label %func_1.exit
  46
  47 func_1.exit:                                      ; preds = %bb.i.i, %func_4.exit.i
  48   %g_96.tmp.0.i = phi i8 [ %g_96.promoted.i, %bb.i.i ], [ %.mux.i, %func_4.exit.i ] ; <i8> [#uses=2]
  49   store i8 %g_96.tmp.0.i, i8* @g_96
  50   %6 = zext i8 %g_96.tmp.0.i to i32               ; <i32> [#uses=1]
  51   %7 = tail call i32 (i8*, ...)* @printf(i8* noalias getelementptr ([15 x i8]* @_2E_str, i64 0, i64 0), i32 %6) nounwind ; <i32> [#uses=0]
  52   ret i32 0
  53 }
  54
  55 declare i32 @printf(i8* nocapture, ...) nounwind