test/CodeGen/X86/avx512-intrinsics.ll

   1 ; RUN: llc < %s -mtriple=x86_64-apple-darwin -mcpu=knl --show-mc-encoding| FileCheck %s
   2
   3 declare i32 @llvm.x86.avx512.kortestz.w(i16, i16) nounwind readnone
   4 ; CHECK-LABEL: test_kortestz
   5 ; CHECK: kortestw
   6 ; CHECK: sete
   7 define i32 @test_kortestz(i16 %a0, i16 %a1) {
   8   %res = call i32 @llvm.x86.avx512.kortestz.w(i16 %a0, i16 %a1)
   9   ret i32 %res
  10 }
  11
  12 declare i32 @llvm.x86.avx512.kortestc.w(i16, i16) nounwind readnone
  13 ; CHECK-LABEL: test_kortestc
  14 ; CHECK: kortestw
  15 ; CHECK: sbbl
  16 define i32 @test_kortestc(i16 %a0, i16 %a1) {
  17   %res = call i32 @llvm.x86.avx512.kortestc.w(i16 %a0, i16 %a1)
  18   ret i32 %res
  19 }
  20
  21 declare i16 @llvm.x86.avx512.kand.w(i16, i16) nounwind readnone
  22 ; CHECK-LABEL: test_kand
  23 ; CHECK: kandw
  24 ; CHECK: kandw
  25 define i16 @test_kand(i16 %a0, i16 %a1) {
  26   %t1 = call i16 @llvm.x86.avx512.kand.w(i16 %a0, i16 8)
  27   %t2 = call i16 @llvm.x86.avx512.kand.w(i16 %t1, i16 %a1)
  28   ret i16 %t2
  29 }
  30
  31 declare i16 @llvm.x86.avx512.knot.w(i16) nounwind readnone
  32 ; CHECK-LABEL: test_knot
  33 ; CHECK: knotw
  34 define i16 @test_knot(i16 %a0) {
  35   %res = call i16 @llvm.x86.avx512.knot.w(i16 %a0)
  36   ret i16 %res
  37 }
  38
  39 declare i16 @llvm.x86.avx512.kunpck.bw(i16, i16) nounwind readnone
  40
  41 ; CHECK-LABEL: unpckbw_test
  42 ; CHECK: kunpckbw
  43 ; CHECK:ret
  44 define i16 @unpckbw_test(i16 %a0, i16 %a1) {
  45   %res = call i16 @llvm.x86.avx512.kunpck.bw(i16 %a0, i16 %a1)
  46   ret i16 %res
  47 }
  48
  49 define <16 x float> @test_rcp_ps_512(<16 x float> %a0) {
  50   ; CHECK: vrcp14ps {{.*}}encoding: [0x62,0xf2,0x7d,0x48,0x4c,0xc0]
  51   %res = call <16 x float> @llvm.x86.avx512.rcp14.ps.512(<16 x float> %a0, <16 x float> zeroinitializer, i16 -1) ; <<16 x float>> [#uses=1]
  52   ret <16 x float> %res
  53 }
  54 declare <16 x float> @llvm.x86.avx512.rcp14.ps.512(<16 x float>, <16 x float>, i16) nounwind readnone
  55
  56 define <8 x double> @test_rcp_pd_512(<8 x double> %a0) {
  57   ; CHECK: vrcp14pd {{.*}}encoding: [0x62,0xf2,0xfd,0x48,0x4c,0xc0]
  58   %res = call <8 x double> @llvm.x86.avx512.rcp14.pd.512(<8 x double> %a0, <8 x double> zeroinitializer, i8 -1) ; <<8 x double>> [#uses=1]
  59   ret <8 x double> %res
  60 }
  61 declare <8 x double> @llvm.x86.avx512.rcp14.pd.512(<8 x double>, <8 x double>, i8) nounwind readnone
  62
  63 define <16 x float> @test_rcp28_ps_512(<16 x float> %a0) {
  64   ; CHECK: vrcp28ps {sae}, {{.*}}encoding: [0x62,0xf2,0x7d,0x18,0xca,0xc0]
  65   %res = call <16 x float> @llvm.x86.avx512.rcp28.ps(<16 x float> %a0, <16 x float> zeroinitializer, i16 -1, i32 8) ; <<16 x float>> [#uses=1]
  66   ret <16 x float> %res
  67 }
  68 declare <16 x float> @llvm.x86.avx512.rcp28.ps(<16 x float>, <16 x float>, i16, i32) nounwind readnone
  69
  70 define <8 x double> @test_rcp28_pd_512(<8 x double> %a0) {
  71   ; CHECK: vrcp28pd {sae}, {{.*}}encoding: [0x62,0xf2,0xfd,0x18,0xca,0xc0]
  72   %res = call <8 x double> @llvm.x86.avx512.rcp28.pd(<8 x double> %a0, <8 x double> zeroinitializer, i8 -1, i32 8) ; <<8 x double>> [#uses=1]
  73   ret <8 x double> %res
  74 }
  75 declare <8 x double> @llvm.x86.avx512.rcp28.pd(<8 x double>, <8 x double>, i8, i32) nounwind readnone
  76
  77 declare <8 x double> @llvm.x86.avx512.mask.rndscale.pd.512(<8 x double>, i32, <8 x double>, i8, i32)
  78
  79 define <8 x double> @test7(<8 x double> %a) {
  80 ; CHECK: vrndscalepd {{.*}}encoding: [0x62,0xf3,0xfd,0x48,0x09,0xc0,0x0b]
  81   %res = call <8 x double> @llvm.x86.avx512.mask.rndscale.pd.512(<8 x double> %a, i32 11, <8 x double> %a, i8 -1, i32 4)
  82   ret <8 x double>%res
  83 }
  84
  85 declare <16 x float> @llvm.x86.avx512.mask.rndscale.ps.512(<16 x float>, i32, <16 x float>, i16, i32)
  86
  87 define <16 x float> @test8(<16 x float> %a) {
  88 ; CHECK: vrndscaleps {{.*}}encoding: [0x62,0xf3,0x7d,0x48,0x08,0xc0,0x0b]
  89   %res = call <16 x float> @llvm.x86.avx512.mask.rndscale.ps.512(<16 x float> %a, i32 11, <16 x float> %a, i16 -1, i32 4)
  90   ret <16 x float>%res
  91 }
  92
  93 define <16 x float> @test_rsqrt_ps_512(<16 x float> %a0) {
  94   ; CHECK: vrsqrt14ps {{.*}}encoding: [0x62,0xf2,0x7d,0x48,0x4e,0xc0]
  95   %res = call <16 x float> @llvm.x86.avx512.rsqrt14.ps.512(<16 x float> %a0, <16 x float> zeroinitializer, i16 -1) ; <<16 x float>> [#uses=1]
  96   ret <16 x float> %res
  97 }
  98 declare <16 x float> @llvm.x86.avx512.rsqrt14.ps.512(<16 x float>, <16 x float>, i16) nounwind readnone
  99
 100 define <16 x float> @test_rsqrt28_ps_512(<16 x float> %a0) {
 101   ; CHECK: vrsqrt28ps {sae}, {{.*}}encoding: [0x62,0xf2,0x7d,0x18,0xcc,0xc0]
 102   %res = call <16 x float> @llvm.x86.avx512.rsqrt28.ps(<16 x float> %a0, <16 x float> zeroinitializer, i16 -1, i32 8) ; <<16 x float>> [#uses=1]
 103   ret <16 x float> %res
 104 }
 105 declare <16 x float> @llvm.x86.avx512.rsqrt28.ps(<16 x float>, <16 x float>, i16, i32) nounwind readnone
 106
 107 define <4 x float> @test_rsqrt14_ss(<4 x float> %a0) {
 108   ; CHECK: vrsqrt14ss {{.*}}encoding: [0x62,0xf2,0x7d,0x08,0x4f,0xc0]
 109   %res = call <4 x float> @llvm.x86.avx512.rsqrt14.ss(<4 x float> %a0, <4 x float> %a0, <4 x float> zeroinitializer, i8 -1) ; <<4 x float>> [#uses=1]
 110   ret <4 x float> %res
 111 }
 112 declare <4 x float> @llvm.x86.avx512.rsqrt14.ss(<4 x float>, <4 x float>, <4 x float>, i8) nounwind readnone
 113
 114 define <4 x float> @test_rsqrt28_ss(<4 x float> %a0) {
 115   ; CHECK: vrsqrt28ss {sae}, {{.*}}encoding: [0x62,0xf2,0x7d,0x18,0xcd,0xc0]
 116   %res = call <4 x float> @llvm.x86.avx512.rsqrt28.ss(<4 x float> %a0, <4 x float> %a0, <4 x float> zeroinitializer, i8 -1, i32 8) ; <<4 x float>> [#uses=1]
 117   ret <4 x float> %res
 118 }
 119 declare <4 x float> @llvm.x86.avx512.rsqrt28.ss(<4 x float>, <4 x float>, <4 x float>, i8, i32) nounwind readnone
 120
 121 define <4 x float> @test_rcp14_ss(<4 x float> %a0) {
 122   ; CHECK: vrcp14ss {{.*}}encoding: [0x62,0xf2,0x7d,0x08,0x4d,0xc0]
 123   %res = call <4 x float> @llvm.x86.avx512.rcp14.ss(<4 x float> %a0, <4 x float> %a0, <4 x float> zeroinitializer, i8 -1) ; <<4 x float>> [#uses=1]
 124   ret <4 x float> %res
 125 }
 126 declare <4 x float> @llvm.x86.avx512.rcp14.ss(<4 x float>, <4 x float>, <4 x float>, i8) nounwind readnone
 127
 128 define <4 x float> @test_rcp28_ss(<4 x float> %a0) {
 129   ; CHECK: vrcp28ss {sae}, {{.*}}encoding: [0x62,0xf2,0x7d,0x18,0xcb,0xc0]
 130   %res = call <4 x float> @llvm.x86.avx512.rcp28.ss(<4 x float> %a0, <4 x float> %a0, <4 x float> zeroinitializer, i8 -1, i32 8) ; <<4 x float>> [#uses=1]
 131   ret <4 x float> %res
 132 }
 133 declare <4 x float> @llvm.x86.avx512.rcp28.ss(<4 x float>, <4 x float>, <4 x float>, i8, i32) nounwind readnone
 134
 135 define <8 x double> @test_sqrt_pd_512(<8 x double> %a0) {
 136   ; CHECK: vsqrtpd
 137   %res = call <8 x double> @llvm.x86.avx512.sqrt.pd.512(<8 x double> %a0) ; <<8 x double>> [#uses=1]
 138   ret <8 x double> %res
 139 }
 140 declare <8 x double> @llvm.x86.avx512.sqrt.pd.512(<8 x double>) nounwind readnone
 141
 142 define <16 x float> @test_sqrt_ps_512(<16 x float> %a0) {
 143   ; CHECK: vsqrtps
 144   %res = call <16 x float> @llvm.x86.avx512.sqrt.ps.512(<16 x float> %a0) ; <<16 x float>> [#uses=1]
 145   ret <16 x float> %res
 146 }
 147 declare <16 x float> @llvm.x86.avx512.sqrt.ps.512(<16 x float>) nounwind readnone
 148
 149 define <4 x float> @test_sqrt_ss(<4 x float> %a0, <4 x float> %a1) {
 150   ; CHECK: vsqrtss {{.*}}encoding: [0x62
 151   %res = call <4 x float> @llvm.x86.avx512.sqrt.ss(<4 x float> %a0, <4 x float> %a1) ; <<4 x float>> [#uses=1]
 152   ret <4 x float> %res
 153 }
 154 declare <4 x float> @llvm.x86.avx512.sqrt.ss(<4 x float>, <4 x float>) nounwind readnone
 155
 156 define <2 x double> @test_sqrt_sd(<2 x double> %a0, <2 x double> %a1) {
 157   ; CHECK: vsqrtsd {{.*}}encoding: [0x62
 158   %res = call <2 x double> @llvm.x86.avx512.sqrt.sd(<2 x double> %a0, <2 x double> %a1) ; <<2 x double>> [#uses=1]
 159   ret <2 x double> %res
 160 }
 161 declare <2 x double> @llvm.x86.avx512.sqrt.sd(<2 x double>, <2 x double>) nounwind readnone
 162
 163 define i64 @test_x86_sse2_cvtsd2si64(<2 x double> %a0) {
 164   ; CHECK: vcvtsd2si {{.*}}encoding: [0x62
 165   %res = call i64 @llvm.x86.sse2.cvtsd2si64(<2 x double> %a0) ; <i64> [#uses=1]
 166   ret i64 %res
 167 }
 168 declare i64 @llvm.x86.sse2.cvtsd2si64(<2 x double>) nounwind readnone
 169
 170 define <2 x double> @test_x86_sse2_cvtsi642sd(<2 x double> %a0, i64 %a1) {
 171   ; CHECK: vcvtsi2sdq {{.*}}encoding: [0x62
 172   %res = call <2 x double> @llvm.x86.sse2.cvtsi642sd(<2 x double> %a0, i64 %a1) ; <<2 x double>> [#uses=1]
 173   ret <2 x double> %res
 174 }
 175 declare <2 x double> @llvm.x86.sse2.cvtsi642sd(<2 x double>, i64) nounwind readnone
 176
 177 define <2 x double> @test_x86_avx512_cvtusi642sd(<2 x double> %a0, i64 %a1) {
 178   ; CHECK: vcvtusi2sdq {{.*}}encoding: [0x62
 179   %res = call <2 x double> @llvm.x86.avx512.cvtusi642sd(<2 x double> %a0, i64 %a1) ; <<2 x double>> [#uses=1]
 180   ret <2 x double> %res
 181 }
 182 declare <2 x double> @llvm.x86.avx512.cvtusi642sd(<2 x double>, i64) nounwind readnone
 183
 184 define i64 @test_x86_sse2_cvttsd2si64(<2 x double> %a0) {
 185   ; CHECK: vcvttsd2si {{.*}}encoding: [0x62
 186   %res = call i64 @llvm.x86.sse2.cvttsd2si64(<2 x double> %a0) ; <i64> [#uses=1]
 187   ret i64 %res
 188 }
 189 declare i64 @llvm.x86.sse2.cvttsd2si64(<2 x double>) nounwind readnone
 190
 191
 192 define i64 @test_x86_sse_cvtss2si64(<4 x float> %a0) {
 193   ; CHECK: vcvtss2si {{.*}}encoding: [0x62
 194   %res = call i64 @llvm.x86.sse.cvtss2si64(<4 x float> %a0) ; <i64> [#uses=1]
 195   ret i64 %res
 196 }
 197 declare i64 @llvm.x86.sse.cvtss2si64(<4 x float>) nounwind readnone
 198
 199
 200 define <4 x float> @test_x86_sse_cvtsi642ss(<4 x float> %a0, i64 %a1) {
 201   ; CHECK: vcvtsi2ssq {{.*}}encoding: [0x62
 202   %res = call <4 x float> @llvm.x86.sse.cvtsi642ss(<4 x float> %a0, i64 %a1) ; <<4 x float>> [#uses=1]
 203   ret <4 x float> %res
 204 }
 205 declare <4 x float> @llvm.x86.sse.cvtsi642ss(<4 x float>, i64) nounwind readnone
 206
 207
 208 define i64 @test_x86_sse_cvttss2si64(<4 x float> %a0) {
 209   ; CHECK: vcvttss2si {{.*}}encoding: [0x62
 210   %res = call i64 @llvm.x86.sse.cvttss2si64(<4 x float> %a0) ; <i64> [#uses=1]
 211   ret i64 %res
 212 }
 213 declare i64 @llvm.x86.sse.cvttss2si64(<4 x float>) nounwind readnone
 214
 215 define i64 @test_x86_avx512_cvtsd2usi64(<2 x double> %a0) {
 216   ; CHECK: vcvtsd2usi {{.*}}encoding: [0x62
 217   %res = call i64 @llvm.x86.avx512.cvtsd2usi64(<2 x double> %a0) ; <i64> [#uses=1]
 218   ret i64 %res
 219 }
 220 declare i64 @llvm.x86.avx512.cvtsd2usi64(<2 x double>) nounwind readnone
 221
 222 define <16 x float> @test_x86_vcvtph2ps_512(<16 x i16> %a0) {
 223   ; CHECK: vcvtph2ps  %ymm0, %zmm0    ## encoding: [0x62,0xf2,0x7d,0x48,0x13,0xc0]
 224   %res = call <16 x float> @llvm.x86.avx512.mask.vcvtph2ps.512(<16 x i16> %a0, <16 x float> zeroinitializer, i16 -1, i32 4)
 225   ret <16 x float> %res
 226 }
 227 declare <16 x float> @llvm.x86.avx512.mask.vcvtph2ps.512(<16 x i16>, <16 x float>, i16, i32) nounwind readonly
 228
 229
 230 define <16 x i16> @test_x86_vcvtps2ph_256(<16 x float> %a0) {
 231   ; CHECK: vcvtps2ph $2, %zmm0, %ymm0  ## encoding: [0x62,0xf3,0x7d,0x48,0x1d,0xc0,0x02]
 232   %res = call <16 x i16> @llvm.x86.avx512.mask.vcvtps2ph.512(<16 x float> %a0, i32 2, <16 x i16> zeroinitializer, i16 -1)
 233   ret <16 x i16> %res
 234 }
 235
 236 declare <16 x i16> @llvm.x86.avx512.mask.vcvtps2ph.512(<16 x float>, i32, <16 x i16>, i16) nounwind readonly
 237
 238 define <16 x float> @test_x86_vbroadcast_ss_512(i8* %a0) {
 239   ; CHECK: vbroadcastss
 240   %res = call <16 x float> @llvm.x86.avx512.vbroadcast.ss.512(i8* %a0) ; <<16 x float>> [#uses=1]
 241   ret <16 x float> %res
 242 }
 243 declare <16 x float> @llvm.x86.avx512.vbroadcast.ss.512(i8*) nounwind readonly
 244
 245 define <8 x double> @test_x86_vbroadcast_sd_512(i8* %a0) {
 246   ; CHECK: vbroadcastsd
 247   %res = call <8 x double> @llvm.x86.avx512.vbroadcast.sd.512(i8* %a0) ; <<8 x double>> [#uses=1]
 248   ret <8 x double> %res
 249 }
 250 declare <8 x double> @llvm.x86.avx512.vbroadcast.sd.512(i8*) nounwind readonly
 251
 252 define <16 x float> @test_x86_vbroadcast_ss_ps_512(<4 x float> %a0) {
 253   ; CHECK: vbroadcastss
 254   %res = call <16 x float> @llvm.x86.avx512.vbroadcast.ss.ps.512(<4 x float> %a0) ; <<16 x float>> [#uses=1]
 255   ret <16 x float> %res
 256 }
 257 declare <16 x float> @llvm.x86.avx512.vbroadcast.ss.ps.512(<4 x float>) nounwind readonly
 258
 259 define <8 x double> @test_x86_vbroadcast_sd_pd_512(<2 x double> %a0) {
 260   ; CHECK: vbroadcastsd
 261   %res = call <8 x double> @llvm.x86.avx512.vbroadcast.sd.pd.512(<2 x double> %a0) ; <<8 x double>> [#uses=1]
 262   ret <8 x double> %res
 263 }
 264 declare <8 x double> @llvm.x86.avx512.vbroadcast.sd.pd.512(<2 x double>) nounwind readonly
 265
 266 define <16 x i32> @test_x86_pbroadcastd_512(<4 x i32>  %a0) {
 267   ; CHECK: vpbroadcastd
 268   %res = call <16 x i32> @llvm.x86.avx512.pbroadcastd.512(<4 x i32> %a0) ; <<16 x i32>> [#uses=1]
 269   ret <16 x i32> %res
 270 }
 271 declare <16 x i32> @llvm.x86.avx512.pbroadcastd.512(<4 x i32>) nounwind readonly
 272
 273 define <16 x i32> @test_x86_pbroadcastd_i32_512(i32  %a0) {
 274   ; CHECK: vpbroadcastd
 275   %res = call <16 x i32> @llvm.x86.avx512.pbroadcastd.i32.512(i32 %a0) ; <<16 x i32>> [#uses=1]
 276   ret <16 x i32> %res
 277 }
 278 declare <16 x i32> @llvm.x86.avx512.pbroadcastd.i32.512(i32) nounwind readonly
 279
 280 define <8 x i64> @test_x86_pbroadcastq_512(<2 x i64> %a0) {
 281   ; CHECK: vpbroadcastq
 282   %res = call <8 x i64> @llvm.x86.avx512.pbroadcastq.512(<2 x i64> %a0) ; <<8 x i64>> [#uses=1]
 283   ret <8 x i64> %res
 284 }
 285 declare <8 x i64> @llvm.x86.avx512.pbroadcastq.512(<2 x i64>) nounwind readonly
 286
 287 define <8 x i64> @test_x86_pbroadcastq_i64_512(i64 %a0) {
 288   ; CHECK: vpbroadcastq
 289   %res = call <8 x i64> @llvm.x86.avx512.pbroadcastq.i64.512(i64 %a0) ; <<8 x i64>> [#uses=1]
 290   ret <8 x i64> %res
 291 }
 292 declare <8 x i64> @llvm.x86.avx512.pbroadcastq.i64.512(i64) nounwind readonly
 293
 294 define <16 x i32> @test_conflict_d(<16 x i32> %a) {
 295   ; CHECK: movw $-1, %ax
 296   ; CHECK: vpxor
 297   ; CHECK: vpconflictd
 298   %res = call <16 x i32> @llvm.x86.avx512.mask.conflict.d.512(<16 x i32> %a, <16 x i32> zeroinitializer, i16 -1)
 299   ret <16 x i32> %res
 300 }
 301
 302 declare <16 x i32> @llvm.x86.avx512.mask.conflict.d.512(<16 x i32>, <16 x i32>, i16) nounwind readonly
 303
 304 define <8 x i64> @test_conflict_q(<8 x i64> %a) {
 305   ; CHECK: movb $-1, %al
 306   ; CHECK: vpxor
 307   ; CHECK: vpconflictq
 308   %res = call <8 x i64> @llvm.x86.avx512.mask.conflict.q.512(<8 x i64> %a, <8 x i64> zeroinitializer, i8 -1)
 309   ret <8 x i64> %res
 310 }
 311
 312 declare <8 x i64> @llvm.x86.avx512.mask.conflict.q.512(<8 x i64>, <8 x i64>, i8) nounwind readonly
 313
 314 define <16 x i32> @test_maskz_conflict_d(<16 x i32> %a, i16 %mask) {
 315   ; CHECK: vpconflictd
 316   %res = call <16 x i32> @llvm.x86.avx512.mask.conflict.d.512(<16 x i32> %a, <16 x i32> zeroinitializer, i16 %mask)
 317   ret <16 x i32> %res
 318 }
 319
 320 define <8 x i64> @test_mask_conflict_q(<8 x i64> %a, <8 x i64> %b, i8 %mask) {
 321   ; CHECK: vpconflictq
 322   %res = call <8 x i64> @llvm.x86.avx512.mask.conflict.q.512(<8 x i64> %a, <8 x i64> %b, i8 %mask)
 323   ret <8 x i64> %res
 324 }
 325
 326 define <16 x i32> @test_lzcnt_d(<16 x i32> %a) {
 327   ; CHECK: movw $-1, %ax
 328   ; CHECK: vpxor
 329   ; CHECK: vplzcntd
 330   %res = call <16 x i32> @llvm.x86.avx512.mask.lzcnt.d.512(<16 x i32> %a, <16 x i32> zeroinitializer, i16 -1)
 331   ret <16 x i32> %res
 332 }
 333
 334 declare <16 x i32> @llvm.x86.avx512.mask.lzcnt.d.512(<16 x i32>, <16 x i32>, i16) nounwind readonly
 335
 336 define <8 x i64> @test_lzcnt_q(<8 x i64> %a) {
 337   ; CHECK: movb $-1, %al
 338   ; CHECK: vpxor
 339   ; CHECK: vplzcntq
 340   %res = call <8 x i64> @llvm.x86.avx512.mask.lzcnt.q.512(<8 x i64> %a, <8 x i64> zeroinitializer, i8 -1)
 341   ret <8 x i64> %res
 342 }
 343
 344 declare <8 x i64> @llvm.x86.avx512.mask.lzcnt.q.512(<8 x i64>, <8 x i64>, i8) nounwind readonly
 345
 346
 347 define <16 x i32> @test_mask_lzcnt_d(<16 x i32> %a, <16 x i32> %b, i16 %mask) {
 348   ; CHECK: vplzcntd
 349   %res = call <16 x i32> @llvm.x86.avx512.mask.lzcnt.d.512(<16 x i32> %a, <16 x i32> %b, i16 %mask)
 350   ret <16 x i32> %res
 351 }
 352
 353 define <8 x i64> @test_mask_lzcnt_q(<8 x i64> %a, <8 x i64> %b, i8 %mask) {
 354   ; CHECK: vplzcntq
 355   %res = call <8 x i64> @llvm.x86.avx512.mask.lzcnt.q.512(<8 x i64> %a, <8 x i64> %b, i8 %mask)
 356   ret <8 x i64> %res
 357 }
 358
 359 define <16 x float> @test_x86_mask_blend_ps_512(i16 %a0, <16 x float> %a1, <16 x float> %a2) {
 360   ; CHECK: vblendmps
 361   %res = call <16 x float> @llvm.x86.avx512.mask.blend.ps.512(<16 x float> %a1, <16 x float> %a2, i16 %a0) ; <<16 x float>> [#uses=1]
 362   ret <16 x float> %res
 363 }
 364
 365 declare <16 x float> @llvm.x86.avx512.mask.blend.ps.512(<16 x float>, <16 x float>, i16) nounwind readonly
 366
 367 define <8 x double> @test_x86_mask_blend_pd_512(i8 %a0, <8 x double> %a1, <8 x double> %a2) {
 368   ; CHECK: vblendmpd
 369   %res = call <8 x double> @llvm.x86.avx512.mask.blend.pd.512(<8 x double> %a1, <8 x double> %a2, i8 %a0) ; <<8 x double>> [#uses=1]
 370   ret <8 x double> %res
 371 }
 372
 373 define <8 x double> @test_x86_mask_blend_pd_512_memop(<8 x double> %a, <8 x double>* %ptr, i8 %mask) {
 374   ; CHECK-LABEL: test_x86_mask_blend_pd_512_memop
 375   ; CHECK: vblendmpd (%
 376   %b = load <8 x double>* %ptr
 377   %res = call <8 x double> @llvm.x86.avx512.mask.blend.pd.512(<8 x double> %a, <8 x double> %b, i8 %mask) ; <<8 x double>> [#uses=1]
 378   ret <8 x double> %res
 379 }
 380 declare <8 x double> @llvm.x86.avx512.mask.blend.pd.512(<8 x double>, <8 x double>, i8) nounwind readonly
 381
 382 define <16 x i32> @test_x86_mask_blend_d_512(i16 %a0, <16 x i32> %a1, <16 x i32> %a2) {
 383   ; CHECK: vpblendmd
 384   %res = call <16 x i32> @llvm.x86.avx512.mask.blend.d.512(<16 x i32> %a1, <16 x i32> %a2, i16 %a0) ; <<16 x i32>> [#uses=1]
 385   ret <16 x i32> %res
 386 }
 387 declare <16 x i32> @llvm.x86.avx512.mask.blend.d.512(<16 x i32>, <16 x i32>, i16) nounwind readonly
 388
 389 define <8 x i64> @test_x86_mask_blend_q_512(i8 %a0, <8 x i64> %a1, <8 x i64> %a2) {
 390   ; CHECK: vpblendmq
 391   %res = call <8 x i64> @llvm.x86.avx512.mask.blend.q.512(<8 x i64> %a1, <8 x i64> %a2, i8 %a0) ; <<8 x i64>> [#uses=1]
 392   ret <8 x i64> %res
 393 }
 394 declare <8 x i64> @llvm.x86.avx512.mask.blend.q.512(<8 x i64>, <8 x i64>, i8) nounwind readonly
 395
 396  define <8 x i32> @test_cvtpd2udq(<8 x double> %a) {
 397  ;CHECK: vcvtpd2udq {ru-sae}{{.*}}encoding: [0x62,0xf1,0xfc,0x58,0x79,0xc0]
 398   %res = call <8 x i32> @llvm.x86.avx512.mask.cvtpd2udq.512(<8 x double> %a, <8 x i32>zeroinitializer, i8 -1, i32 2)
 399   ret <8 x i32>%res
 400  }
 401  declare <8 x i32> @llvm.x86.avx512.mask.cvtpd2udq.512(<8 x double>, <8 x i32>, i8, i32)
 402
 403  define <16 x i32> @test_cvtps2udq(<16 x float> %a) {
 404  ;CHECK: vcvtps2udq {rd-sae}{{.*}}encoding: [0x62,0xf1,0x7c,0x38,0x79,0xc0]
 405   %res = call <16 x i32> @llvm.x86.avx512.mask.cvtps2udq.512(<16 x float> %a, <16 x i32>zeroinitializer, i16 -1, i32 1)
 406   ret <16 x i32>%res
 407  }
 408  declare <16 x i32> @llvm.x86.avx512.mask.cvtps2udq.512(<16 x float>, <16 x i32>, i16, i32)
 409
 410  define i16 @test_cmpps(<16 x float> %a, <16 x float> %b) {
 411  ;CHECK: vcmpleps {sae}{{.*}}encoding: [0x62,0xf1,0x7c,0x18,0xc2,0xc1,0x02]
 412    %res = call i16 @llvm.x86.avx512.mask.cmp.ps.512(<16 x float> %a, <16 x float> %b, i32 2, i16 -1, i32 8)
 413    ret i16 %res
 414  }
 415  declare i16 @llvm.x86.avx512.mask.cmp.ps.512(<16 x float> , <16 x float> , i32, i16, i32)
 416
 417  define i8 @test_cmppd(<8 x double> %a, <8 x double> %b) {
 418  ;CHECK: vcmpneqpd %zmm{{.*}}encoding: [0x62,0xf1,0xfd,0x48,0xc2,0xc1,0x04]
 419    %res = call i8 @llvm.x86.avx512.mask.cmp.pd.512(<8 x double> %a, <8 x double> %b, i32 4, i8 -1, i32 4)
 420    ret i8 %res
 421  }
 422  declare i8 @llvm.x86.avx512.mask.cmp.pd.512(<8 x double> , <8 x double> , i32, i8, i32)
 423
 424  ; cvt intrinsics
 425  define <16 x float> @test_cvtdq2ps(<16 x i32> %a) {
 426  ;CHECK: vcvtdq2ps {rd-sae}{{.*}}encoding: [0x62,0xf1,0x7c,0x38,0x5b,0xc0]
 427   %res = call <16 x float> @llvm.x86.avx512.mask.cvtdq2ps.512(<16 x i32> %a, <16 x float>zeroinitializer, i16 -1, i32 1)
 428   ret <16 x float>%res
 429  }
 430  declare <16 x float> @llvm.x86.avx512.mask.cvtdq2ps.512(<16 x i32>, <16 x float>, i16, i32)
 431
 432  define <16 x float> @test_cvtudq2ps(<16 x i32> %a) {
 433  ;CHECK: vcvtudq2ps {rd-sae}{{.*}}encoding: [0x62,0xf1,0x7f,0x38,0x7a,0xc0]
 434   %res = call <16 x float> @llvm.x86.avx512.mask.cvtudq2ps.512(<16 x i32> %a, <16 x float>zeroinitializer, i16 -1, i32 1)
 435   ret <16 x float>%res
 436  }
 437  declare <16 x float> @llvm.x86.avx512.mask.cvtudq2ps.512(<16 x i32>, <16 x float>, i16, i32)
 438
 439  define <8 x double> @test_cvtdq2pd(<8 x i32> %a) {
 440  ;CHECK: vcvtdq2pd {{.*}}encoding: [0x62,0xf1,0x7e,0x48,0xe6,0xc0]
 441   %res = call <8 x double> @llvm.x86.avx512.mask.cvtdq2pd.512(<8 x i32> %a, <8 x double>zeroinitializer, i8 -1)
 442   ret <8 x double>%res
 443  }
 444  declare <8 x double> @llvm.x86.avx512.mask.cvtdq2pd.512(<8 x i32>, <8 x double>, i8)
 445
 446  define <8 x double> @test_cvtudq2pd(<8 x i32> %a) {
 447  ;CHECK: vcvtudq2pd {{.*}}encoding: [0x62,0xf1,0x7e,0x48,0x7a,0xc0]
 448   %res = call <8 x double> @llvm.x86.avx512.mask.cvtudq2pd.512(<8 x i32> %a, <8 x double>zeroinitializer, i8 -1)
 449   ret <8 x double>%res
 450  }
 451  declare <8 x double> @llvm.x86.avx512.mask.cvtudq2pd.512(<8 x i32>, <8 x double>, i8)
 452
 453  ; fp min - max
 454 define <16 x float> @test_vmaxps(<16 x float> %a0, <16 x float> %a1) {
 455   ; CHECK: vmaxps
 456   %res = call <16 x float> @llvm.x86.avx512.mask.max.ps.512(<16 x float> %a0, <16 x float> %a1,
 457                     <16 x float>zeroinitializer, i16 -1, i32 4)
 458   ret <16 x float> %res
 459 }
 460 declare <16 x float> @llvm.x86.avx512.mask.max.ps.512(<16 x float>, <16 x float>,
 461                     <16 x float>, i16, i32)
 462
 463 define <8 x double> @test_vmaxpd(<8 x double> %a0, <8 x double> %a1) {
 464   ; CHECK: vmaxpd
 465   %res = call <8 x double> @llvm.x86.avx512.mask.max.pd.512(<8 x double> %a0, <8 x double> %a1,
 466                     <8 x double>zeroinitializer, i8 -1, i32 4)
 467   ret <8 x double> %res
 468 }
 469 declare <8 x double> @llvm.x86.avx512.mask.max.pd.512(<8 x double>, <8 x double>,
 470                     <8 x double>, i8, i32)
 471
 472 define <16 x float> @test_vminps(<16 x float> %a0, <16 x float> %a1) {
 473   ; CHECK: vminps
 474   %res = call <16 x float> @llvm.x86.avx512.mask.min.ps.512(<16 x float> %a0, <16 x float> %a1,
 475                     <16 x float>zeroinitializer, i16 -1, i32 4)
 476   ret <16 x float> %res
 477 }
 478 declare <16 x float> @llvm.x86.avx512.mask.min.ps.512(<16 x float>, <16 x float>,
 479                     <16 x float>, i16, i32)
 480
 481 define <8 x double> @test_vminpd(<8 x double> %a0, <8 x double> %a1) {
 482   ; CHECK: vminpd
 483   %res = call <8 x double> @llvm.x86.avx512.mask.min.pd.512(<8 x double> %a0, <8 x double> %a1,
 484                     <8 x double>zeroinitializer, i8 -1, i32 4)
 485   ret <8 x double> %res
 486 }
 487 declare <8 x double> @llvm.x86.avx512.mask.min.pd.512(<8 x double>, <8 x double>,
 488                     <8 x double>, i8, i32)
 489
 490  define <8 x float> @test_cvtpd2ps(<8 x double> %a) {
 491  ;CHECK: vcvtpd2ps {rd-sae}{{.*}}encoding: [0x62,0xf1,0xfd,0x38,0x5a,0xc0]
 492   %res = call <8 x float> @llvm.x86.avx512.mask.cvtpd2ps.512(<8 x double> %a, <8 x float>zeroinitializer, i8 -1, i32 1)
 493   ret <8 x float>%res
 494  }
 495  declare <8 x float> @llvm.x86.avx512.mask.cvtpd2ps.512(<8 x double>, <8 x float>, i8, i32)
 496
 497  define <16 x i32> @test_pabsd(<16 x i32> %a) {
 498  ;CHECK: vpabsd {{.*}}encoding: [0x62,0xf2,0x7d,0x48,0x1e,0xc0]
 499  %res = call <16 x i32> @llvm.x86.avx512.mask.pabs.d.512(<16 x i32> %a, <16 x i32>zeroinitializer, i16 -1)
 500  ret < 16 x i32> %res
 501  }
 502  declare <16 x i32> @llvm.x86.avx512.mask.pabs.d.512(<16 x i32>, <16 x i32>, i16)
 503
 504  define <8 x i64> @test_pabsq(<8 x i64> %a) {
 505  ;CHECK: vpabsq {{.*}}encoding: [0x62,0xf2,0xfd,0x48,0x1f,0xc0]
 506  %res = call <8 x i64> @llvm.x86.avx512.mask.pabs.q.512(<8 x i64> %a, <8 x i64>zeroinitializer, i8 -1)
 507  ret <8 x i64> %res
 508  }
 509  declare <8 x i64> @llvm.x86.avx512.mask.pabs.q.512(<8 x i64>, <8 x i64>, i8)
 510
 511 define <8 x i64> @test_vpmaxq(<8 x i64> %a0, <8 x i64> %a1) {
 512   ; CHECK: vpmaxsq {{.*}}encoding: [0x62,0xf2,0xfd,0x48,0x3d,0xc1]
 513   %res = call <8 x i64> @llvm.x86.avx512.mask.pmaxs.q.512(<8 x i64> %a0, <8 x i64> %a1,
 514                     <8 x i64>zeroinitializer, i8 -1)
 515   ret <8 x i64> %res
 516 }
 517 declare <8 x i64> @llvm.x86.avx512.mask.pmaxs.q.512(<8 x i64>, <8 x i64>, <8 x i64>, i8)
 518
 519 define <16 x i32> @test_vpminud(<16 x i32> %a0, <16 x i32> %a1) {
 520   ; CHECK: vpminud {{.*}}encoding: [0x62,0xf2,0x7d,0x48,0x3b,0xc1]
 521   %res = call <16 x i32> @llvm.x86.avx512.mask.pminu.d.512(<16 x i32> %a0, <16 x i32> %a1,
 522                     <16 x i32>zeroinitializer, i16 -1)
 523   ret <16 x i32> %res
 524 }
 525 declare <16 x i32> @llvm.x86.avx512.mask.pminu.d.512(<16 x i32>, <16 x i32>, <16 x i32>, i16)
 526
 527 define <16 x i32> @test_vpmaxsd(<16 x i32> %a0, <16 x i32> %a1) {
 528   ; CHECK: vpmaxsd {{.*}}encoding: [0x62,0xf2,0x7d,0x48,0x3d,0xc1]
 529   %res = call <16 x i32> @llvm.x86.avx512.mask.pmaxs.d.512(<16 x i32> %a0, <16 x i32> %a1,
 530                     <16 x i32>zeroinitializer, i16 -1)
 531   ret <16 x i32> %res
 532 }
 533 declare <16 x i32> @llvm.x86.avx512.mask.pmaxs.d.512(<16 x i32>, <16 x i32>, <16 x i32>, i16)
 534
 535 define <8 x i64> @test_vpmuludq(<16 x i32> %a0, <16 x i32> %a1) {
 536   ; CHECK: vpmuludq {{.*}}encoding: [0x62,0xf1,0xfd,0x48,0xf4,0xc1]
 537   %res = call <8 x i64> @llvm.x86.avx512.mask.pmulu.dq.512(<16 x i32> %a0, <16 x i32> %a1,
 538                     <8 x i64>zeroinitializer, i8 -1)
 539   ret <8 x i64> %res
 540 }
 541 declare <8 x i64> @llvm.x86.avx512.mask.pmulu.dq.512(<16 x i32>, <16 x i32>, <8 x i64>, i8)
 542
 543 define i8 @test_vptestmq(<8 x i64> %a0, <8 x i64> %a1) {
 544   ; CHECK: vptestmq {{.*}}encoding: [0x62,0xf2,0xfd,0x48,0x27,0xc1]
 545   %res = call i8 @llvm.x86.avx512.mask.ptestm.q.512(<8 x i64> %a0, <8 x i64> %a1, i8 -1)
 546   ret i8 %res
 547 }
 548 declare i8 @llvm.x86.avx512.mask.ptestm.q.512(<8 x i64>, <8 x i64>, i8)
 549
 550 define i16 @test_vptestmd(<16 x i32> %a0, <16 x i32> %a1) {
 551   ; CHECK: vptestmd {{.*}}encoding: [0x62,0xf2,0x7d,0x48,0x27,0xc1]
 552   %res = call i16 @llvm.x86.avx512.mask.ptestm.d.512(<16 x i32> %a0, <16 x i32> %a1, i16 -1)
 553   ret i16 %res
 554 }
 555 declare i16 @llvm.x86.avx512.mask.ptestm.d.512(<16 x i32>, <16 x i32>, i16)
 556
 557 define void @test_store1(<16 x float> %data, i8* %ptr, i16 %mask) {
 558 ; CHECK: vmovups {{.*}}encoding: [0x62,0xf1,0x7c,0x49,0x11,0x07]
 559   call void @llvm.x86.avx512.mask.storeu.ps.512(i8* %ptr, <16 x float> %data, i16 %mask)
 560   ret void
 561 }
 562
 563 declare void @llvm.x86.avx512.mask.storeu.ps.512(i8*, <16 x float>, i16 )
 564
 565 define void @test_store2(<8 x double> %data, i8* %ptr, i8 %mask) {
 566 ; CHECK: vmovupd {{.*}}encoding: [0x62,0xf1,0xfd,0x49,0x11,0x07]
 567   call void @llvm.x86.avx512.mask.storeu.pd.512(i8* %ptr, <8 x double> %data, i8 %mask)
 568   ret void
 569 }
 570
 571 declare void @llvm.x86.avx512.mask.storeu.pd.512(i8*, <8 x double>, i8 )
 572
 573 define <16 x float> @test_vpermt2ps(<16 x float>%x, <16 x float>%y, <16 x i32>%perm) {
 574 ; CHECK: vpermt2ps {{.*}}encoding: [0x62,0xf2,0x6d,0x48,0x7f,0xc1]
 575   %res = call <16 x float> @llvm.x86.avx512.mask.vpermt.ps.512(<16 x i32>%perm, <16 x float>%x, <16 x float>%y, i16 -1)
 576   ret <16 x float> %res
 577 }
 578
 579 declare <16 x float> @llvm.x86.avx512.mask.vpermt.ps.512(<16 x i32>, <16 x float>, <16 x float>, i16)
 580
 581 define <8 x i64> @test_vmovntdqa(i8 *%x) {
 582 ; CHECK-LABEL: test_vmovntdqa:
 583 ; CHECK: vmovntdqa (%rdi), %zmm0 ## encoding: [0x62,0xf2,0x7d,0x48,0x2a,0x07]
 584   %res = call <8 x i64> @llvm.x86.avx512.movntdqa(i8* %x)
 585   ret <8 x i64> %res
 586 }
 587
 588 declare <8 x i64> @llvm.x86.avx512.movntdqa(i8*)