test/CodeGen/R600/mul_uint24.ll

   1 ; RUN: llc < %s -march=r600 -mcpu=redwood | FileCheck %s --check-prefix=EG-CHECK
   2 ; RUN: llc < %s -march=r600 -mcpu=cayman | FileCheck %s --check-prefix=EG-CHECK
   3 ; RUN: llc < %s -march=r600 -mcpu=SI -verify-machineinstrs | FileCheck %s --check-prefix=SI-CHECK
   4
   5 ; EG-CHECK-LABEL: @u32_mul24
   6 ; EG-CHECK: MUL_UINT24 {{[* ]*}}T{{[0-9]\.[XYZW]}}, KC0[2].Z, KC0[2].W
   7 ; SI-CHECK-LABEL: @u32_mul24
   8 ; SI-CHECK: V_MUL_U32_U24
   9
  10 define void @u32_mul24(i32 addrspace(1)* %out, i32 %a, i32 %b) {
  11 entry:
  12   %0 = shl i32 %a, 8
  13   %a_24 = lshr i32 %0, 8
  14   %1 = shl i32 %b, 8
  15   %b_24 = lshr i32 %1, 8
  16   %2 = mul i32 %a_24, %b_24
  17   store i32 %2, i32 addrspace(1)* %out
  18   ret void
  19 }
  20
  21 ; EG-CHECK-LABEL: @i16_mul24
  22 ; EG-CHECK-DAG: VTX_READ_16 [[A:T[0-9]\.X]], T{{[0-9]}}.X, 40
  23 ; EG-CHECK-DAG: VTX_READ_16 [[B:T[0-9]\.X]], T{{[0-9]}}.X, 44
  24 ; The order of A and B does not matter.
  25 ; EG-CHECK: MUL_UINT24 {{[* ]*}}T{{[0-9]}}.[[MUL_CHAN:[XYZW]]], [[A]], [[B]]
  26 ; The result must be sign-extended
  27 ; EG-CHECK: BFE_INT {{[* ]*}}T{{[0-9]}}.{{[XYZW]}}, PV.[[MUL_CHAN]], 0.0, literal.x
  28 ; EG-CHECK: 16
  29 ; SI-CHECK-LABEL: @i16_mul24
  30 ; SI-CHECK: V_MUL_U32_U24_e{{(32|64)}} [[MUL:v[0-9]]], {{[sv][0-9], [sv][0-9]}}
  31 ; SI-CHECK: V_BFE_I32 v{{[0-9]}}, [[MUL]], 0, 16,
  32 define void @i16_mul24(i32 addrspace(1)* %out, i16 %a, i16 %b) {
  33 entry:
  34   %0 = mul i16 %a, %b
  35   %1 = sext i16 %0 to i32
  36   store i32 %1, i32 addrspace(1)* %out
  37   ret void
  38 }
  39
  40 ; EG-CHECK-LABEL: @i8_mul24
  41 ; EG-CHECK-DAG: VTX_READ_8 [[A:T[0-9]\.X]], T{{[0-9]}}.X, 40
  42 ; EG-CHECK-DAG: VTX_READ_8 [[B:T[0-9]\.X]], T{{[0-9]}}.X, 44
  43 ; The order of A and B does not matter.
  44 ; EG-CHECK: MUL_UINT24 {{[* ]*}}T{{[0-9]}}.[[MUL_CHAN:[XYZW]]], [[A]], [[B]]
  45 ; The result must be sign-extended
  46 ; EG-CHECK: BFE_INT {{[* ]*}}T{{[0-9]}}.{{[XYZW]}}, PV.[[MUL_CHAN]], 0.0, literal.x
  47 ; SI-CHECK-LABEL: @i8_mul24
  48 ; SI-CHECK: V_MUL_U32_U24_e{{(32|64)}} [[MUL:v[0-9]]], {{[sv][0-9], [sv][0-9]}}
  49 ; SI-CHECK: V_BFE_I32 v{{[0-9]}}, [[MUL]], 0, 8,
  50
  51 define void @i8_mul24(i32 addrspace(1)* %out, i8 %a, i8 %b) {
  52 entry:
  53   %0 = mul i8 %a, %b
  54   %1 = sext i8 %0 to i32
  55   store i32 %1, i32 addrspace(1)* %out
  56   ret void
  57 }